DE102009004531B4

DE102009004531B4 - Verfahren zum Verifizieren eines Fertigungsprozesses

Info

Publication number: DE102009004531B4
Application number: DE102009004531.7A
Authority: DE
Inventors: Nagarajan Sethuraman; Soumen De; Chengyin Yuan; Narahari K. Hunsur
Original assignee: GM Global Technology Operations LLC
Current assignee: GM Global Technology Operations LLC
Priority date: 2008-01-14
Filing date: 2009-01-14
Publication date: 2015-05-28
Anticipated expiration: 2029-01-15
Also published as: DE102009004531A1; US20090182442A1

Abstract

Verfahren zum Verifizieren eines Fertigungsprozesses, wobei das Verfahren umfasst, dass ein Verifiziererwerkzeug bereitgestellt wird, das den Fertigungsprozess durch mathematische Modelle und Algorithmen darstellt; ein Logik-Code einer speicherprogrammierbaren Steuerung (SPS-Logik-Code) und Spezifikationen in das Verifiziererwerkzeug eingegeben werden; eine Ergebniszusammenfassung des simulierten Fertigungsprozesses von dem Verifiziererwerkzeug bereitgestellt wird; die Ergebniszusammenfassung analysiert wird, um zu ermitteln, ob Fehler in dem simulierten Fertigungsprozess gefunden werden, die die Fertigungsleistung beeinflussen können; dadurch gekennzeichnet, dass die Ergebnisse unter Verwendung eines Zusicherungsbaums angezeigt werden, wenn eine direkte Zusicherung zwischen der SPS-Logik und den Spezifikationen möglich ist; und eine Simulation durchgeführt wird, bei der die Ergebnisse unter Verwendung eines reduzierten Kontaktplans angezeigt werden, wenn eine direkte Zusicherung zwischen der SPS-Logik und den Spezifikationen nicht möglich ist.

Description

HINTERGRUND DER ERFINDUNG
1. Gebiet der Erfindung
Diese Erfindung betrifft allgemein ein Verfahren zum Bereitstellen einer formalen Verifikation eines Logik-Codes einer speicherprogrammierbaren Steuerung (SPS) und insbesondere ein Verfahren zum Bereitstellen einer formalen Verifikation eines SPS-Logik-Codes für einen Fertigungsprozess, wobei die Verifikationsergebnisse in einem Format dargestellt werden, das für Ingenieure der Steuerungs- und Regelungstechnik leicht verständlich ist, die möglicherweise keinen Hintergrund formaler Verfahren haben.
2. Erläuterung der verwandten Technik
SPSs sind moderne industrielle Controller, die Hardware und Software umfassen, die für industrielle Umgebungen, wie beispielsweise Fertigungsanlagen, spezifisch angepasst sind. Die Software, die normalerweise als SPS-Logik-Code bezeichnet wird und die SPS und industrielle Umgebungen steuert, ist beim Steuern des Betriebs der Anlage entscheidend, wobei sowohl Sicherheit als auch Qualität eine erhebliche Bedeutung haben. Der SPS-Logik-Code wird verwendet, um den Fertigungsprozess, wie beispielsweise den Betrieb verschiedener Roboter und dergleichen, zu steuern, was verifiziert werden muss, sodass der Prozess für die gewünschte Spezifikation korrekt arbeitet. Der verifizierte Code wird somit zuverlässiger und betriebssicherer, und die begleitenden Dokumente können nun den Sicherheits- oder Qualitätszertifizierungsprozess viel besser unterstützen.
Es ist entscheidend, den SPS-Logik-Code zu testen, bevor der Code für die Produktion bereitgestellt wird, sodass Ingenieure und Techniker sicherstellen können, dass der Prozess geeignet und effizient wie vorgesehen arbeitet. Eine herkömmliche Technik zum Testen des SPS-Codes umfasst das Testen des Codes über eine Reihe von Operationen unter Verwendung einer Emulation und Simulation des Verhaltens der Anlage. Eine andere Technik umfasst das Testen von Fertigungsprozessen durch den Bau eines Hardware-Prototyps.
Eine bekannte Technik zum Simulieren eines Fertigungsprozesses umfasst das Emulieren des Prozesses in der virtuellen Welt unter Verwendung von Algorithmen an einem Computersystem. Unter Verwendung solch eines emulierten oder simulierten Systems können Ingenieure Szenariostudien der Systemleistung und der Verhaltenskorrektheit ausführen. Diese Praxis wird in der Technik manchmal als virtuelle Inbetriebnahme oder virtuelle Validierung bezeichnet. Eine moderne Emulation bestimmter Fertigungsprozesse, wie beispielsweise Fertigungsprozesse in der Automobilindustrie, kann den physikalischen Betrieb des Prozesses nachahmen. In einem Prozess können verschiedene Einrichtungen in die virtuelle Umgebung hineingeschaltet und aus dieser abgeschaltet werden, um die beste Einrichtung für diesen bestimmten Betrieb zu ermitteln. Beispielsweise kann eine bestimmte Fertigungszelle einen Roboter benötigen, der ein Teil von einer Stelle in der Zelle zu einer anderen Stelle in der Zelle bewegt. Moderne virtuelle Emulationsprozesse ermöglichen dem Ingenieur, ein virtuelles Robotermodell aus der Fertigungszelle zu entfernen und es durch ein anderes virtuelles Robotermodell zu ersetzen, um unter Verwendung beider Maschinen die Prozessleistung zu vergleichen.
Es ist in der Technik bekannt, dass ein Verwenden von prototyptestfallbasierten Verfahren oder simulationsbasierten Verfahren zum Verifizieren eines Fertigungsprozesses typischerweise kein Testen aller Szenarien, um die Übereinstimmung des SPS-Codes zu überprüfen, ermöglicht. Bestenfalls sind die testbasierten Fälle so vollständig wie das Wissen oder die Erfahrung der Person, die den Test steuert, in diesem Bereich. Da das Testen nicht vollständig oder lückenlos ist, ist es möglich, dass der SPS-Code die begrenzten Testszenarien erfolgreich besteht, jedoch immer noch Fehler umfasst.
Es wurde in der Technik vorgeschlagen, mathematische Modelle des Betriebs eines Fertigungsprozesses zu verwenden und ein mathematisches Modell für alle Szenarien des Betriebs des durch den SPS-Code gesteuerten Prozesses zu erstellen. In einem bekannten Verifikationsprozess eines mathematischen Modells nimmt ein Verifiziererwerkzeug die Eingänge mit dem SPS-Logik-Code und den Prozessspezifikationen her, die für eine Logikverifikation erforderlich sind.
Die Ergebnisse des Verifikationsprozesses werden einem Bediener bereitgestellt, der die Ergebnisse dann analysiert, um zu ermitteln, ob die Steuerlogik (SPS-Code) geändert werden muss, die Spezifikation überarbeitet werden muss oder eine andere Maßnahme getroffen werden muss, um den Prozess fehlerfrei zu machen. Diese Typen von SPS-Logikverifikationsprozessen, die mathematische Modelle und Algorithmen einsetzen, erforderten jedoch typischerweise gut ausgebildete Bediener, um die Ergebnisse zu interpretieren. Der Verifikationsprozess kann besser bereitgestellt werden, indem die Ergebnisse in einem Format dargestellt werden, das durch weniger gut ausgebildete Arbeiter leicht interpretiert werden kann.
Ferner ist aus der US 2007/0265721 A1 ein Verfahren zum Verifizieren eines Fertigungsprozesses bekannt geworden, wobei das Verfahren umfasst, dass ein Verifiziererwerkzeug bereitgestellt wird, das den Fertigungsprozess durch mathematische Modelle und Algorithmen darstellt; dass ein Logik-Code einer speicherprogrammierbaren Steuerung und Spezifikationen in das Verifiziererwerkzeug eingegeben werden; dass eine Ergebniszusammenfassung des simulierten Fertigungsprozesses von dem Verifiziererwerkzeug bereitgestellt wird, um zu ermitteln, ob Verletzungen in dem simulierten Fertigungsprozess gefunden werden; und dass die Ergebnisse angezeigt werden.
Auch die Druckschriften US 2002/0040291 A1 und US 6,442,441 B1 beschreiben ähnliche Verfahren zum Verifizieren eines Fertigungsprozesses, der mittels einer speicherprogrammierbaren Steuerung gesteuert wird.
Ferner beschreibt die US 2006/0085774 A1 ein Verfahren zum Verifizieren eines Fertigungsprozesses, wobei das Verfahren umfasst, dass ein Verifiziererwerkzeug bereitgestellt wird, das den IC-Schaltkreis durch mathematische Modelle und Algorithmen darstellt; dass ein Logik-Code für das IC und Spezifikationen in das Verifiziererwerkzeug eingegeben werden; dass eine Ergebniszusammenfassung des simulierten Fertigungsprozesses von dem Verifiziererwerkzeug bereitgestellt wird; dass die Ergebniszusammenfassung analysiert wird, um zu ermitteln, ob Verletzungen in dem simulierten Fertigungsprozess gefunden werden; und dass die Ergebnisse unter Verwendung eines Zusicherungsbaums angezeigt werden, wenn eine direkte Zusicherung zwischen dem IC-Design und den Spezifikationen möglich ist, wobei im Fehlerfall eine neue Simulation möglich ist.
ZUSAMMENFASSUNG DER ERFINDUNG
Gemäß den Lehren der vorliegenden Erfindung wird ein Verfahren zum Interpretieren formaler Verifikationsergebnisse eines SPS-Logik-Codes offenbart, der zum Steuern eines Fertigungsprozesses oder eines anderen automatisierten Prozesses verwendet wird, wobei der Interpretationsprozess keine gut ausgebildeten Techniker mit erheblicher Erfahrung mit Computer- und mathematischen Algorithmen erfordert. Der Verifikationsprozess umfasst eine mathematische Modellerstellung des SPS-Logik-Codes, ein mathematisches Formulieren des erwarteten Verhaltens des Logik-Codes und ein Bereistellen einer Verifikationsergebniszusammenfassung, um die Übereinstimmung des Codes in Bezug auf die Spezifikationen zu überprüfen. Die Verifikationsergebniszusammenfassung wird analysiert und kategorisiert, um zu ermitteln, ob Verletzungen oder Fehler in den Ergebnissen gefunden werden. Die Ergebnisse können durch Zusicherungsbäume veranschaulicht werden, wenn eine direkte Zusicherung zwischen der SPS-Logik und den Spezifikationen bereitgestellt werden kann. Alternativ können die Ergebnisse durch einen reduzierten Kontaktplan veranschaulicht werden, wenn keine direkte Zusicherung zwischen der SPS-Logik und den Spezifikationen bereitgestellt werden kann und eine Simulation erforderlich ist. Sobald die Ergebnisinterpretation abgeschlossen ist, wird ein Bediener durch das Rahmenwerk geführt, um die Spezifikation auf ein Niveau zu verbessern, bei dem die Spezifikation die Wirklichkeit oder das erwartete Verhalten des Prozesses geeignet darstellt, und an dem die SPS-Logik-Code-Verifikation durchgeführt werden kann oder die Verifikationsergebnisse dokumentiert werden können.
Weitere Merkmale der vorliegenden Erfindung werden aus der folgenden Beschreibung und den beigefügten Ansprüchen in Verbindung mit den begleitenden Zeichnungen ersichtlich.
KURZBESCHREIBUNG DER ZEICHNUNGEN
1 ist ein Flussdiagramm, das einen allgemeinen Prozess einer formalen Verifikation zeigt, der ein Rahmenwerk für eine Ergebnisinterpretation und eine geführte Verbesserung einer Spezifikation zum Verifizieren einer SPS-Logik in einem Fertigungsprozess umfasst;
2 ist eine Blockdiagrammansicht eines Systems, das ein Rahmenwerk für eine Ergebnisinterpretation und eine geführte Verbesserung von Spezifikationen zum Verifizieren einer SPS-Logik in einem Fertigungsprozess bereitstellt;
3 ist ein Flussdiagramm, das eine Klassifikation möglicher Ergebnisse in dem SPS-Logikverifikationsprozess der Erfindung zeigt;
4 ist eine Darstellung der durch den SPS-Logikverifikationsprozess der Erfindung bereitgestellten Ergebnisse einer Analyse für eine direkte Zusicherung ohne Verletzungen;
5 ist eine Darstellung der durch den SPS-Logikverifikationsprozess der Erfindung bereitgestellten Ergebnisse einer Analyse für eine direkte Zusicherung mit Verletzungen in allen Szenarien;
6 ist eine Darstellung der durch den SPS-Logikverifikationsprozess der Erfindung bereitgestellten Ergebnisse einer Analyse für eine Simulation ohne Verletzungen;
7 ist eine Darstellung der durch den SPS-Logikverifikationsprozess der Erfindung bereitgestellten Ergebnisse einer Analyse für eine Simulation mit Verletzungen in allen Szenarien;
8 ist eine Darstellung von Spezifikationen für eine Simulation, die Verletzungen in einigen Szenarien darstellt;
9 ist eine Darstellung der durch den SPS-Logikverifikationsprozess der Erfindung bereitgestellten Ergebnisse einer Analyse für eine Simulation mit Verletzungen in einigen Szenarien; und
10 ist eine Darstellung modifizierter Spezifikationen für die Simulation mit Verletzungen in einigen Szenarien.
DETAILLIERTE BESCHREIBUNG DER AUSFÜHRUNGSFORMEN
Die folgende Erläuterung der Ausführungsformen der Erfindung, die auf ein Verfahren zum Bereitstellen einer SPS-Logikverifikation eines Montage- oder Fertigungsprozesses gerichtet ist, ist lediglich beispielhafter Natur und beabsichtigt keineswegs, die Erfindung oder ihre Anwendungen oder Verwendungen einzuschränken. Beispielsweise findet die vorliegende Erfindung insbesondere Anwendung bei Montage- und Fertigungsprozessen für Automobilanwendungen. Fachleute werden jedoch erkennen, dass das Verfahren zum Bereitstellen einer SPS-Logikverifikation der Erfindung für viele andere Typen von Prozessen angewandt werden kann.
1 ist ein Flussdiagramm 42, das das gesamte Verfahren zum Ausführen einer formalen Verifikation einer SPS-Logik in einem Fertigungsprozess zeigt, wobei ein Rahmenwerk für eine Ergebnisinterpretation und eine geführte Verbesserung von Spezifikationen umfasst ist. Ein Benutzer erzeugt in Kasten 44 eine Spezifikationsdatei, die manchmal als Crisp-Datei bezeichnet wird, und lädt sie in Kasten 46 in ein Spezifikationswerkzeug. Dieser Typ von Spezifikationsdatei ermöglicht dem Benutzer, die Spezifikationsdatei an dem Spezifikationswerkzeug zu laden und zu editieren. Das Spezifikationswerkzeug wandelt die Spezifikationsdatei in Kasten 48 automatisch in eine mit dem Verifizierer kompatible Datei um, die besser maschinenlesbar ist. Die mit dem Verifizierer kompatible Spezifikationsdatei wird dann in Kasten 50 zusammen mit einer exportierten Logikdatei in Kasten 52 in ein Verifiziererwerkzeug geladen. Das Verifiziererwerkzeug fährt dann damit fort, die Logik hinsichtlich der Spezifikationen zu verifizieren und gibt die Ergebnisse in einem Verifikationsergebnis-Kasten 54 aus und leitet die Verifikationsergebnisse zu einem Werkzeug für eine Ergebnisinterpretation und geführte Verbesserung von Spezifikationen (RIGRS-Werkzeug) in Kasten 56 weiter. Das RIGRS-Werkzeug stellt dann in Kasten 58 eine Visualisierung und Interpretation der Verifikationsergebnisse bereit, um dem Benutzer zu ermöglichen, zu ermitteln, ob die Spezifikation die gewünschten Ergebnisse für den bestimmten Betrieb bereitstellt.
2 ist ein Blockdiagramm eines Systems 10 zum Bereitstellen einer SPS-Logikverifikation gemäß einer Ausführungsform der vorliegenden Erfindung. Die Schritte der Kasten 54, 56 und 58 des Prozesses 42 sind in dem System 10 umfasst. Wie es nachstehend ausführlich erläutert ist, stellt das System 10 ein Rahmenwerk für eine Ergebnisinterpretation und eine geführte Verbesserung von Spezifikationen bereit, die einem Montage- und/oder einem Herstellungsprozess zugeordnet sind. Das System 10 umfasst ein Verifiziererwerkzeug 12, das einen SPS-Logik-Code und Spezifikationen als Eingänge empfängt. Die Spezifikationen sind eine abstrakte Darstellung eines erwarteten Verhaltens und können auf der Grundlage einer Interpretation der Verifikationsergebnisse mehrere Iterationen benötigen, bevor die tatsächlichen Spezifikationen dargestellt werden können. Wie oben erläutert verwendet das Verifiziererwerkzeug 12 den SPS-Logik-Code und die Spezifikationen, die durch den Montage- oder Fertigungsprozess verwendet werden, sodass eine Analyse des Prozesses bereitgestellt werden kann, sodass Fehler in der SPS-Logik und/oder den Spezifikationen vor dem tatsächlichen Betrieb des Prozesses identifiziert werden können. Das Verifiziererwerkzeug 12 kann an jeder geeigneten computerbasierten Einrichtung ausgeführt werden, die mit dem SPS-Logik-Code und den Spezifikationen programmiert werden kann, um eine Ergebniszusammenfassung 14 bereitzustellen, die identifiziert, ob der SPS-Logik-Code Fehler oder Verletzungen aufweist, die die Montage- und/oder Fertigungsleistung beeinflussen können.
In Kasten 16 analysiert und kategorisiert das System 10 die Ergebniszusammenfassung 14, um zu ermitteln, ob irgendwelche Fehler oder Verletzungen in der Simulation aufgetreten sind. Wie Fachleute erkennen werden, kann jeder geeignete Analyse- und Kategorisierungsprozess verwendet werden, um die Ergebnisse in der Ergebniszusammenfassung 14 zu analysieren und zu kategorisieren. Sobald die Ergebnisse analysiert und kategorisiert wurden, ermittelt das System 10 in einer Entscheidungsraute 18, ob es irgendwelche Fehler oder Verletzungen gibt. Wenn keine Fehler oder Verletzungen in der Verifikationsanalyse gefunden werden, dokumentiert das System 10 die interpretierten Ergebnisse in Kasten 20 unter Verwendung von beispielsweise eines reduzierten Kontaktplans und Zusicherungsbäumen.
Wie es nachstehend weiter erläutert wird, können die Ergebnisse durch einen Zusicherungsbaum veranschaulicht werden, wenn eine direkte Zusicherung (assertion) zwischen der SPS-Logik und den Spezifikationen bereitgestellt werden kann. Wenn keine direkte Zusicherung zwischen der SPS-Logik und den Spezifikationen bereitgestellt werden kann, führt das System 10 eine Simulation durch, bei der die Ergebnisse durch einen reduzierten Kontaktplan veranschaulicht werden. Fachleute werden verstehen, dass eine direkte Zusicherung ein Prozess ist, der Gleichungen für jede Code-Zeile in der SPS-Logik einsetzt, wobei die Variablen für die Gleichungen in einer Code-Zeile bekannt sind, was dann verwendet werden kann, um die Variablen in einer nächsten Code-Zeile zu ermitteln und so weiter. Bei einer Simulation sind mehr als eine Variable in einer bestimmten Code-Zeile unbekannt, sodass eine Simulation verschiedener Werte für die verschiedenen Variablen berechnet werden muss, um den wahrscheinlichen Wert für die unbekannten Variablen zu ermitteln.
Wenn das System 10 ermittelt, dass es Verletzungen oder Fehler in der Ergebniszusammenfassung 14 gibt, bringt das System 10 die Ergebnisse, die die Fehler zeigen, in ein Format oder zu einer Anzeige 22, das bzw. die für einen Bediener 24 leicht zu lesen und zu verstehen ist. Die Anzeige 22 kann in Kasten 26 kritische Variablen und Werte, die eine bestimmte Stelle in dem Montage- oder Fertigungsprozess identifizieren können, oder ein anderes identifizierendes Merkmal bereitstellen. Wie oben erläutert können die Fehler, wenn eine direkte Zusicherung zwischen der SPS-Logik und den Spezifikationen bereitgestellt werden kann, durch einen Baum 28 einer direkten Zusicherung angezeigt werden. Wenn eine direkte Zusicherung nicht möglich ist, muss die reduzierte SPS-Logik für alle möglichen Szenarien für die gegebenen Spezifikationen simuliert werden. Wenn Fehler gefunden werden, können sie mit Hilfe eines reduzierten Kontaktplans 30 verstanden werden.
Der Bediener 24 kann die Fehler in der Anzeige 22 leicht erkennen und verstehen und wählt eine von drei Möglichkeiten für eine weitere Verarbeitung auf der Grundlage der Ergebnisse aus. In Kasten 32 identifiziert der Bediener 24 die Fehler und kennt sofort den Ort des Problems. Der Bediener 24 kann die Fehler dann mit dem reduzierten Kontaktplan oder dem Zusicherungsbaum in Kasten 20 dokumentieren, sodass der SPS-Logik-Code. Alternativ kann der Bediener 24 in Kasten 34 auf der Grundlage der in der Anzeige 22 gezeigten Fehler erkennen, dass die Spezifikationen ungültig und/oder unvollständig zu sein scheinen, und kann in Kasten 36 vorschlagen, die Spezifikationen zu verbessern. Es kann auch sein, dass der Bediener 24 erkennt, dass die SPS-Logik Fehler aufzuweisen scheint, sich jedoch nicht sicher ist, was er tun soll, und er kann in Kasten 38 eine weitere Hilfe anfordern, um die Grundursache der Fehler zu identifizieren. Das System 10 ermittelt dann in einer Entscheidungsraute 40, ob eine Spezifikationsverbesserung möglich ist, und wenn dies der Fall ist, werden die Spezifikationen in Kasten 36 verbessert. Andernfalls werden die Fehler lediglich in Kasten 20 für eine zukünftige Analyse dokumentiert. Beispielsweise kann die Anzahl von Fehlern oder der Umfang der Fehler in der Anzeige 22 so groß sein, dass der Bediener 24 ihr Ausmaß nicht vollständig verstehen kann.
3 ist ein Flussdiagramm 60, das eine Klassifizierung möglicher Ergebniskategorien von der Ergebniszusammenfassung 14 zeigt, die durch die Anzeige 22 dargestellt werden kann. Bestimmte Ergebnisse können auf bestimmte Arten angezeigt werden, die dem Bediener 24 ermöglichen, die Ergebnisse bestmöglich zu verstehen. Die Ergebnisse werden in Kasten 62 bereitgestellt und analysiert, um in Kasten 64 zu ermitteln, ob eine direkte Zusicherung zwischen der SPS-Logik und den Spezifikationen möglich ist, wobei die Ergebnisse durch einen Zusicherungsbaum gezeigt werden können, oder sie werden analysiert, um in Kasten 66 zu ermitteln, ob eine direkte Zusicherung zwischen der SPS-Logik und den Spezifikationen nicht möglich ist, wobei eine Simulation erforderlich ist und die Ergebnisse durch einen reduzierten Kontaktplan gezeigt werden können. Wenn in Kasten 64 eine direkte Zusicherung möglich ist, sind zwei Situationen möglich, nämlich keine Verletzungen in Kasten 68 und Verletzungen in allen Szenarien in Kasten 70. Wenn in Kasten 66 keine direkte Zusicherung möglich ist und eine Simulation erforderlich ist, sind zwei Situationen möglich, nämlich, dass in Kasten 72 keine Verletzungen gefunden werden, und dass in Kasten 74 Verletzungen gefunden werden. Wenn in Kasten 74 Verletzungen gefunden werden, können die Verletzungen in Kasten 76 in allen Szenarien oder in Kasten 78 in einigen Szenarien gefunden werden.
4 ist eine Darstellung eines Beispiels für eine Roboterteilüberprüfungs-Routine, das eine direkte Zusicherung darstellt, wobei in Kasten 68 keine Verletzungen gefunden wurden. Bei diesem Beispiel befindet sich der Betrieb in einem automatischen Modus, bei dem, wenn der Bildschirm des Bedieners für Werkzeug-3 zurückgesetzt wird, wenn sich ein Roboter in Zone 1 befindet, die Roboterteilüberprüfung nicht gelöscht werden sollte und der Roboter stoppen sollte. Ein Teilspezifikations-Kasten 82 zeigt die Spezifikations-Codes. Die Spezifikation ist in einem Crisp-Format geschrieben und die Crisp-Spezifikationen werden in das Spezifikationswerkzeug geschrieben. Die Ergebnisse zeigen keine Verletzung unter Verwendung eines Baums 84 einer direkten Zusicherung. Die Eingänge KA020T3O per Auto Rst mit Wert 0 und KA010 Interlocks.KA010R01J1 Safety Axis 1 BZone1Clr mit Wert 0 in den Zusicherungsbaum 84 liefern in Stufe 8 einen Ausgang von Null einer Endvariable (KA010R01PrtChkClr.Out), was die Spezifikationsanforderungen erfüllt und keine Verletzungen in irgendwelchen Szenarien angibt.
5 ist eine Darstellung eines Beispiels, das für eine Roboterteilüberprüfungs-Routine eine direkte Zusicherung mit Verletzungen in allen Szenarien in Kasten 70 zeigt. Der Bildschirm des Bedieners für Werkzeug-2 wird zurückgesetzt, wenn sich der Roboter in Zone-1 befindet, wobei die Roboterteilüberprüfung nicht gelöscht werden sollte. Die Roboterspezifikationen werden in Kasten 92 bereitgestellt und es wird ein resultierender Zusicherungsbaum 94 bereitgestellt. Bei diesem Beispiel sollte Stufe 8 des Zusicherungsbaums 94 ohne Verletzungen zu einem Ausgang von 1 für die Roboterteilüberprüfung (Variable KA010R01PrtChkClr.Out) führen, was nicht der Fall war und Fehler angibt.
6 ist eine Darstellung 100, die einen Kontaktplan 102, der den SPS-Logikeingang in das Verifiziererwerkzeug 12 einschließlich Code-Zeilen 0, 1, 2, 3 darstellt, und Spezifikationen 104 zeigt, die die in das Verifiziererwerkzeug 12 eingegebenen Spezifikationen darstellen. Wenn der Kontaktplan 102 und die Spezifikationen 104 von dem Typ sind, der eine direkte Zusicherung ermöglicht, kann ein Zusicherungsbaum 106 zeigen, dass es keine Fehler gibt, Fehler in allen Szenarien gibt oder keine direkte Zusicherung bezüglich einer gegebenen Spezifikation verfügbar ist. Wenn der Zusicherungsbaum 106 für eine gegebene Spezifikation nicht verfügbar ist, muss der Bediener 24 für eine weitere Analyse eine Simulation ausführen, und der Bediener 24 kann dann eine der drei Möglichkeiten in den oben erläuterten Kasten 32, 34 und 38 auswählen und im Speziellen die Fehler und das Problem identifizieren, identifizieren, ob die Spezifikation ungültig oder unvollständig zu sein scheint oder die Ergebnisse verbessern und eine weitere Information suchen, um die Grundursache der Fehler zu identifizieren.
Die Darstellung 100 kann verwendet werden, um Simulationen zu erläutern, bei denen in Kasten 66 keine direkten Zusicherungen möglich sind. Somit kann die Simulation, wenn der Kontaktplan 102 und die Spezifikation 104 keine direkte Zusicherung ermöglichen und eine Simulation erfordern, den Zusicherungsbaum 106 nicht erzeugen, es wird jedoch auf der Grundlage eines reduzierten Kontaktplans eine Simulation ausgeführt, um alle möglichen Szenarien zu testen. Dies ist durch die Darstellung 100 in 7 gezeigt, bei der der Kontaktplan 102 und die Spezifikation 104 berechnet werden, um einen reduzierten Kontaktplan 110 mit einer einzelnen Code-Zeile zu erzeugen. Der reduzierte Kontaktplan 110 kann für eine weitere Simulation verwendet werden, um zu zeigen, dass in Kasten 72 keine Verletzungen zu finden sind, dass in Kasten 76 Verletzungen in allen Szenarien zu finden sind, und dass in Kasten 78 Verletzungen in einigen Szenarien zu finden sind. Wenn der reduzierte Kontaktplan 110 zeigt, dass Fehler vorhanden sind, kann der Bediener eine der drei Möglichkeiten in den oben erläuterten Kasten 32, 34 und 38 auswählen und im Speziellen die Fehler und das Problem identifizieren, identifizieren, ob die Spezifikation ungültig oder unvollständig zu sein scheint oder die Ergebnisse verbessern und eine weitere Information suchen, um die Grundursache der Fehler zu identifizieren.
8, 9 und 10 liefern eine Darstellung der Simulation für Verletzungen in einigen Szenarien in Kasten 78. 8 zeigt Spezifikationen 120 einer HMI-Validierungs-Routine, wenn ESTOP nicht aktiviert ist und der manuelle Modus bei dem Modusauswahlschalter ausgewählt ist, wobei das System reflektieren sollte, dass es sich in seinem Zustand befindet. Die Spezifikation 120 erfordert, dass die HMI auf no Estop (D1.NoEStop = 1) und im no safety fault-Zustand (D1.NoSafetyfaults = 1) bleibt. Die formale Verifikation teilt dem Benutzer mit, dass einige Verletzungen in der Simulation gefunden werden. 9 zeigt einen Zusicherungsbaum 122, der nur zusichert, dass der Wert der Variable R01.EStop.FaultReset 0 ist, kann jedoch keine Endvariable D1.NoEStop oder D1.NoSafetyFaults zusichern. Die Simulation läuft und ermittelt, dass R01.NOESTOPCH2 eine Variable ist, die mit den Verletzungen in Beziehung steht, wobei vorgeschlagen wird, dass drei Spezifikationsverbesserungen für den Benutzer zur Verfügung stehen. Diese drei Möglichkeiten umfassen ein Setzen des Werts R01.NOESTOPCH2 auf 0 als eine Startbedingung, ein Setzen des Werts R01.NOESTOPCH2 auf 1 als eine Startbedingung, oder dass nichts getan wird. Die Möglichkeiten 1 und 2 können durch die Änderungen entweder zu keiner Verletzung oder zu einer Verletzung in allen Szenarien führen. 10 zeigt verbesserte Spezifikationen vor und nach der Simulation.

Claims

Verfahren zum Verifizieren eines Fertigungsprozesses, wobei das Verfahren umfasst, dass ein Verifiziererwerkzeug bereitgestellt wird, das den Fertigungsprozess durch mathematische Modelle und Algorithmen darstellt; ein Logik-Code einer speicherprogrammierbaren Steuerung (SPS-Logik-Code) und Spezifikationen in das Verifiziererwerkzeug eingegeben werden; eine Ergebniszusammenfassung des simulierten Fertigungsprozesses von dem Verifiziererwerkzeug bereitgestellt wird; die Ergebniszusammenfassung analysiert wird, um zu ermitteln, ob Fehler in dem simulierten Fertigungsprozess gefunden werden, die die Fertigungsleistung beeinflussen können; dadurch gekennzeichnet, dass die Ergebnisse unter Verwendung eines Zusicherungsbaums angezeigt werden, wenn eine direkte Zusicherung zwischen der SPS-Logik und den Spezifikationen möglich ist; und eine Simulation durchgeführt wird, bei der die Ergebnisse unter Verwendung eines reduzierten Kontaktplans angezeigt werden, wenn eine direkte Zusicherung zwischen der SPS-Logik und den Spezifikationen nicht möglich ist.
Verfahren nach Anspruch 1, das ferner umfasst, dass der Zusicherungsbaum oder der reduzierte Kontaktplan betrachtet wird, um zu ermitteln, ob Fehler in dem Prozess vorliegen, und die Fehler dokumentiert werden, wenn sie identifiziert werden können.
Verfahren nach Anspruch 1, das ferner umfasst, dass der reduzierte Kontaktplan oder der Zusicherungsbaum betrachtet wird, ermittelt wird, dass der Prozess Fehler umfasst, ermittelt wird, dass die Spezifikationen ungültig oder unvollständig zu sein scheinen und die Spezifikationen in dem Verifiziererwerkzeug verbessert werden.
Verfahren nach Anspruch 1, das ferner umfasst, dass der Zusicherungsbaum oder der reduzierte Kontaktplan betrachtet wird, ermittelt wird, dass der Prozess Fehler aufzuweisen scheint, ermittelt wird, ob eine Verbesserung der Spezifikation möglich ist, und die Spezifikationen in dem Verifiziererwerkzeug verbessert werden.
Verfahren nach Anspruch 1, das ferner umfasst, dass kritische Variablen und Werte in Ansprechen auf ein Analysieren der Ergebniszusammenfassung angezeigt werden.
Verfahren nach Anspruch 1, wobei die Ergebniszusammenfassung als eine direkte Zusicherung bereitgestellt wird.
Verfahren nach Anspruch 6, wobei die Ergebniszusammenfassung keine Fehler zeigen kann, wenn eine direkte Zusicherung zwischen der SPS-Logik und den Spezifikationen möglich ist.
Verfahren nach Anspruch 6, wobei die Ergebniszusammenfassung Fehler in allen Szenarien zeigen kann, wenn eine direkte Zusicherung zwischen der SPS-Logik und den Spezifikationen möglich ist.
Verfahren nach Anspruch 6, wobei die Ergebniszusammenfassung keine Fehler zeigen kann, wenn eine direkte Zusicherung zwischen der SPS-Logik und den Spezifikationen nicht möglich ist.
Verfahren nach Anspruch 6, wobei die Ergebniszusammenfassung Fehler in allen Szenarien zeigen kann, wenn eine direkte Zusicherung zwischen der SPS-Logik und den Spezifikationen nicht möglich ist.
Verfahren nach Anspruch 6, wobei die Ergebniszusammenfassung Fehler in einigen Szenarien zeigen kann, wenn eine direkte Zusicherung zwischen der SPS-Logik und den Spezifikationen nicht möglich ist.