Die
vorliegende Erfindung betrifft einen Mehrstufenumrichter (Multi-Level
Converter) mit Halbleiterschaltelementen.The
The present invention relates to a multi-stage converter (multi-level
Converter) with semiconductor switching elements.
Mehrstufenumrichter
dienen dazu, aus einer Eingangsspannung, die zwischen einem ersten
und einem zweiten Versorgungspotenzialanschluss anliegt, mehr als
zwei unterschiedliche elektrische Potenziale an einem Ausgangsanschluss,
an den eine elektrische Last anschließbar ist, zur Verfügung
zu stellen. Über die zeitliche Abfolge, mit der die einzelnen
elektrischen Potenziale an den Ausgangsanschluss angelegt werden, lässt
sich beispielsweise ein Stromfluss durch eine an die Ausgangsklemme
angeschlossene induktive Last einstellen. Derartige Mehrstufenumrichter
gibt es in verschiedenen Topologien. Beispiele sind Mehrstufenumrichter
mit Neutralpunkt- oder Nullpunktklemmung (NPC, Neutral Point Clamping)
oder Mehrstufenumrichter mit wenigstens einem fliegenden Kondensator
(FLC, Flying Capacitor). Derartige Umrichter sind beispielsweise
beschrieben in Bernet et al.: ”Design and Comparison
of 4.16 kV Neutral Point Clamped, Flying Capacitor and Series Connected
H-Bridge Multi-Level Converters”, IEEE-IAS Annual Meeting,
2005, Vol. 1, pp. 121–128 . Ein Verfahren zur Ansteuerung
eines 3-Stufen-Umrichters mit NPC zur Erzeugung eines sinusförmigen
Stroms durch eine Last ist beispielsweise in Delmas et al.: ”Comparative
study of multilevel topologies: N. P. C, multicell Inverter and
S. M. C. with igbt”, Demas, L.; Meynard, T. A.; Foch, H.;
Gateau, G. IECON 02, IEEE 2002 28th Annual Conference of the Industrial
Electronics Society, Volume 1, 5–8 Nov. 2002, Pages: 828–833 ,
beschrieben.Multi-stage converters are used to provide more than two different electrical potentials at an output terminal, to which an electrical load can be connected, from an input voltage which is present between a first and a second supply potential connection. By way of example, the sequence of times at which the individual electrical potentials are applied to the output connection makes it possible to set a current flow through an inductive load connected to the output terminal. Such multi-stage converters are available in different topologies. Examples are multi-stage converters with Neutral Point Clamping (NPC) or multi-stage converters with at least one Flying Capacitor (FLC). Such converters are described, for example in FIG Bernet et al .: "Design and Comparison of 4.16 kV Neutral Point Clamped, Flying Capacitor and Series Connected H-Bridge Multi-Level Converters", IEEE-IAS Annual Meeting, 2005, Vol. 1, pp. 121-128 , A method of driving a 3-stage inverter with NPC to generate a sinusoidal current through a load is, for example, in FIG Delmas et al .: "Comparative study of multilevel topologies: NP C, multicell inverters and SMC with igbt", Demas, L .; Meynard, TA; Foch, H .; Gateau, G. IECON 02, IEEE 2002 28th Annual Conference of the Industrial Electronics Society, Volume 1, 5-8 Nov. 2002, Pages: 828-833 , described.
Unabhängig
von der konkreten Topologie umfassen solche Mehrstufenumrichter
eine erste Reihenschaltung mit wenigstens zwei Halbleiterschaltelementen,
die zwischen dem ersten Ver sorgungspotenzialanschluss und den Ausgangsanschluss
geschaltet ist, und eine zweite Reihenschaltung mit wenigstens zwei Halbleiterschaltelementen,
die zwischen den Ausgangsanschluss und den zweiten Versorgungspotenzialanschluss
geschaltet ist. Zur Erzeugung wenigstens eines Zwischenpotenzials,
das zwischen dem ersten und dem zweiten Versorgungspotenzial liegt,
ist bei solchen Mehrstufenumrichtern eine Zwischenkreispotenzialerzeugungsschaltung
vorhanden, die an Verbindungspunkte der Halbleiterschaltelemente
der ersten und zweiten Reihenschaltungen angeschlossen ist.Independently
from the concrete topology include such multi-stage converters
a first series circuit having at least two semiconductor switching elements,
that between the first supply potential connection and the output connection
is connected, and a second series circuit with at least two semiconductor switching elements,
between the output terminal and the second supply potential terminal
is switched. To generate at least one intermediate potential,
that lies between the first and the second supply potential,
is a DC link potential generation circuit in such multi-stage inverters
present at the connection points of the semiconductor switching elements
the first and second series circuits is connected.
Mehrstufenumrichter
werden beispielsweise zur Ansteuerung von Elektromotoren eingesetzt,
wobei zur Ansteuerung eines 3-Phasen-Motors drei Umrichter parallel
geschaltet werden und wobei jeweils ein Umrichter zur Ansteuerung
einer der drei Phasen des Elektromotors dient.Mehrstufenumrichter
are used, for example, to control electric motors,
where three inverters are parallel to control a 3-phase motor
be switched and where in each case a converter for driving
one of the three phases of the electric motor is used.
Bezugnehmend
auf Bernet et al. , a. a. O., kann dem Ausgang eines
Umrichters ein Filter, wie z. B. ein LC-Filter nachgeschaltet sein,
das dazu dient hochfrequente Signalanteile des Ausgangsstromes zu
dämpfen. Die für dieses Filter verwendeten Bauelemente
können hinsichtlich ihrer elektrischen Größen,
wie z. B. Induktivität und Kapazität, und damit
ihrer Abmessungen um so geringer dimensioniert werden, je hochfrequenter die
zu dämpfenden Signalanteile sind. Die Frequenz dieser zu
dämpfenden Signalanteile ist dabei abhängig von
der Frequenz, mit der die Spannungspegel am Ausgang des Umrichters
wechseln, und somit abhängig von der Frequenz, mit der
die Halbleiterschaltelemente in dem Umrichter angesteuert werden.Referring to Bernet et al. , aa O., the output of an inverter, a filter such. B. downstream of an LC filter, which serves to attenuate high-frequency signal components of the output current. The components used for this filter can with regard to their electrical variables, such. B. inductance and capacitance, and thus their dimensions are the smaller dimensioned, the higher the frequency to be attenuated signal components. The frequency of these signal components to be attenuated depends on the frequency with which the voltage levels at the output of the converter change, and thus on the frequency with which the semiconductor switching elements are driven in the converter.
Als
Halbleiterschaltelemente werden in Umrichtern üblicherweise
MOSFET oder IGBT aus Silizium eingesetzt. Diese Bauelemente besitzen
allerdings eine hohe sogenannte ”Speicherladung”,
d. h. bei leitendem Bauelement werden Ladungsträger in
dem Bauelement gespeichert, die aus dem Bauelement abgeführt werden
müssen, um dieses zu sperren. Diese ”Umladevorgänge” beim
Ein- und Ausschalten begrenzen die maximal mögliche Schaltfrequenz
und erfordern daher Ausgangsfilter, die in der Lage sind, vergleichsweise niederfrequente
Signalanteile auszufiltern.When
Semiconductor switching elements are common in converters
MOSFET or IGBT made of silicon. Own these components
but a high so-called "storage charge",
d. H. with conductive component charge carriers are in
the component stored, which are discharged from the device
need to lock this. These "transshipment" at
Switching on and off limit the maximum possible switching frequency
and therefore require output filters that are capable of comparatively low frequency
Filter out signal components.
Aufgabe
der vorliegenden Erfindung ist es, einen Mehrstufenumrichter zur
Verfügung zu stellen, der in der Lage ist hochfrequente
Pegelwechsel an seinem Ausgang zu erzeugen. Diese Aufgabe wird durch
einen Mehrstufenumrichter gemäß Anspruch 1 gelöst.
Ausgestaltungen und Weiterbildungen sind Gegenstand von Unteransprüchen.task
The present invention is to provide a multi-stage converter for
To provide that is capable of high-frequency
Level change at its output. This task is done by
a multi-stage converter according to claim 1 solved.
Embodiments and developments are the subject of dependent claims.
Der
erfindungsgemäße Umrichter umfasst: einen ersten
und einen zweiten Versorgungspotenzialanschluss; einen Ausgangsanschluss;
eine erste Reihenschaltung mit wenigstens zwei Halbleiterschaltelementen,
die jeweils einen Ansteueranschluss und eine Laststrecke aufweisen
und deren Laststrecken in Reihe zueinander zwischen den ersten Versorgungspotenzialanschluss
und den Ausgangsanschluss geschaltet sind, und mit wenigstens einem
ersten Zwischenpunkt, der den Laststrecken von zwei der Halbleiterschaltelemente der
ersten Reihenschaltung gemeinsam ist; eine zweite Reihenschaltung
mit wenigstens zwei Halbleiterschaltelementen, die jeweils einen
Ansteueranschluss und eine Laststrecke aufweisen, und deren Laststrecken
in Reihe zueinander zwischen den zweiten Versorgungspotenzialanschluss
und den Ausgangsanschluss geschaltet sind, und mit wenigstens einem
zweiten Zwischenpunkt, der den Lastrecken von zwei der Halbleiterschaltelemente
der zweiten Reihenschaltung gemeinsam ist; eine Zwischenpotenzialerzeugungsschaltung, die
dazu ausgebildet ist, wenigstens ein Zwischenpotenzial zu erzeugen
und die an den wenigstens ersten Zwischenpunkt und den wenigstens
einen zweiten Zwischenpunkt angeschlossen ist. Als Halbleiterschaltelemente
umfasst die erste und die zweite Reihenschaltung bei diesem Umrichter
jeweils wenigstens einen selbstleitenden Transistor und jeweils
wenigstens einen selbstsperrenden Transistor.The converter according to the invention comprises: a first and a second supply potential connection; an output terminal; a first series circuit having at least two semiconductor switching elements, each having a drive terminal and a load path and their load paths are connected in series with each other between the first supply potential terminal and the output terminal, and at least a first intermediate point common to the load paths of two of the semiconductor switching elements of the first series circuit is; a second series connection with at least two semiconductor scarf and having load paths connected in series between the second supply potential terminal and the output terminal, and at least a second intermediate point common to the load paths of two of the semiconductor switching elements of the second series circuit; an intermediate potential generating circuit configured to generate at least one intermediate potential and connected to the at least first intermediate point and the at least one second intermediate point. As semiconductor switching elements, the first and the second series circuit in this converter each comprise at least one normally-on transistor and in each case at least one self-blocking transistor.
Die
selbstleitenden Transistoren sind Sperrschicht-FET (JFET) und sind
insbesondere JFET aus Siliziumkarbid (SiC). JFET besitzen im Vergleich
zu MOSFET (mit integrierter Bodydiode) und IGBT grundsätzlich eine
geringere Speicherladung, wobei die Speicherladung eines JFET aus
SiC bei sonst gleichen Eigenschaften wie ein JFET aus Si deutlich
geringer ist als die Speicherladung des JFET aus Si. Ein JFET kann
dadurch mit einer deutlich höheren Schaltfrequenz betrieben
werden. Für die selbstsperrenden Transistoren können MOSFET
oder IGBT aus Silizium verwendet werden.The
normally-on transistors are junction FET (JFET) and are
in particular JFET of silicon carbide (SiC). JFET own in comparison
to MOSFET (with integrated body diode) and IGBT basically one
lower memory charge, where the memory charge of a JFET off
SiC with otherwise the same properties as a JFET made of Si significantly
is less than the storage charge of the JFET from Si. A JFET can
operated with a significantly higher switching frequency
become. For the self-blocking transistors MOSFET
or IGBT made of silicon.
Ausführungsbeispiele
werden nachfolgend anhand von Figuren näher erläutert.
Diese Figuren dienen zur Veranschaulichung des Grundprinzips, so
dass lediglich die zum Verständnis dieses Grundprinzips
notwendigen Schaltungskomponenten dargestellt sind. In den Figuren
bezeichnen, sofern nicht anders angegeben, gleiche Bezugszeichen
gleiche Schaltungskomponenten und Signale mit gleicher Bedeutung.embodiments
will be explained in more detail with reference to figures.
These figures serve to illustrate the basic principle, so
that only for understanding this basic principle
necessary circuit components are shown. In the figures
denote, unless otherwise indicated, like reference numerals
same circuit components and signals with the same meaning.
1 veranschaulicht
ein erstes Beispiel eines Mehrstufenumrichters mit vier Halbleiterschaltelementen 1 illustrates a first example of a multi-stage inverter with four semiconductor switching elements
2 veranschaulicht
ein Beispiel eines 3-Stufen-Umrichters. 2 illustrates an example of a 3-stage inverter.
3 veranschaulicht
die Funktionsweise des Umrichters gemäß 2 anhand
einer Ausgangsspannung des Umrichters während verschiedener
Betriebsphasen. 3 illustrates the operation of the inverter according to 2 based on an output voltage of the inverter during different operating phases.
4 veranschaulicht
ein Beispiel einer Ansteuerschaltung für die Halbleiterschaltelemente
des Umrichters gemäß der 1 und 2. 4 FIG. 12 illustrates an example of a driving circuit for the semiconductor switching elements of the inverter according to FIG 1 and 2 ,
5 veranschaulicht
den Umrichter gemäß 2 auf Modulebene. 5 illustrates the inverter according to 2 at the module level.
6 veranschaulicht
die Funktionsweise des Umrichters gemäß 2 anhand
zeitlicher Verläufe ausgewählter in dem Umrichter
vorkommender Signale. 6 illustrates the operation of the inverter according to 2 on the basis of time profiles of selected signals occurring in the converter.
1 veranschaulicht
anhand eines elektrischen Ersatzschaltbildes ein erstes Beispiel
eines Mehrstufenumrichters. Dieser Umrichter umfasst einen ersten
und einen zweiten Versorgungspotenzialanschluss 11, 12 zum
Anlegen einer Eingangsspannung bzw. Versorgungsspannung Vin. Diese
Versorgungsspannung Vin kann durch eine beliebige Gleichspannungsquelle
bereitgestellt werden, wie z. B. eine Batterie, insbesondere eine
Lithium-Ionen-Batterie, oder ein Spannungswandler, der dazu ausgebildet
ist, die Eingangsspannung Vin aus einer anderen Spannung zu erzeugen. 1 illustrates a first example of a multi-stage converter based on an equivalent electrical circuit diagram. This inverter includes a first and a second supply potential connection 11 . 12 for applying an input voltage or supply voltage Vin. This supply voltage Vin can be provided by any DC voltage source, such as. As a battery, in particular a lithium-ion battery, or a voltage converter which is adapted to generate the input voltage Vin from a different voltage.
Der
Umrichter umfasst außerdem einen Ausgang 13 zum
Anschließen einer Last (nicht dargestellt), eine erste
Reihenschaltung mit wenigstens zwei Halbleiterschaltelementen 21, 31,
die zwischen den ersten Versorgungspotenzialanschluss 11 und
den Ausgangsanschluss 13 geschaltet ist, und eine zweite
Reihenschaltung mit wenigstens zwei Halbleiterschaltelementen 22, 32,
die zwischen den zweiten Versorgungspotenzialanschluss 12 und
den Ausgangsanschluss 13 geschaltet ist. Bei dem dargestellten
Beispiel umfassen die Reihenschaltungen jeweils zwei Halbleiterschaltelemente,
nämlich ein erstes und ein zweites Halbleiterschaltelement 21, 31 in
der ersten Reihenschaltung und ein drittes und ein viertes Halbleiterschaltelement 22, 32 in der
zweiten Reihenschaltung. Erfindungsgemäß ist mindestens
eines der Halbleiterschaltelemente jeder Reihenschaltung ein selbstleitender
Transistor, und mindestens eines der Halbleiterschaltelemente jeder
Reihenschaltung ist ein selbstsperrender Transistor. Bei dem dargestellten
Beispiel, bei dem jede Reihenschaltung nur zwei Transistoren umfasst,
sind der erste und der dritte Transistor 21, 22 selbstleitende
Transistoren und der zweite und der vierte Transistor 31, 32 sind
selbstsperrende Transistoren. Die selbstleitenden Transistoren sind – wie
in 1 darge stellt – beispielsweise Sperrschicht-FET
(Junction FET, JFET) und sind insbesondere JFET aus Siliziumkarbid
(SiC).The inverter also has an output 13 for connecting a load (not shown), a first series circuit with at least two semiconductor switching elements 21 . 31 that between the first supply potential connection 11 and the output terminal 13 is connected, and a second series circuit with at least two semiconductor switching elements 22 . 32 that between the second supply potential connection 12 and the output terminal 13 is switched. In the illustrated example, the series circuits each comprise two semiconductor switching elements, namely a first and a second semiconductor switching element 21 . 31 in the first series circuit and a third and a fourth semiconductor switching element 22 . 32 in the second series circuit. According to the invention, at least one of the semiconductor switching elements of each series circuit is a normally-on transistor, and at least one of the semiconductor switching elements of each series circuit is a self-blocking transistor. In the illustrated example, where each series circuit comprises only two transistors, the first and third transistors are 21 . 22 normally-on transistors and the second and fourth transistors 31 . 32 are self-blocking transistors. The self-conducting transistors are - as in 1 Darge provides - for example, junction FET (junction FET, JFET) and are in particular JFET silicon carbide (SiC).
Die
selbstsperrenden Transistoren 31, 32 sind – wie
in 1 dargestellt – beispielsweise IGBT,
können jedoch auch MOSFET (nicht dargestellt) sein. Die
Halbleiterschaltelemente bzw. Transistoren weisen jeweils einen
Steueranschluss und eine Laststrecke mit zwei Laststreckenanschlüssen
bzw. Drain- und Sourceanschlüssen auf. Die Laststrecken
der Transistoren jeder der Reihenschaltungen sind in Reihe zueinander
geschaltet. Der Umrichter weist außerdem eine Ansteuerschaltung 50 auf,
die an die Steueranschlüsse der einzelnen Transistoren
angeschlossen ist und die dazu ausgebildet ist, für jeden
der Transistoren 21, 31, 22, 32 ein
Ansteuersignal S21, S31, S22, S32 zu erzeugen.The self-locking transistors 31 . 32 are - as in 1 represented - for example, IGBT, Kings but also be MOSFET (not shown). The semiconductor switching elements or transistors each have a control terminal and a load path with two load path terminals or drain and source terminals. The load paths of the transistors of each of the series circuits are connected in series with each other. The inverter also has a drive circuit 50 which is connected to the control terminals of the individual transistors and which is designed for each of the transistors 21 . 31 . 22 . 32 to generate a drive signal S21, S31, S22, S32.
Jede
der Reihenschaltungen weist einen Zwischenpunkt auf, der den Laststrecken
von jeweils zwei Transistoren gemeinsam ist. In dem dargestellten
Beispiel ist ein erster Zwischenpunkt 61 ein Verbindungspunkt
der Laststrecken des ersten und zweiten Transistors 21, 31 und
ein zweiter Zwischenpunkt 62 ist ein Verbindungspunkt der
Lastrecken des dritten und vierten Transistors 22, 32.
An diese Zwischenpunkte 61, 62 ist eine Zwischenpotenzialerzeugungsschaltung 40 angeschlossen,
die dazu ausgebildet ist, wenigstens ein Zwischenpotenzial zu erzeugen,
das zwischen den an den Versorgungspotenzialanschlüssen
anliegenden ersten und zweiten Versorgungspotenzialen liegt.Each of the series circuits has an intermediate point which is common to the load paths of every two transistors. In the example shown, a first intermediate point 61 a connection point of the load paths of the first and second transistors 21 . 31 and a second intermediate point 62 is a connection point of the load paths of the third and fourth transistors 22 . 32 , At these intermediate points 61 . 62 is an intermediate potential generation circuit 40 connected, which is adapted to generate at least one intermediate potential, which lies between the voltage applied to the supply potential terminals first and second supply potentials.
Während
eines Normalbetriebs dient der Umrichter dazu, nach Maßgabe
der Ansteuersignale S21–S32 eines der ersten oder zweiten
Versorgungspotenziale bzw. eines der an den Zwischenpunkten 61, 62 anliegenden
Zwischenpotenziale an den Ausgangsanschluss 13 des Umrichters
anzulegen. Am Ausgangsanschluss 13 liegt jeweils eines
der folgenden Potenziale an: das erste Versorgungspotenzial, wenn
der erste und zweite Transistor 21, 31 leiten
und die übrigen Transistoren sperren; das Potenzial des
ersten Zwischenpunktes 61, wenn der zweite Transistor 31 leitet
und die übrigen Transistoren sperren; das zweite Versorgungspotenzial,
wenn der dritte und vierte Transistor 22, 32 leiten
und die übrigen Transistoren sperren; und das Potenzial
des zweiten Zwischenpunktes 62, wenn der vierte Transistor 32 leitet
und die übrigen Transistoren sperren.During normal operation, the inverter is used, in accordance with the control signals S21-S32, one of the first or second supply potentials or one of the intermediate points 61 . 62 adjacent intermediate potentials to the output terminal 13 of the inverter. At the output terminal 13 is in each case one of the following potentials: the first supply potential when the first and second transistor 21 . 31 conduct and block the remaining transistors; the potential of the first intermediate point 61 when the second transistor 31 conducts and block the other transistors; the second supply potential when the third and fourth transistor 22 . 32 conduct and block the remaining transistors; and the potential of the second intermediate point 62 when the fourth transistor 32 conducts and lock the other transistors.
Außer
dem zuvor erläuterten Normalbetrieb kann der Umrichter
auch in einer weiteren Betriebsart betrieben werden, die nachfolgend
als Rückstrombetrieb bezeichnet wird. Im Rückstrombetrieb
wird ein elektrischer Strom vom Ausgangsanschluss 13 an
einen der Versorgungspotenzialanschlüsse 11, 12 zurückgespeist.
Um einen solchen Rückstrombetrieb zu ermöglichen,
sind parallel zu den einzelnen Transistoren Freilaufelemente bzw.
Freilaufdioden 23, 24, 33, 34 geschaltet.
Diese Freilaufelemente sind in dem dargestellten Beispiel so gepolt,
dass ein Stromfluss von dem Ausgangsanschluss 13 an den
ersten Versorgungspotenzialanschluss 11 möglich
ist, wenn das elektrische Potenzial an dem Ausgangsanschluss 13 über
den Wert des elektrischen Potenzials an dem ersten Versorgungspotenzialanschluss 11 ansteigt,
und dass ein Stromfluss zwischen dem Ausgangsanschluss 13 und
dem zweiten Versorgungspotenzialanschluss 12 möglich
ist, wenn das elektrische Potenzial an dem Ausgangsanschluss 13 unter
den Wert des elektrischen Potenzials an dem zweiten Versorgungsanschluss 12 absinkt.
Diese Freilaufdioden können separate Bauelemente sein,
d. h. in jeweils eigenen Halbleiterchips integriert sein, können
jedoch auch integrierte Bauelemente sein, d. h. in denselben Halbleiterchips
wie die Transistoren integriert sein, zu denen sie jeweils parallel
geschaltet sind.In addition to the normal operation explained above, the inverter can also be operated in a further operating mode, which is referred to below as a backflow operation. In reverse current operation, an electric current is supplied from the output terminal 13 to one of the supply potential connections 11 . 12 fed back. In order to enable such a reverse current operation, freewheeling elements or freewheeling diodes are parallel to the individual transistors 23 . 24 . 33 . 34 connected. These freewheeling elements are poled in the illustrated example so that a current flow from the output terminal 13 to the first supply potential connection 11 is possible when the electrical potential at the output terminal 13 about the value of the electrical potential at the first supply potential terminal 11 rises, and that a current flow between the output terminal 13 and the second supply potential connection 12 is possible when the electrical potential at the output terminal 13 below the value of the electric potential at the second supply terminal 12 decreases. These free-wheeling diodes may be separate components, ie be integrated in respective own semiconductor chips, but may also be integrated components, ie be integrated in the same semiconductor chips as the transistors, to which they are respectively connected in parallel.
Bei
Verwendung von SiC-JFETs für den ersten und dritten Transistor 21, 22 sind
die Freilaufdioden 23, 24 beispielsweise ebenfalls
aus SiC. Diese Freilaufdioden können Bipolardioden oder
Schottky-Dioden sein.When using SiC JFETs for the first and third transistors 21 . 22 are the freewheeling diodes 23 . 24 for example also from SiC. These freewheeling diodes may be bipolar diodes or Schottky diodes.
Der
dargestellte Umrichter kann beispielsweise zur Ansteuerung einer
induktiven Last, wie z. B. einer Phase eines Elektromotors, verwendet
werden. Ein Rückstrom von dem Ausgangsanschluss 13 an
die Versorgungspotenzialanschlüsse tritt bei einem solchen
Motor beispielsweise dann auf, wenn der Motor als Generator betrieben
wird. Dies ist beispielsweise dann der Fall, wenn der Motor ein
Antriebsmotor eines Fahrzeugs ist und zur Rückgewinnung
von Bremsenergie genutzt werden soll.The illustrated inverter, for example, to control an inductive load, such. As a phase of an electric motor can be used. A return current from the output terminal 13 to the supply potential connections occurs in such an engine, for example, when the engine is operated as a generator. This is for example the case when the engine is a drive motor of a vehicle and should be used to recover braking energy.
2 veranschaulicht
anhand eines elektrischen Ersatzschaltbilds eine Ausgestaltung des
in 1 dargestellten Mehrstufenumrichters als 3-Stufen-Umrichter
mit Neutralpunktklemmung (NPC). Bei diesem Umrichter weist die Zwischenpotenzialerzeugungsschaltung 40 einen
kapazitiven Spannungsteiler 43, 44 auf, der zwischen
den ersten und zweiten Versorgungspotenzialanschluss 11, 12 geschaltet
ist und der einen Potenzialabgriffspunkt 45 aufweist, der
nachfolgend auch als Neutralpunkt N bezeichnet wird. Dieser Neutralpunkt
N ist über ein erstes Gleichrichterelement 41 an
den ersten Zwischenpunkt 61 und über ein zweites Gleichrichterelement 42 an
den zweiten Zwischenpunkt 62 angeschlossen. Diese 41, 42 Gleichrichterelemente
sind beispielsweise Dioden und können insbesondere SiC-Diode,
wie SiC-Schottky-Dioden oder SiC-Bipolardioden sein. 2 illustrated by an electrical equivalent circuit diagram of an embodiment of the in 1 shown multi-stage inverter as a 3-stage inverter with neutral point clamping (NPC). In this inverter, the intermediate potential generating circuit 40 a capacitive voltage divider 43 . 44 on that between the first and second supply potential connection 11 . 12 is switched and the one potential tap point 45 hereinafter also referred to as neutral point N. This neutral point N is via a first rectifier element 41 to the first intermediate point 61 and a second rectifier element 42 to the second intermediate point 62 connected. These 41 . 42 Rectifier elements are, for example, diodes and may in particular be SiC diodes, such as SiC Schottky diodes or SiC bipolar diodes.
Das
an dem Potenzialabgriff 45 zur Verfügung stehende
Zwischenpotenzial ist über das Teilerverhältnis
des kapazitiven Spannungsteilers abhängig von der Eingangsspannung
Vin. Die beiden Kapazitäten 43, 44 des
Spannungsteilers sind beispielsweise gleich groß. In diesem
Fall entspricht das Zwischenpotenzial bezogen auf das zweite Versorgungspotenzial
der Hälfte der Versorgungsspannung Vin.That at the potential tap 45 The available intermediate potential is dependent on the input voltage Vin via the divider ratio of the capacitive voltage divider. The two capacities 43 . 44 the voltage divider, for example, are the same size. In this case, the intermediate potential with respect to the second supply potential corresponds to half of the supply voltage Vin.
Die
Funktionsweise des in 2 dargestellten Umrichters wird
nachfolgend anhand von 3 erläutert, in der
eine Ausgangsspannung V14 des Umrichters jeweils abhängig
vom Schaltzustand der einzelnen Transistoren 21, 31, 22, 32 dargestellt
ist. Die Ausgangsspannung V14 ist in dem dargestellten Beispiel
eine Spannung gegen das Potenzial des Neutralpunkts N. Die Schaltzustände
der einzelnen Transistoren sind in 3 mit ”H” und ”L” bezeichnet,
wobei ”H” für den leitenden Zustand und ”L” für
den sperrenden Zustand des jeweiligen Transistors steht.The functioning of the in 2 The inverter shown below is based on 3 explained, in which an output voltage V14 of the inverter respectively depending on the switching state of the individual transistors 21 . 31 . 22 . 32 is shown. The output voltage V14 is in the illustrated example a voltage against the potential of the neutral point N. The switching states of the individual transistors are in 3 with "H" and "L", where "H" stands for the conducting state and "L" stands for the blocking state of the respective transistor.
Der
Umrichter kann im Normalbetrieb vier unterschiedliche Betriebszustände
annehmen, die in 3 mit I–IV bezeichnet
sind. In einem ersten Betriebszustand I sind der erste und zweite
Transistor 21, 31 leitend angesteuert, während
der dritte und vierte Transistor 22, 32 sperren.
Vernachlässigt man die Einschaltwiderstände dieser
Transistoren, so liegt am Ausgangsanschluss 14 während
dieses ersten Betriebszustandes das erste Versorgungspotenzial an.
Die Ausgangsspannung V14 gegen den Neutralpunkt N beträgt
in diesem Fall a·Vin, wobei a gemäß von dem Spannungsteilerverhältnis
des kapazitiven Spannungsteilers abhängig ist, wobei C43
und C44 die Kapazitätswerte der beiden Kapazitäten 43, 44 des
kapazitiven Spannungsteilers sind.The inverter can assume four different operating states during normal operation 3 designated I-IV. In a first operating state I, the first and second transistors 21 . 31 conducting, while the third and fourth transistor 22 . 32 lock. Neglecting the on-resistance of these transistors, so is the output terminal 14 during this first operating state the first supply potential. The output voltage V14 against the neutral point N in this case is a · Vin, where a is in accordance with is dependent on the voltage divider ratio of the capacitive voltage divider, where C43 and C44 are the capacitance values of the two capacitances 43 . 44 of the capacitive voltage divider are.
In
einem zweiten Betriebszustand II ist lediglich der zweite Transistor 31 leitend
angesteuert. In diesem Fall entspricht das elektrische Potenzial
am Ausgangsanschluss 13 dem elektrischen Potenzial des
Neutralpunktes N abzüglich der Durchlassspannung des Gleichrichterelements 41 und
dem Spannungsabfall über dem leitend angesteuerten zweiten
Transistor 31. Für die nachfolgende Erläuterung
sei angenommen, dass der Durchlasswiderstand 41 und der
Spannungsabfall über dem zweiten Transistor 31 vernachlässigbar
sind, so dass im zweiten Betriebszustand II das elektrische Potenzial
am Ausgang 13 dem elektrischen Potenzial des Neutralpunktes
N entspricht.In a second operating state II, only the second transistor is 31 energized. In this case, the electrical potential corresponds to the output terminal 13 the electric potential of the neutral point N minus the forward voltage of the rectifier element 41 and the voltage drop across the conductively driven second transistor 31 , For the following explanation, it is assumed that the on-resistance 41 and the voltage drop across the second transistor 31 are negligible, so that in the second operating state II, the electrical potential at the output 13 corresponds to the electric potential of the neutral point N.
In
einem dritten Betriebszustand III sind der zweite und dritte Transistor 22, 32 leitend
angesteuert, während die übrigen Transistoren
sperren. Am Ausgangsanschluss 14 liegt in diesem Fall das
zweite Versorgungspotenzial an. Die Ausgangsspannung V14 gegen den
Neutralpunkt N entspricht in diesem Fall –b·Vin, wobei
b gemäß vom Teilerverhältnis
des kapazitiven Spannungsteilers abhängig ist.In a third operating state III, the second and third transistors 22 . 32 controlled while the other transistors lock. At the output terminal 14 In this case, the second supply potential exists. The output voltage V14 against the neutral point N corresponds in this case to -b · Vin, where b is equal to is dependent on the divider ratio of the capacitive voltage divider.
Im
vierten Betriebszustand IV ist lediglich der vierte Transistor 32 leitend
angesteuert. Das elektrische Potenzial an dem Ausgangsanschluss 14 entspricht
in diesem Fall dem elektrischen Potenzial des Neutralpunktes N.In the fourth operating state IV is only the fourth transistor 32 energized. The electrical potential at the output terminal 14 in this case corresponds to the electric potential of the neutral point N.
Wie
bereits erläutert kann der Umrichter beispielsweise zur
Ansteuerung einer induktiven Last, wie z. B. einer Phase eines Elektromotors,
eingesetzt werden. Zum besseren Verständnis ist eine solche
zwischen den Ausgangsanschluss 14 und den Neutralpunkt
N geschaltete induktive Last Z in 2 ebenfalls
dargestellt. Durch eine geeignete Abfolge der anhand von 3 erläuterten
vier Betriebszustände des Umrichters, d. h. durch eine
geeignete Abfolge der drei unterschiedlichen Spannungspegel am Ausgang,
nämlich oberes Versorgungspotenzial, Zwischenpotenzial
und unteres Versorgungspotenzial lässt sich der Strom durch
die induktive Last derart regeln, dass ein gewünschter
Stromverlauf, wie z. B. ein sinusförmiger Stromverlauf,
erreicht wird. Dies ist grundsätzlich bekannt, so dass
auf weitere Ausführungen hierzu verzichtet werden kann.As already explained, the inverter can, for example, for controlling an inductive load such. As a phase of an electric motor can be used. For a better understanding, such is between the output terminal 14 and the neutral point N inductive load Z in 2 also shown. By a suitable sequence of the basis of 3 explained four operating states of the inverter, ie by a suitable sequence of the three different voltage levels at the output, namely upper supply potential, intermediate potential and lower supply potential, the current through the inductive load can be regulated so that a desired current profile, such. B. a sinusoidal current waveform is achieved. This is basically known, so that it is possible to dispense with further explanations.
Für
eine positive Halbwelle des Ausgangsstromes werden beispielsweise
abwechselnd das obere Versorgungspotenzial und das Zwischenpotenzial
an den Ausgang 14 angelegt, d. h. die Betriebszustände
I und II wechseln sich ab. Für eine negative Halbwelle
des Ausgangsstromes werden beispielsweise abwechselnd das obere
Versorgungspotenzial und das Zwischenpotenzial an den Ausgang 14 angelegt,
d. h. die Betriebszustände III und IV wechseln sich ab.
Der verlauf des Stromes lässt sich dabei über
das Tastverhältnis (Duty-Cycle) von oberem Versorgungspotenzial
und Zwischenpotenzial steuern. Da das zweite Halbleiterschaltelement 31 während
des ersten und zweiten Betriebszustandes I, II leitet, bleibt es
in dem erläuterten Fall während der positiven
Halbwelle eingeschaltet, und wird erst ausgeschaltet, wenn durch
Ansteuern des dritten und vierten Schalters die negative Halbwelle
des Ausgangsstromes eingestellt werden soll. Die Schaltfrequenz
des zweiten Schalters 31 entspricht dann der Frequenz des
(annähernd) sinusförmigen Ausgangsstromes. Die Ausführen
bezüglich des zweiten Halbleiterschaltelements 31 gelten
in entsprechender Weis für das vierte Halbleiterschaltelement 32 während
der negativen Halbwelle.For example, for a positive half-wave of the output current, the upper supply potential and the intermediate potential are alternately connected to the output 14 created, ie the operating states I and II alternate. For example, for a negative half-wave of the output current, the upper supply potential and the intermediate potential are alternately connected to the output 14 created, ie the operating states III and IV alternate. The course of the current can be controlled via the duty cycle (duty cycle) of upper supply potential and intermediate potential. Since the second semiconductor switching element 31 during the first and second operating state I, II, it remains in the explained case switched on the positive half-wave, and is only turned off when the negative half-wave of the output current is to be adjusted by driving the third and fourth switches. The switching frequency of the second switch 31 then corresponds to the frequency of the (approximately) sinusoidal output current. The embodiments relating to the second semiconductor switching element 31 apply in a corresponding manner for the fourth semiconductor switching element 32 during the negative half wave.
Aus
Gründen der Vollständigkeit sei darauf hingewiesen,
dass die Freilaufelemente 23, 33, 24, 34 auch
während der Übergangsphasen zwischen der positiven
und der negativen Halbwelle des Ausgangsstromes leiten können.
Werden beispielsweise das erste und das zweite Halbleiterschaltelement 21, 31 am
Ende der Betriebsphase zur Einstellung der positiven Halbwelle abgeschaltet,
weil ein Übergang in den dritten Betriebszustand erfolgt
ohne dass der Ausgangsstrom bereits seine Polarität (bezogen
auf das Zwischenpotenzial N) geändert hat, so sind die
Freilaufdioden 24, 34 in Flussrichtung gepolt.
Gleiches gilt in entsprechender Weise für die Freilaufdioden 23, 33 nach
Abschalten des dritten und vierten Halbleiterschalters 22, 32 am
Ende der Betriebsphase durch die die negative Halbwelle des Ausgangsstromes
eingestellt wird.For the sake of completeness, it should be noted that the freewheeling elements 23 . 33 . 24 . 34 can also conduct during the transition phases between the positive and the negative half wave of the output current. For example, become the first and the second semiconductor switching element 21 . 31 switched off at the end of the operating phase to set the positive half-wave, because a transition to the third operating state without the output current has already changed its polarity (relative to the intermediate potential N), so are the freewheeling diodes 24 . 34 Poled in the direction of flow. The same applies in a corresponding manner for the freewheeling diodes 23 . 33 after switching off the third and fourth semiconductor switch 22 . 32 at the end of the operating phase by which the negative half wave of the output current is adjusted.
Dem
Ausgangsstrom des Umrichters ist ein hochfrequenter Signalanteil überlagert,
der aus dem getakteten Anlagen der unterschiedlichen Spannungspegel
an die Last Z resultiert. Die ser hochfrequente Signalanteil kann
durch ein zusätzliches Filter (nicht dargestellt) ausgefiltert
werden. Wünschenswert ist es dabei, wenn die auszufilternden
Signalanteile möglichst hohe Frequenzen besitzen, wie z.
B. im Bereich von über 10 kHz, da dann ein Filter mit geringen
Kapazitäten und/oder Induktivitäten eingesetzt
werden kann. Solche hohen Frequenzen werden durch eine hochfrequente
getaktete Ansteuerung der Halbleiterschalter des Umrichters erreicht,
wobei – wie erläutert – lediglich der
erste und dritte Schalter 21, 22 mit einer hohen
Frequenz angesteuert werden müssen. Die Verwendung von
JFET, und insbesondere von SiC-JFET, ermöglicht eine solche
hochfrequente Ansteuerung. Für den zweiten und vierten
Schalter 31, 32 können herkömmliche
selbstsperrende MOSFET oder IGBT, insbesondere aus Si, verwendet
werden, da diese Schalter – anders als der erste und dritte
Schalter – nicht im Hinblick auf hohe Schaltfrequenzen
optimiert sein müssen. Die Ansteuerschaltung 50 zur
Erzeugung der Ansteuersignale für die einzelnen Transistoren
kann entsprechend einer herkömmlichen Ansteuerschaltung
für Halbleiterschaltelemente eines 3-Stufen-Umrichters
realisiert sein und ist dazu ausgebildet, die einzelnen Ansteuersignale
so zu erzeugen, dass der für einen bestimmten Zeitpunkt
gewünschte Schaltzustand der einzelnen Transistoren erreicht
wird. In diesem Zusammenhang sei angemerkt, dass sich die Ansteuersignale
für IGBTs und JFETs lediglich insofern unterscheiden, als
bei IGBTs ein gegenüber Sourcepotenzial positives Ansteuerpotenzial
am Gateanschluss erforderlich ist, um den Transistor leitend anzusteuern,
während JFETs solange leiten, solange deren Ansteuerspannung
oberhalb eines negativen Schwellenwertes liegt. Zur sperrenden Ansteuerung
eines JFET ist also eine negative Ansteuerspannung erforderlich,
während ein IGBT bereits einer Ansteuerspannung von Null
sperrt.The output current of the inverter is superimposed on a high-frequency signal component, which results from the clocked systems of different voltage levels to the load Z. The water high-frequency signal component can be filtered out by an additional filter (not shown). It is desirable if the signal components to be filtered out have the highest possible frequencies, such as. B. in the range of about 10 kHz, since then a filter with low capacitance and / or inductances can be used. Such high frequencies are achieved by a high-frequency clocked control of the semiconductor switches of the inverter, wherein - as explained - only the first and third switches 21 . 22 must be controlled with a high frequency. The use of JFET, and in particular of SiC-JFET, enables such high-frequency driving. For the second and fourth switch 31 . 32 For example, conventional self-blocking MOSFETs or IGBTs, in particular made of Si, can be used, since these switches-unlike the first and third switches-need not be optimized with regard to high switching frequencies. The drive circuit 50 to generate the drive signals for the individual transistors can be realized in accordance with a conventional drive circuit for semiconductor switching elements of a 3-stage inverter and is adapted to generate the individual drive signals so that the desired state of the switching state of the individual transistors is achieved. In this connection, it should be noted that the drive signals for IGBTs and JFETs differ only insofar as IGBTs require a gate potential which is positive relative to the source potential to conduct the transistor while JFETs conduct as long as their drive voltage is above a negative threshold value , For blocking control of a JFET so a negative drive voltage is required while an IGBT already blocks a drive voltage of zero.
4 veranschaulicht
anhand eines Blockschaltbildes ein Beispiel einer Ansteuerschaltung 50 für
die einzelnen Transistoren der in den 1 und 2 dargestellten
Umrichter. Diese Ansteuerschaltung 50 weist Treiberschaltungen 53, 55, 57, 59 auf,
die jeweils an die Steueranschlüsse der einzelnen Transistoren 21, 31, 22, 32 angeschlossen
sind, bzw. die zwischen die Gateanschlüsse und die Sourceanschlüsse
dieser Transistoren geschaltet sind. Diese Treiberschaltungen 53, 55, 57, 59 erzeugen
die Ansteuersignale S21, 31, S22, S32 für die
einzelnen Transistoren abhängig von Steuersignalen S53,
S55, S57, S59, die den einzelnen Treiberschaltungen von einer zentralen
Steuerschaltung 60 zugeführt sind. Die zentrale
Steuerschaltung 60 gibt über die Steuersignale
S21, 31, S22, S32 den zeitlichen Ablauf vor, in dem die
einzelnen Spannungspegel am Ausgang 14 bereitgestellt werden,
um beispielsweise einen gewünschten Verlauf eines Stromes
durch die Last zu erreichen. Der Steuerschaltung kann hierzu ein
Messsignal (nicht dargestellt) zugeführt sein, das den
momentanen Strom durch die Last repräsentiert. Verfahren
zur Regelung eines Stromes durch eine Last mittels eines 3-Stufen-Umrichters
sind grundsätzlich bekannt, so dass auf weitere Ausführungen
hierzu verzichtet werden kann. 4 illustrates a block diagram of an example of a drive circuit 50 for the individual transistors in the 1 and 2 illustrated inverter. This drive circuit 50 has driver circuits 53 . 55 . 57 . 59 on, each to the control terminals of the individual transistors 21 . 31 . 22 . 32 are connected, or which are connected between the gate terminals and the sources of these transistors. These driver circuits 53 . 55 . 57 . 59 generate the drive signals S21, 31 , S22, S32 for the individual transistors depending on control signals S53, S55, S57, S59, which the individual driver circuits from a central control circuit 60 are fed. The central control circuit 60 are via the control signals S21, 31 , S22, S32 precedes the timing in which the individual voltage levels at the output 14 be provided, for example, to achieve a desired course of a current through the load. For this purpose, the control circuit can be supplied with a measurement signal (not shown) which represents the instantaneous current through the load. Methods for controlling a current through a load by means of a 3-stage converter are known in principle, so that it is possible to dispense with further explanations on this.
Die
Treiberschaltungen sind dazu ausgebildet, diese Steuersignale S53,
S55, S57, S59 auf die Ansteuersignale S21, S31, S22, S32 für
die einzelnen Transistoren umzusetzen. Zur Spannungsversorgung der Treiberschaltungen 53, 55, 57, 59,
sind Spannungswandler 52, 54, 56, 58 vorhanden,
die eine zentrale Versorgungsspannung V51 in geeignete Versorgungsspannungen
für die einzelnen Treiberschaltungen 53, 55, 57, 59 umsetzen.
Die zentrale Versorgungsspannung V51 wird durch einen zentralen
Spannungswandler 51 erzeugt, der zwischen den ersten und
den zweiten Versorgungspotenzialanschluss 11, 12 geschaltet
ist.The driver circuits are designed to convert these control signals S53, S55, S57, S59 to the drive signals S21, S31, S22, S32 for the individual transistors. To power the driver circuits 53 . 55 . 57 . 59 , are voltage transformers 52 . 54 . 56 . 58 present, the central supply voltage V51 in suitable supply voltages for the individual driver circuits 53 . 55 . 57 . 59 implement. The central supply voltage V51 is provided by a central voltage converter 51 generated between the first and the second supply potential connection 11 . 12 is switched.
5 veranschaulicht
den in 2 dargestellten Mehrstufenumrichter auf Halbleitermodulebene. Dieses
Halbleitermodul umfasst ein Substrat, wie z. B. ein DCB-Substrat
mit mehreren beabstandet zueinander angeordneten Substratinseln 101–107.
Diese Substratinseln sind beispielsweise Inseln aus einem elektrisch
leitenden Material, wie z. B. Kupfer, die auf einem isolierenden
Substrat, wie z. B. einem Keramiksubstrat, aufgebracht sind. In
dem dargestellten Halbleitermodul sind die Transistoren 21, 22, 31, 32,
sowie die Gleichrichterelemente der Zwischenpotenzialerzeugungsschaltung
integriert; die anhand von 2 erläuterte Ansteuerschaltung 50 sowie
der kapazitive Spannungsteiler sind in nicht näher dargestellter
Weise außerhalb des in 5 dargestellten
Moduls integriert. Bei dem dargestellten Halbleitermodul sind die
IGBTs 31, 32, die JFETs, die Freilaufdioden 33, 34 der
IGBTs sowie die Gleichrichterelemente 41, 42 der
Zwischenkreiserzeugungsschaltung als diskrete vertikale Halbleiterbauelemente
realisiert und umfassen jeweils einen Halbleiterchip mit einer Vorderseite
und einer Rückseite. In dem dargestellten Beispiel bilden
die Rückseiten der IGBT-Chips die Drainanschlüsse
der IGBTs, die Rückseiten der JFET-Chips die Drainanschlüsse
der JFETs und die Rückseiten der Diodenchips die Anodenanschlüsse
der Dioden. Die Sourceanschlüsse der IGBTs sind an den
Vorderseiten der IGBT-Chips, die Sourceanschlüsse der JFETs
sind an den Vorderseiten der JFET-Chips und die Kathodenanschlüsse
der Dioden sind an den Vorderseiten der Diodenchips kontaktierbar.
In dem dargestellten Beispiel sind die Halbleiterchips der einzelnen
Bauelemente mit ihren Rückseiten wie folgt elektrisch leitend
an einzelnen Substratinseln befestigt: der Chip des ersten Transistors 21 auf
einer ersten Substratinsel 101; der Chip des ersten Gleichrichterelements 41 auf
einer zweiten Substratinsel 102; der Chip des zweiten Gleichrichterelements 42 auf
einer zweiten Substratinsel 103; der Chip des dritten Transistors 22 auf
einer vierten Substratinsel 104; der Chip des zweiten Transistors 31 und
der Chip des zugehörigen Freilaufelements 33 auf
einer fünften Substratinsel 105; und der Chip
des vierten Transistors 32 und des zugehörigen
Freilaufelements 34 auf einer sechsten Substratinsel 106.
Der Anschluss für den Neutralpunkt N bzw. den Mittenabgriff des
kapazitiven Spannungsteilers 45 ist durch die dritte Substratinsel 103 gebildet.
Der erste Versorgungspotenzialanschluss 11 ist durch die
erste Substratinsel 101 gebildet, der zweite Versorgungspotenzial anschluss 12 befindet
sich auf einer siebten Substratinsel 107, und der Ausgangsanschluss 13 befindet
sich auf einer achten Substratinsel 108. 5 illustrates the in 2 shown multi-level converter at the semiconductor module level. This semiconductor module comprises a substrate, such as. B. a DCB substrate having a plurality of substrate islands spaced apart from each other 101 - 107 , These substrate islands are, for example, islands from an elec trically conductive material, such. As copper, on an insulating substrate such. As a ceramic substrate, are applied. In the illustrated semiconductor module, the transistors are 21 . 22 . 31 . 32 and the rectifier elements of the intermediate potential generation circuit are integrated; the basis of 2 explained drive circuit 50 and the capacitive voltage divider are in a manner not shown outside of in 5 integrated module integrated. In the illustrated semiconductor module, the IGBTs are 31 . 32 , the JFETs, the freewheeling diodes 33 . 34 the IGBTs and the rectifier elements 41 . 42 the DC link generating circuit realized as discrete vertical semiconductor devices and each comprise a semiconductor chip having a front side and a back side. In the illustrated example, the back sides of the IGBT chips form the drain terminals of the IGBTs, the back sides of the JFET chips form the drains of the JFETs, and the back sides of the diode chips form the anode terminals of the diodes. The source terminals of the IGBTs are on the front sides of the IGBT chips, the source terminals of the JFETs are on the front sides of the JFET chips, and the cathode terminals of the diodes are contactable on the front sides of the diode chips. In the illustrated example, the semiconductor chips of the individual components with their rear sides are electrically conductively attached to individual substrate islands as follows: the chip of the first transistor 21 on a first substrate island 101 ; the chip of the first rectifier element 41 on a second substrate island 102 ; the chip of the second rectifier element 42 on a second substrate island 103 ; the chip of the third transistor 22 on a fourth substrate island 104 ; the chip of the second transistor 31 and the chip of the associated freewheeling element 33 on a fifth substrate island 105 ; and the chip of the fourth transistor 32 and the associated freewheeling element 34 on a sixth substrate island 106 , The connection for the neutral point N or the center tap of the capacitive voltage divider 45 is through the third substrate island 103 educated. The first supply potential connection 11 is through the first substrate island 101 formed, the second supply potential connection 12 is located on a seventh substrate island 107 , and the output terminal 13 is located on an eighth substrate island 108 ,
Die
einzelnen Bauelemente bzw. Substratinseln sind durch Bonddrähte
oder andere elektrisch leitende Verbindungen, wie z. B. Bügel,
miteinander verschaltet. Diese elektrisch leitenden Verbindungen
sind in 5 durch dicke Striche symbolisiert.
In diesem Zusammenhang sei darauf hingewiesen, dass zur Herstellung
der dargestellten elektrisch leitenden Verbindung mehrere Bonddrähte
oder Bügel parallel geschaltet sein können, um
eine ausreichende Stromtragfähigkeit zu erreichen. Darüber
hinaus sei angemerkt, dass in dem Halbleitermodul auch mehrere der
in 5 dargestellten Halbleiterbauelemente parallel
geschaltet werden können, um eine ausreichende Stromtragfähigkeit
zu erreichen.The individual components or substrate islands are by bonding wires or other electrically conductive compounds, such. B. bracket, interconnected. These electrically conductive connections are in 5 symbolized by thick strokes. In this context, it should be noted that for the production of the illustrated electrically conductive connection a plurality of bonding wires or brackets can be connected in parallel in order to achieve a sufficient current carrying capacity. In addition, it should be noted that in the semiconductor module also several of the in 5 shown semiconductor devices can be connected in parallel to achieve a sufficient current carrying capacity.
Bei
dem in 5 dargestellten Halbleitermodul sind Anschlüsse
an der Vorderseite der Halbleiterchips unmittelbar durch die Bonddrähte
kontaktiert, während die Rückseiten der einzelnen
Halbleiterchips dadurch kontaktiert sind, dass die Substratinsel
kontaktiert ist, auf der der jeweilige Halbleiterchip angeordnet
ist. So ist beispielsweise zum Anschließen des Sourceanschlusses
des ersten Transistors 21 an den Anodenanschluss des ersten
Gleichrichterelements 41 ein Bonddraht vorhanden, der zwischen
die Vorderseite des JFET-Chips, des Transistors 21 und
die zweite Substratinsel 102 geschaltet ist. Nicht näher
dargestellt sind in 5 die Steueranschlüsse
bzw. Gateanschlüsse der Transistoren, die sich neben den
Sourceanschlüssen auf der Vorderseite der Halbleiterchips
befinden.At the in 5 In the illustrated semiconductor module, terminals on the front side of the semiconductor chips are contacted directly by the bonding wires, while the rear sides of the individual semiconductor chips are contacted by contacting the substrate island on which the respective semiconductor chip is arranged. For example, for connecting the source terminal of the first transistor 21 to the anode terminal of the first rectifier element 41 a bonding wire is present between the front of the JFET chip, the transistor 21 and the second substrate island 102 is switched. Not shown in detail in 5 the gate terminals of the transistors located adjacent to the source terminals on the front side of the semiconductor chips.
Die
Verwendung von selbstleitenden Transistoren und selbstsperrenden
Transistoren in den bisher erläuterten Umrichtern kombiniert
in vorteilhafter Weise die Fähigkeit, hochfrequent angesteuert
zu werden, der selbstleitenden Transistoren 21, 22 mit
den selbstsperrenden Eigenschaften der IGBTs oder MOS FETs 31, 32. Diese
selbstsperrenden Eigenschaften der IGBTs verhindern einen Kurzschluss
des Umrichters zu Beginn des Betriebs des Umrichters, also dann,
wenn die Eingangsspannung Vin, die auch als Zwischenkreisspannung bezeichnet
wird, beginnt anzusteigen, wenn jedoch noch keine ausreichende Versorgungsspannung
vorhanden ist, um die Transistoren anzusteuern. Wenn in dem Umrichter
ausschließlich selbstleitende Transistoren verwendet würden,
würde die Zwischenkreisspannung so lange kurzgeschlossen,
bis eine Spannungsversorgung für die Ansteuerschaltung 50 gewährleistet
ist.The use of normally-on transistors and normally-off transistors in the converters discussed so far combines advantageously the ability to be driven high-frequency, the normally-on transistors 21 . 22 with the self-locking properties of the IGBTs or MOS FETs 31 . 32 , These self-locking characteristics of the IGBTs prevent a short circuit of the inverter at the beginning of the operation of the inverter, that is, when the input voltage Vin, which is also referred to as the intermediate circuit voltage, begins to rise, but if there is still insufficient supply voltage to drive the transistors. If exclusively self-conducting transistors were used in the converter, the intermediate circuit voltage would be short-circuited until a supply voltage for the drive circuit 50 is guaranteed.
6 veranschaulicht
die Funktionsweise des anhand von 2 erläuterten
Umrichters während einer Anlaufphase, also zu Beginn des
Betriebs des Umrichters, anhand zeitlicher Verläufe ausgewählter
in dem Umrichter vorkommender Signale. Dargestellt sind in 6 zeitliche
Verläufe der Eingangsspannung Vin, einer Spannung V30,
die die Summe der Spannungen über den Laststrecken des
zweiten und dritten Transistor 33, 34 ist, Spannungen
V21, V22 über den Laststrecken des ersten und dritten Transistors 21, 22,
eines Versorgungsspannungssignals Vs, sowie von Ansteuersignalen
S21, S22 für den ersten und dritten Transistor 21, 22. 6 illustrates the workings of using 2 explained converter during a start-up phase, so at the beginning of the operation of the inverter, based on time characteristics of selected signals occurring in the inverter. Shown in 6 time profiles of the input voltage Vin, a voltage V30, which is the sum of the voltages across the load paths of the second and third transistor 33 . 34 is voltages V21, V22 across the load paths of the first and third transistors 21 . 22 , a supply voltage signal Vs, and drive signals S21, S22 for the first and third transistors 21 . 22 ,
t1
bezeichnet in 6 einen Zeitpunkt, ab dem die
Zwischenkreisspannung Vin anzusteigen beginnt. Der erste und dritte
Transistor 21, 22 leiten zu diesem Zeitpunkt,
während der zweite und vierte Transistor 31, 32 sperren.
Die Spannung V30 über der Reihenschaltung mit dem zweiten
und vierten Transistor 31, 32 entspricht in diesem
Fall der Zwischenkreisspannung Vin. t2 bezeichnet in 6 einen
Zeitpunkt, zu dem die Zwischenkreisspannung Vin auf ihren Maximalwert
angestiegen ist, zu dem eine ausreichende Spannungsversorgung zur
Ansteuerung der einzelnen Transistoren zur Verfügung steht – was
in 6 durch einen High-Pegel des Versorgungsspannungssignals
Vs dargestellt ist – und ab dem der erste und dritte Transistor 21, 22 sperrend
angesteuert werden, wobei der zweite und vierte Transistor 33, 34 zunächst ebenfalls
noch sperren. Die Spannung V30 über dem zweiten und vierten
Transistor 31, 32 sinkt hierbei auf eine Spannung
ab, die der Spannungsdifferenz zwischen dem Neutralpunkt N und dem
zweiten Versorgungspotenzial entspricht. Bei einem kapazitiven Spannungsteiler
mit einem Spannungsteilerverhältnis von 0,5 entspricht
diese Spannung der halben Zwischenkreisspannung. Die Spannungen
V21, V22 in dem ersten und dritten Transistor V21, V22 steigen dabei
an, und zwar bei einem kapazitiven Spannungsteiler mit einem Spannungsteilerverhältnis
von 0,5 auf jeweils etwa 0,25 der Zwischenkreisspannung Vin. Zu
einem Zeitpunkt t3 sind der erste und dritte Transistor 21, 22 vollständig
sperrend angesteuert und die Spannungen über den einzelnen
Transistoren haben den zuvor erläuterten Endwert erreicht.
Ab diesem Zeitpunkt ist der Mehrstufenumrichter betriebsbereit und
die einzelnen Transistoren können leitend und sperrend
angesteuert werden, um die zuvor anhand von 3 erläuterten
Betriebszustände zu erreichen.t1 denotes in 6 a time from which the intermediate circuit voltage Vin begins to increase. The first and third transistors 21 . 22 conduct at this time, while the second and fourth transistors 31 . 32 lock. The voltage V30 across the series connection with the second and fourth transistors 31 . 32 corresponds in this case the intermediate circuit voltage Vin. t2 denotes in 6 a time at which the intermediate circuit voltage Vin has risen to its maximum value at which a sufficient voltage supply for driving the individual transistors is available - which is in 6 is represented by a high level of the supply voltage signal Vs - and from the first and third transistors 21 . 22 be driven blocking, the second and fourth transistor 33 . 34 initially also lock. The voltage V30 across the second and fourth transistors 31 . 32 in this case drops to a voltage which corresponds to the voltage difference between the neutral point N and the second supply potential. For a capacitive voltage divider with a voltage divider ratio of 0.5, this voltage corresponds to half the DC link voltage. In this case, the voltages V21, V22 in the first and third transistors V21, V22 increase, specifically in the case of a capacitive voltage divider with a voltage divider ratio of 0.5 to approximately 0.25 of the intermediate circuit voltage Vin. At a time t3, the first and third transistors are 21 . 22 completely blocked and the voltages across the individual transistors have reached the previously described end value. From this point on, the multi-stage converter is ready for operation and the individual transistors can be controlled in a conducting and blocking manner, as previously described with reference to FIG 3 to achieve explained operating conditions.
Die
Verwendung von Reihenschaltungen mit wenigstens einem selbstleitenden
Transistor und einem selbstsperrenden Transistor, wie sie zuvor
anhand eines 3-Phasenumrichters mit Neutralpunktklemmung erläutert
wurde, ist selbstverständlich nicht auf einen 3-Stufen-Umrichter
mit NPC beschränkt, sondern ist vielmehr auch auf andere
Umrichtertopologien anwendbar.The
Use of series circuits with at least one self-conducting
Transistor and a self-locking transistor, as before
explained using a 3-phase converter with neutral point clamping
is, of course, not on a 3-stage inverter
limited to NPC, but rather to others
Inverter topologies applicable.
ZITATE ENTHALTEN IN DER BESCHREIBUNGQUOTES INCLUDE IN THE DESCRIPTION
Diese Liste
der vom Anmelder aufgeführten Dokumente wurde automatisiert
erzeugt und ist ausschließlich zur besseren Information
des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen
Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt
keinerlei Haftung für etwaige Fehler oder Auslassungen.This list
The documents listed by the applicant have been automated
generated and is solely for better information
recorded by the reader. The list is not part of the German
Patent or utility model application. The DPMA takes over
no liability for any errors or omissions.
Zitierte Nicht-PatentliteraturCited non-patent literature
-
- Bernet et
al.: ”Design and Comparison of 4.16 kV Neutral Point Clamped,
Flying Capacitor and Series Connected H-Bridge Multi-Level Converters”,
IEEE-IAS Annual Meeting, 2005, Vol. 1, pp. 121–128 [0002] - Bernet et al .: "Design and Comparison of 4.16 kV Neutral Point Clamped, Flying Capacitor and Series Connected H-Bridge Multi-Level Converters", IEEE-IAS Annual Meeting, 2005, Vol. 1, pp. 121-128 [0002]
-
- Delmas et al.: ”Comparative study of multilevel topologies:
N. P. C, multicell Inverter and S. M. C. with igbt”, Demas,
L.; Meynard, T. A.; Foch, H.; Gateau, G. IECON 02, IEEE 2002 28th
Annual Conference of the Industrial Electronics Society, Volume
1, 5–8 Nov. 2002, Pages: 828–833 [0002] Delmas et al .: Comparative Study of Multilevel Topologies: NP C, Multicell Inverter and SMC with Igbt, Demas, L .; Meynard, TA; Foch, H .; Gateau, G. IECON 02, IEEE 2002 28th Annual Conference of the Industrial Electronics Society, Volume 1, 5-8 Nov. 2002, Pages: 828-833 [0002]
-
- Bernet et al. [0005] Bernet et al. [0005]
