Die
Erfindung betrifft eine bidirektionale Kommunikationseinrichtung,
die in einem System, z. B. einem elektronischen Endoskop, vorgesehen
ist, über einen Kommunikationskanal verschiedene Signale
oder Daten zu übertragen.The
The invention relates to a bidirectional communication device,
in a system, such. As an electronic endoscope provided
is, via a communication channel different signals
or transmit data.
Ein
herkömmliches elektronisches Endoskop ist mit einem Videoskop,
d. h. einer Videobeobachtungseinheit mit einer Abbildungsvorrichtung,
z. B. einem CCD, sowie einem Videoprozessor ausgestattet, der Steuersignale
für die Abbildungsvorrichtung erzeugt und ein von der Abbildungsvorrichtung
erzeugtes Bildsignal verarbeitet.One
conventional electronic endoscope is with a videoscope,
d. H. a video observation unit with an imaging device,
z. As a CCD, and a video processor equipped, the control signals
generated for the imaging device and one from the imaging device
processed image signal processed.
Die JP 2004-321491 offenbart
ein elektronisches Endoskop, in dem Steuersignale in einer in einem
Videoprozessor angebrachten Steuerschaltung erzeugt und durch einen
Kommunikationskanal, z. B. eine Drahtleitung, an die Abbildungsvorrichtung
gesendet werden, die am distalen Ende eines Videoskops angeordnet
ist. Gleichzeitig wird das Bildsignal über einen anderen
Kommunikationskanal an eine Signalverarbeitungsschaltung gesendet,
die in dem Videoprozessor angeordnet ist. In dem in der JP 2004-32149 offenbarten
elektronischen Endoskop kann zudem die Körpertemperatur
des Objektes mit einem Wärmesensor gemessen werden, der
am distalen Ende des Videoskops angeordnet ist.The JP 2004-321491 discloses an electronic endoscope in which control signals are generated in a control circuit mounted in a video processor and transmitted through a communication channel, e.g. As a wireline, are sent to the imaging device, which is arranged at the distal end of a video scope. At the same time, the image signal is sent via another communication channel to a signal processing circuit arranged in the video processor. In the in the JP 2004-32149 In addition, according to the disclosed electronic endoscope, the body temperature of the object can be measured with a thermal sensor disposed at the distal end of the video scope.
Die JP 2006-6569 offenbart
ein elektronisches Endoskop mit einer eine Abbildungsvorrichtung
enthaltenden elektronischen Schaltung, die von einer Batterie gespeist
wird, die am distalen Ende des Videoskops angeordnet und durch elektromagnetische
Induktion wiederaufladbar ist.The JP 2006-6569 discloses an electronic endoscope having an electronic circuit including an imaging device that is powered by a battery located at the distal end of the video scope and rechargeable by electromagnetic induction.
In
diesem elektronischen Endoskop, in dem das Videoskop eine Batterie
oder spezielle Funktionen (z. B. eine Temperaturmessung) aufweist,
ist es wünschenswert, dass Informationen, wie z. B. der Betriebszustand
oder Ausgabedaten dieser Funktionen von dem Videoskop an den Videoprozessor
gesendet werden, um von der Bedienperson überwacht zu werden.In
this electronic endoscope in which the videoscope is a battery
or special functions (eg a temperature measurement),
It is desirable that information such. B. the operating state
or output data of these functions from the video scope to the video processor
be sent to be monitored by the operator.
Wird
jedoch ein Kommunikationskanal ausschließlich zum Senden
der Information von dem Videoskop an den Videoprozessor bereitgestellt,
so nimmt dadurch der Außendurchmesser des Einführrohrs
des Videoskops zu, was dem Objekt bzw. dem Patienten Beschwerden
oder Schmerzen verursacht.Becomes
however, a communication channel for transmission only
the information provided by the videoscope to the video processor,
thus takes the outer diameter of the insertion tube
of the videoscope to what the subject or the patient complaints
or causing pain.
Aufgabe
der Erfindung ist es, eine bidirektionale Kommunikationseinrichtung
für ein elektronisches Endoskop sowie ein elektronisches
Endoskop anzugeben, die es ermöglichen, die Information
von dem Videoskop an den Videoprozessor zu übertragen,
ohne dass hierzu der Außendurchmesser des Einführrohrs
des Videoskops vergrößert werden muss.task
The invention is a bidirectional communication device
for an electronic endoscope as well as an electronic
Indicate endoscope, which allow the information
from the videoscope to the video processor,
without that the outer diameter of the insertion tube
of the video scope must be increased.
Die
Erfindung löst diese Aufgabe durch die Gegenstände
der unabhängigen Ansprüche. Vorteilhafte Weiterbildungen
sind in den Unteransprüchen angegeben.The
Invention solves this problem by the objects
the independent claims. Advantageous developments
are given in the subclaims.
Die
Erfindung wird im Folgenden anhand der Figuren näher erläutert.
Darin zeigen:The
The invention will be explained in more detail below with reference to FIGS.
Show:
1 ein
Blockdiagramm eines elektronischen Endoskops nach einem ersten Ausführungsbeispiel; 1 a block diagram of an electronic endoscope according to a first embodiment;
2 ein
Blockdiagramm einer ersten Kommunikationsschaltung und einer zweiten
Kommunikationsschaltung nach erstem Ausführungsbeispiel; 2 a block diagram of a first communication circuit and a second communication circuit according to the first embodiment;
3 ein
Zeitdiagramm, das die Funktionsweise der ersten Kommunikationsschaltung
und der zweiten Kommunikationsschaltung nach erstem Ausführungsbeispiel
zeigt; 3 a timing chart showing the operation of the first communication circuit and the second communication circuit according to the first embodiment;
4 ein
Zeitdiagramm, das die Funktionsweise der ersten Kommunikationsschaltung
und der zweiten Kommunikationsschaltung nach einem zweiten Ausführungsbeispiel
zeigt; 4 a timing chart showing the operation of the first communication circuit and the second communication circuit according to a second embodiment;
5 ein
Blockdiagramm, das eine erste Kommunikationsschaltung und eine zweite
Kommunikationsschaltung nach einem dritten Ausführungsbeispiel
zeigt; 5 a block diagram showing a first communication circuit and a second communication circuit according to a third embodiment;
6 ein
Zeitdiagramm, das die Funktionsweise der ersten Kommunikationsschaltung
und der zweiten Kommunikationsschaltung nach drittem Ausführungsbeispiel
zeigt; und 6 a timing chart showing the operation of the first communication circuit and the second communication circuit according to the third embodiment; and
7 ein
Zeitdiagramm, das die Funktionsweise der ersten Kommunikationsschaltung
und der zweiten Kommunikationsschaltung nach einem vierten Ausführungsbeispiel
zeigt. 7 a timing chart showing the operation of the first communication circuit and the second communication circuit according to a fourth embodiment.
Die
Erfindung wird im Folgenden unter Bezugnahme auf die Figuren anhand
von Ausführungsbeispielen beschrieben.The
Invention will be described below with reference to the figures
described by embodiments.
1 zeigt
ein elektronisches Endoskop, das eine bidirektionale Kommunikationseinrichtung nach
einem ersten Ausführungsbeispiel enthält. Das Endoskopsystem
enthält ein Videoskop 20 und einen Videoprozessor 70.
Das Videoskop 20 weist einen nicht gezeigten Einführteil,
der in dem Körper des Objektes bzw. des Patienten eingeführt
wird, sowie ein Universalkabel 20T auf. Ein Videoskopende 20E, welches
das distale Ende des Einführteils bildet, und der Videoprozessor 70 sind über
das Universalkabel 20T elektrisch und optisch miteinander
gekoppelt. 1 shows an electronic endoscope containing a bidirectional communication device according to a first embodiment. The endoscope system contains a videoscope 20 and a video processor 70 , The videoscope 20 has an insertion part, not shown, which is inserted in the body of the object or the patient, and a universal cable 20T on. A Videoskopende 20E , which forms the distal end of the insertion part, and the video processor 70 are via the universal cable 20T electrically and optically coupled together.
Der
Videoprozessor 70 hat eine Lichtquelle 72, die
Beleuchtungslicht L ausgibt. Das Beleuchtungslicht L wird über
einen Lichtleiter 24, der in dem Videoskop 20 angeordnet
ist, an das Videoskopende 20E gesendet und dann von einer
Zerstreuungslinse 22 zerstreut. Das nicht gezeigte Objekt
wird mit dem Beleuchtungslicht L beleuchtet. Das an dem Objekt reflektierte
Beleuchtungslicht L fällt dann wieder auf das Videoskopende 20E.The video processor 70 has a light source 72 , which outputs illumination light L. The illumination light L is via a light guide 24 in the videoscope 20 is arranged to the Videoskopende 20E sent and then from a diverging lens 22 scattered. The object not shown is illuminated with the illumination light L. The reflected on the object illumination light L then falls back on the Videoskopende 20E ,
Das
Videoskopende 20E enthält eine Objektivlinse 26,
eine Abbildungsvorrichtung in Form eines CCDs 28, eine
Videoskopsteuerschaltung 30, eine Sekundärbatterie 32,
eine Stromversorgung 34, einen Wärmesensor 36 und
eine zweite Kommunikationsschaltung 50. Auf dem CCD 28 wird
aus dem an dem Objekt reflektierten Beleuchtungslicht L ein Bild erzeugt.The Videoskopende 20E contains an objective lens 26 , an imaging device in the form of a CCD 28 , a video head control circuit 30 , a secondary battery 32 , a power supply 34 , a thermal sensor 36 and a second communication circuit 50 , On the CCD 28 An image is generated from the illumination light L reflected on the object.
Das
CCD 28 wird mit einem Taktsignal angesteuert, das eine
Prozessorsteuerschaltung 76 erzeugt, die in dem Videoprozessor 70 angeordnet
ist. Das Taktsignal wird von einer in dem Videoprozessor 70 angeordneten
ersten Kommunikationsschaltung 80 ausgegeben und über
einen Kommunikationskanal 42 und die zweite Kommunikationsschaltung 50 dem
CCD 28 zugeführt. Konkret ist das Taktsignal beispielsweise
aus einem CCD-Horizontalansteuerungssignal (ϕH), einen
Rücksetzimpulssignal (ϕR) oder einem CCD-Vertikalansteuerungssignal
(ϕV) gegeben. Hierbei ist zu beachten, dass das CCD-Horizontalansteuerungssignal
(ϕH), das Rücksetzimpulssignal (ϕR) und
das CCD-Vertikalansteuerungssignal (ϕV) über unabhängige
Leitungen des Kommunikationssignals 42 übertragen
werden. In 1 ist zur Vereinfachung der
Erläuterung jedoch nur das Rücksetzimpulssignal
(ϕR) für das CCD 28 gezeigt.The CCD 28 is driven by a clock signal which is a processor control circuit 76 generated in the video processor 70 is arranged. The clock signal is from one in the video processor 70 arranged first communication circuit 80 issued and via a communication channel 42 and the second communication circuit 50 the CCD 28 fed. Concretely, the clock signal is given by, for example, a CCD horizontal drive signal (φH), a reset pulse signal (φR), or a CCD vertical drive signal (φV). It should be noted that the CCD horizontal drive signal (.phi.H), the reset pulse signal (.phi.R), and the CCD vertical drive signal (.phi.V) are provided through independent lines of the communication signal 42 be transmitted. In 1 however, for convenience of explanation, only the reset pulse signal (&phis; R) for the CCD is shown 28 shown.
Das
CCD 28 erzeugt ein Bildsignal und gibt das Bildsignal über
eine Bildsignalleitung 40 an den Videoprozessor 70 aus.
Das Bildsignal wird mittels einer in dem Videoprozessor 70 angeordneten
Signalverarbeitungsschaltung 74 verarbeitet. Auf Grundlage
des von der Signalverarbeitungsschaltung 74 verarbeiteten
Bildsignals wird ein Objektbild auf einen nicht gezeigten Monitor
erzeugt, der an den Videoprozessor 70 angeschlossen ist.The CCD 28 generates an image signal and outputs the image signal via an image signal line 40 to the video processor 70 out. The image signal is picked up by means of a video processor 70 arranged signal processing circuit 74 processed. Based on the signal processing circuit 74 processed image signal, an object image is generated on a monitor, not shown, connected to the video processor 70 connected.
Sämtliche
Schaltungen, die das CCD 28, die Videoskopsteuerschaltung 30 und
die zweite Kommunikationsschaltung 50 enthalten, sowie
andere in dem Videoskopende 20E enthaltene Schaltungen werden
mit elektrischer Energie gespeist, welche die Stromversorgung 34,
die die Sekundärbatterie 32 enthält,
liefert. Die Sekundärbatterie 32 wird über elektromagnetische
Kopplung mit einer externen Stromquelle 100 vor Gebrauch
des Videoskop 20 elektrisch geladen. Die Sekundärbatterie 32 fungiert als
eine Batterie, die im Betrieb des Videoskops 20 die Stromversorgung 34 mit
elektrischer Energie speist. Die Stromversorgung 34 überwacht
die Restladung in der Sekundärbatterie 32 und
gibt das Überwachungsergebnis an die Videoskopsteuerschaltung 30 aus.
Die Videoskopsteuerschaltung 30 erzeugt ein Videoskopinformationssignal
SD, in dem sie die Ausgangsspannung der Stromversorgung 34 in
ein Signal mit einer vorbestimmten Verstärkung wandelt, und
gibt das Informationssignal SD über die zweite Kommunikationsschaltung 50,
dem Kommunikationskanal 42 und die erste Kommunikationsschaltung 80 an
die Prozessorsteuerschaltung 76 aus. Die Prozessorsteuerschaltung 76 erfasst
die Stärke der Restladung in der Sekundärbatterie 32 aus
dem Signal SD und zeigt diese auf einem nicht gezeigten Monitor
oder einem ähnlichen Gerät an, das mit dem Videoprozessor 70 verbunden
ist. Die Signalleitung, die zum Übertragen des Signals
SD genutzt wird, wird im Allgemeinen zum Übertragen des
Taktsignals CLK1A genutzt.All circuits that use the CCD 28 , the videoscope control circuit 30 and the second communication circuit 50 included, as well as others in the videoscope 20E Included circuits are powered by electrical energy, which is the power supply 34 that the secondary battery 32 contains, supplies. The secondary battery 32 is via electromagnetic coupling with an external power source 100 before using the videoscope 20 electrically charged. The secondary battery 32 acts as a battery during operation of the video scope 20 the power supply 34 fed with electrical energy. The power supply 34 monitors the remaining charge in the secondary battery 32 and outputs the monitoring result to the video head control circuit 30 out. The videoscope control circuit 30 generates a videoscope information signal SD in which it outputs the output voltage of the power supply 34 is converted into a signal having a predetermined gain, and outputs the information signal SD via the second communication circuit 50 , the communication channel 42 and the first communication circuit 80 to the processor control circuit 76 out. The processor control circuit 76 detects the amount of residual charge in the secondary battery 32 from the SD signal and displays it on a monitor, not shown, or similar device that with the video processor 70 connected is. The signal line used for transmitting the signal SD is generally used for transmitting the clock signal CLK1A.
Der
Wärmesensor 36 misst die Temperatur um das Videoskopende 20E,
d. h. die Körpertemperatur des Objektes, und gibt das Messergebnis
an die Videoskopsteuerschaltung 30 aus. Die Videoskopsteuerschaltung 30 erzeugt
das Videoskopinformationssignal SD, indem sie das Ausgabesignal
des Wärmesensors 36 in ein Signal mit einem vorbestimmten
Verstärkungsfaktor wandelt, und sendet das Videoskopinformationssignal
SD über die zweite Kommunika tionsschaltung 50,
den Kommunikationskanal 42 und die erste Kommunikationsschaltung 80 an
die Prozessorsteuerschaltung 76. Die Prozessorsteuerschaltung 76 erfasst
die Körpertemperatur des Objektes anhand des Videoskopinformationssignals SD
und zeigt die Körpertemperatur des Objektes auf einem Monitor
oder einem ähnlichen Gerät an, das mit dem Videoprozessor 70 verbunden
ist. Die Signalleitung, die zum Übertragen des Signals
SD genutzt wird, ist eine andere Leitung, die im Allgemeinen zum Übertragen
des Taktsignals CLK1A genutzt wird und verschieden von der Signalleitung
ist, die zum Übertragen der in der Sekundärbatterie 32 vorhandenen
Restladung eingesetzt wird.The heat sensor 36 measures the temperature around the videoscope end 20E , ie the body temperature of the object, and gives the measurement result to the Videoskopsteuerschaltung 30 out. The videoscope control circuit 30 generates the video head information signal SD by outputting the output signal of the thermal sensor 36 converts to a signal having a predetermined amplification factor, and transmits the videoscope information signal SD via the second communication circuit 50 , the communication channel 42 and the first communication circuit 80 to the processor control circuit 76 , The processor control circuit 76 detects the body temperature of the object based on the videoscope information signal SD and displays the body temperature of the object on a monitor or similar device connected to the video processor 70 connected is. The signal line used for transmitting the signal SD is another line that is generally used for transmitting the clock signal CLK1A and is different from the signal line used for transmitting in the secondary battery 32 existing residual charge is used.
2 zeigt
den internen Aufbau sowie die Verbindungen der bidirektionalen Kommunikationseinrichtung
nach erstem Ausführungsbeispiel, welche die erste Kommunikationsschaltung 80 und die
zweite Kommunikationsschaltung 50 enthält. 3 zeigt
die Funktionsweise der ersten Kommunikationsschaltung 80 und
der zweiten Kommunikationsschaltung 50. In den 2 und 3 sind
die gleichen Signalleitungen mit dem gleichen Bezugszeichen versehen. 2 shows the internal structure and the connections of the bidirectional communication device according to the first embodiment, which the first communication circuit 80 and the second communication circuit 50 contains. 3 shows the operation of the first communication circuit 80 and the second communication circuit 50 , In the 2 and 3 the same signal lines are provided with the same reference numerals.
Die
erste Kommunikationsschaltung 80 hat einen Takteingang 81,
einen PNP-Transistor 82, eine Zeitschaltung 84,
eine Abtast- und Halteschaltung 86 und einen Informationsausgang 87.
Die zweite Kommunikationsschaltung 50 hat einen Informationseingang 51,
einen NPN-Transistor 54, einen Emitterwiderstand 56,
einen Pull-Down-Widerstand 58, eine Taktempfangsschaltung 52 und
Taktausgang 59. Die erste Kommunikationsschaltung 80 und
die zweite Kommunikationsschaltung 50 sind über
den Kommunikationskanal 42 miteinander verbunden.The first communication circuit 80 has a clock input 81 , a PNP transistor 82 , a timer 84 a sample and hold circuit 86 and an information output 87 , The second communication circuit 50 has an information corridor 51 , an NPN transistor 54 , an emitter resistor 56 , a pull-down resistor 58 a clock reception circuit 52 and clock output 59 , The first communication circuit 80 and the second communication circuit 50 are over the communication channel 42 connected with each other.
Die
Prozessorsteuerschaltung 76 ist mit dem Takteingang 81 verbunden,
an dem sie das Taktsignal CLK1 zuführt. Das Taktsignal
CLK1 ist ein Taktsignal konstanter Frequenz, das die Prozessorsteuerschaltung 76 erzeugt
und das zur Ansteuerung des CCDs 28 verwendet wird. Das
Taktsignal CLK1 ist ein Rechteckwellensignal, das im hohen Zustand
auf einer Versorgungsspannung Vss und im tiefen Zustand auf Erdspannung
GND gehalten wird. Das Taktsignal CLK1 wird der Basis des PNP-Transistors 82 über den
Takteingang 81 zugeführt, um den PNP-Transistor 82 ein-
und auszuschalten. Der Emitter des PNP-Transistors 82 ist
an die Versorgungsspannung Vss angeschlossen, die eine positive
Spannung darstellt (Vss > 0).
Der Kollektor des PNP-Transistors 82 ist an den Kommunikationskanal 42 angeschlossen, so
dass das Taktsignal CLK1 mit Ein- und Ausschalten des PNP-Transistors 82 invertiert
und an den Kommunikationskanal 42 ausgegeben wird. Der PNP-Transistor 82 arbeitet
als sogenannter Kollektorausgang.The processor control circuit 76 is with the clock input 81 connected, where it supplies the clock signal CLK1. The clock signal CLK1 is a constant frequency clock signal representing the processor control circuit 76 generated and that for driving the CCD 28 is used. The clock signal CLK1 is a square wave signal, which is held in the high state at a supply voltage Vss and in the low state at ground voltage GND. The clock signal CLK1 becomes the base of the PNP transistor 82 over the clock input 81 fed to the PNP transistor 82 switch on and off. The emitter of the PNP transistor 82 is connected to the supply voltage Vss, which represents a positive voltage (Vss> 0). The collector of the PNP transistor 82 is to the communication channel 42 connected, so that the clock signal CLK1 with turning on and off of the PNP transistor 82 inverted and to the communication channel 42 is issued. The PNP transistor 82 works as a so-called collector output.
Der
Kommunikationskanal 42 ist an ein Ende des Pull-Down-Widerstands 58 angeschlossen,
während das andere Ende des Pull-Down-Wiederstands 58 an
ein Ende des Emitterwiderstandes 56 und den Emitter des
NPN-Transistors 54 angeschlossen ist. Das andere Ende des
Emitterwiderstandes 56 ist an eine Versorgungsspannung
Vdd angeschlossen, die eine negative Spannung (Vdd < 0) darstellt, und
für die zweite Kommunikationsschaltung 50 genutzt wird.
Der Kollektor des NPN-Transistors 54 ist an die Versorgungsspannung
Vss angeschlossen. Die Basis des NPN-Transistors 54 ist über
den Informationseingang 51 mit der Videoskopsteuerschaltung 30 verbunden.
In diesem Ausführungsbeispiel bilden der NPN-Transistor 54 und
der Widerstand 56 eine sogenannte Emitterfolgerschaltung
und fungieren als variable Konstantspannungsversorgung. So ist die Spannung
des Emitters des NPN-Transistors 54 eine Spannung, die
sich dadurch ergibt, dass die Basis-Emitter-Spannung VBE, die gleich
der Potentialdifferenz zwischen der Basis und dem Emitter des NPN-Transistors 54 ist,
von der Spannung des Videoskopinformationssignals SD subtrahiert
wird (Vdd < SD < 0), die eine analoge
Spannung ist, die an dem Informationseingang 51 anliegt.
Die Spannung des Emitters des NPN-Transistors 54 kann also
als Spannung (SD – VBE) ausgedrückt werden. Der
Kommunikationskanal 42 wird durch den Pull-Down-Widerstand 58 auf
eine Spannung (Vdd – (SD – VBE)) herabgezogen.
Dadurch wird das von dem PNP-Transistor 82 ausgegebene
Taktsignal CLK1 im hohen Zustand auf der Versorgungsspannung Vss
und im tiefen Zustand auf der Spannung (Vdd – (SD – VBE)) gehalten.
Die Amplitude des Taktsignals CLK1, die ursprünglich gleich
einer Spannung (Vss – 0) ist, wird demnach in dem Kommunikationskanal 42 auf
eine Spannung (Vss – Vdd – (SD – VBE))
expandiert. Das Taktsignal in dem Kommunikationskanal 42 wird
im Folgenden als verstärktes Taktsignal CLK1A bezeichnet.
Die Basis-Emitter-Spannung VBE ist im Allgemeinen eine konstante
Spannung von etwa 0,6 V, wenn der Transistor 54 aktiv ist,
und sie ist verschwindend klein, wenn das von der Videoskop-Steuerschaltung 30 zugeführte
Videoskopinformationssignal SD genügend größer
als die Basis-Emitter-Spannung VBE ist. Im Folgenden soll deshalb
die Spannung des Emitters des NPN-Transistors 54 (SD – VBE)
gleich der Spannung des Videoskopinformationssignals SD angenommen
werden.The communication channel 42 is at one end of the pull-down resistor 58 connected while the other end of the pull-down resistance 58 to one end of the emitter resistor 56 and the emitter of the NPN transistor 54 connected. The other end of the emitter resistor 56 is connected to a supply voltage Vdd representing a negative voltage (Vdd <0) and to the second communication circuit 50 is being used. The collector of the NPN transistor 54 is connected to the supply voltage Vss. The base of the NPN transistor 54 is about the information input 51 with the videoscope control circuit 30 connected. In this embodiment, the NPN transistor is formed 54 and the resistance 56 a so-called emitter follower circuit and function as a variable constant voltage supply. Such is the voltage of the emitter of the NPN transistor 54 a voltage that results from the base-emitter voltage V BE being equal to the potential difference between the base and the emitter of the NPN transistor 54 is subtracted from the voltage of the video head information signal SD (Vdd <SD <0), which is an analog voltage present at the information input 51 is applied. The voltage of the emitter of the NPN transistor 54 can be expressed as voltage (SD - VBE). The communication channel 42 is through the pull-down resistor 58 pulled down to a voltage (Vdd - (SD - VBE)). This will do so by the PNP transistor 82 output clock signal CLK1 is kept high at the supply voltage Vss and in the low state at the voltage (Vdd - (SD - VBE)). The amplitude of the clock signal CLK1, which is initially equal to a voltage (Vss - 0), thus becomes in the communication channel 42 to a voltage (Vss - Vdd - (SD - VBE)). The clock signal in the communication channel 42 is referred to below as the amplified clock signal CLK1A. The base-emitter voltage VBE is generally a constant voltage of about 0.6V when the transistor 54 is active, and it is vanishingly small when viewed from the videoscope control circuit 30 supplied Videoskopinformationssignal SD is sufficiently larger than the base-emitter voltage VBE. In the following, therefore, the voltage of the emitter of the NPN transistor 54 (SD - VBE) equal to the voltage of the video head information signal SD.
Die
Taktempfangsschaltung 52 ist mit dem Kommunikationskanal 42 verbunden
und empfangt das verstärkte Taktsignal CLK1A. Die Taktempfangsschaltung 52,
die eine sogenannte Inverterschaltung darstellt, weist eine positive
Schwellenspannung Vth1 auf. Dies bedeutet, dass die Taktempfangsschaltung 52 ein
tiefes Signal (GND) ausgibt, wenn das verstärkte Taktsignal
CLK1A größer als die positive Schwellenspannung
Vth1 ist, und dass die Taktempfangsschaltung 52 ein hohes
Signal (Vss) ausgibt, wenn das verstärkte Taktsignal CLK1A
kleiner als die positive Schwellenspannung Vth1 ist. Das aus der
Taktempfangsschaltung 52 ausgegebene Signal wird so identisch
dem Taktsignal CLK1. Es wird über den Taktausgang 59 an
das CCD 28 ausgegeben. Die dem CCD 28 zugeführten
Taktsignale beinhalten beispielsweise das Horizontalansteuerungssignal ϕH (Horizontalsynchronsignal),
das Rücksetzimpulssignal ϕR (welches die einzelnen
Pixel des CCD 28 entlädt) oder das Vertikalansteuerungssignal ϕV
(Vertikalsynchronsignal).The clock receiving circuit 52 is with the communication channel 42 connected and receives the amplified clock signal CLK1A. The clock receiving circuit 52 , which is a so-called inverter circuit, has a positive threshold voltage Vth1. This means that the clock receiving circuit 52 outputs a low signal (GND) when the amplified clock signal CLK1A is greater than the positive threshold voltage Vth1, and that the clock receiving circuit 52 outputs a high signal (Vss) when the amplified clock signal CLK1A is smaller than the positive threshold voltage Vth1. That from the clock receiving circuit 52 output signal is thus identical to the clock signal CLK1. It gets over the clock output 59 to the CCD 28 output. The CCD 28 supplied clock signals include, for example, the horizontal drive signal φH (horizontal sync signal), the reset pulse signal φR (which the individual pixels of the CCD 28 discharges) or the vertical driving signal .phi.V (vertical synchronizing signal).
Die
Videoskopsteuerschaltung 30 wandelt die Messergebnisse
der Sekundärbatterie 32 und/oder des Wärmesensors 36 in
das Videoskopinformationssignal SD. Was die Sekundärbatterie 32 betrifft,
so gibt die Videoskopsteuerschaltung 30 das Signal SD als
Spannung Vdd aus, wenn die Sekundärbatterie 32 vollständig
geladen ist, während sie die Spannung 0V (GND) ausgibt,
wenn die Sekundärbatterie vollständig entladen
ist. Schließlich gibt die Videoskopsteuerschaltung 30 eine
Zwischenspannung aus, die proportional zur Restladung der Sekundärbatterie 32 zwischen
der Spannung 0V (GND) und der Spannung Vdd variiert, wenn die Sekundärbatterie 32 weder
vollständig geladen noch vollständig entladen
ist. Was den Wärmesensor 36 betrifft, gibt die
Videoskopsteuerschaltung 30 das Signal SD als Spannung
Vdd aus, wenn das Messergebnis des Wärmesensors 36 höchstens
30 Grad Celsius beträgt, während sie die Spannung
0V (GND) ausgibt, wenn das Messergebnis des Wärmesensors 36 mindestens
40 Grad Celsius beträgt, und sie eine Zwischenspannung
ausgibt, die proportional zum Messergebnis des Wärmesensors 36 zwischen
der Spannung 0V (GND) und der Spannung Vdd variiert, wenn das Messergebnis
im Bereich zwischen 30 und 40 Grad Celsius liegt. Da das verstärkte
Taktsignal CLK1A, wie oben beschrieben, im tiefen Zustand auf der
Spannung (Vdd – SD) gehalten wird, variiert das verstärkte
Taktsignal CLK1A entsprechend der in 3 gezeigten
durchgezogenen Linie und folgt so dem Übergang des durch
die Videoskopsteuerschaltung 30 veränderten Videoskopinformationssignals SD.
Das verstärkte Taktsignal CLK1A wird so zu einem Signal,
das dadurch zustande kommt, dass das Signal SD dem verstärkten
Taktsignal CLK1A überlagert wird. Die Krümmungen
der durchgezogenen und der gestrichelten Linien, die das Signal
SD darstellen, sind um die Erläuterungen zu vereinfachen, übertrieben
dargestellt. Außerdem ist darauf hinzuweisen, dass sich
die tatsächliche Restladung der Sekundärbatterie 32 mit
der Zeit allmählich verringert und dass das Videoskopinformationssignal
SD der Restladung der Sekundärbatterie 32 folgt.The videoscope control circuit 30 converts the measurement results of the secondary battery 32 and / or the thermal sensor 36 in the videoscope information signal SD. What the secondary battery 32 is concerned, so gives the Videoskopsteuerschaltung 30 the signal SD as the voltage Vdd when the secondary battery 32 is fully charged while outputting the voltage 0V (GND) when the secondary battery is completely discharged. Finally, the videoscope control circuit outputs 30 an intermediate voltage proportional to the remaining charge of the secondary battery 32 between the voltage 0V (GND) and the voltage Vdd varies when the secondary battery 32 is neither fully charged nor fully discharged. What the heat sensor 36 concerns, gives the Videoskopsteuerschaltung 30 signal SD as voltage Vdd when the measurement result of the thermal sensor 36 at most 30 degrees Celsius while maintaining the voltage 0V (GND) outputs when the measurement result of the thermal sensor 36 At least 40 degrees Celsius, and it outputs an intermediate voltage proportional to the measurement result of the heat sensor 36 varies between the voltage 0V (GND) and the voltage Vdd when the measurement result is in the range between 30 and 40 degrees Celsius. Since the amplified clock signal CLK1A is maintained at the voltage (Vdd-SD) in the low state as described above, the amplified clock signal CLK1A varies according to the one in FIG 3 shown solid line and thus follows the transition of the video head control circuit 30 changed Videoskopinformationssignals SD. The amplified clock signal CLK1A thus becomes a signal which is produced by superimposing the signal SD on the amplified clock signal CLK1A. The curves of the solid and dashed lines, which represent the signal SD, are exaggerated to simplify the explanation. It should also be noted that the actual remaining charge of the secondary battery 32 gradually decreases with time and that the videoscope information signal SD of the remaining charge of the secondary battery 32 follows.
Der
Kommunikationskanal 42 ist mit der Abtast- und Halteschaltung 86 verbunden.
Das verstärkte Taktsignal CLK1A, dem das Signal SD überlagert
ist, wird der Abtast- und Halteschaltung 86 zugeführt.
Die Abtast- und Halteschaltung 86 führt an dem
verstärkten Taktsignal CLK1A auf Grundlage eines Abtast-
und Haltesignals S/H, das von der Zeitschaltung 84 zugeführt
wird, eine Abtast- und Halteoperation durch.The communication channel 42 is with the sample and hold circuit 86 connected. The amplified clock signal CLK1A, to which the signal SD is superimposed, becomes the sample and hold circuit 86 fed. The sample and hold circuit 86 leads to the amplified clock signal CLK1A based on a sample and hold signal S / H from the timer 84 is supplied, a sample and hold operation.
Die
Zeitschaltung 84, dem das Taktsignal CLK1 zugeführt
wird, erzeugt auf Grundlage des Taktsignals CLK1 ein vorbestimmtes
Abtast- und Haltesignal S/H. In diesem Ausführungsbeispiel
erzeugt die Zeitschaltung 84 das Abtast- und Haltesignal
S/H, dessen Phase gegenüber der Phase des Taktsignals CLK1
um 90 Grad versetzt ist, und die Abtast- und Halteschaltung 86 führt
an dem verstärkten Taktsignal CLK1A zu Zeitpunkten, die
durch die führende Flanke des Abtast- und Haltesignals
S/H (t2, t5) festgelegt sind, eine Abtast- und Halteoperation durch, wie
in 3 gezeigt ist. So wird ein Videoskopinformationsausgangssignal
AOUT, welches das Ausgangssignal der Abtast- und Halteschaltung 86 darstellt,
durch Abtasten der Spannung des verstärkten Taktsignals
CLK1A erzeugt, wenn sich das verstärkte Taktsignal CLK1A
im tiefen Zustand befindet. Das Videoskopinformationsausgangssignal
AOUT wird so auf Grundlage von GND zu einem stufenähnlichen Signal,
wie in 3 gezeigt ist, da das Signal AOUT dadurch erzeugt
wird, dass die Spannung des Signals SD über eine Zyklusperiode
des verstärkten Taktsignals CLK1A abgetastet wird. Das
Videoskopinformationsausgangssignal AOUT wird über den Ausgangsanschluss 87 an
die Prozessorsteuerschaltung 76 ausgegeben.The timer 84 to which the clock signal CLK1 is supplied generates a predetermined sample and hold signal S / H on the basis of the clock signal CLK1. In this embodiment, the timer generates 84 the sample and hold signal S / H, whose phase is offset from the phase of the clock signal CLK1 by 90 degrees, and the sample and hold circuit 86 performs a sample and hold operation on the amplified clock signal CLK1A at timings set by the leading edge of the sample and hold signal S / H (t2, t5), as in FIG 3 is shown. Thus, a videoscope information output AOUT which is the output of the sample and hold circuit becomes 86 is produced by sampling the voltage of the amplified clock signal CLK1A when the amplified clock signal CLK1A is in the low state. The videoscope information output AOUT thus becomes a step-like signal based on GND, as in FIG 3 is shown, as the signal AOUT is generated by sampling the voltage of the signal SD over one cycle period of the amplified clock signal CLK1A. The video head information output AOUT is output through the output terminal 87 to the processor control circuit 76 output.
Die
Prozessorsteuerschaltung 76 berechnet die Restladung der
Sekundärbatterie 32 und/oder das Messergebnis
des Wärmesensors 36 anhand des Videoskopinformationsausgangssignals
AOUT, das von der Abtast- und Halteschaltung 86 zugeführt wird.
Der Videoprozessor 70 erhält so die Information über
die Restladung der Sekundärbatterie 32 und/oder
das Messergebnis des Wärmesensors, d. h. die Information über
diejenigen Komponenten, die in dem Videoskopende 20E montiert
sind.The processor control circuit 76 calculates the remaining charge of the secondary battery 32 and / or the measurement result of the heat sensor 36 from the video overhead information output signal AOUT from the sample and hold circuit 86 is supplied. The video processor 70 so receives the information about the remaining charge of the secondary battery 32 and / or the measurement result of the thermal sensor, ie the information about those components in the Videoskopende 20E are mounted.
Wie
oben beschrieben, kann in dem ersten Ausführungsbeispiel
der für das elektronische Endoskop bestimmten bidirektionalen
Kommunikationseinrichtung der Kommunikationskanal 42, der dazu
genutzt wird, das Taktsignal CLK1 zur Ansteuerung des CCDs 28 an
die zweite Kommunikationsschaltung 50 zu senden, zum Übertragen
des Videoskopinformationssignals SD genutzt werden. So können
verschiedene in dem Videoskop 20 erzeugte Informationseinheiten
ohne zusätzliche Leitungen an den Videoprozessor 70 übertragen
werden, da die Signalleitungen, die zur Ansteuerung des CCDs 28 benötigt
werden, als bidirektionale Kommunikationskanäle genutzt
werden. Während der Videoprozessor 70 mehr Information
aus dem Videoskop 20 erhalten kann, wird dabei der Außendurchmesser
des Einführrohrs des Videoskops 20 vergleichsweise
klein. Beispielsweise kann die Bedienperson einen schwachen Batterieladezustand
erkennen, wenn das Videoskopinformationssignal SD die Stärke
der Restladung der Sekundärbatterie 32 überträgt.
Außerdem kann die Bedienperson das Endoskop bedienen, während
sie die körperliche Verfassung des Objektes bzw. des Patienten
beobachtet, wenn das Videoskopinformationssignal das Messergebnis
des Wärmesensors 36 überträgt.
So kann die Operation mit hoher Zuverlässigkeit durchgeführt
werden.As described above, in the first embodiment, the bidirectional communication device dedicated to the electronic endoscope can be the communication channel 42 which is used to the CLK1 clock signal to drive the CCD 28 to the second communication circuit 50 be used to transmit the Videoskopinformationssignals SD. So different in the videoscope 20 generated information units without additional lines to the video processor 70 be transmitted because the signal lines used to drive the CCD 28 be used as bidirectional communication channels. While the video processor 70 more information from the videoscope 20 In this case, the outer diameter of the insertion tube of the video copying machine is obtained 20 comparatively small. For example, the operator may recognize a weak battery state of charge when the video head information signal SD is the amount of remaining charge of the secondary battery 32 transfers. In addition, the operator can operate the endoscope while observing the physical condition of the subject or the patient when the videoscope information signal receives the measurement result of the thermal sensor 36 transfers. Thus, the operation can be performed with high reliability.
In
dem ersten Ausführungsbeispiel der für das elektronische
Endoskop bestimmten bidirektionalen Kommunikationseinrichtung wird
das Videoskopinformationsausgangssignal AOUT zuverlässig
in einer Zyklusperiode des Taktsignals CLK1 erhalten, da die Abtast-
und Halteschaltung 86 an dem Videoskopinformationssignal
SD mit dem Abtast- und Haltesignal S/H, dessen Phase gegenüber
der Phase des Taktsignals CLK1 um 90 Grad versetzt ist, eine Abtast-
und Halteoperation durchführt. In dem ersten Ausführungsbeispiel
ist das Videoskopinformationsausgangssignal AOUT ein stufenähnliches
Signal mit diskreten Werten, das durch periodisches Abtasten des
Signals SD erzeugt wird. Dies stellt jedoch kein Problem dar, da
sich die Information über die Stärke der Restladung
der Sekundärbatterie 32 oder über das
Messergebnis des Wärmesensors 36 über
eine Zeit verändert, die verglichen mit einer Zyklusperiode des
Taktsignals CLK1 lang ist. Die Phasendifferenz zwischen dem Abtast-
und Haltesignal S/H und dem Taktsignal CLK1 ist nicht auf 90 Grad
beschränkt. Die oben beschriebene vorteilhafte technische
Wirkung wird solange erzielt, als zwischen diesen Signalen ein Phasenversatz
vorhanden ist.In the first embodiment of the bidirectional communication device for the electronic endoscope, the video head information output AOUT is reliably obtained in one cycle period of the clock signal CLK1 because the sample and hold circuit 86 is performed on the Videoskopinformationssignal SD with the sample and hold signal S / H whose phase is offset from the phase of the clock signal CLK1 by 90 degrees, a sample and hold operation. In the first embodiment, the video head information output AOUT is a discrete-value step-like signal which is generated by periodically sampling the signal SD. However, this is not a problem because the information about the strength of the residual charge of the secondary battery 32 or about the measurement result of the heat sensor 36 changed over a time which is long compared with a cycle period of the clock signal CLK1. The phase difference between the sample and hold signal S / H and the clock signal CLK1 is not limited to 90 degrees. The advantageous technical effect described above is achieved as long as there is a phase shift between these signals.
Auch
ist die Spannung des Videoskopinformationssignals SD nicht auf einen
bestimmten Spannungsbereich (Vdd < SD < 0) beschränkt.
Die Spannung des Signals SD sollte kleiner als die positive Schwellenspannung
Vth1 sein (Vdd < SD < Vth1), so dass
die Taktempfangsschaltung 52 das Taktsignal CLK1 aus dem
verstärkten Taktsignal CLK1A extrahieren oder gewinnen
kann. Das Videoskopinformationssignal ist nicht auf ein Signal beschränkt,
dessen Spannung linear variiert, da das Signal SD durch die Prozessorsteuerschaltung 76 in
eine Information über die Restladung der Sekundärbatterie 32 und/oder
das Messergebnis des Wärmesensors 36 umgesetzt
wird. Mit anderen Worten ist die Linearität des Signals
SD nicht essenziell. Die gleiche vorteilhafte technische Wirkung
ist zu erwarten, solange die Beziehung zwischen dem Signal SD und
die Information über die Restladung der Sekundärbatterie 32 und/oder
das Messergebnis des Wärmesensors 36 vorbereitend
bzw. vorläufig bestimmt wird, so dass die Prozesssteuerschaltung 76 sie
umsetzen kann.Also, the voltage of the video head information signal SD is not limited to a certain voltage range (Vdd <SD <0). The voltage of the signal SD should be smaller than the positive threshold voltage Vth1 (Vdd <SD <Vth1), so that the clock receiving circuit 52 can extract or extract the clock signal CLK1 from the amplified clock signal CLK1A. The videoscope information signal is not limited to a signal whose voltage varies linearly as the signal SD by the processor control circuit 76 in information about the remaining charge of the secondary battery 32 and / or the measurement result of the heat sensor 36 is implemented. In other words, the linearity of the signal SD is not essential. The same advantageous technical effect is expected as long as the relationship between the signal SD and the information about the residual charge of the secondary battery 32 and / or the measurement result of the heat sensor 36 is preliminarily determined, so that the process control circuit 76 she can implement.
In
Folgendem wird ein zweites Ausführungsbeispiel beschrieben. 4 ist
ein Zeitdiagramm, dass die Funktionsweise der ersten Kommunikationsschaltung
und der zweiten Kommunikationsschaltung nach zweitem Ausführungsbeispiel
zeigt. Signalleitungen, die in dem ersten und dem zweiten Ausführungsbeispiel
gleich oder äquivalent sind, tragen die gleichen Bezugszeichen.In the following, a second embodiment will be described. 4 FIG. 13 is a timing chart showing the operation of the first communication circuit and the second communication circuit according to the second embodiment. FIG. Signal lines that are the same or equivalent in the first and second embodiments have the same reference numerals.
Das
zweite Ausführungsbeispiel unterscheidet sich von dem ersten
Ausführungsbeispiel in folgenden Punkten: Die Zeitschaltung 84 erzeugt
das Abtast- und Haltesignal S/H' mit einer Phase, die identisch
der des Taktsignals CLK1 ist; die Abtast- und Halteschaltung 86 tastet
das verstärkte Taktsignal CLK1A ab, wenn das Abtast- und
Haltesignal S/H' sich im hohen Zustand befindet (t1–t3,
t4–t6); und die Abtast- und Halteschaltung 86 hält
das verstärkte Taktsignal CLK1A, wenn sich das Abtast-
und Haltesignal S/H' im tiefen Zustand befindet (t3–t4).
Das Videoskopinformationssignal SD wird deshalb als Videoskopinformationsausgangssignal
AOUT' ausgegeben, wenn sich das Abtast- und Haltesignal S/H' im hohen
Zustand befindet (t-3, t4–t6), und die Spannung des Videoskopinformationsausgangssignal AOUT'
wird aufrecht erhalten, wenn sich das Abtast- und Haltesignal S/H'
im tiefen Zustand befindet (t3–t4).The second embodiment differs from the first embodiment in the following points: The timing 84 generates the sample and hold signal S / H 'with a phase identical to that of the clock signal CLK1; the sample and hold circuit 86 samples the amplified clock signal CLK1A when the sample and hold signal S / H 'is high (t1-t3, t4-t6); and the sample and hold circuit 86 holds the amplified clock signal CLK1A when the sample and hold signal S / H 'is in the low state (t3-t4). Therefore, the video head information signal SD is output as the video head information output AOUT 'when the sample and hold signal S / H' is high (t-3, t4-t6), and the video head information output AOUT 'is maintained when the video head signal AOUT' Sample and hold signal S / H 'is in the low state (t3-t4).
Durch
die Ausgestaltung nach zweitem Ausführungsbeispiel empfangt
die Taktempfangsschaltung 52 zuverlässig das Taktsignal
CLK1, wenn sich das Abtast- und Haltesignal S/H' im tiefen Zustand befindet,
und die Abtast- und Halteschaltung 86 empfangt das kontinuierlich
variierende Videoskopinformationssignal SD und gibt das Videoskopinformationsausgangssignal
AOUT' aus, wenn sich das Abtast- und Haltesignal S/H' im hohen Zustand
befindet.Due to the embodiment according to the second embodiment, the clock receiving circuit receives 52 reliably, the clock signal CLK1 when the sample and hold signal S / H 'is in the low state, and the sample and hold circuit 86 receives the continuously varying video head information signal SD and outputs the video head information output signal AOUT 'when the sample and hold signal S / H' is high.
Befindet
sich das Abtast- und Haltesignal S/H' im hohen Zustand, so kann
das Videoskopinformationssignal SD ungeachtet der Zyklusperiode
des Taktsignals CLK1 auch dann übertragen werden, wenn
es mit einer kurzen Periode kontinuierlich variiert. So ist es beispielsweise
möglich, das CCD-Horizontalansteuerungssignal (ϕH)
des CCD 28 von der ersten Kommunikationsschaltung 80 über
den Kommunikationskanal 42 als Taktsignal CLK1 an die zweite
Kommunikationsschaltung 50 zu senden und das Bildsignal
des CCD 28 von der zweiten Kommunikationsschaltung 50 über
den Kommunikationskanal 42 an die erste Kommunikationsschaltung 80 zu senden.
Dies bedeutet, dass die Bildsignalleitung 40 in dem Kommunikationskanal 42 integriert
werden kann. Der Außendurchmesser des Einführrohrs
des Videoskops 20 kann so klein gehalten werden.If the sample and hold signal S / H 'is high, the video head information signal SD may be transmitted regardless of the cycle period of the clock signal CLK1 even if it varies continuously with a short period. For example, it is possible to use the CCD horizontal drive signal (φH) of the CCD 28 from the first communication circuit 80 over the communication channel 42 as the clock signal CLK1 to the second communication circuit 50 to send and the image signal of the CCD 28 from the second communication circuit 50 over the communication channel 42 to the first communication circuit 80 to send. This means that the image signal line 40 in the communication channel 42 can be integrated. The outer diameter of the insertion tube of the video copier 20 can be kept so small.
Im
Folgenden wird ein drittes Ausführungsbeispiel der Erfindung
vornehmlich im Hinblick auf die Unterschiede gegenüber
dem ersten Ausführungsbeispiel beschrieben. 5 zeigt
den internen Aufbau und die Verbindungen der bidirektionalen Kommunikationseinrichtung
nach drittem Ausführungsbeispiel, welche die erst Kommunikationsschaltung 80' und
die zweite Kommunikationsschaltung 50' aufweist. 6 zeigt
die Funktionsweise der ersten Kommunikationsschaltung 80' und
der zweiten Kommunikationsschaltung 50'. Komponenten, die
in dem ersten und dem dritten Ausführungsbeispiel gleich oder äquivalent
sind, tragen die gleichen Bezugszeichen.In the following, a third embodiment of the invention will be described primarily with regard to the differences from the first embodiment. 5 shows the internal structure and the connections of the bidirectional communication device according to the third embodiment, which is the first communication circuit 80 ' and the second communication circuit 50 ' having. 6 shows the operation of the first communication circuit 80 ' and the second communication circuit 50 ' , Components that are the same or equivalent in the first and third embodiments bear the same reference numerals.
Das
dritte Ausführungsbeispiel unterscheidet sich von dem ersten
Ausführungsbeispiel in folgenden Punkten: in dem dritten
Ausführungsbeispiel ist die in der ersten Kommunikationsschaltung 80' vorgesehene
Abtast- und Halteschaltung 86' ein D-Flipflop; der in der
zweiten Kommunikationsschaltung 50' vorgesehene Pull-Down-Widerstand 58 ist über
einen Schalterstromkreis 55 an die negative Versorgungsspannung
Vdd oder GND (0V) angeschlossen; und das Videoskopinformationssignal
SD' ist ein mit dem Taktsignal CLK1 synchronisiertes digitales Signal.The third embodiment differs from the first embodiment in the following points: in the third embodiment, that in the first communication circuit 80 ' provided sample and hold circuit 86 ' a D flip-flop; in the second communication circuit 50 ' provided pull-down resistor 58 is via a switch circuit 55 connected to the negative supply voltage Vdd or GND (0V); and the video head information signal SD 'is a digital signal synchronized with the clock signal CLK1.
Der
Kommunikationskanal 42 ist mit einem Ende des Pull-Down-Widerstands 58 verbunden, während
das andere Ende des Pull-Down-Widerstands 58 mit einem
Massepol (gemeinsamer Anschluss) des Schalterstromkreises 55 verbunden
ist, der einen einpoligen Umschalter bildet. Ein Anschluss des Schalterstromkreises 55 ist
mit der für die zweite Kommunikationsschaltung 50' genutzten negativen
Versorgungsspannung Vdd verbunden. Der andere Anschluss des Schalterstromkreises 55 ist
mit GND (0V) verbunden. Der Schalterstromkreis 55 hat einen
Steuersignaleingang, der über den Videoskopinformationseingang 51 mit
der Videoskopsteuerschaltung 30' verbunden ist. Gelangt
das von der Videoskopsteuerschaltung 30' ausgegebene digitale
Videoskopinformationssignal SD' in den Steuersignaleingang des Schalterstromkreises 55,
so nimmt dieser entsprechend dem Signal SD' eine Umschaltung vor.
Dabei verbindet der Schalterstromkreis 55 den Massepol
(gemeinsamer Anschluss) mit der Versorgungsspannung Vdd, wenn sich
das Signal SD' im tiefen Zustand befindet, und verbindet den Massepol
(gemeinsamer Anschluss) mit GND (0V), wenn sich das Signal SD' im
hohen Zustand befindet. Der Kommunikationskanal 42 wird
so auf die negative Versorgungsspannung Vdd oder GND (0V) herabgezogen,
und das von dem PNP-Transistor 82 ausgegebene Taktsignal
CLK1 wird im hohen Zustand auf der Versorgungsspannung Vss und im
tiefen Zustand auf der negativen Versorgungsspannung Vdd gehalten.
Die Amplitude des Taktsignals CLK1, die ursprünglich gleich
einer Spannung (Vss – 0) ist, wird so auf dem Kommunikationskanal 42 auf
eine Spannung (Vss – Vdd) expandiert. Das Taktsignal auf
dem Kommunikationskanal 42 wird im Folgenden als verstärktes
Taktsignal CLK1D bezeichnet.The communication channel 42 is with one end of the pull-down resistor 58 connected while the other end of the pull-down resistor 58 with a ground terminal (common terminal) of the switch circuit 55 is connected, which forms a single-pole switch. One connection of the switch circuit 55 is with the for the second communication circuit 50 ' used negative supply voltage Vdd. The other terminal of the switch circuit 55 is connected to GND (0V). The switch circuit 55 has a control signal input via the video head information input 51 with the videoscope control circuit 30 ' connected is. Does that come from the Videoskopsteuerschaltung 30 ' output digital video head information signal SD 'into the control signal input of the switch circuit 55 , so this takes place in accordance with the signal SD 'switching. The switch circuit connects 55 the ground terminal (common terminal) with the supply voltage Vdd when the signal SD 'is in the low state, and connects the ground terminal (common terminal) to GND (0V) when the signal SD' is high. The communication channel 42 is thus pulled down to the negative supply voltage Vdd or GND (0V), and that of the PNP transistor 82 output clock signal CLK1 is held in the high state on the supply voltage Vss and in the low state on the negative supply voltage Vdd. The amplitude of the clock signal CLK1, which is initially equal to a voltage (Vss - 0), thus becomes on the communication channel 42 expanded to a voltage (Vss - Vdd). The clock signal on the communication channel 42 is hereinafter referred to as amplified clock signal CLK1D.
Die
Videoskopsteuerschaltung 30' wandelt die auf die Sekundärbatterie 32 und/oder
dem Wärmesensor 36 bezogenen Messergebnisse in
das Videoskopinformationssignal SD'. Im Hinblick auf die Sekundärbatterie 32 gibt
dabei die Videoskopsteuerschaltung 30' in Form von 4 Bits
vorliegende digitale Daten in [0000] als Signal SD aus, wenn die
Sekundärbatterie 32 vollständig geladen
ist. Dagegen gibt sie die 4 Bits in [1111] aus, wenn die Sekundärbatterie 32 vollständig
entladen ist. Ist die Sekundärbatterie 32 weder
vollständig geladen noch vollständig entladen,
so gibt die Videoskopsteuerschaltung 30' einen Zwischenwert
in Form von 4 Bits aus, der entsprechend der Restladung der Sekundärbatterie 32 proportional
zwischen [0000] und [1111] variiert. Die Videoskopsteuerschaltung 30' ist
mit dem Taktausgang 59 verbunden. Die Videoskopsteuerschaltung 30' empfängt
das von dem Taktausgang 59 ausgegebene Taktsignal CLK1
und gibt das Videoskopinformationssignal SD' synchronisiert mit
dem Taktsignal CLK1 aus. Dabei wird das Signal SD' als serielles
Datensignal ausgegeben, wobei 1 Bit dieses Signals einer Zyklusperiode
des Taktsignals CLK1 entspricht. Das Signal SD', das aus 4 Bits
besteht, wird mit 4 Zyklusperioden des Taktsignals CLK1 an die erste
Kommunikationsschaltung 80' gesendet. Werden beispielsweise
die 4 Bits [0110] als Videoskopinformationssignal SD' gesendet,
so werden 4 Zyklusperioden des Taktsignals genutzt, was der Periode
t1–t13 in 6 entspricht.The videoscope control circuit 30 ' converts it to the secondary battery 32 and / or the thermal sensor 36 related measurement results in the Videoskopinformationssignal SD '. With regard to the secondary battery 32 there is the Videoskopsteuerschaltung 30 ' in the form of 4-bit digital data in [0000] as the signal SD when the secondary battery 32 is completely charged. On the other hand, it outputs the 4 bits in [1111] when the secondary battery 32 is completely discharged. Is the secondary battery 32 neither completely charged nor fully discharged, so gives the Videoskopsteuerschaltung 30 ' an intermediate value in the form of 4 bits corresponding to the remaining charge of the secondary battery 32 varies proportionally between [0000] and [1111]. The videoscope control circuit 30 ' is with the clock output 59 connected. The videoscope control circuit 30 ' receives this from the clock output 59 output clock signal CLK1 and outputs the videoscope information signal SD 'synchronized with the clock signal CLK1. In this case, the signal SD 'is output as a serial data signal, wherein 1 bit of this signal corresponds to a cycle period of the clock signal CLK1. The signal SD 'consisting of 4 bits is sent to the first communication circuit with 4 cycle periods of the clock signal CLK1 80 ' Posted. For example, when the 4 bits [0110] are sent as the video head information signal SD ', 4 cycle periods of the clock signal are used, which is the period t1-t13 in FIG 6 equivalent.
Die
Videoskopsteuerschaltung 30' wandelt auch die Messergebnisse
des Wärmesensors 36 in das Videoskopinformationssignal
SD', wie dies für die Sekundärbatterie 32 der
Fall ist. Dies wird jedoch im Folgenden nicht im Einzelnen beschrieben,
da die Funktionsweise der Videoskopsteuerschaltung 30' diesbezüglich
die gleiche wie in dem ersten Ausführungsbeispiel ist,
abgesehen davon, dass das Signal SD' in Form von digitalen Daten
mit 4 Bits vorliegt.The videoscope control circuit 30 ' also converts the measurement results of the heat sensor 36 in the videoscope information signal SD 'as for the secondary battery 32 the case is. However, this will not be described in detail below because the operation of the video head control circuit 30 ' in this respect, the same as in the first embodiment, except that the signal SD 'is in the form of 4-bit digital data.
Wie
oben beschrieben, wird die Spannung des verstärkten Taktsignals
CLK1D im tiefen Zustand auf der negativen Versorgungsspannung Vdd
oder auf GND (0V) gehalten. Das verstärkte Taktsignal CLK1D
variiert deshalb entsprechend der in 6 gezeigten
durchgezogenen Linie und folgt so dem Übergang des Videoskopinformationssignals
SD', das durch die Videoskopsteuerschaltung 30' verändert
wird. Das verstärkte Taktsignal CLK1D wird so zu einem
Signal, das dadurch entsteht, dass das Signal SD' dem verstärkten
Taktsignal CLK1D überlagert wird. Um die Erläuterung
zu erleichtern, ist in 6 die Variation der Daten (0110
1001), die das Signal SD' zeigen, übertrieben dargestellt.
Außerdem vermindert sich mit der Zeit allmählich
die tatsächliche Restladung der Sekundärbatterie 32,
und das Signal SD' folgt der Restladung der Sekundärbatterie 32.As described above, the voltage of the amplified clock signal CLK1D is maintained in the low state at the negative supply voltage Vdd or at GND (0V). The amplified clock signal CLK1D therefore varies according to the in 6 shown solid line and so follows the transition of the video head information signal SD ', by the Videoskopsteuerschaltung 30 ' is changed. The amplified clock signal CLK1D thus becomes a signal which is produced by superimposing the signal SD 'on the amplified clock signal CLK1D. To facilitate the explanation, is in 6 the variation of the data (0110 1001) showing the signal SD 'exaggerated. In addition, the actual remaining charge of the secondary battery gradually decreases over time 32 , and the signal SD 'follows the residual charge of the secondary battery 32 ,
Der
Kommunikationskanal 42 ist mit D-Flipflopschaltung 86' verbunden.
Das verstärkte Taktsignal CLK1D, dem das Signal SD' überlagert
ist, wird einem D-Anschluss der D-Flipflopschaltung 86' zugeführt.
Ein CLK-Anschluss der D-Flipflopschaltung 86' ist mit der
Zeitschaltung 84 verbunden. Die D-Flipflopschaltung 86' führt
an dem verstärkten Taktsignal CLK1D auf Grundlage eines
Abtast- und Haltesignals S/H, das aus der Zeitschaltung 84 zugeführt
wird, eine Abtast- und Halteoperation durch.The communication channel 42 is with D flip-flop circuit 86 ' connected. The amplified clock signal CLK1D to which the signal SD 'is superimposed becomes a D terminal of the D flip-flop circuit 86 ' fed. A CLK terminal of the D flip-flop circuit 86 ' is with the timer 84 connected. The D flip-flop circuit 86 ' leads to the amplified clock signal CLK1D on the basis of a sample and hold signal S / H resulting from the timer 84 is supplied, a sample and hold operation.
Die
Zeitschaltung 84, der das Taktsignal CLK1 zugeführt
wird, erzeugt auf Grundlage des Taktsignals CLK1 ein vorbestimmtes
Abtast- und Haltesignal S/H. In diesem Ausführungsbeispiel
erzeugt die Zeitschaltung 84 das Abtastund Haltesignal
S/H, dessen Phase wie in dem ersten Ausführungsbeispiel
gegenüber der Phase des Taktsignals CLK1 um 90 Grad versetzt
ist, und die D-Flipflopschaltung 86' führt an
dem verstärkten Taktsignal CLK1D zu Zeitpunkten, die durch
die führende Flanke des Antast-Haltesignals S/H gegeben
sind (t2, t5, t8, t11), eine Abtast- und Halteoperation durch. Dabei
weist der D-Anschluss der D-Flipflopschaltung 86' eine Schwellenspannung
Vth2 (zweite Schwellenspannung) auf, die eine negative Spannung
ist. Die D-Flipflopschaltung 86' vergleicht die Spannung
des verstärkten Taktsignals CLK1D zu den Zeitpunkten, die durch
die führende Flanke des Abtast- Haltesignals S/H gegeben
sind, mit der Schwellenspannung Vth2. Als Ergebnis dieses Vergleichs
gibt die D-Flipflopschaltung 86' ein Tief-Signal (GND)
aus, wenn die Spannung des verstärkten Taktsignals CLK1D
kleiner als die Schwellenspannung Vth2 ist, während sie ein
Hoch-Signal (Vss) ausgibt, wenn die Spannung des verstärkten
Taktsignals CLK1D größer als die Schwellenspannung
Vth2 ist. Die D-Flipflopschaltung 86' führt an
der Spannung des Tief-Zustands des verstärkten Taktsignals
CLK1D, welches das Videoskopinformationssignal SD' ist, eine Abtast-
und Halteoperation mit einer (1) Zyklusperiode durch, und das Signal
SD', dessen Phase gegenüber der Phase des Taktsignals CLK1
um 90 Grad versetzt ist, wird über den Ausgangsanschluss 87 als
Videoskopinformationsausgangssignal DOUT an die Prozessorsteuerschaltung 76 ausgegeben.The timer 84 to which the clock signal CLK1 is supplied generates a predetermined sample and hold signal S / H on the basis of the clock signal CLK1. In this embodiment, the timer generates 84 the sample and hold signal S / H whose phase is offset by 90 degrees from the phase of the clock signal CLK1 as in the first embodiment, and the D flip-flop circuit 86 ' performs a sample and hold operation on the amplified clock signal CLK1D at timings given by the leading edge of the sample hold signal S / H (t2, t5, t8, t11). In this case, the D terminal of the D flip-flop circuit 86 ' a threshold voltage Vth2 (second threshold voltage) which is a negative voltage. The D flip-flop circuit 86 ' compares the voltage of the amplified clock signal CLK1D with the threshold voltage Vth2 at the times given by the leading edge of the sample hold signal S / H. As a result of this comparison, the D flip-flop gives circuit 86 ' a low signal (GND) when the voltage of the amplified clock signal CLK1D is smaller than the threshold voltage Vth2 while outputting a high signal (Vss) when the voltage of the amplified clock signal CLK1D is greater than the threshold voltage Vth2. The D flip-flop circuit 86 ' At the voltage of the low state of the amplified clock signal CLK1D, which is the video head information signal SD ', performs one sample cycle at one (1) cycle period, and the signal SD' whose phase is 90 degrees from the phase of the clock signal CLK1 is offset, is via the output port 87 as videoscope information output DOUT to the processor control circuit 76 output.
Durch
die oben beschriebene Ausgestaltung nach drittem Ausführungsbeispiel
kann der Kommunikationskanal 42, der dazu genutzt wird,
das Taktsignal CLK1 zur Ansteuerung des CCDs 28 von der ersten
Kommunikationsschaltung 80' zu der zweiten Kommunikationsschaltung 50' zu
senden, zum Übertragen des Videoskopinformationssignals
SD' genutzt werden. Die verschiedenen in dem Videoskop 20 erzeugten
Informationseinheiten können so ohne zusätzliche
Leitungen an den Videoprozessor 70 gesendet werden, da
diejenigen Signalleitungen, die zur Ansteuerung des CCD 28 benötigt
werden, als bidirektionale Kommunikationskanäle genutzt
werden. Der Außendurchmesser des Einführrohrs
des Videoskops 20 kann so klein gehalten werden, während der
Videoprozessor 70 wie in dem ersten und dem zweiten Ausführungsbeispiel
mehr Information aus dem Videoskop 20 erhalten kann.By the embodiment described above according to the third embodiment, the communication channel 42 which is used to the CLK1 clock signal to drive the CCD 28 from the first communication circuit 80 ' to the second communication circuit 50 ' be used to transmit the Videoskopinformationssignals SD '. The different ones in the videoscope 20 generated information units can thus without additional lines to the video processor 70 are sent, as those signal lines used to drive the CCD 28 be used as bidirectional communication channels. The outer diameter of the insertion tube of the video copier 20 can be kept so small while the video processor 70 as in the first and second embodiments, more information from the videoscope 20 can receive.
Da
in dem dritten Ausführungsbeispiel das Videoskopinformationssignal
SD' in Form von digitalen Daten übertragen wird, ist das
Signal SD' unempfindlicher gegenüber in dem System erzeugtem
Rauschen, als dies in dem ersten und dem zweiten Ausführungsbeispiel
der Fall ist. Das dritte Ausführungsbeispiel ist deshalb
geeignet, noch präzisere Information über das
Videoskop 20 in Form des Videoskopinformationssignals SD'
zu übertragen.In the third embodiment, since the video head information signal SD 'is transmitted in the form of digital data, the signal SD' is less sensitive to noise generated in the system than in the first and second embodiments. The third embodiment is therefore suitable for even more precise information about the videoscope 20 in the form of the video head information signal SD '.
Da
die D-Flipflopschaltung 86' an dem Signal SD' mit dem Abtast-
und Haltesignal S/H, dessen Phase gegenüber der Phase des
Taktsignals CLK1 um 90 Grad versetzt ist, eine Abtast- und Halteoperation
durchführt, wird das Videoskopinformationsausgangssignal
DOUT zuverlässig in einer Zyklusperiode des Taktsignals
CLK1 erhalten. Die Phasendifferenz zwischen dem Abtast- und Haltesignal
S/H und dem Taktsignal CLK1 ist nicht auf 90 Grad beschränkt.
Es kann die gleiche vorteilhafte Wirkung erwartet werden, sofern
ein Phasenversatz zwischen diesen Signalen vorhanden ist.Since the D flip-flop circuit 86 ' on the signal SD 'having the sample and hold signal S / H whose phase is offset from the phase of the clock signal CLK1 by 90 degrees performs a sample and hold operation, the video head information output DOUT is reliably obtained in one cycle period of the clock signal CLK1. The phase difference between the sample and hold signal S / H and the clock signal CLK1 is not limited to 90 degrees. The same advantageous effect can be expected, provided there is a phase shift between these signals.
Das
Videoskopinformationssignal SD' ist nicht auf in 4 Bits vorliegende
Daten beschränkt. So kann es auch zusätzliche
Datenbits nutzen, wenn das System eine entsprechend hohe Genauigkeit
im Hinblick auf das Signal SD' erfordert. Außerdem ist das
Signal SD' nicht auf linear variierende Daten beschränkt.
So können nichtlineare Daten oder ein Bereich innerhalb
von [0000] und [1111] als Videoskopinformationssignal SD' genutzt
werden, da die Prozessorsteuerschaltung 76 das Signal SD'
wie in dem ersten Ausführungsbeispiel in eine Information über die
Restladung der Sekundärbatterie 32 und/oder über
das Messergebnis des Wärmesensors 36 umsetzt.The video head information signal SD 'is not limited to 4-bit data. Thus, it can also use additional data bits if the system requires a correspondingly high accuracy with regard to the signal SD '. In addition, the signal SD 'is not limited to linearly varying data. Thus, nonlinear data or an area within [0000] and [1111] may be used as the video head information signal SD 'since the processor control circuit 76 the signal SD 'as in the first embodiment in a information about the remaining charge of the secondary battery 32 and / or the measurement result of the heat sensor 36 implements.
Die
von dem Schalterstromkreis 55 umgeschalteten Spannungen
sind nicht auf die negative Versorgungsspannung Vdd und auf GND
(0V) beschränkt. Es können auch andere Spannungen
verwendet werden, solange die Taktempfangsschaltung 52 das
Taktsignal CLK1 aus dem verstärkten Taktsignal CLK1D gewinnen
kann und die D-Flipflopschaltung 86' das Videoskopinformationssignal
SD' aus dem verstärkten Taktsignal CLK1D gewinnen kann. Es
kann also mit der gleichen vorteilhaften technischen Wirkung gerechnet
werden, solange eine der von dem Schalterstromkreis 55 umgeschalteten Spannungen
größer als die Schwellenspannung Vth2 und kleiner
als die Schwellenspannung Vth1 ist, während die andere
Spannung kleiner als die Schwellenspannung Vth2 ist.The of the switch circuit 55 Switched voltages are not limited to the negative supply voltage Vdd and GND (0V). Other voltages may be used as long as the clock receiving circuit 52 the clock signal CLK1 can win from the amplified clock signal CLK1D and the D flip-flop circuit 86 ' the video head information signal SD 'can win from the amplified clock signal CLK1D. It can therefore be expected with the same advantageous technical effect, as long as one of the switch circuit 55 switched voltages greater than the threshold voltage Vth2 and less than the threshold voltage Vth1, while the other voltage is smaller than the threshold voltage Vth2.
Im
Folgenden wird ein viertes Ausführungsbeispiel vornehmlich
im Hinblick auf die Unterschiede gegenüber dem dritten
Ausführungsbeispiel beschrieben. 7 zeigt
die Funktionsweise der ersten Kommunikationsschaltung 80' und
der zweiten Kommunikationsschaltung 50' nach viertem Ausführungsbeispiel.
Signalleitungen, die in dem dritten und dem vierten Ausführungsbeispiel
gleich oder äquivalent sind, tragen die gleichen Bezugszeichen.Hereinafter, a fourth embodiment will be described mainly with respect to the differences from the third embodiment. 7 shows the operation of the first communication circuit 80 ' and the second communication circuit 50 ' according to fourth embodiment. Signal lines that are the same or equivalent in the third and fourth embodiments have the same reference numerals.
Das
vierte Ausführungsbeispiel unterscheidet sich von dem dritten
Ausführungsbeispiel in folgenden Punkten: 1 Datenbit des
Videoskopinformationssignals SD'' entspricht 1/4 der Zyklusperiode
des Taktsignals CLK1, und 2 Datenbits des Signals SD'' werden übertragen,
während sich das Taktsignal CLK1 im hohen Zustand befindet.
Die Zeitschaltung 84 erzeugt einen Abtast-/Halteimpuls
S/H'', der aus einem ersten positiven Impuls, der von 1/8 bis 2/8
der Zyklusperiode des Taktsignals CLK1 auf hohem Pegel gehalten
wird, während sich das Taktsignal CLK1 auf hohem Pegel
befindet, und aus einem zweiten positiven Impuls besteht, der von
3/8 bis 4/8 der Zyklusperiode des Taktsignals CLK1 auf hohem Pegel gehalten
wird, während sich das Taktsignal CLK1 auf hohem Pegel
befindet. Schließlich führt die D-Flipflopschaltung 86' eine
Abtast- und Halteoperation an dem Signal SD'' mit der führenden Flanke
des Abtast-/Halteimpulses durch (t2', t3', t6', t7', t10', t11'). Dadurch
wird das Videoskopinformationssignal SD'', das um 1/8 der Zyklusperiode
des Taktsignals CLK1 verzögert wird, von dem Videoskopinformations-Ausgangsanschluss 87 als
Videoskopinformationsausgangssignal DOUT'' an die Prozessorsteuerschaltung 76 ausgegeben.The fourth embodiment differs from the third embodiment in the following points: 1 data bit of the video head information signal SD "corresponds to 1/4 of the cycle period of the clock signal CLK1, and 2 data bits of the signal SD" are transmitted while the clock signal CLK1 is in the high state , The timer 84 generates a sample / hold pulse S / H '' which is kept high from a first positive pulse held high from 1/8 to 2/8 of the cycle period of the clock signal CLK1 while the clock signal CLK1 is high, and is a second positive pulse kept high from 3/8 to 4/8 of the cycle period of the clock signal CLK1 while the clock signal CLK1 is high. Finally, the D flip-flop circuit performs 86 ' a sample and hold operation on the signal SD "with the leading edge of the sample / hold pulse by (t2 ', t3', t6 ', t7', t10 ', t11'). Thereby, the videoscope information signal SD ", which is delayed by 1/8 of the cycle period of the clock signal CLK1 from the video head information output terminal 87 as videoscope information output DOUT '' to the processor control circuit 76 output.
Da
in dem oben beschriebenen vierten Ausführungsbeispiel die
2 Bits des Videoskopinformationssignals SD'' während einer
Zyklusperiode des Taktsignals CLK1 übertragen werden, wird
die Übertragungskapazität im Hinblick auf die
Daten des Videoskopinformationssignals SD'' gegenüber dem
dritten Ausführungsbeispiel verdoppelt. Die Zahl an Bits, die
während einer Zyklusperiode des Taktsignals CLK1 übertragen
werden können, ist nicht auf 2 beschränkt, da
3 oder mehr Bits übertragen werden können, wenn
die Zahl der mit der Zeitschaltung 84 erzeugten Abtast-/Halteimpulse
S/H'' vergrößert wird.In the fourth embodiment described above, since the 2 bits of the video head information signal SD "are transmitted during one cycle period of the clock signal CLK1, the transmission capacity with respect to the data of the video head information signal SD" is doubled from the third embodiment. The number of bits that can be transmitted during a cycle period of the clock signal CLK1 is not limited to 2 because 3 or more bits can be transmitted when the number of times with the timer 84 generated sample / hold pulses S / H '' is increased.
Die
Komponenten, welche die bidirektionale Kommunikationseinrichtung
bilden, sind nicht auf die in den vorstehend beschriebenen Ausführungsbeispielen
angegebenen Komponenten beschränkt. Beispielsweise kann
der PNP-Transistor 82 der ersten Kommunikationsschaltung 80 (80')
durch einen NPN-Transistor ersetzt werden, dessen Emitter an einen
negative Versorgungsspannung Vdd angeschlossen ist. Auch kann der
Pull-Down-Widerstand 58 der zweiten Kommunikationsschaltung 50 (50') durch
einen Pull-Down-Widerstand ersetzt werden, dessen eines Ende an
eine positive Spannung angeschlossen ist. Die Polaritäten
der Schwellenspannungen Vth1 und Vth2 müssten umgekehrt
werden. Auch müssten die Polaritäten der in den
Zeitdiagrammen gezeigten Signale umgekehrt werden. So würde
das Videoskopinformationssignal SD (SD', SD'') der positiven Spannung
des verstärkten Takt signal CLK1A (CLK1D) überlagert
werden, wenn sich das verstärkte Taktsignal CLK1A (CLK1D)
im hohen Zustand befindet.The components constituting the bidirectional communication device are not limited to the components specified in the above-described embodiments. For example, the PNP transistor 82 the first communication circuit 80 ( 80 ' ) are replaced by an NPN transistor whose emitter is connected to a negative supply voltage Vdd. Also, the pull-down resistor can 58 the second communication circuit 50 ( 50 ' ) are replaced by a pull-down resistor whose one end is connected to a positive voltage. The polarities of the threshold voltages Vth1 and Vth2 would have to be reversed. Also, the polarities of the signals shown in the timing diagrams would have to be reversed. Thus, the videoscope information signal SD (SD ', SD ") would be superimposed on the positive voltage of the amplified clock signal CLK1A (CLK1D) when the amplified clock signal CLK1A (CLK1D) is high.
Der
in den vorstehend beschriebenen Ausführungsbeispielen angegebene
Pull-Down-Widerstand 58 kann beispielsweise auch durch
einen Feldeffekttransistor, kurz FET, ersetzt werden.The specified in the embodiments described above pull-down resistor 58 For example, it can also be replaced by a field effect transistor, FET for short.
In
den oben beschriebenen Ausführungsbeispielen ist die erste
Kommunikationsschaltung 80 (80') dem Videoprozessor 70 zugeordnet.
Sie kann jedoch auch dem Videoskop 20 zugeordnet sein.In the above-described embodiments, the first communication circuit is 80 ( 80 ' ) the video processor 70 assigned. It can however also the videoscope 20 be assigned.
Die
erfindungsgemäße bidirektionale Kommunikationseinrichtung
ist nicht nur auf ein elektronisches Endoskop anwendbar. Sie kann
auch auf andere Systeme, z. B. Videosysteme, angewandt werden, die
eine bidirektionale Kommunikation erfordern.The
Bi-directional communication device according to the invention
is not only applicable to an electronic endoscope. she can
also to other systems, eg. As video systems, can be applied, the
require bidirectional communication.
ZITATE ENTHALTEN IN DER BESCHREIBUNGQUOTES INCLUDE IN THE DESCRIPTION
Diese Liste
der vom Anmelder aufgeführten Dokumente wurde automatisiert
erzeugt und ist ausschließlich zur besseren Information
des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen
Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt
keinerlei Haftung für etwaige Fehler oder Auslassungen.This list
The documents listed by the applicant have been automated
generated and is solely for better information
recorded by the reader. The list is not part of the German
Patent or utility model application. The DPMA takes over
no liability for any errors or omissions.
Zitierte PatentliteraturCited patent literature
-
- JP 2004-321491 [0003] - JP 2004-321491 [0003]
-
- JP 2004-32149 [0003] - JP 2004-32149 [0003]
-
- JP 2006-6569 [0004] - JP 2006-6569 [0004]