DE102008014411A1

DE102008014411A1 - Signalaufbereitung für einen optischen Codierer

Info

Publication number: DE102008014411A1
Application number: DE102008014411A
Authority: DE
Inventors: Abhay Kumar Rai; Shaik Hameed; Seng Ye Chua
Original assignee: Avago Technologies ECBU IP Singapore Pte Ltd
Current assignee: Avago Technologies International Sales Pte Ltd
Priority date: 2007-03-22
Filing date: 2008-03-14
Publication date: 2008-09-25
Also published as: US20080231326A1; US7554079B2

Abstract

Es wird ein Codierer mit einer Signalaufbereitung eines Emitteransteuersignals beschrieben. In einer Ausführungsform weist der Codierer einen Spitzenkomparator, einen Impulsgenerator, einen Schwellenkomparator und digitale Schaltungen auf. Der Spitzenkomparator gibt ein Spitzenkomparatorsignal aus auf der Grundlage eines Vergleichs eines Eingangssinussignals, das an einem ersten Zeitpunkt gespeichert wurde, mit dem Eingangssinussignal, das an einem zweiten Zeitpunkt gespeichert wurde. Der Impulsgenerator ermittelt eine Spitze des Eingangssinussignals auf der Grundlage des Spitzenkomparatorsignals. Der Schwellenkomparator vergleicht eine Differenzsignalamplitude mit einem Differenzsignalamplitudenfenster bei ungefähr der Spitze des Eingangssinussignals. Die Differenzsignalamplitude ist mit dem Eingangssinussignal verknüpft. Die digitalen Schaltungen erzeugen ein Emittermodifizierungssignal in Reaktion auf eine Feststellung, dass die Differenzsignalamplitude außerhalb des Differenzsignalamplitudenfensters liegt.

Description

ALLGEMEINER STAND DER TECHNIK
Mit der zunehmenden Verwendung von Präzisionsbewegungsdetektionen mittels optischer Codierer benötigt die Industrie einen hochauflösenden Bewegungscodierer mit einer Interpolation zwischen dem 10-fachen und dem 1000-fachen. Herkömmliche mit einem offenen Regelkreis arbeitende optische Bewegungscodierer können solche Anforderungen an eine hohe Auflösung nicht erfüllen. In der Regel sind herkömmliche Codierer mit einer Reihe von Problemen behaftet, wie zum Beispiel Bauteilalterung, Prozess- und Temperaturdrifts, Verschmutzungen auf optischen Oberflächen und anderen Problemen, welche die Auflösung der Codierer beschränken.
Ein herkömmlicher Lösungsansatz, um diese Probleme zu kompensieren, ist die Verwendung von Klasseneinteilungen, Bauelement-Feinabgleich oder Firmware-Kalibrierungen. Allerdings hat jede dieser Implementierungen einige Nachteile. Im Allgemeinen erhöhen diese Lösungen die Testkomplexität, Vergrößern den Chip, Erhöhen die Kosten und/oder erfordern zusätzliche Bondinseln.
Ein weiterer herkömmlicher Lösungsansatz, um diese Probleme zu kompensieren, ist die Verwendung eines Signalaufbereitungs-Rückkopplungssystems. Ein Signalaufbereitungs-Rückkopplungssystem detektiert Signale innerhalb des Codierers, wertet sie aus und führt Kompensierungen durch, um Schwankungen in den detektierten Signalen auszugleichen. Allerdings haben herkömmliche Signalaufbereitungs-Rückkopplungssysteme auch Nachteile. Zum Beispiel implementieren einige herkömmliche Systeme einen Tiefpassfilter zum Herausziehen der Gleichstromkomponente aus einem Eingangssignal. Bei Niederfrequenzanwendungen (zum Beispiel 1 KHz bis 100 KHz), speziell bei der Bewegungsdetektion, verwendet der Tiefpassfilter einen sehr großen passiven Kondensator oder aktive Filter. Außerdem reagieren viele herkömmliche Signalaufbereitungs-Rückkopplungssysteme empfindlich auf Prozessschwankungen, wenn sie ohne Bauelement-Feinabgleich implementiert werden.
KURZDARSTELLUNG DER ERFINDUNG
Es wird ein Codierer mit Signalaufbereitung eines Emitteransteuersignals beschrieben. In einer Ausführungsform weist der Codierer einen Spitzenkomparator, einen Impulsgenerator, einen Schwellenkomparator und digitale Schaltungen auf. Der Spitzenkomparator ist dafür konfiguriert, ein Spitzenkomparatorsignal auf der Grundlage eines Vergleichs eines Eingangssinussignals, das an einem ersten Zeitpunkt gespeichert wurde, mit dem Eingangssinussignal, das an einen zweiten Zeitpunkt gespeichert wurde, auszugeben. Der Impulsgenerator ist dafür konfiguriert, eine Spitze des Eingangssinussignals auf der Grundlage des Spitzenkomparatorsignals zu bestimmen. Der Schwellenkomparator ist dafür konfiguriert, eine Differenzsignalamplitude mit einem Differenzsignalamplitudenfenster bei ungefähr der Spitze des Eingangssinussignals zu vergleichen. Die Differenzsignalamplitude ist mit dem Eingangssinussignal verknüpft. Die digitalen Schaltungen sind dafür konfiguriert, in Reaktion auf eine Feststellung, dass die Differenzsignalamplitude außerhalb des Differenzsignalamplitudenfensters liegt, ein Emittermodifizierungssignal zu erzeugen. Es werden noch weitere Ausführungsformen der Vorrichtung beschrieben.
Ausführungsformen eines Verfahrens werden ebenfalls beschrieben. In einer Ausführungsform ist das Verfahren ein Verfahren zum Aufbereiten eines Emitteransteuersignals eines optischen Codierers. Das Verfahren weist auf das Vergleichen eines Eingangssinussignals, das an einem ersten Zeitpunkt gespeichert wurde, mit dem Eingangssinussignal, das an einem zweiten Zeitpunkt gespeichert wurde, um eine Spitze des Eingangssinussignals zu bestimmen, das Vergleichen einer Differenzsignalamplitude mit einem Differenzsignalamplitudenfenster bei ungefähr der Spitze des Eingangssinussignals, und das Erzeugen eines Emittermodifizierungssignals in Reaktion auf eine Feststellung, dass die Differenzsignalamplitude außerhalb des Differenzsignalamplitudenfensters liegt. Andere Ausführungsformen des Verfahrens werden ebenfalls beschrieben.
Weitere Aspekte und Vorteile von Ausführungsformen der vorliegenden Erfindung gehen aus der folgenden detaillierten Beschreibung in Verbindung mit den begleitenden Zeichnungen hervor, die beispielhaft die Prinzipien der vorliegenden Erfindung veranschaulichen.
KURZE BESCHREIBUNG DER ZEICHNUNGEN
1 zeigt ein Schaltbild einer Ausführungsform eines optischen Codierers.
2 zeigt ein Schaltbild einer Ausführungsform der Signalaufbereitungsschaltung des in 1 gezeigten optischen Codierers.
3 zeigt ein Schaltbild einer Ausführungsform des Impulsgenerators der in 2 gezeigten Signalaufbereitungsschaltung.
4 zeigt ein Schaltbild einer weiteren Ausführungsform des Impulsgenerators der in 2 gezeigten Signalaufbereitungsschaltung.
5 zeigt ein Wellendiagramm von verschiedenen Signalen, die zu der in 2 gezeigten Signalaufbereitungsschaltung gehören.
6 zeigt ein Schaltbild eines Differenzsignalamplitudenfensters relativ zu einem Eingangsdifferenzsignal.
7 zeigt ein Schaltbild einer Ausführungsform eines Verfahrens zum Betreiben des in 1 gezeigten optischen Codierers.
8 zeigt ein Schaltbild einer weiteren Ausführungsform eines Verfahrens zum Betreiben des in 1 gezeigten optischen Codierers.
9 zeigt ein Schaltbild einer alternativen Ausführungsform einer Signalaufbereitungsschaltung.
10 zeigt ein Schaltbild einer alternativen Ausführungsform einer Signalaufbereitungsschaltung zum Detektieren eines Spitzenwertes, anstelle eines Spitze-zu-Spitze-Wertes, eines Eingangssignals.
In dieser Beschreibung können ähnliche Bezugszahlen zum Kennzeichnen ähnlicher Elemente verwendet werden.
DETAILLIERTE BESCHREIBUNG
1 zeigt ein Schaltbild einer Ausführungsform eines optischen Codierers 100. Der veranschaulichte optische Codierer 100 weist auf einen Emitter 102, ein Codierelement 104, eine Fotodiodenanordnung 106, Signalverarbeitungsschaltungen 108 und eine Signalaufbereitungsschaltung 110. Der Emitter 102 weist auf eine Lichtquelle 112 und eine Kollimationslinse 114. In einer Ausführungsform ist die Lichtquelle 102 eine Leuchtdiode (LED), obwohl auch andere Arten von Lichtquellen 102 verwendet werden können.
Die Lichtquelle 102 sendet ein optisches Signal 116, wie zum Beispiel Infrarot- oder sichtbares Licht, durch die Kollimationslinse 114 in Richtung des Codierelements 104 aus. In einer Ausführungsform ist das Codierelement 104 eine durchlässige Codierscheibe mit einer oder mehreren Spuren aus Positionierungs- und/oder Indexierungssegmenten. Die Positionierungs- und/oder Indexierungsspuren ermöglichen es dem optischen Signal 116, durch das Codierelement 104 hindurch in einem modulierten Muster übertragen zu werden, das durch die Fotodetektoranordnung 106 detektiert wird. Alternativ kann das Codierelement 104 ein Codestreifen oder eine andere Art eines Codierelements sein. Des Weiteren können, obgleich in dem optischen Codierer 100 von 1 ein durchlässiges Codierelement 104 gezeigt ist, andere optische Codierer reflektierende oder abbildende Codierelemente verwenden.
In einer Ausführungsform weist die Fotodiodenanordnung 106 mehrere Fotodioden auf, die dafür konfiguriert sind, das optische Signal 116 zu detektieren, das durch das Codierelement 104 hindurchgelassen wurde. Zum Beispiel weist eine Ausführungsform der Fotodiodenanordnung 106 sechs einzelne Fotodioden auf, obgleich in anderen Ausführungsformen auch weniger oder mehr Fotodioden in der Fotodiodenanordnung 106 implementiert sein können. Allgemein wandelt die Fotodiodenanordnung 106 das detektierte Lichtmuster aus dem modulierten optischen Signal 116 in ein oder mehrere elektrische Signale zum Verarbeiten durch die Signalverarbeitungsschaltungen 108 um.
Die Genauigkeit der Signalverarbeitung kann durch die Auflösung der erzeugten elektrischen Signale begrenzt sein, so dass einige Ausführungsformen des optischen Codierers 100 eine Interpolationsschaltung 118 enthalten, um die Auflösung des optischen Codierers 100 zu erhöhen. Genauer gesagt, interpoliert die Interpolationsschaltung 118 Werte relativ zu den elektrischen Signalen, um die Genauigkeit des optischen Codierers 100 zu erhöhen.
In einer Ausführungsform weisen die elektrischen Signale, die durch die Fotodiodenanordnung 106 erzeugt werden, ein Sinus-Differenzstromsignal (d. h. eine Sinusdifferenz), ein Kosinus-Differenzstromsignal (d. h. eine Kosinusdifferenz) und ein Bezugs-Differenzsignal (d. h. eine Bezugsdifferenz) auf. Das Sinus-Differenzstromsignal wird gekennzeichnet als: I_sin+ I_sin–; das Kosinus-Differenzstromsignal wird gekennzeichnet als: I_cos+ I_cos–; und das Bezugs-Differenzstromsignal wird gekennzeichnet als: I_r+ I_r–.
Die Signalverarbeitungsschaltungen 108 verwenden dann diese elektrischen Signale, um zum Beispiel die Geschwindigkeit in einem Bewegungssensor zu bestimmen. In einer Ausführungsform werden diese Stromsignale zum Beispiel mittels eines oder mehrerer Transimpedanzverstärker (TIVs) in Spannungssignale umgewandelt. Zum Beispiel können I_sin+ und I_sin– ein Eingangsdifferenzstromsignal in einen Transimpedanzverstärker sein, der einen Differenzspannungsausgang V_IP und V_IN erzeugt. Eine oder beide der Signalkomponenten dieses Differenzspannungssignals können als Eingangsspannungen bezeichnet werden, weil sie als Eingangssignale in die Signalaufbereitungsschaltung 110 verwendet werden können. Die anderen Differenzstromsignale können ebenfalls in entsprechende Differenzspannungssignale umgewandelt werden.
Im Allgemeinen wird eine Signalaufbereitung zur Detektion, Auswertung und Korrektur der Sinussignalamplitude verwendet, so dass die Sinussignalamplitude unabhängig von Alterung, Temperaturdrifts oder Prozessschwankungen relativ konstant ist. Genauer gesagt, verkleinert eine Signalaufbereitung die Differenzsignalamplitude, wenn sie zu hoch ist (zum Beispiel infolge von Prozessschwankungen oder Temperaturdrifts), und vergrößert die Differenzsignalamplitude, wenn sie zu niedrig ist (zum Beispiel infolge von Alterung, Prozessschwankungen oder Temperaturdrifts).
Der komplette Signalaufbereitungszyklus kann in drei Operationen unterteilt werden, und zwar: Detektion des Auftretens einer Spitze, Messung eines Spitze-zu-Spitze-Wertes und Vergleich mit einem Referenzwert, und Inkrementieren oder Dekrementieren einer Vorspannung zum entsprechenden Justieren des Emitterstroms. Es ist zu beachten, dass, obgleich die im vorliegenden Text beschriebene Ausführungsform den Spitze-zu-Spitze-Wert der Sinussignalamplitude verwendet, andere Ausführungsformen eine Signalaufbereitungsschaltung 110 implementieren können, die den Spitzenwert verwendet. Wenn nur der Spitzenwert verwendet wird, kann die Signalaufbereitungsschaltung 110 einen einzelnen Eingang von entweder der positiven Eingangsspannung V_IP oder der negativen Eingangsspannung V_IN empfangen (wie in 10 gezeigt). Weitere Details einer beispielhaften Ausführungsform der Signalaufbereitungsschaltung 110 werden mit Bezug auf 2 ausführlicher gezeigt und beschrieben.
Die Signalaufbereitungsschaltung 110 gibt letztendlich ein analoges Emittermodifizierungssignal aus, um einen Transistor 120 zu steuern, der mit der Emitter-Lichtquelle 112 gekoppelt ist. In einer Ausführungsform ist der Transistor 120 ein bipolarer Sperrschicht-Transistor (BST). Das Emittermodifizierungssignal steuert die Basisspannung des bipolaren Sperrschicht-Transistors 120 und erhöht oder verringert somit den Emitterstrom zu dem Emitter 102 sowie die Eingangsdifferenzsignalamplitude. Der Emitter 102 und der Transistor 120 sind auch mit einem Belastungswiderstand 122, einer Erdungsreferenz 124 und einer Signalquelle 126 gekoppelt.
2 zeigt ein Schaltbild einer Ausführungsform der Signalaufbereitungsschaltung 110 des in 1 gezeigten optischen Codierers 100. Die veranschaulichte Signalaufbereitungsschaltung 110 weist einen Spitzendetektor 130 und eine Differenzsignalschaltung 140 auf. Allgemein detektiert der Spitzendetektor eine Auftreten einer Spitze eines Eingangssinussignals, wie zum Beispiel der positiven Eingangsspannung V_IP. Die Differenzsignalschaltung 140 erzeugt das Emittermodifizierungssignal, um den Emitterstrom zu der Emitterschaltung 160 (in durchbrochener Linie gezeigt), einschließlich der Emitter-Lichtquelle 112, zu justieren.
In einer Ausführungsform weist der Spitzendetektor 130 einen geschalteten Kondensatorkreis 132, einen Spitzenkomparator 134 und einen Impulsgenerator 136 auf. Der geschaltete Kondensatorkreis 132 empfängt das Eingangssinussignal sowie ein Taktsignal, CLK, und tastet das Eingangssinussignal zu verschiedenen Zeitpunkten entsprechend dem Taktsignal ab. In einer Ausführungsform sind die Kondensatoren C1 und C2 angepasste Kondensatoren. Zum Beispiel tastet der Kondensator C1 das Eingangssinussignal auf einem niedrigen Taktpegel ab (in 5 als Φ2 gekennzeichnet). Gleichermaßen tastet der Kondensator C2 das Eingangssinussignal auf einem hohen Taktpegel ab (in 5 als Φ1 gekennzeichnet).
In einer Ausführungsform vergleicht der Spitzenkomparator 134 die in den Kondensatoren C1 und C2 gespeicherten Abtastungen und gibt ein Spitzenkomparatorsignal Comp_Out aus. Der Spitzenkomparator 134 kann ein verriegelter Komparator sein. Das Spitzenkomparatorsignal zeigt an, ob die im Kondensator C2 gespeicherte Abtastung einen höheren oder einen niedrigeren Wert als die Abtastung hat, die im Kondensator C1 gespeichert ist. Wenn zum Beispiel die in C2 gespeicherte Abtastung höher ist als die in C1 gespeicherte Abtastung, so gibt der Spitzenkomparator 134 eine logische "0" aus, um anzuzeigen, dass das Eingangssinussignal im zeitlichen Verlauf größer wird. Wenn jedoch die im Kondensator C2 gespeicherte Abtastung niedriger ist als die im Kondensator C1 gespeicherte Abtastung, so gibt der Spitzenkomparator eine logische "1" aus, um anzuzeigen, dass das Eingangssinussignal im zeitlichen Verlauf kleiner wird. Der Wechsel von einer logischen "0" zu einer logischen "1" zeigt das Auftreten einer positiven Spitze in dem Eingangssinussignal an. Gleichermaßen zeigt der Wechsel von einer logischen "1" zu einer logischen "0" das Auftreten einer negativen Spitze, oder eines Tals, an. In einer Ausführungsform wird der Spitzenkomparator 134 durch das Taktsignal in dem Eingangssinussignal getaktet.
Es ist zu beachten, dass diese Benennungen der positiven und negativen Spitzen des Eingangssinussignals relativ zu den tatsächlichen Spitzen des Eingangssinussignals genähert sind. In jedem Fall liegen die Benennungen der positiven und negativen Spitzen des Eingangssinussignals höchstens einen Taktzyklus nach der tatsächlichen Spitze, je nachdem, wann der Spitzenkomparator 134 den Richtungswechsel des Eingangssinussignals detektiert. Wenn zum Beispiel eine Abtastung bei der tatsächlichen Spitze des Eingangssinussignals im Kondensator C1 gespeichert wird und eine anschließende Abtastung einen halben Taktzyklus später im Kondensator C2 gespeichert wird, so erfolgt der Vergleich dieser gespeicherten Abtastungen an der nächsten ansteigenden Flanke des Taktzyklus, die einen vollen Taktzyklus nach der Speicherung der Abtastung im Kondensator C1 auftritt. Darum ist die Benennung der positiven Spitze genähert, weil sie bis einen Taktzyklus nach der tatsächlichen Spitze des Eingangssinussignals auftritt.
In einer Ausführungsform empfängt der Impulsgenerator 136 das Spitzenkomparatorsignal und erzeugt einen Schaltimpuls SW für jeden Zyklus des Spitzenkomparatorsignals. Zum Beispiel kann der Impulsgenerator 136 einen Impuls an der ansteigenden Flanke des Spitzenkomparatorsignals erzeugen, welcher der positiven Spitze des Eingangssinussignals entspricht. Ein beispielhafter Impulsgenerator 136 zum Erzeugen eines Impulses an der ansteigenden Flanke des Spitzenkomparatorsignals ist in 3 gezeigt. Alternativ kann der Impulsgenerator 136 einen Impuls an der abfallenden Flanke des Spitzenkomparatorsignals erzeugen, welcher der negativen Spitze des Eingangssinussignals entspricht. Ein beispielhafter Impulsgenerator 136 zum Erzeugen eines Impulses an der abfallenden Flanke des Spitzenkomparatorsignals ist in 4 gezeigt. Der Schaltimpuls SW wird verwendet, um andere Komponenten der Signalaufbereitungsschaltung 110 zu steuern, wie zum Beispiel die Schalter S3, S4, und S5 und die Schwellenkomparatoren 142 und 144 der Differenzsignalschaltung 140. Es ist zu beachten, dass die im vorliegenden Text beschriebenen Signalkonventionen beispielhaft sind. Einige Ausführungsformen des Impulsgenerators 136 und anderer Komponenten der Signalaufbereitungsschaltung 110 können so implementiert werden, dass sie mit einer alternativen Signalkonvention für positiv und negativ oder logisches "high" und logisches "low" kompatibel sind.
In einer Ausführungsform weist die Differenzsignalschaltung 140 einen Hochschwellenkomparator 142, einen Niedrigschwellenkomparator 144, digitale Schaltungen 146 und einen Digital-Analog-Wandler (DAW) 148 auf. In einer Ausführungsform weisen die digitalen Schaltungen 146 auch einen Zähler 150 auf.
Der Hoch- und der Niedrigschwellenkomparator 142 und 144 vergleichen eine Differenzsignalamplitude, V_AMP, mit hohen und niedrigen Fensterschwellen eines Differenzsignalamplitudenfensters. Ein Beispiel eines Differenzsignalamplitudenfensters ist mit Bezug auf 6 gezeigt und wird mit Bezug auf 6 ausführlicher beschrieben. Um die Differenzsignalamplitude mit den hohen und niedrigen Fensterschwellen zu vergleichen, können die Schwellenkomparatoren 142 und 144 praktisch ein Spannungspotenzial V_x, das in dem Kondensator C3 entwickelt wird, mit der Summierung einer Bezugsspannung V_REF und jeder der Schwellenspannungen V_{TH_HIGH} und V_{TH_LOW}, vergleichen. Das Spannungspotenzial V_x, das in dem Kondensator C3 entwickelt wird, ist durch die folgende Gleichung gegeben: Vx = VREF + (VIP – VIN) = VREF + VAMP,wobei VAMP = VIP – VIN
Als ein Beispiel vergleicht der Hochschwellenkomparator 142 das Spannungspotenzial V_x, das in dem Kondensator C3 entwickelt wird, mit V_REF + V_{TH_HIGH}. Gleichermaßen vergleicht der Niedrigschwellenkomparator 144 das Spannungspotenzial V_x, das in dem Kondensator C3 entwickelt wird, mit V_REF + V_{TH_LOW}. Da V_REF in V_x und den Eingangsbezugssignalen in die Hoch- und Niedrig-Komparatoren 142 und 144 das gleiche ist, hängt der Vergleich allein von der Differenzsignalamplitude V_AMP und den hohen und niedrigen Fensterschwellen ab. Wenn also die Differenzsignalamplitude V_AMP größer ist als die hohe Fensterschwelle V_{TH_HIGH}, so gibt der Hochschwellenkomparator 142 zum Beispiel ein logisches "high"-Signal aus. Anderenfalls gibt der Hochschwellenkomparator 142 ein logisches "low"-Signal aus. Wenn die Differenzsignalamplitude V_AMP größer als die niedrige Fensterschwelle V_{TH_LOW} ist, so gibt der Niedrigschwellenkomparator 144 gleichermaßen zum Beispiel ein logisches "high"-Signal aus. Anderenfalls gibt der Niedrigschwellenkomparator 144 ein logisches "low"-Signal aus.
In einer Ausführungsform verwenden die digitalen Schaltungen 146 die Ausgänge der Schwellenkomparatoren 142 und 144 zum Erzeugen eines Emittermodifizierungssignals, das dann durch den DAW 148 von einem digitalen Signal in ein analoges Signal umgewandelt wird und zu der Emitterschaltung 160 übertragen wird. Ein Beispiel des Betriebes der Differenzsignalschaltung 140 ist unten beschrieben.
Wenn die Eingangsdifferenzsignalamplitude größer ist als die hohe Fensterschwelle V_{TH_HIGH}, so haben beide Schwellenkomparatoren 142 und 144 ein "high" am Ausgang, wie oben beschrieben, und die digitalen Schaltungen 146 erzeugen einen kleineren N-Bit-Bitstrom. Dies verringert die Basisspannung des bipolaren Sperrschicht-Transistors 120 und verringert ebenfalls den Emitterstrom. Darum wird die Eingangsdifferenzsignalamplitude verkleinert. Wenn im Gegensatz dazu die Eingangsdifferenzsignalamplitude kleiner als die niedrige Fensterschwelle V_{TH_LOW} ist, so haben beide Schwellenkomparatoren 142 und 144 ein "low" am Ausgang, und die digitalen Schaltungen 146 erzeugen einen größeren N-Bit-Bitstrom. Dies erhöht die Basisspannung des bipolaren Sperrschicht-Transistors 120 und erhöht ebenfalls den Emitterstrom. Darum wird die Eingangsdifferenzsignalamplitude vergrößert. Wenn die Eingangsdifferenzsignalamplitude innerhalb des vorgesehenen Differenzsignalamplitudenfensters liegt, so gibt der Hochschwellenkomparator 142 ein logisches "low"-Signal aus, und der Niedrigschwellenkomparator 144 gibt ein logisches "high"-Signal aus. Dementsprechend bleibt der N-Bit-Bitstrom der gleiche wie der vorherige Wert. In einer Ausführungsform sind die digitalen Schaltungen 146 außerdem dafür konfiguriert, ein Fehlersignal auszugeben, wenn die Eingangsdifferenzsignalamplitude außerhalb eines detektierbaren Bereichs liegt.

Wenn die digitalen Schaltungen 146 einen Zähler 150 enthalten, so kann eine einfachere Implementierung darin bestehen, den N-Bit-Zähler 150 auf der Grundlage der Ausgänge der Hoch- und Niedrigschellenkomparatoren 142 und 144 ein Bit auf einmal entweder aufwärts oder abwärts zählen zu lassen. Zum Beispiel kann der Zähler 150 entsprechend Tabelle 1 unten vorgehen. Es ist zu beachten, dass diese Implementierung mit dem Zähler 150 mehrere Iterationen in Anspruch nehmen kann, um die Eingangsdifferenzsignalamplitude auf einen Wert innerhalb des vorgesehenen Differenzsignalamplitudenfensters zu bewegen, je nachdem wie sehr die Differenzsignalamplitude von der hohen und der niedrigen Fensterschwelle abweicht.

Signal Spitze-Spitze	Hochschwellenkomparator	Niedrigschwellenkomparator	N-Bit-Zähler
> vorgesehenes Fenster	HIGH	HIGH	Aufwärts zählen
< vorgesehenes Fenster	LOW	LOW	Abwärts zählen
Innerhalb des vorgesehenen Fensters	LOW	HIGH	Unverändert

Tabelle 1. Zählerbetrieb auf der Basis von Schwellenkomparator-Ausgängen.

3 zeigt ein Schaltbild einer Ausführungsform des Impulsgenerators 136 der in 2 gezeigten Signalaufbereitungsschaltung 110. Der Impulsgenerator 136 von 3 ist dafür konfiguriert, einen Impuls zu erzeugen, wenn eine positive Spitze in dem Eingangssinussignal auftritt. Der veranschaulichte Impulsgenerator 136 enthält einen Pufferspeicher 162, einen Inverter 164 und ein NOR-Gatter 166. Der Pufferspeicher 162 speichert jedes Spitzenkomparatorsignal für einen einzelnen Zyklus des Taktsignals. Der Inverter 164 invertiert das Spitzenkomparatorsignal. Auf diese Weise arbeitet das NOR-Gatter 166 mit dem invertierten Spitzenkomparatorsignal des momentanen Taktzyklus und dem gespeicherten Spitzenkomparatorsignal des vorherigen Taktzyklus.
Wenn das Spitzenkomparatorsignal bei der positiven Spitze auf "high" geht, so invertiert der Inverter 164 das "high"-Signal zu einem "low"-Signal und der D-Flipflop 162 gibt ein "low"-Signal aus dem vorherigen Taktzyklus aus, so dass das NOR-Gatter 166 ein logisches "high"-Signal ausgibt. Beim nächsten Taktzyklus invertiert der Inverter 164 weiterhin das "high"-Signal zu einem "low"-Signal, aber der D-Flipflop 162 gibt ein "high"-Signal aus, das während des vorherigen Zyklus' gespeichert wurde, so dass das NOR-Gatter 166 zu einem "low"-Signal zurückkehrt. Wenn des Weiteren das Spitzenkomparatorsignal bei der negativen Spitze auf "low" geht, so invertiert der Inverter 164 das "low"-Signal zu einem "high"-Signal und der D-Flipflop 162 gibt ein "high"-Signal aus dem vorherigen Taktzyklus aus, so dass das NOR-Gatter 166 weiterhin ein logisches "low"-Signal ausgibt. Auf diese Weise gibt der in 3 gezeigte Impulsgenerator 136 ein Schaltimpulssignal für einen einzelnen Taktzyklus aus, wenn das Spitzenkomparatorsignal ungefähr bei der positiven Spitze des Eingangssinussignals auf "high" geht. Eine beispielhafte Wellenform ist in 5 gezeigt, um den Schaltimpuls an der positiven Spitze des Eingangssinussignals dazustellen.
4 zeigt ein Schaltbild einer weiteren Ausführungsform des Impulsgenerators 136 der in 2 gezeigten Signalaufbereitungsschaltung 110. Im Gegensatz zu dem Impulsgenerator 136 von 3 gibt der Impulsgenerator 136 von 4 ein Schaltimpulssignal für einen einzelnen Taktzyklus aus, wenn das Spitzenkomparatorsignal ungefähr bei der negativen Spitze des Eingangssinussignals auf "low" geht. Der veranschaulichte Impulsgenerator 136 von 4 weist einen D-Flipflop 162, einen Inverter 164 und ein AND-Gatter 168 auf. Der Pufferspeicher 162 und der Inverter 164 funktionieren wie oben beschrieben. Das AND-Gatter 168 arbeitet mit dem invertierten Spitzenkomparatorsignal des momentanen Taktzyklus und dem gespeicherten Spitzenkomparatorsignal des vorherigen Taktzyklus, ähnlich dem oben beschriebenen NOR-Gatter 166.
Als ein Beispiel des Betriebes des Impulsgenerators 136 von 4 invertiert der Inverter 164, wenn das Spitzenkomparatorsignal bei der negativen Spitze auf "low" geht, das "low"-Signal zu einem "high"-Signal, und der D-Flipflop 162 gibt ein "high"-Signal aus dem vorherigen Taktzyklus aus, so dass das AND-Gatter 168 ein logisches "high"-Signal ausgibt. Beim nächsten Taktzyklus invertiert der Inverter 164 weiterhin das "low"-Signal zu einem "high"-Signal, aber der D-Flipflop 162 gibt ein "low"-Signal aus, das während des vorherigen Zyklus gespeichert wurde, so dass das AND-Gatter 168 zu einem "low"-Signal zurückkehrt. Wenn des Weiteren das Spitzenkomparatorsignal bei der positiven Spitze auf "high" geht, so invertiert der Inverter 164 das "high"-Signal zu einem "low"-Signal und der Pufferspeicher 162 gibt ein "low"-Signal aus dem vorherigen Taktzyklus aus, so dass das AND-Gatter 168 weiterhin ein logisches "low"-Signal ausgibt. Eine beispielhafte Wellenform ist in 5 gezeigt, um den Schaltimpuls an der negativen Spitze des Eingangssinussignals darzustellen. Auch hier ist zu beachten, dass die im vorliegenden Text beschriebenen Signalkonventionen von positiv und negativ und "high" und "low" in anderen Implementierungen der Signalaufbereitungsschaltung 110 verändert werden können. Dementsprechend können die Logikgatter und andere Komponenten des Impulsgenerators 136 ebenfalls verändert werden, um sie an die Signalkonvention anzupassen, die von der Signalaufbereitungsschaltung 110 verwendet wird.
5 zeigt ein Wellendiagramm 170 von verschiedenen Signalen, die zu der in 2 gezeigten Signalaufbereitungsschaltung 110 gehören. Insbesondere weist das Wellendiagramm 170 das Eingangssinussignal V_IP, das Taktsignal CLK, das Spitzenkomparatorsignal Comp_Out, und zwei alternative Schaltimpulssignale SW_POSITIV und SW_NEGATIV auf. Wie oben erläutert, zeigt das positive Schaltimpulssignal das Auftreten einer positiven Spitze des Eingangssinussignals an, und das negative Schaltimpulssignal zeigt das Auftreten einer negativen Spitze oder eines Tals des Eingangssinussignals an. Außerdem zeigt das Wellendiagramm 170 den hohen Pegel (d. h. Φ1) und den niedrigen Pegel (d. h. Φ2) des Taktsignals CLK an.
Mit Bezug auf das Eingangssinussignal zeigen die Zeitrahmen T1 und T2 Zeitpunkte an, an denen das Eingangssinussignal ansteigt bzw. abfällt. In einer Ausführungsform steigt das Eingangssinussignal während des Zeitrahmens T1 gleichförmig an, und dann nimmt es gleichförmig während des Zeitrahmens T2 ab. Der Übergang von dem Zeitrahmen T1 zu dem Zeitrahmen T2 ist der Zeitpunkt, wo das Eingangssignal seinen positiven Spitzenwert erreicht. Der Übergang von dem Zeitrahmen T2 zu dem Zeitrahmen T1 ist der Zeitpunkt, wo das Eingangssignal seinen negativen Spitzenwert erreicht.
Wie oben beschrieben, speichert der Kondensator C1, wenn der Kondensator C2 im Moment Φ2 mit dem Eingangssinussignal verbunden wird, die Ladung der vorherigen Abtastung, die im Moment Φ1 aufgenommen wurde. Darum hat der Kondensator C2 während des Zeitrahmens T1 ein höheres Potenzial als der Kondensator C1, weil das Eingangssinussignal gleichförmig ansteigt. Dies zwingt den Spitzenkomparator 134, während des Zeitrahmens T1 ein logisches "low" an seinem Ausgang beizubehalten. In einer Ausführungsform ist der Spitzenkomparator 134 ein verriegelter Komparator, so dass der Spitzenkomparator 134 weiterhin für jeden Taktzyklus auf einem "low"-Pegel bleibt, bis das Eingangssinussignal seinen Spitzenwert erreicht. Anschließend hat der Kondensator C2 während des Zeitrahmens T2 ein niedrigeres Potenzial als der Kondensator C1, weil das Eingangssinussignal gleichförmig abnimmt. Dies zwingt den Spitzenkomparator 134 an seinem Ausgang einen "high"-Pegel anzunehmen. Der Übergang von "low" zu "high" in dem Spitzenkomparator 134 ermöglicht dem Impulsgenerator 136 das Erzeugen eines Schaltimpulses SW, um den Kondensator C3 von dem Eingangssinussignalpfad V_IP und V_IN zu isolieren und mit dem positiven Anschluss der Schwellenkomparatoren 142 und 144 von 2 zu verbinden, um das Spannungspotenzial V_x mit den Schwellenbezugsspannungen zu vergleichen.
6 zeigt ein Schaltbild eines Differenzsignalamplitudenfensters 180 relativ zu einem Eingangsdifferenzsignal. Wie oben erläutert, wird das Differenzsignalamplitudenfenster 180 durch die niedrige Fensterschwelle V_{TH_LOW} und die hohe Fensterschwelle V_{TH_HIGH} definiert.
7 zeigt ein Schaltbild einer Ausführungsform eines Verfahrens 200 zum Betreiben des in 1 gezeigten optischen Codierers 100. Obgleich auf den optischen Codierer 100 von 1 Bezug genommen wird, können Ausführungsformen des Verfahrens 200 auch in Verbindung mit anderen Arten von Codierern implementiert werden.
Bei Block 202 detektiert der Spitzendetektor 130 das Auftreten einer Spitze des Eingangssinussignals. Bei Block 204 misst die Signalaufbereitungsschaltung 110 den Spitze-zu-Spitze-Wert des Eingangssinussignals. In einer Ausführungsform wird der Kondensator C3 zum Messen des Spitze-zu-Spitze-Wertes des Eingangssinussignals verwendet. Alternativ kann eine andere Implementierung der Signalaufbereitungsschaltung 110 dafür konfiguriert sein, den Spitze-zu-Spitze-Wert des Eingangssinussignals zu messen. In einer weiteren Ausführungsform kann die Signalaufbereitungsschaltung 110 dafür konfiguriert sein, einen Spitzenwert anstelle des Spitze-zu-Spitze-Wertes zu messen, wie oben beschrieben. Ein Beispiel einer Signalaufbereitungsschaltung, die dafür konfiguriert ist, einen Spitzenwert anstelle eines Spitze-zu-Spitze-Wertes zu messen, wird ausführlicher mit Bezug auf 10 gezeigt und beschrieben.
Bei Block 206 vergleichen die Schwellenkomparatoren 142 und 144 den Spitze-zu-Spitze-Wert des Eingangssinussignals mit einem oder mehreren Bezugssignalen. Zum Beispiel kann die Differenzsignalamplitude mit einer hohen Fensterschwelle und einer niedrigen Fensterschwelle verglichen werden. Bei Block 208 bestimmen die digitalen Schaltungen 146, ob sich die Differenzsignalamplitude innerhalb des Differenzsignalamplitudenfensters 180 befindet. Wenn das der Fall ist, so erfolgt keine Änderung am Emitteransteuersignal, wie in Block 210 angegeben. Anderenfalls, wenn sich die Differenzsignalamplitude nicht innerhalb des Differenzsignalamplitudenfensters 180 befindet, bestimmen die digitalen Schaltungen 146 bei Block 212, ob sich die Differenzsignalamplitude unterhalb sowohl der hohen als auch der niedrigen Fensterschwelle befindet. Bei Block 214 erzeugen die digitalen Schaltungen 146, wenn sich die Differenzsignalamplitude unterhalb sowohl der hohen als auch der niedrigen Fensterschwelle befindet, ein Emittermodifizierungssignal, um das Ansteuersignal zu dem Emitter 102 zu erhöhen. Anderenfalls erzeugen die digitalen Schaltungen 146 bei Block 216, wenn sich die Differenzsignalamplitude oberhalb sowohl der hohen als auch der niedrigen Fensterschwelle befindet, ein Emittermodifizierungssignal, um das Ansteuersignal zu dem Emitter 102 zu verringern. Das dargestellte Verfahren 200 endet dann.
8 zeigt ein Schaltbild einer weiteren Ausführungsform eines Verfahrens 220 zum Betreiben des in 1 gezeigten optischen Codierers 100. Obgleich auf den optischen Codierer 100 von 1 Bezug genommen wird, können Ausführungsformen des Verfahrens 220 auch in Verbindung mit anderen Arten von Codierern implementiert werden.
Bei Block 222 beginnt das dargestellte Verfahren 220 mit einer Einschalt-Rücksetzung des optischen Codierers 100. Bei Block 224 wird der Zähler 150 auf einen Standardvorgabe-Zählerwert gesetzt. In einer Ausführungsform ermittelt der Zähler 150 die Anzahl an Bits des N-Bit-Bitstroms aus den digitalen Schaltungen 146 zu dem DAW 148.
Bei Block 226 ermittelt der optische Codierer 100, ob die Signalaufbereitung aktiviert ist. Wenn die Signalaufbereitung nicht aktiviert ist, so geht der optische Codierer 100 nicht dazu über, wenigstens einige der Signalaufbereitungsoperationen zu implementieren. Wenn hingegen die Signalaufbereitung aktiviert ist, so geht der optische Codierer 100 dazu über die Signalaufbereitung, wie gezeigt, zu implementieren.
Es gibt viele Möglichkeiten für eine Deaktivierung der Signalaufbereitungsfunktion. In einer Ausführungsform kann die Signalaufbereitung mittels eines dedizierten Anschlussstiftes in dem Chip, auf dem die Interpolatorschaltung 118 implementiert ist, aktiviert und deaktiviert werden. Das Verbinden dieses Anschlussstiftes mit einem logischen "high"-Signal verbindet das Signal, das von einem Transimpedanzverstärker kommt, mit einem Signalaufbereitungspfad durch einen Schalter. Das Verbinden dieses Anschlussstiftes mit einem logischen "low"-Signal umgeht den Signalaufbereitungspfad, und das Eingangsdifferenzsignal geht direkt zur nächsten Stufe. In einer weiteren Ausführungsform kann die Signalaufbereitung mittels Software, Firmware oder digitaler Steuerung aktiviert und deaktiviert werden. Zum Beispiel kann die Software, Firmware oder digitale Steuerung kontinuierlich ein RESET-Signal in den Aufwärts/Abwärts-Zähler 150 der digitalen Schaltungen 146 einspeisen. Auf diese Weise behält der Zähler 150 den Standardvorgabewert der Zählung bei, der einen analogen Standardvorgabewert hat, der in den bipolaren Sperrschicht-Transistor 120 eingespeist wird. In einer weiteren Ausführungsform kann eine andere Art von Software, Firmware oder digitaler Steuerung implementiert werden. Nach der Aktivierung der Signalaufbereitung für einige Zeit kann verhindert werden, dass das Taktsignal CLK den Spitzenkomparator 134 so taktet, dass die Signalaufbereitungsschleife deaktiviert wird. Insbesondere behält der Zähler 150 den vorherigen Zählwert bei, und darum wird während der Zeit, in der das Taktsignal CLK angehalten wird, das gleiche Emittermodifizierungssignal an den bipolaren Sperrschicht-Transistor gesendet.
Bei Block 228 ermittelt der Spitzendetektor 130, ob eine Spitze des Eingangssinussignals detektiert wird. Wenn keine Spitze detektiert wird, so tastet der Spitzendetektor 130 das Eingangssinussignal weiter ab, bis ein Auftreten einer Spitze detektiert wird. Sobald eine Spitze detektiert wird, vergleicht die Differenzsignalschaltung 140 bei Block 230 die Differenzsignalamplitude mit einer oder mehreren Bezugssignalen, um bei Block 232 zu ermitteln, ob die Differenzsignalamplitude innerhalb des Differenzsignalamplitudenfensters 180 liegt. Ähnlich dem in 7 gezeigten Verfahren 200 findet, wenn die Differenzsignalamplitude innerhalb des Differenzsignalamplitudenfensters 180 liegt, bei Block 234 keine Änderung des Eingangsdifferenzsinussignals statt.
Anderenfalls, wenn die Differenzsignalamplitude nicht innerhalb des Differenzsignalamplitudenfensters 180 liegt, ermittelt die Differenzsignalschaltung 140 bei Block 236, ob die Differenzsignalamplitude unterhalb der unteren Fensterschwelle liegt. In einer Ausführungsform werden die Operationen der Blöcke 236 und 232 durch gleichzeitiges Vergleichen der Differenzsignalamplitude mit der hohen und der niedrigen Fensterschwelle kombiniert. Wenn die Differenzsignalamplitude unterhalb der niedrigen Fensterschwelle (und darum auch unterhalb der hohen Fensterschwelle) liegt, so erhöhen die digitalen Schaltungen 146 bei Block 238 den Zählwert des Zählers 150, um das Ansteuersignal zu dem Emitter 102 zu erhöhen. Anderenfalls, wenn die Differenzsignalamplitude nicht unterhalb der niedrigen Fensterschwelle liegt (und damit oberhalb der hohen Fensterschwelle, weil sie nicht innerhalb des Differenzsignalamplitudenfensters 180 liegt), verringern die digitalen Schaltungen 146 bei Block 240 den Zählwert des Zählers 150, um das Ansteuersignal zu dem Emitter 102 zu verringern.
Bei Block 242 ermitteln die digitalen Schaltungen 146, ob der Zähler 150 eine Zählgrenze erreicht. Wenn der Zähler 150 nicht die Zählgrenze erreicht, so löschen die digitalen Schaltungen 146 bei Block 244 ein Fehlersignal (zum Beispiel Vorbringen ein Lösch-Bit auf, um zu gewährleisten, dass das Fehlersignal nicht vorgebracht wird). Anderenfalls, wenn der Zähler 150 die Zählgrenze erreicht, lösen die digitalen Schaltungen 146 bei Block 246 ein Fehlersignal aus, um anzuzeigen, dass die Differenzsignalamplitude außerhalb eines detektierbaren Bereichs der Signalaufbereitungsschaltung 110 liegt. Das dargestellte Verfahren 200 endet dann.
9 zeigt ein Schaltbild einer alternativen Ausführungsform einer Signalaufbereitungsschaltung 110. Die Ausführungsform der in 9 gezeigten Signalaufbereitungsschaltung 110 ähnelt im Wesentlichen der Ausführungsform der in 2 gezeigten Signalaufbereitungsschaltung 110, außer dass die in 9 gezeigte Signalaufbereitungsschaltung 110 einen Analog-Digital-Wandler (ADW) 152 anstelle der Hoch- und Niedrigschwellenkomparatoren 142 und 144 enthält. In einer Ausführungsform besitzt der ADW 152 ähnliche Funktionen wie die Hoch- und Niedrigschwellenkomparatoren 142 und 144. Allerdings wird der Spitze-zu-Spitze-Wert in den digitalen Bereich umgewandelt, um mit einer oder mehreren Bezugsspannungen verglichen zu werden. Die gegebenenfalls durch diesen Vergleich detektierte Differenz kann direkt zu dem vorherigen Zählwert des Zählers 150 addiert oder von diesem Zählwert abgezogen werden. Auf diese Weise kann eine Signalaufbereitung innerhalb von ungefähr einer bis drei Iterationen ausgeführt werden.
10 zeigt ein Schaltbild einer alternativen Ausführungsform einer Signalaufbereitungsschaltung 110 zum Detektieren eines Spitzenwertes anstelle eines Spitze-zu-Spitze-Wertes eines Eingangssignals. In einiger Hinsicht arbeitet die Signalaufbereitungsschaltung 110 von 10 in einer Weise, die der Signalaufbereitungsschaltung 110 von 2 im Wesentlichen ähnelt. Wenn das Eingangssinussignal während des Zeitrahmens T1 gleichförmig zunimmt, so wird der Kondensator C1 während des logischen "low"-Pegels (d. h. Φ2) des Taktsignals CLK geladen. Gleichermaßen wird der Kondensator C2 während des logischen "high"-Pegels (d. h. Φ1) des Taktsignals CLK geladen, wobei während dieser Zeit der Kondensator C1 die Ladung des vorherigen Abschnitts des Taktzyklus speichert. Darum behält der Spitzenkomparator 134 ein logisches "low" am Ausgang bei.
Wenn ein Auftreten einer Spitze des Eingangssinussignals erfolgt und das Eingangssinussignal während des Zeitrahmens T2 gleichförmig abzunehmen beginnt, so wird das Spitzenkomparatorsignal auf "high" geschaltet und der Impulsgenerator 136 erzeugt einen Schaltimpuls SW. Wenn der Schaltimpuls SW erzeugt wird (zum Beispiel etwa einen Takt nach dem Eintreten der Spitze), so ist im Kondensator C1 immer noch die Ladung des vorherigen Zyklus Φ2 gespeichert und darum liegt er möglicherweise sehr nahe an dem tatsächlichen Spitzenwert. Anschließend wird der Kondensator C1 während des Schaltimpulses SW mittels der Schalter S6 und S7 getrennt und mittels des Schalter S4 mit der Differenzsignalschaltung 140 verbunden, was oben ausführlicher beschrieben wurde. Der Kondensator C1 wird im nächsten Taktzyklus, wenn ein logischer "low"-Ausgang des Impulsgenerators 136 anliegt, wieder mit dem Spitzendetektor 130 zurück verbunden. Die anderen Operationen der in 9 gezeigten Signalaufbereitungsschaltung 110 ähneln im Wesentlichen der in 2 gezeigten und oben beschriebenen Signalaufbereitungsschaltung 110.
Obgleich die Operationen des Verfahrens oder der Verfahren im vorliegenden Text in einer bestimmten Reihenfolge gezeigt und beschrieben werden, kann die Reihenfolge der Operationen jedes Verfahrens so geändert werden, dass bestimmte Operationen in einer umgekehrten Reihenfolge ausgeführt werden, so dass bestimmte Operationen mindestens zum Teil gleichzeitig mit anderen Operationen ausgeführt werden können. In einer weiteren Ausführungsform können Anweisungen oder Teiloperationen eigenständiger Operationen in einer intermittierenden und/oder alternierenden Weise implementiert werden.
Obgleich konkrete Ausführungsformen der Erfindung beschrieben und veranschaulicht wurden, ist die Erfindung nicht auf die konkreten Formen oder Anordnungen von Teilen, die in dieser Weise beschrieben und veranschaulicht wurden, zu beschränken. Der Geltungsbereich der Erfindung ist anhand der dem vorliegenden Text angehängten Ansprüche und ihrer Äquivalente zu definieren.

Claims

Codierer mit einer Signalaufbereitung eines Emitteransteuersignals, der Codierer aufweisend: einen Spitzenkomparator zum Ausgeben eines Spitzenkomparatorsignals auf der Grundlage eines Vergleichs eines Eingangssinussignals, das an einem ersten Zeitpunkt gespeicherte wurde, mit dem Eingangssinussignal, das an einem zweiten Zeitpunkt gespeicherte wurde; einen Impulsgenerator, der mit dem Spitzenkomparator gekoppelt ist, wobei der Impulsgenerator eine Spitze des Eingangssinussignals auf der Grundlage des Spitzenkomparatorsignals bestimmt; einen Schwellenkomparator, der mit dem Impulsgenerator gekoppelt ist, wobei der Schwellenkomparator eine Differenzsignalamplitude mit einem Differenzsignalamplitudenfenster bei ungefähr der Spitze des Eingangssinussignals vergleicht, wobei die Differenzsignalamplitude mit dem Eingangssinussignal verknüpft ist; und digitale Schaltungen, die mit dem Schwellenkomparator gekoppelt sind, wobei die digitalen Schaltungen ein Emittermodifizierungssignal in Reaktion auf eine Feststellung, dass die Differenzsignalamplitude außerhalb des Differenzsignalamplitudenfensters liegt, erzeugen.
Codierer nach Anspruch 1, ferner aufweisend einen geschalteten Kondensatorkreis, der mit dem Spitzenkomparator gekoppelt ist, wobei der geschaltete Kondensatorkreis mehrere Kondensatoren aufweist, die mit entsprechenden mehreren Schaltern gekoppelt sind, wobei ein erster geschalteter Kondensator dafür konfiguriert ist, das Eingangssinussignal an dem ersten Zeitpunkt zu speichern, und ein zweiter geschalteter Kondensator dafür konfiguriert ist, das Eingangssinussignal an dem zweiten Zeitpunkt zu speichern.
Codierer nach einem der Ansprüche 1 bis 2, wobei der Impulsgenerator des Weiteren dafür konfiguriert ist, einen Schaltimpuls bei ungefähr der Spitze des Eingangssinussignals zu erzeugen, wobei der Schaltimpuls den Schwellenkomparator steuert.
Codierer nach Anspruch 3, wobei der Schwellenkomparator einen Hochschwellenkomparator und einen Niedrigschwellenkomparator umfasst, wobei der Hochschwellenkomparator dafür konfiguriert ist festzustellen, ob die Differenzsignalamplitude niedriger als eine hohe Fensterschwelle des Differenzsignalamplitudenfensters ist, und der Niedrigschwellenkomparator dafür konfiguriert ist festzustellen, ob die Differenzsignalamplitude höher als eine niedrige Fensterschwelle des Differenzsignalamplitudenfensters ist.
Codierer nach Anspruch 3 oder 4, wobei der Schwellenkomparator einen Analog-Digital-Wandler aufweist.
Codierer nach einem der Ansprüche 1 bis 5, ferner aufweisend einen Digital-Analog-Wandler, der zwischen einen Ausgang der digitalen Schaltungen und einer Basis eines bipolaren Sperrschicht-Transistor gekoppelt ist, wobei der Digital-Analog-Wandler dafür konfiguriert ist, das Emittermodifizierungssignal von einem digitalen Signal zu einem analogen Signal umzuwandeln, um eine Basisspannung des bipolaren Sperrschicht-Transistors zu ändern, wobei der bipolare Sperrschicht-Transistor mit einer Emitter-Lichtquelle gekoppelt ist.
Codierer nach einem der Ansprüche 1 bis 6, wobei die digitalen Schaltungen des Weiteren dafür konfiguriert sind, einen Zählwert eines N-Bit-Zählers zu ändern.
Codierer nach einem der Ansprüche 1 bis 7, wobei die Differenzsignalamplitude definiert ist als: VAMP = VIP – VIN wobei V_IP ein erstes Sinusspannungssignal aufweist, das von einer ersten Komponente I_sin+ eines Sinusdifferenzstromsignals abgeleitet ist, und V_IN, ein zweites Sinusspannungssignal aufweist, das von einer zweiten Komponente I_sin– des Sinusdifferenzstromsignals abgeleitet ist.
Verfahren zum Aufbereiten eines Emitteransteuersignals eines optischen Codierers, das Verfahren aufweisend: Vergleichen eines Eingangssinussignals, das an einem ersten Zeitpunkt gespeicherte wurde, mit dem Eingangssinussignal, das an einem zweiten Zeitpunkt gespeicherte wurde, um eine Spitze des Eingangssinussignals zu bestimmen; Vergleichen einer Differenzsignalamplitude mit einem Differenzsignalamplitudenfenster bei ungefähr der Spitze des Eingangssinussignals, wobei die Differenzsignalamplitude mit dem Eingangssinussignal verknüpft ist; und Erzeugen eines Emittermodifizierungssignals in Reaktion auf eine Feststellung, dass die Differenzsignalamplitude außerhalb des Differenzsignalamplitudenfensters liegt.
Verfahren nach Anspruch 9, ferner aufweisend: Speichern des Eingangssinussignals an dem ersten Zeitpunkt in einem ersten geschalteten Kondensator, wobei der erste Zeitpunkt einem ersten Abschnitt eines Taktzyklus entspricht; und Speichern des Eingangssinussignals an dem zweiten Zeitpunkt nach dem ersten Zeitpunkt in einem zweiten geschalteten Kondensator, wobei der zweite Zeitpunkt einem zweiten Abschnitt des Taktzyklus' entspricht.
Verfahren nach Anspruch 9 oder 10, ferner aufweisend Erzeugen eines Schaltimpulses bei ungefähr der Spitze des Eingangssinussignals zum Einschalten einer Differenzsignalschaltung, wobei die Differenzsignalschaltung den Vergleich der Differenzsignalamplitude mit dem Differenzsignalamplitudenfenster ermöglicht und die Erzeugung des Emittermodifizierungssignals ermöglicht.
Verfahren nach einem der Ansprüche 9 bis 11, wobei das Vergleichen der Differenzsignalamplitude mit dem Differenzsignalamplitudenfenster aufweist: Vergleichen der Differenzsignalamplitude mit einer hohen Fensterschwelle; und Vergleichen der Differenzsignalamplitude mit einer niedrigen Fensterschwelle.
Verfahren nach einem der Ansprüche 9 bis 12, wobei das Erzeugen des Emittermodifizierungssignals das Ändern einer Basisspannung umfasst, die in einen bipolaren Sperrschicht-Transistor eingespeist wird, der mit einer Emitter-Lichtquelle gekoppelt ist.
Verfahren nach Anspruch 13, ferner aufweisend Ändern eines N-Bit-Bitstroms durch Inkrementieren oder Dekrementieren eines Zählwertes eines N-Bit-Zählers.
Verfahren nach einem der Ansprüche 9 bis 14, wobei das Vergleichen der Differenzsignalamplitude mit dem Differenzsignalamplitudenfenster das Vergleichen einer positiven Spitze der Differenzsignalamplitude mit dem Differenzsignalamplitudenfenster aufweist.
Verfahren nach einem der Ansprüche 9 bis 15, wobei das Vergleichen der Differenzsignalamplitude mit dem Differenzsignalamplitudenfenster das Vergleichen einer negativen Spitze der Differenzsignalamplitude mit dem Differenzsignalamplitudenfenster umfasst.
Verfahren nach einem der Ansprüche 9 bis 16, ferner aufweisend das Erzeugen eines Fehlersignals, wenn die Differenzsignalamplitude außerhalb eines detektierbaren Bereichs liegt.
Vorrichtung zur Signalaufbereitung innerhalb eines Codierers, die Vorrichtung aufweisend: Mittel zum Speichern eines Eingangssinussignals an mehreren Zeitpunkten; Mittel zum Bestimmen einer Spitze des Eingangssinussignals auf der Grundlage des gespeicherten Eingangssinussignals; und Mittel zum Erzeugen eines Emittermodifizierungssignals in Reaktion auf eine Feststellung, dass eine Differenzsignalamplitude außerhalb eines Differenzsignalamplitudenfensters liegt, bei ungefähr der Spitze des Eingangssinussignals.
Vorrichtung nach Anspruch 18, ferner aufweisend Mittel zum Steuern mehrerer geschalteter Kondensatoren.
Vorrichtung nach Anspruch 18 oder 19, ferner aufweisend Mittel zum Vergleichen der Differenzsignalamplitude mit einer hohen Fensterschwelle und einer niedrigen Fensterschwelle des Differenzamplitudenvergleichsfensters.