DE102007032381B4 - Magnetic transistor circuit with EXOR function and associated implementation method - Google Patents

Magnetic transistor circuit with EXOR function and associated implementation method Download PDF

Info

Publication number
DE102007032381B4
DE102007032381B4 DE102007032381A DE102007032381A DE102007032381B4 DE 102007032381 B4 DE102007032381 B4 DE 102007032381B4 DE 102007032381 A DE102007032381 A DE 102007032381A DE 102007032381 A DE102007032381 A DE 102007032381A DE 102007032381 B4 DE102007032381 B4 DE 102007032381B4
Authority
DE
Germany
Prior art keywords
magnetic
region
dipoles
transistor
conductive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE102007032381A
Other languages
German (de)
Other versions
DE102007032381A1 (en
Inventor
Tom Allen Saint Paul Agan
James Chyi Saint Paul Lai
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Northern Lights Semiconductor Corp
Original Assignee
Northern Lights Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Northern Lights Semiconductor Corp filed Critical Northern Lights Semiconductor Corp
Publication of DE102007032381A1 publication Critical patent/DE102007032381A1/en
Application granted granted Critical
Publication of DE102007032381B4 publication Critical patent/DE102007032381B4/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/16—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using saturable magnetic devices
    • H03K19/168—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using saturable magnetic devices using thin-film devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/18—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using galvano-magnetic devices, e.g. Hall-effect devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/20—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits characterised by logic function, e.g. AND, OR, NOR, NOT circuits
    • H03K19/21—EXCLUSIVE-OR circuits, i.e. giving output if input signal exists at only one input; COINCIDENCE circuits, i.e. giving output only if all input signals are identical
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Hall/Mr Elements (AREA)
  • Logic Circuits (AREA)

Abstract

Magnettransistorschaltung mit der EXOR-Funktion, umfassend:
einen ersten Magnettransistor (200) mit einem ersten magnetischen Bereich (213), einem zweiten magnetischen Bereich (216) und einem ersten leitfähigen Bereich zwischen dem ersten (213) und dem zweiten magnetischen Bereich (216), wobei der erste magnetische Bereich (213) mit einer Hochspannung (220) verbunden ist und der zweite magnetische Bereich (216) mit einer Ausgabeendstelle (270) verbunden ist;
einen zweiten Magnettransistor (230) mit einem dritten magnetischen Bereich (233), einem vierten magnetischen Bereich (236) und einem zweiten leitfähigen Bereich zwischen dem dritten (233) und dem vierten magnetischen Bereich (236), wobei der der dritte magnetische Bereich (233) mit einer Niederspannung (240) verbunden ist und der vierte magnetische Bereich (236) mit dem zweiten magnetischen Bereich (216) und der Ausgabeendstelle (270) verbunden ist;
wobei eine Vielzahl von Metallvorrichtungen (212, 217, 232, 237), die jeweils um den ersten, zweiten, dritten und vierten magnetischen Bereich (213, 216, 233, 236) herum angeordnet sind...Magnetic transistor circuit with the EXOR function, comprising:
a first magnetic transistor (200) having a first magnetic region (213), a second magnetic region (216), and a first conductive region between the first (213) and second magnetic regions (216), the first magnetic region (213) connected to a high voltage (220) and the second magnetic region (216) is connected to an output terminal (270);
a second magnetic transistor (230) having a third magnetic region (233), a fourth magnetic region (236), and a second conductive region between the third (233) and fourth magnetic regions (236), the third magnetic region (233 ) is connected to a low voltage (240) and the fourth magnetic region (236) is connected to the second magnetic region (216) and the output terminal (270);
wherein a plurality of metal devices (212, 217, 232, 237) are respectively disposed around the first, second, third and fourth magnetic regions (213, 216, 233, 236) ...

Figure 00000001
Figure 00000001

Description

Gebiet der ErfindungField of the invention

Die vorliegende Erfindung bezieht sich auf eine Transistorschaltung mit der EXOR-Funktion. Insbesondere bezieht sich die vorliegende Erfindung auf eine Transistorschaltung mit der EXOR-Funktion, die durch mehrere Magnettransistoren konfiguriert wird und auf ein dazugehöriges Verfahren zur Implementierung der EXOR-Funktion.The The present invention relates to a transistor circuit with the EXOR function. In particular, the present invention relates to a transistor circuit with the EXOR function configured by multiple magnetic transistors will and on an associated Method for implementing the EXOR function.

Stand der TechnikState of the art

Die EXOR-Schaltung ist sehr wichtig für den Entwurf von IC-Schaltungen. Der Entwerfer kann diese Schaltung mit anderen logischen Schaltungen kombinieren, um die benötigten Funktionen zu implementieren.The EXOR circuit is very important for the design of integrated circuits. The designer can use this circuit with other logic circuits combine to the needed Implement functions.

Die EXOR-Logikfunktion ist: Ausgabe = X·Y' + X'·Y The EXOR logic function is: Output = X * Y '+ X' * Y

Die Funktionstabelle bzw. Wahrheitstabelle der OR-Logikfunktion des binären Systems gemäß der Ausführungsform dieser Erfindung ist: Ausgabe Y = 1 Y = 0 X = 1 0 1 X = 0 1 0 The function table of the OR logic function of the binary system according to the embodiment of this invention is: output Y = 1 Y = 0 X = 1 0 1 X = 0 1 0

Die herkömmliche Transistorschaltung mit der EXOR-Funktion der obigen Tabelle benötigt eine große Anzahl an CMOS-Transistoren.The conventional Transistor switching with the EXOR function of the above table requires one large number to CMOS transistors.

Der Riesen-Magnetwiderstandseffekt (GMR) ist ein quantenmechanischer Effekt, der in Strukturen mit abwechselnden dünnen magnetischen und dünnen nichtmagnetischen Bereichen beobachtet wird. Der GMR-Effekt zeigt eine signifikante Änderung des elektrischen Widerstands vom Zustand hohen Widerstands bei Nullfeld, zum Zustand niedrigen Widerstands bei hohem Feld gemäß einem angelegten äußeren Feld.Of the Giant Magnetoresistance Effect (GMR) is a quantum mechanical Effect that occurs in structures with alternating thin magnetic and thin nonmagnetic Areas is observed. The GMR effect shows a significant change the electrical resistance from the state of high resistance at zero field, to the state of low resistance at high field according to a applied outer field.

Deswegen kann der GMR-Effekt benutzt werden um den Magnettransistor zu entwerfen. Daher können Magnettransistoren des Weiteren verwendet werden, um eine Magnettransistorschaltung ohne aufwendiges Verfahren und Ausrüstung zu integrieren. Die Magnettransistorschaltung kann mit kurzer Programmierzeit bzw. Speicherzeit und hoher Dichte entworfen und hergestellt werden.therefore The GMR effect can be used to design the magnetic transistor. Therefore, you can Magnetic transistors are further used to form a magnetic transistor circuit without complicated procedures and equipment to integrate. The magnetic transistor circuit can with short programming time or storage time and high density be designed and manufactured.

Aus zuvor genannten Gründen besteht ein Bedarf an einer Magnettransistorschaltung, in welche die EXOR-Funktion mittels Magnettransistoren integriert ist.Out aforementioned reasons There is a need for a magnetic transistor circuit in which the EXOR function is integrated by means of magnetic transistors.

DE 103 20 701 A1 offenbart ein Bauelement mit einer in ihrer Funktionalität konfigurierbaren Schaltungsanordnung, insbesondere Logikschaltungsanordnung, umfassend mehrere Datenleitungen, wobei zumindest einem Teil der Datenleitungen wenigstens ein zwischen zwei Zuständen mit unterschiedlichen diskreten Widerständen schaltbares Element zugeordnet ist, über welches das Element je nach geschaltetem Zustand die Datenleitung freigegeben oder gesperrt wird. DE 103 20 701 A1 discloses a device having a configurable in its functionality circuitry, in particular logic circuitry comprising a plurality of data lines, wherein at least a part of the data lines is assigned at least one switchable between two states with different discrete resistors element, via which the element depending on the switched state, the data line released or is locked.

EP 1 109 170 A2 offenbart eine Magnetspeichervorrichtung umfassend: ein Tunnelübergangselement, umfassend: einen Stapel aus einer ersten Pinschicht, deren Magnetisierungsrichtung darin eingeprägt ist, einer ersten Pinschicht überlagerten ersten Tunnelbarriere, einer der ersten Tunnelbarriere überlagerten ersten Magnetschicht, deren Magnetisierungsrichtungsänderungen von einem externen magnetischen Feld abhängen, einer zweiten Magnetschicht, deren Magnetisierungsrichtungsänderungen von dem externen Magnetfeld abhängen, und einer zwischen der ersten und der zweiten Magnetschicht angeordneten nicht-magnetischen leitfähigen Schicht, wobei Richtungen der magnetischen Momente der ersten und zweiten Magnetschicht im wesentlichen zueinander antiparallel sind. EP 1 109 170 A2 discloses a magnetic memory device comprising: a tunnel junction element comprising: a stack of a first pinned layer having its magnetization direction embossed therein, a first pinned first tunnel barrier, a first magnetic layer overlying the first tunnel barrier whose magnetization direction changes depend on an external magnetic field, a second magnetic layer whose directions of magnetization change are dependent on the external magnetic field and a nonmagnetic conductive layer disposed between the first and second magnetic layers, wherein directions of the magnetic moments of the first and second magnetic layers are substantially antiparallel to each other.

ZUSAMMENFASSUNGSUMMARY

Die Aufgabe der vorliegenden Erfindung ist es, eine Transistorschaltung bereitzustellen, in welche die EXOR-Funktion mittels Magnettransistoren implementiert ist.The object of the present invention is to provide a transistor circuit in which the EXOR function is implemented by means of magnetic transistors.

Diese Aufgabe wird durch die vorliegende Erfindung gemäß Anspruch 1 gelöst, wobei die erfindungsgemäße Magnettransistorschaltung mit der EXOR-Funktion folgendes umfasst: einen ersten Magnettransistor mit einem ersten magnetischen Bereich, einem zweiten magnetischen Bereich und einem ersten leitfähigen Bereich zwischen dem ersten und dem zweiten magnetischen Bereich, wobei der erste magnetische Bereich mit einer Hochspannung verbunden ist und der zweite magnetische Bereich mit einer Ausgabeendstelle verbunden ist; einen zweiten Magnettransistor mit einem dritten magnetischen Bereich, einem vierten magnetischen Bereich und einem zweiten leitfähigen Bereich zwischen dem dritten und dem vierten magnetischen Bereich, wobei der der dritte magnetische Bereich mit einer Niederspannung verbunden ist und der vierte magnetische Bereich mit dem zweiten magnetischen Bereich und der Ausgabeendstelle verbunden ist; wobei eine Vielzahl von Metallvorrichtungen, die jeweils um den ersten, zweiten, dritten und vierten magnetischen Bereich herum angeordnet sind und jeweils die Dipole des ersten, zweiten, dritten und vierten magnetischen Bereichs steuern, wobei der zweite und der vierte magnetische Bereich durch die Metallvorrichtungen gesteuert werden, um die gleichen Dipole zu haben, und der erste und der dritte magnetische Bereich durch die Metallvorrichtungen gesteuert werden, um unterschiedliche Dipole zu haben; wobei die Dipole des ersten, zweiten, dritten und vierten magnetischen Bereichs als Variablen der EXOR-Funktion bezeichnet sind, so dass wenn die Dipole des ersten und zweiten magnetischen Bereichs gleich sind, der erste leitfähige Bereich leitfähig ist und der erste Magnettransistor eingeschaltet wird, und der hochspannungsanzeigende Wert. „1” durch den ersten magnetischen Transistor zu dem Ausgabeende als das Ergebnis der EXOR-Funktion übertragen wird, oder wenn die Dipole des dritten und vierten magnetischen Bereichs gleich sind, der zweite leitfähige Bereich leitfähig ist und der zweite Magnettransistor eingeschaltet ist und der niederspannungsanzeigende Wert „0” durch den zweiten Magnettransistor zum Ausgabeende als Ergebnis der EXOR-Funktion übertragen wird.These The object is achieved by the present invention according to claim 1, wherein the magnetic transistor circuit according to the invention with the EXOR function comprises: a first magnetic transistor with a first magnetic region, a second magnetic region and a first conductive area between the first and the second magnetic region, wherein the first magnetic region is connected to a high voltage and the second magnetic region is connected to an output end is; a second magnetic transistor having a third magnetic Area, a fourth magnetic area and a second conductive area between the third and the fourth magnetic region, wherein the third magnetic region is connected to a low voltage is and the fourth magnetic area with the second magnetic Area and the output terminal is connected; being a variety of metal devices, each around the first, second, third and fourth magnetic area are arranged around and respectively the dipoles of the first, second, third and fourth magnetic Control range, the second and the fourth magnetic range be controlled by the metal devices to the same To have dipoles, and the first and third magnetic domains be controlled by the metal devices to different To have dipoles; the dipoles of the first, second, third and fourth magnetic domain called variables of the EXOR function are, so if the dipoles of the first and second magnetic Area are equal, the first conductive area is conductive and the first magnetic transistor is turned on, and the high voltage indicating one Value. "1" through the first magnetic transistor to the output end as the result transmit the EXOR function is, or if the dipoles of the third and fourth magnetic Area are equal, the second conductive area is conductive and the second magnetic transistor is turned on and the low voltage indicating Value "0" transmit the second magnetic transistor to the output end as a result of the EXOR function becomes.

Weiterhin wird die Aufgabe der vorliegenden Erfindung durch das erfindungsgemäße Verfahren gemäß Anspruch 2 zur Implementierung einer EXOR-Funktion durch eine Magnettransistorschaltung gelöst, wobei das umfasst: Bereitstellen eines ersten Magnettransistors mit einem ersten magnetischen Bereich, einem zweiten magnetischen Bereich und einem ersten leitfähigen Bereich zwischen dem ersten und dem zweiten magnetischen Bereich, wobei der erste magnetische Bereich mit einer Hochspannungsendstelle verbunden ist und der zweite magnetische Bereich mit einer Ausgabeendstelle verbunden ist; Bereitstellen eines zweiten Magnettransistors mit einem dritten magnetischen Bereich, einem vierten magnetischen Bereich und einem zweiten leitfähigen Bereich zwischen dem dritten und dem vierten magnetischen Bereich, wobei der dritte magnetische Bereich mit einer Niederspannungsendstelle verbunden ist und der vierte magnetische Bereich mit dem zweiten magnetischen Bereich und der Ausgabeendstelle verbunden ist; und Bereitstellen einer Vielzahl von Metallvorrichtungen, die jeweils um den ersten, zweiten, dritten und vierten magnetischen Bereich herum angeordnet sind und jeweils die Dipole des ersten, zweiten, dritten und vierten magnetischen Bereichs steuern, wobei der zweite und der vierte magnetische Bereich durch die Metallvorrichtungen gesteuert werden, um die gleichen Dipole zu haben, und der erste und der dritte magnetische Bereich durch die Metallvorrichtungen gesteuert werden, um unterschiedliche Dipole zu haben; wobei die Dipole des ersten, zweiten, dritten und vierten magnetischen Bereichs als Variablen der EXOR-Funktion bezeichnet sind, so dass wenn die Dipole des ersten und zweiten magnetischen Bereichs gleich sind, der erste leitfähige Bereich leitfähig ist und der erste Magnettransistor eingeschaltet wird, und der hochspannungsanzeigende Wert. „1” durch den ersten magnetischen Transistor zu dem Ausgabeende als das Ergebnis der EXOR-Funktion übertragen wird, oder wenn die Dipole des dritten und vierten magnetischen Bereichs gleich sind, der zweite leitfähige Bereich leitfähig ist und der zweite Magnettransistor eingeschaltet ist und der niederspannungsanzeigende Wert „0” durch den zweiten Magnettransistor zum Ausgabeende als Ergebnis der EXOR-Funktion übertragen wird.Farther The object of the present invention is achieved by the method according to the invention according to claim 2 for implementing an EXOR function by a magnetic transistor circuit solved, which comprises: providing a first magnetic transistor with a first magnetic region, a second magnetic Area and a first conductive Area between the first and the second magnetic area, the first magnetic region having a high voltage endpoint is connected and the second magnetic region with a Ausgabendstelle connected is; Providing a second magnetic transistor with a third magnetic region, a fourth magnetic region and a second conductive Area between the third and the fourth magnetic area, the third magnetic domain having a low voltage terminal is connected and the fourth magnetic area with the second magnetic area and the output terminal is connected; and Providing a variety of metal devices, each around the first, second, third and fourth magnetic domain are arranged around and in each case the dipoles of the first, second, control third and fourth magnetic domain, the second and the fourth magnetic region through the metal devices be controlled to have the same dipoles, and the first and the third magnetic region through the metal devices be controlled to have different dipoles; the Dipoles of the first, second, third and fourth magnetic domains are called variables of the EXOR function, so if the Dipoles of the first and second magnetic domains are the same, the first conductive one Area conductive is and the first magnetic transistor is turned on, and the high voltage indicating Value. "1" through the first magnetic transistor to the output end as the result transmit the EXOR function is, or if the dipoles of the third and fourth magnetic Area are equal, the second conductive area is conductive and the second magnetic transistor is turned on and the low voltage indicating Value "0" transmit the second magnetic transistor to the output end as a result of the EXOR function becomes.

Es muss verstanden werden, dass sowohl die vorhergehende allgemeine Beschreibung als auch die folgende detaillierte Beschreibung beispielhaft sind und dazu vorgesehen sind, eine weitergehende Erklärung der beanspruchten Erfindung zu liefern.It must be understood that both the previous general Description as well as the following detailed description by way of example and are intended to provide a more detailed explanation of to claim claimed invention.

KURZE BESCHREIBUNG DER ZEICHNUNGENBRIEF DESCRIPTION OF THE DRAWINGS

Die begleitenden Zeichnungen sind enthalten, um ein weitergehendes Verständnis der Erfindung zu liefern, und sind in diese Beschreibung einbezogen und bilden einen Teil von ihr. Die Zeichnungen veranschaulichen Ausführungsformen der Erfindung und dienen zusammen mit der Beschreibung dazu, die Prinzipien der Erfindung zu erklären. In den Zeichnungen istThe accompanying drawings are included to provide a further understanding of To provide invention, and are included in this description and form part of it. The drawings illustrate embodiments of the invention and together with the description to serve the Explain principles of the invention. In the drawings is

1 die Magnettransistorschaltung mit der EXOR-Funktion gemäß der Ausführungsform dieser Erfindung. 1 the magnetic transistor circuit with the EXOR function according to the embodiment of this invention.

2A die Magnettransistorschaltung, die eine EXOR-Funktion des binären Systems gemäß der Ausführungsform dieser Erfindung ausführt. 2A the magnetic transistor circuit performing an EXOR function of the binary system according to the embodiment of this invention.

2B die Magnettransistorschaltung, die eine andere EXOR-Funktion des binären Systems gemäß der Ausführungsform dieser Erfindung ausführt. 2 B the magnetic transistor circuit performing another EXOR function of the binary system according to the embodiment of this invention.

2C die Magnettransistorschaltung, die eine andere EXOR-Funktion des binären Systems gemäß der Ausführungsform dieser Erfindung ausführt. 2C the magnetic transistor circuit performing another EXOR function of the binary system according to the embodiment of this invention.

2D die Magnettransistorschaltung, die eine andere EXOR-Funktion des binären Systems gemäß der Ausführungsform dieser Erfindung ausführt. 2D the magnetic transistor circuit performing another EXOR function of the binary system according to the embodiment of this invention.

BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSFORMENDESCRIPTION OF THE PREFERRED EMBODIMENTS

Es wird nun detailliert Bezug auf die derzeitigen bevorzugten Ausführungsformen der Erfindung genommen, von denen Beispiele in den begleitenden Zeichnungen illustriert sind. Wo immer möglich, werden dieselben Bezugszeichen in den Zeichnungen und der Beschreibung verwendet, um auf gleiche oder ähnliche Teile Bezug zu nehmen.It Reference will now be made in detail to the present preferred embodiments of the invention, examples of which are given in the accompanying Drawings are illustrated. Wherever possible, the same reference numbers will be used used in the drawings and the description to same or similar parts To refer to.

1 ist eine Magnettransistorschaltung, mit der EXOR-Funktion gemäß der Ausführungsform dieser Erfindung. Die Magnettransistorschaltung weist einen ersten Magnettransistor 200 und einen zweiten Magnettransistor 230 auf. Der erste Magnettransistor 200 hat einen ersten magnetischen Bereich 213 und einen zweiten magnetischen Bereich 216, wobei der erste magnetische Bereich 213 mit einer Hochspannungsendstelle 220 verbunden ist und der zweite magnetische Bereich 216 mit einer Ausgabeendstelle 270 verbunden ist. Der zweite Magnettransistor 230 weist einen dritten magnetischen Bereich 233 und einen vierten magnetischen Bereich 236 auf, wobei der dritte magnetische Bereich 233 mit einer Niederspannungsendstelle 240 verbunden ist und der vierte magnetische Bereich 236 mit dem zweiten magnetischen Bereich 216 und der Ausgabeendstelle 270 verbunden ist. Der zweite und der vierte magnetische Bereich 216 und 236 haben den gleichen Dipol und der erste und der dritte magnetische Bereich 213 und 233 haben entgegengesetzte Dipole; die Dipole des ersten, zweiten, dritten und vierten magnetischen Bereichs 213, 216, 233 und 236 sind eingerichtet, um die Datenwerte zu steuern, die an der Ausgabeendstelle 270 ausgegeben werden. 1 is a magnetic transistor circuit having the EXOR function according to the embodiment of this invention. The magnetic transistor circuit has a first magnetic transistor 200 and a second magnetic transistor 230 on. The first magnetic transistor 200 has a first magnetic range 213 and a second magnetic region 216 , where the first magnetic field 213 with a high voltage terminal 220 is connected and the second magnetic field 216 with an output terminal 270 connected is. The second magnetic transistor 230 has a third magnetic domain 233 and a fourth magnetic region 236 on, the third magnetic field 233 with a low voltage terminal 240 is connected and the fourth magnetic field 236 with the second magnetic domain 216 and the output terminal 270 connected is. The second and the fourth magnetic field 216 and 236 have the same dipole and the first and third magnetic domains 213 and 233 have opposite dipoles; the dipoles of the first, second, third and fourth magnetic domains 213 . 216 . 233 and 236 are set up to control the data values that are present at the output terminal 270 be issued.

Die Magnettransistorschaltung umfasst weiterhin eine Vielzahl von Metallvorrichtungen 212, 217, 232 und 237, die jeweils um die magnetischen Bereiche 213, 216, 233 und 236 herum angeordnet sind. Die Metallvorrichtungen 212, 217, 232 und 237 sind eingerichtet, um jeweils Dipole der magnetischen Bereiche 213, 216, 233 und 236 zu steuern. Beispielsweise hat der erste Magnettransistor 200 Metallvorrichtungen 212 und 217, die jeweils um die magnetischen Bereiche 213 und 216 herum angeordnet sind. Die Metallvorrichtung 212 ist eingerichtet, um den Dipol des magnetischen Bereichs 213 zu steuern und die Metallvorrichtung 217 ist eingerichtet, um den Dipol des magnetischen Bereichs 216 zu steuern.The magnetic transistor circuit further includes a plurality of metal devices 212 . 217 . 232 and 237 , each around the magnetic areas 213 . 216 . 233 and 236 are arranged around. The metal devices 212 . 217 . 232 and 237 are set up to dipole each of the magnetic areas 213 . 216 . 233 and 236 to control. For example, the first magnetic transistor 200 metal devices 212 and 217 , each around the magnetic areas 213 and 216 are arranged around. The metal device 212 is set up to the magnetic field dipole 213 to control and the metal device 217 is set up to the magnetic field dipole 216 to control.

Gemäß der obigen Beschreibung kann der Entwerfer die Metallvorrichtungen verwenden, um die Dipole der magnetischen Bereiche zu steuern. Der Entwerfer kann die Dipole dieser zwei magnetischen Bereiche eines Magnettransistors weiterhin verwenden, um die Leitfähigkeit zwischen diesen beiden magnetischen Bereichen zu steuern.According to the above Description, the designer can use the metal devices, to control the dipoles of the magnetic domains. The designer can the dipoles of these two magnetic regions of a magnetic transistor Continue to use the conductivity between these two to control magnetic fields.

Wenn beispielsweise Dipole des ersten magnetischen Bereichs 213 und des zweiten magnetischen Bereichs 216 gleich sind, sind der erste magnetische Bereich 213 und der zweite magnetische Bereich 216 leitfähig, wenn Dipole des ersten magnetischen Bereichs 213 und des zweiten magnetischen Bereichs 216 unterschiedlich sind, sind der erste magnetische Bereich 213 und der zweite magnetische Bereich 216 nicht leitfähig.For example, if dipoles of the first magnetic domain 213 and the second magnetic domain 216 are the same, are the first magnetic field 213 and the second magnetic domain 216 conductive when dipoles of the first magnetic domain 213 and the second magnetic domain 216 are different, are the first magnetic field 213 and the second magnetic domain 216 not conductive.

Wenn Dipole des dritten magnetischen Bereichs 233 und des vierten magnetischen Bereichs 236 gleich sind, sind der dritte magnetische Bereich 233 und der vierte magnetische Bereich 236 leitfähig, wenn Dipole des dritten magnetischen Bereichs 233 und des vierten magnetischen Bereichs 236 unterschiedlich sind, sind der dritte magnetische Bereich 233 und der vierte magnetische Bereich 236 nicht leitfähig.When dipoles of the third magnetic domain 233 and the fourth magnetic domain 236 are the same, are the third magnetic field 233 and the fourth magnetic domain 236 conductive when dipoles of the third magnetic domain 233 and the fourth magnetic domain 236 are the third magnetic field 233 and the fourth magnetic domain 236 not conductive.

Gemäß der obigen Beschreibung können Eigenschaften des Magnettransistors verwendet werden, um eine Schaltung mit einigen Logikfunktionen zu implementieren.According to the above Description can Properties of the magnetic transistor used to make a circuit with some logic functions to implement.

Die Magnettransistorschaltung aus 1 hat eine EXOR-Logikfunktion des unten beschriebenen binären Systems.The magnetic transistor circuit off 1 has an EXOR logic function of the bi described below nary system.

Die EXOR-Logikfunktion ist: Ausgabe = X·Y' + X'·Y The EXOR logic function is: Output = X * Y '+ X' * Y

Die Funktionstabelle der logischen EXOR-Funktion des binären Systems gemäß der Ausführungsform dieser Erfindung ist: Ausgabe Dipol Y = 1 (→) Dipol Y = 0 (←) Dipol X = 1 (→) 0 1 Dipol X = 0 (←) 1 0 The function table of the logical EXOR function of the binary system according to the embodiment of this invention is: output Dipole Y = 1 (→) Dipole Y = 0 (←) Dipole X = 1 (→) 0 1 Dipole X = 0 (←) 1 0

Wobei „Ausgabe” der Datenwert ist, der an der Ausgabeendstelle 270 ausgegeben wird, „X” Dipole der magnetischen Bereiche 216 und 236 sind und „Y” der Dipol des magnetischen Bereichs 233 ist. Der erste und der dritte magnetische Bereich 213 und 233 haben entgegengesetzte Dipole, folglich ist der Dipol des ersten magnetischen Bereichs 213 Y' (d. h. nicht Y). Die Symbole „→” und „←” sind angeordnet, um den ersten Dipol bzw. den zweiten Dipol zu repräsentieren. Wie die Dipole von X und Y zu verwenden sind, um die EXOR-Logikfunktion zu erzeugen wird im Folgenden beschrieben.Where "output" is the data value that is at the output endpoint 270 is output, "X" dipoles of the magnetic domains 216 and 236 and "Y" are the magnetic domain dipole 233 is. The first and the third magnetic area 213 and 233 have opposite dipoles, hence the dipole of the first magnetic domain 213 Y '(ie not Y). The symbols "→" and "←" are arranged to represent the first dipole and the second dipole, respectively. How to use the dipoles of X and Y to generate the EXOR logic function is described below.

2A ist die Magnettransistorschaltung gemäß der Ausführungsform dieser Erfindung, die eine EXOR-Funktion des binären Systems ausführt. Wobei, wenn die Magnettransistorschaltung die EXOR-Funktion ausführt, um den Datenwert „0” des binären Systems auszugeben, die Dipole 218a und 238a des zweiten und vierten magnetischen Bereichs 216 und 236 ein erster Dipol sind, der den Datenwert „1” des binären Systems repräsentiert, um den Ausgabedatenwert zu steuern und die Dipole 211a und 231a des ersten und dritten magnetischen Bereichs 213 und 233 ein zweiter Dipol und der erste Dipol sind, die den Datenwert „0” bzw. „1” des binären Systems repräsentieren, um den Ausgabedatenwert zu steuern. 2A is the magnetic transistor circuit according to the embodiment of this invention, which performs an EXOR function of the binary system. Where, when the magnetic transistor circuit performs the EXOR function to output the data value "0" of the binary system, the dipoles 218a and 238a of the second and fourth magnetic domains 216 and 236 are a first dipole representing the data value "1" of the binary system to control the output data value and the dipoles 211 and 231 of the first and third magnetic domains 213 and 233 a second dipole and the first dipole representing the data value "0" and "1", respectively, of the binary system to control the output data value.

2B ist die Magnettransistorschaltung gemäß der Ausführungsform dieser Erfindung, die eine andere EXOR-Funktion des binären Systems ausführt. Wobei, wenn die Magnettransistorschaltung die EXOR-Funktion ausführt, um den Datenwert „1” des binären Systems auszugeben, die Dipole 218b und 238b des zweiten und vierten magnetischen Bereichs 216 und 236 der erste Dipol sind, der den Datenwert „1” des binären Systems repräsentiert, um den Ausgabedatenwert zu steuern und die Dipole 211b und 231b des ersten und dritten magnetischen Bereichs 213 und 233 der erste Dipol und der zweite Dipol sind, die den Datenwert „1” bzw. „0” des binären Systems repräsentieren, um den Ausgabedatenwert zu steuern. 2 B is the magnetic transistor circuit according to the embodiment of this invention, which performs another EXOR function of the binary system. Where, when the magnetic transistor circuit performs the EXOR function to output the data value "1" of the binary system, the dipoles 218b and 238b of the second and fourth magnetic domains 216 and 236 the first dipole representing the data value "1" of the binary system to control the output data value and the dipoles 211b and 231b of the first and third magnetic domains 213 and 233 the first dipole and the second dipole are the data value "1" and "0", respectively, of the binary system to control the output data value.

2C ist die Magnettransistorschaltung gemäß der Ausführungsform dieser Erfindung, die eine andere EXOR-Funktion des binären Systems ausführt. Wenn die Magnettransistorschaltung die EXOR-Funktion ausführt, um den Datenwert „1” des binären Systems auszugeben, sind die Dipole 218c und 238c des zweiten und vierten magnetischen Bereichs 216 und 236 der zweite Dipol, der den Datenwert „0” des binären Systems repräsentiert, um den Ausgabedatenwert zu steuern und die Dipole 211c und 231c des ersten und dritten magnetischen Bereichs 213 und 233 der zweite Dipol und der erste Dipol, die den Datenwert „0” bzw. „1” des binären Systems repräsentieren, um den Ausgabedatenwert zu steuern. 2C is the magnetic transistor circuit according to the embodiment of this invention, which performs another EXOR function of the binary system. When the magnetic transistor circuit executes the EXOR function to output the data value "1" of the binary system, the dipoles are 218c and 238c of the second and fourth magnetic domains 216 and 236 the second dipole representing the data value "0" of the binary system to control the output data value and the dipoles 211c and 231c of the first and third magnetic domains 213 and 233 the second dipole and the first dipole representing the data value "0" and "1", respectively, of the binary system to control the output data value.

2D ist die Magnettransistorschaltung gemäß der Ausführungsform dieser Erfindung, die eine andere EXOR-Funktion des binären Systems ausführt. Wobei, wenn die Magnettransistorschaltung die EXOR-Funktion ausführt, um den Datenwert „0” des binären Systems auszugeben, die Dipole 218d und 238d des zweiten und vierten magnetischen Bereichs 216 und 236 der zweite Dipol sind, der den Datenwert „0” des binären Systems repräsentiert, um den Ausgabedatenwert zu steuern und die Dipole 211d und 231d des ersten und dritten magnetischen Bereichs 213 und 233 der erste Dipol und der zweite Dipol sind, die den Datenwert „1” bzw. „0” des binären Systems repräsentieren, um den Ausgabedatenwert zu steuern. 2D is the magnetic transistor circuit according to the embodiment of this invention, which performs another EXOR function of the binary system. Where, when the magnetic transistor circuit performs the EXOR function to output the data value "0" of the binary system, the dipoles 218d and 238d of the second and fourth magnetic domains 216 and 236 the second dipole representing the data value "0" of the binary system to control the output data value and the dipoles 211d and 231d of the first and third magnetic domains 213 and 233 the first dipole and the second dipole are the data value "1" and "0", respectively, of the binary system to control the output data value.

Folglich kann die Magnettransistorschaltung die EXOR-Funktion mittels dieser Vorrichtung ausführen.consequently For example, the magnetic transistor circuit can perform the EXOR function by means of this Execute device.

Weiterhin stellt die vorliegende Erfindung auch ein Verfahren bereit, welches eine Magnettransistorschaltung verwendet, um die EXOR-Funktion zu erzeugen. Das Verfahren umfasst die Verwendung eines ersten Magnettransistors 220 mit einem ersten magnetischen Bereich 213 und einem zweiten magnetischen Bereich 216, wobei der erste magnetische Bereich 213 mit einer Hochspannungsendstelle 220 verbunden ist und der zweite magnetische Bereich 216 mit einer Ausgabeendstelle 270 verbunden ist; und die Verwendung eines zweiten Magnettransistors 230 mit einem dritten magnetischen Bereich 233 und einem vierten magnetischen Bereich 236, wobei der der dritte magnetische Bereich 233 mit einer Niederspannungsendstelle 240 verbunden ist und der vierte magnetische Bereich 236 mit dem zweiten magnetischen Bereich 216 und der Ausgabeendstelle 270 verbunden ist. Das Verfahren verwendet auch eine Vielzahl von Dipolen des ersten, zweiten, dritten bzw. vierten magnetischen Bereichs, um den Datenwert zu steuern, der an der Ausgabeendstelle ausgegeben wird, wobei der zweite und der vierte magnetische Bereich den gleichen Dipol haben und der erste und der dritte magnetische Bereich entgegengesetzte Dipole haben.Furthermore, the present invention also provides a method which uses a magnetic transistor circuit to generate the EXOR function. The method includes the use of a first magnetic transistor 220 with a first magnetic field 213 and a second magnetic region 216 , where the first magnetic field 213 with a high voltage terminal 220 is connected and the second magnetic field 216 with an output terminal 270 connected is; and the use of a second magnetic transistor 230 with a third magnetic field 233 and a fourth magnetic region 236 where the third magnetic field 233 with a low voltage terminal 240 is connected and the fourth magnetic field 236 with the second magnetic domain 216 and the output terminal 270 connected is. The method also uses a plurality of first, second, third, and fourth magnetic domain dipoles, respectively, to control the data output at the output terminal, the second and fourth magnetic domains having the same dipole, and the first and second magnetic domains third magnetic region have opposite dipoles.

Wenn die Magnettransistorschaltung die EXOR-Funktion ausführt, um den Datenwert „0” des binären Systems auszugeben, macht das Verfahren Dipole des zweiten und vierten magnetischen Bereichs 216 und 236 zu dem ersten Dipol, der den Datenwert „1” des binären Systems repräsentiert und macht Dipole des ersten und dritten magnetischen Bereichs zu einem zweiten Dipol und dem ersten Dipol, die den Datenwert „0” bzw. „1” des binären Systems repräsentieren. Wenn die Magnettransistorschaltung die EXOR-Funktion ausführt, um den Datenwert „1” des binären Systems auszugeben, macht das Verfahren Dipole des zweiten und vierten magnetischen Bereichs 216 und 236 zu dem ersten Dipol, der den Datenwert „1” des binären Systems repräsentiert und macht Dipole des ersten und dritten magnetischen Bereichs zum ersten Dipol und zweiten Dipol, die den Datenwert „1” bzw. „0” des binären Systems repräsentieren.When the magnetic transistor circuit performs the EXOR function to output the data value "0" of the binary system, the method makes dipoles of the second and fourth magnetic domains 216 and 236 to the first dipole, which represents the data value "1" of the binary system, and makes dipoles of the first and third magnetic domains to a second dipole and the first dipole representing the data value "0" and "1", respectively, of the binary system. When the magnetic transistor circuit performs the EXOR function to output the data value "1" of the binary system, the method makes dipoles of the second and fourth magnetic domains 216 and 236 to the first dipole, which represents the data value "1" of the binary system, and makes dipoles of the first and third magnetic domains to the first dipole and second dipole representing the data value "1" and "0", respectively, of the binary system.

Wenn die Magnettransistorschaltung die EXOR-Funktion ausführt, um den Datenwert „1” des binären Systems auszugeben, macht das Verfahren Dipole des zweiten und vierten magnetischen Bereichs 216 und 236 zu dem zweiten Dipol, der den Datenwert „0” des binären Systems repräsentiert und Dipole des ersten und dritten magnetischen Bereichs zum zweiten Dipol und ersten Dipol, die den Datenwert „0” bzw. „1” des binären Systems repräsentieren. Wenn die Magnettransistorschaltung die EXOR-Funktion ausführt, um den Datenwert „0” des binären Systems auszugeben, macht das Verfahren die Dipole des zweiten und vierten magnetischen Bereichs 216 und 236 zum zweiten Dipol, der den Datenwert „0” des binären Systems repräsentiert und macht Dipole des ersten und dritten magnetischen Bereichs zum ersten Dipol und zweiten Dipol, die den Datenwert „1” bzw. „0” des binären Systems repräsentieren.When the magnetic transistor circuit performs the EXOR function to output the data value "1" of the binary system, the method makes dipoles of the second and fourth magnetic domains 216 and 236 to the second dipole representing the data value "0" of the binary system and dipoles of the first and third magnetic domains to the second dipole and first dipole, representing the data value "0" and "1", respectively, of the binary system. When the magnetic transistor circuit performs the EXOR function to output the data value "0" of the binary system, the method makes the dipoles of the second and fourth magnetic domains 216 and 236 to the second dipole, which represents the data value "0" of the binary system, and makes dipoles of the first and third magnetic domains to the first dipole and second dipole representing the data "1" and "0", respectively, of the binary system.

Um mit herkömmlichen integrierten Halbleiterschaltungen zusammen zu arbeiten beträgt eine Spannung der Niederspannungsendstelle 240 ungefähr 0 Volt und eine Spannung der Hochspannungsendstelle 220 beträgt ungefähr 2,5 Volt, 3,3 Volt oder 5 Volt.In order to work together with conventional semiconductor integrated circuits, a voltage of the low voltage terminal is used 240 about 0 volts and a voltage of the high voltage terminal 220 is about 2.5 volts, 3.3 volts or 5 volts.

Die Symbole „→” und „←” sind hier nur angeordnet, um jeweils die Dipole der magnetischen Bereiche zu repräsentieren, sie sind nicht angeordnet, um die Dipolausrichtungen einzuschränken. In der Magnettransistorschaltung hat jeder Magnettransistor einen leitfähigen Bereich zwischen zwei magnetischen Bereichen. Die Leitfähigkeit des leitfähigen Bereichs kann durch die Dipole dieser zwei magnetischen Bereiche gesteuert werden. Folglich ist die Magnettransistorschaltung eine Schaltung mit zwei Eingängen mit der EXOR-Funktion. Gemäß der vorhergehenden Beschreibung können die Magnettransistorschaltung und das vorhergehend beschriebene Verfahren verwendet werden, um die EXOR-Funktion zu erzeugen.The Symbols "→" and "←" are here only arranged to each dipole the magnetic domains too represent, they are not arranged to restrict the dipole alignments. In In the magnetic transistor circuit, each magnetic transistor has a conductive region between two magnetic areas. The conductivity of the conductive area can be controlled by the dipoles of these two magnetic domains. Consequently, the magnetic transistor circuit is a circuit with two inputs with the EXOR function. According to the previous one Description can the magnetic transistor circuit and the previously described Procedures used to generate the EXOR function.

Claims (2)

Magnettransistorschaltung mit der EXOR-Funktion, umfassend: einen ersten Magnettransistor (200) mit einem ersten magnetischen Bereich (213), einem zweiten magnetischen Bereich (216) und einem ersten leitfähigen Bereich zwischen dem ersten (213) und dem zweiten magnetischen Bereich (216), wobei der erste magnetische Bereich (213) mit einer Hochspannung (220) verbunden ist und der zweite magnetische Bereich (216) mit einer Ausgabeendstelle (270) verbunden ist; einen zweiten Magnettransistor (230) mit einem dritten magnetischen Bereich (233), einem vierten magnetischen Bereich (236) und einem zweiten leitfähigen Bereich zwischen dem dritten (233) und dem vierten magnetischen Bereich (236), wobei der der dritte magnetische Bereich (233) mit einer Niederspannung (240) verbunden ist und der vierte magnetische Bereich (236) mit dem zweiten magnetischen Bereich (216) und der Ausgabeendstelle (270) verbunden ist; wobei eine Vielzahl von Metallvorrichtungen (212, 217, 232, 237), die jeweils um den ersten, zweiten, dritten und vierten magnetischen Bereich (213, 216, 233, 236) herum angeordnet sind und jeweils die Dipole (211a, 218a, 231a, 238a) des ersten, zweiten, dritten und vierten magnetischen Bereichs (213, 216, 233, 236) steuern, wobei der zweite (216) und der vierte magnetische Bereich (236) durch die Metallvorrichtungen (212, 217, 232, 237) gesteuert werden, um die gleichen Dipole (218a, 238a) zu haben, und der erste (213) und der dritte magnetische Bereich (233) durch die Metallvorrichtungen (212, 217, 232, 237) gesteuert werden, um unterschiedliche Dipole (211a, 231a) zu haben; wobei die Dipole (211a, 218a, 231a, 238a) des ersten, zweiten, dritten und vierten magnetischen Bereichs (213, 216, 233, 236) als Variablen der EXOR-Funktion bezeichnet sind, so dass wenn die Dipole (211a, 218a) des ersten (213) und zweiten magnetischen Bereichs (216) gleich sind, der erste leitfähige Bereich leitfähig ist und der erste Magnettransistor (200) eingeschaltet wird, und der hochspannungsanzeigende Wert. „1” durch den ersten magnetischen Transistor zu dem Ausgabeende (270) als das Ergebnis der EXOR-Funktion übertragen wird, oder wenn die Dipole (231a, 238a) des dritten (233) und vierten magnetischen Bereichs (236) gleich sind, der zweite leitfähige Bereich leitfähig ist und der zweite Magnettransistor (230) eingeschaltet ist und der niederspannungsanzeigende Wert „0” durch den zweiten Magnettransistor zum Ausgabeende (270) als Ergebnis der EXOR-Funktion übertragen wird.A magnetic transistor circuit having the EXOR function, comprising: a first magnetic transistor ( 200 ) with a first magnetic region ( 213 ), a second magnetic region ( 216 ) and a first conductive region between the first ( 213 ) and the second magnetic region ( 216 ), wherein the first magnetic region ( 213 ) with a high voltage ( 220 ) and the second magnetic region ( 216 ) with an output terminal ( 270 ) connected is; a second magnetic transistor ( 230 ) with a third magnetic region ( 233 ), a fourth magnetic region ( 236 ) and a second conductive region between the third ( 233 ) and the fourth magnetic region ( 236 ), where the third magnetic region ( 233 ) with a low voltage ( 240 ) and the fourth magnetic domain ( 236 ) with the second magnetic region ( 216 ) and the output terminal ( 270 ) connected is; wherein a plurality of metal devices ( 212 . 217 . 232 . 237 ), each around the first, second, third and fourth magnetic region ( 213 . 216 . 233 . 236 ) are arranged around and in each case the dipoles ( 211 . 218a . 231 . 238a ) of the first, second, third and fourth magnetic regions ( 213 . 216 . 233 . 236 ), the second ( 216 ) and the fourth magnetic domain ( 236 ) through the metal devices ( 212 . 217 . 232 . 237 ) to control the same dipoles ( 218a . 238a ), and the first ( 213 ) and the third magnetic domain ( 233 ) through the metal devices ( 212 . 217 . 232 . 237 ) are controlled to different dipoles ( 211 . 231 ) to have; where the dipoles ( 211 . 218a . 231 . 238a ) of the first, second, third and fourth magnetic domains ( 213 . 216 . 233 . 236 ) are designated as variables of the EXOR function such that when the dipoles ( 211 . 218a ) of the first ( 213 ) and second magnetic region ( 216 ) are the same, the first conductive region is conductive and the first magnetic transistor ( 200 ), and the high voltage indicative value. "1" through the first magnetic transistor to the output end ( 270 ) is transmitted as the result of the EXOR function, or if the dipoles ( 231 . 238a ) of the third ( 233 ) and fourth magnetic region ( 236 ) are the same, the second conductive region is conductive and the second magnetic transistor ( 230 ) is turned on and the low voltage indicative value "0" through the second magnetic transistor to the output end ( 270 ) is transmitted as a result of the EXOR function. Verfahren zur Implementierung einer EXOR-Funktion durch eine Magnettransistorschaltung, wobei das Verfahren umfasst: Bereitstellen eines ersten Magnettransistors (200) mit einem ersten magnetischen Bereich (213), einem zweiten magnetischen Bereich (216) und einem ersten leitfähigen Bereich zwischen dem ersten (213) und dem zweiten magnetischen Bereich (216), wobei der erste magnetische Bereich (213) mit einer Hochspannungsendstelle (220) verbunden ist und der zweite magnetische Bereich (236) mit einer Ausgabeendstelle (270) verbunden ist; Bereitstellen eines zweiten Magnettransistors (230) mit einem dritten magnetischen Bereich (233), einem vierten magnetischen Bereich (236) und einem zweiten leitfähigen Bereich zwischen dem dritten (233) und dem vierten magnetischen Bereich (236), wobei der dritte magnetische Bereich (233) mit einer Niederspannungsendstelle (240) verbunden ist und der vierte magnetische Bereich (236) mit dem zweiten magnetischen Bereich (216) und der Ausgabeendstelle (270) verbunden ist; und Bereitstellen einer Vielzahl von Metallvorrichtungen (212, 217, 232, 237), die jeweils um den ersten, zweiten, dritten und vierten magnetischen Bereich (213, 216, 233, 236) herum angeordnet sind und jeweils die Dipole (211a, 218a, 231a, 238a) des ersten, zweiten, dritten und vierten magnetischen Bereichs (213, 216, 233, 236) steuern, wobei der zweite (216) und der vierte magnetische Bereich (236) durch die Metallvorrichtungen (212, 217, 232, 237) gesteuert werden, um die gleichen Dipole (218a, 238a) zu haben, und der erste (213) und der dritte magnetische Bereich (233) durch die Metallvorrichtungen (212, 217, 232, 237) gesteuert werden, um unterschiedliche Dipole (211a, 231a) zu haben; wobei die Dipole (211a, 218a, 231a, 238a) des ersten, zweiten, dritten und vierten magnetischen Bereichs (213, 216, 233, 236) als Variablen der EXOR-Funktion bezeichnet sind, so dass wenn die Dipole (211a, 218a) des ersten (213) und zweiten magnetischen Bereichs (216) gleich sind, der erste leitfähige Bereich leitfähig ist und der erste Magnettransistor (200) eingeschaltet wird, und der hochspannungsanzeigende Wert. „1” durch den ersten magnetischen Transistor zu dem Ausgabeende (270) als das Ergebnis der EXOR-Funktion übertragen wird, oder wenn die Dipole (231a, 238a) des dritten (233) und vierten magnetischen Bereichs (236) gleich sind, der zweite leitfähige Bereich leitfähig ist und der zweite Magnettransistor (230) eingeschaltet ist und der niederspannungsanzeigende Wert „0” durch den zweiten Magnettransistor zum Ausgabeende (270) als Ergebnis der EXOR-Funktion übertragen wird.A method of implementing an EXOR function by a magnetic transistor circuit, the method comprising: providing a first magnetic transistor ( 200 ) with a first magnetic region ( 213 ), a second magnetic region ( 216 ) and a first conductive region between the first ( 213 ) and the second magnetic region ( 216 ), wherein the first magnetic region ( 213 ) with a high-voltage terminal ( 220 ) and the second magnetic region ( 236 ) with an output terminal ( 270 ) connected is; Providing a second magnetic transistor ( 230 ) with a third magnetic region ( 233 ), a fourth magnetic region ( 236 ) and a second conductive region between the third ( 233 ) and the fourth magnetic region ( 236 ), the third magnetic region ( 233 ) with a low voltage terminal ( 240 ) and the fourth magnetic domain ( 236 ) with the second magnetic region ( 216 ) and the output terminal ( 270 ) connected is; and providing a plurality of metal devices ( 212 . 217 . 232 . 237 ), each around the first, second, third and fourth magnetic region ( 213 . 216 . 233 . 236 ) are arranged around and in each case the dipoles ( 211 . 218a . 231 . 238a ) of the first, second, third and fourth magnetic regions ( 213 . 216 . 233 . 236 ), the second ( 216 ) and the fourth magnetic domain ( 236 ) through the metal devices ( 212 . 217 . 232 . 237 ) to control the same dipoles ( 218a . 238a ), and the first ( 213 ) and the third magnetic domain ( 233 ) through the metal devices ( 212 . 217 . 232 . 237 ) are controlled to different dipoles ( 211 . 231 ) to have; where the dipoles ( 211 . 218a . 231 . 238a ) of the first, second, third and fourth magnetic regions ( 213 . 216 . 233 . 236 ) are designated as variables of the EXOR function such that when the dipoles ( 211 . 218a ) of the first ( 213 ) and second magnetic region ( 216 ) are the same, the first conductive region is conductive and the first magnetic transistor ( 200 ), and the high voltage indicative value. "1" through the first magnetic transistor to the output end ( 270 ) is transmitted as the result of the EXOR function, or if the dipoles ( 231 . 238a ) of the third ( 233 ) and fourth magnetic region ( 236 ) are the same, the second conductive region is conductive and the second magnetic transistor ( 230 ) is turned on and the low voltage indicative value "0" through the second magnetic transistor to the output end ( 270 ) is transmitted as a result of the EXOR function.
DE102007032381A 2006-10-13 2007-07-11 Magnetic transistor circuit with EXOR function and associated implementation method Expired - Fee Related DE102007032381B4 (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/549,257 US7397277B2 (en) 2005-10-17 2006-10-13 Magnetic transistor circuit with the EXOR function
US11/549,257 2006-10-13

Publications (2)

Publication Number Publication Date
DE102007032381A1 DE102007032381A1 (en) 2008-04-17
DE102007032381B4 true DE102007032381B4 (en) 2010-11-25

Family

ID=38461551

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102007032381A Expired - Fee Related DE102007032381B4 (en) 2006-10-13 2007-07-11 Magnetic transistor circuit with EXOR function and associated implementation method

Country Status (7)

Country Link
US (1) US7397277B2 (en)
JP (1) JP4526557B2 (en)
CN (1) CN101162902A (en)
DE (1) DE102007032381B4 (en)
FR (1) FR2907285A1 (en)
GB (1) GB2443495B (en)
TW (1) TW200818707A (en)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7269061B2 (en) * 2005-10-17 2007-09-11 Northern Lights Semiconductor Corp. Magnetic memory
US7256616B1 (en) * 2005-10-17 2007-08-14 Northern Lights Semiconductor Corp. Magnetic transistor with the buffer/inverter functions
US20080174936A1 (en) * 2007-01-19 2008-07-24 Western Lights Semiconductor Corp. Apparatus and Method to Store Electrical Energy
US7539046B2 (en) * 2007-01-31 2009-05-26 Northern Lights Semiconductor Corp. Integrated circuit with magnetic memory
JP5288293B2 (en) * 2008-08-25 2013-09-11 日本電気株式会社 Magnetoresistive element, logic gate, and operation method of logic gate
US8207757B1 (en) 2011-02-07 2012-06-26 GlobalFoundries, Inc. Nonvolatile CMOS-compatible logic circuits and related operating methods
JP2016537827A (en) 2013-10-01 2016-12-01 イー１０２３ コーポレイションＥ１０２３ Ｃｏｒｐｏｒａｔｉｏｎ Magnetically enhanced energy storage system and method

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6034887A (en) * 1998-08-05 2000-03-07 International Business Machines Corporation Non-volatile magnetic memory cell and devices
EP1109170A2 (en) * 1999-12-16 2001-06-20 Kabushiki Kaisha Toshiba Magnetic memory device
US6288565B1 (en) * 1995-04-21 2001-09-11 Mark B. Johnson High density and high speed magneto-electronic logic family
US20020134996A1 (en) * 2000-04-28 2002-09-26 Takashi Morie Information processing structures
DE10144395C1 (en) * 2001-09-10 2002-10-10 Siemens Ag Programmable magnetic logic component has gate elements, each with magnetoresistive layer system with magnetic information and reference layers separated by intermediate layer
DE10144384C1 (en) * 2001-09-10 2003-01-02 Siemens Ag Magnetic logic module used as inverter has magnetic field sensor supplied with read signal for providing output signal which is inverted relative to input signal
DE10320701A1 (en) * 2003-05-08 2004-12-23 Siemens Ag Component with a circuit arrangement that can be configured in terms of its functionality, in particular logic circuit arrangement

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01243619A (en) * 1988-03-24 1989-09-28 Sharp Corp Basic logical circuit
US5654566A (en) * 1995-04-21 1997-08-05 Johnson; Mark B. Magnetic spin injected field effect transistor and method of operation
US5629549A (en) * 1995-04-21 1997-05-13 Johnson; Mark B. Magnetic spin transistor device, logic gate & method of operation
US6249453B1 (en) * 2000-04-18 2001-06-19 The University Of Chicago Voltage controlled spintronic devices for logic applications
TWI222763B (en) * 2002-03-29 2004-10-21 Toshiba Corp Magnetic logic element and magnetic logic element array
US7403043B2 (en) * 2005-10-17 2008-07-22 Northern Lights Semiconductor Corp. Magnetic Transistor Circuit Representing the Data ‘1’ and ‘0’ of the Binary System
KR100682967B1 (en) * 2006-02-22 2007-02-15 삼성전자주식회사 Xor logic circuit using magnetic tunneling junction cell and method for operating the xor logic circuit

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6288565B1 (en) * 1995-04-21 2001-09-11 Mark B. Johnson High density and high speed magneto-electronic logic family
US6034887A (en) * 1998-08-05 2000-03-07 International Business Machines Corporation Non-volatile magnetic memory cell and devices
EP1109170A2 (en) * 1999-12-16 2001-06-20 Kabushiki Kaisha Toshiba Magnetic memory device
US20020134996A1 (en) * 2000-04-28 2002-09-26 Takashi Morie Information processing structures
DE10144395C1 (en) * 2001-09-10 2002-10-10 Siemens Ag Programmable magnetic logic component has gate elements, each with magnetoresistive layer system with magnetic information and reference layers separated by intermediate layer
DE10144384C1 (en) * 2001-09-10 2003-01-02 Siemens Ag Magnetic logic module used as inverter has magnetic field sensor supplied with read signal for providing output signal which is inverted relative to input signal
DE10320701A1 (en) * 2003-05-08 2004-12-23 Siemens Ag Component with a circuit arrangement that can be configured in terms of its functionality, in particular logic circuit arrangement

Also Published As

Publication number Publication date
US7397277B2 (en) 2008-07-08
CN101162902A (en) 2008-04-16
GB2443495B (en) 2008-11-26
TW200818707A (en) 2008-04-16
JP2008099284A (en) 2008-04-24
JP4526557B2 (en) 2010-08-18
US20070103196A1 (en) 2007-05-10
GB0713650D0 (en) 2007-08-22
DE102007032381A1 (en) 2008-04-17
GB2443495A (en) 2008-05-07
FR2907285A1 (en) 2008-04-18

Similar Documents

Publication Publication Date Title
DE102007032381B4 (en) Magnetic transistor circuit with EXOR function and associated implementation method
WO2009012755A1 (en) Reconfigurable magnetic logic circuit arrangement and method for producing and operating such logic devices
DE112008000800B4 (en) Three-dimensional crossbar array systems and methods of writing information to three-dimensional crossbar array transitions and reading information stored therein
DE10362176B4 (en) Magnetic random access memory (MRAM) with non-parallel main and reference magnetoresistors
DE112018000840T5 (en) SPIN PATH TORQUE MRAM MEMORY CELL WITH IMPROVED THERMAL STABILITY
EP1565988B1 (en) Magnetic logic device
DE102011017096A1 (en) Hall sensor semiconductor device and method of operating the Hall sensor semiconductor device
DE102012201789B4 (en) Non-volatile CMOS-compatible logic circuits and associated operating methods
DE102007032379B4 (en) Magnetic transistor structure
WO2001018816A1 (en) Memory cell arrangement and operational method therefor
DE10053206C1 (en) Logic circuit device uses magnetoresistive element with magnetizable soft magnetic layer and selective perpendicular magnetic field for alteration of logic function
DE102007032378A1 (en) Magnetic transistor circuit representing the values "1" and "0" of the binary system
DE10144395C1 (en) Programmable magnetic logic component has gate elements, each with magnetoresistive layer system with magnetic information and reference layers separated by intermediate layer
DE10155424B4 (en) Method for the homogeneous magnetization of an exchange-coupled layer system of a digital magnetic memory cell device
DE102007033250B4 (en) Integrated circuit with magnetic memory
EP1479166B1 (en) Standard cell arrangement for a magneto-resistive component
DE102020209324A1 (en) Method and system for magnetizing elements of a magnetic field sensor arrangement
DE10144384C1 (en) Magnetic logic module used as inverter has magnetic field sensor supplied with read signal for providing output signal which is inverted relative to input signal
DE10217375A1 (en) Circuit arrangement and method for generating a dual rail signal
DE10311717B4 (en) Magnetic logic device, logic circuit, method for their operation and their use
EP1913695B1 (en) Component with a functionally-configurable circuit arrangement
DE102006058169A1 (en) Integrated semiconductor circuit
EP1112575A1 (en) Magnetoresistive element and use of same as storage element in a storage system
DE10144397B4 (en) 1 from n decoder
DE102016110611A1 (en) Device with a Hall structure with an increased signal amplitude

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
R020 Patent grant now final

Effective date: 20110225

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee