DE102007004794B4 - Controller block with monitoring by a watchdog - Google Patents
Controller block with monitoring by a watchdog Download PDFInfo
- Publication number
- DE102007004794B4 DE102007004794B4 DE200710004794 DE102007004794A DE102007004794B4 DE 102007004794 B4 DE102007004794 B4 DE 102007004794B4 DE 200710004794 DE200710004794 DE 200710004794 DE 102007004794 A DE102007004794 A DE 102007004794A DE 102007004794 B4 DE102007004794 B4 DE 102007004794B4
- Authority
- DE
- Germany
- Prior art keywords
- controller module
- controller
- watchdog
- cpu
- arithmetic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/2205—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested
- G06F11/2226—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested to test ALU
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
- G06F11/0751—Error or fault detection not based on redundancy
- G06F11/0754—Error or fault detection not based on redundancy by exceeding limits
- G06F11/0757—Error or fault detection not based on redundancy by exceeding limits by exceeding a time limit, i.e. time-out, e.g. watchdogs
Abstract
Beschrieben wird ein Controllerbaustein mit einer Überwachung durch einen Watchdog, wobei zum Controllerbaustein eine Recheneinheit und ein adressierbarer Portbaustein gehören, die beide jeweils mit einem controllerinternen Adressbus und mit einem controllerinternen Datenbus verbunden sind, wobei innerhalb einer Komponente des Controllerbausteins mindestens eine Rechenaufgabe abgelegt ist, die als Ergebniswert die Adresse des Portbausteins ergibt, wobei die Recheneinheit die Rechenaufgabe zyklisch berechnet und den Ergebniswert auf den Adressbus gibt und wobei die Recheneinheit einen Datenwert auf den Datenbus gibt, der bei korrekt adressiertem Portbaustein am Ausgang des Portbausteins als ein Signal zum Zurücksetzen des Watchdogs erscheint.A controller module is described with monitoring by a watchdog, the controller module comprising an arithmetic unit and an addressable port module, both of which are each connected to a controller-internal address bus and to a controller-internal data bus, at least one arithmetic task being stored within a component of the controller module The result of this is the address of the port module, with the computing unit calculating the computing task cyclically and transferring the result value to the address bus, and the computing unit sending a data value to the data bus that appears as a signal for resetting the watchdog when the port module is correctly addressed at the output of the port module ,
Description
Die vorliegende Erfindung betrifft einen Controllerbaustein in einer sicherheitskritischen Einrichtung mit einer Überwachung durch einen Watchdog, wobei zum Controllerbaustein eine Recheneinheit und ein adressierbarer Portbaustein gehören, die beide jeweils mit einem controllerinternen Adressbus und mit einem controllerinternen Datenbus verbunden sind.The present invention relates to a controller module in a safety-critical device with monitoring by a watchdog, wherein the controller module includes a computing unit and an addressable port module, both of which are each connected to a controller-internal address bus and a controller-internal data bus.
Aus dem japanischen Patent Abstract
Die deutsche Patentanmeldung
In der
Viele Einrichtungen des täglichen Lebens sind heute mit einem Mikrocontroller versehen. Bei besonders wichtigen oder sicherheitskritischen Einrichtungen wird die korrekte Funktion des Mikrocontrollers durch besondere Maßnahmen sichergestellt, wie beispielsweise durch einen mehrfachen und damit redundanten Einbau von sicherheitskritischen Komponenten. Hierdurch entsteht ein relativ hoher Kostenaufwand.Many day-to-day facilities are now equipped with a microcontroller. In particularly important or safety-critical devices, the correct function of the microcontroller is ensured by special measures, such as by a multiple and thus redundant installation of safety-critical components. This creates a relatively high cost.
Vielfach ist zur Überwachung eines Controllerbausteins ein so genannter Watchdog vorgesehen. Dabei handelt es sich um einen durch Hardware oder Software realisierten Zähler oder Timer, der innerhalb regelmäßiger Zeitabläufe durch ein Signal zurückgesetzt wird, und der, falls das Signal ausbleibt, eine Sicherheitsfunktion auslöst, etwa durch das Zurücksetzen des Controllerbausteins oder durch Abschalten von mehr oder weniger großen Teilen der überwachten Einrichtung.In many cases, a so-called watchdog is provided for monitoring a controller module. This is a counter or timer implemented by hardware or software which is reset by a signal within regular timings and which, if the signal fails, triggers a safety function, for example by resetting the controller module or by shutting down more or less large parts of the monitored facility.
Ein Watchdog überprüft somit, ob ein zurücksetzendes Signal regelmäßig auftritt. Wie zuverlässig damit Fehler erkannt werden, hängt besonders von der Art und Weise ab, wie das zurücksetzende Signal gewonnen wird. So kann bei einem ansonsten regelmäßigen Programmablauf einer Recheneinheit oftmals nicht erkannt werden, wenn die Recheneinheit arithmetische Operationen fehlerhaft ausführt. Um auch derartige Fehler aufzudecken, werden häufig zwei unabhängig voneinander arbeitende Recheneinheiten vorgesehen, die ihre Rechenergebnisse gegenseitig überprüfen. Dies erfordert allerdings einen erheblichen Kostenaufwand.A watchdog thus checks whether a reset signal occurs regularly. The reliability with which errors are detected depends in particular on the way in which the resetting signal is obtained. Thus, in an otherwise regular program sequence of a computing unit often can not be detected when the arithmetic unit performs arithmetic operations incorrectly. In order to uncover such errors as well, two computing units operating independently of one another are frequently provided which mutually check their computation results. However, this requires a considerable cost.
Es stellte sich die Aufgabe, einen Controllerbaustein für eine sicherheitskritische Einrichtung zu schaffen, bei dem insbesondere in einer Recheneinheit auftretende arithmetische Fehler auf einfache und kostengünstige Weise zuverlässig erkannt werden können.The object was to provide a controller module for a safety-critical device, in which arithmetic errors occurring in particular in a computing unit can be detected reliably in a simple and cost-effective manner.
Diese Aufgabe wird erfindungsgemäß durch die im Anspruch 1 genannten Merkmale gelöst.This object is achieved by the features mentioned in claim 1.
Der erfindungsgemäße Controllerbaustein führt somit Rechenaufgaben, und zwar insbesondere numerische Rechenaufgaben durch, deren Ergebnisse zur Überprüfung der korrekten Funktion der Recheneinheit verwendet werden.The controller module according to the invention thus carries out arithmetic tasks, in particular numerical arithmetic tasks, the results of which are used to check the correct function of the arithmetic unit.
Vorteilhafte Ausgestaltungen und Weiterbildungen der Erfindung sind in den abhängigen Ansprüchen angeführt. Im folgenden wird ein Ausführungsbeispiel der Erfindung anhand der Zeichnung dargestellt und näher erläutert. Die einzige Figur zeigt ein stark vereinfachtes Blockschaltbild eines erfindungsgemäßen Controllerbausteins.Advantageous embodiments and further developments of the invention are set forth in the dependent claims. In the following an embodiment of the invention will be illustrated with reference to the drawing and explained in more detail. The single FIGURE shows a greatly simplified block diagram of a controller module according to the invention.
Der Controllerbaustein (CB) weist zumindest eine Recheneinheit (CPU) und einen Portbaustein (IO) auf. Der Portbaustein (IO) kann dabei beispielsweise ein serieller oder paralleler Eingabe-/Ausgabebaustein sein. Die Recheneinheit (CPU) und der Portbaustein (IO) stehen über einen Adressbus (AB) und einen Datenbus (DB) miteinander in Verbindung, wobei die Recheneinheit (CPU) den Portbaustein (IO) über den Adressbus (AB) ansprechen kann. Über den Datenbus (DB) können Datenwerte von der Recheneinheit (CPU) zum Portbaustein (IO), und umgekehrt, übertragen werden.The controller module (CB) has at least one processor unit (CPU) and one port module (IO). The port module (IO) can be, for example, a serial or parallel input / output module. The arithmetic unit (CPU) and the port block (IO) communicate with each other via an address bus (AB) and a data bus (DB), whereby the arithmetic unit (CPU) can address the port block (IO) via the address bus (AB). The data bus (DB) can be used for data values from the Processing unit (CPU) to the port block (IO), and vice versa, transferred.
Des weiteren weist der Controllerbaustein (CB) eine interne Komponente (SP) auf, realisiert beispielsweise als Speicherbaustein (SP), in der zumindest eine Rechenaufgabe (RA) und vorzugsweise mehrere Rechenaufgaben (RA) abgelegt sind. Der Begriff Rechenaufgabe (RA) steht dabei allgemein für einen algorithmischen Ablauf, der von der Recheneinheit (CPU) ausgeführt werden kann und als Ergebnis einen numerischen Ergebniswert liefert. Die mindestens eine Rechenaufgabe (RA) ist dabei so vorgegeben, dass sie als Ergebniswert die Adresse des Portbausteins (IO) liefert.Furthermore, the controller module (CB) has an internal component (SP), implemented, for example, as a memory module (SP) in which at least one arithmetic task (RA) and preferably several arithmetic functions (RA) are stored. The term calculation task (RA) generally stands for an algorithmic sequence which can be executed by the arithmetic unit (CPU) and supplies a numerical result value as the result. The at least one calculation task (RA) is specified in such a way that it supplies the address of the port block (IO) as the result value.
Vorgesehen ist außerdem ein Watchdog (WD) in Hardware- oder Softwareausführung, der einen zurücksetzbaren Zähler oder Timer enthält. Der Watchdog (WD), der hier als ein externes Bauelement dargestellt ist, kann alternativ auch als eine in den Controllerbaustein (CB) integrierte Komponente ausgeführt sein.Also provided is a hardware or software watchdog (WD) that includes a resettable counter or timer. The watchdog (WD), which is shown here as an external component, can alternatively also be designed as a component integrated in the controller module (CB).
Erfolgt das Zurücksetzen des Watchdogs (WD) nicht regelmäßig innerhalb eines Zeitfensters oder vor Ablauf einer Maximalzeit, so generiert dieser ein Ausgangssignal, welches hier einem Rücksetzeingang (RESET) des Controllerbausteins (CB) zugeführt wird und ein Neustarten des Controllerbausteins (CB) bzw. der Recheneinheit (CPU) mit definierten Anfangsbedingungen bewirkt. Alternativ kann das Ausgangssignal des Watchdogs (WD) auch ein Abschalten des durch den Controllerbaustein (CB) gesteuerten Gerätes bewirken.If the reset of the watchdog (WD) does not take place regularly within a time window or before the expiry of a maximum time, then this generates an output signal, which is supplied to a reset input (RESET) of the controller module (CB) and a restart of the controller module (CB) or the Arithmetic unit (CPU) causes with defined initial conditions. Alternatively, the output signal of the watchdog (WD) can also switch off the device controlled by the controller module (CB).
Der beschriebene Aufbau hat Insbesondere den Zweck, die Funktionsfähigkeit des Controllerbausteins (CB) und speziell der Recheneinheit (CPU), regelmäßig zu überprüfen und damit sicherzustellen. Dabei ist es wesentlich, dass besonders auch die arithmetischen Funktionen, also das „korrekte Rechnen” der Recheneinheit (CPU), überwacht werden.In particular, the described structure has the purpose of regularly checking the functionality of the controller module (CB) and especially of the arithmetic unit (CPU) and thus ensuring it. It is essential that especially the arithmetic functions, ie the "correct calculation" of the arithmetic unit (CPU), are monitored.
Zur Überprüfung bearbeitet die Recheneinheit (CPU) innerhalb des üblichen Programmablaufs Rechenaufgaben (RA), die beispielsweise in einem internen Speicherbaustein (SP) abgelegt sind und die die Recheneinheit (CPU) aus diesem Speicherbaustein (SP) abruft. Die Recheneinheit (CPU) berechnet hieraus einen numerischen Ergebniswert.For checking, the arithmetic unit (CPU) processes arithmetic tasks (RA) within the usual program sequence, which are stored, for example, in an internal memory module (SP) and which the arithmetic unit (CPU) retrieves from this memory component (SP). The arithmetic unit (CPU) calculates a numerical result value from this.
Die Recheneinheit (CPU) kann diesen Ergebniswert allerdings nicht selbst zuverlässig auf Korrektheit überprüfen, da bei einem fehlerhaften Ergebniswert es zumindest nicht auszuschließen ist, dass die Überprüfung des Ergebniswertes ebenfalls fehlerbehaftet wäre.However, the arithmetic unit (CPU) can not reliably check this result value for correctness, since it can at least not be ruled out in the case of a faulty result value that the check of the result value would also be faulty.
Die Lösung dieses Problems besteht darin, das Ergebnis extern, also außerhalb der Recheneinheit (CPU) zu überprüfen. Hierzu könnte eine Berechnung derselben Rechenaufgabe durch eine zweite, unabhängige Recheneinheit oder ein Abruf des gespeicherten Ergebnisses, und ein Vergleich der beiden Ergebniswerte vorgesehen werden. Ein solcher Aufbau wäre aber sehr aufwendig.The solution to this problem is to check the result externally, ie outside of the arithmetic unit (CPU). For this purpose, a calculation of the same computational task by a second, independent arithmetic unit or a retrieval of the stored result, and a comparison of the two result values could be provided. Such a structure would be very expensive.
Statt dessen erfolgt die externe Überprüfung dadurch, dass der Ergebniswert zur Adressierung eines Portbausteins (IO) verwendet wird. Die mindestens eine im Speicherbaustein (SP) abgelegte Rechenaufgabe (RA) ist so gebildet, dass sie als Ergebniswert die Adresse des Portbausteins (IO) liefert. Die Recheneinheit (CPU) gibt daraufhin das Ergebnis der Berechnung auf den Adressbus (AB). Ist das Rechenergebnis korrekt, so wird der Portbaustein (IO) angesprochen. Ein anschließend von der Recheneinheit (CPU) auf den Datenbus (DB) gegebener Datenwert gelangt somit auf den Portbaustein (IO), welcher darauf ein diesem Datenwert entsprechendes Signal an seinem Ausgang ausgibt, welches ein Zurücksetzen des Watchdogs (WD) bewirkt.Instead, the external check is carried out by using the result value to address a port block (IO). The at least one arithmetic task (RA) stored in the memory module (SP) is designed such that it supplies the address of the port module (IO) as the result. The arithmetic unit (CPU) then outputs the result of the calculation to the address bus (AB). If the calculation result is correct, the port block (IO) is addressed. A data value subsequently given by the arithmetic unit (CPU) to the data bus (DB) thus arrives at the port module (IO), which then outputs a signal corresponding to this data value at its output, which effects a reset of the watchdog (WD).
Berechnet dagegen die Recheneinheit (CPU) den Ergebniswert fehlerhaft, so wird der Portbaustein (IO) nicht adressiert und der Portbaustein (IO) gibt entsprechend kein Signal zum Zurücksetzen des Watchdogs (WD) aus. In diesem Fall erzeugt der Watchdog (WD) ein Ausgangssignal für den Rücksetzeingang (RESET) des Controllerbausteins (CB).If, however, the calculation unit (CPU) calculates the result value incorrectly, the port block (IO) is not addressed and the port block (IO) accordingly outputs no signal for resetting the watchdog (WD). In this case, the watchdog (WD) generates an output signal for the reset input (RESET) of the controller module (CB).
Die Sicherheit der Überprüfung kann weiter erhöht werden, wenn auch der Datenwert, den die Recheneinheit (CPU) auf den Datenbus (DB) gibt, zuvor von der Recheneinheit (CPU) als Ergebnis einer Rechenaufgabe (RA) bestimmt wird.The security of the check can be further increased, even if the data value which the arithmetic unit (CPU) gives to the data bus (DB) has previously been determined by the arithmetic unit (CPU) as the result of a computational task (RA).
In dieser Hinsicht ist es auch vorteilhaft, wenn die Recheneinheit (CPU) nicht immer die gleiche Rechenaufgabe (RA) zur Bestimmung der Adresse des Portbausteins (IO) löst, sondern mehrere unterschiedliche Rechenaufgaben (RA) nacheinander, vorzugsweise in zufälliger Reihenfolge. Hierdurch wird die Recheneinheit (CPU) in einem größeren Umfang getestet, so dass mit einer größeren Sicherheit auch kleinere und spezifischere Fehler der Recheneinheit (CPU) aufgedeckt werden können.In this regard, it is also advantageous if the arithmetic unit (CPU) does not always solve the same arithmetical task (RA) for determining the address of the port block (IO), but several different arithmetic tasks (RA) successively, preferably in random order. As a result, the arithmetic unit (CPU) is tested to a greater extent, so that smaller and more specific errors of the arithmetic unit (CPU) can be detected with greater security.
Bezugszeichenreference numeral
- ABFROM
- Adressbusaddress
- CBCB
- Controllerbausteincontroller chip
- CPUCPU
- Recheneinheitcomputer unit
- DBDB
- Datenbusbus
- IOIO
- Portbausteinport module
- RARA
- Rechenaufgabe(n)Calculation (n)
- RESETRESET
- Reset-EingangReset input
- SPSP
- Komponente (Speicherbaustein)Component (memory module)
- WDWD
- WatchdogWatchdog
Claims (9)
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE200710004794 DE102007004794B4 (en) | 2007-01-31 | 2007-01-31 | Controller block with monitoring by a watchdog |
PCT/EP2008/051016 WO2008092846A1 (en) | 2007-01-31 | 2008-01-29 | Controller chip with monitoring via watchdog |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE200710004794 DE102007004794B4 (en) | 2007-01-31 | 2007-01-31 | Controller block with monitoring by a watchdog |
Publications (2)
Publication Number | Publication Date |
---|---|
DE102007004794A1 DE102007004794A1 (en) | 2008-08-07 |
DE102007004794B4 true DE102007004794B4 (en) | 2012-04-19 |
Family
ID=39204771
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE200710004794 Active DE102007004794B4 (en) | 2007-01-31 | 2007-01-31 | Controller block with monitoring by a watchdog |
Country Status (2)
Country | Link |
---|---|
DE (1) | DE102007004794B4 (en) |
WO (1) | WO2008092846A1 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8615684B2 (en) * | 2011-04-18 | 2013-12-24 | Astronautics Corporation Of America | High reliability processor system |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2936683B1 (en) * | 1979-09-11 | 1980-05-08 | Siemens Ag | Reset circuit for microprocessors |
DE3603082A1 (en) * | 1986-02-01 | 1987-08-06 | Bosch Gmbh Robert | DEVICE FOR RESETTING COMPUTING DEVICES |
DE3724241C1 (en) * | 1987-07-22 | 1988-09-29 | Honeywell Regelsysteme Gmbh, 6050 Offenbach, De | Reset circuit for microprocessor or counter - has low resistance by=pass branch in parallel with resistor of RC element to stop resetting when set supply voltage is attained |
DE19527603C2 (en) * | 1994-08-10 | 1997-12-18 | Kostal Leopold Gmbh & Co Kg | Electrical circuit arrangement |
DE19827705C1 (en) * | 1998-06-22 | 1999-10-28 | Siemens Ag | Reset circuit i.e. for vehicle electronics circuitry e.g. for airbag |
US6393571B1 (en) * | 1997-12-12 | 2002-05-21 | Leopold Kostal Gmbh & Co. | Electronic circuit for actuating a microprocessor with prompting and action signals |
US20040078731A1 (en) * | 2000-10-06 | 2004-04-22 | Alwin Becher | Method for operating a processor-controlled system |
DE10307797A1 (en) * | 2003-02-24 | 2004-09-30 | Infineon Technologies Ag | Device and method for determining an irregularity in a sequence of a user program |
DE10347196A1 (en) * | 2003-10-10 | 2005-05-04 | Heidenhain Gmbh Dr Johannes | Interface checking device, e.g. for use in an automation system such as a CNC machine tool, has a comparison register whose bit pattern content can be varied according to predefined rules |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS59114652A (en) * | 1982-12-21 | 1984-07-02 | Nissan Motor Co Ltd | Watchdog timer circuit |
JPH02281343A (en) | 1989-04-21 | 1990-11-19 | Nec Corp | Cpu operation monitor system |
JPH052654A (en) * | 1991-06-25 | 1993-01-08 | Nissan Motor Co Ltd | Method and circuit for detecting fault of microcomputer |
DE10057030A1 (en) * | 2000-11-17 | 2002-05-23 | Philips Corp Intellectual Pty | Set-up for monitoring a program run in a processor system with a reset circuit picks up a trigger signal with a punctual status change within a time interval preset by the reset circuit as a criterion for an error-free program run. |
-
2007
- 2007-01-31 DE DE200710004794 patent/DE102007004794B4/en active Active
-
2008
- 2008-01-29 WO PCT/EP2008/051016 patent/WO2008092846A1/en active Application Filing
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2936683B1 (en) * | 1979-09-11 | 1980-05-08 | Siemens Ag | Reset circuit for microprocessors |
DE3603082A1 (en) * | 1986-02-01 | 1987-08-06 | Bosch Gmbh Robert | DEVICE FOR RESETTING COMPUTING DEVICES |
DE3724241C1 (en) * | 1987-07-22 | 1988-09-29 | Honeywell Regelsysteme Gmbh, 6050 Offenbach, De | Reset circuit for microprocessor or counter - has low resistance by=pass branch in parallel with resistor of RC element to stop resetting when set supply voltage is attained |
DE19527603C2 (en) * | 1994-08-10 | 1997-12-18 | Kostal Leopold Gmbh & Co Kg | Electrical circuit arrangement |
US6393571B1 (en) * | 1997-12-12 | 2002-05-21 | Leopold Kostal Gmbh & Co. | Electronic circuit for actuating a microprocessor with prompting and action signals |
DE19827705C1 (en) * | 1998-06-22 | 1999-10-28 | Siemens Ag | Reset circuit i.e. for vehicle electronics circuitry e.g. for airbag |
US20040078731A1 (en) * | 2000-10-06 | 2004-04-22 | Alwin Becher | Method for operating a processor-controlled system |
DE10307797A1 (en) * | 2003-02-24 | 2004-09-30 | Infineon Technologies Ag | Device and method for determining an irregularity in a sequence of a user program |
DE10347196A1 (en) * | 2003-10-10 | 2005-05-04 | Heidenhain Gmbh Dr Johannes | Interface checking device, e.g. for use in an automation system such as a CNC machine tool, has a comparison register whose bit pattern content can be varied according to predefined rules |
Also Published As
Publication number | Publication date |
---|---|
WO2008092846A1 (en) | 2008-08-07 |
DE102007004794A1 (en) | 2008-08-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP2210151B1 (en) | Field device for determining or monitoring a process variable in process automation | |
DE2946081A1 (en) | ARRANGEMENT FOR MONITORING THE FUNCTION OF A PROGRAMMABLE ELECTRONIC CIRCUIT | |
EP2513796B1 (en) | Method for operating a processor | |
EP1246033A1 (en) | Method for monitoring consistent memory contents in a redundant system | |
EP1639465A2 (en) | Method for monitoring the execution of a program in a micro-computer | |
EP2989548A1 (en) | Monitoring redundant components | |
DE102007056218A1 (en) | Method for the treatment of transient errors in real-time systems, in particular in control units of motor vehicles | |
DE102007004794B4 (en) | Controller block with monitoring by a watchdog | |
EP2228723B1 (en) | Method for error treatment of a computer system | |
EP1618476A2 (en) | Program-controlled unit and method | |
DE102013021231A1 (en) | Method for operating an assistance system of a vehicle and vehicle control unit | |
DE102004051966A1 (en) | Method, operating system and computing device for executing a computer program | |
WO2016206847A1 (en) | Method and apparatus for protecting a program counter structure of a processor system and for monitoring the handling of an interrupt request | |
DE102004033263A1 (en) | Control unit | |
EP0961973B1 (en) | Redundant electronic device with certified and non-certified channels and method therefor | |
EP1674955A1 (en) | Methode and device to monitor the function mode for an automation system in a technical plant | |
DE102016217762A1 (en) | Monitoring of safety-related functions by a non-secure arithmetic unit | |
EP1774417B1 (en) | Method and device for monitoring the running of a control program on an arithmetic processing unit | |
DE10148157B4 (en) | Program controlled unit | |
DE112015006010T5 (en) | Data processing device | |
DE102007007537A1 (en) | Control system of a technical system | |
DE102022208087A1 (en) | Method for checking processing of user data | |
DE102008042088B3 (en) | Device for temporary disconnection of interrupts in computer system, has disconnecting unit releasing interrupt request after expiration of time interval, and execution units processing identical program when time interval is activated | |
DE102005045399A1 (en) | Data processing system, has monitoring unit connected to clock generator to lower frequency of clock signal when it has been established that monitoring unit is functioning improperly | |
DE102004041657A1 (en) | Circuit arrangement and method for operating such |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OM8 | Search report available as to paragraph 43 lit. 1 sentence 1 patent law | ||
8110 | Request for examination paragraph 44 | ||
R016 | Response to examination communication | ||
R016 | Response to examination communication | ||
R016 | Response to examination communication | ||
R016 | Response to examination communication | ||
R018 | Grant decision by examination section/examining division | ||
R020 | Patent grant now final |
Effective date: 20120720 |
|
R084 | Declaration of willingness to licence | ||
R081 | Change of applicant/patentee |
Owner name: KOSTAL AUTOMOBIL ELEKTRIK GMBH & CO. KG, DE Free format text: FORMER OWNER: LEOPOLD KOSTAL GMBH & CO. KG, 58513 LUEDENSCHEID, DE |