Bei
den elektrisch beschreib- und löschbaren Speichern
unterscheidet man flüchtige
und nicht-flüchtige
Speicherzellen. Zu den nicht-flüchtigen
Speicherzellen gehört
z.B. auch eine in 1 dargestellte so genannte Charge-Trappping-Speicherzelle 100,
die z.B. in einer virtual-ground-NOR-Architektur eingesetzt werden kann und
deren Aufbau auf der Grundlage eines MOS Feldeffekttransistors (MOS
FET) dahingehend modifiziert ist, daß eine Gate-Isolationsschicht
beispielsweise einen Schichtstapel 130 mit drei Schichten 141, 142 und 143 aufweist.
Bei den Charge-Trapping-Speicherzellen ist typischerweise eine elektrisch
nicht leitende mittlere Schicht 142 der drei Schichten
für das
Einfangen und Speichern von Ladungsträgern vorgesehen und die äußeren Begrenzungsschichten 141 und 143 verhindern
den Abfluß der
Ladungsträger
aus der auch als Speicherschicht 142 bezeichneten mittleren
Schicht 142.In the electrically writable and erasable memory one differentiates between volatile and non-volatile memory cells. The non-volatile memory cells include, for example, a in 1 represented so-called charge-trapping memory cell 100 , which can be used, for example, in a virtual ground NOR architecture and whose structure is modified on the basis of a MOS field effect transistor (MOS FET) to the effect that a gate insulation layer, for example, a layer stack 130 with three layers 141 . 142 and 143 having. The charge trapping memory cells typically have an electrically nonconductive middle layer 142 of the three layers provided for the trapping and storage of charge carriers and the outer boundary layers 141 and 143 prevent the discharge of the charge carriers from the as well as storage layer 142 designated middle layer 142 ,
Mittels
geeigneter Programmier-Betriebsweisen können bei der Speicherzelle 100 Ladungsträger definiert
in die Speicherschicht 142 eingebracht werden, um das elektrische
Verhalten der Speicherzelle 100 im Lese-Betrieb zu verändern. Mittels
dieses Programmierens der Speicherzelle 100 werden unterschiedliche
Ladungs-Zustände
der Speicherzelle 100 erreicht, die unterschiedlichen logischen
Zuständen äquivalent
zugeordnet werden können
und in geeignetem Lesebetrieb der Speicherzelle 100 auch wieder
ausgelesen werden können.By means of suitable programming modes, the memory cell can 100 Charge carrier defined in the storage layer 142 be introduced to the electrical behavior of the memory cell 100 to change in reading mode. By means of this programming of the memory cell 100 become different charge states of the memory cell 100 achieved, the different logical states can be assigned equivalently and in a suitable reading operation of the memory cell 100 can also be read out again.
Bei
Anlegen einer Spannung zwischen dem Steuer-Gate 144 und
dem Substrat 101 im Lese-Betrieb der Speicherzelle 100 verändert das
Vorhandensein von Ladungen in der Speicherschicht 142 das
vertikale elektrische Feld im Kanalbereich 150 gegenüber dem
Zustand der Speicherzelle 100, bei dem keine Ladun gen in
der Speicherschicht 142 vorhanden sind. Das resultierende
vertikale elektrische Feld im Kanalbereich aus der angelegten Spannung und
dem elektrischen Feld der Ladungsträger bei elektrisch geladener
Speicherschicht 142 verändert das
Betriebsverhalten der Speicherzelle 100 gegenüber dem
Betriebsverhalten bei ungeladener Speicherschicht 142.
Dies zeigt sich z.B. dadurch, daß die Einsatzspannung VT der Transfer-Kennlinie dieser modifizierten
MOS FET Anordnung beim Einbringen von negativen Ladungsträgern zu
höheren
Werten verschoben wird. Beim Einbringen von positiven Ladungsträgern ergeben
sich entsprechend niedrigere Einsatzspannungen.When a voltage is applied between the control gate 144 and the substrate 101 in the read mode of the memory cell 100 changes the presence of charges in the storage layer 142 the vertical electric field in the channel area 150 against the state of the memory cell 100 in which no charges in the storage layer 142 available. The resulting vertical electric field in the channel region from the applied voltage and the electric field of the charge carriers with electrically charged storage layer 142 changes the operating behavior of the memory cell 100 compared to the operating behavior with uncharged storage layer 142 , This manifests itself, for example, in that the threshold voltage V T of the transfer characteristic of this modified MOS FET arrangement is shifted to higher values when introducing negative charge carriers. When introducing positive charge carriers result in correspondingly lower threshold voltages.
Eine
in dieser Art aufgebaute Speicherzelle 100 wird auch als
SONOS-Speicherzelle (semiconductor-oxide-nitride-oxide-semiconductor) bezeichnet.A memory cell constructed in this way 100 is also referred to as a SONOS (semiconductor-oxide-nitride-oxide-semiconductor) memory cell.
Bei
dieser Speicherzelle 100 werden die Begrenzungsschichten 141, 143 üblicherweise
als Oxid und die Speicherschicht 142 üblicherweise als Nitrid des
Halbleitermaterials, üblicherweise
Silizium, ausgeführt.In this memory cell 100 become the boundary layers 141 . 143 usually as oxide and the storage layer 142 Usually designed as a nitride of the semiconductor material, usually silicon.
Charge-Trapping-Speicherzellen
werden neben anderen Verfahren mittels so genannter heißer Elektronen
(Channel-Hot-Electrons,
CHE) programmiert, indem Elektronen in die Speicherschicht 142 beim
Programmieren eingebracht werden, und können z.B. mit so genannten
heißen
Löchern
(Hot-Holes) gelöscht
werden, indem die negativ geladenen Elektronen in der Speicherschicht
mittels positiv geladener Löcher
(Holes) kompensiert werden.Charge trapping memory cells are programmed along with other methods by means of so-called hot electrons (Channel Hot Electrons, CHE) by placing electrons in the storage layer 142 are introduced during programming, and can be erased, for example, with so-called hot holes (hot holes) by the negatively charged electrons in the memory layer are compensated by means of positively charged holes.
Eine
für eine
spezielle Betriebsweise mit einer zum Programmiervorgang gegensinnig
angelegten Lesespannung (reverseread) vorgesehene SONOS-Speicherzelle
und mit einer an diese Betriebsweise angepaßten Dicke der Begrenzungsschichten wird üblicherweise
als NROM-Speicherzelle 100 bezeichnet. Die NROM-Speicherzelle 100 ist
in Bezug auf einen ersten Source /Drain-Bereich 110 und
zweiten Source-/Drain-Bereich 120 typischerweise symmetrisch
aufgebaut. Die NROM Speicherzelle 100 läßt sich in mindestens zwei
unterschiedlichen Betriebsweisen betreiben, aus denen sich mindestens zwei
elektrische Größen ableiten
lassen. Diese Betriebsweisen unterscheiden sich typischerweise in der
Richtung der elektrischen Spannungen, die an die Source-/Drain-Bereiche 110 bzw. 120 beim
Lesen und Programmieren der Speicherzelle 100 angelegt werden.A SONOS memory cell provided for a specific mode of operation with a read voltage (reversereadwise) applied to the programming operation in opposite directions and with a thickness of the boundary layers adapted to this mode of operation is customarily used as an NROM memory cell 100 designated. The NROM memory cell 100 is with respect to a first source / drain region 110 and second source / drain region 120 typically symmetrical. The NROM memory cell 100 can be operated in at least two different modes of operation, from which at least two electrical quantities can be derived. These modes of operation typically differ in the direction of the electrical voltages applied to the source / drain regions 110 respectively. 120 when reading and programming the memory cell 100 be created.
Mittels
dieser zwei Betriebsweisen ist es möglich, die Speicherzelle 100 in
vier unterschiedliche Ladungs-Zustände zu programmieren und somit zwei
Bit zu speichern, da beim Programmier-Betrieb in der ersten Betriebs-Richtung,
vom ersten Source-/Drain-Bereich 110 zum zweiten Source-/Drain-Bereich 120,
die Ladungen in der Speicherschicht 142 in einem zweiten
Ladungs-Speicher-Bereich 132 in der Nähe des zweiten Source/Drain-Bereiches 120 gespeichert
werden und bei symmetrisch umgekehrtem Betrieb in der zweiten Betriebsrichtung,
d.h. vom zweiten Source-/Drain-Bereich 120 zum ersten Source-/Drain-Bereich 110,
Ladungen in der Speicherschicht 142 im ersten Ladungs-Speicher-Bereich 131 in
der Nähe des
ersten Source/Drain-Bereiches 110 gespeichert werden. Beim
Lesen kann die Speicherzelle 100 so betrieben werden, daß die abgeleiteten
elektrischen Größen besonders
empfindlich auf vorhandene Ladungen in einem der zwei Ladungs-Speicher-Bereiche 131 bzw. 132 der
Ladungs-Speicher-Schicht 142 reagieren und somit können z.B.
vier unterschiedliche logische Zustände zum Speichern von zwei
Bit definiert werden.By means of these two modes of operation it is possible to use the memory cell 100 in four different charge states to program and thus store two bits, since in the programming operation in the first operating direction, from the first source / drain region 110 to the second source / drain region 120 , the charges in the storage layer 142 in a second charge storage area 132 near the second source / drain region 120 and in symmetrically reversed operation in the second operating direction, ie, from the second source / drain region 120 to the first source / drain region 110 , Charges in the storage layer 142 in the first charge storage area 131 near the first source / drain region 110 get saved. When reading, the memory cell 100 be operated so that the derived electrical variables are particularly sensitive to existing charges in one of the two charge storage areas 131 respectively. 132 the charge storage layer 142 For example, four different logic states can be defined for storing two bits.
Allerdings
bedingt das Einbringen von Ladungen in den ersten Ladungs-Speicher-Bereich 131 z.B.
in der Nähe
des ersten Source-/Drain-Bereiches 110 einer derartigen
Speicherzelle 100 Veränderungen
beim Auslesen der elektrischen Größe im Betrieb der Speicherzelle 100 in
der zweiten Betriebs-Richtung zur Detektierung der Ladungsmenge
im zweiten Ladungs-Speicher-Bereich 132 in
der Nähe
des zweiten Source-/Drain- Bereiches 120 der
Speicherzelle 100 und entsprechend umgekehrt.However, the introduction of charges in the first charge storage area 131 eg in the vicinity of the first source / drain region 110 such a memory cell 100 Changes in the reading of the electrical variable during operation of the memory cell 100 in the second operating direction for detecting the amount of charge in the second charge storage region 132 near the second source / drain region 120 the memory cell 100 and vice versa.
Dieses
sogenannte Nebensprechen wirkt sich um so stärker aus, je größer der
Unterschied der Ladungsmengen in der Speicherschicht 142 in
der Nähe
der beiden Source-/Drain-Bereiche 110, 120 ist.
Mittels geeigneter Betriebsparameter, wie z.B. einer höheren Spannung
zwischen den Source-/Drain-Bereichen 110, 120,
wird dieses Nebensprechen reduziert. Jedoch wird mit der Weiterentwicklung
der Technologie die effektive Kanallänge kleiner und somit der physikalische
Abstand zwischen den Ladungen der beiden Seiten einer Zelle. Dies
führt zu
stärkerem
Nebensprechen. Es ist damit zu rechnen, daß dieses Nebensprechen in Zukunft
in verstärktem
Maße Probleme
beim Betrieb (insbesondere beim Auslesen) verursachen wird.This so-called crosstalk has the stronger effect, the greater the difference in the charge quantities in the storage layer 142 near the two source / drain regions 110 . 120 is. By means of suitable operating parameters, such as a higher voltage between the source / drain regions 110 . 120 , this crosstalk is reduced. However, as the technology evolves, the effective channel length becomes smaller and hence the physical distance between the charges of the two sides of a cell. This leads to stronger crosstalk. It is to be expected that this crosstalk in the future will cause more problems in the operation (especially when reading).
Wie
in [1] beschrieben, kann dieses Nebensprechen mittels eines veränderten
Betreibens der Speicherzelle verhindert, beziehungsweise stark reduziert
werden.As
described in [1], this crosstalk can be changed by means of an altered
Operating the memory cell prevents, or greatly reduced
become.
Bei
diesem differentiellen Speicherkonzept werden stark unterschiedliche
Ladungsmengen an den beiden Speicherorten dadurch vermieden, daß die Ladungs-Zustände nicht
mehr direkt den logischen Zuständen
zugeordnet werden, denn bei direkter Zuordnung können sich die erwähnten großen Unterschiede
der Ladungsmengen zwischen den zwei Speicherorten ergeben.at
This differential storage concept will be very different
Charge amounts at the two storage locations avoided by the fact that the charge states not
more directly to the logical states
can be assigned, because with direct allocation, the mentioned major differences
the amount of charge between the two storage locations.
Um
dies zu vermeiden, werden beim differentiellen Speicherkonzept z.B.
zwei Ladungs-Mengen-Bereiche definiert, die verglichen mit dem gesamten
Ladungs-Mengen-Bereich, der für
die Programmierung der Speicherzelle zur Verfügung steht, klein ist. Die
Ladungs-Zustände
in den beiden Ladungs-Speicher-Bereichen 131 bzw. 132 befinden sich
dann entweder in einem oberen Ladungs-Mengen-Bereich 220 (vgl. 2a bis 2d),
der sich z.B. mittels der Differenz von zwei oberen Ladungs-Zuständen 214 und 213 ergibt,
oder in einem unteren Ladungs- Mengen-Bereich 210,
der sich z.B. mittels der Differenz von zwei unteren Ladungs-Zustanden 212 und 211 ergibt.To avoid this, for example, in the differential memory concept, two charge amount ranges are defined which are small compared to the total charge amount range available for programming the memory cell. The charge states in the two charge storage areas 131 respectively. 132 are then either in an upper charge amount range 220 (see. 2a to 2d ), for example by means of the difference between two upper charge states 214 and 213 results, or in a lower charge quantity range 210 for example, by means of the difference between two lower charge states 212 and 211 results.
Die
beiden weiteren logischen Zustände
ergeben sich dann mittels einer Programmierung in der Weise, daß die Ladungs-Zustände der
beiden Ladungs-Speicher-Bereiche 131 bzw. 132 sich
betragsmäßig mittels
eines Wertes innerhalb eines der zwei definierten Ladungs-Mengen-Bereiche 210, 220 unterscheiden.
Dann ergeben sich die beiden weiteren logischen Zustände mittels
des Vorzeichens der Differenz beim Betreiben der Speicherzelle in
zwei unterschiedlichen Betriebsweisen, z.B. indem der Kanalbereich
in einer ersten Richtung und indem der Kanalbereich in einer zweiten
Richtung betrieben wird.The two further logical states then result by means of a programming in such a way that the charge states of the two charge storage areas 131 respectively. 132 in terms of amount by means of a value within one of the two defined charge-quantity ranges 210 . 220 differ. Then, the two further logical states result by means of the sign of the difference in the operation of the memory cell in two different modes of operation, eg by operating the channel area in a first direction and by operating the channel area in a second direction.
Die
Auswirkung des Nebensprechens wird bei dieser Programmierung minimiert,
indem es nie zu großen
Differenzen der Ladungs-Mengen der beiden Ladungs-Speicher-Bereiche 210, 220 bzw.
resultierenden Einsatzspannungsdifferenzen beim Betrieb in den zwei
Betriebsarten kommt. Die Einsatzspannung der Speicherzelle dient
als ein Beispiel für
eine zu bestimmende elektrische Größe, die sich aus den Ladungs-Zuständen ergibt.The effect of crosstalk is minimized in this programming by never causing too large differences in the charge amounts of the two charge storage areas 210 . 220 or resulting threshold voltage differences during operation in the two operating modes comes. The threshold voltage of the memory cell serves as an example of an electrical quantity to be determined, which results from the charge states.
Für das Bestimmen
der Ladungs-Zustande der Speicherzellen werden die mindestens zwei
elektrischen Größen, die
sich aus den Ladungs-Zuständen
in den mindestens zwei unterschiedlichen Betriebsarten der Speicherzellen
ergeben, sequentiell ermittelt und bereitgestellt, da sich beim
differentiellen Speicherkonzept mindestens einer der Zustände aus
der Differenz der elektrischen Größen ergibt.For determining
the charge state of the memory cells become the at least two
electrical quantities that
from the charge states
in the at least two different operating modes of the memory cells
result, determined sequentially and provided, as in
differential memory concept of at least one of the states
the difference of the electrical quantities.
Benötigt werden
eine Auswerte-Schaltkreis-Anordung und ein Auswerte-Verfahren für die Bewertung
bereitgestellter elektrischer Größen, die aus
einem Speicher-Betriebskonzept mit unterschiedlicher Betriebsweise
resultieren.Needed
an evaluation circuit arrangement and an evaluation method for the evaluation
provided electrical quantities, the
a storage operating concept with different operation
result.
Es
wird eine elektronische Schaltkreis-Anordnung angegeben, mit einer
Speichereinheit, eingerichtet, mindestens zwei analoge elektrische
Größen zu speichern.
Diese Speichereinheit ist mit einem ersten Auswerteschaltkreis gekoppelt,
welche derart eingerichtet ist, daß sie die mindestens zwei analogen
elektrischen Größen bewertet
und ein erstes Bewertungsergebnis bereitstellt.It
an electronic circuit arrangement is given, with a
Storage unit, furnished, at least two analog electrical
Save sizes.
This memory unit is coupled to a first evaluation circuit,
which is arranged such that it has the at least two analog
rated electrical sizes
and provides a first score.
Mit
der Speichereinheit ist ein zweiter Auswerteschaltkreis gekoppelt,
welche derart eingerichtet ist, daß sie mindestens eine der mindestens
zwei analogen elektrischen Größen mit
einem vorgegebenen Schwellenwert bewertet und ein zweites Bewertungsergebnis
bereitstellt.With
the memory unit is coupled to a second evaluation circuit,
which is arranged such that it at least one of at least
with two analog electrical sizes
evaluated a predetermined threshold and a second evaluation result
provides.
Es
wird ein Verfahren zum Ermitteln eines Zustandes einer Speichereinheit
bereitgestellt, in welcher mindestens zwei analoge elektrische Größen gespeichert
sind. Mit einem ersten Auswerteschaltkreis wird eine Differenz der
mindestens zwei analogen elektrischen Größen der Speichereinheit bewertet
und mindestens ein erstes Bewertungsergebnis bereitgestellt.It
discloses a method of determining a state of a storage unit
provided in which at least two analog electrical variables stored
are. With a first evaluation circuit is a difference of
evaluated at least two analog electrical sizes of the memory unit
and at least a first evaluation result provided.
Es
wird ein Computerprogrammprodukt zum Ermitteln eines Zustandes einer
Speichereinheit angegeben, welches, wenn es von einem Prozessor ausgeführt wird,
in einer Speichereinheit mindestens zwei analoge elektrische Größen speichert.
Mit einem ersten Auswerteschaltkreis wird eine Differenz der mindestens
zwei analogen elektrischen Größen der
Speichereinheit bewertet und mindestens ein erstes Vergleichsergebnis
bereitgestellt. Mit einem zweiten Auswerteschaltkreis wird mindestens
eine der mindestens zwei analogen elektrischen Größen der
Speichereinheit mit einem Schwellenwert bewertet und mindestens
ein zweites Vergleichsergebnis bereitgestellt.It
becomes a computer program product for determining a state of
Storage unit which, when executed by a processor,
stores in a memory unit at least two analog electrical variables.
With a first evaluation circuit is a difference of at least
two analog electrical quantities of the
Memory unit evaluated and at least a first comparison result
provided. With a second evaluation circuit is at least
one of the at least two analog electrical quantities of
Memory unit rated with a threshold and at least
provided a second comparison result.
Es
wird eine elektronische Schaltkreis-Anordnung mit einem Mittel zum
Speichern angegeben, eingerichtet, mindestens zwei analoge elektrische Größen zu speichern.It
is an electronic circuit arrangement with a means for
Save specified, set up to store at least two analog electrical quantities.
Mit
einem mit dem Mittel zum Speichern gekoppelten ersten Mittel zur
Auswertung werden die mindestens zwei analogen e lektrischen Größen bewertet
und es wird ein erstes Bewertungsergebnis bereitstellt.With
a first means coupled to the means for storing
Evaluation, the at least two analog e lektrischen sizes are evaluated
and a first evaluation result is provided.
Mit
einem mit dem Mittel zum Speichern gekoppelten zweiten Mittel zur
Auswertung wird mindestens eine der mindestens zwei analogen elektrischen
Größen mit
einem vorgegebenen Schwellenwert bewertet und es wird ein zweites
Bewertungsergebnis bereitgestellt.With
a second means coupled to the means for storing
Evaluation will be at least one of the at least two analog electrical
Sizes with
evaluated a predetermined threshold and it will be a second
Evaluation result provided.
Ausführungsbeispiele
der Erfindung sind in den Figuren dargestellt und werden im
Folgenden
näher erläutert. Es
zeigenEmbodiments of the invention are illustrated in the figures and are in
Explained in more detail below. Show it
1 eine
Darstellung eines Beispiels des Aufbaus einer NROM-Speicherzelle; 1 Fig. 10 is a diagram showing an example of the structure of an NROM memory cell;
2 eine Darstellung der Ladungs-Zustände und
Ladungs-Zustands-Bereiche
zum Speichern von vier Zuständen
beim differentiellen Speicherkonzept einer nicht flüchtigen
Speicherzelle; 2 an illustration of the charge states and charge state regions for storing four states in the differential memory concept of a non-volatile memory cell;
3 ein
Blockschaltbild der Schaltkreis-Anordnung; 3 a block diagram of the circuit arrangement;
4 eine
elektronische Meß-Schaltkreis-Anordnung
mit drain-side sensing gemäß einer ersten
Ausführungsform
der Erfindung; 4 an electronic measuring circuit arrangement with drain-side sensing according to a first embodiment of the invention;
5 eine
Ansteuersequenz einer elektronische Meß-Schaltkreis-Anordnung mit drain-side
sensing entsprechend einer ersten Ausführungsform der Erfindung; 5 a drive sequence of an electronic measuring circuit arrangement with drain-side sensing according to a first embodiment of the invention;
6 eine
elektronische Meß-Schaltkreis-Anordnung
mit drain-side sensing entsprechend einem zweiten Ausführungsbeispiel
der Erfindung; 6 an electronic measuring circuit arrangement with drain-side sensing according to a second embodiment of the invention;
7 eine
Ansteuersequenz der elektronische Meß-Schaltkreis-Anordnung mit drain-side
sensing gemäß einem
zweiten Ausführungsbeispiel
der Erfindung; 7 a drive sequence of the electronic measuring circuit arrangement with drain-side sensing according to a second embodiment of the invention;
8 eine
elektronische Meß-Schaltkreis-Anordnung
mit source-side sensing gemäß einem
dritten Ausführungsbeispiel
der Erfindung; 8th an electronic measuring circuit arrangement with source-side sensing according to a third embodiment of the invention;
9 eine
Ansteuersequenz der elektrischen Schaltkreis-Anordnung mit drain-side sensing gemäß einem
dritten Ausführungsbeispiel
der Erfindung; 9 a drive sequence of the electrical circuit arrangement with drain-side sensing according to a third embodiment of the invention;
10 ein
Blockschaltbild der elektronischen Auswerte-Schaltkreis-Anordnung; 10 a block diagram of the electronic evaluation circuit arrangement;
11 eine
elektronische Auswerte-Schaltkreis-Anordnung gemäß einem Ausführungsbeispiel der
Erfindung; 11 an electronic evaluation circuit arrangement according to an embodiment of the invention;
12 eine
elektrische Schaltkreis-Anordnung mit drainside sensing gemäß einem
vierten Ausführungsbeispiel
der Erfindung. 12 an electrical circuit arrangement with drainside sensing according to a fourth embodiment of the invention.
13 ein Ausführungsbeispiel eines Schaltungsblocks
einer elektrischen Schaltkreis-Anordnung mit drainside sensing Die
elektronische Auswerte-Schaltkreis-Anordung weist eine Speichereinheit
auf, die so eingerichtet ist, daß sie mindestens zwei analoge
elektrische Größen speichern
kann. 13 An embodiment of a circuit block of an electrical circuit arrangement with drainside sensing The electronic evaluation circuit arrangement has a memory unit which is set up so that it can store at least two analog electrical variables.
Diese
Speichereinheit kann dadurch realisiert werden, daß mehrere
Teil-Speichereinheiten wie z.B. mindestens zwei elektrische Kondensatoren so
kombiniert werden, daß die
Speichereinheit als ganzes ausreichend viele elektrische Größen speichern
kann. Weitere Möglichkeiten,
die ausgelesenen elektrischen Größen zu speichern,
können
sowohl mit volatilen Speicherelementen wie z.B. DRAMs erfolgen,
als auch mit Schaltungsanordungen wie beispielsweise FlipFlops,
Registern und Latches.These
Memory unit can be realized by having multiple
Partial storage units such as e.g. at least two electrical capacitors like that
be combined that the
Store storage unit as a whole enough electrical quantities
can. More options,
to save the read electrical quantities,
can
both with volatile memory elements such as e.g. DRAMs take place,
as well as with circuitry such as flip-flops,
Registers and Latches.
Mit
dieser Speichereinheit ist ein erster Auswerteschaltkreis gekoppelt,
welcher derart eingerichtet ist, daß er die mindestens zwei analogen
elektrischen Größen bewertet
und ein erstes Bewertungsergebnis bereitstellt.With
this memory unit is coupled to a first evaluation circuit,
which is arranged so that it has the at least two analog
rated electrical sizes
and provides a first score.
Die
Kopplung der Speichereinheit mit dem ersten Auswerteschaltkreis
bzw. auch weiteren Auswerteschaltkreisen kann durch eine Koppeleinheit
erfolgen, die die elektrischen Größen, die von der Speichereinheit
bereitgestellt werden, an die Auswerteschaltkreise koppelt, in andere
elektrische Größen wandelt
oder die mindestens zwei elektrischen Größen der Speichereinheit in
analoger Weise so wandelt, daß weitere
e lektrische Größen wie
z.B. ein Summenstrom bereitgestellt werden.The coupling of the memory unit with the first evaluation circuit or other evaluation circuits can be done by a coupling unit which couples the electrical quantities provided by the memory unit to the Auswerteschaltkreis, converts to other electrical quantities or the at least two electrical variables of the memory unit in analogous way so wan delt that further e lektrische variables such as a total current are provided.
Dieser
erste Auswerteschaltkreis kann in Form eines Vergleichsschaltkreises
wie z.B. eines Differenzen-Verstärkers
ausgeführt
werden, indem auf die Eingänge
des Differenzen-Verstärkers die mindestens
zwei elektrischen Größen in so
einer Weise wirken, daß das
Ausgangsignal des Differenzen-Verstärkers das
Bewertungsergebnis darstellt.This
first evaluation circuit may take the form of a comparison circuit
such as. a differential amplifier
accomplished
be by clicking on the inputs
of the differential amplifier the at least
two electrical sizes in that way
act in a way that that
Output signal of the differential amplifier the
Evaluation result represents.
Alternativ
kann der erste Auswerteschaltkreis auch durch mindestens eine Flip-Flop
Schaltung realisiert werden, auf deren Eingänge die mindestens zwei elektrischen
Größen derart
wirken, daß der
Schalt-Zustand des Flip-Flops abhängig von den mindestens zwei
elektrischen Größen einen
von mindestens zwei Zuständen
annimmt, und somit die damit verbundenen resultierenden elektrischen
Größen, die
an geeigneten Knoten des Schaltkreises auftreten, das Bewertungsergebnis
repräsentieren.alternative
The first evaluation circuit can also be characterized by at least one flip-flop
Circuit are realized, on whose inputs the at least two electrical
Sizes like that
act that the
Switching state of the flip-flop depends on the at least two
electrical sizes one
of at least two states
assumes, and thus the resulting resulting electrical
Sizes that
occur at appropriate nodes of the circuit, the evaluation result
represent.
Die
Flip-Flop Schaltung kann z.B. mittels zweier kreuzgekoppelter Inverterschaltungen
aufgebaut werden.The
Flip-flop circuit may e.g. by means of two cross-coupled inverter circuits
being constructed.
Das
Bewertungsergebnis der ersten Auswerteeinheit liegt als definierter
Pegel am Ausgang der ersten Auswerteeinheit vor, der durch die Parameter der
elektrischen Schaltkreisanordnung, sowohl z.B. in der Ausführungsform
mit dem Differenzen-Schaltkreis
als Vergleichsschaltkreis als auch z.B. in der Ausführungsform
mittels des Flip-Flops als Vergleichsschaltkreis, definiert wird.The
Evaluation result of the first evaluation unit is defined
Level at the output of the first evaluation before, by the parameters of the
electrical circuit arrangement, both e.g. in the embodiment
with the difference circuit
as comparison circuit as well as e.g. in the embodiment
is defined by means of the flip-flop as comparison circuit.
Alternativ
werden die beiden Anschlüsse
des Flip-Flop Bewertungsschaltkreises ausgelöst durch eine Steuereinheit,
die auf einen Gleichgewichts-FET wirkt, vor jeder neuen Bewertung
des Zustandes der Speichereinheit mittels dieses Gleichgewichts-FET auf
ein einheitliches Potential gezwungen, um ein sicheres Umschalten
des Flip-Flop Bewertungsschaltkreises zu gewährleisten.alternative
be the two connectors
the flip-flop evaluation circuit triggered by a control unit,
which acts on an equilibrium FET, before any new rating
the state of the storage unit by means of this equilibrium FET
a unified potential forced to switch safely
to ensure the flip-flop evaluation circuit.
Mit
der Speichereinheit ist ein zweiter Auswerteschaltkreis gekoppelt,
welche derart eingerichtet ist, daß sie mindestens eine der mindestens
zwei analogen elektrischen Größen mit
einem vorgegebenen Schwellenwert bewertet und ein zweites Bewertungsergebnis
bereitstellt.With
the memory unit is coupled to a second evaluation circuit,
which is arranged such that it at least one of at least
with two analog electrical sizes
evaluated a predetermined threshold and a second evaluation result
provides.
Dabei
kann mittels der Kopplungseinheit, die mindestens eine der mindestens
zwei Auswerteeinheiten und die Speichereinheit koppelt, die mindestens
eine elektrische Größe der Speichereinheit
in mindestens eine andere analoge elektrische Größe gewandelt werden.there
can by means of the coupling unit, the at least one of at least
two evaluation units and the storage unit couples at least
an electrical size of the storage unit
be converted into at least one other analog electrical quantity.
Die
Kopplungseinheit kann auch so modifiziert werden, daß sie aus
mindestens zwei elektrischen Größen mindestens
eine andere elektrische Größe bildet.
Beispielsweise kann mittels der Kopplungseinheit aus mindestens
zwei elektrischen Größen der
Speichereinheit in Form von elektrischen Spannungen eine Summenspannung
bereitgestellt werden.The
The coupling unit can also be modified to be off
at least two electrical quantities at least
forms a different electrical size.
For example, by means of the coupling unit of at least
two electrical sizes of
Memory unit in the form of electrical voltages a sum voltage
to be provided.
Dazu
werden die mindestens zwei Spannungen der Speichereinheit in Ströme gewandelt,
die Ströme
in einem Punkt elektrisch zusammengeführt und mit einer Strom-Spannungswandlung
wird eine Summenspannung bereitgestellt. Durch Nichtlinearitäten der
Wandlung kann hierbei die Summen-Spannung evtl. von einer arithmetischen
Summe abweichen.To
the at least two voltages of the memory unit are converted into currents,
the streams
electrically combined at one point and with a current-voltage conversion
a sum voltage is provided. Due to nonlinearities of
Conversion here may be the sum voltage possibly of an arithmetic
Total deviate.
Die
Modifikationen der Kopplungseinheit zum Bilden von analogen elektrischen
Größen aus den
mindestens zwei elektrischen Größen der
Speicheeinheit und das Zuführen
der elektrischen Größen von
der Speichereinheit zu den Auswerteeinheiten richtet sich nach der
vorteilhaften Betriebsweise des Speicherelementes und kann leicht
entsprechend angepaßt
werden.The
Modifications of the coupling unit for forming analog electrical
Sizes from the
at least two electrical quantities of
Spoke unit and feeding
the electrical quantities of
the memory unit to the evaluation depends on the
advantageous operation of the memory element and can be easily
adjusted accordingly
become.
Die
Bewertung mittels der zweiten Auswerteeinheit kann mittels eines
Schmitt-Trigger Schaltkreises erfolgen, indem eine Spannung am Eingang
des Auswerteschaltkreises auf den Schmitt-Triggerschaltkreis wirkt
und entsprechend der Höhe
dieser Spannung der Schmitt-Trigger Schaltkreis den Ausgang des
Schmitt-Trigger Schaltkreises auf ein hohes oder ein niedriges Potential
legt.The
Evaluation by means of the second evaluation unit can be carried out by means of a
Schmitt trigger circuits are made by applying a voltage at the input
of the evaluation circuit acts on the Schmitt trigger circuit
and according to the height
this voltage the schmitt trigger circuit the output of the
Schmitt trigger circuit to a high or a low potential
sets.
Alternativ
kann die Bewertung der zweiten Auswerteeinheit auch mittels eines
Differenzen-Schaltkreises erfolgen, indem auf einen der mindestens
zwei Eingänge
des Differenzen-Schaltkreises
die zu bewertende elektrischen Größe von der Kopplungseinheit
wirkt und auf den zweiten Eingang des Differenzen-Schaltkreises
eine Referenz-Spannung wirkt.alternative
the evaluation of the second evaluation unit can also by means of a
Differences circuit done by one of the at least
two entrances
of the differential circuit
the electrical quantity to be evaluated by the coupling unit
acts and on the second input of the differential circuit
a reference voltage acts.
Die
Bereitstellung des Bewertungs-Ergebnisses erfolgt dann durch den
Vergleich der beiden Spannungen und die daraus resultierende Ausgangsspannung
des Differenzen-Schaltkreises, die dann an den Ausgang des zweiten
Auswerteschaltkreises gekoppelt wird.The
Provision of the valuation result then takes place through the
Comparison of the two voltages and the resulting output voltage
of the differential circuit, which is then connected to the output of the second
Evaluation circuit is coupled.
Das
Bewertungsergebnis des zweiten Auswerteschaltkreises liegt als definierter
Pegel am Ausgang der zweiten Auswerteeinheit vor, der durch die Parameter
des zweiten Auswerteschaltkreises der elektrischen Schaltkreisanordnung
definiert wird. Dies gilt insbesondere sowohl für die Ausführungsform mittels des Differenzen-Schaltkreises
als auch für
die Ausführungsform
mittels des Schmitt-Triggers.The
Evaluation result of the second evaluation circuit is defined
Level at the output of the second evaluation before, by the parameters
the second evaluation circuit of the electrical circuit arrangement
is defined. This applies in particular both for the embodiment by means of the differential circuit
as well as for
the embodiment
by means of the Schmitt trigger.
Durch
Modifikation von Teilen der Schaltkreisanordnung z.B. der Kopplungseinheit
in solcher Form, daß der
zweiten Auswerteeinheit nur von einer Teil-Speichereinheit die elektrische
Größe zugeführt wird,
kann die zweite Auswerteeinheit das Vergleichsergebnis einer der
mindestens zwei elektrischen Größen bewerten
oder durch eine zweite Modifikation der Schaltkreisanordnung durch
Bildung von z.B. der Summe der elektrischen Größen z.B. mittels der Kopplungseinheit
kann ei ne Bewertung von elektrischen Größen erfolgen, die aus den mindestens
zwei elektrischen Größen der
Speichereinheit abgeleitet werden.By modification of parts of the switching Circular arrangement such as the coupling unit in such a form that the second evaluation is supplied only by a partial memory unit, the electrical size, the second evaluation unit, the comparison result of one of the at least two electrical variables or by a second modification of the circuit arrangement by forming, for example, the sum The electrical quantities, for example, by means of the coupling unit ei ne evaluation of electrical variables can be carried out, which are derived from the at least two electrical variables of the memory unit.
Der
Schwellwert bzw. Triggerpunkt der zweiten Auswerteeinheit ist durch
die elektrischen Parameter des Schmitt-Trigger Schaltkreises einstellbar, wenn
für den
Vergleichs-Schaltkreis
ein Schmitt-Trigger verwendet wird. Wenn für den Vergleichs-Schaltkreis
ein Differenzen-Schaltkreis verwendet wird, kann der Schwellwert
bzw. der Triggerpunkt durch die Referenz-Spannung oder vergleichs-Spannung an
einem der mindestens zwei Eingänge
des Differenzen-Schaltkreises eingestellt werden.Of the
Threshold or trigger point of the second evaluation unit is by
the electrical parameters of the Schmitt trigger circuit adjustable when
for the
Comparison circuit
a Schmitt trigger is used. If for the comparison circuit
a difference circuit is used, the threshold
or the trigger point by the reference voltage or the equivalent voltage
one of the at least two entrances
of the differential circuit can be adjusted.
Da
die elektrische Größe der Speichereinheit sowohl
an die erste Auswerteeinheit als auch an die zweite Auswerteeinheit
gekoppelt ist, kann das Bewertungsergebnis in Bezug auf die Bewertungs-Kriterien
der ersten Auswerteeinheit als auch der zweiten Auswerteinheit gleichzeitig
erfolgen. Das erste Vergleichsergebnis und das zweite Vergleichsergebnis
liegen somit simultan in digitalisierter Form an den Ausgängen des
ersten Auswerteschaltkreises als auch des zweiten Auswerteschaltkreises
an.There
the electrical size of the storage unit both
to the first evaluation unit as well as to the second evaluation unit
coupled, the valuation result may be related to the valuation criteria
the first evaluation and the second evaluation simultaneously
respectively. The first comparison result and the second comparison result
lie thus simultaneously in digitized form at the exits of the
first evaluation circuit and the second evaluation circuit
at.
Die
Speichereinheit der elektronischen Schaltkreis-Anordnung ist so
aufgebaut, daß ihr
mittels einer Schnittstelle mindestens zwei analoge elektrische
Größen zugeführt werden
können,
die aus dem Betrieb von mindestens einem Speicherelement z.B. in
zwei unterschiedlichen Betriebsrichtungen resultieren.The
Memory unit of the electronic circuit arrangement is so
built up that you
by means of an interface at least two analog electrical
Sizes are supplied
can,
resulting from the operation of at least one memory element e.g. in
two different operating directions result.
Die
analogen elektrischen Größen, die
aus den mindestens zwei Betriebsarten des Speicherelementes resultieren,
können
in die Speichereinheit eingelesen werden.The
analog electrical quantities that
result from the at least two operating modes of the memory element,
can
be read into the memory unit.
Mittels
dieser Kopplung des Speicherelementes mit der Speichereinheit können die
elektrischen Größen, die
aus den Be triebsarten des Speicherelementes resultieren, mittels
der Speichereinheit zwischengespeichert werden.through
this coupling of the memory element with the memory unit, the
electrical quantities that
resulting from the loading modes of the memory element, by means
the storage unit be cached.
Ferner
ist ein Verfahren zum Ermitteln eines Zustandes einer Speichereinheit,
in welcher mindestens zwei analoge elektrische Größen gespeichert sind,
vorgesehen, wobei bei diesem Verfahren mit einem ersten Auswerteschaltkreis
eine Differenz der mindestens zwei analogen elektrischen Größen bewertet
und mindestens ein erstes Bewertungsergebnis bereitgestellt wird.Further
is a method for determining a state of a storage unit,
in which at least two analog electrical quantities are stored,
provided, wherein in this method with a first evaluation circuit
evaluated a difference of the at least two analog electrical quantities
and at least a first evaluation result is provided.
Weiterhin
wird bei einem Verfahren mittels eines zweiten Auswerteschaltkreises
mindestens eine der mindestens zwei analogen elektrischen Größen der
Speichereinheit mit einem Schwellenwert bewertet und mindestens
ein zweites Bewertungsergebnis bereitgestellt.Farther
is in a method by means of a second evaluation circuit
at least one of the at least two analog electrical quantities of
Memory unit rated with a threshold and at least
provided a second evaluation result.
Das
erste Bewertungsergebnis und das zweite Bewertungsergebnis repräsentieren
den Zustand der Speichereinheit und das erste Bewertungsergebnis
und das zweite Bewertungsergebnis werden in digitalisierter Form
bereitgestellt.The
represent the first evaluation result and the second evaluation result
the state of the memory unit and the first evaluation result
and the second evaluation result will be in digitized form
provided.
Die
Bewertung der mindestens zwei analogen elektrischen Größen wird
mit Hilfe des ersten Auswerteschaltkreises und des zweiten Auswerteschaltkreises
gleichzeitig vorgenommen. Dadurch stehen die Ergebnisse der Vergleiche
simultan zur weiteren Datenverarbeitung zur Verfügung. Durch das simultane Bewerten
entsprechend diesem Verfahren ist das Bewertungsergebnis robuster
gegenüber
Veränderungen
der Spannungsversorgung oder von Referenzspannungen.The
Evaluation of at least two analog electrical variables
with the aid of the first evaluation circuit and the second evaluation circuit
made at the same time. This is the result of the comparisons
simultaneously available for further data processing. By the simultaneous evaluation
according to this method, the evaluation result is more robust
across from
changes
the power supply or reference voltages.
Die
Speicherung der elektrischen Größen mittels
der Speichereinheit, die aus mindestens zwei Teil-Speichereinheiten
besteht, erfolgt mittels des Ladezustandes einer analogen elektrischen
Größe von mindestens
einem Kondensator je Teil-Speichereinheit.The
Storage of electrical quantities by means of
the storage unit, which consists of at least two partial storage units
is done by means of the state of charge of an analog electrical
Size of at least
one capacitor per partial storage unit.
Die
Bewertung der Summe der mindestens zwei elektrischen Größen der
Speichereinheit erfolgt mittels des zweiten Auswerteschaltkreises.
Die Summe der mindestens zwei elektrischen Größen wird mittels der zweiten
Auswerteeinheit mit einem Referenzwert verglichen.The
Evaluation of the sum of the at least two electrical quantities of
Storage unit is carried out by means of the second evaluation circuit.
The sum of the at least two electrical quantities is determined by means of the second
Evaluation unit compared with a reference value.
Alternativ
kann das Verfahren auch, entsprechend einer optimierten Betriebsweise
des mindestens einen Speicherelementes, einen Einzelwert der mindestens
zwei analogen elektrischen Größen mit einem
Schwellenwert mittels des zweiten Auswerteschaltkreises bewerten.alternative
The method can also, according to an optimized mode of operation
of the at least one memory element, a single value of at least
two analog electrical sizes with one
Evaluate threshold value by means of the second evaluation circuit.
Wenn
die optimierte Betriebsweise des Speicherelementes dies erfordert,
kann auch eine andere aus den mindestens zwei elektrischen Größen gebildete
analoge elektrische Größe von dem
zweiten Auswerteschaltkreis bewertet werden, indem diese gebildete
analoge elektrische Größe mit einem
Referenzwert verglichen wird.If
the optimized operation of the memory element requires this,
may also another formed from the at least two electrical quantities
analog electrical size of the
second evaluation circuit are evaluated by these educated
analog electrical size with one
Reference value is compared.
Der
Referenzwert für
die Bewertung mittels des zweiten Auswerteschaltkreises kann mittels
einer Schnittstelle des zweiten Auswerteschaltkreises vorgegeben
werden. In diesem Fall wird die Bewertung der elektrischen Größe des zweiten
Auswerteschaltkreises mittels eines Differenzbildung-Schaltkreises
erreicht.The reference value for the evaluation by means of the second evaluation circuit can be specified by means of an interface of the second evaluation circuit. In this case, the Bewer tion of the electrical size of the second evaluation circuit achieved by means of a difference-forming circuit.
Alternativ
wird der Referenzwert durch einen, durch elektrische Parameterwahl
veränderbaren
Triggerpunkt z.B. einem Schmitt-Trigger Schaltkreis, welcher die
Bewertung der elektrischen Größe des zweiten
Auswerteschaltkreises durchführt,
eingestellt. In diesem Fall wird die Bewertung des zweiten Auswerteschaltkreises
mittels eines Schmitt-Trigger Schaltkreises vorgenommen.alternative
is the reference value by one, by electrical parameter selection
changeable
Trigger point e.g. a Schmitt trigger circuit, which the
Evaluation of the electrical size of the second
Evaluation circuit,
set. In this case, the evaluation of the second evaluation circuit
made by means of a Schmitt trigger circuit.
Die
Ermittlung der Differenz der mindesten zwei elektrischen Größen, die
von der Speichereinheit bereitgestellt werden, wird mittels der
ersten Auswerteeinheit vorgenommen. Die Ermittlung der Differenz
der mindestens zwei elektrischen Grö ßen wird mittels zweier Inverter
vorgenommen. Das Flip-Flop, das aus diesen zwei Invertern durch
Kreuzkopplung gebildet werden kann, nimmt je nach der Größe des Stromes
an seinen Anschlüssen
einen ersten oder einen zweiten Zustand an. Das Bewertungsergebnis
wird durch die Höhe
der Spannung an einem dieser Anschlüsse dargestellt.The
Determining the difference of at least two electrical quantities, the
are provided by the memory unit is, by means of
first evaluation unit made. The determination of the difference
the at least two electrical sizes Shen by means of two inverters
performed. The flip-flop that comes out of these two inverters
Cross coupling can be formed, depending on the size of the current
at its connections
a first or a second state. The evaluation result
is by the height
the voltage at one of these connections is shown.
Die
Kopplung der Speichereinheit mit mindestens einer der Auswerteinheiten
wird mittels einer Kopplungseinheit erreicht. Diese Kopplungseinheit bildet
aus den mindestens zwei elektrischen Größen der Speichereinheit mindestens
eine gebildete elektrische Größe, bevor
diese gebildete elektrische Größe einer
der Auswerteeinheiten zugeführt
wird. Insbesondere werden so elektrische Spannungen in Ströme gewandelt.The
Coupling of the memory unit with at least one of the evaluation units
is achieved by means of a coupling unit. This coupling unit forms
from the at least two electrical quantities of the storage unit at least
an educated electrical size before
this one formed electrical size
fed to the evaluation
becomes. In particular, electrical voltages are thus converted into currents.
Für die Bewertung
der Summe der mindestens zwei elektrischen Größen der Speichereinheit mittels
der zweiten Auswerteeinheit kann die Kopplungseinheit aus den mindestens
zwei elektrischen Größen der
Speichereinheit eine Summe der mindestens zwei elektrischen Größen bilden
und somit eine Summenspannung für
den zweiten Auswerteschaltkreis bereitstellen, die dann von der
zweiten Auswerteeinheit mit einem Referenzwert bewertet wird.For the rating
the sum of the at least two electrical quantities of the memory unit by means of
the second evaluation unit, the coupling unit of the at least
two electrical sizes of
Memory unit form a sum of at least two electrical quantities
and thus a sum voltage for
provide the second evaluation circuit, then from the
second evaluation unit is evaluated with a reference value.
Das
Speicherelement kann eine nicht flüchtige Speicherzelle sein.
Bei einem nicht flüchtigen Speicherelement
bleibt der Inhalt erhalten, auch wenn die Spannung für den Betrieb,
d.h. Lesen und Schreiben des Speicherelementes, abgeschaltet ist. Beispiele
für solche
Speicherelemente sind SONGS Speicherelemente, bei denen die Siliziumnitridschicht
Ladungsträger
speichern kann und damit das Steuerverhalten eines modifizierten
Feldeffekttransistors beeinflußt.
Dabei können
die SONGS Speicherelemente derart eingerichtet sein, daß sie in
zwei Richtungen betrieben werden können. Solche Speicherelemente
werden auch als NROM Speicherelemente bezeichnet. Neben der Ausgestaltung
in planarer Form gibt es weitere Ausgestaltungen von in zwei Richtungen
betreibbaren SONGS Speicherele menten, wie beispielsweise U-förmige und
Finnen-förmige
Speicherelemente.The
Memory element may be a nonvolatile memory cell.
In a non-volatile memory element
the content is retained, even if the voltage for operation,
i.e. Reading and writing the memory element is turned off. Examples
for such
Memory elements are SONGS memory elements, in which the silicon nitride layer
charge carrier
can store and thus the control behavior of a modified
Field effect transistor affected.
It can
the SONGS memory elements are arranged to be in
Two directions can be operated. Such memory elements
are also referred to as NROM memory elements. In addition to the design
in planar form there are further embodiments of in two directions
operable SONGS memory elements, such as U-shaped and
Fin-shaped
Memory elements.
Bei
floating gate Speicherelementen, als weiteres Beispiel für solche
nicht flüchtigen
Speicherelemente, werden die Ladungen in einer isoliert angeordneten
leitenden Schicht (z.B. Poly-Silizium) gespeichert, um das Steuerverhalten
eines modifizierten Feldeffekttransistors zu beeinflussen. Wird
die isoliert angeordnete leitende Schicht zum Speichern der Ladungsträger in zwei
voneinander elektrisch isolierte leitende Bereiche aufgeteilt, so
daß ein
erster Bereich über
dem Kanalbereich in der Nähe
der Source und der zweite Bereich in der Nähe der Drain angeordnet ist,
können,
entsprechend der NROM Zelle, Ladungsträger entweder im ersten Bereich oder
im zweiten Bereich über
zwei unterschiedliche Betriebsweisen einer solch modifizierten floating
gate Zelle (split gate) gespeichert und ausgelesen werden.at
floating gate storage elements, as another example of such
non-volatile
Memory elements, the charges are arranged in an isolated
conductive layer (e.g., poly-silicon) to control performance
to influence a modified field effect transistor. Becomes
the insulated conductive layer for storing the charge carriers in two
divided electrically insulated conductive areas, so
the existence
first area over
the channel area nearby
the source and the second region is located near the drain,
can,
according to the NROM cell, charge carriers either in the first area or
in the second area over
two different modes of operation of such a modified floating
gate cell (split gate) are stored and read out.
Auch
Conductive Bridging RAM (CBRAM), bei der die Information durch das
Vorhandensein einer leitenden Brücke
aus Silber-Clustern
gespeichert wird, kann als nicht flüchtige Speicherzelle benutzt werden.Also
Conductive bridging RAM (CBRAM), where the information is passed through the
Presence of a conductive bridge
from silver clusters
is stored, can be used as a non-volatile memory cell.
Bei
Ferroelectric RAM (FeRAM) wird zur nicht flüchtigen Speicherung der Information
die remanente Polarisation einer ferroelektrischen Schicht, die
die Größe einer
Kapazität
beeinflußt,
benutzt.at
Ferroelectric RAM (FeRAM) is used for non-volatile storage of information
the remanent polarization of a ferroelectric layer, the
the size of one
capacity
affected
used.
Weiterhin
kann als Beispiel für
nicht flüchtige Speicher
das Magnetoresistive RAM(MRAM) aufgeführt werden, bei dem die unterschiedliche
Orientierung des Magnetisierungs-Vektors zu einer Veränderung
des Widerstandes führt,
um die Information zu speichern.Farther
can be an example of
non-volatile memory
Magnetoresistive RAM (MRAM) are listed, in which the different
Orientation of the magnetization vector to a change
of resistance,
to save the information.
Gemäß einem
weiteren Beispiel für
nicht flüchtige
Speicher wird bei Organic RAM (ORAM) die Widerstandsänderung
eines geeigneten Materials durch Anlegen von positiven bzw. negativen Spannungen
zur nicht flüchtigen
Speicherung von Informationen verwendet.According to one
another example of
non-volatile
Memory becomes the resistance change in Organic RAM (ORAM)
a suitable material by applying positive or negative voltages
to the non-volatile
Storage of information used.
Beim
Phase Change RAM (PCRAM) wird die nicht flüchtige Speicherung durch thermisch
induzierte Widerstandsänderung
beim reversiblen Phasenübergang
realisiert.At the
Phase Change RAM (PCRAM) becomes non-volatile storage by thermal
induced resistance change
in the reversible phase transition
realized.
Es
wird in unterschiedlichen Ausgestaltungen der Erfindung davon ausgegangen,
daß die
oben beschriebenen nicht flüchtigen
Speicherelemente derart eingerichtet sind oder derart angesteuert
werden, daß sie
in zwei unterschiedlichen Betriebsweisen zur Speicherung von mehr
als einem Bit je Zelle betrieben werden können, um vorteilhaft mit der
im Folgenden beschriebenen elektronischen Schaltkreis-Anordnung
betrieben werden zu können.It is contemplated in various aspects of the invention that the nonvolatile memory devices described above are configured or driven to operate in two different modes for storing more than one bit per cell can be operated to be operated advantageously with the electronic circuit arrangement described below.
Durch
den symmetrischen Aufbau einer SONGS Speicherzelle entsprechend
einer NROM Speicherzelle, kann eine solche SONGS Zelle in zwei unterschiedlichen
Richtungen betrieben werden und somit stehen zwei unterschiedliche
Betriebsweisen zur Verfügung,
die die Speicherung von mindesten 2 Bit pro Speicherzelle zuläßt.By
the symmetrical structure of a SONGS memory cell accordingly
a NROM memory cell, such a SONGS cell can be in two different
Directions are operated and thus stand two different
Operating modes available,
which allows the storage of at least 2 bits per memory cell.
Das
mindestens eine Speicherelement ist gemäß einer Ausgestaltung der Erfindung
so eingerichtet, daß die
elektrischen Größen, die
beim Betreiben von Speicherelementen bereitgestellt werden können, unterschiedliche
Ladungs-Zustände
darstellen können.The
at least one memory element is in accordance with an embodiment of the invention
arranged so that the
electrical quantities that
can be provided when operating memory elements, different
Charge states
can represent.
Die
elektronische Schaltkreis-Anordnung weist gemäß einer Ausgestaltung der Erfindung
eine Schalteinheit mit mindestens einem Auswahlelement auf, das
die elektrische Größe, entsprechend
dem Schaltzustand des Auswahlelementes, der mindestens einen Teil-Speichereinheit
zuführen
kann und mindestens einer Steuereinheit, die den Schaltzustand des
Auswahlelementes vorgeben kann.The
electronic circuit arrangement has according to an embodiment of the invention
a switching unit with at least one selection element, the
the electrical size, according to
the switching state of the selection element, the at least one partial storage unit
respectively
can and at least one control unit that controls the switching state of
Can specify selection element.
Wenn
die Informationen aus einer solchen nicht flüchtigen Speicherzelle in Form
von elektrischen Größen sequentiell
in zwei unterschiedlichen Betriebsweisen herausgelesen wurden, können sie für die weitere
Verarbeitung dieser Information in einem Speicherelement einer Teilspeichereinheit
gespeichert werden, das z.B. in Form mindestens eines Kondensators
ausgestaltet ist. Weitere Möglichkeiten,
die ausgelesenen elektrischen Größen zu speichern,
können
sowohl mit volatilen Speicherelementen wie z.B. DRAMs erfolgen,
als auch mit Schaltungsanordungen wie beispielsweise FlipFlops,
Registern und Latches.If
the information from such a non-volatile memory cell in the form
of electrical quantities sequentially
in two different modes of operation, they can be used for further
Processing this information in a storage element of a partial storage unit
stored, e.g. in the form of at least one capacitor
is designed. More options,
to save the read electrical quantities,
can
both with volatile memory elements such as e.g. DRAMs take place,
as well as with circuitry such as flip-flops,
Registers and Latches.
Bei
dem beschriebenen Multibit Speicherschema sollen die Summe und die
Differenz der zwei Speicherzellströme von jeder Seite der Multibit
Zelle ermittelt bzw. detektiert werden. Nach dem Detektieren bei
dem Betrieb des Speicherelementes in der ersten Richtung bzw. zweiten
Richtung wird jeweils die Information gespeichert. Die Strominformation soll
für eine
weitere Prozessierung gespeichert werden. Dies entspricht einem
sample-and-hold Mechanismus. Bei der Implementierung der Schaltungsanordnung
kann die Information durch das Benutzen einer Kapazität als Speicherelement
gehalten werden. Die Spannung an den zwei unterschiedlichen Kapazitäten kann
dann für
die weitere Prozessierung benutzt werden.at
The multibit memory scheme described is the sum and the
Difference of the two memory cell streams from each side of the multibit
Cell can be detected or detected. After detecting at
the operation of the memory element in the first direction or second
Direction, the information is stored in each case. The current information should
for one
further processing will be saved. This corresponds to one
sample-and-hold mechanism. In the implementation of the circuit arrangement
can use the information by using a capacity as a storage element
being held. The voltage at the two different capacities can
then for
the further processing will be used.
In
der elektronischen Schaltkreis-Anordnung kann das mindestens eine
Auswahlelement mindestens ein Transmissions-Gatter aufweisen.In
the electronic circuit arrangement, the at least one
Selection element have at least one transmission gate.
Die
elektronische Schaltkreis-Anordnung ist gemäß einer Ausgestaltung der Erfindung
mit einer Steuereinheit so eingerichtet, daß das mindestens eine Auswahlelement
erst eine erste der mindestens zwei elektrischen Größen des
Speicherelementes mit der ersten der mindestens zwei Teil-Speichereinheiten
koppeln kann und dann eine zweite der mindestens zwei elektrischen
Größen mit
einer zweiten der mindestens zwei Teil-Speichereinheiten koppeln kann.The
Electronic circuit arrangement is in accordance with an embodiment of the invention
arranged with a control unit so that the at least one selection element
only a first of the at least two electrical quantities of the
Memory element with the first of the at least two partial storage units
can couple and then a second of the at least two electrical
Sizes with
a second of the at least two partial storage units can couple.
Die
ausgelesenen elektrischen Größen aus dem
nicht flüchtigen
Speicherelement können
in unterschiedliche Schaltungspfade geleitet werden, indem der Schaltzustand
mindestens eines Auswahlelementes eine elektrische Größe über den
ausgewählten
Schaltungspfad einer Teil-Speichereinheit zuführt. Dabei wird der Schaltzustand
des Auswahlelementes von einer Steuereinheit kontrolliert, die synchron
mit der Betriebsphase des Speicherelementes das Auswahlelement steuert.
Als Auswahlelement kann eine geeignete Anordnung von Transmissions-Gattern
oder z.B. auch eine entsprechende Multiplexerschaltung verwendet
werden.The
read out electrical quantities from the
non-volatile
Memory element can
be routed into different circuit paths by the switching state
at least one selection element has an electrical size over the
chosen
Circuit path of a partial storage unit supplies. At this time, the switching state becomes
of the selector element controlled by a control unit synchronous
controls the selection element with the operating phase of the memory element.
As a selection element may be a suitable arrangement of transmission gates
or e.g. also uses a corresponding multiplexer circuit
become.
Die
elektronische Schaltkreis-Anordnung kann derart verschaltet sein,
daß die
mindestens eine elektrische Größe in der
mindestens einen Teilspeichereinheit mittels mindestens eines Kondensators gespeichert
werden kann.The
electronic circuit arrangement can be connected in such a way
that the
at least one electrical variable in the
stored at least one partial storage unit by means of at least one capacitor
can be.
Die
Steuereinheit ist gemäß einer
anderen Ausgestaltung der Erfindung so eingerichtet, daß das mindestens
eine Auswahlelement erst eine erste der mindestens zwei elektrischen
Größen des
Speicherelementes mit der ersten der mindestens zwei Teil-Speichereinheiten
koppeln kann und dann eine zweite der mindestens zwei elektrischen
Größen mit einer
zweiten der mindestens zwei Teil-Speichereinheiten koppeln kann.
Bei dieser Kopplung verändert der
elektrische Zustand des Speicherelementes den elektrischen Zustand
der Teil-Speichereinheit, da das Auswahlelement eine Verbindung
jeweils des Speicherelementes mit mindestens einem der Schaltkreis-Pfade
mit mindestens einer Teil-Speichereinheit herstellt.The
Control unit is in accordance with a
another embodiment of the invention arranged so that the at least
a selection element only a first of the at least two electrical
Sizes of
Memory element with the first of the at least two partial storage units
can couple and then a second of the at least two electrical
Sizes with one
second of the at least two partial storage units can couple.
In this coupling changed the
electrical state of the storage element the electrical state
the partial storage unit, since the selection element is a connection
each of the memory element with at least one of the circuit paths
with at least one partial storage unit manufactures.
Die
elektronische Schaltkreis-Anordnung kann mit einer Steuereinheit
so eingerichtet sein, daß erst
eine erste elektrische Größe mittels
Betreibens eines Speicherelements in einer ersten Weise bereitgestellt
werden kann und dann mittels Betreiben eines Speicherelementes in
einer zweiten Weise die zweite elektrische Größe bereitgestellt werden kann.The
Electronic circuit arrangement can with a control unit
be set up so that only
a first electrical quantity by means of
Operating a memory element provided in a first manner
can be and then by operating a memory element in
a second way the second electrical variable can be provided.
Ferner
ist ein Verfahren zum Lesen und Speichern von mindestens zwei elektrischen
Größen von
mindestens einem Speicherelement vorgesehen, wobei in einer ersten
von mindestens zwei Betriebsweisen des mindestens einen Speicherelementes
die erste der mindesten zwei elektrischen Größen über ein Auswahlelement einem
ersten von mindestens zwei Teil-Schaltkreis Pfaden zugeführt und
mit einem ersten von mindestens zwei Teil-Speichereinheiten gespeichert
wird.Furthermore, a method for reading and storing at least two electrical quantities of at least one memory element is provided hen, wherein in a first of at least two modes of operation of the at least one memory element, the first of the at least two electrical quantities via a selection element a first of at least two sub-circuit paths supplied and stored with a first of at least two partial storage units.
In
einer zweiten Betriebsweise des mindestens einen Speicherelementes
wird die zweite der mindesten zwei elektrischen Größen über ein
Auswahlelement einem zweiten Teil-Schaltkreis Pfad zugeführt und
mit einem zweiten von mindestens zwei Teil-Speichereinheiten gespeichert.In
a second mode of operation of the at least one memory element
the second of the at least two electrical quantities will go over
Selection element fed to a second part circuit path and
stored with a second of at least two partial storage units.
Für dieses
Speicherelement kann mindestens ein nicht flüchtiges Speicherelement verwendet werden.For this
Memory element can be used at least one non-volatile memory element.
Im
speziellen kann als Speicherelement mindestens ein SONGS Speicherelement
verwendet werden.in the
special may be at least one SONGS memory element as a memory element
be used.
Die Änderung
des Zustandes der Teil-Speichereinheit kann mittels Aufladens eines
Kondensators erreicht werden. Alternativ kann die Änderung des
Zustandes der Teil-Speichereinheit
mittels Entladens eines Kondensators erreicht werden.The change
the state of the partial storage unit can by means of charging a
Condenser can be achieved. Alternatively, the change of the
State of the partial storage unit
be achieved by discharging a capacitor.
Der
Betrieb des SONGS Speicherelementes kann so ausgeführt werden,
daß in
einer ersten Betriebsweise der Strom von einem ersten Anschluß des Speicherelementes
zum zweiten Anschluß des Speicherelementes
fließt
und in einer zweiten Betriebsweise der Strom von einem zweiten Anschluß des Speicherelementes
zum ersten Anschluß des Speicherelementes
fließt.Of the
Operation of SONGS memory element can be carried out so
that in
a first mode of operation of the current from a first terminal of the memory element
to the second terminal of the memory element
flows
and in a second mode of operation, the power from a second terminal of the memory element
to the first terminal of the memory element
flows.
Das
SONOS-Speicherelement kann so betrieben werden, daß in einer
ersten Betriebsweise eine Spannung so hoch angelegt wird, daß vornehmlich
die in Stromrichtung gesehen erste Ladungsansammlung über dem
Kanalbereich des Speicherelementes den Haupteinfluß auf die
definierte elektrische Größe hat und
in einer zweiten Betriebsweise eine zweite Spannung so hoch angelegt
wird, daß beide
Ladungsansammlungen über
dem Kanalbereich des Speicherelementes einen wesentlichen Einfluß auf die
Definition der elektrischen Größe ausüben.The
SONOS memory element can be operated so that in one
first mode of operation, a voltage is applied so high that primarily
the first accumulation of charge above in the direction of flow
Channel area of the memory element the main influence on the
has defined electrical size and
in a second mode of operation, a second voltage is applied so high
will that both
Charge accumulations over
the channel region of the memory element has a significant influence on the
Exercise definition of electrical size.
Bei
jedem Betriebsmodus des Speicherelementes kann genau ein Schaltkreis
einem Pfad zugeordnet sein.at
Each operating mode of the memory element can be exactly one circuit
be assigned to a path.
1 zeigt
einen prinzipiellen Aufbau einer NROM-Speicherzelle 100 gemäß einem
Ausführungsbeispiel
der Erfindung. Auf einem Substrat 101 sind im Abstand voneinander
ein erster Source-/Drain-Bereich 110 und ein zweiter Source/Drain-Bereich 120 angeordnet,
zwischen denen sich im Substrat 101 der Kanalbereich 150 erstreckt. Oberhalb
des Kanalbereiches 150 ist auf dem Substrat 101,
beispielsweise aus Silizium, eine Gate-Struktur 130 ausgebildet.
Die Source/Drain-Bereiche 110 und 120 und die
Gate-Struktur 130 sind typischerweise mittels elektrischer
Kontakte mit weiteren Schaltkreiselementen verbunden. 1 shows a basic structure of an NROM memory cell 100 according to an embodiment of the invention. On a substrate 101 are spaced apart from each other a first source / drain region 110 and a second source / drain region 120 arranged between which are in the substrate 101 the channel area 150 extends. Above the canal area 150 is on the substrate 101 For example, silicon, a gate structure 130 educated. The source / drain regions 110 and 120 and the gate structure 130 are typically connected by electrical contacts to other circuit elements.
Die
Gate-Struktur 130 weist drei Schichten auf, in der Schichtabfolge
gemäß diesem
Ausführungsbeispiel
einer ersten Siliziumoxidschicht 141, einer Siliziumnitridschicht 142 und
einer zweiten Siliziumoxidschicht 143. Typischerweise wird
der elektrische Wortleitungs-Kontakt zum Anlegen der Gate-Spannung an die Gate-Struktur 130 mittels
eines flächigen
Gate-Kontaktes 144 erreicht.The gate structure 130 has three layers, in the layer sequence according to this embodiment of a first silicon oxide layer 141 a silicon nitride layer 142 and a second silicon oxide layer 143 , Typically, the electrical word line contact will be for applying the gate voltage to the gate structure 130 by means of a flat gate contact 144 reached.
Die
Source-Drain Bereiche 110 und 120 sind typischerweise
mit den Bitleitungen des Speicherarrays elektrisch verbunden. Der
Gate-Kontakt 144 ist mittels der Gate-Struktur 130 von
dem Kanalbereich 150 im Substrat 101 elektrisch
isoliert. Innerhalb der Speicherschicht 142 der Gate-Struktur 130 können Ladungen
gespeichert werden. Typischerweise befindet sich der erste Ladungs-Speicher-Bereich 131 in
der Nähe
des ersten Source-/Drain-Bereiches 110 innerhalb der Speicherschicht 142 und
der zweite Ladungs-Speicher-Bereich 132 befindet sich in
der Nähe
des zweiten Source-/Drain-Bereiches 120 innerhalb der Speicherschicht 142.The source-drain areas 110 and 120 typically are electrically connected to the bitlines of the memory array. The gate contact 144 is by means of the gate structure 130 from the channel area 150 in the substrate 101 electrically isolated. Within the storage layer 142 the gate structure 130 Charges can be stored. Typically, the first charge storage area is located 131 near the first source / drain region 110 within the storage layer 142 and the second charge storage area 132 is near the second source / drain region 120 within the storage layer 142 ,
Dabei
bestimmt sich der jeweilige Ort der Ladungs-Speicher-Bereiche 131 bzw. 132 in
der Nähe des
ersten Source-/Drain-Bereiches 110 bzw.
in der Nähe
des zweiten Source-/Drain-Bereiches 120 entsprechend
den Betriebsbedingungen der Speicherzelle 100. Der Ort
der Ladungs-Speicher-Bereiche 131 bzw. 132 bestimmt sich
vor allem dadurch, daß die
Elektronen im horizontalen Feld im Kanalbereich 150 mittels
einer Spannung zwischen den zwei Source-/Drain-Bereichen 110 bzw. 120 so
viel Energie aufgenommen haben müssen,
daß sie
mittels Streuung mit anderen Elektronen die Potentialbarriere der Isolierschicht
an dieser Stelle überwinden
können und
in die Speicherschicht 142 eindringen können.In this case, the respective location of the charge storage areas determined 131 respectively. 132 near the first source / drain region 110 or in the vicinity of the second source / drain region 120 according to the operating conditions of the memory cell 100 , The location of the charge storage areas 131 or 132 is determined primarily by the fact that the electrons in the horizontal field in the channel region 150 by means of a voltage between the two source / drain regions 110 respectively. 120 must have absorbed so much energy that they can overcome the potential barrier of the insulating layer at this point by means of scattering with other electrons and into the storage layer 142 can penetrate.
Die
Speicherschicht 142 einer Charge-Trapping-Speicherzelle 100 befindet
sich zwischen Begrenzungsschichten 141 und 143 aus
einem Material mit einer höheren
Energiebandlücke
als die Energiebandlücke
der Speicherschicht, so daß die
Ladungsträger,
die in der Speicherschicht 142 eingefangen werden, dort
lokalisiert bleiben.The storage layer 142 a batch trapping memory cell 100 located between boundary layers 141 and 143 of a material having a higher energy band gap than the energy bandgap of the storage layer, such that the charge carriers present in the storage layer 142 be caught, stay localized there.
Wesentlich
ist der Unterschied in den Energiebandlücken, was mittels Variation
der Materialien der Speicherschicht 142 als auch mittels
der Variation der Begrenzungsschichten 141 und 143 erreicht werden
kann, wobei die Differenz der Energiebandlücken für einen guten elektrischen
Einschluß der
Ladungsträger
möglichst
groß sein
soll.The difference in the energy band gaps, which is due to variation of the materials of the storage layer, is essential 142 as well as by means of the variation of the boundary layers 141 and 143 can be achieved, the difference of the Energiebandlü bridges for a good electrical enclosure of the charge carriers should be as large as possible.
Geeignete
Materialien für
die Speicherschicht der Speicherzelle 100 sind typischerweise
Nitride und als Begrenzungsschicht wird typischerweise ein Oxid
verwendet. Die schon beschriebene NROM Speicherzelle ist ein Beispiel
für eine
Oxid-Nitrid-Oxid-(ONO)
Speicherschichtfolge im Materialsystem von Silizium.Suitable materials for the storage layer of the memory cell 100 are typically nitrides, and as the confinement layer, an oxide is typically used. The NROM memory cell described above is an example of an oxide-nitride-oxide (ONO) memory layer sequence in the material system of silicon.
Dabei
hat die Speicherschicht Siliziumnitrid typischerweise eine Energiebandlücke von
etwa 5eV und die umgebenden Begrenzungsschichten sind Siliziumoxid
mit einer Energiebandlücke
von etwa 9 eV.there
For example, the silicon nitride storage layer typically has an energy bandgap of
about 5eV and the surrounding confinement layers are silicon oxide
with an energy band gap
of about 9 eV.
In
Verbindung mit Siliziumoxid als Begrenzungsschicht kann z. B. alternativ
Tantaloxid, Hafniumsilicat, Titanoxid (im Fall stöchiometrischer
Zusammensetzung TiO2), Zirkonoxid (im Fall
stöchiometrischer
Zusammensetzung ZrO2), Aluminiumoxid (im
Fall stöchiometrischer
Zusammensetzung Al2O3) oder
intrinsisch leitendes (undotiertes) Silizium als Material der Speicherschicht
eingesetzt werden.In conjunction with silicon oxide as a boundary layer can, for. Alternatively, tantalum oxide, hafnium silicate, titanium oxide (in the case of stoichiometric composition TiO 2 ), zirconium oxide (in the case of stoichiometric composition ZrO 2 ), alumina (in the case of stoichiometric composition Al 2 O 3 ) or intrinsically conductive (undoped) silicon as the material of the storage layer become.
Die
Programmierung des ersten Bits einer derartigen 2-Bit-NROM-Speicherzelle 100 erfolgt
in der Art, daß mittels
einer Gate-Spannung ein vertikales elektrisches Feld erzeugt wird.
In der ersten Betriebsrichtung wird mittels Anlegens einer Spannung zwischen
dem ersten Source-/Drain-Bereich 110 und dem zweiten Source-/Drain-Bereich 120 im
Kanalbereich 150 der Speicherzelle 100 zusätzlich ein
laterales elektrisches Feld in einer ersten Betriebs-Richtung erzeugt,
das die Elektronen entlang der Kanallänge beschleunigt. Einige Elektronen
werden dabei mittels Streuung so beschleunigt, daß sie im
Kanalbereich 150 in der Nähe des zweiten Source-/Drain-Bereiches 120,
wo das laterale elektrische Feld am stärksten ist, über die
Potentialbarriere springen und zur Ladungs-Speicher-Schicht 142 gelangen
und den zweiten Ladungs-Speicher-Bereich 132 definieren.The programming of the first bit of such a 2-bit NROM memory cell 100 is done in such a way that by means of a gate voltage, a vertical electric field is generated. In the first operating direction, by applying a voltage between the first source / drain region 110 and the second source / drain region 120 in the canal area 150 the memory cell 100 additionally generates a lateral electric field in a first operating direction that accelerates the electrons along the channel length. Some electrons are thereby accelerated by scattering so that they are in the channel region 150 near the second source / drain region 120 where the lateral electric field is strongest, jumping over the potential barrier and to the charge storage layer 142 arrive and the second charge storage area 132 define.
Mittels
einer solchen Ladungsansammlung in der Ladungs-Speicher-Schicht 142 ändert sich
die Einsatzspannung der Speicherzelle 100, was typischerweise
mittels Anlegens einer Lesespannung in zur ersten Betriebs-Richtung
umgekehrten Richtung feststellbar ist.By means of such a charge accumulation in the charge storage layer 142 the threshold voltage of the memory cell changes 100 which is typically detectable by applying a read voltage in the reverse direction to the first operating direction.
Das
zweite Bit in dieser Speicherzelle 100 wird typischerweise
dadurch programmiert, daß eine zur
ersten Betriebsrichtung umgekehrte Spannung zwischen dem zweiten
Source-/Drain-Bereich 120 und
ersten Source-/Drain-Bereich 110 angelegt wird. Dabei werden
die Elektronen in der Nähe
des ersten Source-/Drain-Bereiches 110 über die Potentialbarriere in
den ersten Ladungs-Speicher-Bereich 131 der Ladungsspeicherschicht 142 gelangen.
Mittels Anwesenheit oder Abwesenheit von negativen Ladungen in den
Ladungs-Speicher-Bereichen 131 bzw. 132 kann in
einer nicht flüchtigen
Speicherzelle 100, wie beispielsweise einer NROM-Zelle,
eine Information von 2-Bit
in geometrisch auseinander liegenden Ladungs-Speicher-Bereichen abgespeichert
werden.The second bit in this memory cell 100 is typically programmed by having a reverse voltage to the first operating direction between the second source / drain region 120 and first source / drain region 110 is created. The electrons are near the first source / drain region 110 across the potential barrier into the first charge storage area 131 the charge storage layer 142 reach. By presence or absence of negative charges in the charge storage areas 131 respectively. 132 can in a non-volatile memory cell 100 such as an NROM cell, 2-bit information is stored in geometrically spaced charge storage areas.
Beim
Auslesen der Zustände
wird bei dieser Betriebsweise jeweils mit einer zum Programmiervorgang
gegensinnig angelegten Lesespannung (reverse-read) zwischen den
jeweiligen Source/Drain-Bereichen 110 bzw. 120 der
Ladungs-Zustand detektiert.When the states are read, in this mode of operation, in each case, a reading voltage (reverse read) applied in opposite directions to the programming operation is interposed between the respective source / drain regions 110 respectively. 120 the charge state detected.
Der
vorwiegend symmetrische Aufbau dieser Speicherzelle 100 ermöglicht einen
Betrieb in einer ersten Betriebsrichtung vom ersten Source-/Drain-Bereich 110 zum
zweiten Source-/Drain-Bereich 120,
sowie einen entsprechend umgekehrten Betrieb vom zweiten Source-/Drain-Bereich 120 zum
ersten Source-/Drain-Bereich 110.The predominantly symmetrical structure of this memory cell 100 allows operation in a first operating direction from the first source / drain region 110 to the second source / drain region 120 , and a corresponding reverse operation from the second source / drain region 120 to the first source / drain region 110 ,
Diese
Betriebsrichtungen werden sowohl für das Programmieren als auch
für das
Lesen benutzt. Wenn z.B. beim Programmieren der Betrieb in der ersten
Richtung erfolgt, erfolgt das Auslesen dieses Ladungs-Zustandes,
der im zweiten Ladungs-Speicher-Bereich 132 gespeichert
vorliegt, indem die Speicherzelle 100 in der umgekehrten
Richtung betrieben wird, so daß der
zweite Ladungs-Speicher-Bereich 132 vornehmlich für die sich
ergebende elektrische Größe entscheidend
ist. Der erste Ladungs-Zustand in der Nähe des ersten Source-/Drain-Bereiches 110 im
Ladungs-Speicher-Bereich 131 wird bei entsprechend jeweilig
umgekehrter Betriebsweise programmiert und gelesen.These operating directions are used for both programming and reading. If, for example, during programming the operation is in the first direction, the readout of this charge state takes place, that in the second charge storage area 132 stored by the memory cell 100 is operated in the reverse direction, so that the second charge storage area 132 primarily for the resulting electrical size is crucial. The first charge state near the first source / drain region 110 in the charge storage area 131 is programmed and read in accordance with respectively reverse operating mode.
Mittels
dieser zwei Betriebsweisen ist es möglich, mindestens vier unterschiedliche
elektrische Zustände
und somit mindestens zwei Bit zu speichern, da in den zwei Ladungs-Speicher-Bereichen 131 und 132 Ladungsträger gespeichert
sein können
oder mittels der entsprechend umgekehrt geladenen Ladungsträger kompensiert
sein können.By means of these two modes of operation, it is possible to store at least four different electrical states and thus at least two bits, since in the two charge storage areas 131 and 132 Charge carriers can be stored or can be compensated by means of the correspondingly reversely charged charge carriers.
Das
Detektieren der gespeicherten Information erfolgt z.B. mittels Ermittlung
der Einsatzspannung oder Schwellspannung des Speicherzellen-Transistors
vT als eine mögliche elektrische Größe, die
den Ladungs-Zustand des Speicherelementes definiert.The stored information is detected, for example, by determining the threshold voltage or threshold voltage of the memory cell transistor v T as a possible electrical variable which defines the charge state of the memory element.
Das
Nebensprechen, bei dem Ladungen z.B. im zweiten Ladungs-Speicher-Bereich 132 die
elektrische Größe beim
Auslesen des ersten Ladungs-Speicher-Bereiches 131 beeinflussen,
kann sich wie folgt auswirken.The crosstalk, in which charges, for example, in the second charge storage area 132 the electrical size when reading the first charge storage area 131 influence can have the following effect.
Zum
Lesen der NROM-Speicherzelle 100 wird eine bestimmte Steuer-Gate-Spannung
zwischen Steuer-Gate 144 und erstem Source-/Drain-Bereich 110 angelegt.
Außerdem
wird eine positive Spannung zwischen erstem Source-/Drain-Bereich 110 und
zweitem Source-/Drain-Bereich 120 angelegt. Bei dieser
Spannungsrichtung wird dann die Ladungsmenge der Speicherschicht
in der Nähe
des ersten Source-/Drain-Bereiches 110 detektiert, da bei
dieser Betriebs-Richtung die Inversionsschicht-Ladung im Kanalbereich 150 in
der Nähe
des ersten Source/Drain-Bereiches 110 größer ist
als die Inversionsschicht-Ladung
im Kanalbereich in der Nähe
des zweiten Source-/Drain-Bereiches 120.For reading the NROM memory cell 100 is a certain control gate voltage zwi control gate 144 and first source / drain region 110 created. In addition, a positive voltage between the first source / drain region 110 and second source / drain region 120 created. In this voltage direction, the charge amount of the storage layer then becomes close to the first source / drain region 110 detected, since in this operating direction, the inversion layer charge in the channel region 150 near the first source / drain region 110 is greater than the inversion layer charge in the channel region near the second source / drain region 120 ,
Ist
z.B. eine negative Ladung in der Nitridschicht im ersten Ladungs-Speicher-Bereich 131 in der
Nähe des
ersten Source/Drain-Bereiches 110 gespeichert, so behindert
diese für
positiv dotiertes Kanalgebiet 150 das Ausbilden eines leitfähigen Kanals zwischen
erstem Source-/Drain-Bereich 110 und zweitem Source-/Drain-Bereich 120 und
es fließt
bei dieser Gate-Spannung ein signifikant geringerer Strom, als wenn
keine negative Ladung in der Nitridschicht 142 im ersten
Ladungs-Speicher-Bereich 131 gespeichert wäre.For example, is a negative charge in the nitride layer in the first charge storage region 131 near the first source / drain region 110 stored, so hinders this for positively doped channel region 150 forming a conductive channel between the first source / drain region 110 and second source / drain region 120 and at this gate voltage, a significantly lower current flows than when there is no negative charge in the nitride layer 142 in the first charge storage area 131 would be saved.
Ist
z.B. keine negative elektrische Ladung im ersten Ladungs-Speicher-Bereich 131 in
der Nähe des
ersten Source-/Drain-Bereiches 110 vorhanden, aber
negative elektrische Ladungen im zweiten Ladungs-Speicher-Bereich 132 in
der Nähe
des zweiten Source-/Drain-Bereiches 120 der NROM-Zelle 100,
kann dies auch dazu führen,
daß sich
die Einsatzspannung der Transferkennlinie beim Betrieb in der ersten
Betriebs-Richtung der NROM-Zelle 100 so verändert, daß beispielsweise
kein Drain-Strom
bei der bestimmten Gate-Spannung fließt.For example, is no negative electric charge in the first charge storage area 131 near the first source / drain region 110 present, but negative electrical charges in the second charge storage area 132 near the second source / drain region 120 the NROM cell 100 , This may also cause the threshold voltage of the transfer characteristic when operating in the first operating direction of the NROM cell 100 changed so that, for example, no drain current flows at the specific gate voltage.
Um
den Effekt des Nebensprechens, der sich um so stärker auswirkt, je größer der
Unterschied der Ladungsmengen in der Speicherschicht 142 in
den beiden Ladungs-Speicher-Bereichen 131 und 132 ist,
zu reduzieren, wurde das differentielle Speicherkonzept [1] eingeführt, welche
Veröffentlichung
hiermit durch Bezugnahme vollständig
in die Beschreibung aufgenommen wird.The greater the difference in the amount of charge in the storage layer, the greater the effect of crosstalk 142 in the two charge storage areas 131 and 132 To reduce, the differential memory concept [1] has been introduced, which publication is hereby incorporated by reference in its entirety.
Beim
Programmieren der Speicherzelle 100 werden unterschiedliche
Ladungs-Zustände
der Speicherzelle 100 erreicht. Bei der beschriebenen NROM-Speicherzelle 100 können für beide
der zwei Ladungs-Speicher-Bereiche 131 und 132 definierte Ladungs-Zustände programmiert
und wieder ausgelesen werden. Diese Ladungs-Zustände können mittels geeigneter Kombination
unterschiedlichen logischen Zuständen äquivalent
gesetzt werden und somit der Speicherung von binären Informationen dienen.When programming the memory cell 100 become different charge states of the memory cell 100 reached. In the described NROM memory cell 100 can for both of the two charge storage areas 131 and 132 defined charge states are programmed and read out again. These charge states can be set equivalent by means of a suitable combination of different logic states and thus serve the storage of binary information.
Dabei
kann die Menge der Ladungen, die in den Ladungs-Speicher-Bereichen 131 und 132 gespeichert
wird, geeignet gewählt
werden und ist auf einer analogen Skala frei zu wählen. Typischerweise werden
mehrere Bereiche einer gewissen Menge an Ladungen für die Zuordnung
zu einem Ladungs-Zustand der Ladungs-Speicher-Bereiche 131 und 132 definiert,
um dadurch eine gewisse Digitalisierung der Programmierung vorzunehmen
und so eine größere Fehlerresistenz
für das
Programmieren und Lesen bei z.B. veränderten Betriebsbedingungen
der Speicherzellen oder Herstellungstoleranzen der Speicherzellen
zu erreichen.It can reduce the amount of charges in the charge storage areas 131 and 132 is selected appropriately and is free to choose on an analog scale. Typically, multiple areas will become a certain amount of charges for allocation to a charge state of the charge storage areas 131 and 132 defined thereby to make a certain digitization of the programming and so to achieve a greater error resistance for programming and reading in eg changed operating conditions of the memory cells or manufacturing tolerances of the memory cells.
Genauigkeiten
beim Programmieren und Lesen sowie bei der Herstellung der Speicherzellen
und der Alterung der Speicherzellen bestimmen die Breite der Ladungs-Speicher-Bereiche 131, 132.Accuracies in programming and reading as well as in the manufacture of the memory cells and the aging of the memory cells determine the width of the charge storage areas 131 . 132 ,
In 2a sind
die unterschiedlichen logischen Zustände zum Speichern von zwei
Bit gemäß dem differentiellen
Speicherkonzept, welches auch als Multibit Speicherschema bezeichnet
wird, dargestellt. Mit den ausgefüllten Kreisen 251 bis 258 ist
jeweils der Wert der Einsatzspannung, resultierend aus den Ladungs-Zuständen des
ersten Ladungs-Speicher-Bereiches 131 bzw. des zweiten
Ladungs-Speicher-Bereiches 132, einer Speicherzelle symbolisiert.
Dabei stehen die ungeraden Bezugszeichen 251, 253, 255 und 257 jeweils
für die
Ladungszustände
des ersten Ladungs-Speicher-Bereiches 131 und die geraden
Bezugszeichen 252, 254, 256 und 258 für die Ladungs-Zustände des
zweiten Ladungs-Speicher-Bereiches 132.In 2a For example, the different logic states for storing two bits are shown according to the differential memory concept, which is also referred to as a multi-bit memory scheme. With the filled circles 251 to 258 is in each case the value of the threshold voltage, resulting from the charge states of the first charge storage area 131 or the second charge storage area 132 , symbolizes a memory cell. Here are the odd reference numbers 251 . 253 . 255 and 257 respectively for the charge states of the first charge storage region 131 and the even reference numerals 252 . 254 . 256 and 258 for the charge states of the second charge storage region 132 ,
Die
vier Ladungs-Zustände
sind auf zwei Ladungs-Mengen-Bereiche 210 und 220 verteilt.
Dabei ist der Abstand zwischen den zwei Ladungs-Mengen-Bereichen 210 und 220 typischerweise
größer als
der Abstand der Ladungs-Zustände
innerhalb eines Ladungs-Mengen-Bereiches.The four charge states are on two charge-amount regions 210 and 220 distributed. Here is the distance between the two charge-quantity ranges 210 and 220 typically greater than the spacing of the charge states within a charge-amount region.
Der
Abstand der zwei Ladungs-Mengen-Bereiche 210 und 220 ist
so gewählt,
daß unter
praktischen Bedingungen eine sichere Unterscheidung beim Lesen der
Speicherzelle möglich
ist, ob ein Ladungs-Zustand entsprechend einem unteren, ersten Ladungs-Mengen-Bereich 210 oder
ein Ladungs-Zustand entspre chend einem oberen, zweiten Ladungs-Mengen-Bereich 220 programmiert
wurde.The distance between the two charge-quantity ranges 210 and 220 is chosen so that under practical conditions a safe distinction in reading the memory cell is possible, whether a charge state corresponding to a lower, first charge amount range 210 or a charge state corresponding to an upper, second charge amount range 220 was programmed.
Beim
in 2a dargestellten ersten logischen Zustand liegt
der Ladungs-Zustand 251 des ersten Ladungs-Speicher-Bereiches 131 unterhalb des
Ladungs-Zustandes 252 des zweiten Ladungs-Speicher-Bereiches 132,
wobei der logische Zustand sich beim Lesen sowohl mittels des Vorzeichens
der Einsatzspannungsdifferenz beim Vergleich des Lese-Betriebs in
der zweiten Richtung im Vergleich zum Lese-Betrieb in der ersten
Betriebsrichtung ergibt, als auch mittels der Lage der Einsatzspannungen
in beiden Lese-Richtungen entsprechend dem unteren, ersten Ladungs-Mengen-Bereich 210.When in 2a shown first logical state is the charge state 251 of the first charge storage area 131 below the charge state 252 of the second charge storage area 132 , wherein the logic state results in reading both by means of the sign of the threshold voltage difference in the comparison of the read operation in the second direction compared to the read operation in the first operating direction, and by means of the position of the insert voltages in both read directions corresponding to the lower, first charge amount range 210 ,
Der
in 2b dargestellte zweite logische Zustand ergibt
sich nunmehr in analoger Form, wobei sich jetzt das umgekehrte Vorzeichen
der Einsatzspannungsdifferenz beim Vergleich des Lese-Betriebs in
der zweiten Richtung im Vergleich zum Lese-Betrieb in der ersten
Betriebsrichtung ergibt. Die Differenz zwischen den Ladungs-Zuständen entsprechend 2a und
den Ladungs-Zuständen
entsprechend 2b sind dabei typischerweise
betragsmäßig vergleichbar,
allein das mathematische Vorzeichen der Differenz der beiden Einsatzspannungen
ist für
die Auswertung des gespeicherten logischen Zustandes ausschlaggebend.
Da zur Unterscheidung der logischen Zustände entsprechend 2a und 2b nur
das Vorzeichen der Differenz detektiert werden muß, kann
für einen
sicheren Betrieb die Differenz der Ladungszustände innerhalb des Ladungs-Mengen-Bereiches 210 gewählt werden.The in 2 B shown second logical state now results in an analog form, which now results in the opposite sign of the threshold voltage difference when comparing the read operation in the second direction compared to the read operation in the first operating direction. The difference between the charge states accordingly 2a and the charge states accordingly 2 B are typically comparable in magnitude, but the mathematical sign of the difference between the two threshold voltages is crucial for the evaluation of the stored logic state. As to distinguish the logical states accordingly 2a and 2 B only the sign of the difference must be detected, for safe operation, the difference of the charge states within the charge-amount range 210 to get voted.
Der
in 2c dargestellte dritte logische Zustand und der
in 2d dargestellte vierte logische Zustand ergeben
sich in vergleichbarer Weise wie der erste und der zweite logische
Zustand, wobei sich hier die entsprechenden Einsatzspannungen jeweils auf
dem höheren
Niveau entsprechend des oberen, zweiten Ladungs-Mengen-Bereiches 220 ergeben. Auch
hier ist für
den Unterschied zwischen dem dritten logischen Zustand und dem vierten
logischen Zustand das Vorzeichen der jeweiligen Differenz der entsprechenden
Einsatzspannungen maßgeblich.The in 2c illustrated third logical state and the in 2d shown fourth logical state arise in a comparable manner as the first and the second logical state, in which case the corresponding threshold voltages in each case at the higher level corresponding to the upper, second charge amount range 220 result. Again, the sign of the respective difference of the corresponding threshold voltages is decisive for the difference between the third logical state and the fourth logical state.
Ein
Vorteil des differentiellen Speicherkonzeptes, gemäß 2a bis 2d ist
darin zu sehen, daß jeweils
die Differenz zwischen dem ersten Ladungs-Speicher-Bereich 131 und
zweiten Ladungs-Speicher-Bereich 132 der Speicherzelle
programmiert und gelesen wird, wobei beide Einsatzspannungen innerhalb
eines kleinen Einsatzspannungsbereichs liegen. Es treten entsprechend
den kleinen Ladungs-Zustands-Unterschieden in den beiden Ladungs-Speicher-Bereichen 131 und 132 nie größere Einsatzspannungsdifferenzen
zwischen den beiden Seiten einer Zelle auf, womit das Nebensprechen
reduziert wird.An advantage of the differential memory concept, according to 2a to 2d is to be seen in that in each case the difference between the first charge storage area 131 and second charge storage area 132 the memory cell is programmed and read with both threshold voltages within a small threshold voltage range. It occurs according to the small charge state differences in the two charge storage regions 131 and 132 Never greater voltage differences between the two sides of a cell, which reduces the crosstalk.
Als
ein Beispiel für
das differentielle Speicherkonzept kann die Differenz der Einsatzspannungen
zwischen dem niedrigeren Einsatzspannungsbereich, welcher dem unteren,
ersten Ladungs-Mengen-Bereich 210 entspricht,
und dem höheren
Einsatzspannungsbereich, welcher dem oberen, zweiten Ladungs-Mengen-Bereich 220 entspricht,
mit ca.1,5 V und die Einsatzspannungs-Differenz innerhalb des Ladungs-Mengen-Bereiches 210 bzw. 220, d.h.
zwischen z.B. dem ersten Ladungs-Zustand 251 und dem zweiten
Ladungs-Zustand 252 bzw. z.B. dem dritten Ladungs-Zustand 255 und
dem vierten Ladungs-Zustand 256 mit ca. 300 mV angegeben werden.
Es sind jedoch auch andere Differenzen realisierbar.As an example of the differential memory concept, the difference of the threshold voltages between the lower threshold voltage range, which is the lower, first charge amount range 210 and the higher threshold voltage range corresponding to the upper second charge amount range 220 corresponds, with ca.1.5 V and the threshold voltage difference within the charge quantity range 210 respectively. 220 ie between eg the first charge state 251 and the second charge state 252 or eg the third charge state 255 and the fourth charge state 256 be specified with about 300 mV. However, other differences can be realized.
Im
zuvor beschriebenen Beispiel sind vier Ladungs-Zustände, die
auf zwei Ladungs-Mengen-Bereiche 210 und 220 verteilt
sind, beschrieben worden. Es handelt sich folglich um eine 2-Bit-Speicherzelle.
Werden zusätzlich
zum ersten Ladungs-Mengen-Bereich 210 und
zweiten Ladungs-Mengen-Bereich 220 einer oder mehrere zusätzliche
Ladungs-Mengen-Bereiche definiert, so können in analoger Weise zusätzliche
Bits in einer Speicherzelle programmiert und ausgelesen werden.In the example described above, four charge states are on two charge-amount regions 210 and 220 have been described. It is therefore a 2-bit memory cell. Be in addition to the first charge quantity range 210 and second charge amount range 220 one or more additional charge-amount ranges defined so additional bits can be programmed and read in a memory cell in an analogous manner.
Aus
dem Grundverständnis
des Betriebskonzeptes entsprechend der NROM-Speicherzelle 100 lassen
sich noch weitere Betriebsweisen einer Speicherzelle definieren,
um programmierte Zustände auszulesen.From the basic understanding of the operating concept according to the NROM memory cell 100 Further operating modes of a memory cell can be defined in order to read out programmed states.
Sofern
die Genauigkeit der Messung der Einsatzspannung es zuläßt, kann
das Auslesen der Einsatzspannungsniveaus in den beiden Betriebsrichtungen
auch bei Betrieb nur in einer Richtung ermittelt werden.Provided
the accuracy of the measurement of the threshold voltage allows it
the readout of the threshold voltage levels in the two operating directions
even when operating in one direction only.
Dabei
werden unterschiedliche Spannungen zwischen erstem Source-/Drain-Bereich
und zweitem Source-/Drain-Bereich in der Weise angelegt, daß mittels
einer deutlich geringeren Spannung von z.B. 0,4 V das beschriebene
Nebensprechen ausgenutzt wird, um das mittlere Niveau der Einsatzspannung und
damit den Ladungs-Mengen-Bereich 210 bzw. 220 und
evtl. weitere Ladungs-Mengen-Bereiche zu bestimmen.In this case, different voltages between the first source / drain region and the second source / drain region are applied in such a way that by means of a significantly lower voltage of 0.4 V, for example, the crosstalk described is utilized to the average level of the threshold voltage and thus the charge quantity range 210 respectively. 220 and possibly to determine further charge-quantity ranges.
Indem
die gleiche Betriebsrichtung beibehalten wird, aber eine höhere Spannung
angelegt wird, um das Nebensprechen zu verringern, wird der Betrag
des Ladungs-Zustandes eines relevanten Ladungs-Speicher-Bereiches
wie z.B. 210, 220 oder weiterer Ladungs-Mengen-Bereiche
der aktuellen Betriebsrichtung detektiert und kann im Vergleich zum
mittleren Niveau des Ladungs-Mengen-Bereiches herangezogen werden,
um das Vorzeichen der Niveaudifferenz zu bestimmen.By maintaining the same operating direction but applying a higher voltage to reduce crosstalk, the amount of charge state of a relevant charge storage region such as 210 . 220 or further charge amount ranges of the current operating direction and can be used in comparison to the mean level of the charge amount range to determine the sign of the level difference.
Somit
hat man sowohl das Niveau der Einsatzspannung als auch das Vorzeichen
der Einsatzspannungsdifferenz bestimmt. Die Einsatzspannung dient
hier als ein Beispiel für
eine elektrische Größe, die
sich je nach Betriebskonzept aus den Ladungszuständen der Speicherzelle ergeben
kann. Es können auch
andere elektrische Größen, wie
z.B. spezifische Ströme
bei definierten Betriebsbedingungen, aus den Ladungs-Zuständen abgeleitet
werden.Consequently
you have both the level of breakdown voltage and the sign
determines the threshold voltage difference. The threshold voltage is used
here as an example of
an electrical size that
Depending on the operating concept resulting from the charge states of the memory cell
can. It can too
other electrical quantities, like
e.g. specific currents
at defined operating conditions, derived from the charge states
become.
Im
Folgenden werden eine elektronische Schaltkreisanordnung und ein
Verfahren zum Ermitteln und Bereitstellen von elektrischen Größen eines Speicherelementes
erläutert,
wobei mit Hilfe einer Steuereinheit das Speicherelement in mindestens zwei
unterschiedlichen Betriebsweisen angesteuert und betrieben wird
und die dabei sequentiell ausgelesenen elektrischen Größen synchronisiert
mindestens zwei unterschiedlichen Teil-Schaltkreis Pfaden zugeführt werden.
Die mit diesen Schaltkreis Pfaden verbundenen Teil-Speichereinheiten
speichern die resultierenden elektrischen Größen und stellen sie für die weitere
Prozessierung bereit.The following will be an electronic Circuit arrangement and a method for determining and providing electrical variables of a memory element explained, wherein by means of a control unit, the memory element is driven and operated in at least two different modes and the sequentially read electrical quantities synchronized at least two different sub-circuit paths are supplied. The partial storage units connected to these circuit paths store the resulting electrical quantities and provide them for further processing.
3 zeigt
ein Blockschaltbild einer elektronischen Schaltkreis-Anordnung 300 zum
Ermitteln und Bereitstellen von elektrischen Größen der oben beschriebenen
Speicherzellen. Die Grundschaltung der Schaltkreis-Anordnung 300 weist
auf: eine Reihenschaltung von einem ersten Decoder 305,
einem Speicherarray 310, einem zweiten Decoder 320, mehreren
parallel geschalteten Teil-Schaltkreispfaden 330 und 340,
einen Strom/Spannungswandler 380 und eine parallel geschaltete
Steuereinheit 370, die über
ihre Steuerleitungen 371 bis ggf. 376 sowohl mit
dem ersten Decoder 305, dem Speicherarray 310,
dem zweiten Decoder 320 als auch mit den Teil-Schaltkreispfaden 330 und 340 verbunden
ist. Die Teil-Schaltkreispfade 330 und 340 sind
jeweils mit den Teil-Speichereinheiten 335 und 345 verbunden. 3 shows a block diagram of an electronic circuit arrangement 300 for determining and providing electrical quantities of the memory cells described above. The basic circuit of the circuit arrangement 300 includes: a series connection of a first decoder 305 , a storage array 310 , a second decoder 320 , a plurality of parallel partial circuit paths 330 and 340 , a current / voltage converter 380 and a parallel control unit 370 via their control lines 371 until possibly 376 both with the first decoder 305 , the storage array 310 , the second decoder 320 as well as with the parts circuit paths 330 and 340 connected is. The part circuit paths 330 and 340 are each with the partial storage units 335 and 345 connected.
Eine
optionale Erweiterung der Schaltung mit zusätzlichen Teil-Schaltkreispfaden
ist mittels einem zu den anderen Teil-Schaltkreispfaden 330 und 340 entsprechend
parallel geschalteten optionalen zusätzlichen Teil-Schaltkreispfad 350 mit
dem Anschluß zu
seiner zusätzlichen
Teil-Speichereinheit 355 und dem Anschluß 376 zur
Steuereinheit 370 möglich.An optional extension of the circuit with additional sub-circuit paths is by means of one to the other sub-circuit paths 330 and 340 according to parallel optional additional sub-circuit path 350 with the connection to its additional partial storage unit 355 and the connection 376 to the control unit 370 possible.
Der
erste Decoder 305 hat einen ersten Anschluß 311 und
einen zweiten Anschluß 301.
Der erste Anschluß 311 der
Reihenschaltung am ersten Decoder 305 ist typischerweise
mit einem nied rigeren elektrischen Potential V1 verbunden
als ein zweiter Anschluß 382 der
Reihenschaltung am Strom/Spannungswandler 380, der mit
einem Potential V2 verbunden ist.The first decoder 305 has a first connection 311 and a second port 301 , The first connection 311 the series connection on the first decoder 305 is typically connected to a lower electrical potential V 1 than a second terminal 382 the series connection at the current / voltage converter 380 which is connected to a potential V 2 .
Das
Speicherarray 310 hat einen ersten Anschluß 302 und
einen zweiten Anschluß 312.
Der zweite Anschluß 301 des
ersten Decoders 305 ist mit dem ersten Anschluß 302 am
Speicherarray 310 verbunden.The storage array 310 has a first connection 302 and a second port 312 , The second connection 301 of the first decoder 305 is with the first connection 302 at the storage array 310 connected.
Der
zweite Anschluß 312 des
Speicherarrays 310 ist mit einem ersten Anschluß 321 der
zweiten Decoderschaltung 320 verbunden, deren zweiter Anschluß 322 mit
einem ersten Anschluß 331 eines ersten
Teil-Schaltkreispfades 330 und mit einem ersten Anschluß 341 eines
zweiten Teil-Schaltkreispfades 340 verbunden ist; weiterhin
kann der zweite Anschluß 322 der
zweiten Decoderschaltung 320 mit einem ersten Anschluß 351 von
optional zusätzlichen Teil-Schaltkreispfaden 350 verbunden
werden.The second connection 312 of the storage array 310 is with a first connection 321 the second decoder circuit 320 connected, whose second connection 322 with a first connection 331 a first part circuit path 330 and with a first connection 341 a second sub-circuit path 340 connected is; Furthermore, the second connection 322 the second decoder circuit 320 with a first connection 351 of optional additional sub-circuit paths 350 get connected.
Jeder
Teil-Schaltkreispfad 330, 340 und gegebenenfalls
jeder der zusätzlichen
Teil-Schaltkreispfade 350 ist mit seinem jeweiligen dritten
Anschluß 333 bzw. 343 und
gegebenenfalls 353 mit einem ersten Anschluß 336, 346 und
gegebenenfalls 356 mit je einer Teil-Speichereinheit 335, 345 und
gegebenenfalls 355 mit den Anschlüssen 336, 346 und 356 der Teil-Speichereinheit 335, 345 und
gegebenenfalls 355 verbunden.Each sub-circuit path 330 . 340 and optionally each of the additional sub-circuit paths 350 is with its respective third port 333 respectively. 343 and optionally 353 with a first connection 336 . 346 and optionally 356 each with a partial storage unit 335 . 345 and optionally 355 with the connections 336 . 346 and 356 the partial storage unit 335 . 345 and optionally 355 connected.
Ein
zweiter Anschluß 337, 347 und
optional 357 der Teil-Speichereinheiten 335, 345 und
gegebenenfalls 355 kann jeweils mit einem niedrigeren oder höheren (beispielsweise
bei source-side sensing) Potential als der zweite Anschluß 382 der
Reihenschaltung am Strom/Spannungswandler 380 verbunden
werden. Zweite Anschlüsse 332, 342,
und gegebenenfalls 352 der Teil-Schaltkreispfade 330, 340 und
optional 350 sind miteinander verbunden und mit einem ersten
Anschluß 381 des
Strom/Spannungswandlers 380 verbunden.A second connection 337 . 347 and optional 357 the partial storage units 335 . 345 and optionally 355 can each have a lower or higher (for example, source-side sensing) potential than the second terminal 382 the series connection at the current / voltage converter 380 get connected. Second connections 332 . 342 , and if necessary 352 the part circuit paths 330 . 340 and optional 350 are connected together and with a first connection 381 of the current / voltage converter 380 connected.
Ein
zweiter Anschluß 382 des
Strom/Spannungswandlers 380, welcher dem zweiten Anschluß der Reihenschaltung
entspricht, kann mit einem höheren
elektrischen Potential V2 verbunden werden.A second connection 382 of the current / voltage converter 380 , which corresponds to the second terminal of the series circuit, can be connected to a higher electrical potential V 2 .
Von
der Steuereinheit 370 führt
beispielsweise je mindestens eine Steuerleitung 371 zu
dem ersten Decoder 305, eine Steuerleitung 372 zu
dem Speicherarray 310, eine Steuerleitung 373 zu
dem zweiten Decoder 320, eine Steuerleitung 374 zu
dem ersten Teil-Schaltkreispfad 330, eine Steuerleitung 375 zu
dem zweiten Teil-Schaltkreispfad 340 und gegebenenfalls
Steuerleitungen wie die Steuerleitung 376 zu optionalen
zusätzlichen
Teil-Schaltkreispfaden wie dem zusätzlichen Teil-Schaltkreispfad 350.From the control unit 370 For example, each leads at least one control line 371 to the first decoder 305 , a control line 372 to the storage array 310 , a control line 373 to the second decoder 320 , a control line 374 to the first part circuit path 330 , a control line 375 to the second part circuit path 340 and optionally control lines such as the control line 376 to optional additional sub-circuit paths such as the additional sub-circuit path 350 ,
Der
Betrieb der Schaltungsanordnung 300 wird im Folgenden unter
Bezugnahme auf 3 näher erläutert:
Wenn mittels der
Ansteuerung der Steuereinheit 370 sowohl der ersten Adress-Decoderschaltung 305,
als auch des Speicherarrays 310, als auch der zweiten Adress-Decoderschaltung 320 ein
Speicherelement im Speicherarray 310 in einer ersten Weise
betrieben wird, wird mittels der Steuereinheit 370 der
erste Teil-Schaltkreispfad 330 so geschaltet, daß die resultierende
elektrische Größe den Zustand
der ersten Teil-Speichereinheit 335 ändert. Die
anderen Teil-Schaltkreispfade 340 und gegebenenfalls 350 werden
mittels der Steuereinheit 370 so geschaltet, daß die zugehörigen Teil-Speichereinheiten 345 und gegebenenfalls 355 unverändert bleiben.The operation of the circuit arrangement 300 is below with reference to 3 explained in more detail:
If by means of control of the control unit 370 both the first address decoder circuit 305 , as well as the storage array 310 , as well as the second address decoder circuit 320 a memory element in the memory array 310 is operated in a first manner is by means of the control unit 370 the first part circuit path 330 switched so that the resulting electrical quantity the state of the first partial storage unit 335 changes. The other part circuit paths 340 and optionally 350 be by means of the control unit 370 switched so that the associated sub-storage units 345 and optionally 355 remain unchanged.
Wenn
in einem weiteren Schritt mittels der Ansteuerung der Steuereinheit 370 sowohl
der ersten Decoderschaltung 305, als auch des Speicherarrays 310,
als auch der zweiten Decoderschaltung 320 ein Speicherelement
im Speicherarray 310 in einer zweiten Weise betrieben wird,
wird mittels der Steuereinheit 370 der zweite Teil-Schaltkreispfad 340 so
geschaltet, daß die
resultierende elektrische Größe den Zustand
der zwei ten Teil-Speichereinheit 345 ändert. Die anderen Teil-Schaltkreispfade 330 und gegebenenfalls 350 werden
mittels der Steuereinheit 370 so geschaltet, daß die zugehörigen Teil-Speichereinheiten 335 und
gegebenenfalls 355 unverändert bleiben.If in a further step by means of the control of the control unit 370 both the first decoder circuit 305 , as well as the storage array 310 , as well as the second decoder circuit 320 a memory element in the memory array 310 is operated in a second manner is by means of the control unit 370 the second part circuit path 340 switched so that the resulting electrical quantity the state of the two-th partial memory unit 345 changes. The other part circuit paths 330 and optionally 350 be by means of the control unit 370 switched so that the associated sub-storage units 335 and optionally 355 remain unchanged.
Danach
stehen mittels der Zustandsänderungen
der Teil-Speichereinheiten 335 und 345 und gegebenenfalls
zusätzlicher
Teil-Speichereinheiten wie 355 die elektrischen Größen bereit,
um weiter prozessiert zu werden.Thereafter, by means of the state changes of the partial storage units 335 and 345 and optionally additional partial storage units such as 355 the electrical quantities ready to be further processed.
Der
Strom/Spannungswandler 380 kann benutzt werden, um elektrische
Größen vom
Speicherelement aus dem Speicherarray 310 für die Teil-Speichereinheiten 335, 345 und
gegebenenfalls 355 geeignet zu wandeln.The current / voltage converter 380 can be used to store electrical quantities from the storage element of the storage array 310 for the sub storage units 335 . 345 and optionally 355 suitable to convert.
4 zeigt
eine Detail-Realisierung mit Einzelelementen der elektronischen
Schaltkreis-Anordnung 300 aus 3 gemäß einem
ersten Ausführungsbeispiel
der Erfindung. Dabei wird aus Gründen der
einfachen Beschreibung der Erfindung auf eine nähere Beschreibung der ersten
Adress-Decoderschaltung verzichtet. Die Decoderschaltungen sind hier
aus Gründen
der einfacheren Beschreibung einstufig ausgeführt. Die Decoder können auch
mehrstufig ausgestaltet sein. 4 shows a detailed realization with individual elements of the electronic circuit arrangement 300 out 3 according to a first embodiment of the invention. In this case, for the sake of simple description of the invention, a detailed description of the first address decoder circuit is dispensed with. The decoder circuits are designed here in one stage for reasons of simpler description. The decoders can also be designed in several stages.
Wie
in 6 dargestellt ist, weist eine erste Variante 400 der
drain-side sensing Mess-Schaltungs-Anordung 300 in Reihe
nebeneinander angeordnete Speicherelemente wie z.B. 401 im
Speicherelemente-Array 310 auf, aus denen mit Hilfe des
ersten Decoders und von Auswahltransistoren wie z.B. 402 und 403 des
zweiten Decoders 320 und der mit dem Speicherarray 310 und
dem zweiten Decoder 320 verbundenen Steuereinheit 370 ein
Speicherelement 401 ausgewählt werden kann und eine elektrische
Größe des Speicherelementes 401 einem
von der Steuereinheit 370 kontrollierten Teil-Schaltkreispfad
wie z.B. 330 oder 340 zugeführt werden kann.As in 6 is shown, has a first variant 400 the drain-side sensing measurement circuit arrangement 300 in series juxtaposed memory elements such as 401 in the storage element array 310 on, from which by means of the first decoder and of selection transistors such as 402 and 403 of the second decoder 320 and the one with the storage array 310 and the second decoder 320 connected control unit 370 a memory element 401 can be selected and an electrical size of the memory element 401 one from the control unit 370 controlled part circuit path such as 330 or 340 can be supplied.
Entsprechend 4,
weist die Mess-Schaltungs-Anordung 300 gemäß einer
ersten Ausführungsform 400 in
Reihe nebeneinander angeordnete Speicherelemente 401 mit
jeweils einem ersten Anschluß (erster
Source-/Drain-Bereich) 404, einem zweiten Anschluß (zweiter
Source-/Drain-Bereich) 405 und einem Steueranschluß (Gate) 406 auf,
die jeweils mit dem zweiten Anschluß 405 des ersten Speicherelementes 401 an
dem ersten Anschluß des daneben
angeordneten Speicherelementes elektrisch verbunden sind.Corresponding 4 , indicates the measurement circuit arrangement 300 according to a first embodiment 400 in series juxtaposed storage elements 401 each having a first terminal (first source / drain region) 404 , a second terminal (second source / drain area) 405 and a control terminal (gate) 406 on, each with the second port 405 of the first memory element 401 are electrically connected to the first terminal of the memory element arranged next thereto.
Diese
nebeneinander angeordneten Speicherelemente 401 stellen
einen Ausschnitt des Speicherarrays 310 dar, in dem in
der 'virtual ground'-Architektur des
Speicherelement-Arrays 310 mehrere solcher nebeneinander
angeordneten Speicherelemente 401 parallel geschaltet vorliegen
können.
Das Speicherelement-Array 310 kann aber auch in anderen
Speicherelement-Architekturen
vorliegen, als in diesem ersten Ausführungsbeispiel dargelegt ist.These juxtaposed memory elements 401 make a section of the storage array 310 in which in the 'virtual ground' architecture of the storage element array 310 a plurality of such juxtaposed memory elements 401 can be connected in parallel. The storage element array 310 but may also be present in other memory element architectures, as set forth in this first embodiment.
Die
Steueranschlüsse 406 der
in einer Reihe nebeneinander angeordneten Speicherelemente 401 sind
jeweils elektrisch miteinander verbunden und können mit der Steuereinheit 370 verbunden
sein. Die ersten Anschlüsse
wie 404 und die zweiten Anschlüsse 405 der Speicherelemente
wie z.B. 401 können
entsprechend weiterer Beschaltung mit dem Massepotential oder einem
anderen ersten Potential verbunden werden. Dabei kann dieses erste
Potential V1 niedriger sein als ein zweites
Potential V2, welches am zweiten Anschluß 382 des
Strom/Spannungswandlers 380 bereitgestellt wird.The control connections 406 the in a row juxtaposed memory elements 401 are each electrically connected to each other and can with the control unit 370 be connected. The first connections like 404 and the second connections 405 the memory elements such as 401 can be connected according to further wiring to the ground potential or another first potential. In this case, this first potential V 1 may be lower than a second potential V 2 , which at the second terminal 382 of the current / voltage converter 380 provided.
Die
Speicherelemente wie z.B. 401 des Speicherelement-Arrays 310 können über die
Auswahltransistoren 402 bzw. 403 des zweiten Decoders 320 mit
den Teil-Schaltkreispfaden wie 330 bzw. 340 verbunden
sein. Die Auswahltransistoren 402 bzw. 403 besitzen
einen ersten Anschluß 407 bzw. 408,
einen zweiten Anschluß 409 bzw. 410 und
einen dritten Anschluß 411 bzw. 412.
Der dritte Anschluß 411 bzw. 412 der
Auswahltransistoren 402 bzw. 403 kann mit der
Steuereinheit 370 verbunden sein.The memory elements such as 401 of the storage element array 310 can via the selection transistors 402 respectively. 403 of the second decoder 320 with the parts circuit paths like 330 respectively. 340 be connected. The selection transistors 402 respectively. 403 have a first connection 407 respectively. 408 , a second connection 409 respectively. 410 and a third connection 411 respectively. 412 , The third connection 411 respectively. 412 the selection transistors 402 respectively. 403 can with the control unit 370 be connected.
Der
erste Anschluß 404 der
Speicherelemente 401 ist jeweils mit einem ersten Anschluß 407 des
ersten Auswahltransistors 402 verbunden. Der zweite Anschluß 405 der
Speicherelemente 401 ist jeweils mit einem ersten Anschluß 408 des
zweiten Auswahltransistors 403 verbunden.The first connection 404 the memory elements 401 is each with a first connection 407 the first selection transistor 402 connected. The second connection 405 the memory elements 401 is each with a first connection 408 the second selection transistor 403 connected.
Die
jeweils zweiten Anschlüsse 409 bzw. 410 der
Auswahltransistoren 402 und 403 des zweiten Decoders 320 sind
jeweils miteinander z.B. mittels einer Verbindungsleitung 449 und
an einem Ausgangsknoten 413 des zweiten Decoders 320 verbunden und
außerdem
mit dem ersten Anschluß (Source) 414 eines
Regel-Feldeffekt-Transistors 415 einer Potentiostaten-Schaltung 416 verbunden.
Die Potentiostaten-Schaltung 416 dient dazu, das Potential
der Speicherelemente 401 während des Auslesens der elektrischen
Größe unter
unterschiedlichen Betriebsbedingungen der elektronischen Schaltung 300 möglichst
konstant zu halten.The second connections 409 respectively. 410 the selection transistors 402 and 403 of the second decoder 320 are each with each other, for example by means of a connecting line 449 and at an exit node 413 of the second decoder 320 connected and also to the first port (source) 414 a control field effect transistor 415 a potentiostat circuit 416 connected. The potentiostat circuit 416 serves to increase the potential of the memory elements 401 during the reading of the electrical quantity under different operating conditions of the electronic circuit 300 keep as constant as possible.
Der
erste Anschluß 414 der
Potentiostaten-Schaltung 416, aufweisend den Regel FET 415 und
einen Operationsverstärker 417,
ist mit dem invertierenden Eingang 418 des Operationsverstärkers 417 verbunden.
Der nicht invertierende Eingang 419 kann an ein Referenzpotential
VR angeschlossen sein. Der Ausgang 420 des
Operationsverstärkers 417 ist
mit dem Steueranschluß 421 (Gate)
des Regel-Feldeffekt-Transistors 415 verbunden.The first connection 414 the potentiosta th circuit 416 having the rule FET 415 and an operational amplifier 417 , is with the inverting input 418 of the operational amplifier 417 connected. The non-inverting input 419 may be connected to a reference potential V R. The exit 420 of the operational amplifier 417 is with the control terminal 421 (Gate) of the control field effect transistor 415 connected.
Bei
der Beschreibung der Schaltung wird davon ausgegangen, daß für den Regel-FET
ein N-Typ eingesetzt wird. Wenn ein P-Typ Regel-FET eingesetzt würde, wären die
Anschlüsse
am Operationsverstärker 417 vertauscht.
An Stelle des Operationsverstärkers 417 kann
auch ein hier der Übersichtlichkeit
halber nicht näher
ausgeführter
Differenzverstärker
eingesetzt werden.In the description of the circuit, it is assumed that an N-type is used for the control FET. If a P-type control FET were used, the connections would be at the operational amplifier 417 reversed. Instead of the operational amplifier 417 It is also possible to use a differential amplifier which is not detailed here for the sake of clarity.
Der
zweite Anschluß 422 des
Regel-Feldeffekt-Transistors 415, der identisch mit dem
zweiten Anschluß 422 der
Potentiostaten Schaltung 416 ist, ist mit den zwei elektrischen
Pfaden 330 bzw. 340 verbunden. In jedem dieser
elektrischen Pfade 330 bzw. 340 liegen zwei Schalter 423 und 424 bzw. 425 und 426 in
Serie miteinander verbunden. D.h. der jeweils erste Anschluß 427 bzw. 428 eines
ersten Schalters 424 bzw. 426 im jeweiligen Pfad 330 bzw. 340 ist
mit dem zweiten Anschluß 422 des
Regel-Feldeffekt-Transistors 415 verbunden.The second connection 422 the rule field effect transistor 415 which is identical to the second port 422 the potentiostat circuit 416 is, is with the two electrical paths 330 respectively. 340 connected. In each of these electrical paths 330 respectively. 340 There are two switches 423 and 424 respectively. 425 and 426 connected in series. That is the first connection 427 respectively. 428 a first switch 424 respectively. 426 in the respective path 330 respectively. 340 is with the second connection 422 the rule field effect transistor 415 connected.
Der
zweite Anschluß 429 bzw. 430 des
ersten Schalters 424 bzw. 426 im jeweiligen Pfad 330, 340 ist
mit dem ersten Anschluß 431 bzw. 432 eines zweiten
Schalters 423 bzw. 425 verbunden. Die Schalter 423, 424, 425 und 426 in
den beiden Pfaden 330 bzw. 340 können mittels
der Steuereinheit 370 geschaltet werden.The second connection 429 respectively. 430 the first switch 424 respectively. 426 in the respective path 330 . 340 is with the first connection 431 respectively. 432 a second switch 423 respectively. 425 connected. The switches 423 . 424 . 425 and 426 in the two paths 330 respectively. 340 can by means of the control unit 370 be switched.
Beide
zweiten Anschlüsse 433 bzw. 434 der zweiten
Schalter 423 und 425 in den zwei Pfaden 330, 340 sind
miteinander verbunden. Diese Verbindung ist mit einem ersten Anschluß 435 eines
als Diode geschalteten Feldeffekttransistors 436 verbunden
und ein zweiter Anschluß 382 dieser
Diodenschaltung kann mit der Spannungsversorgung oder einem zweiten
Potential V2, das typischerweise höher als
das erste Potential V1 ist, verbunden werden.Both second connections 433 respectively. 434 the second switch 423 and 425 in the two paths 330 . 340 are connected. This connection is with a first connection 435 a diode-connected field effect transistor 436 connected and a second connection 382 This diode circuit can be connected to the power supply or a second potential V 2 , which is typically higher than the first potential V 1 .
Um
als Diode zu wirken, ist der erste Anschluß 435 des Feldeffekttransistors 436 mit
dem Steueranschluß 438 des
Feldeffekttransistors 436 verbunden. Die Strom/Spannungswandlung,
die durch einen solcherart geschalteten Feldeffekttransistor 436 erreicht
wird, kann auch durch einen als aktive Last geschalteten Transistor
erreicht werden. Eine weitere Ausführungsform wäre durch
den Einsatz eines geeigneten Widerstandes zu erreichen. Mit einer
solchen Strom/Spannungswandlung kann erreicht werden, daß eine geringe Änderung
der Stromstärke
eine möglichst
große Änderung
der Spannung zur Folge hat.To act as a diode is the first port 435 of the field effect transistor 436 with the control terminal 438 of the field effect transistor 436 connected. The current / voltage conversion caused by such a field effect transistor 436 is reached, can also be achieved by a switched as an active load transistor. Another embodiment would be achieved by the use of a suitable resistor. With such a current / voltage conversion can be achieved that a small change in the current has the largest possible change in voltage result.
Der
zweite Anschluß 429 bzw. 430 des
jeweils ersten Schalters 424 und 426 in den beiden Pfaden 330 bzw. 340 ist
mit einem ersten Anschluß 439 bzw. 440 eines
Kondensators 441 bzw. 442 verbunden, dessen zweiter
Anschluß 443 bzw. 444 beispielsweise
mit dem Bezugspotential oder einem anderen ersten Potential V1 verbunden werden kann.The second connection 429 respectively. 430 the first switch 424 and 426 in the two paths 330 respectively. 340 is with a first connection 439 respectively. 440 a capacitor 441 respectively. 442 connected, whose second connection 443 respectively. 444 For example, can be connected to the reference potential or another first potential V 1 .
Die
Schaltelemente 423, 424, 425 und 426 können von
der Steuereinheit 370 kontrolliert werden und sind z.B.
als Transmissions-Gatter (Transmission Gate) Bauelement oder z.B.
als Transfer-Gatter (Transfer Gate) Bauelement ausgeführt. Auch
andere Ausführungsformen
dieses Schaltelementes können
in alternativen Ausgestaltungen der Erfindung eingesetzt werden.The switching elements 423 . 424 . 425 and 426 can from the control unit 370 be controlled and are designed for example as a transmission gate (transmission gate) device or eg as a transfer gate (transfer gate) device. Other embodiments of this switching element can be used in alternative embodiments of the invention.
Eine
elektronische drain-side sensing Meß-Schaltkreis-Anordnung 600 gemäß einem
zweiten Ausführungsbeispiel
der Erfindung ist in 6 dargestellt und entspricht
im Wesentlichen der in 4 dargestellten elektronischen
drain-side sensing Meß-Schaltkreis-Anordnung 300 mit
den folgenden Unterschieden:
Der Strom/Spannungswandler 380 der 6,
mit dem als Diode geschalteten FET 436 und den Anschlüssen 435, 437 und 438 wurde
weggelassen. Das zweite Potential V2 bzw.
die Versorgungsspannung Vcc kann in der
drain-side sensing Meß-Schaltkreis-Anordnung 600 gemäß diesem
Ausführungsbeispiel
mit den miteinander verbundenen zweiten Anschlüssen 433 und 434 der
zweiten Schalter 423 und 425 direkt verbunden
werden. Die gegenüber
der in 4 dargestellten Ausführungsform modifizierte Ansteuerung
dieser abgeänderten
Meß-Schaltkreis-Anordnung 600 wird
im Folgenden nach der Beschreibung der Ansteuerung der drain-side
sensing Meß-Schaltkreis-Anordnung
gemäß dem ersten
Ausführungsbeispiel
der elektronischen Schaltkreis-Anordnung 300 ausgeführt.An electronic drain-side sensing measuring circuit arrangement 600 According to a second embodiment of the invention is in 6 and essentially corresponds to the one in 4 illustrated electronic drain-side sensing measuring circuit arrangement 300 with the following differences:
The current / voltage converter 380 of the 6 with the diode-connected FET 436 and the connections 435 . 437 and 438 was omitted. The second potential V 2 or the supply voltage V cc may be in the drain-side sensing measuring circuit arrangement 600 according to this embodiment with the interconnected second terminals 433 and 434 the second switch 423 and 425 be connected directly. The opposite of in 4 illustrated embodiment modified control of this modified measuring circuit arrangement 600 will be described below after the description of the drive of the drain-side sensing measuring circuit arrangement according to the first embodiment of the electronic circuit arrangement 300 executed.
Eine
source-side sensing Meß-Schaltkreis-Anordnung 800 in 8 gemäß einem
dritten Ausführungsbeispiel
entspricht der drain-side sensing Meß-Schaltkreis-Anordnung 600 gemäß dem in 6 dargestellten
Ausführungsbeispiel
mit den folgenden Unterschieden:
Der Ausgangsknoten 413 des
zweiten Decoders 320 ist direkt mit den beiden Teil-Schaltkreispfaden 330 und 340 verbunden.
Der zweite Anschluß 382 der Reihenschaltung
liegt bei diesem Ausführungsbeispiel
auf niedrigem Potential, typischerweise Ground-Potential. Die Potentiostatenschaltung 416 ist
mit dem ersten Anschluß 414 mit
dem ersten Anschluß 301 des
ersten Decoders 305 verbunden, wodurch die Betriebsbedingungen
der Speicherelemente 401 für ein sicheres Detektieren
des Ladungs-Zustandes des Speicherelementes 401 eingestellt
werden können.
Der zweite Anschluß 422 der
Potentiostaten-Schaltung ist mit dem höheren Potential V2 verbunden.A source-side sensing measurement circuit arrangement 800 in 8th According to a third embodiment, the drain-side sensing corresponds to the measuring circuit arrangement 600 according to the in 6 illustrated embodiment with the following differences:
The starting node 413 of the second decoder 320 is directly with the two sub-circuit paths 330 and 340 connected. The second connection 382 the series connection in this embodiment is at a low potential, typically ground potential. The potentiostat circuit 416 is with the first connection 414 with the first connection 301 of the first decoder 305 connected, causing the operating conditions of the memory elements 401 for a safe detection of the charge state of the memory element 401 set who you can. The second connection 422 the potentiostat circuit is connected to the higher potential V2.
Durch
entsprechende später
beschriebene Ansteuerung dieser source-side sensing Meß-Schaltkreis-Anordnung 800 mittels
der Steuereinheit 370 kann auch in diesem Ausführungsbeispiel der
Schaltung der Lade-Zustand z.B. des Speicherelementes 401 ausgelesen,
gespeichert und für
weitere elektrische Prozessierung bereitgestellt werden.By appropriate control described later this source-side sensing measuring circuit arrangement 800 by means of the control unit 370 can also in this embodiment of the circuit of the charging state, for example, the memory element 401 read out, stored and provided for further electrical processing.
Im
Folgenden wird die Ansteuerung der elektronischen drainside sensing
Mess-Schaltkreis-Anordnung 300 entsprechend dem in 4 dargestellten
ersten Ausführungsbeispiel
beim Betrieb der Speicherelemente 401 in mindestens zwei
Betriebsweisen zum Auslesen und Bereitstellen der elektrischen Größen in einer
als Spannungs-Integration IV (Integration Voltage) bezeichneten
Weise exemplarisch erläutert.The following is the driving of the electronic drainside sensing measuring circuit arrangement 300 according to the in 4 illustrated first embodiment in the operation of the memory elements 401 in at least two modes of operation for reading out and providing the electrical variables in a manner known as voltage integration IV (Integration Voltage) manner exemplified.
In
einer ersten Betriebsweise 501 (vgl. Diagramm 500 in 5)
der Ansteuerung wird das Speicherelement 401 mittels Anlegen
einer geeigneten Spannung mittels der Steuereinheit 370 an
einem Speicherelement-Auswahl-Anschluß 445 über das Steu er-Gate 406 und
eine geeignete Spannung am ersten Source/Drain Anschluß 404 für die erste
Betriebsweise des Speicherelementes 401 so geschaltet,
daß abhängig vom
Speicherzustand des Speicherelementes 401 ein entsprechender
Strom von einem ersten Anschluß 446,
an welchem ein erstes Potential V1 anliegt,
durch den ersten Source-/Drain Anschluß 404 zum zweiten
Source-/Drain Anschluß 405 fließen kann.In a first mode of operation 501 (see diagram 500 in 5 ) of the drive becomes the storage element 401 by applying a suitable voltage by means of the control unit 370 at a memory element select port 445 over the control gate 406 and a suitable voltage at the first source / drain terminal 404 for the first mode of operation of the memory element 401 switched so that, depending on the memory state of the memory element 401 a corresponding current from a first terminal 446 to which a first potential V 1 is applied through the first source / drain terminal 404 to the second source / drain terminal 405 can flow.
Über eine
geeignete Ansteuerung des Steuer-Gates 412 des Auswahltransistors 403 der
zweiten Decoderschaltung 320 mittels der Steuereinheit 370 wird
das zu detektierende Speicherelement 401 über den
Auswahltransistor 403 mit dem Ausgangsknoten 413 der
zweiten Decoderschaltung 320 verbunden.Via a suitable control of the control gate 412 of the selection transistor 403 the second decoder circuit 320 by means of the control unit 370 becomes the memory element to be detected 401 via the selection transistor 403 with the starting node 413 the second decoder circuit 320 connected.
Der
Ausgangsknoten 413 der zweiten Decoderschaltung 320 wird
mittels der Potentiostaten-Schaltung 416 so angesteuert,
daß er
durch Steuerung des Stroms durch den FET 415 den Knoten 413 auf
konstantem Potential VR entsprechend der
Referenzspannung VR hält. Dadurch werden die Betriebsbedingungen
der Speicherelemente 401 für ein sicheres Detektieren
des Ladungs-Zustandes des Speicherelementes 401 eingestellt.The starting node 413 the second decoder circuit 320 is done by means of the potentiostat circuit 416 controlled so that it by controlling the current through the FET 415 the node 413 at a constant potential V R corresponding to the reference voltage V R holds. This will change the operating conditions of the memory elements 401 for a safe detection of the charge state of the memory element 401 set.
Die
Schalter 423 und 424 im ersten Pfad 330 werden
beide leitend „H" geschaltet (siehe
Schaltverlauf 502 des ersten Schalters 424 des
ersten Pfades 330 und Schaltverlauf 503 des zweiten
Schalters 423 des ersten Pfades 330 in 5)
und die Schalter 426 und 425 im zweiten Pfad 340 werden
beide nicht leitend „L" geschaltet (siehe
Schaltverlauf 504 des ersten Schalters 426 des
zweiten Pfades 340 und Schaltverlauf 505 des zweiten
Schalters 425 des zweiten Pfades 340 in 5).
Dadurch stellt sich am Knoten 447 entsprechend dem Strom
im ersten Pfad 330 mittels des Strom-Spannungs Wandlers 380,
der hier als Diode geschalteter FET 436 ausgeführt ist, eine
Spannung VF1 ein, die die Teil-Speichereinheit 441,
die hier als Kondensator 441 ausgeführt ist, innerhalb der ersten
Phase 501 speichert. Vorteilhafterweise wird das RC-Glied
so bemessen, daß das Produkt
aus Widerstand und Kondensator klei ner als die Zeitdauer der Phase 501 ist,
damit der momentane Spannungszustand gespeichert wird.The switches 423 and 424 in the first path 330 both are switched to "H" (see switching curve 502 the first switch 424 the first path 330 and switching course 503 of the second switch 423 the first path 330 in 5 ) and the switches 426 and 425 in the second path 340 both are switched to non-conducting "L" (see switching curve 504 the first switch 426 the second path 340 and switching course 505 of the second switch 425 the second path 340 in 5 ). This raises the node 447 according to the current in the first path 330 by means of the current-voltage converter 380 , the diode connected FET here 436 is executed, a voltage V F1 , which is the partial storage unit 441 , here as a capacitor 441 is executed, within the first phase 501 stores. Advantageously, the RC element is dimensioned so that the product of resistance and capacitor Dressing ner than the duration of the phase 501 is, so that the current state of tension is stored.
Im
Anschluß an
die erste Betriebsweise des Speicherelementes 401 werden
die Schalter 423 und 424 in einer zweiten Betriebsweise 506 nicht
leitend „L" geschaltet, um den
elektrischen Zustand der Teil-Speichereinheit 441 zu erhalten.Following the first mode of operation of the memory element 401 become the switches 423 and 424 in a second mode of operation 506 non-conductive "L" switched to the electrical state of the partial storage unit 441 to obtain.
In
der zweiten Betriebsweise 506 der Ansteuerung wird das
Speicherelement 401 nach Anlegen einer geeigneten Spannung
mittels der Steuereinheit 370 am Speicherelement-Auswahl-Anschluß 445 über das
Steuer-Gate 406 und eine geeignete Spannung an einem zweiten
Anschluß 448 und
damit an dem zweiten Source-/Drain Anschluß 405 für die zweite
Betriebsweise des Speicherelementes 401 so geschaltet,
daß abhängig vom
Speicherzustand des Speicherelementes 401 ein entsprechender
Strom vom zweiten Anschluß 448,
an welchem ein erstes Potential V1 anliegt,
zu dem zweiten Source-/Drain Anschluß 405 zu dem ersten
Source-/Drain Anschluß 404 fließen kann. Über eine
geeignete Ansteuerung des Steuer-Gates 411 des Auswahltransistors 402 der
zweiten Decoderschaltung 320 mittels der Steuereinheit 370 wird
das zu detektierende Speicherelement 401 über den
Auswahltransistor 402 mit dem Ausgangsknoten 413 der
zweiten Decoderschaltung 320 verbunden.In the second mode of operation 506 the drive is the memory element 401 after applying a suitable voltage by means of the control unit 370 at the memory element select port 445 over the control gate 406 and a suitable voltage at a second terminal 448 and thus at the second source / drain terminal 405 for the second mode of operation of the memory element 401 switched so that, depending on the memory state of the memory element 401 a corresponding current from the second terminal 448 to which a first potential V 1 is applied to the second source / drain terminal 405 to the first source / drain terminal 404 can flow. Via a suitable control of the control gate 411 of the selection transistor 402 the second decoder circuit 320 by means of the control unit 370 becomes the memory element to be detected 401 via the selection transistor 402 with the starting node 413 the second decoder circuit 320 connected.
Wieder
wird der Ausgangsknoten 413 der zweiten Decoderschaltung 320 mittels
der Potentiostaten-Schaltung 416 so angesteuert, daß er durch Steuerung
des Stroms durch den FET 415 den Ausgangsknoten 413 auf
konstantem Potential VR entsprechend der
Referenzspannung VR hält. Dadurch werden die Betriebsbedingungen
der Speicherelemente 401 für ein sicheres Detektieren
des Ladungs-Zustandes des Speicherelementes 401 eingestellt.Again, the starting node 413 the second decoder circuit 320 by means of the potentiostat circuit 416 controlled so that it by controlling the current through the FET 415 the starting node 413 at a constant potential V R corresponding to the reference voltage V R holds. This will change the operating conditions of the memory elements 401 for a safe detection of the charge state of the memory element 401 set.
Die
Schaltelemente 423 und 424 im ersten Pfad 330 sind
beide nicht leitend „L" geschaltet und die
Schalter 425 und 426 im zweiten Pfad 340 werden
beide leitend „H" geschaltet. Dadurch stellt
sich am Knoten 449 entsprechend dem Strom im zweiten Pfad 340 mittels
des Strom-SpannungsWandlers 380, der hier als Diode geschalteter
FET 436 ausgeführt
ist, eine Spannung VF2 ein, die von der
Teil-Speichereinheit 442, die hier als Kondensator 442 ausgeführt ist,
gespeichert wird.The switching elements 423 and 424 in the first path 330 Both are not turned on "L" and the switches 425 and 426 in the second path 340 Both are switched to "H", which turns on the node 449 according to the current in the second path 340 by means of the current-voltage converter 380 , the diode connected FET here 436 is executed, a voltage V F2 , which from the partial storage unit 442 , here as a capacitor 442 is executed is stored.
Im
Anschluß an
diese zweite Betriebsweise 506 des Speicherelementes 401 werden
die Schalter 425 und 426 beide durch die Steuereinheit 370 nicht leitend „L" geschaltet, um den
elektrischen Zustand der Teil-Speichereinheit 442 zu erhalten.
Die beiden Teil-Speichereinheiten 441 und 442 haben
jetzt elektrische Zustande angenommen, die mit dem Ladungs-Zustand
des Speicherelementes 401 korrelieren und stellen die elektrischen
Zustände
für weitere Datenverarbeitung
bereit.Following this second mode of operation 506 of the memory element 401 become the switches 425 and 426 both through the control unit 370 non-conductive "L" switched to the electrical state of the partial storage unit 442 to obtain. The two sub storage units 441 and 442 have now assumed electrical states consistent with the charge state of the storage element 401 correlate and provide the electrical states for further data processing.
Die 12 zeigt
eine Meß-Schaltkreis-Anordung 1200 als
eine Modifizierung der Mess-Schaltkreisanordnung 600.The 12 shows a measuring circuit arrangement 1200 as a modification of the measuring circuit arrangement 600 ,
Bei
der Mess-Schaltkreis-Anordnung 1200 ist in Modifikation
der Meß-Schaltkreis-Anordnung 300 der 3 der
zweite Anschluß 301 des
ersten Dekoders 305 der Mess-Schaltkreis-Anordnung 1200 mit
dem zweiten Anschluß 322 des
zweiten Decoders 320 der Mess-Schaltkreis-Anordnung 1200 so
verbunden, daß die
Schaltung gegenüber
der Meß-Schaltkreis-Anordnung 300 mit
weniger Auswahltransistoren aufgebaut werden kann.In the measuring circuit arrangement 1200 is in modification of the measuring circuit arrangement 300 of the 3 the second connection 301 of the first decoder 305 the measuring circuit arrangement 1200 with the second connection 322 of the second decoder 320 the measuring circuit arrangement 1200 connected so that the circuit with respect to the measuring circuit arrangement 300 can be constructed with fewer selection transistors.
Der
erste Decoder 305 der Mess-Schaltkreis-Anordung 1200 weist
mindestens zwei Mulitiplexer-Schaltkreise 450 und 451 auf.
Eine Ausführungsform
der Mulitiplexer-Schaltkreise 450 und 451 mit
zwei FET Transistoren 1301 und 1302 ist in der 13b gezeigt. Das Blockschaltbild 1305 des
Mulitiplexer-Schaltkreises 1300 der 13a weist einen Eingang c, einen ersten Ausgang
a1 und einen zweiten Ausgang a2 und einen ersten Steueranschluß b1 und
einen zweiten Steueranschluß b2
auf.The first decoder 305 the measuring circuit arrangement 1200 has at least two multiplexer circuits 450 and 451 on. An embodiment of the multiplexer circuits 450 and 451 with two FET transistors 1301 and 1302 is in the 13b shown. The block diagram 1305 of the multiplexer circuit 1300 of the 13a has an input c, a first output a1 and a second output a2 and a first control terminal b1 and a second control terminal b2.
Die
Ausführungsform
des Mulitiplexer-Schaltkreises 1300 entsprechend 13b weist einen ersten FET 1301 und einen
zweiten FET 1302 auf. Der erste Anschluß des ersten FET 1301 und
der erste Anschluß des
zweiten FET 1302 sind mit dem Eingang c des Mulitiplexer-Schaltkreises
verbunden. Der zweite Anschluß des
ersten FET 1301 ist mit dem ersten Ausgang a1 des Mulitiplexer-Schaltkreises
verbunden. Der zweite Anschluß des
zweiten FET 1302 ist mit dem zweiten Ausgang a2 verbunden.
Der dritte Anschluß des
ersten FET 1301 ist mit dem ersten Steueranschluß b1 des
Mulitiplexer-Schaltkreises verbunden und der dritte Anschluß des zweiten
FET 1302 ist mit dem zweiten Steueranschluß b2 des
Mulitiplexer-Schaltkreises verbunden.The embodiment of the multiplexer circuit 1300 corresponding 13b has a first FET 1301 and a second FET 1302 on. The first connection of the first FET 1301 and the first terminal of the second FET 1302 are connected to the input c of the multiplexer circuit. The second port of the first FET 1301 is connected to the first output a1 of the multiplexer circuit. The second port of the second FET 1302 is connected to the second output a2. The third port of the first FET 1301 is connected to the first control terminal b1 of the multiplexer circuit and the third terminal of the second FET 1302 is connected to the second control terminal b2 of the multiplexer circuit.
In
dem Ausführungsbeispiel
der Mess-Schaltkreisanordung 1200 weist die Decoderschaltung 320 für jedes
Speicherelement wie z.B. 401 einen ersten Auswahltransistor
wie z.B. 402 und einen zweiten Auswahltransistor wie z.B. 403 auf.In the embodiment of the measuring circuit arrangement 1200 indicates the decoder circuit 320 for each storage element such as 401 a first selection transistor such as 402 and a second selection transistor such as 403 on.
In
der der Mess-Schaltkreis-Anordung 1200 ist jeweils der
zweite Anschluß wie
z.B. 409 des jeweils ersten Auswahltransistors wie z.B. 402 des
Decoderschaltkreises 320 z.B. mittels einer Anschlußleitung 464 jeweils
miteinander verbunden. Die jeweils zweiten Anschlüsse wie
z.B. 410 der zweiten Auswahltransistoren wie z.B. 403 sind
jeweils z.B. mittels einer Anschlußleitung 463 miteinander
verbunden.In the measuring circuit arrangement 1200 is in each case the second connection such as 409 the respective first selection transistor such as 402 the decoder circuit 320 eg by means of a connection line 464 each connected to each other. The respective second connections such as 410 the second selection transistors such as 403 are each, for example, by means of a connection line 463 connected with each other.
Der
Eingang 457 des ersten Mulitiplexer-Schaltkreises wie z.B. 450 ist
z.B. mittels der Anschlußleitung 464 jeweils
mit den zweiten Anschlüssen
wie z.B. 409 der ersten Auswahltransistoren wie z.B. 402 verbunden.
Der Eingang 458 des zweiten Mulitiplexer-Schaltkreises
wie z.B. 451 ist z.B. mittels der Anschlußleitung 463 jeweils
mit den zweiten Anschlüssen
wie z.B. 410 der zweiten Auswahltransistoren wie z.B. 403 verbunden.The entrance 457 the first multiplexer circuit such as 450 is eg by means of the connection line 464 each with the second connections such as 409 the first selection transistors such as 402 connected. The entrance 458 the second multiplexer circuit such as 451 is eg by means of the connection line 463 each with the second connections such as 410 the second selection transistors such as 403 connected.
Die
ersten Ausgänge
der Mulitiplexer-Schaltkreise wie z.B. 461 des ersten Mulitiplexer-Schaltkreises 450 sind
jeweils mit den ersten Ausgängen wie
z.B. 460 der Mulitiplexer-Schaltkreise wie z.B. des zweiten Mulitiplexer-Schaltkreises 451 und
mit dem Knoten 465 verbunden. Die zweiten Ausgänge der
Mulitiplexer-Schaltkreise wie z.B. 462 des ersten Mulitiplexer-Schaltkreises 450 sind
jeweils mit den zweiten Ausgängen
wie z.B. 459 der Mulitiplexer-Schaltkreise wie z.B. des
zweiten Mulitiplexer-Schaltkreises 451 und dem Knoten 466 verbunden.The first outputs of the multiplexer circuits such as 461 of the first multiplexer circuit 450 are each with the first outputs such as 460 the multiplexer circuits such as the second multiplexer circuit 451 and with the node 465 connected. The second outputs of the multiplexer circuits such as 462 of the first multiplexer circuit 450 are each with the second outputs such as 459 the multiplexer circuits such as the second multiplexer circuit 451 and the node 466 connected.
Der
Knoten 465 ist mit dem ersten Anschluß 414 des FET 415 verbunden
und liegt somit auf dem Referenzpotential.The knot 465 is with the first connection 414 of the FET 415 connected and is thus at the reference potential.
Der
Knoten 466 kann mittels des Anschlusses 456 mit
einem niedrigen Potential verbunden werden.The knot 466 can by means of the connection 456 be connected to a low potential.
Die
ersten und zweiten Steueranschlüsse wie
z.B. 452 und 453 bzw. 454 und 455 der
jeweiligen Mulitiplexer-Schaltkreise wie z.B. 450 und 451 sind mit
der Steuereinheit 370 verbunden.The first and second control connections such as 452 and 453 respectively. 454 and 455 the respective multiplexer circuits such as 450 and 451 are with the control unit 370 connected.
Im
Folgenden wird der Betrieb der modifizierten Mess-Schaltkreis-Anordnung 1200 entsprechend dem
in 12 dargestellten Ausführungsbeispiel beim Betrieb
der Speicherelemente 401 in mindestens zwei Betriebsweisen
zum Auslesen und Bereitstellen der elektrischen Größen in einer
als Spannungs-Integration
IV (Integration Voltage) bezeichneten Weise exemplarisch erläutert.The following is the operation of the modified measuring circuit arrangement 1200 according to the in 12 illustrated embodiment during operation of the memory elements 401 in at least two modes of operation for reading out and providing the electrical variables in a manner known as voltage integration IV (Integration Voltage) manner exemplified.
In
einer ersten Betriebsweise 501 (vgl. Diagramm 500 in 5)
der Ansteuerung wird das Speicherelement 401 mittels Anlegen
einer geeigneten Spannung mittels der Steuereinheit 370 an
einem Speicherelement-Auswahl-Anschluß 445 über das Steuer-Gate 406 und
eine geeignete Spannung am ersten Source/Drain Anschluß 404 für die erste
Betriebsweise des Speicherelementes 401 so geschaltet,
daß abhängig vom
Speicherzustand des Speicherelementes 401 ein entsprechender
Strom durch das Speicherelement 401 fließen kann.In a first mode of operation 501 (see diagram 500 in 5 ) of the control is the Spei storage element 401 by applying a suitable voltage by means of the control unit 370 at a memory element select port 445 over the control gate 406 and a suitable voltage at the first source / drain terminal 404 for the first mode of operation of the memory element 401 switched so that, depending on the memory state of the memory element 401 a corresponding current through the storage element 401 can flow.
Dieser
Strom durch das Speicherelement 401 wird durch die Potentialdifferenz
zwischen dem auf niedrigem Potential liegenden Anschluß 456 und auf
höherem
Referenz-Potential liegenden Knotenpunkt 465 getrieben.
Der Strom fließt
in der ersten Betriebsweise 501 vom Anschluß 456,
durch den zweiten Ausgang 462 des ersten Mulitiplexer-Schaltkreises 450,
durch den Eingang 457 des ersten Mulitiplexer-Schaltkreises 450,
durch den ersten Auswahltransistor 402 der zweiten Decoderschaltung 320,
durch das Speicherelement 401, durch das zweite Auswahlelement 403 der
zweiten Decoderschaltung, durch den zweiten Mulitiplexer-Schaltkreis 451 zum
Knotenpunkt 465. Die Steuereinheit 370 steuert
dabei sowohl die dritten Anschlüsse 411 und 412 der
Auswahltransistoren 402 und 403 der zweiten Decoderschaltung 320 als
auch die ersten Steueranschlüsse 452 und 454 und
die zweiten Steueranschlüsse 453 und 455 der
ersten und zweiten Mulitiplexer-Schaltkreise 450 und 451 synchron
zur Ansteuerung der Speicherzelle 401.This current through the storage element 401 is due to the potential difference between the low potential terminal 456 and higher reference potential node 465 driven. The current flows in the first mode of operation 501 from the connection 456 , through the second exit 462 of the first multiplexer circuit 450 through the entrance 457 of the first multiplexer circuit 450 , through the first selection transistor 402 the second decoder circuit 320 , through the storage element 401 , through the second selection element 403 the second decoder circuit, by the second multiplexer circuit 451 to the junction 465 , The control unit 370 controls both the third ports 411 and 412 the selection transistors 402 and 403 the second decoder circuit 320 as well as the first control connections 452 and 454 and the second control terminals 453 and 455 the first and second multiplexer circuits 450 and 451 synchronous to the control of the memory cell 401 ,
In
der zweiten Betriebsweise 506 der Speicherzelle 401 erfolgt
der Stromfluß durch
die vorher beschriebenen Elemente wie in der ersten Betriebsweise 501 entsprechend
in umgekehrter Richtung.In the second mode of operation 506 the memory cell 401 the current flows through the previously described elements as in the first mode of operation 501 accordingly in the reverse direction.
Die 7 zeigt
in einem Diagramm 700 die modifizierte Ansteuerung einer
drain-side sensing Anordnung 600 gemäß der zweiten Ausführungsform mittels
der Steuereinheit 370 entsprechend 6.The 7 shows in a diagram 700 the modified control of a drain-side sensing arrangement 600 according to the second embodiment by means of the control unit 370 corresponding 6 ,
Wenn
in der ersten Betriebsweise 701 des Speicherelementes 401 in
der ersten Phase 702 sowohl Schaltelement 424 als
auch 423 leitend „H" geschaltet sind
(siehe Schaltverlauf 703 des ersten Schalters 424 des
ersten Pfades 330 und Schaltverlauf 704 des zweiten
Schalters 423 des ersten Pfades 330 in 7)
und die Schaltelemente 425 und 426 nicht leitend „L" geschaltet sind
(siehe Schaltverlauf 705 des ersten Schalters 426 des
zweiten Pfades 340 und Schaltverlauf 706 des zweiten Schalters 425 des
zweiten Pfades 340 in 7), kann
das Teil-Speicherelement 441 des ersten Teil-Schaltkreispfades 330 bis
auf das zweite Potential V2 geladen werden.If in the first mode of operation 701 of the memory element 401 in the first phase 702 both switching element 424 as well as 423 conductive "H" are switched (see switching curve 703 the first switch 424 the first path 330 and switching course 704 of the second switch 423 the first path 330 in 7 ) and the switching elements 425 and 426 non-conductive "L" are switched (see switching curve 705 the first switch 426 the second path 340 and switching course 706 of the second switch 425 the second path 340 in 7 ), the partial storage element 441 the first part circuit path 330 are charged to the second potential V 2 .
Nach
nicht-leitend Schalten „L" des ersten Schaltelementes 424 in
einer zweiten Phase 707 der ersten Betriebsweise 701 des
Speicherelementes 401 wird der Strom des ausgewählten Speicherelementes 401 über die
Teil-Speichereinheit 441 fließen. Dabei fließt in beiden
Betriebszuständen 702 und 707 ein
Strom.After non-conducting switching "L" of the first switching element 424 in a second phase 707 the first mode of operation 701 of the memory element 401 becomes the current of the selected memory element 401 via the partial storage unit 441 flow. It flows in both operating states 702 and 707 a stream.
In
der zweiten Phase 707 wird der Strom aber aus der Kapazität gespeist
und führt
zu einer Entladung der Kapazität
und somit wird nach Ende der zweiten Phase 707 die Kapazität einen
für den Ladungs-Zustand
des Speicherelementes 401 charakteristischen elektrischen
Zustand annehmen. Dieser elektrische Zustand wird mittels nicht-leitend Schalten
vom Schaltelement 423 am Ende der zweiten Phase 707 der
ersten Betriebsweise 701 gespeichert. Die 7 zeigt
auch die entsprechende symmetrische Ansteuerung der Schaltelemente 425 und 426 in
einer ersten Phase 709 und einer zweiten Phase 710 einer
zweiten Betriebsweise 708 des Speicherelementes 401,
um eine elektrische Größe des Ladungs-Zustandes
des Speicherelementes 401 in den zweiten Teil-Schaltkreispfad 340 zu
führen
und in der Teil-Speichereinheit 442 zu speichern.In the second phase 707 However, the current is fed from the capacity and leads to a discharge of capacity and thus will after the end of the second phase 707 the capacity one for the charge state of the memory element 401 assume characteristic electrical state. This electrical state is by means of non-conductive switching from the switching element 423 at the end of the second phase 707 the first mode of operation 701 saved. The 7 also shows the corresponding symmetrical control of the switching elements 425 and 426 in a first phase 709 and a second phase 710 a second mode of operation 708 of the memory element 401 to an electric quantity of the charge state of the memory element 401 in the second part circuit path 340 to lead and in the part storage unit 442 save.
Die 9 zeigt
in einem Diagramm 900 die Ansteuerung der elektronischen
Meß-Schaltkreis-Anordnung 800 mit
source-side sensing entsprechend 8. In der
ersten Betriebsweise 901 z.B. des Speicherelementes 401 wird
in der ersten Phase 902 der Ansteuerung mittels einer Steuereinheit 370 der
Stromfluß des
Speicherelementes 401 eingestellt und die Schaltelemente 423 und 424 des ersten
Teil-Schaltkreispfades 330 leitend geschaltet (siehe Schaltverlauf 903 des
ersten Schalters 424 des ersten Pfades 330 und
Schaltverlauf 904 des zweiten Schalters 423 des
ersten Pfades 330 in 9) und
die Schaltelemente 425 und 426 des zweiten Teil-Schaltkreispfades 340 nicht
leitend geschaltet (siehe Schaltverlauf 905 des ersten
Schalters 426 des zweiten Pfades 340 und Schaltverlauf 906 des zweiten
Schalters 425 des zweiten Pfades 340 in 9).The 9 shows in a diagram 900 the control of the electronic measuring circuit arrangement 800 with source-side sensing accordingly 8th , In the first mode of operation 901 eg the memory element 401 will be in the first phase 902 the control by means of a control unit 370 the current flow of the storage element 401 set and the switching elements 423 and 424 the first part circuit path 330 switched on (see switching curve 903 the first switch 424 the first path 330 and switching course 904 of the second switch 423 the first path 330 in 9 ) and the switching elements 425 and 426 the second part circuit path 340 not switched on (see switching curve 905 the first switch 426 the second path 340 and switching course 906 of the second switch 425 the second path 340 in 9 ).
In
einer zweiten Phase 907 der ersten Betriebsweise 901 des
Speicherelementes 401 wird mittels nicht leitend Schalters
des Schaltelementes 424 der source-seitige Strom z.B. des
Speicherelementes 401 über
den ersten Teil-Schaltkreispfad 330 der Teil-Speichereinheit 441 zugeführt. Mittels
des Stromflusses durch die Teil-Speichereinheit 441 und entsprechend
der Länge
der zweiten Phase 907 wird die für den elektrischen Zustand
z.B. des Speicherelementes 401 charakteristische elektrische
Größe in der
Teil-Speichereinheit 441 eingestellt. Nach nicht leitend
Schalten des Schaltelementes 423 durch die Steuereinheit 370 am
Ende der zweiten Phase 907 der ersten Betriebsweise 901 z.B.
des Speicherelementes 401 bleibt der elektrische Zustand
der Teil-Speichereinheit 441 für weitere elektrische Prozessierung
erhalten.In a second phase 907 the first mode of operation 901 of the memory element 401 is by means of non-conductive switch of the switching element 424 the source-side current of the memory element, for example 401 over the first part circuit path 330 the partial storage unit 441 fed. By means of the current flow through the partial storage unit 441 and according to the length of the second phase 907 is the for the electrical state, for example, the memory element 401 characteristic electrical quantity in the partial storage unit 441 set. After non-conductive switching of the switching element 423 through the control unit 370 at the end of the second phase 907 the first mode of operation 901 eg the memory element 401 remains the electrical state of the partial storage unit 441 for further electrical processing.
Das
Ansteuer-Schema 900 der 9 zeigt auch,
wie entsprechend symmetrisch die Ansteuerung in der ersten Phase 909 und
in der zweiten Phase 910 der zweiten Betriebsweise 908 z.B.
des Speicherelementes 401 erfolgen kann, um die aus dem Ladungs-Zustand
z.B. des Speicherelementes 401 resultierende elektrische
Größe, zur
weiteren Prozessierung bereitzustellen.The drive scheme 900 of the 9 also shows how symmetrically the control in the first phase 909 and in the second phase 910 the second mode of operation 908 eg the memory element 401 can be done to those from the charge state eg of the memory element 401 resulting electrical quantity to provide for further processing.
Zur
Vereinfachung der Beschreibung sind die Ansteuer-Schemata, d.h. die Verläufe der
Schalterstellungen in den 5, 7 und 9 so
dargestellt, daß Veränderungen
der Schaltstellungen der unterschiedlichen Schalter instantan und
perfekt untereinander synchronisiert verlaufen. Die erfindungsgemäße Schaltung
kann aber genauso mit rampenartigen Verläufen der Veränderung
der Leitfähigkeit
der einzelnen Schalter betrieben werden.To simplify the description are the drive schemes, ie the curves of the switch positions in the 5 . 7 and 9 shown that changes in the switching positions of the different switches are instantaneous and perfectly synchronized with each other. However, the circuit according to the invention can likewise be operated with ramp-like progressions of the change in the conductivity of the individual switches.
Auch
die Synchronisation der Schaltstellungen unterschiedlicher Schalter
muß nicht,
wie exemplarisch dargestellt, instantan erfolgen sondern sie kann
innerhalb eines Zeitfensters liegen, das sich aus Anforderungen
an die Schaltung ergeben kann.Also
the synchronization of the switching positions of different switches
does not have to,
as exemplified, instantaneously but they can
lie within a window of time arising from requirements
can result in the circuit.
10 zeigt
ein Blockschaltbild einer elektronischen Auswerte-Schaltkreis-Anordnung 1000 zum
Bewerten von elektrischen Größen und
Bereitstellen von Vergleichsergebnissen, wobei die elektrischen
Größen aus
dem Betrieb von mindestens einem Speicherelement resultieren. 10 shows a block diagram of an electronic evaluation circuit arrangement 1000 for evaluating electrical quantities and providing comparison results, the electrical quantities resulting from the operation of at least one memory element.
Die
Grundschaltung der Auswerte-Schaltkreis-Anordnung 1000 weist
auf: eine Speichereinheit 1002, eine Kopplungseinheit 1003 verbunden
mit der Speichereinheit 1002 und eine erste Auswerteeinheit 1004 und
eine zweite Auswerteeinheit 1005, wobei sowohl die erste
Auswerteeinheit 1004 als auch die zweite Auswerteeinheit 1005 mit
der Kopplungseinheit 1003 verbunden sind.The basic circuit of the evaluation circuit arrangement 1000 indicates: a storage unit 1002 , a coupling unit 1003 connected to the storage unit 1002 and a first evaluation unit 1004 and a second evaluation unit 1005 , wherein both the first evaluation unit 1004 as well as the second evaluation unit 1005 with the coupling unit 1003 are connected.
Die
Speichereinheit 1002 kann aus mehreren Teil-Speichereinheiten
zusammengesetzt werden, so daß die
Summe der Teil-Speichereinheiten ausreicht, die mindestens zwei
elektrischen Größen zu speichern.The storage unit 1002 can be composed of several partial storage units, so that the sum of the partial storage units is sufficient to store at least two electrical quantities.
Die
Speichereinheit 1002 der elektronischen Auswerte-Schaltkreis-Anordnung 1000 ist
so aufgebaut, daß ihr
mittels einer Schnittstelle 1022 mindestens zwei analoge
elektrische Größen zugeführt werden
können,
die aus dem Betrieb von mindestens einem Speicherelement 1001 z.B.
in zwei unterschiedlichen Betriebsrichtungen resultieren.The storage unit 1002 the electronic evaluation circuit arrangement 1000 is constructed so that you can use an interface 1022 at least two analog electrical variables can be supplied, resulting from the operation of at least one memory element 1001 eg result in two different directions of operation.
Die
analogen elektrischen Größen, die
aus den mindestens zwei Betriebsarten des Speicherelementes 1001 resultieren,
können
in die Speichereinheit 1002 eingelesen werden.The analog electrical quantities resulting from the at least two operating modes of the memory element 1001 can result in the storage unit 1002 be read.
Mittels
dieser Schnittstelle 1022 des Speicherelementes 1001 mit
der Speichereinheit 1002 können die elektrischen Größen, die
aus den Betriebsarten des Speicherelementes 1001 resultieren, mittels
der Speichereinheit 1002 zwischengespeichert werden.By means of this interface 1022 of the memory element 1001 with the storage unit 1002 The electrical quantities resulting from the operating modes of the storage element 1001 result, by means of the memory unit 1002 be cached.
Die
erste Auswerteeinheit 1004 weist einen ersten Ausgang-Q1 1006 der
Auswerte-Schaltkreis-Anordnung 1000 auf und die zweite
Auswerteeinheit 1005 weist einen zweiten Ausgang-Q2 1007 der
Auswerte-Schaltkreis-Anordnung 1000 auf. Optional kann
die zweite Auswerteeinheit 1005 um einen Anschluß-Vr 1008 erweitert
werden, an den eine Referenzspannung angelegt werden kann.The first evaluation unit 1004 has a first output Q1 1006 the evaluation circuit arrangement 1000 on and the second evaluation unit 1005 has a second output Q2 1007 the evaluation circuit arrangement 1000 on. Optionally, the second evaluation unit 1005 to a connection Vr 1008 can be extended, to which a reference voltage can be applied.
Diese
erste Auswerteeinheit 1004 kann in Form einer Vergleichsschaltung
wie z.B. eines Differenzen-Verstärkers
ausgeführt
werden, indem auf die Eingänge
des Differenzbildungs-Schaltkreiseses
die mindestens zwei elektrischen Größen in so einer Weise wirken,
daß das
Ausgangsignal des Differenzbildungs-Schaltkreises das Bewertungsergebnis
darstellt.This first evaluation unit 1004 may be performed in the form of a comparison circuit such as a differential amplifier by acting on the inputs of the difference forming circuit, the at least two electrical quantities in such a manner that the output signal of the difference forming circuit represents the evaluation result.
Alternativ
kann die erste Auswerteeinheit 1004 auch durch mindestens
eine Flip-Flop Schaltung realisiert werden, auf deren Eingänge die
mindestens zwei elektrischen Größen derart
wirken, daß der
Schalt-Zustand des Flip-Flops abhängig von den mindestens zwei
elektrischen Größen einen
von mindestens zwei Zuständen
annimmt, und somit die damit verbundenen resultierenden elektrischen
Größen, die
an geeigneten Knoten der Schaltung auftreten, das Bewertungsergebnis
repräsentieren.Alternatively, the first evaluation unit 1004 be implemented by at least one flip-flop circuit, on whose inputs the at least two electrical variables act such that the switching state of the flip-flop, depending on the at least two electrical variables one of at least two states, and thus the associated resulting electrical quantities occurring at appropriate nodes of the circuit represent the evaluation result.
Die
Flip-Flop Schaltung kann z.B. mittels zweier kreuzgekoppelter Inverterschaltungen
aufgebaut werden.The
Flip-flop circuit may e.g. by means of two cross-coupled inverter circuits
being constructed.
Das
Bewertungsergebnis der ersten Auswerteeinheit 1004 liegt
als definierter Pegel am Ausgang der ersten Auswerteeinheit Q1 1006 an,
der durch die Parameter der elektrischen Auswerte-Schaltkreis-Anordnung 1000,
sowohl z.B. in der Ausführungsform
mit dem Differenzbildungs-Schaltkreis als Bewer tungsschaltkreis
als auch z.B. in der Ausführungsform
mittels des Flip-Flops als Bewertungsschaltkreis, definiert wird.The evaluation result of the first evaluation unit 1004 lies as a defined level at the output of the first evaluation unit Q1 1006 by the parameters of the electrical evaluation circuit arrangement 1000 is defined both in the embodiment with the difference-forming circuit as the evaluation circuit and, for example, in the embodiment by means of the flip-flop as the evaluation circuit.
Als
weitere Option kann die Auswerte-Schaltkreis-Anordnung 1000 durch
ein Speicherelement 1001 erweitert sein und dieses Speicherelement 1001 ist
mit der Speichereinheit 1002 verbunden.Another option is the evaluation circuit arrangement 1000 through a storage element 1001 be extended and this memory element 1001 is with the storage unit 1002 connected.
Der
erste Anschluß 1009 der
Kopplungseinheit 1003 ist mit dem zweiten Anschluß 1010 der Speichereinheit 1002 verbunden.
Der zweite Anschluß 1011 der
Kopplungseinheit 1003 ist mit dem ersten Anschluß 1012 der
ersten Auswerteeinheit 1004 verbunden. Der dritte Anschluß 1013 der
Kopplungseinheit 1003 ist mit dem ersten Anschluß 1014 der
zweiten Auswerteeinheit 1005 verbunden.The first connection 1009 the coupling unit 1003 is with the second connection 1010 the storage unit 1002 connected. The second connection 1011 the coupling unit 1003 is with the first connection 1012 the first evaluation unit 1004 connected. The third connection 1013 the coupling unit 1003 is with the first connection 1014 the second evaluation unit 1005 connected.
Mittels
des vierten Anschlusses 1016 kann die Kopplungseinheit 1003 an
ein niedrigeres Potential einer Spannungsversorgung angeschlossen
sein und mittels des fünften
Anschlusses 1015 kann die Kopplungseinheit 1003 an
ein höheres
Potential einer Spannungsversorgung angeschlossen sein.By means of the fourth connection 1016 can the coupling unit 1003 be connected to a lower potential of a power supply and by means of the fifth terminal 1015 can the coupling unit 1003 be connected to a higher potential of a power supply.
Der
zweite Anschluß 1006 der
ersten Auswerteeinheit 1004 ist ein erster Ausgang-Q1 der
Auswerte-Schaltkreis-Anordnung 1000. Der dritte Anschluß 1017 der
ersten Auswerteeinheit 1004 kann mit einem höheren Potential
einer Stromversorgung verbunden sein und der vierte Anschluß 1018 der Auswerteeinheit 1004 kann
mit einem niedrigeren Potential einer Stromversorgung verbunden
sein.The second connection 1006 the first evaluation unit 1004 is a first output Q1 of the evaluation circuit arrangement 1000 , The third connection 1017 the first evaluation unit 1004 may be connected to a higher potential of a power supply and the fourth connection 1018 the evaluation unit 1004 may be connected to a lower potential of a power supply.
Der
zweite Anschluß 1007 der
zweiten Auswerteeinheit 1005 ist ein zweiter Ausgang-Q2 1007 der
Auswerte-Schaltkreisanordnung 1000. Der dritte Anschluß 1019 der
Auswerteeinheit 1005 kann mit einem höheren Potential einer Stromversorgung
verbunden sein und der vierte Anschluß 1020 der Auswerteeinheit 1005 kann
mit einem niedrigeren Potential einer Stromversorgung verbunden
sein.The second connection 1007 the second evaluation unit 1005 is a second output Q2 1007 the evaluation circuit arrangement 1000 , The third connection 1019 the evaluation unit 1005 may be connected to a higher potential of a power supply and the fourth connection 1020 the evaluation unit 1005 may be connected to a lower potential of a power supply.
Optional
kann der erste Anschluß 1021 eines Speicherelementes 1001 mit
dem ersten Eingangs-Anschluß 1022 der
Speichereinheit 1002 der Auswerte-Schaltkreisanordnung 1000 verbunden sein.
Der zweite Anschluß 1023 des
Speicherelementes kann mit einem niedrigeren Potential einer Spannungsversorgung
verbunden sein.Optionally, the first connection 1021 a memory element 1001 with the first input terminal 1022 the storage unit 1002 the evaluation circuit arrangement 1000 be connected. The second connection 1023 of the memory element may be connected to a lower potential of a power supply.
Der
Betrieb des Blockschaltkreises 1000 der Auswerte-Schaltkreis-Anordnung
wird im Folgenden unter Bezugnahme auf 10 näher erläutert:
Mittels
der Speichereinheit 1002 wird mindestens eine elektrische
Größe gespeichert,
wobei diese elektrische Größe z.B.
aus dem Betrieb eines Speicherelementes 1001 resultiert.
Wird dieses Speicherelement 1001 in einer ersten Weise
und/oder einer zweiten Weise oder weiteren Weisen betrieben, so wird
optional auch eine zweite elektrische Größe oder werden weitere elektrische
Größen in der
Speichereinheit 1002 gespeichert.The operation of the block circuit 1000 The evaluation circuit arrangement will be described below with reference to 10 explained in more detail:
By means of the storage unit 1002 At least one electrical variable is stored, this electrical variable, for example, from the operation of a storage element 1001 results. Will this memory element 1001 operated in a first manner and / or a second way or other ways, so will optionally also a second electrical variable or be further electrical variables in the memory unit 1002 saved.
Die
Kopplungseinheit 1003 wandelt die mindestens eine elektrische
Größe in mindestens
eine gewandelte elektrische Größen um,
die für
die weitere Betriebsweise geeigneter ist, und führt die mindestens eine gewandelte
elektrische Größe der ersten Auswerteeinheit 1004 und/oder
der zweiten Auswerteeinheit 1005 zu. Optional wird die
Kopplungseinheit 1003 mindestens zwei elektrische Größen oder
mindestens zwei gewandelte elektrische Größen miteinander analog verrechnen,
bevor sie der ersten Auswerteeinheit 1004 und/oder der
zweiten Auswerteeinheit 1005 zugeführt werden. Alternativ kann
die Kopplungseinheit 1003 auch so eingerichtet sein, daß sie ungewandelte
Größen und
optional analog verrechnete elektrische Größen an die Auswerteeinheiten
koppelt.The coupling unit 1003 converts the at least one electrical variable in at least one converted electrical quantities, which is suitable for further operation, and performs the at least one converted electrical variable of the first evaluation unit 1004 and / or the second evaluation unit 1005 to. Optionally, the coupling unit 1003 at least two electrical quantities or at least two converted electrical quantities with each other analogously, before they the first evaluation unit 1004 and / or the second evaluation unit 1005 be supplied. Alternatively, the coupling unit 1003 also be set up so that it couples non-converted quantities and optionally analog electrical values to the evaluation units.
Die
erste Auswerteeinheit 1004 ist mit der Speichereinheit 1002 gekoppelt,
und ist derart eingerichtet, daß sie
die mindestens zwei analogen elektrischen Größen bewertet und ein erstes
Bewertungsergebnis am Ausgang-Anschluß Q1 1006 bereitstellt.The first evaluation unit 1004 is with the storage unit 1002 is coupled, and is arranged to evaluate the at least two analog electrical quantities and a first evaluation result at the output terminal Q1 1006 provides.
Die
erste Auswerteeinheit 1004 bewertet die mindestens zwei
gewandelten oder alternativ der ungewandelten elektrischen Größen, indem
sie die erste gewandelte elektrische Größe und die zweite gewandelte
elektrische Größe in der
absoluten Höhe vergleicht
und abhängig
davon, welche der gewandelten elektrischen Größen größer ist, den ersten Ausgang-Q1 1006 der
Auswerte-Schaltkreis-Anordnung 1000 entweder auf einen
hohen elektrischen Pegel oder einen niedrigen elektrischen Pegel
legt. Mittels der Höhe
dieses definierten elektrischen Pegels stellt die erste Auswerteeinheit 1004 das
erste Bewertungsergebnis am Ausgang der Auswerte-Schaltkreis-Anordnung 1000 bereit.The first evaluation unit 1004 evaluates the at least two converted or, alternatively, the unconverted electrical quantities by comparing the first converted electrical quantity and the second converted electrical quantity in absolute magnitude and, depending on which of the converted electrical quantities is greater, the first output-Q1 1006 the evaluation circuit arrangement 1000 either at a high electrical level or a low electrical level. By means of the height of this defined electrical level is the first evaluation unit 1004 the first evaluation result at the output of the evaluation circuit arrangement 1000 ready.
Die
zweite Auswerteeinheit 1005 bewertet mindestens eine der
gewandelten oder alternativ der ungewandelten elektrischen Größen und/oder
mindestens eine aus den gewandelten oder alternativ den ungewandelten
elektrischen Größen analog
verrechnete elektrische Größe, indem
sie diese mit einem Schwellenwert bewertet.The second evaluation unit 1005 evaluates at least one of the converted or alternatively the unconverted electrical quantities and / or at least one of the converted or alternatively the unconverted electrical quantities analogically calculated electrical quantity by evaluating them with a threshold value.
Dieser
Schwellenwert kann durch eine Triggerschaltungs-Anordnung des zweiten Auswerteschaltkreises 1005 vorgegeben
sein oder durch eine Spannung am Anschluß 1008 für das Referenzpotential
vorgegeben werden.This threshold value can be determined by a trigger circuit arrangement of the second evaluation circuit 1005 be given or by a voltage at the terminal 1008 for the reference potential.
Abhängig davon,
ob die mindestens eine gewandelte elektrische Größe bzw. die mindestens eine aus
den gewandelten elektrischen Größen analog verrechnete
elektrische Größe kleiner
oder größer als
der Schwellenwert ist, wird der zweite Ausgang-Q2 1007 der
Auswerte-Schaltkreis-Anordnung 1000 entweder auf einen
hohen elektrischen Pegel oder einen niedrigen elektrischen Pegel
gelegt. Mittels der Höhe
dieses definierten elektrischen Pegels stellt die zweite Auswerteeinheit 1005 das
zweite Bewertungsergebnis bereit.Depending on whether the at least one converted electrical quantity or the at least one electrical variable analogously calculated from the converted electrical quantities is smaller or larger than the threshold value, the second output Q2 1007 the evaluation circuit arrangement 1000 either set to a high electrical level or a low electrical level. By means of the height of this defined electrical level is the second evaluation unit 1005 the second evaluation result ready.
Durch
Modifikation von Teilen der Schaltkreisanordnung z.B. der Kopplungseinheit 1003 in solcher
Form, daß der
zweiten Auswerteeinheit 1005 nur von einer Teil-Speichereinheit
der Speichereinheit 1002 die elektrische Größe zugeführt wird,
kann die zweite Auswerteeinheit 1005 das Vergleichsergebnis
einer der mindestens zwei elektrischen Größen bewerten oder durch eine
zweite Modifikation der Schaltkreisanordnung durch Bildung von z.B.
der Summe der elektrischen Größen z.B.
mittels der Kopplungseinheit 1003 kann eine Bewertung von elektrischen
Größen erfolgen,
die aus den mindestens zwei elektrischen Größen der Speichereinheit 1002 abgeleitet
werden. Die Modifikationen der Kopplungseinheit zum Bilden von analogen
elektrischen Größen aus
den mindestens zwei elektrischen Größen der Speichereinheit und
das Zuführen
der elektrischen Größen von
der Speichereinheit zu den Auswerteeinheiten richtet sich nach der
vorteilhaften Betriebsweise des Speicherelementes und kann leicht
entsprechend angepaßt
werden.By modification of parts of the circuit arrangement, for example the coupling unit 1003 in such a form that the second evaluation unit 1005 only from a partial storage unit of the storage unit 1002 the electrical size is supplied, can the second evaluation unit 1005 evaluate the comparison result of one of the at least two electrical quantities or by a second modification of the circuit arrangement by forming, for example, the sum of the electrical quantities, for example by means of the coupling unit 1003 For example, an evaluation of electrical quantities can take place, which consist of the at least two electrical variables of the storage unit 1002 be derived. The modifications of the coupling unit for forming analog electrical quantities from the at least two electrical quantities of the memory unit and the feeding of the electrical quantities from the memory unit to the evaluation units depend on the advantageous operation of the memory element and can easily be adapted accordingly.
Der
Schwellenwert bzw. Triggerpunkt der zweiten Auswerteeinheit 1005 ist
durch die elektrischen Parameter einer Trigger-Schaltung einstellbar, wenn für den Bewertungs-Schaltkreis
z.B. ein Schmitt-Trigger verwendet wird. Wenn für den Bewertungs-Schaltkreis
eine Differenzen-Schaltung verwendet wird, kann der Schwellenwert
bzw. der Triggerpunkt durch die Referenz-Spannung oder Vergleichs-Spannung
am Anschluß 1008 des
zweiten Auswerteschaltkreises 1005 zugeführt werden
und mittels einem der mindestens zwei Eingänge einer Differenzen-Schaltung eingestellt
werden.The threshold or trigger point of the second evaluation unit 1005 is adjustable by the electrical parameters of a trigger circuit when, for example, a Schmitt trigger is used for the evaluation circuit. If a differential circuit is used for the evaluation circuit, the threshold or trigger point may be determined by the reference or comparison voltage at the terminal 1008 of the second evaluation circuit 1005 be supplied and adjusted by means of one of the at least two inputs of a difference circuit.
Die
mindestens eine gewandelte elektrische Größe, die von dem zweiten Auswerteschaltkreis 1005 mittels
einer Differenzen-Schaltung
bewertet wird, wird einem ersten Eingang der mindestens zwei Eingänge der
Differenzen-Schaltung zugeführt
und die Referenz-Spannung dem zweiten Eingang der Differenzen-Schaltung
zugeführt.
Die Spannungs-Pegel am Ausgang der Differenzen-Schaltung definiert
dann durch den Vergleich der beiden Spannungen das Bewertungsergebnis,
das damit bereitgestellt wird und mit dem Ausgang-Q2 1007 des zweiten
Auswerteschaltkreises gekoppelt ist.The at least one converted electrical variable, that of the second evaluation circuit 1005 is evaluated by means of a differential circuit, a first input of the at least two inputs of the differential circuit is supplied and the reference voltage supplied to the second input of the differential circuit. The voltage level at the output of the differential circuit then defines, by comparing the two voltages, the evaluation result provided therewith and with the output Q2 1007 the second evaluation circuit is coupled.
Da
die in der Speichereinheit 1002 gespeicherte elektrische
Größe sowohl
an die erste Auswerteeinheit 1004 als auch an die zweite
Auswerteeinheit 1005 gekoppelt ist, kann das Bewertungsergebnis
in Bezug auf die Bewertungs-Kriterien der ersten Auswerteeinheit 1004 als
auch der zweiten Auswerteeinheit 1005 gleichzeitig erfolgen.
Das erste Bewertungsergebnis und das zweite Bewertungsergebnis liegen
somit simultan in digitalisierter Form an dem Ausgang-Q1 1006 des
ersten Auswerteschaltkreises 1004 als auch an dem Ausgang-Q2 1007 des zweiten
Auswerteschaltkreises 1005 an.As in the storage unit 1002 stored electrical variable both to the first evaluation unit 1004 as well as to the second evaluation unit 1005 coupled, the evaluation result in relation to the evaluation criteria of the first evaluation unit 1004 as well as the second evaluation unit 1005 take place simultaneously. The first evaluation result and the second evaluation result are thus simultaneously in digitized form at the output Q1 1006 of the first evaluation circuit 1004 as well as at the output Q2 1007 of the second evaluation circuit 1005 at.
Durch
das simultane Bewerten entsprechend diesem Verfahren ist das Bewertungsergebnis robuster
gegenüber
Veränderungen
der Spannungsversorgung oder der Referenzspannungen.By
the simultaneous evaluation according to this method, the evaluation result is more robust
across from
changes
the power supply or the reference voltages.
11 zeigt
ein Ausführungsbeispiel
der Auswerte-Schaltkreis-Anordnung 1100 der
schematischen Auswerte-Schaltkreis-Anordnung 1000 aus 10. 11 shows an embodiment of the evaluation circuit arrangement 1100 the schematic evaluation circuit arrangement 1000 out 10 ,
Wie
in 11 dargestellt ist, weist ein Ausführungsbeispiel
1100 der schematischen Auswerte-Schaltkreis-Anordnung 1000 vier
Schaltkreis-Einheiten auf: Eine Speichereinheit 1101, eine
Kopplungseinheit 1102, eine erste Auswerteeinheit 1103 und
eine zweite Auswerteeinheit 1104.As in 11 1, an exemplary embodiment 1100 of the schematic evaluation circuit arrangement 1000 four circuit units on: One storage unit 1101 , a coupling unit 1102 , a first evaluation unit 1103 and a second evaluation unit 1104 ,
Die
Speichereinheit 1101 hat einen ersten Anschluß 1105 und
einen zweiten Anschluß 1106,
die jeweils mit einem Speicherelement verbunden sein können. Der
dritte Anschluß 1107 der
Speichereinheit 1101 ist mit dem ersten Anschluß 1109 der
Kopplungseinheit 1102 verbunden. Der vierte Anschluß 1108 der
Speichereinheit 1101 ist mit dem zweiten Anschluß 1110 der
Kopplungseinheit 1102 verbunden.The storage unit 1101 has a first connection 1105 and a second port 1106 , which can each be connected to a memory element. The third connection 1107 the storage unit 1101 is with the first connection 1109 the coupling unit 1102 connected. The fourth connection 1108 the storage unit 1101 is with the second connection 1110 the coupling unit 1102 connected.
In
der Auswerte-Schaltkreis-Anordnung 1100 als Ausführungsform
der Auswerte-Schaltkreis-Anordnung 1000 ist der erste Anschluß 1113 des
ersten Kondensators 1111 mit dem ersten Anschluß 1105 der
Speichereinheit 1101 verbunden. Der zweite Anschluß 1114 des
ersten Kondensators 1111 ist mit dem dritten Anschluß 1107 der
Speichereinheit 1101 verbunden.In the evaluation circuit arrangement 1100 as an embodiment of the evaluation circuit arrangement 1000 is the first connection 1113 of the first capacitor 1111 with the first connection 1105 the storage unit 1101 connected. The second connection 1114 of the first capacitor 1111 is with the third connection 1107 the storage unit 1101 connected.
Der
erste Anschluß 1115 des
zweiten Kondensators 1112 ist mit dem zweiten Anschluß 1106 der
Speichereinheit 1101 verbunden. Der zweite Anschluß 2116 des
Kondensators 1112 ist mit dem vierten Anschluß 1108 der
Speichereinheit 1101 verbunden.The first connection 1115 of the second capacitor 1112 is with the second connection 1106 the storage unit 1101 connected. The second connection 2116 of the capacitor 1112 is with the fourth connection 1108 the storage unit 1101 connected.
Die
Kopplungseinheit 1102 des Ausführungsbeispiels 1100 der
Auswerte-Schaltkreis-Anordnung 1000 weist mindestens vier
Feldeffekt-Transistoren 1116, 1117, 1128, 1130 mit
jeweils drei Anschlüssen
und einen als Diode geschalteten FET 1136 auf.The coupling unit 1102 of the embodiment 1100 the evaluation circuit arrangement 1000 has at least four field effect transistors 1116 . 1117 . 1128 . 1130 each with three terminals and a diode connected FET 1136 on.
Der
erste Anschluß 1118 des
ersten Feldeffekt-Transistors 1116 und der erste Anschluß 1119 des
zweiten Feldeffekt-Transistors 1117 sind
mit dem ersten Knotenpunkt 1124 verbunden. Der zweite Anschluß 1120 des
ersten Feldeffekt-Transistors 1116 und
der zweite Anschluß 1121 des
zweiten Feldeffekt-Transistors 1117 sind mit dem zweiten
Knotenpunkt 1125 verbunden.The first connection 1118 of the first field effect transistor 1116 and the first connection 1119 of the second field effect transistor 1117 are with the first node 1124 connected. The second connection 1120 of the first field effect transistor 1116 and the second connection 1121 of the second field effect transistor 1117 are with the second node 1125 connected.
Der
dritte Anschluß 1122 des
ersten Feldeffekt-Transistors 1116 ist sowohl mit dem dritten
Knotenpunkt 1126 als auch mit dem ersten Anschluß 1109 der
Kopplungseinheit 1102 verbunden. Der dritte Anschluß 1123 des
zweiten Feldeffekt-Transistors 1117 ist sowohl mit dem
vierten Knotenpunkt 1127 als auch mit dem zweiten Anschluß 1110 der
Kopplungseinheit 1102 verbunden.The third connection 1122 of the first field effect transistor 1116 is both with the third node 1126 as well as with the first connection 1109 the coupling unit 1102 connected. The third connection 1123 of the second field effect transistor 1117 is with both the fourth node 1127 when also with the second connection 1110 the coupling unit 1102 connected.
Der
erste Anschluß 1129 des
dritten Feldeffekt-Transistors 1128 und der erste Anschluß 1131 des
vierten Feldeffekt- Transistors 1130 sind
mit dem ersten Knotenpunkt 1124 verbunden.The first connection 1129 of the third field effect transistor 1128 and the first connection 1131 of the fourth field effect transistor 1130 are with the first node 1124 connected.
Der
zweite Anschluß 1132 des
dritten Feldeffekt-Transistors 1128 ist mit dem ersten
Anschluß 1134 der
ersten Auswerteeinheit 1103 verbunden. Der zweite Anschluß 1133 des
vierten Feldeffekt-Transistors 1130 ist mit dem zweiten
Anschluß 1135 der
ersten Auswerteeinheit 1103 verbunden. Der dritte Anschluß 1192 des
dritten Feldeffekt-Transistors 1128 ist mit dem dritten
Knotenpunkt 1126 verbunden und der dritte Anschluß 1191 des
vierten Feldeffekt-Transistors 1130 ist mit dem vierten
Knotenpunkt 1127 verbunden.The second connection 1132 of the third field effect transistor 1128 is with the first connection 1134 the first evaluation unit 1103 connected. The second connection 1133 of the fourth field effect transistor 1130 is with the second connection 1135 the first evaluation unit 1103 connected. The third connection 1192 of the third field effect transistor 1128 is with the third node 1126 connected and the third connection 1191 of the fourth field effect transistor 1130 is with the fourth node 1127 connected.
Der
dritte Anschluß 1139 des
fünften
Feldeffekt-Transistors 1136 und der erste Anschluß 1137 des
fünften
Feldeffekt-Transistors 1136 sind
mit dem zweiten Knotenpunkt 1125 verbunden. Der zweite Anschluß 1138 des
fünften
Feldeffekt-Transistors 1136 ist
mit dem vierten Anschluß 1193 der
Kopplungseinheit 1102 verbunden und an den vierten Anschluß 1193 der
Kopplungseinheit 1102 kann ein hohes Potential der Betriebsspannung
angelegt werden. Der dritte Anschluß 1140 der Kopplungseinheit 1102 ist
mit dem ersten Anschluß 1141 der
zweiten Auswerteeinheit 1104 verbunden.The third connection 1139 of the fifth field effect transistor 1136 and the first connection 1137 of the fifth field effect transistor 1136 are with the second node 1125 connected. The second connection 1138 of the fifth field effect transistor 1136 is with the fourth connection 1193 the coupling unit 1102 connected and to the fourth connection 1193 the coupling unit 1102 a high potential of the operating voltage can be applied. The third connection 1140 the coupling unit 1102 is with the first connection 1141 the second evaluation unit 1104 connected.
Die
erste Auswerteeinheit 1103 der Auswerte-Schaltkreis-Anordnung weist mindestens
vier weitere Feldeffekt-Transistoren 1142, 1144, 1151, 1159 auf.
Optional kann die erste Auswerteeinheit 1103 noch um einen
fünften
Feldeffekt-Transistor 1162 erweitert
sein.The first evaluation unit 1103 the evaluation circuit arrangement has at least four further field-effect transistors 1142 . 1144 . 1151 . 1159 on. Optionally, the first evaluation unit 1103 still a fifth field effect transistor 1162 be extended.
Der
erste Anschluß 1143 des
ersten Feldeffekt-Transistors 1142 der ersten Auswerteeinheit 1103 und
der erste Anschluß 1145 des
zweiten Feldeffekt-Transistors 1144 der ersten Auswerteeinheit 1103 sind
mit dem ersten Knotenpunkt 1150 der ersten Auswerteeinheit 1103 verbunden.
Der zweite Anschluß 1146 des
ersten Feldeffekt-Transistors 1142 der ersten Auswerteeinheit 1103 und
der erste Anschluß 1152 des
dritten Feldeffekt-Transistors 1151 sind mit dem zweiten
Knotenpunkt 1147 der ersten Auswerteeinheit 1103 verbunden.The first connection 1143 of the first field effect transistor 1142 the first evaluation unit 1103 and the first connection 1145 of the second field effect transistor 1144 the first evaluation unit 1103 are with the first node 1150 the first evaluation unit 1103 connected. The second connection 1146 of the first field effect transistor 1142 the first evaluation unit 1103 and the first connection 1152 of the third field effect transistor 1151 are with the second node 1147 the first evaluation unit 1103 connected.
Der
dritte Anschluß 1153 des
ersten Feldeffekt-Transistors 1142 der ersten Auswerteeinheit 1103 und
der dritte Anschluß 1154 des
dritten Feldeffekt-Transistors 1151 der ersten Auswerteeinheit 1103 sind
mit dem dritten Knotenpunkt 1149 der ersten Auswerteeinheit 1103 verbunden.
Der zweite Anschluß 1155 des
dritten Feldeffekt-Transistors 1151 der ersten Auswerteeinheit 1103 und
der zweite Anschluß 1156 des
vierten Feldeffekt-Transistors 1159 ersten Auswerteeinheit 1103 sind
mit dem vierten Knotenpunkt 1158 der ersten Auswerteeinheit 1103 verbunden.The third connection 1153 of the first field effect transistor 1142 the first evaluation unit 1103 and the third connection 1154 of the third field effect transistor 1151 the first evaluation unit 1103 are with the third node 1149 the first evaluation unit 1103 connected. The second connection 1155 of the third field effect transistor 1151 the first evaluation unit 1103 and the second connection 1156 of the fourth field effect transistor 1159 first evaluation unit 1103 are with the fourth node 1158 the first evaluation unit 1103 connected.
Der
zweite Anschluß 1148 des
zweiten Feldeffekt-Transistors 1144 der ersten Auswerteeinheit 1103 und
der erste Anschluß 1160 des
vierten Feldeffekt-Transistors 1159 sind mit dem dritten
Knotenpunkt 1149 der ersten Auswerteeinheit 1103 verbunden.The second connection 1148 of the second field effect transistor 1144 the first evaluation unit 1103 and the first connection 1160 of the fourth field effect transistor 1159 are with the third node 1149 the first evaluation unit 1103 connected.
Der
dritte Anschluß 1161 des
zweiten Feldeffekt-Transistors 1144 der ersten Auswerteeinheit 1103 und
der dritte Anschluß 1157 des
vierten Feldeffekt-Transistors 1159 der ersten Auswerteeinheit 1103 sind
mit dem zweiten Knotenpunkt 1147 der ersten Auswerteeinheit 1103 verbunden.The third connection 1161 of the second field effect transistor 1144 the first evaluation unit 1103 and the third connection 1157 of the fourth field effect transistor 1159 the first evaluation unit 1103 are with the second node 1147 the first evaluation unit 1103 connected.
Der
erste Ausgang-Q1 1135 der ersten Auswerteeinheit 1103 ist
mit dem dritten Knotenpunkt 1149 der ersten Auswerteeinheit 1103 verbunden.The first output-Q1 1135 the first evaluation unit 1103 is with the third node 1149 the first evaluation unit 1103 connected.
Der
vierte Knotenpunkt 1158 kann am Anschluß 1194 mit einem höheren Potential
der Spannungsversorgung verbunden werden. Der erste Knotenpunkt 1150 der
ersten Auswerteeinheit 1103 kann am Anschluß 1195 mit
einem niedrigeren Potential der Spannungsversorgung verbunden werden.The fourth node 1158 can at the connection 1194 be connected to a higher potential of the power supply. The first node 1150 the first evaluation unit 1103 can at the connection 1195 be connected to a lower potential of the power supply.
Optional
wird der erste Anschluß 1163 des optionalen
fünften
Feldeffekt-Transistors 1162 der ersten Auswerteeinheit 1103 mit
dem dritten Knotenpunkt 1149 der ersten Auswerteeinheit 1103 verbunden
und der zweite Anschluß 1164 des
optionalen fünften
Feldeffekt-Transistors 1162 mit dem zweiten Knotenpunkt 1147 der
ersten Auswerteeinheit 1103 verbunden. Der dritte Anschluß 1165 des
optionalen fünften
Feldeffekt-Transistors 1162 kann
am Anschluß 1196 mit
einer Steuereinheit verbunden werden.Optionally, the first connection 1163 the optional fifth field effect transistor 1162 the first evaluation unit 1103 with the third node 1149 the first evaluation unit 1103 connected and the second connection 1164 the optional fifth field effect transistor 1162 with the second node 1147 the first evaluation unit 1103 connected. The third connection 1165 the optional fifth field effect transistor 1162 can at the connection 1196 be connected to a control unit.
Die
zweite Auswerteeinheit 1104 der elektronischen Auswerte-Schaltkreis-Anordnung 1100 weist mindestens
sechs Feldeffekt-Transistoren 2164, 1166, 1168, 1170, 1183 und 1186 auf.
Der dritte Anschluß 2163 des
ersten Feldeffekt-Transistors 1164 der zweiten Auswerteeinheit 1104 und
der dritte Anschluß 2165 des
zweiten Feldeffekt-Transistors 1166 der zweiten Auswerteeinheit 1104 und
der dritte Anschlug 1167 des dritten Feldeffekt-Transistors 1168 der
zweiten Auswerteeinheit 1104 und der dritte Anschlug 1169 des
vierten Feldeffekt-Transistors 1170 der zweiten Auswerteeinheit 1104 sind
miteinander und mit dem ersten Anschlug 1141 der zweiten
Auswerteeinheit 1104 verbunden. Dieser erste Anschluß 1141 der
zweiten Auswerteeinheit 1104 ist mit dem dritten Anschluß 1140 der
Kopplungseinheit 1102 und dem zweiten Knotenpunkt 1125 der
Kopplungseinheit 1102 verbunden.The second evaluation unit 1104 the electronic evaluation circuit arrangement 1100 has at least six field effect transistors 2164 . 1166 . 1168 . 1170 . 1183 and 1186 on. The third connection 2163 of the first field effect transistor 1164 the second evaluation unit 1104 and the third connection 2165 of the second field effect transistor 1166 the second evaluation unit 1104 and the third stop 1167 of the third field effect transistor 1168 the second evaluation unit 1104 and the third stop 1169 of the fourth field effect transistor 1170 the second evaluation unit 1104 are with each other and with the first Anschlug 1141 the second evaluation unit 1104 connected. This first connection 1141 the second evaluation unit 1104 is with the third connection 1140 the coupling unit 1102 and the second node 1125 the coupling unit 1102 connected.
Der
erste Anschluß 1171 des
ersten Feldeffekt-Transistors 2164 der zweiten Auswerteeinheit 1104 kann
mittels des Anschlusses 1197 mit einem niedrigen Potential
der Spannungsversorgung verbunden werden.The first connection 1171 of the first field effect transistor 2164 the second evaluation unit 1104 can by means of the connection 1197 be connected to a low potential of the power supply.
Der
zweite Anschluß 1172 des
ersten Feldeffekt-Transistors 2164 der zweiten Auswerteeinheit 1104 und
der erste Anschluß 1173 des
zweiten Feldeffekt-Transistors 1166 der zweiten Auswerteeinheit 1104 sind
mit dem Knotenpunkt 1178 der zweiten Auswerteeinheit 1104 verbunden.The second connection 1172 of the first field effect transistor 2164 the second evaluation unit 1104 and the first connection 1173 of the second field effect transistor 1166 the second evaluation unit 1104 are with the node 1178 the second evaluation unit 1104 connected.
Der
zweite Anschluß 1174 des
zweiten Feldeffekt-Transistors 1166 der zweiten Auswerteeinheit 1104 und
der erste Anschluß 1175 des
dritten Feldeffekt-Transistors 1168 der zweiten Auswerteeinheit 1104 sind
mit dem zweiten Knotenpunkt 1179 der zweiten Auswerteeinheit 1104 verbunden.The second connection 1174 of the second field effect transistor 1166 the second evaluation unit 1104 and the first connection 1175 of the third field effect transistor 1168 the second evaluation unit 1104 are with the second node 1179 the second evaluation unit 1104 connected.
Der
zweite Anschluß 1176 des
dritten Feldeffekt-Transistors 1168 der zweiten Auswerteeinheit 1104 und
der erste Anschluß 1177 des
vierten Feldeffekt-Transistors 1170 der zweiten Auswerteeinheit 1104 sind
mit dem dritten Knotenpunkt 1180 der zweiten Auswerteeinheit 1104 verbunden.The second connection 1176 of the third field effect transistor 1168 the second evaluation unit 1104 and the first connection 1177 of the fourth field effect transistor 1170 the second evaluation unit 1104 are with the third node 1180 the second evaluation unit 1104 connected.
Der
zweite Anschluß 1181 des
vierten Feldeffekt-Transistors 1170 der zweiten Auswerteeinheit 1104 kann
am Anschluß 1198 mit
einem höheren
Potential der Versorgungsspannung verbunden werden.The second connection 1181 of the fourth field effect transistor 1170 the second evaluation unit 1104 can at the connection 1198 be connected to a higher potential of the supply voltage.
Der
erste Anschluß 1182 des
fünften
Feldeffekt-Transistors 1183 der zweiten Auswerteeinheit 1104 ist
mit dem ersten Knotenpunkt 1178 der zweiten Auswerteeinheit 1104 verbunden.
Der zweite Anschluß 1189 des
fünften
Feldeffekt-Transistors 1183 der zweiten Auswerteeinheit 1104 kann
am Anschluß 1199 mit
einem höheren
Potential der Spannungsversorgung verbunden werden.The first connection 1182 of the fifth field effect transistor 1183 the second evaluation unit 1104 is with the first node 1178 the second evaluation unit 1104 connected. The second connection 1189 of the fifth field effect transistor 1183 the second evaluation unit 1104 can at the connection 1199 be connected to a higher potential of the power supply.
Der
dritte Anschluß 1184 des
fünften
Feldeffekt-Transistors 1183 der zweiten Auswerteeinheit 1104 und
der dritte Anschluß 1188 des
sechsten Feldeffekt-Transistors 1186 sind mit dem dritten
Knotenpunkt 1179 der zweiten Auswerteeinheit 1104 verbunden.
Der erste Anschluß 1185 des
sechsten Feldeffekt-Transistors 1186 der
zweiten Auswerteeinheit 1104 kann am Anschluß 1200 mit
einem niedrigeren Potential der Spannungsversorgung verbunden werden.The third connection 1184 of the fifth field effect transistor 1183 the second evaluation unit 1104 and the third connection 1188 of the sixth field effect transistor 1186 are with the third node 1179 the second evaluation unit 1104 connected. The first connection 1185 of the sixth field effect transistor 1186 the second evaluation unit 1104 can at the connection 1200 be connected to a lower potential of the power supply.
Der
zweite Anschluß 1187 des
sechsten Feldeffekt-Transistors 1186 der zweiten Auswerteeinheit 1104 ist
mit dem zweiten Knotenpunkt 1180 der zweiten Auswerteeinheit 1104 verbunden.The second connection 1187 of the sixth field effect transistor 1186 the second evaluation unit 1104 is with the second node 1180 the second evaluation unit 1104 connected.
Der
Ausgang-Q2 1190 der Schaltkreis-Anordnung 1100 ist
mit dem dritten Knotenpunkt 1179 der zweiten Auswerteeinheit 1104 verbunden.The output Q2 1190 the circuit arrangement 1100 is with the third node 1179 the second evaluation unit 1104 connected.
Im
Folgenden werden der Betrieb und die optionale Ansteuerung der elektronischen
Auswerte-Schaltkreis-Anordnung 1100 entsprechend dem in 11 dargestellten
Ausführungsbeispiel
der schematischen Auswerte-Schaltkreisanordnung 1000 exemplarisch
erläutert:
Zwischen
dem ersten Anschluß 1113 und
dem zweiten Anschluß 1114 des
ersten Kondensators 1111 der Speichereinheit 1101 liegt
die erste elektrische Größe in Form
einer ersten Speicher-Spannung an.In the following, the operation and the optional control of the electronic evaluation circuit arrangement 1100 according to the in 11 illustrated embodiment of the schematic evaluation circuit arrangement 1000 exemplified:
Between the first connection 1113 and the second port 1114 of the first capacitor 1111 the storage unit 1101 the first electrical quantity is in the form of a first storage voltage.
Diese
erste Speicher-Spannung wirkt auf den ersten Eingang 1109 der
Kopplungseinheit 1102, der mit dem Gate-Anschluß 1122 des
ersten Eingangs-FET (Feldeffektransistor) 1116 der Kopplungseinheit 1102 verbunden
ist. Dieser erste Eingangs-FET 1116 der
Kopplungseinheit 1102 wirkt als Spannungs-Strom-Wandler.This first storage voltage acts on the first input 1109 the coupling unit 1102 that with the gate connection 1122 of the first input FET (field effect transistor) 1116 the coupling unit 1102 connected is. This first input FET 1116 the coupling unit 1102 acts as a voltage-current converter.
Zwischen
dem ersten Anschluß 1115 und dem
zweiten Anschluß 2116 des
zweiten Kondensators 1112 der Speichereinheit 1101 liegt
die zweite elektrische Größe in Form
einer zweiten Speicher-Spannung an.Between the first connection 1115 and the second port 2116 of the second capacitor 1112 the storage unit 1101 the second electrical quantity is in the form of a second storage voltage.
Diese
zweite Speicher-Spannung wirkt auf den zweiten Eingang 1110 der
Kopplungseinheit 1102, der mit dem Gate-Anschluß 1123 des
zweiten Eingangs-FET 1117 verbunden ist. Dieser zweite Eingangs-FET 1117 wirkt
als Spannungs-Strom-Wandler.This second storage voltage acts on the second input 1110 the coupling unit 1102 that with the gate connection 1123 the second input FET 1117 connected is. This second input FET 1117 acts as a voltage-current converter.
Der
Strom durch den ersten Eingangs-FET 1116 und der Strom
durch den zweiten Eingangs-FET 1117 der Kopplungseinheit 1102 werden im
Knotenpunkt 1125 zu einem Summenstrom addiert und durch
den als Diode geschalteten FET 1136, der als Strom-Spannungs-Wandler
wirkt, liegt der Knotenpunkt 1125 auf einem von dem Summen-Strom
abhängigen
Summen-Potential. Durch Nichtlinearitäten der Wandlung kann hierbei
die Summen-Spannung
evtl. von einer arithmetischen Summe abweichen.The current through the first input FET 1116 and the current through the second input FET 1117 the coupling unit 1102 be in the junction 1125 is added to a summation current and through the diode-connected FET 1136 , which acts as a current-voltage converter, is the node 1125 on a sum-potential dependent on the sum-current. Due to non-linearities of the conversion, the sum voltage may deviate from an arithmetic sum.
Diese
Summen-Spannung wirkt auf den Eingangsanschluß 1141 des zweiten
Auswerteschaltkreises 1104.This sum voltage acts on the input terminal 1141 of the second evaluation circuit 1104 ,
Daher
wirkt diese Summen-Spannung auf die dritten Anschlüssen 2163, 2165, 1167 und 1169 der
Eingangs-FET 2164, 1166, 1168 und 1170 des zweiten
Auswerteschaltkreises 1104. Diese Eingangs-Transistoren 2164, 1166, 1168 und 1170 bilden
zusammen mit den Feldeffekttransistoren 1183 und 1186 einen
Schmitt-Trigger,
der in diesem Ausführungsbeispiel
als Vergleichsschaltung dient.Therefore, this sum voltage acts on the third terminals 2163 . 2165 . 1167 and 1169 the input FET 2164 . 1166 . 1168 and 1170 of the second evaluation circuit 1104 , These input transistors 2164 . 1166 . 1168 and 1170 form together with the field effect transistors 1183 and 1186 a Schmitt trigger, which serves as a comparison circuit in this embodiment.
Entsprechend
der Parameter des Schaltungsaufbaus dieses Schmitt-Triggers wird
der Knoten 1179 des zweiten Auswerteschaltkreises 1104, abhängig davon,
ob die Summen-Eingangsspannung
höher oder
niedriger als die Trigger-Spannung des
Schmitt-Triggers ist, auf ein hohes oder ein niedriges Potential
gelegt. Dieses Ergebnis wird auf Grund der Eigenschaften des Schmitt-Triggers
bis zum nächsten
Meßzyklus,
repräsentiert
durch ein entsprechendes Potential am Knotenpunkt 1179,
gespeichert.According to the parameters of the circuit construction of this Schmitt trigger, the node becomes 1179 of the second evaluation circuit 1104 . depending on whether the sum input voltage is higher or lower than the trigger voltage of the Schmitt trigger, set to a high or a low potential. This result is determined by the characteristics of the Schmitt trigger until the next measurement cycle, represented by a corresponding potential at the node 1179 , saved.
Da
der Knoten 1179 mit dem Ausgangs-Anschluß-Q2 1190 verbunden
ist, wird dieser also abhängig
von der Höhe
der Summen-Eingangsspannung
des zweiten Auswerteschaltkreises 1104 auf ein hohes oder
ein niedriges Potential gelegt.Because the node 1179 with the output terminal Q2 1190 is connected, so this depends on the height of the sum input voltage of the second evaluation circuit 1104 set to high or low potential.
Die
erste Speicher-Spannung des ersten Kondensators 1111 der
Speichereinheit 1101 wirkt auch auf den dritten FET 1128 der
Kopplungseinheit 1102, der als Strom-Spannungs-Wandler
wirkt.The first storage voltage of the first capacitor 1111 the storage unit 1101 also works on the third FET 1128 the coupling unit 1102 , which acts as a current-voltage converter.
Der
aus der Spannung am dritten Anschluß 1132 des dritten
FET 1128 resultierende Strom wirkt auf den ersten Anschluß 1134 des
ersten Auswerteschaltkreises 1103.The one from the voltage at the third connection 1132 the third FET 1128 resulting current acts on the first port 1134 of the first evaluation circuit 1103 ,
Der
erste Auswerteschaltkreis 1103 weist zwei als Flip-Flop
kreuzgekoppelt geschaltete Inverter auf. Der erste Inverter wird
aus dem ersten FET 1142 des ersten Auswerteschaltkreises 1103 und dem
dritten FET 1151 des ersten Auswerteschaltkreises 1103 gebildet.The first evaluation circuit 1103 has two flip-flop cross-coupled inverter. The first inverter will be from the first FET 1142 of the first evaluation circuit 1103 and the third FET 1151 of the first evaluation circuit 1103 educated.
Der
zweite Inverter wird aus dem zweiten FET 1144 des ersten
Auswerteschaltkreises 1103 und dem vierten FET 1159 des
ersten Auswerteschaltkreises 1103 gebildet.The second inverter will be from the second FET 1144 of the first evaluation circuit 1103 and the fourth FET 1159 of the first evaluation circuit 1103 educated.
Die
zweite Speicherspannung des zweiten Kondensators 1112 wirkt
auf den dritten Anschluß 1191 des
vierten FET 1130 der Kopplungseinheit 1102, der
als Strom-Spannungs-Wandler wirkt. Der Strom des vierten FET 1130 wirkt
auf den zweiten Anschluß 1135 der
ersten Auswerteeinheit 1103 und damit auf den dritten Knotenpunkt 1149 der
ersten Auswerteeinheit 1103.The second storage voltage of the second capacitor 1112 acts on the third connection 1191 the fourth FET 1130 the coupling unit 1102 , which acts as a current-voltage converter. The current of the fourth FET 1130 acts on the second connection 1135 the first evaluation unit 1103 and thus on the third node 1149 the first evaluation unit 1103 ,
Optional
kann zur Aktivierung der ersten Auswerteeinheit 1103 mittels
des fünften
FET 1162 durch eine Steuereinheit, die mit dem Anschluß 1196 der
ersten Auswerteeinheit 1103 gekoppelt ist, auf den dritten
Anschluß 1165 des
fünften
FET 1162 wirkt, das Potential des zweiten Knotenpunktes 1147 und
des dritten Knotenpunktes 1149 für eine vorbestimmte Zeit auf
einen gemeinsamen Wert gelegt werden. Damit kann erreicht werden,
daß das Flip-Flop
sicher schaltet.Optionally, to activate the first evaluation unit 1103 by means of the fifth FET 1162 by a control unit connected to the terminal 1196 the first evaluation unit 1103 is coupled to the third port 1165 the fifth FET 1162 acts, the potential of the second node 1147 and the third node 1149 be set to a common value for a predetermined time. This can be achieved that the flip-flop switches safely.
Nach
dieser optionalen Aktivierung der ersten Auswerteeinheit 1103 wird
entsprechend dem Wert des Stromes am ersten Eingangs-Anschluß 1134 der
ersten Auswerteeinheit 1103 im Vergleich zu dem Wert des
Stromes am zweiten Eingangs-Anschluß 1135 der ersten
Auswerteeinheit 1103 das Flip-Flop seinen ersten oder seinen
zweiten Zustand annehmen und legt damit entweder den zweiten Knotenpunkt 1147 oder
den dritten Knotenpunkt 1149 auf ein höheres Potential.After this optional activation of the first evaluation unit 1103 will be according to the value of the current at the first input terminal 1134 the first evaluation unit 1103 compared to the value of the current at the second input terminal 1135 the first evaluation unit 1103 the flip-flop take on its first or second state and thus either sets the second node 1147 or the third node 1149 to a higher potential.
Die
Höhe des
Potentials am zweiten Anschluß 1135,
der auch den Ausgang Q1 des ersten Auswerteschaltkreises 1103 dar stellt,
kennzeichnet damit das Bewertungsergebnis des ersten Auswerteschaltkreises 1103.
Auf Grund der inhärenten
Eigenschaften einer Flip-Flop Schaltung stellt alternativ das Potential
des ersten Anschlusses 1134 der ersten Auswerteeinheit 1103 das
inverse Bewertungsergebnis dar. Diese Ergebnisse werden auf Grund
der Eigenschaften des Flip-Flops bis zum nächsten Meßzyklus gespeichert.The height of the potential at the second connection 1135 , which is also the output Q1 of the first evaluation circuit 1103 represents, thus marks the evaluation result of the first evaluation circuit 1103 , Due to the inherent characteristics of a flip-flop circuit, alternatively, the potential of the first terminal 1134 the first evaluation unit 1103 the inverse evaluation result. These results are stored based on the characteristics of the flip-flop until the next measurement cycle.
In
diesem Dokument sind folgende Veröffentlichungen zitiert:
- [1]
Offenlegungsschrift DE
10 2004 010840 A1
This document cites the following publications: - [1] Disclosure DE 10 2004 010840 A1