DE102006020210A1 - thin-film transistor - Google Patents
thin-film transistor Download PDFInfo
- Publication number
- DE102006020210A1 DE102006020210A1 DE102006020210A DE102006020210A DE102006020210A1 DE 102006020210 A1 DE102006020210 A1 DE 102006020210A1 DE 102006020210 A DE102006020210 A DE 102006020210A DE 102006020210 A DE102006020210 A DE 102006020210A DE 102006020210 A1 DE102006020210 A1 DE 102006020210A1
- Authority
- DE
- Germany
- Prior art keywords
- region
- doped
- low
- film transistor
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 68
- 239000000758 substrate Substances 0.000 claims abstract description 61
- 239000002184 metal Substances 0.000 claims description 23
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 16
- 229910052710 silicon Inorganic materials 0.000 claims description 16
- 239000010703 silicon Substances 0.000 claims description 16
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical group O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 8
- 239000000463 material Substances 0.000 claims description 6
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 4
- 230000000694 effects Effects 0.000 description 11
- 238000010586 diagram Methods 0.000 description 5
- 210000002023 somite Anatomy 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 230000002238 attenuated effect Effects 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66659—Lateral single gate silicon transistors with asymmetry in the channel direction, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1025—Channel region of field-effect devices
- H01L29/1029—Channel region of field-effect devices of field-effect transistors
- H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
- H01L29/1041—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a non-uniform doping structure in the channel region surface
- H01L29/1045—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a non-uniform doping structure in the channel region surface the doping structure being parallel to the channel length, e.g. DMOS like
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66484—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with multiple gate, at least one gate being an insulated gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
Abstract
Ein Dünnschichttransistor wird bereitgestellt. Der Dünnschichttransistor umfasst ein Substrat, eine das Gate isolierende Schicht, eine Struktur mit doppeltem Gate, einen ersten niedrigdotierten Bereich und einen zweiten niedrigdotierten Bereich. Das Substrat umfasst einen Source-Bereich und einen Drain-Bereich, die jeweils an den gegenüberliegenden Seiten des Substrats angeordnet sind; einen hochdotierten Bereich, der zwischen dem Source-Bereich und dem Drain-Bereich angeordnet ist, einen ersten Kanal-Bereich, der zwischen dem hochdotierten Bereich und dem Source-Bereich angeordnet ist, und einen zweiten Kanal-Bereich, der zwischen dem hochdotierten Bereich und dem Drain-Bereich angeordnet ist. Die das Gate isolierende Schicht bedeckt das Substrat und die Struktur mit doppeltem Gate umfasst ein erstes Gate, das auf der das Gate isolierenden Schicht über dem ersten Kanal-Bereich angeordnet ist, und ein zweites Gate, das auf der das Gate isolierenden Schicht über dem zweiten Kanal-Bereich angeordnet ist. Außerdem ist der erste niedrigdotierte Bereich zwischen dem zweiten Kanal-Bereich und dem hochdotierten Bereich angeordnet, und der zweite niedrigdotierte Bereich ist zwischen dem zweiten Kanal-Bereich und dem Drain-Bereich angeordnet. Außerdem ist die Länge des zweiten niedrigdotierten Bereichs größer als die Länge des ersten nedrigdotierten Bereichs.A thin film transistor is provided. The thin film transistor comprises a substrate, a gate insulating layer, a double gate structure, a first lightly doped region and a second lightly doped region. The substrate comprises a source region and a drain region, which are respectively arranged on the opposite sides of the substrate; a highly doped region which is arranged between the source region and the drain region, a first channel region which is arranged between the heavily doped region and the source region, and a second channel region which is between the heavily doped region and the drain region is arranged. The gate insulating layer covers the substrate and the double gate structure includes a first gate disposed on the gate insulating layer over the first channel region and a second gate disposed on the gate insulating layer over the second Channel area is arranged. In addition, the first lightly doped region is arranged between the second channel region and the highly doped region, and the second lightly doped region is arranged between the second channel region and the drain region. In addition, the length of the second low-doped region is greater than the length of the first low-doped region.
Description
HINTERGRUND DER ERFINDUNGBACKGROUND THE INVENTION
Gebiet der ErfindungField of the invention
Die vorliegende Erfindung bezieht sich auf einen Dünnschichttransistor. Insbesondere bezieht sich die vorliegende Erfindung auf einen Dünnschichttransistor, der geeignet ist, den Kick-Effekt wirksam zu unterdrücken.The The present invention relates to a thin film transistor. Especially the present invention relates to a thin film transistor, which is capable of effectively suppressing the kick effect.
Beschreibung der zugehörigen Technikdescription the associated technology
Aufgrund seiner Vorteile wie etwa geringes Volumen, geringes Gewicht, Full Color Display und so weiter, wird der Aktivmatrixbildschirm in großem Umfang in Produkten wie Mobiltelefonen, Digitalkameras, Computerbildschirmen und Fernsehern etc. eingesetzt. Und die Bildanzeigequalität des Aktivmatrixbildschirms beruht hauptsächlich auf dessen Hauptbauteil, d.h., dem Dünnschichttransistor (TFT, thin film transistor).by virtue of its advantages such as low volume, low weight, full Color Display and so on, the active matrix screen becomes a large scale in products such as mobile phones, digital cameras, computer screens and TVs etc. used. And the image display quality of the active matrix screen is mainly based on its main component, i.e., the thin film transistor (TFT, thin movie transistor).
Trotzdem
erreicht lediglich der Strom in dem Kanal-Bereich (nicht gezeigt),
der neben dem Drain
Um
eine Lösung
für die
Nachteile des symmetrischen TFTs mit doppeltem Gate
Wie
oben beschrieben, kann die Kick-Spannung des asymmetrischen TFTs
mit doppeltem Gate
ZUSAMMENFASSUNG DER ERFINDUNGSUMMARY THE INVENTION
Im Hinblick darauf ist ein Ziel der vorliegenden Erfindung das Bereitstellen eines Dünnschichttransistors, der geeignet ist, den Leckstromeffekt zu unterdrücken.in the In view of this, an object of the present invention is to provide a thin film transistor, which is suitable to suppress the leakage current effect.
Ein weiteres Ziel der vorliegenden Erfindung ist es, einen Dünnschichttransistor mit hoher Trägermobilität bereitzustellen.One Another object of the present invention is to provide a thin film transistor to provide high vehicle mobility.
Um die oben erwähnten Ziele oder andere zu erreichen, stellt die vorliegende Erfindung einen Dünnschichttransistor bereit. Der Dünnschichttransistor umfasst ein Substrat, eine das Gate isolierende Schicht, eine Struktur mit doppeltem Gate, einen ersten niedrigdotierten Bereich und einen zweiten niedrigdotierten Bereich. Dabei umfasst das Substrat einen Source-Bereich, einen Drain-Bereich, einen hochdotierten Bereich, einen ersten Kanal-Bereich und einen zweiten Kanal-Bereich. Der Source-Bereich und der Drain-Bereich sind jeweils an den gegenüberliegenden Seiten des Substrats angeordnet. Der hochdotierte Bereich ist zwischen dem Source-Bereich und dem Drain-Bereich angeordnet, der erste Kanal-Bereich ist zwischen dem hochdotierten Bereich und dem Source-Bereich angeordnet, und der zweite Kanal-Bereich ist zwischen dem hochdotierten Bereich und dem Drain-Bereich angeordnet. Des Weiteren bedeckt die das Gate isolierende Schicht das Substrat, und die doppelte Gate-Struktur umfasst ein erstes Gate, das auf der das Gate isolierenden Schicht über dem ersten Kanal-Bereich angeordnet ist, und ein zweites Gate, das auf der das Gate isolierenden Schicht über dem zweiten Kanal-Bereich angeordnet ist. Außerdem ist der erste niedrigdotierte Bereich zwischen dem zweiten Kanal-Bereich und dem hochdotierten Bereich angeordnet, und der zweite niedrigdotierte Bereich ist zwischen dem zweiten Kanal-Bereich und dem Drain-Bereich angeordnet. Außerdem ist die Länge des zweiten niedrigdotierten Bereichs größer als die Länge des ersten niedrigdotierten Bereichs.In order to achieve the above-mentioned objects or others, the present invention provides a thin film transistor. The thin film transistor includes a substrate, a gate insulating layer, a double gate structure, a first low doped region and a second low rigged area. In this case, the substrate comprises a source region, a drain region, a heavily doped region, a first channel region and a second channel region. The source region and the drain region are respectively disposed on the opposite sides of the substrate. The heavily doped region is disposed between the source region and the drain region, the first channel region is disposed between the heavily doped region and the source region, and the second channel region is disposed between the heavily doped region and the drain region , Furthermore, the gate insulating layer covers the substrate, and the double gate structure includes a first gate disposed on the gate insulating layer over the first channel region and a second gate on the gate insulating layer is disposed above the second channel area. In addition, the first low-doped region is disposed between the second channel region and the heavily doped region, and the second low-doped region is disposed between the second channel region and the drain region. In addition, the length of the second low-doped region is greater than the length of the first low-doped region.
In einer bevorzugten Ausführungsform der vorliegenden Erfindung sind der hochdotierte Bereich, der erste niedrigdotierte Bereich und der zweite niedrigdotierte Bereich n-dotierte Bereiche, wenn das Substrat ein p-dotiertes Siliziumsubstrat ist. Umgekehrt sind der hochdotierte Bereich, der erste niedrigdotierte Bereich und der zweite niedrigdotierte Bereich p-dotierte Bereiche, wenn das Substrat ein n-dotiertes Siliziumsubstrat ist. Zusätzlich ist die Breite des zweiten Gate geringer als die Breite des ersten Gate. Außerdem schließt ein Material der das Gate isolierenden Schicht zum Beispiel Siliziumoxid ein.In a preferred embodiment In the present invention, the heavily doped region is the first one low-doped region and the second low-doped region n-doped Areas when the substrate is a p-doped silicon substrate. Conversely, the heavily doped region is the first low-doped region Area and the second low-doped area p-doped areas, when the substrate is an n-doped silicon substrate. In addition is the width of the second gate is less than the width of the first gate. It also includes a material the gate insulating layer, for example, silicon oxide.
Die vorliegende Erfindung stellt auch einen Dünnschichttransistor bereit. Der Dünnschichttransistor umfasst ein Substrat, eine das Gate isolierende Schicht und eine Struktur mit doppeltem Gate. Dabei umfasst das Substrat einen Source-Bereich, einen Drain-Bereich, einen ersten niedrigdotierten Bereich, einen zweiten niedrigdotierten Bereich, einen ersten Kanal-Bereich und einen zweiten Kanal-Bereich. Der Source-Bereich und der Drain-Bereich sind jeweils an den gegenüberliegenden Seiten des Substrats angeordnet. Der erste niedrigdotierte Bereich ist auf dem Substrat und zwischen dem Source-Bereich und dem Drain-Bereich angeordnet. Der erste Kanal-Bereich ist zwischen dem ersten niedrigdotierten Bereich und dem Source-Bereich angeordnet, der zweite Kanal-Bereich ist zwischen dem ersten niedrigdotierten Bereich und dem Drain-Bereich angeordnet, und der zweite niedrigdotierte Bereich ist zwischen dem zweiten Kanal-Bereich und dem Drain-Bereich angeordnet. Des Weiteren bedeckt die das Gate isolierende Schicht das Substrat und die Struktur mit doppeltem Gate umfasst ein erstes Gate, das auf der das Gate isolierenden Schicht über dem ersten Kanal-Bereich angeordnet ist, und ein zweites Gate, das auf der das Gate isolierenden Schicht über dem zweiten Kanal-Bereich angeordnet ist. Zusätzlich ist die Breite des zweiten Gate geringer als die Breite des ersten Gate.The The present invention also provides a thin film transistor. The thin-film transistor comprises a substrate, a gate insulating layer and a Double gate structure. In this case, the substrate comprises a source region, a drain region, a first low-doped region, a second low-doped area, a first channel area and a second channel area. The source region and the drain region are each at the opposite Pages of the substrate arranged. The first low-doped area is on the substrate and between the source region and the drain region arranged. The first channel region is between the first low-doped Area and the source area arranged, the second channel area is between the first low-doped region and the drain region arranged, and the second low-doped area is between the second channel region and the drain region arranged. Furthermore The gate insulating layer covers the substrate and the structure Double gate includes a first gate on top of the gate insulating layer over the first channel region is arranged, and a second gate, the on the gate insulating layer over the second channel region is arranged. additionally the width of the second gate is less than the width of the first one Gate.
In einer bevorzugten Ausführungsform der vorliegenden Erfindung umfasst der oben erwähnte Dünnschichttransistor ferner eine dielektrische Schicht und eine Metallschicht. Dabei kann die dielektrische, eine Öffnung aufweisende Schicht auf der das Gate isolierenden Schicht angeordnet sein, und sie bedeckt die Struktur mit doppeltem Gate. Ferner ist die Metallschicht auf der dielektrischen Schicht und über der Struktur mit doppeltem Gate und dem ersten niedrigdotierten Bereich angeordnet. Und die Metallschicht ist in die Öffnung gefüllt, um elektrisch mit der Struktur mit doppeltem Gate verbunden zu werden. Zusätzlich sind der erste niedrigdotierte Bereich und der zweite niedrigdotierte Bereich n-dotierte Bereiche, wenn das Substrat ein p-dotiertes Siliziumsubstrat ist. Umgekehrt sind der erste niedrigdotierte Bereich und der zweite niedrigdotierte Bereich p-dotierte Bereiche, wenn das Substrat ein n-dotiertes Siliziumsubstrat ist.In a preferred embodiment According to the present invention, the above-mentioned thin film transistor further comprises a dielectric layer and a metal layer. It can the dielectric, an opening having disposed layer on the gate insulating layer and it covers the double gate structure. Further is the metal layer on the dielectric layer and over the Structure with double gate and the first low doped area arranged. And the metal layer is filled in the opening to be electrically connected to the Structure to be connected with double gate. In addition are the first low-doped region and the second low-doped region Area n-doped regions, when the substrate is a p-doped silicon substrate is. Conversely, the first low-doped region and the second low doped area p-doped areas when the substrate is a n-doped silicon substrate.
In einer bevorzugten Ausführungsform der vorliegenden Erfindung kann der oben erwähnte Dünnschichttransistor fernen einen dritten niedrigdotierten Bereich umfassen, der zwischen dem ersten Kanal-Bereich und dem Source-Bereich angeordnet ist, wobei die Länge des dritten niedrigdotierten Bereichs geringer ist als die Länge des ersten niedrigdotierten Bereichs. Zusätzlich sind der erste niedrigdotierte Bereich, der zweite niedrigdotierte Bereich und der dritte niedrigdotierte Bereich n-dotierte Bereiche, wenn das Substrat ein p-dotiertes Siliziumsubstrat ist. Umgekehrt sind der erste niedrigdotierte Bereich, der zweite niedrigdotierte Bereich und der dritte niedrigdotierte Bereich p-dotierte Bereiche, wenn das Substrat ein n-dotiertes Siliziumsubstrat ist.In a preferred embodiment According to the present invention, the above-mentioned thin film transistor can be removed a third low-doped area, which lies between the first channel region and the source region is arranged, wherein the length of the third low doped region is less than the length of the first low-doped area. In addition, the first are low-doped Range, the second low-doped range and the third low-doped range Area n-doped regions when the substrate is a p-doped silicon substrate. Conversely, the first low-doped region, the second low-doped region Area and the third low-doped area p-doped areas, when the substrate is an n-doped silicon substrate.
In einer bevorzugten Ausführungsform der vorliegenden Erfindung ist ein Material der das Gate isolierenden Schicht zum Beispiel Siliziumoxid.In a preferred embodiment The present invention is a material of the gate insulating Layer for example silicon oxide.
In dem auf der vorliegenden Erfindung basierenden Dünnschichttransistor ist die Länge des zweiten niedrigdotierten Bereichs größer als die Länge des ersten niedrigdotierten Bereichs, indem die Länge des zweiten niedrigdotierten Bereichs vergrößert wird, um so eine asymmetrische niedrigdotierte Bereichsstruktur zu bilden. Die asymmetrische niedrigdotierte Struktur kann die Impedanz zwischen der Source und dem Drain erhöhen und somit den Leckstrom des Dünnschichttransistors verbessern.In the thin-film transistor based on the present invention is the Length of the second low-doped area greater than the length of the first low-doped region, adding the length of the second low-doped region Area is enlarged, so as to form an asymmetric low-doped region structure. The asymmetric low-doped structure can reduce the impedance between increase the source and the drain and thus the leakage current of the thin film transistor improve.
Außerdem wird ein niedrigdotierter Bereich direkt zwischen dem ersten Gate und dem zweiten Gate in der asymmetrischen Struktur mit doppeltem Gate gebildet, wobei diese eine Breite des ersten Gates aufweist, die größer ist als die des zweiten Gates, so dass die Impedanz zwischen dem ersten Bereich und dem zweiten Bereich erhöht werden kann, um den Leckstrom-Effekt des Dünnschichttransistors zu verbessern.In addition, will a low doped region directly between the first gate and the second gate in the asymmetric double gate structure formed, wherein this has a width of the first gate, the is larger Than the second gate, so that the impedance between the first area and the second area increased can be to improve the leakage effect of the thin film transistor.
Außerdem ist die auf der Struktur mit doppeltem Gate angeordnete Metallschicht elektrisch mit der Struktur mit doppeltem Gate verbunden und bedeckt den niedrigdotierten Bereich. Somit kann durch Verwenden der Metallschicht der Fotoleckstrom in dem Dünnschichttransistor aufgrund der Belichtung verhindert werden, und die Trägermobilität des TFT kann ebenfalls verbessert werden.Besides that is the metal layer disposed on the double gate structure electrically connected and covered with the double gate structure the low-doped area. Thus, by using the metal layer the photoleakage current in the thin film transistor due to the exposure can be prevented, and the carrier mobility of the TFT can also be improved.
Es gilt zu beachten, dass sowohl die voranstehende allgemeine Beschreibung und die folgende detaillierte Beschreibung exemplarisch sind und es beabsichtigt ist, dass diese ein genaueres Verständnis der Erfindung wie beansprucht bereitstellen.It It should be noted that both the above general description and the following detailed description are exemplary and it is intended that these will provide a more in-depth understanding of To provide the invention as claimed.
KURZE BESCHREIBUNG DER ZEICHNUNGENSHORT DESCRIPTION THE DRAWINGS
Die begleitenden Zeichnungen sind eingeschlossen, um ein genaueres Verständnis der Erfindung bereitzustellen, und sind in diese Spezifikation inkorporiert und stellen einen Teil von ihr dar. Die Zeichnungen veranschaulichen Ausführungsformen der Erfindung und dienen, zusammen mit der Beschreibung dazu, die Prinzipien der Erfindung zu erläutern.The accompanying drawings are included to provide a more thorough understanding of Invention and are incorporated in this specification and represent a part of it. The drawings illustrate Embodiments of Invention and serve, together with the description thereof, the principles to explain the invention.
BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSFORMENDESCRIPTION THE PREFERRED EMBODIMENTS
Wie
voranstehend dargelegt wurde, bedeckt die das Gate isolierende Schicht
Außerdem ist
das Substrat
Da
die Länge
des zweiten niedrigdotierten Bereichs
Wie
voranstehend dargelegt wurde, bedeckt die das Gate isolierende Schicht
Insbesondere
ermöglicht
es der erste niedrigdotierte Bereich
Weiterhin
unter Bezugnahme auf
Es
sollte erwähnt
werden, dass eine Metallschicht
Insbesondere
ist, wie oben erwähnt,
die Metallschicht
Zusammengefasst weist der auf der vorliegenden Erfindung basierende Dünnschichttransistor wenigstens die folgenden Vorteile auf.
- i. Durch Anwenden der asymmetrischen niedrigdotierten Bereichsstruktur in der asymmetrischen Struktur mit doppeltem Gate ist die Länge des niedrigdotierten Bereichs zwischen dem Drain und dem Bereich des kürzeren Kanals größer als die des niedrigdotierten Bereichs zwischen dem Source-Bereich und dem Bereich des längeren Kanals. Somit kann das elektrische Feld abgeschwächt werden, um den Short-Channel-Effekt zu verhindern.
- ii. Bildung des niedrigdotierten Bereichs zwischen den zwei Gates der Struktur mit doppeltem Gate wird bereitgestellt. Dieser niedrigdotierte Bereich ermöglicht es, dass die Impedanz zwischen dem Source-Bereich und dem Drain-Bereich erhöht wird. Dadurch kann die Kick-Spannung des Dünnschichttransistors erhöht werden und dementsprechend kann der Leckstrom wirksam unterdrückt werden. Zusätzlich ist es nicht nötig, sich um das Problem der Ausrichtungsgenauigkeit zu kümmern, die beim Bilden des hochdotierten Bereichs erforderlich ist, da kein hochdotierter Bereich zwischen den beiden Gates des Dünnschichttransistors gebildet ist. Somit könnte der Abstand zwischen den beiden Gates verringert werden, um das Gesamtvolumen der Elemente in dem Herstellungsprozess des Dünnschichttransistors zu minimieren.
- iii. Die Metallschicht, die auf der Struktur mit doppeltem Gate angeordnet und elektrisch mit dieser verbunden ist, ist geeignet, die Trägermobilität zwischen dem Source-Bereich und dem Drain-Bereich zu erhöhen, und die Ansprechzeit der Elemente erhöht sich. Außerdem wird diese Metallschicht wie auch die Source-Metallschicht und die Drain-Metallschicht zur gleichen Zeit gebildet, und somit ist kein zusätzlicher Fotomaskenschritt in dem Herstellungsverfahren erforderlich.
- iv. Wenn der Dünnschichttransistor der vorliegenden Erfindung in dem aktiven organischen Leuchtdiodenbildschirm angewendet wird, dann ist die auf dem niedrigdotierten Bereich angeordnete Metallschicht geeignet, Licht zu reflektieren und somit das Phänomen des Fotoleckstroms bei dem Dünnschichttransistor entsprechend zu verhindern. Somit kann die Nutzungsrate des Lichts für Bildschirme erhöht werden und die Anzeigequalität kann verbessert werden.
- i. By applying the asymmetric low-doped region structure in the double-gate asymmetric structure, the length of the low-doped region between the drain and the shorter-channel region is greater than that of the low-doped region between the source region and the longer-channel region. Thus, the electric field can be attenuated to prevent the short channel effect.
- ii. Formation of the low-doped region between the two gates of the double-gate structure is provided. This low-doped region allows the impedance between the source region and the drain region to be increased. Thereby, the kick voltage of the thin film transistor can be increased, and accordingly, the leakage current can be effectively suppressed. In addition, there is no need to worry about the alignment accuracy problem that is required in forming the heavily doped region, because no highly doped region is formed between the two gates of the thin film transistor. Thus, the distance between the two gates could be reduced to minimize the total volume of the elements in the manufacturing process of the thin film transistor.
- iii. The metal layer disposed on and electrically connected to the double-gate structure is capable of increasing the carrier mobility between the source region and the drain region, and the response time of the elements increases. In addition, this metal layer as well as the source metal layer and the drain metal layer are formed at the same time, and thus no additional photomask step is required in the manufacturing process.
- iv. When the thin film transistor of the present invention is applied to the active organic light emitting diode screen, the metal layer disposed on the lightly doped region is capable of reflecting light and thus preventing the phenomenon of photoleakage current in the thin film transistor accordingly. Thus, the utilization rate of the light for screens can be increased and the display quality can be improved.
Fachleuten wird ersichtlich sein, dass verschiedene Modifikationen und Variationen an der Struktur der vorliegenden Erfindung vorgenommen werden können, ohne von dem Schutzumfang oder dem Wesen der Erfindung abzuweichen. Im Hinblick auf die vorangehenden Beschreibungen ist es beabsichtigt, dass die vorliegende Erfindung Modifikationen und Variationen dieser Erfindung abdeckt, soweit sie unter den Schutzumfang der folgenden Ansprüche und ihrer Äquivalente fallen.professionals will be apparent that various modifications and variations can be made to the structure of the present invention, without to depart from the scope or spirit of the invention. in the In view of the foregoing descriptions, it is intended that that the present invention modifications and variations of these As far as they are within the scope of the following claims and their equivalents fall.
Claims (20)
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW94129195 | 2005-08-26 | ||
TW094129195A TWI268617B (en) | 2005-08-26 | 2005-08-26 | Thin film transistor |
Publications (2)
Publication Number | Publication Date |
---|---|
DE102006020210A1 true DE102006020210A1 (en) | 2007-03-01 |
DE102006020210B4 DE102006020210B4 (en) | 2012-12-06 |
Family
ID=36590028
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE102006020210A Expired - Fee Related DE102006020210B4 (en) | 2005-08-26 | 2006-05-02 | thin-film transistor |
Country Status (4)
Country | Link |
---|---|
DE (1) | DE102006020210B4 (en) |
FR (1) | FR2890240A1 (en) |
GB (1) | GB2429580B (en) |
TW (1) | TWI268617B (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8067287B2 (en) | 2008-02-25 | 2011-11-29 | Infineon Technologies Ag | Asymmetric segmented channel transistors |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3072655B2 (en) * | 1991-05-21 | 2000-07-31 | ソニー株式会社 | Active matrix display device |
JPH09298305A (en) * | 1996-05-08 | 1997-11-18 | Semiconductor Energy Lab Co Ltd | Thin film transistor and liq. crystal display having such thin film transistor |
JP3274081B2 (en) * | 1997-04-08 | 2002-04-15 | 松下電器産業株式会社 | Method for manufacturing thin film transistor and method for manufacturing liquid crystal display device |
JP3421580B2 (en) * | 1998-06-22 | 2003-06-30 | 株式会社東芝 | Imaging device |
GB2358083B (en) * | 2000-01-07 | 2004-02-18 | Seiko Epson Corp | Thin-film transistor and its manufacturing method |
JP3522216B2 (en) * | 2000-12-19 | 2004-04-26 | シャープ株式会社 | Thin film transistor, method of manufacturing the same, and liquid crystal display |
US6897477B2 (en) * | 2001-06-01 | 2005-05-24 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, manufacturing method thereof, and display device |
KR100485531B1 (en) * | 2002-04-15 | 2005-04-27 | 엘지.필립스 엘시디 주식회사 | Poly silicon TFT and method for fabricating of the same |
TWI231996B (en) * | 2003-03-28 | 2005-05-01 | Au Optronics Corp | Dual gate layout for thin film transistor |
JP2005064123A (en) * | 2003-08-08 | 2005-03-10 | Sharp Corp | Thin film transistor and indicating device |
-
2005
- 2005-08-26 TW TW094129195A patent/TWI268617B/en not_active IP Right Cessation
-
2006
- 2006-04-28 GB GB0608478A patent/GB2429580B/en not_active Expired - Fee Related
- 2006-05-02 DE DE102006020210A patent/DE102006020210B4/en not_active Expired - Fee Related
- 2006-05-24 FR FR0604706A patent/FR2890240A1/en active Pending
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8067287B2 (en) | 2008-02-25 | 2011-11-29 | Infineon Technologies Ag | Asymmetric segmented channel transistors |
US8377778B2 (en) | 2008-02-25 | 2013-02-19 | Infineon Technologies Ag | Asymmetric segmented channel transistors |
US8432004B2 (en) | 2008-02-25 | 2013-04-30 | Infineon Technologies Ag | Asymmetric segmented channel transistors |
US8597999B2 (en) | 2008-02-25 | 2013-12-03 | Infineon Technologies Ag | Asymmetric segmented channel transistors |
DE102009000624B4 (en) * | 2008-02-25 | 2016-09-15 | Infineon Technologies Ag | Integrated circuit |
Also Published As
Publication number | Publication date |
---|---|
GB2429580A (en) | 2007-02-28 |
DE102006020210B4 (en) | 2012-12-06 |
FR2890240A1 (en) | 2007-03-02 |
GB2429580B (en) | 2008-01-09 |
TWI268617B (en) | 2006-12-11 |
TW200709420A (en) | 2007-03-01 |
GB0608478D0 (en) | 2006-06-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE69432991T2 (en) | Thin film transistor and display device using the same | |
DE69313496T2 (en) | Liquid crystal display panel | |
DE69120329T2 (en) | Active matrix display device | |
DE69131987T2 (en) | Liquid crystal display device | |
DE102018112532B4 (en) | Thin film transistor, gate driver having the same, and display device having the gate driver | |
DE69124009T2 (en) | Thin film transistor and manufacturing method | |
DE3312743C2 (en) | Thin film MOS transistor and use of the same as a switching element in an active matrix arrangement | |
DE68921567T2 (en) | Liquid crystal display panel with reduced pixel defects. | |
DE69021513T2 (en) | Active matrix display device. | |
DE68920200T2 (en) | Scoreboard with an active matrix. | |
DE3587536T2 (en) | LIQUID CRYSTAL DISPLAY ELEMENT AND METHOD FOR THE PRODUCTION THEREOF. | |
DE19828591B4 (en) | High aspect ratio liquid crystal display and a method of making the same | |
DE602005004726T2 (en) | Thin-film transistor matrix panel for liquid crystal display device and manufacturing method therefor | |
DE102005061304B4 (en) | A method of making a pad electrode and method of manufacturing a liquid crystal display | |
DE19712233A1 (en) | Liquid crystal display and manufacturing method therefor | |
DE102009000624A1 (en) | Asymmetric segmented channel transistors | |
DE112016004928B4 (en) | Thin film transistor substrate | |
DE102006001665A1 (en) | Semiconductor circuit and method for its production | |
DE102016112473A1 (en) | matrix substrate | |
DE102006020217A1 (en) | Thin film transistor, pixel structure and repair method thereof | |
DE3602124A1 (en) | AMORPHER SILICON FILM TRANSISTOR | |
DE102018202462B4 (en) | Liquid crystal display panel and liquid crystal display device | |
DE102011085331A1 (en) | Semiconductor device and method for manufacturing the same | |
DE102006060734B4 (en) | Liquid crystal display and method for its production | |
DE10297732T5 (en) | A multi-domain liquid crystal display and a thin film transistor substrate thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
R016 | Response to examination communication | ||
R016 | Response to examination communication | ||
R018 | Grant decision by examination section/examining division | ||
R020 | Patent grant now final |
Effective date: 20130307 |
|
R119 | Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee |