DE102005055402A1 - Producing wiring structure on wafer substrate for center row arrangement or wafer level packaging comprises sputtering of seed layer to form trench and application of copper layer - Google Patents

Producing wiring structure on wafer substrate for center row arrangement or wafer level packaging comprises sputtering of seed layer to form trench and application of copper layer Download PDF

Info

Publication number
DE102005055402A1
DE102005055402A1 DE200510055402 DE102005055402A DE102005055402A1 DE 102005055402 A1 DE102005055402 A1 DE 102005055402A1 DE 200510055402 DE200510055402 DE 200510055402 DE 102005055402 A DE102005055402 A DE 102005055402A DE 102005055402 A1 DE102005055402 A1 DE 102005055402A1
Authority
DE
Germany
Prior art keywords
layer
seed layer
wafer
photoresist
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE200510055402
Other languages
German (de)
Inventor
David Wallis
Harald Gross
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qimonda AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE200510055402 priority Critical patent/DE102005055402A1/en
Publication of DE102005055402A1 publication Critical patent/DE102005055402A1/en
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5283—Cross-sectional geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]

Abstract

Forming a wiring structure on a wafer substrate connecting chip bond pads and contact pads for center-row arrangements, wafer-level packages (WLP) or known good dies (KGD) comprises sputtering a seed layer on the structure substrate surface, spinning a photoresist and applying a photolithographic structure to form a square-edged trench, galvanically applying a thin copper layer (12) on trench walls and base, removing the resist and etching the seed layer. A dielectric cover (13) is then spun on.

Description

Die Erfindung betrifft ein Verfahren zur Herstellung einer Umverdrahtung auf Substraten/einem Wafer zur elektrischen Verbindung von Bondpads einer vorgegebenen Anordnung auf dem Halbleiterchip mit Kontaktpads in einer anderen Anordnung, insbesondere zur Umverdrahtung von Bondpads in einer so genannten Center-Row-Anordnung auf dem Halbleiterchip zu Kontaktpads im Randbereich des Halbleiterchips, oder für Wafer-Level-Packaging, Chipstapelanordnungen oder KGD-Anwendungen durch Auftragen eines Dielektrikums auf das Substrat und Strukturieren desselben mittels Photolithographie zur Erzeugung einer Grabenstruktur.The The invention relates to a method for producing a rewiring on substrates / a wafer for the electrical connection of bond pads a predetermined arrangement on the semiconductor chip with contact pads in another arrangement, in particular for rewiring of bond pads in a so-called center-row arrangement on the semiconductor chip to contact pads in the edge region of the semiconductor chip, or for wafer-level packaging, Chip stacking arrangements or KGD applications by applying a Dielektrikum on the substrate and structuring the same means Photolithography for creating a trench structure.

Eine solche Umverdrahtung auf Halbleiterchips bzw. Wafern, die auch als RDL (Redistribution Layer) bezeichnet wird, besteht in der Regel aus einem Schichtstapel aus einer Kupferschicht mit einer Dicke von ca. 8 μm, einer darüber befindlichen Nickelschicht mit einer Dicke von ca. 2 μm und einer Deckschicht aus Gold mit einer Dicke von ca. 0,5 μm, mit einer Basisbreite von ca. 20 μm. Diese Umverdrahtung kann auch beim WLP (Wafer Level Packaging), bei KGD (Known-good-Die) Anwendungen, oder auch bei Chipstapelanordnungen eingesetzt werden.A such rewiring on semiconductor chips or wafers, which also as RDL (redistribution layer) is usually known from a layer stack of a copper layer with a thickness of about 8 μm, one about it located nickel layer with a thickness of about 2 microns and a cover layer made of gold with a thickness of approx. 0.5 μm, with a basic width of approx. 20 μm. This rewiring can also be used in WLP (Wafer Level Packaging), in KGD (known-good-die) applications, or in chip stacking arrangements be used.

Dieser Stapel wird durch galvanisches Abscheiden realisiert, indem vorher auf der Oberfläche des Halbleiterchips oder eines anderen Substrates ein Photoresist mit einer Dicke von ca. 13,5 μm abgeschieden und photolithographisch strukturiert worden ist. Hierzu ist beispielsweise SU 8 geeignet. Auf diese Struktur wird üblicherweise eine Seed Layer gesputtert, die als Startschicht für die galvanische Kupferabscheidung dient. Ein Beispiel für ein solches Umverdrah tungsverfahren geht aus der DE 101 26 734 A1 hervor.This stack is realized by electrodeposition by previously deposited on the surface of the semiconductor chip or other substrate, a photoresist having a thickness of about 13.5 microns and photolithographically structured. For this example, SU is 8th suitable. Typically, a seed layer is sputtered onto this structure, which serves as a starting layer for the electrodeposition of copper. An example of such a rewiring method goes out of the DE 101 26 734 A1 out.

In 1a (Stand der Technik) ist ein in einem strukturierten Photoresist 1 in einer Grabenstruktur 2 abgeschiedener Schichtstapel aus Kupfer 3, Nickel 4 und Gold 5 als Deckschicht dargestellt, welche zusammen eine RDL 6 bilden. Nachteilig ist hier, dass für die Metallabscheidung viel Zeit beansprucht wird. Die Abscheidung von Kupfer erfolgt sehr langsam. Im Anschluss an die Metallabscheidung wird der Photoresist durch Strippen entfernt, so dass die RDL 6 auf dem Substrat bzw. Polyimid 7 frei liegt.In 1a (Prior Art) is one in a patterned photoresist 1 in a trench structure 2 deposited layer stack of copper 3 , Nickel 4 and gold 5 shown as a cover layer, which together form an RDL 6 form. The disadvantage here is that much time is required for the metal deposition. The deposition of copper is very slow. Following the metal deposition, the photoresist is removed by stripping, leaving the RDL 6 on the substrate or polyimide 7 is free.

Weiterhin muss die RDL 6 mit einem Dielektrikum 8 umhüllt werden, welches eine Dicke von mehr als 10 μm aufweisen muss (1b, Stand der Technik). Das Auftragen des Dielektrikums 8 kann durch Dispensen und Aufschleudern erfolgen. Das Ergebnis ist eine ungleichförmige Oberfläche infolge der ausgeprägten Reliefstruktur der RDL 6 sowie ein hoher Materialverbrauch für das Dielektrikum 8, verbunden mit hohen Materialkosten.Furthermore, the RDL 6 with a dielectric 8th be wrapped, which must have a thickness of more than 10 microns ( 1b , State of the art). The application of the dielectric 8th can be done by dispensing and spin-coating. The result is a non-uniform surface due to the pronounced relief structure of the RDL 6 and a high material consumption for the dielectric 8th , associated with high material costs.

1c (Stand der Technik) veranschaulicht die Dimensionen einer RDL 6 mit divergierenden Seitenwänden in etwas überhöhter Darstellung mit einer Basisbreite von 20 μm. Die Höhe der RDL 6 beträgt hier 10 μm und setzt sich zusammen aus 7,5 μm Kupfer 3, 2 μm Nickel 4 und 0,5 μm Gold 5. Der Querschnitt der RDL 6 beträgt damit 25·10 = 250 μm2. 1c (Prior Art) illustrates the dimensions of an RDL 6 with diverging side walls in a slightly over-sized representation with a base width of 20 μm. The amount of RDL 6 here is 10 microns and is composed of 7.5 microns of copper 3 , 2 μm nickel 4 and 0.5 μm gold 5 , The cross section of the RDL 6 is thus 25 × 10 = 250 μm 2 .

Der Erfindung liegt nunmehr die Aufgabe zugrunde, ein Verfahren zur Herstellung einer Umverdrahtung auf Substraten zu schaffen, mit dem eine deutliche Verkürzung der Prozesszeit erreicht werden kann.Of the Invention is now the object of a method for To create a rewiring on substrates with a significant reduction the process time can be achieved.

Erreicht wird dies bei einem Verfahren der eingangs genannten Art durch die Verfahrensschritte:

  • – Sputtern einer Seed Layer auf die strukturierte Ober fläche des Substrates,
  • – Aufschleudern eines Photoresists und photolithographi sches Strukturieren desselben, derart, dass ein die Grabenstruktur säumender Rand entsteht,
  • – galvanisches Abscheiden einer dünnen Kupferschicht, so dass mindestens der Boden und die Wände der Graben struktur beschichtet sind,
  • – Strippen des Photoresists,
  • – Ätzen der nach dem Strippen frei liegenden Seed Layer, und
  • – Auftragen einer dielektrischen Abdeckung durch Auf schleudern.
This is achieved in a method of the type mentioned by the method steps:
  • Sputtering a seed layer onto the structured surface of the substrate,
  • Spin-coating of a photoresist and photolithographic patterning of the same, such that a border trimming the trench structure is formed,
  • - Electrodeposit a thin copper layer, so that at least the bottom and the walls of the trench structure are coated,
  • Stripping the photoresist,
  • Etching the stripped seed layer, and
  • - Apply a dielectric cover by spin on.

Der Photoresist wird bevorzugt mit einer Dicke von ca. 5 μm aufgetragen.Of the Photoresist is preferably applied with a thickness of about 5 microns.

Die in der Grabenstruktur galvanisch abgeschiedene Kupferschicht wird mit einer Dicke zwischen 3–5 μm aufgetragen.The in the trench structure is electrodeposited copper layer applied with a thickness between 3-5 microns.

In einer weiteren Ausgestaltung der Erfindung ist vorgesehen, dass die dielektrische Abdeckung zusätzlich photolithographisch zur Ausbildung von Bond-Pads strukturiert wird, so dass eine weitere Kontaktierung mit Drahtbrücken möglich wird.In A further embodiment of the invention provides that the dielectric cover in addition photolithographically structured to form bond pads, so that a further contact with wire bridges is possible.

Die Erfindung soll nachfolgend an einem Ausführungsbeispiel näher erläutert werden. In den zugehörigen Zeichnungen zeigen:The Invention will be explained in more detail below using an exemplary embodiment. In the associated Drawings show:

1a: eine schematische Darstellung einer in einer Grabenstruktur abgeschiedene RDL (Stand der Technik); 1a a schematic representation of a deposited in a trench structure RDL (prior art);

1b: eine schematische Darstellung einer mit einem Dielektrikum umhüllte RDL (Stand der Technik); 1b : a schematic representation of a dielectric-encapsulated RDL (prior art);

1c: schematisch dargestellte RDL mit Bemaßung (Stand der Technik); 1c : schematically represented RDL with Dimensioning (prior art);

2a: ein auf einer Isolierschicht aufgebrachtes und strukturiertes Dielektrikum; 2a a dielectric applied and patterned on an insulating layer;

2b: die Struktur nach 2a mit gesputterter Seed Layer; 2 B : the structure after 2a with sputtered seed layer;

2c: die Struktur nach 2b mit aufgetragenem und strukturiertem positivem Photoresist; 2c : the structure after 2 B with applied and structured positive photoresist;

2d: die Struktur nach 2c mit galvanisch abgeschiedenem Kupfer, die RDL bildend; 2d : the structure after 2c with electrodeposited copper, forming the RDL;

2e: die Struktur nach 2d nach dem Strippen des Photoresists; 2e : the structure after 2d after stripping the photoresist;

2f: die Struktur nach 2e mit einer aufgeschleuderten dielektrischen Deckschicht; und 2f : the structure after 2e with a spin on dielectric capping layer; and

3 eine Darstellung der erfindungsgemäßen RDL mit Bemaßung. 3 an illustration of the inventive RDL with dimensioning.

Zur Herstellung einer erfindungsgemäßen dünnwandigen RDL 6 wird zunächst ein Dielektrikum 8 mit einer Dicke von 20 μm auf eine auf dem Substrat – das ist in der Regel ein Wafer – befindliche FE Polyimidschicht 7 durch Schleudern aufgetragen. Anschließend wird das Dielektrikum 8 photolithographisch strukturiert und dadurch eine Grabenstruktur 2 erzeugt (2a).For producing a thin-walled RDL according to the invention 6 First, a dielectric 8th with a thickness of 20 .mu.m on a on the substrate - which is usually a wafer - located FE polyimide layer 7 applied by spin. Subsequently, the dielectric 8th photolithographically structured and thereby a trench structure 2 generated ( 2a ).

Da für das galvanische Abscheiden von Kupfer eine Seed Layer 9 erforderlich ist, wird zunächst diese Seed Layer 9 auf die strukturierte Oberfläche des Substrates gesputtert (2b).As for the electrodeposition of copper, a seed layer 9 is required, this seed layer first 9 sputtered onto the structured surface of the substrate ( 2 B ).

Danach wird ebenfalls über die gesamte Oberfläche ein Photoresist 10 mit einer Schichtstärke von ca. 5 μm aufgeschleudert und photolithographisch strukturiert (2c). Da beim Aufschleudern des Photoresists 10 auch die Grabenstruktur 2 zumindest teilweise mit Photoresist 10 gefüllt wird, muss die Grabenstruktur 2 bei der Strukturierung des Photoresists 10 wieder vollkommen geöffnet werden, so dass die Seed Layer 9 wieder frei liegt. Die für die Strukturierung verwendete Maske muss dabei derart gestaltet sein, dass beim Strukturieren ein die Grabenstruktur 2 säumender Rand 11 entsteht.Thereafter, also over the entire surface of a photoresist 10 spin coated with a layer thickness of about 5 .mu.m and photolithographically structured ( 2c ). As the spin on of the photoresist 10 also the trench structure 2 at least partially with photoresist 10 is filled, the trench structure needs 2 in structuring the photoresist 10 be fully opened again, leaving the seed layer 9 is free again. The mask used for the structuring must be designed in such a way that when structuring the trench structure 2 fringing edge 11 arises.

Der Vorteil ist, dass durch die dünne Photoresistschicht eine kürzere Prozesszeit, insbesondere eine kürzere Entwicklungszeit erreicht wird.Of the Advantage is that through the thin Photoresist layer a shorter one Process time, especially a shorter one Development time is reached.

Damit ist die Seed Layer 9 im gewünschten Umfang frei gelegt, so dass das galvanische Abscheiden einer dünnen Kupferschicht 12 mit einer Schichtstärke von 3–5 μm erfolgen kann, so dass der Boden, die Wände und der Rand 11 der Grabenstruktur 2 gleichmäßig beschichtet sind (2d). Durch die nötige dünne Kupferschicht 12 wird ebenfalls die Prozesszeit gegenüber einer vollständigen Grabenfüllung drastisch verkürzt. Grundsätzlich besteht hier auch die Möglichkeit, einen üblichen Schichtaufbau aus Cu, Ni und Ag zu realisieren.This is the seed layer 9 released to the desired extent, so that the galvanic deposition of a thin copper layer 12 with a layer thickness of 3-5 microns can be done so that the floor, the walls and the edge 11 the trench structure 2 evenly coated ( 2d ). Through the necessary thin copper layer 12 Also, the process time is drastically shortened compared to a complete trench filling. In principle, it is also possible here to realize a conventional layer structure of Cu, Ni and Ag.

Der Photoresist 10 kann nun durch Strippen entfernt werden. Die nunmehr außerhalb der Grabenstruktur frei liegende und nicht mehr benötigte Seed Layer 9 wird durch Ätzen entfernt (2e).The photoresist 10 can now be removed by stripping. The now out of the trench structure exposed and no longer needed seed layer 9 is removed by etching ( 2e ).

Zum Schutz der RDL 6 wird zum Schluss eine dielektrische Abdeckung 13 durch Aufschleudern aufgetragen (2f). Da die Abdeckung 13 relativ dünn gehalten werden kann, wird hier ebenfalls eine Materialeinsparung erreicht.To protect the RDL 6 Finally, a dielectric cover 13 applied by spin coating ( 2f ). Because the cover 13 can be kept relatively thin, a material saving is also achieved here.

3 verdeutlicht die Abmessungen der RDL 6, deren Querschnitt mit (20 μm + 20 μm + 20 μm)·4 = 240 μm nur unwesent lich kleiner ist, als bei voll gefüllter Grabenstruktur. Die erfindungsgemäße RDL 6 kann allerdings in der halben Prozesszeit hergestellt werden. 3 clarifies the dimensions of the RDL 6 whose cross-section with (20 microns + 20 microns + 20 microns) x 4 = 240 microns is only insignificantly LESS smaller than when fully filled trench structure. The RDL according to the invention 6 However, it can be produced in half the process time.

Es versteht sich, dass die in dieser Beschreibung enthaltenen Maßangaben nur als Beispiele zu verstehen sind und dass im Einzelfall auch andere Dimensionierungen vorgenommen werden können, ohne den Gegenstand der Erfindung zu verlassen. Weiterhin kann die erfindungsgemäße RDL in allen Fällen eingesetzt werden, in denen eine Umverdrahtung auf einem Chip, einem Wafer, einem beliebigen Substrat, z.B. einem Interposer benötigt wird.It It is understood that the measurements contained in this description only as examples are to be understood and that in the individual case also other dimensions can be made without the subject matter of To leave invention. Furthermore, the inventive RDL in all cases be used in which a rewiring on a chip, a Wafer, any substrate, e.g. an interposer is needed.

Der Rand 11 kann mit einem weiteren Lithographieschritt partiell freigelegt werden, so dass Bondpads für eine weitere Drahtkontaktierung entstehen.The edge 11 can be partially exposed with another lithography step, so that bond pads for a further wire bonding arise.

11
Photoresistphotoresist
22
Grabenstrukturgrave structure
33
Kupfercopper
44
Nickelnickel
55
Goldgold
66
RDLRDL
77
Substrat/PE PolyimidSubstrate / PE polyimide
88th
Dielektrikumdielectric
99
Seed LayerSeed layer
1010
Photoresistphotoresist
1111
Randedge
1212
Kupferschichtcopper layer
1313
Abdeckungcover

Claims (4)

Verfahren zur Herstellung einer Umverdrahtung auf Substraten/einem Wafer zur elektrischen Verbindung von Bondpads einer vorgegebenen Anordnung auf dem Halbleiterchip mit Kontaktpads in einer anderen Anordnung, insbesondere zur Umverdrahtung von Bondpads in einer so genannten Center-Row-Anordnung auf dem Halbleiterchip zu Kontaktpads im Randbereich des Halbleiterchips, oder für Wafer-Level-Packaging, Chipstapelanordnungen oder KGD-Anwendungen durch Auftragen eines Dielektrikums auf das Substrat oder ein auf dem Substrat befindliches Polyimid und Strukturieren desselben mittels Photolithographie zur Erzeugung einer Grabenstruktur, gekennzeichnet durch – Sputtern einer Seed Layer (9) auf die strukturierte Oberfläche des Substrates, – Aufschleudern eines Photoresists (10) und photolithographisches Strukturieren desselben, derart, dass ein die Grabenstruktur säumender Rand (11) entsteht, – galvanisches Abscheiden einer dünnen Kupferschicht (12) auf der frei liegenden Seed Layer (9), so dass mindestens der Boden und die Wände der Grabenstruktur (2) beschichtet sind, – Strippen des Photoresists (10) – Ätzen der nach dem Strippen frei liegenden Seed Layer (9) – Auftragen einer dielektrischen Abdeckung (13) durch Aufschleudern.Method for producing a rewiring on substrates / a wafer for the electrical connection of bond pads of a given type order on the semiconductor chip with contact pads in another arrangement, in particular for rewiring of bond pads in a so-called center-row arrangement on the semiconductor chip to contact pads in the edge region of the semiconductor chip, or for wafer-level packaging, chip stacking or KGD applications by application a dielectric on the substrate or a polyimide located on the substrate and structuring the same by means of photolithography to produce a trench structure, characterized by - sputtering a seed layer ( 9 ) on the structured surface of the substrate, - spin on a photoresist ( 10 ) and photolithographic patterning thereof, such that an edge (15) lining the trench structure ( 11 ), - galvanic deposition of a thin copper layer ( 12 ) on the exposed seed layer ( 9 ), so that at least the bottom and the walls of the trench structure ( 2 ), stripping the photoresist ( 10 ) - Etching of Seed Layers exposed after Stripping ( 9 ) - Applying a dielectric cover ( 13 ) by spin-coating. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass der Photoresist (10) mit einer Dicke von ca. 5 μm aufgetragen wird.Method according to claim 1, characterized in that the photoresist ( 10 ) is applied with a thickness of about 5 microns. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass die Kupferschicht (12) mit einer Dicke zwischen 3–5 μm aufgetragen wird.Method according to claim 1, characterized in that the copper layer ( 12 ) is applied with a thickness between 3-5 microns. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass die dielektrische Abdeckung (13) photolithographisch zur Ausbildung von Bond-Pads strukturiert wird.Method according to claim 1, characterized in that the dielectric cover ( 13 ) is patterned photolithographically to form bond pads.
DE200510055402 2005-11-17 2005-11-17 Producing wiring structure on wafer substrate for center row arrangement or wafer level packaging comprises sputtering of seed layer to form trench and application of copper layer Withdrawn DE102005055402A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE200510055402 DE102005055402A1 (en) 2005-11-17 2005-11-17 Producing wiring structure on wafer substrate for center row arrangement or wafer level packaging comprises sputtering of seed layer to form trench and application of copper layer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE200510055402 DE102005055402A1 (en) 2005-11-17 2005-11-17 Producing wiring structure on wafer substrate for center row arrangement or wafer level packaging comprises sputtering of seed layer to form trench and application of copper layer

Publications (1)

Publication Number Publication Date
DE102005055402A1 true DE102005055402A1 (en) 2007-05-31

Family

ID=38037575

Family Applications (1)

Application Number Title Priority Date Filing Date
DE200510055402 Withdrawn DE102005055402A1 (en) 2005-11-17 2005-11-17 Producing wiring structure on wafer substrate for center row arrangement or wafer level packaging comprises sputtering of seed layer to form trench and application of copper layer

Country Status (1)

Country Link
DE (1) DE102005055402A1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102008030725B4 (en) * 2008-07-01 2013-10-17 Deutsche Cell Gmbh Process for producing a contact structure by means of a galvanic mask

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6492722B1 (en) * 1998-06-04 2002-12-10 Advanced Micro Devices, Inc. Metallized interconnection structure
WO2005013319A2 (en) * 2003-07-31 2005-02-10 Freescale Semiconductor, Inc. Semiconductor device with strain relieving bump design

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6492722B1 (en) * 1998-06-04 2002-12-10 Advanced Micro Devices, Inc. Metallized interconnection structure
WO2005013319A2 (en) * 2003-07-31 2005-02-10 Freescale Semiconductor, Inc. Semiconductor device with strain relieving bump design

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102008030725B4 (en) * 2008-07-01 2013-10-17 Deutsche Cell Gmbh Process for producing a contact structure by means of a galvanic mask

Similar Documents

Publication Publication Date Title
DE10319538B4 (en) Semiconductor device and method for producing a semiconductor device
DE102010037941B4 (en) Method and use of a reconstituted wafer for semiconductor device fabrication
DE60022458T2 (en) SEMICONDUCTOR HOUSING, SEMICONDUCTOR DEVICE, ELECTRONIC ELEMENT AND MANUFACTURE OF SEMICONDUCTOR HOUSING
DE102011016361B4 (en) Wafer-level chip-scale package device with bump units configured to reduce stress-related failures
DE102008032395B4 (en) Semiconductor component and method for its production
DE102006058010B9 (en) Semiconductor device with cavity structure and manufacturing method
DE10250636A1 (en) Semiconductor structure used in semiconductor wafer processing, includes conductive layer having specific portion extended beyond edge of semiconductor chip having a micromechanical device
WO2003015165A2 (en) Electronic component with a plastic housing and method for production thereof
DE102006032251A1 (en) Method for producing chip packages and chip package produced in this way
DE102018111574A1 (en) ALIGNING CONTACT HILLS IN A FAN-OUT HOUSING PROCESS
DE102008039388A1 (en) Stacked semiconductor chips
DE102004052921A1 (en) Process for the production of semiconductor devices with external contacts
DE102018117689A1 (en) Support info packages to reduce deflection
DE102018110840A1 (en) PROCESSES TO REDUCE LEAKAGE CURRENT AND IMPROVE THE ADHESION
DE102007022959B4 (en) Method for producing semiconductor devices
DE102008054054A1 (en) Semiconductor device having a structure for reduced strain of metal columns
EP1508166A2 (en) Electronic component comprising external surface contacts and a method for producing the same
DE102014114004B4 (en) Metal rewiring layer for shaped substrates
EP1620893A2 (en) Semiconductor wafer, panel and electronic component comprising stacked semiconductor chips, and method for the production thereof
DE10255844B3 (en) Integrated circuit manufacturing method of chip scale package, involves attaching solder balls in area that is uncovered by resist element, of patterned rewriting element, in patterned form
DE10158809A1 (en) Production of a conducting strip on a passivated substrate comprises applying mask to the substrate, structuring the mask to form an opening, providing a conducting strip in the opening, removing the mask and encasing the conducting strip
DE10227342A1 (en) Method for connecting an integrated circuit to a substrate and corresponding circuit arrangement
DE102004047522B3 (en) Semiconductor chip having a metal coating structure and method of making the same
DE102014101030B4 (en) Barrier structures between external electrical connection parts and the corresponding process
DE102005055402A1 (en) Producing wiring structure on wafer substrate for center row arrangement or wafer level packaging comprises sputtering of seed layer to form trench and application of copper layer

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8127 New person/name/address of the applicant

Owner name: QIMONDA AG, 81739 MUENCHEN, DE

8139 Disposal/non-payment of the annual fee