DE102005048447A1 - Semiconductor power component e.g. bipolar transistor, for high-voltage application, has charge compensation regions with vertically stacked pn-junctions, where sum of breakdown voltages of junctions is smaller than voltage of drift zones - Google Patents
Semiconductor power component e.g. bipolar transistor, for high-voltage application, has charge compensation regions with vertically stacked pn-junctions, where sum of breakdown voltages of junctions is smaller than voltage of drift zones Download PDFInfo
- Publication number
- DE102005048447A1 DE102005048447A1 DE102005048447A DE102005048447A DE102005048447A1 DE 102005048447 A1 DE102005048447 A1 DE 102005048447A1 DE 102005048447 A DE102005048447 A DE 102005048447A DE 102005048447 A DE102005048447 A DE 102005048447A DE 102005048447 A1 DE102005048447 A1 DE 102005048447A1
- Authority
- DE
- Germany
- Prior art keywords
- semiconductor power
- junctions
- drift
- power device
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 143
- 230000015556 catabolic process Effects 0.000 title claims abstract description 24
- 238000004519 manufacturing process Methods 0.000 claims abstract description 13
- 239000012535 impurity Substances 0.000 claims description 32
- 238000000034 method Methods 0.000 claims description 29
- 239000000758 substrate Substances 0.000 claims description 29
- 238000009792 diffusion process Methods 0.000 claims description 21
- 230000000295 complement effect Effects 0.000 claims description 19
- 230000000903 blocking effect Effects 0.000 claims description 13
- 238000002513 implantation Methods 0.000 claims description 11
- 239000000463 material Substances 0.000 claims description 11
- 230000015572 biosynthetic process Effects 0.000 claims description 9
- 239000002019 doping agent Substances 0.000 claims description 9
- 230000002441 reversible effect Effects 0.000 claims description 9
- 238000009826 distribution Methods 0.000 claims description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 6
- 230000000694 effects Effects 0.000 claims description 6
- 229910052710 silicon Inorganic materials 0.000 claims description 6
- 239000010703 silicon Substances 0.000 claims description 6
- 239000002800 charge carrier Substances 0.000 claims description 5
- 238000006467 substitution reaction Methods 0.000 claims description 4
- 230000035515 penetration Effects 0.000 claims description 3
- 238000005137 deposition process Methods 0.000 claims description 2
- 230000005684 electric field Effects 0.000 claims description 2
- 230000005641 tunneling Effects 0.000 claims 1
- 238000005468 ion implantation Methods 0.000 description 7
- 230000007704 transition Effects 0.000 description 5
- 239000000370 acceptor Substances 0.000 description 3
- 210000000746 body region Anatomy 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 238000001465 metallisation Methods 0.000 description 3
- 230000000737 periodic effect Effects 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 2
- 238000010276 construction Methods 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- GNFTZDOKVXKIBK-UHFFFAOYSA-N 3-(2-methoxyethoxy)benzohydrazide Chemical compound COCCOC1=CC=CC(C(=O)NN)=C1 GNFTZDOKVXKIBK-UHFFFAOYSA-N 0.000 description 1
- FGUUSXIOTUKUDN-IBGZPJMESA-N C1(=CC=CC=C1)N1C2=C(NC([C@H](C1)NC=1OC(=NN=1)C1=CC=CC=C1)=O)C=CC=C2 Chemical compound C1(=CC=CC=C1)N1C2=C(NC([C@H](C1)NC=1OC(=NN=1)C1=CC=CC=C1)=O)C=CC=C2 FGUUSXIOTUKUDN-IBGZPJMESA-N 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 230000003467 diminishing effect Effects 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 239000012466 permeate Substances 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 238000010791 quenching Methods 0.000 description 1
- 230000000171 quenching effect Effects 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
- 238000010561 standard procedure Methods 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/063—Reduced surface field [RESURF] pn-junction structures
- H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
- H01L29/0692—Surface layout
- H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0843—Source or drain regions of field-effect devices
- H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
- H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
- H01L29/0873—Drain regions
- H01L29/0878—Impurity concentration or distribution
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41725—Source or drain electrodes for field effect devices
- H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Composite Materials (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
Description
Die Erfindung betrifft ein Halbleiterleistungsbauelement mit einer in einem Halbleiterkörper in Stromflussrichtung ausgebildeten Driftstrecke aus einem Halbleitermaterial eines Leitungstyps. Die Driftstrecke ist zwischen wenigstens einer ersten und einer zweiten Elektrode angeordnet und weist eine Ladungskompensationsstruktur auf. Ferner betrifft die Erfindung ein Verfahren zur Herstellung des Halbleiterelementes. Derartige Halbleiterelemente mit einer Driftstrecke sind je nach Ausbildung der Driftstrecke für hohe Spannungen bis zu mehreren 100 Volt einsetzbar.The The invention relates to a semiconductor power device with an in a semiconductor body formed in the current flow direction drift path of a semiconductor material of a conductivity type. The drift path is between at least one disposed first and a second electrode and has a charge compensation structure on. Furthermore, the invention relates to a process for the preparation of the semiconductor element. Such semiconductor elements with a drift path Depending on the design of the drift path for high voltages up to several 100 volts can be used.
Bei
konventionellen MOSFETs mit Driftstrecke ist die maximale Donatorkonzentration
[ND] in einem n–-Gebiet
als Driftstrecke und somit auch die elektrische Leitfähigkeit
der Driftstrecke durch die geforderte Sperrfähigkeit bestimmt bzw. umgekehrt. Beim
Avalanche-Durchbruch sind dann ca. 1,5 × 1012 cm12 Donatoren ionisiert, die ihre Gegenladung
in der Akzeptorladung des p-leitenden Gebietes der konventionellen
MOSFET-Struktur finden. Soll eine höhere Donatorkonzentration ermöglicht werden,
so müssen
Gegenladungen für
die Donatoratome der Driftstrecke bzw. des n–-Gebiets
etwa in der gleichen Bauelement-Ebene
wie die Driftstrecke gefunden werden. Bei MOS-Feldplattentransistoren mit Grabenstruktur,
wie sie aus der Druckschrift
Bei Kompensationsbauelementen wie beim "CoolMOS", die alternierend in Zellen angeordnete n-Gebiete und p-Gebiete aufwei sen, geschieht dieses durch Akzeptoren der p-Gebiete als Gegenladungen.at Compensation components as in the "CoolMOS", the n-areas arranged alternately in cells and p-regions, this is done by acceptors of the p-regions as countercharges.
Soll
die elektrische Leitfähigkeit
einer Driftstrecke mit einem n-Gebiet durch Kompensationsstrukturen
wie z. B. bei einem "CoolMOS" weiter verbessert
werden, so dass sie eine mittlere Dotierstoffkonzentration erreicht,
so muss der Kompensationsgrad immer genauer eingestellt werden.
Dieses stößt bereits
heute an die Grenzen der technologischen Machbarkeit, sodass die
Driftstrecken von "CoolMOS"-Halbleiterleistungsbauelementen,
die aus der Druckschrift
Die
aus
Weitere
Halbleiterleistungsbauelemente sind aus der Druckschrift
Halbleiterleistungsbauelemente
mit Grabenstruktur sind auch aus den Druckschriften
Halbleiterleistungsbauelemente für Sperrspannungen mit einigen 100 Volt sind darüber hinaus äußerst kritisch in ihrem Avalanche-Verhalten. Durch die hohen Spannungen im Durchbruchsfall werden bereits bei kleinen Avalanche-Stromstärken hohe Verlustleistungen in dem Halbleiterleistungsbauelement umgesetzt. Diese sind überwiegend in Zonen hoher Feldstärke an und in der Nähe der sperrenden pn-Übergänge lokalisiert. Daher sind Halbleiterleistungsbauelemente prinzipiell gegenüber beispielsweise Varistoren vergleichbarer Sperrfestigkeit im Avalanche-Verhalten im Nachteil, da Varistoren durch die vielfache Serien- und Parallelschaltungen von Diodenstrukturen mit vergleichsweise niedriger Sperrspannung die Verlustleistungsbildung nahezu homogen auf das Bauelementvolumen verteilen. Sie können deshalb zur Funkenlöschung bei Hochspannungskontakten eingesetzt werden, ohne selbst zerstört zu werden.Semiconductor power devices for blocking voltages with some 100 volts are about it beyond extremely critical in their avalanche behavior. Due to the high voltages in the breakdown even at low avalanche currents high power losses implemented in the semiconductor power device. These are predominantly in zones of high field strength at and near the blocking pn junctions localized. Therefore, semiconductor power devices are in principle over, for example Varistors of comparable blocking resistance in avalanche behavior At a disadvantage, since varistors through the multiple series and parallel circuits of Diode structures with comparatively low reverse voltage the Power dissipation almost homogeneous to the device volume to distribute. You can therefore for spark quenching be used with high voltage contacts without being destroyed themselves.
Durch weitere Miniaturisierung von Halbleiterleistungsbauelementen für Hochspannungsanwendungen wird somit die Avalanche-Festigkeit zum begrenzenden Parameter, da die Verlustleistungsdichte bei Überlastfällen wegen des höheren Nennstromes steigt, während die thermische Kapazität des Halbleitervolumens durch den Miniaturisierungsbedarf ständig sinkt. Dadurch werden kritische Temperaturen, die zum Sperrversagen führen, bereits bei einem kleineren Anteil der Nennstromstärke erreicht, als bei Halbleiterbauelementen mit geringerer Nennstromdichte.Further miniaturization of semiconductor power devices for high voltage applications thus avalanche resistance limiting parameter, since the power loss density increases in overload cases because of the higher rated current, while the thermal capacity of the semiconductor volume by the Miniaturisierungsbedarf constantly decreases. As a result, critical temperatures that lead to blocking failure, even at a smaller proportion of the rated current level achieved, as in semiconductor devices with lower nominal current density.
Aufgabe der Erfindung ist es, ein Halbleiterleistungsbauelement mit Driftstrecke und Ladungskompensationsstruktur anzugeben, das trotz erhöhter Nennstromdichte im Durchlassfall, im Sperrfall eine verbesserte Avalanche-Festigkeit aufweist. Ferner ist es Aufgabe der Erfindung, ein kostengünstiges Verfahren anzugeben, mit dem ein derartiges Halbleiterleistungsbauelement mit standardisierten Verfahren der Halbleitertechnologie hergestellt werden kann.task The invention is a semiconductor power device with drift path and charge compensation structure, despite increased nominal current density in the case of passage, in the case of blocking an improved avalanche resistance having. It is another object of the invention, a cost-effective method specify with which such a semiconductor power device manufactured using standardized methods of semiconductor technology can be.
Diese Aufgabe wird mit dem Gegenstand der unabhängigen Ansprüche gelöst. Vorteilhafte Weiterbildungen der Erfindung ergeben sich aus den abhängigen Ansprüchen.These The object is achieved with the subject matter of the independent claims. advantageous Further developments of the invention will become apparent from the dependent claims.
Erfindungsgemäß wird ein Halbleiterleistungsbauelement mit Kompensationsstruktur geschaffen, wobei das Halbleiterleistungsbauelement einen Halbleiterkörper mit einer vertikalen schwach- bis mitteldotierten Driftstrecke zwischen einer ersten Elektrode auf der Oberseite des Halbleiterleistungsbauelements und einer zweite Elektrode auf der Rückseite des Halbleiterleistungsbauelements aufweist. Außerdem weist die Driftstrecke vertikal ausgerichtete Driftzonen, die von vertikal ausgerichteten Ladungskompensationsbereichen umgeben sind, auf. Die Ladungskompensationsbereiche weisen ihrerseits eine Anzahl vertikal gestapelter pn-Übergänge, mit hochdotierten p+- und n+-Bereichen auf, wobei die Summe der Durchbruchspannungen der gestapelten pn-Übergänge der Ladungskompensationsbereiche kleiner ist, als die Durchbruchspannung der jeweiligen Driftzone.According to the invention, a semiconductor power device with compensation structure is provided, wherein the semiconductor power device has a semiconductor body with a vertical weak to medium doped drift path between a first electrode on top of the semiconductor power device and a second electrode on the back of the semiconductor power device. In addition, the drift path has vertically aligned drift zones surrounded by vertically aligned charge compensation areas. The charge compensation regions in turn comprise a number of vertically stacked pn junctions with highly doped p + and n + regions, the sum of the breakdown voltages of the stacked pn junctions of the charge compensation regions being less than the breakdown voltage of the respective drift zone.
Ein derartiges Halbleiterleistungsbauelement hat den Vorteil, dass die in den Ladungskompensationsbereichen gestapelten pn-Übergänge noch vor Erreichen der Durchbruchspannung der Driftzone praktisch wie Überspannungsschutzdioden fungieren und somit einen Avalanche-Durchbruch in den Driftzonen in vorteilhafter Weise unterdrücken.One Such semiconductor power device has the advantage that the in the charge compensation areas stacked pn junctions before reaching the Drift zone breakdown voltage act practically like overvoltage protection diodes and thus an avalanche breakthrough in the drift zones in an advantageous Suppress way.
Das bedeutet, dass die Durchbruchspannung des Halbleiterleistungsbauelements durch diesen vertikalen Stapel aus pn-Übergängen in den Ladungskompensationsbereichen innerhalb des Halbleiterkörpers definiert wird. Praktisch bilden die pn-Übergänge Dioden, die z.B. durch mehrfache Implantationen in die Oberfläche einer jeweils epitaktisch abgeschiedenen Siliziumschicht, eingebracht sind. Ihre Serienschaltung innerhalb des Ladungskompensationsbereichs besitzt eine niedrigere Durchbruchspannung als der Randabschluss und bei MOSFET-Bauelementen eine niedrigere Durchbruchspannung als der sperrende pn-Übergang des Bodygebietes des Halbleiterleistungsbauelements. Der Avalanche-Durchbruch wird somit durch den Stapel aus einer Serie von pn-Übergängen eines Stapels von Dioden innerhalb der Halbleiterkörpers bestimmt, so dass es zu keiner stark inhomogenen Erhitzung des Halbleiterleistungsbauelements durch einen Avalanche-Strom im Bereich der Grenzflächen der Driftstrecken kommt.The means that the breakdown voltage of the semiconductor power device through this vertical stack of pn junctions in defines the charge compensation regions within the semiconductor body becomes. In practice, the pn junctions form diodes, the e.g. by multiple implantations in the surface of a each epitaxially deposited silicon layer are introduced. Their series connection within the charge compensation range has a lower breakdown voltage than the edge termination and in MOSFET devices a lower breakdown voltage than the blocking pn junction the body region of the semiconductor power device. The avalanche breakthrough Thus, through the stack of a series of pn junctions of a Stack of diodes within the semiconductor body determined so that it to no highly inhomogeneous heating of the semiconductor power device by an avalanche current in the area of the interfaces of Drift routes comes.
Darüber hinaus definieren die pn-Übergänge den Potentialverlauf innerhalb des Halbleiterleistungsbauelements, beim statischen Sperren auch ohne jeden Avalanche-Durchbruch. Durch die hohe, nicht vollständig ausgeräumte Dotierung der vertikalen Schichten, welche die pn-Übergänge bilden, werden mobile Ladungen für die positiv geladenen Donatorrümpfe im benachbarten schwach- bis mitteldotierten Gebiet der Driftzonen bereitgestellt, sodass die Dotierung in den Driftzonen ähnlich wie bei herkömmlichen Kompensationsbauelementen oder wie bei sogenannten high-k-Bauelementen, oder wie im Fall von Grabenkondensatoren, deutlich erhöht werden kann, und somit auch bessere Durchlasswerte für das Halbleiterleistungsbauelement erreicht werden. Die erfindungsgemäße Struktur von gestapelten pn-Übergängen in den Ladungskompensationsbereichen eignet sich ebenfalls als Randabschluss für Halbleiterleistungsbauelemente analog zu den high-k-Bauelementen bzw. den Bauelementen mit entsprechenden Grabenkondensatoren.Furthermore define the pn junctions the Potential profile within the semiconductor power device, the static locks even without any avalanche breakthrough. By the high, not complete reamed Doping of the vertical layers forming the pn junctions, be mobile charges for the positively charged donor hulls in the adjacent weak to medium-doped area of the drift zones so that the doping in the drift zones is similar to at conventional Compensation components or as in so-called high-k devices, or, as in the case of trench capacitors, significantly increased can, and thus also better on-state values for the semiconductor power device be achieved. The inventive structure of stacked pn junctions in The charge compensation ranges are also suitable as edge termination for semiconductor power devices analogous to the high-k components or the components with corresponding Grave capacitors.
Die pn-Übergänge können zur besseren Einstellung der einzelnen Durchbruchspannungen auch als pn–n+-Übergänge ausgeführt werden. In diesem Fall kann die vertikale Dimensionierung der pn–n+-Strukturen derart erfolgen, dass zwischen zwei vertikal aufeinanderfolgenden p-Gebieten weniger oder mehr als die Durchbruchsladung als integrale Donatordotierung vorliegt. Beide Methoden sind zur Herstellung geeignet und können über die Dicke der Epischicht, also der zwischen zwei p-Gebieten liegenden n–-Dotierung und die Höhe der n+-Dotierung bzw. deren Dicke gesteuert werden. Bei der Dimensionierung muss die in der Driftzone integral vorhandene Donatorladung mit berücksichtigt werden, deren Kompensationsladung durch die p-Gebiete gebildet wird. Übersteigt die integrale Donatordotierung die Durchbruchsladung, erfolgt der Durchbruch über den Avalanche- oder den Tunneleffekt – je nach Höhe der Dotierungen. Bleibt die integrale Donatordotierung jedoch unterhalb der Durchbruchsladung, so greift das elektrische Feld bis zum nächsten p-Gebiet durch, das vom Feld nicht vollständig ausgeräumt wird, und begrenzt so die Spannungsaufnahme zwischen zwei p-Gebieten. Vorteil dabei ist, dass keine Ladungsträger durch die Raumladungszone transportiert werden müssen.The pn junctions can also be implemented as pn - n + transitions for better setting of the individual breakdown voltages. In this case, the vertical dimensioning of the pn - n + structures may be such that there is less than or more than the breakdown charge as integral donor doping between two vertically consecutive p-type regions. Both methods are suitable for the production and can be controlled by the thickness of the epilayer, ie the n - doping lying between two p regions and the height of the n + doping or its thickness. When dimensioning, the donor charge integrally present in the drift zone must be taken into account, whose compensation charge is formed by the p regions. If the integral donor doping exceeds the breakdown charge, the breakthrough occurs through the avalanche or tunnel effect, depending on the level of doping. However, if the integral donor doping remains below the breakdown charge, then the electric field reaches the next p-type region which is not completely cleared by the field and thus limits the voltage pickup between two p-regions. The advantage here is that no charge carriers must be transported through the space charge zone.
In einer bevorzugten Ausführungsform der Erfindung weist das Halbleitermaterial des Halbleiterkörpers ein homogenes, monokristallines Halbleitermaterial, insbesondere Silizium, auf. Derartige homogene, monokristalline Halbleitermaterialien lassen sich durch Einbringen von Störstellen auf Substitutionsgitterplätzen dotieren, wobei Elemente der dritten Gruppe des periodischen Systems auf Substitutionsgitterplätzen der monokristallinen Halbleitermaterialien bei Raumtemperatur bzw. bei den zulässigen Betriebstemperaturen eines Halbleiterleistungsbauelements einen p-Leitungstyp mit Akzeptorrümpfen ausbilden. Entsprechend bilden Elemente der fünften Gruppe des Periodensystems auf Substitutionsgitterplätzen des monokristallinen Halbleitermaterials Bereiche mit einem n-Leitungstyp, wobei bei Raumtemperatur und den zulässigen Betriebstemperaturen des Halbleiterleistungsbauelements Elektronen an das Gitter abgegeben werden, und Donatorrümpfe auf den Gitterplätzen zurückbleiben.In a preferred embodiment The invention includes the semiconductor material of the semiconductor body homogeneous, monocrystalline semiconductor material, in particular silicon, on. Such homogeneous, monocrystalline semiconductor materials can be by introducing impurities on substitution grid sites dope, taking elements of the third group of the periodic system on substitution grid sites the monocrystalline semiconductor materials at room temperature or at the permissible Operating temperatures of a semiconductor power device a p-type conductivity with acceptor hulls form. Accordingly, elements of the fifth group of the periodic table form on substitution grid sites of the monocrystalline semiconductor material regions with an n-type conductivity, wherein at room temperature and the permissible Operating temperatures of the semiconductor power device electrons donated to the grid, and donor hulls remain on the lattice sites.
Die erfindungsgemäßen pn-Übergänge in den Ladungskompensationsbereichen definieren vorzugsweise die Feldverteilung im Leistungshalbleiterbauelement entlang der Driftzonen. Damit wird sichergestellt, dass in den benachbarten Driftzonen, die Feldverteilung derart gewährleistet ist, dass keine Avalanche-Durchbrüche auftreten können, zumal vorher die gestapel ten pn-Übergänge lokal ihre Sperrspannungen überschreiten und durchbrechen.The pn junctions of the invention in the Charge compensation areas preferably define the field distribution in the power semiconductor device along the drift zones. This will be ensured that in the adjacent drift zones, the field distribution guaranteed is that no avalanche breakthroughs can occur, especially before the stacked pn junctions locally exceed their blocking voltages and break through.
In einer weiteren bevorzugten Ausführungsform der Erfindung sind die pn-Übergänge der Ladungskompensationsbereiche, welche die Feldverteilung der umgebenden Driftzone beeinflussen derart strukturiert, dass die Driftzonen eine gegenüber Driftstrecken ohne benachbarte Ladungskompensationsbereiche um mindestens den Faktor 3 erhöhte Dotierstoffkonzentration bei unveränderter Sperrspannungsfestigkeit aufweisen. Somit wird durch die Ladungskompensationsbereiche nicht nur ein verbessertes Avalanche-Verhalten der Driftzonen erreicht, sondern zusätzlich auch ein niedrigerer Einschaltwiderstand für das Halbleiterleistungsbauelement ermöglicht, womit eine geringere Verlustleistung in dem durchgeschalteten Zustand verbunden ist, was gleichzeitig bedeutet, dass die Verlustwärme bei Halbleiterleistungsbauelementen mit der erfindungsgemäßen Struktur der Ladungskompensationsgebiete verringert ist.In a further preferred embodiment The invention relates to the pn junctions of Charge compensation ranges, which the field distribution of the surrounding Driftzone influence structured so that the drift zones one opposite drift routes without adjacent charge compensation areas by at least the Factor 3 increased dopant concentration at unchanged Have reverse voltage resistance. Thus, by the charge compensation areas not only achieves improved avalanche behavior of the drift zones, but in addition also a lower on resistance for the semiconductor power device allows with a lower power loss in the through-connected state connected, which at the same time means that the heat loss at Semiconductor power devices with the structure according to the invention the charge compensation regions is reduced.
In einer bevorzugten Ausführungsform der Erfindung weisen die pn-Übergänge der Ladungskompensationsbereiche in ihrer flächigen Erstreckung in dem Halbleiterkörper eine Streifen-, Gitter-, Schachbrett- oder Honigwabenstruktur auf. Mit derartigen Strukturen kann gewährleistet werden, dass zu jeder Driftzone benachbart, ein Ladungskompensationsbereich vorhanden ist, und umgekehrt.In a preferred embodiment invention, the pn junctions of Charge compensation areas in their planar extent in the semiconductor body a Strip, grid, checkerboard or honeycomb structure. With such structures can be guaranteed be adjacent to each drift zone, a charge compensation region exists, and vice versa.
In einer weiteren Ausführungsform der Erfindung weisen die gestapelten pn-Übergänge Halbleitermaterialien eines gleichen oder eines komplementären Leitungstyps zum Leitungstyp der Driftzonen mit einer Ladungsträgerkonzentration auf, die um mindestens eine Zehnerpotenz höher ist, als die Ladungsträ gerkonzentration in den umgebenden Driftzonen. Durch diese hohe Ladungsträgerkonzentration in den Bereichen, welche die gestapelten pn-Übergänge in den Ladungskompensationsbereichen bilden, wird erreicht, dass die Summe der Sperrspannungen der pn-Übergänge geringer ist, als die Sperrspannungen der Driftzonen.In a further embodiment According to the invention, the stacked pn junctions comprise semiconductor materials same or complementary Conduction type to the conductivity type of the drift zones with a carrier concentration which is at least one order of magnitude higher than the charge carrier concentration in the surrounding drift zones. Due to this high charge carrier concentration in the areas surrounding the stacked pn junctions in the charge compensation areas form, it is achieved that the sum of the reverse voltages of the pn junctions lower is, than the reverse voltages of the drift zones.
In einer weiteren Ausführungsform der Erfindung ist die Summe der Durchbruchspannungen der einzelnen pn-Übergänge größer, als die zulässige Sperrspannung des Halbleiterleistungsbauelements. Damit ist der Vorteil verbunden, dass die zulässige Sperrspannung des Halbleiterleistungsbauelements angelegt werden kann, ohne dass dabei der Stapel der pn-Übergänge in den Ladungskompensationsbereichen durchbricht. Die zulässige Sperrspannung der Halbleiterleistungsbauelemente liegt somit unter der Summe der Durchbruchspannungen der gestapelten pn-Übergänge.In a further embodiment The invention is the sum of the breakdown voltages of the individual pn transitions greater than the permissible reverse voltage of the semiconductor power device. This has the advantage that the permissible reverse voltage of the semiconductor power device can be applied without while the stack of PN junctions in the Breaks charge compensation areas. The permissible reverse voltage of Semiconductor power devices is thus below the sum of the breakdown voltages the stacked pn junctions.
Eine einzelne pn-Übergangsstruktur des Stapels aus pn-Übergängen weist eine Dicke d zwischen 0,1 μm ≤ d ≤ 20 μm, vorzugsweise zwischen 0,3 μm ≤ d ≤ 10 μm, auf. Dabei hängt die Dicke d einer einzelnen pn-Übergangsstruktur von der Dicke der Epitaxieschicht ab, in welche die pn-Übergangsstruktur eingebracht wird. In diesem Zusammenhang ist die Dicke d einer einzelnen pn-Übergangsstruktur kleiner, als die Dicke h einer Epitaxieschicht.A single pn junction structure of the stack of pn junctions a thickness d between 0.1 μm ≤ d ≤ 20 μm, preferably between 0.3 μm ≤ d ≤ 10 μm, on. there depends on that Thickness d of a single pn junction structure from the thickness of the epitaxial layer into which the pn junction structure is introduced. In this context, the thickness d is a single one pn junction structure smaller, as the thickness h of an epitaxial layer.
Die Driftzonen weisen eine Dotierstoffkonzentration N zwischen 2 ×1015 cm–3 ≤ N ≤ 1018 cm–3, vorzugsweise zwischen 1 × 1016 cm–3 ≤ N ≤ 2 × 1017 cm–3, auf. Eine derart hohe, den Einschaltwiderstand des Halbleiterleistungsbauelements herabsetzende Dotierstoffkonzentration N in den Driftzonen ist in vorteilhafter Weise nur deshalb möglich, weil entsprechend dimensionierte Ladungskompensationsbereiche mit gestapelten pn-Übergängen benachbart zu den Driftzonen angeordnet sind.The drift zones have a dopant concentration N between 2 × 10 15 cm -3 ≦ N ≦ 10 18 cm -3 , preferably between 1 × 10 16 cm -3 ≦ N ≦ 2 × 10 17 cm -3 . Such a high doping concentration N, which reduces the on-resistance of the semiconductor power component, in the drift zones is advantageously possible only because correspondingly dimensioned charge compensation regions with stacked pn junctions are arranged adjacent to the drift zones.
In einer weiteren bevorzugten Ausführungsform der Erfindung ist die Ausdehnung einer Driftzone von einem Ladungskompensationsbereich zu einem nächsten Ladungskompensationsbereich nicht mehr als etwa 1/3 der Ausdehnung der Driftzone in Stromflussrichtung zwischen der ersten und der zweiten Elektrode. Im Prinzip bedeutet das, dass das Längen- zu Breitenverhältnis in einer Driftzone größer oder gleich 3:1 ist, um sicherzustellen, dass im Sperrfall die Ladungen in der Driftzone durch die Ladungskompensationsbereiche kompensiert werden können.In a further preferred embodiment of the invention, the extension of a drift zone from a charge compensation region to a next charge compensation region is not more than about 1/3 of the extension of the drift zone in the current flow direction between the first and the second second electrode. In principle, this means that the length to width ratio in a drift zone is greater than or equal to 3: 1, to ensure that in the case of blocking, the charges in the drift zone can be compensated by the charge compensation regions.
Die erfindungsgemäße Struktur wird in vorteilhafter Weise für Halbleiterleistungsbauelemente eingesetzt, die als MOSFETs, oder als JFETs, oder als IGBTs, oder als pn–n-Dioden, oder als Schottky-Dioden oder als Bipolar-Transistoren eingesetzt werden sollen.The structure according to the invention is advantageously used for semiconductor power components which are to be used as MOSFETs, or as JFETs, or as IGBTs, or as pn - n diodes, or as Schottky diodes or as bipolar transistors.
Ist das Halbleiterleistungsbauelement als vertikaler MOSFET ausgebildet, so werden die Driftzonen auf einem hochdotierten Substrat mit gleichem Leitungstyp wie die Driftzonen angeordnet. Das hat den Vorteil, dass der Bahnwiderstand des Draingebietes durch die hohe Dotierung des Substrats gering gehalten werden kann. In einer weiteren bevorzugten Ausführungsform der Erfindung reicht die Struktur aus pn-Übergängen in den Ladungskompensationsbereichen ungefähr bis an das hoch dotierte Substrat heran. Das hat den Vorteil, dass auch Avalanche-Effekte, die im Übergangsbereich von schwach- bis mitteldotierten Driftzonen zu dem hochdotierten Substratbereich auftreten könnten, durch die bis an das hochdotierte Substrat heranreichende pn-Übergangsstruktur vermieden werden.is the semiconductor power device is designed as a vertical MOSFET, Thus, the drift zones on a highly doped substrate with the same conductivity type arranged like the drift zones. This has the advantage that the web resistance of the drain region kept low by the high doping of the substrate can be. In a further preferred embodiment of the invention ranges the structure of pn junctions in the charge compensation areas approximately up to the highly doped Substrate. This has the advantage that even avalanche effects, in the transition area from weak to medium doped drift zones to the heavily doped Substrate area could occur through the up to the highly doped substrate zoom reaching pn junction structure be avoided.
Weiterhin ist es vorgesehen, dass die Driftzone der im Bereich zu einer Hauptoberfläche des Halbleiterkörpers gegenüberliegenden zweiten Elektrode an ein hochdotiertes Gebiet angrenzt und mit der zweite Elektrode als eine Drainelektrode elektrisch in Verbindung steht. Der Vorteil dieser Konstruktion wurde bereits oben erwähnt und liegt darin, dass der Bahnwiderstand des Draingebietes im Halbleiterkörper bis zur Drainelektrode so gering wie möglich gehalten wird.Farther it is provided that the drift zone of the opposite in the region to a main surface of the semiconductor body second electrode adjacent to a highly doped region and with the second electrode as a drain electrode electrically connected stands. The advantage of this construction has already been mentioned above and lies in the fact that the track resistance of the drain region in the semiconductor body up to to the drain electrode is kept as low as possible.
Außerdem ist bei MOSFET-Bauelementen die erste Elektrode als Sourceelektrode ausgebildet und liegt auf Sourcepotential. Der Stapel aus pn-Übergängen kann im Bereich der Oberseite des Halbleiterkörpers mit einer zusätzlichen Elektrode, oder mit der Sourceelektrode, oder auch mit der Gateelektrode elektrisch in Wirkverbindung stehen.Besides that is in MOSFET devices, the first electrode as a source electrode trained and is at source potential. The stack of pn junctions can in the region of the top of the semiconductor body with an additional Electrode, or with the source electrode, or with the gate electrode electrically in operative connection.
In einer weiteren bevorzugten Ausführungsform der Erfindung weist das Halbleiterleistungsbauelement eine planare Gatestruktur mit einer Gateelektrode und einem Gateoxid auf. Dieses Gateoxid erstreckt sich über einen Kanalbereich der Bodyzone und isoliert die Gateelektrode, ohne ihre Steuerwirkung auf den Kanal der Bodyzone zu vermindern. In einer weiteren Ausführungsform der Erfindung weist das Halbleiterleistungsbauelement eine Trenchgatestruktur auf, wobei die Trenchgateelektrode die Bodyzone durchdringt. Diese Konstruktion hat den Vorteil gegenüber der planaren Gateelektrode, dass bei annähernd gleicher Länge des Kanals der MOSFET-Struktur, eine Vergrößerung der Weite des Kanalgebietes erreicht werden kann.In a further preferred embodiment According to the invention, the semiconductor power device is a planar one Gate structure with a gate electrode and a gate oxide on. This Gate oxide extends over a channel region of the body zone and isolates the gate electrode, without diminishing their control effect on the channel of the Bodyzone. In a further embodiment According to the invention, the semiconductor power device has a trench gate structure on, wherein the trench gate electrode penetrates the body zone. These Construction has the advantage over the planar gate electrode, that at approx same length the channel of the MOSFET structure, an enlargement of the Width of the canal area can be achieved.
In einer weiteren Ausführungsform der Erfindung liegt die Breite b einer Driftzone zwischen den gestapelten pn-Über gangsbereichen, im Bereich von 1 μm ≤ b ≤ 30 μm, vorzugsweise 2 μm ≤ b ≤ 10 μm. Ferner liegt die Länge L einer Driftzone in vertikaler Richtung in Silizium für eine Durchbruchspannung von etwa 600 Volt, zwischen ungefähr 30 μm ≤ 1 ≤ 90 μm.In a further embodiment the invention is the width b of a drift zone between the stacked pn transition areas, in the range of 1 μm ≤ b ≤ 30 μm, preferably 2 μm ≤ b ≤ 10 μm. Further lies the length L of a drift zone in the vertical direction in silicon for a breakdown voltage of about 600 volts, between about 30 μm ≤ 1 ≤ 90 μm.
Ein Verfahren zur Herstellung von Halbleiterleistungsbauelementen mit Ladungskompensationsstruktur weist die nachfolgenden Verfahrensschritte auf. Zunächst wird mit einem ersten Verfahrensschritt a) ein hochdotierter Halbleiterwafer eines ersten Leitungstyps hergestellt. Danach wird in einem zweiten Verfahrensschritt b) eine erste schwach- bis mitteldotierte Epitaxieschicht des ersten Leitungstyps, als erster Schritt zur Ausbildung einer Driftstrecke aufgebracht. Diese erste Epitaxieschicht mit erstem Leitungstyp wird für MOSFET-Bauelemente, pn–n-Dioden oder für IGBTs realisiert. Im Unterschied zu pn–n-Dioden und MOSFETs wird bei IGBTs die eine erste schwach- bis mitteldotierte Epitaxieschicht eines komplementären Leitungstyps mit dem Verfahrensschritt b) realisiert.A method for producing semiconductor power devices with charge compensation structure comprises the following method steps. First, a highly doped semiconductor wafer of a first conductivity type is produced by a first method step a). Thereafter, in a second method step b), a first weakly to medium-doped epitaxial layer of the first conductivity type is applied as the first step for forming a drift path. This first epitaxial layer of the first conductivity type is realized for MOSFET devices, pn - n diodes or IGBTs. In contrast to pn - n diodes and MOSFETs, in IGBTs the first weakly to medium-doped epitaxial layer of a complementary conductivity type is realized with method step b).
In einem dritten Verfahrensschritt c) wird ein selektives Ionenimplantieren von substitutionellen Störstellen des komplementären Leitungstyps zum Leitungstyps der umgebenden Epitaxieschicht in Ladungskompensationsbereichen zur Erzeugung hoch- und komplementär dotierter Zonen in den Leistungskompensationsbereichen durchgeführt. In einem weiteren, vierten Verfahrensschritt d) wird dann ein selektives Ionenimplantieren von substitutionellen Störstellen des ersten Leitungstyps in Ladungskompensationsbereichen zur Erzeugung hoch dotierter pn-Übergänge in den hoch- und komplementär dotierten Zonen der Ladungskompensationsbereiche durchgeführt. Die Dimensionierung dieser pn-Strukturen in vertikaler Richtung kann über die Wahl der Implantationsenergien der beiden Implantationsschritte eingestellt werden.In a third process step c) will be a selective ion implantation of substitutional impurities of the complementary Conductivity type to the conductivity type of the surrounding epitaxial layer in Charge compensation regions for generating high and complementary doped Zones performed in the power compensation areas. In a further, fourth process step d) is then a selective Ion implantation of substitutional impurities of the first conductivity type in charge compensation regions for generating highly doped pn junctions in the high and complementary doped zones of the charge compensation areas performed. The Dimensioning of these pn structures in the vertical direction can be done via the Choice of implantation energies of the two implantation steps be set.
In einem fünften Verfahrensschritt wird schließlich eine weitere schwach- bis mitteldotierte Epitaxieschicht des ersten Leitungstyps als weiterer Schritt zur Ausbildung einer Driftstrecke unter Diffusion der implantierten substitutionellen Störstellen und wiederholen der Implantationsschritte c) und d) durchgeführt.In a fifth Process step will eventually another weak to medium doped epitaxial layer of the first Line type as a further step to the formation of a drift path under diffusion of the implanted substitutional impurities and repeat the implantation steps c) and d).
Im Verfahrensschritt f) werden die Schritte b) bis e) mehrfach wiederholt, bis eine für eine vorgesehene Sperrspannung ausreichende Dicke der Driftzone unter gleichzeitiger Ausbildung von hochdotierten pn-Übergängen in Ladungskompensationsbereichen an den Grenzen der jeweiligen Epitaxieschichten erreicht ist.In method step f), steps b) to e) are repeated several times until one for a vorgese Hene blocking voltage sufficient thickness of the drift zone is achieved with simultaneous formation of highly doped pn junctions in charge compensation areas at the boundaries of the respective epitaxial layers.
In einem abschließenden Verfahrensschritt g) wird mindestens eine abschließende Epitaxieschicht ohne Einbringen einer pn-Übergangsstruktur durchgeführt.In a final one Process step g) is at least one final epitaxial layer without introducing a pn junction structure carried out.
Dieses Verfahren hat den Vorteil, dass in jeder Epitaxieschicht ein pn-Übergang mit hoch dotierten Störstellenkonzentrationen hergestellt wird, so dass nach Abschluss aller Epitaxieschichten eine Mehrzahl von gestapelten pn-Übergängen in den Ladungskompensationsbereichen zur Verfügung steht. Dabei werden die Dicken der Epitaxieschicht und die Dicke der hochdotierten komplementär dotierten Zone, sowie der in diesen Zonen hergestellten hochdotierten Bereiche des ersten Leitungstyps derart aufeinander abgestimmt, dass die Dicke einer pn-Übergangsstruktur vorzugsweise kleiner ist, als die Dicke einer Epitaxieschicht.This Method has the advantage that in each epitaxial layer a pn junction with highly doped impurity concentrations is produced, so that after completion of all epitaxial layers a plurality of stacked pn junctions in the charge compensation regions to disposal stands. The thicknesses of the epitaxial layer and the thickness become the highly doped complementary doped zone, as well as the highly doped produced in these zones Areas of the first conductivity type are coordinated with each other, that the thickness of a pn junction structure is preferably smaller than the thickness of an epitaxial layer.
Neben den oben bereits beschriebenen Vorteilen der mit einem derartigen Verfahren hergestellten Halbleiterleistungsbauelemente kommt hinzu, dass das Abscheiden von Epitaxieschichten ein gut beherrschter Prozess der Halbleitertechnologie ist, und auch das Dotieren und Ionenimplantieren von Störstellen in derartige Epitaxieschichten präzise beherrschbar ist. Somit kann mit einem derartigen Stapel von pn-Übergängen zuverlässig eine Stapelung von Dioden innerhalb des Halbleiterkörpers erfolgen, die mit dem Aufbringen der für die Driftzonen erforderlichen Epitaxieschichten entstehen.Next the advantages already described above with such Method produced semiconductor power devices is added that The deposition of epitaxial layers is a well-controlled process semiconductor technology, and also doping and ion implantation of impurities is precisely controlled in such epitaxial layers. Consequently can reliably stack up diodes with such a stack of pn junctions within the semiconductor body done with the application of the required for the drift zones Epitaxial layers arise.
Dabei werden in einer bevorzugten Durchführung des Verfahrens als Störstellenelemente des komplementären Leitungstyps Störstellenelemente implantiert, deren Diffusionskoeffizient größer ist als der Diffusionskoeffizient der Störstellenelemente des ersten Leitungstyps zur Ausbildung von pn-Übergängen in den Leitungskompensationsbereichen. Mit einem derartigen Unterschied in den Diffusionskoeffizienten zwischen den Störstellen für die unterschiedlichen Leitungstypen ist der Vorteil verbunden, dass beim Ionenimplantieren der Störstellen ein und die selbe Maske eingesetzt werden kann, um selektiv nur an den Stellen Störstellen einzubringen, an denen pn-Übergänge entstehen sollen. Bei der anschließenden bzw. nachfolgenden Aufbringung einer Epitaxieschicht werden Temperaturen erreicht, die dafür sorgen, dass die Störstellen mit höherem Diffusionskoeffizienten tiefer eindiffundieren, als die Störstellen mit einem niedrigeren Diffusionskoeffizienten, so dass sich automatisch beim Aufbringen der nachfolgenden Epitaxieschicht eine pn-Übergangsstruktur in der vorhergehend selektiv dotierten und ionenimplantierten Epitaxieschicht einstellt.there are used in a preferred implementation of the method as impurity elements of the complementary Conductivity type impurity elements implanted, whose diffusion coefficient is greater as the diffusion coefficient of the impurity elements of the first Line type for forming pn junctions in the line compensation areas. With such a difference in the diffusion coefficient between the defects for the Different types of lines have the advantage that when Ion implantation of the impurities one and the same mask can be used to selectively only on the bodies impurities bring in, where pn transitions arise should. In the subsequent or subsequent application of an epitaxial layer become temperatures achieved that make that the impurities with higher Diffusion coefficients diffuse deeper than the impurities with a lower diffusion coefficient, so that automatically upon application of the subsequent epitaxial layer, a pn junction structure in the previously selectively doped and ion implanted epitaxial layer established.
In einer weiteren bevorzugten Durchführungsform des Verfahrens werden die Störstellenelemente des komplementären Leitungstyps mit einer höheren Eindringtiefe in eine Epitaxieschicht implantiert, als die Störstellen des ersten Leitungstyps zur Ausbildung der pn-Übergänge innerhalb der Ladungskompensationsbereiche. Eine derartig unterschiedlich tiefe Implantation der Störstellen zur Ausbildung von pn-Übergängen in Epitaxieschichten ist dann erforderlich, wenn die Diffusionskoeffizienten der beiden Dotierstoffelemente etwa die gleiche Größenordnung aufweisen. Andererseits kann es auch von Vorteil sein, eine unterschiedliche Eindringtiefe bei der Ionenimplantation vorzusehen, um sicherzustellen, dass sich entsprechende lokal, voneinander getrennte p- und n-Gebiete für eine pn-Übergangsstruktur ausbilden.In Another preferred embodiment of the method the impurity elements of the complementary Conductivity type with a higher Penetration depth implanted in an epitaxial layer, as the impurities of the first conductivity type for forming the pn junctions within the charge compensation regions. Such a different depth implantation of impurities for the formation of pn junctions in Epitaxial layers is required when the diffusion coefficient of the have two dopant elements about the same order of magnitude. on the other hand It may also be advantageous to have a different penetration depth the ion implantation to ensure that corresponding locally separated p and n regions for a pn junction structure form.
Zur Herstellung eines MOSFETs wird eine Source-Gate-Struktur in die abschließende, von vergrabenen pn-Übergängen freie Epitaxieschicht eingebracht, soweit es die Ausbildung einer Bodyzone des komplementären Leitungstyps und einer hoch dotierten Sourceanschlusszone des ersten Leitungstyps betrifft. Auf dieser abschließenden Epitaxieschicht wird für eine Source-Gate-Struktur anschließend ein Gateoxid und ein Gateanschlussmaterial als Gateelektrode aufgetragen. Mit einem derartigen Verfahren wird eine planare Source-Gate-Struktur hergestellt.to Manufacturing a MOSFET will be a source-gate structure in the final, free from buried pn junctions Epitaxial layer introduced, as far as the formation of a body zone of the complementary Conductivity type and a highly doped source terminal zone of the first Type of line concerns. On this final epitaxial layer becomes for one Then the source-gate structure a gate oxide and a gate material are applied as a gate electrode. With such a method becomes a planar source-gate structure produced.
Für eine Trenchgatestruktur ist es erforderlich, einen Graben, der die Bodyzone durchdringt herzustellen, auf dessen Wänden anschließend das Gateoxid erzeugt wird, so dass abschließend die Grabenstruktur mit dem Gateelektrodenmaterial, vorzugsweise aus Polysilizium, aufgefüllt werden kann. Das Herstellen von Trenchgateeletroden hat den Vorteil, dass die Kanalweite deutlich vergrößert werden kann, gegenüber einer planaren Gateanschlussstruktur.For a trench gate structure it is necessary to create a trench that permeates the bodyzone, on its walls subsequently the gate oxide is generated, so that finally the trench structure with the gate electrode material, preferably made of polysilicon, are filled can. The manufacture of trench gate troughs has the advantage that the channel width can be increased significantly, across from a planar gate connection structure.
Für die Herstellung eines IGBT wird anstelle eines hochdotierten Substrats gleichen Leitungstyps wie die Driftstrecke, ein Substrat von komplementärem Leitungstyp zur Ausbildung eines Emitterbereichs eingesetzt.For the production an IGBT will be the same as a heavily doped substrate Conductivity type such as the drift path, a substrate of complementary conductivity type used to form an emitter region.
Die Erfindung wird nun anhand der beigefügten Figuren näher erläutert.The The invention will now be described with reference to the accompanying figures.
Im
Falle des hier gezeigten MOSFET
Diese
Driftzonen
Die
mindestens eine abschließende
Epitaxieschicht x+1 weist keine Ladungskompensationsbereiche auf,
sondern dient dazu, eine p-leitende Bodyzone und eine hochdotierte
n+-leitende Anschlusszone für die Sourceelektrode
S bereitzustellen. Auf der Hauptoberseite
Anstelle der hier gezeigten planaren Gatestruktur kann die Erfindung auch bei Bauelementen verwendet werden, die eine Trench-Gatestruktur aufweisen.Instead of The planar gate structure shown here may also be the invention used in devices that have a trench gate structure exhibit.
Die
Eine
andere Möglichkeit
besteht darin, die Dotierstoffelelemente für die p+-leitende
Zone
- 11
- HalbleiterleistungsbauelementSemiconductor power device
- 22
- LadungskompensationsstrukturCharge compensation structure
- 33
- HalbleiterkörperSemiconductor body
- 44
- Driftstreckedrift
- 55
- erste Elektrodefirst electrode
- 66
- p-leitende BodyzoneP-type Body zone
- 77
- Oberseite des Halbleiterleistungsbauelementstop of the semiconductor power device
- 88th
- zweite Elektrodesecond electrode
- 99
- Rückseite des Halbleiterleistungsbauelementsback of the semiconductor power device
- 1010
- pn-Übergangsstrukturpn junction structure
- 1111
- Driftzonedrift region
- 1212
- LeistungskompensationsbereichPower factor correction area
- 13a, 13b13a, 13b
- pn-Übergangpn junction
- 1414
- hochdotierter p+-leitende Zonehighly doped p + -type zone
- 1515
- MOS-FeldeffektleistungstransistorMOS field-effect power transistor
- 1616
- hochleitender n+-leitende Zonehighly conductive n + -type zone
- 1717
- Substratsubstratum
- 18 bis 2518 to 25
- Epitaxieschichtenepitaxial layers
- 2626
- Hauptoberseite des HalbleiterkörpersMain top of the semiconductor body
- 2727
- planare Gatestrukturplanar gate structure
- 2828
- Source-Gate-StrukturSource-gate structure
- 2929
- SourceanschlusszoneSource terminal zone
- 3030
- HonigwabenstrukturHoneycomb structure
- 3131
- Rückseite des Halbleiterkörpersback of the semiconductor body
- 3232
- Metallisierungmetallization
- 3333
- Verdrahtungsleitungenwiring lines
- 3434
- einzelne Gateelektrodeseparate gate electrode
- 3535
- Gateoxidgate oxide
- 3636
- Oberseite der n-Epitaxieschichttop the n-epitaxial layer
- bb
- Breite einer Driftzonewidth a drift zone
- ff
- flächige Erstreckungextensive extension
- hH
- vertikale Dicke einer Driftzonevertical Thickness of a drift zone
- he h e
- Dicke der Summe der Epitaxieschichtenthickness the sum of the epitaxial layers
- h13 bis hx+1 h 13 to h x + 1
- Dicke der unterschiedlichen Epitaxieschichtenthickness of different epitaxial layers
- xx
- abschließende Epitaxieschichtfinal epitaxial layer
- x+1x + 1
- abschließende Epitaxieschichtfinal epitaxial layer
- DD
- Drainelektrodedrain
- GG
- Gateelektrodegate electrode
- SS
- Sourceelektrodesource electrode
Claims (36)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE102005048447A DE102005048447B4 (en) | 2005-10-07 | 2005-10-07 | Semiconductor power device with charge compensation structure and method of making the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE102005048447A DE102005048447B4 (en) | 2005-10-07 | 2005-10-07 | Semiconductor power device with charge compensation structure and method of making the same |
Publications (2)
Publication Number | Publication Date |
---|---|
DE102005048447A1 true DE102005048447A1 (en) | 2007-04-19 |
DE102005048447B4 DE102005048447B4 (en) | 2007-07-19 |
Family
ID=37896277
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE102005048447A Expired - Fee Related DE102005048447B4 (en) | 2005-10-07 | 2005-10-07 | Semiconductor power device with charge compensation structure and method of making the same |
Country Status (1)
Country | Link |
---|---|
DE (1) | DE102005048447B4 (en) |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102006061994A1 (en) * | 2006-12-21 | 2008-07-17 | Infineon Technologies Austria Ag | Charge compensation device with a drift path between two electrodes and method for producing the same |
DE102007018631A1 (en) * | 2007-04-19 | 2008-10-30 | Infineon Technologies Austria Ag | Semiconductor device with compensation zones and discharge structures for the compensation zones |
US7781842B2 (en) | 2007-04-30 | 2010-08-24 | Infineon Technologies Austria Ag | Semiconductor device and method for producing it |
US7880200B2 (en) | 2007-09-28 | 2011-02-01 | Infineon Technologies Austria Ag | Semiconductor device including a free wheeling diode |
EP2884538A1 (en) * | 2013-12-16 | 2015-06-17 | ABB Technology AB | Power semiconductor device |
SE1751138A1 (en) * | 2017-09-15 | 2019-03-16 | Ascatron Ab | A method for manufacturing a grid |
SE1751137A1 (en) * | 2017-09-15 | 2019-03-16 | Ascatron Ab | A double grid structure |
DE102015107103B4 (en) | 2014-05-15 | 2024-10-02 | Infineon Technologies Ag | bipolar transistor with insulated gate electrode |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4893160A (en) * | 1987-11-13 | 1990-01-09 | Siliconix Incorporated | Method for increasing the performance of trenched devices and the resulting structure |
US5282018A (en) * | 1991-01-09 | 1994-01-25 | Kabushiki Kaisha Toshiba | Power semiconductor device having gate structure in trench |
DE19848828C2 (en) * | 1998-10-22 | 2001-09-13 | Infineon Technologies Ag | Semiconductor device with low forward voltage and high blocking capability |
US6573558B2 (en) * | 2001-09-07 | 2003-06-03 | Power Integrations, Inc. | High-voltage vertical transistor with a multi-layered extended drain structure |
US6608350B2 (en) * | 2000-12-07 | 2003-08-19 | International Rectifier Corporation | High voltage vertical conduction superjunction semiconductor device |
US20040084721A1 (en) * | 2002-11-05 | 2004-05-06 | Fairchild Semiconductor Corporation | Trench structure having one or more diodes embedded therein adjacent a PN junction and method of forming the same |
DE10340131A1 (en) * | 2003-08-28 | 2005-04-07 | Infineon Technologies Ag | Semiconductor power device with charge compensation structure and monolithic integrated circuit, and method for its production |
-
2005
- 2005-10-07 DE DE102005048447A patent/DE102005048447B4/en not_active Expired - Fee Related
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4893160A (en) * | 1987-11-13 | 1990-01-09 | Siliconix Incorporated | Method for increasing the performance of trenched devices and the resulting structure |
US5282018A (en) * | 1991-01-09 | 1994-01-25 | Kabushiki Kaisha Toshiba | Power semiconductor device having gate structure in trench |
DE19848828C2 (en) * | 1998-10-22 | 2001-09-13 | Infineon Technologies Ag | Semiconductor device with low forward voltage and high blocking capability |
US6608350B2 (en) * | 2000-12-07 | 2003-08-19 | International Rectifier Corporation | High voltage vertical conduction superjunction semiconductor device |
US6573558B2 (en) * | 2001-09-07 | 2003-06-03 | Power Integrations, Inc. | High-voltage vertical transistor with a multi-layered extended drain structure |
US20040084721A1 (en) * | 2002-11-05 | 2004-05-06 | Fairchild Semiconductor Corporation | Trench structure having one or more diodes embedded therein adjacent a PN junction and method of forming the same |
DE10340131A1 (en) * | 2003-08-28 | 2005-04-07 | Infineon Technologies Ag | Semiconductor power device with charge compensation structure and monolithic integrated circuit, and method for its production |
Cited By (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102006061994A1 (en) * | 2006-12-21 | 2008-07-17 | Infineon Technologies Austria Ag | Charge compensation device with a drift path between two electrodes and method for producing the same |
US7968919B2 (en) | 2006-12-21 | 2011-06-28 | Infineon Technologies Austria Ag | Integrated circuit including a charge compensation component |
DE102006061994B4 (en) * | 2006-12-21 | 2011-05-05 | Infineon Technologies Austria Ag | Charge compensation device with a drift path between two electrodes and method for producing the same |
US7750397B2 (en) | 2007-04-19 | 2010-07-06 | Infineon Technologies Austria Ag | Semiconductor component including compensation zones and discharge structures for the compensation zones |
DE102007018631B4 (en) * | 2007-04-19 | 2009-01-22 | Infineon Technologies Austria Ag | Semiconductor device with compensation zones and discharge structures for the compensation zones |
DE102007018631A1 (en) * | 2007-04-19 | 2008-10-30 | Infineon Technologies Austria Ag | Semiconductor device with compensation zones and discharge structures for the compensation zones |
US7781842B2 (en) | 2007-04-30 | 2010-08-24 | Infineon Technologies Austria Ag | Semiconductor device and method for producing it |
US7880200B2 (en) | 2007-09-28 | 2011-02-01 | Infineon Technologies Austria Ag | Semiconductor device including a free wheeling diode |
DE102008045488B4 (en) * | 2007-09-28 | 2014-12-04 | Infineon Technologies Austria Ag | Semiconductor device and method of making the same |
EP2884538A1 (en) * | 2013-12-16 | 2015-06-17 | ABB Technology AB | Power semiconductor device |
DE102015107103B4 (en) | 2014-05-15 | 2024-10-02 | Infineon Technologies Ag | bipolar transistor with insulated gate electrode |
SE1751138A1 (en) * | 2017-09-15 | 2019-03-16 | Ascatron Ab | A method for manufacturing a grid |
SE1751137A1 (en) * | 2017-09-15 | 2019-03-16 | Ascatron Ab | A double grid structure |
SE541290C2 (en) * | 2017-09-15 | 2019-06-11 | Ascatron Ab | A method for manufacturing a grid |
Also Published As
Publication number | Publication date |
---|---|
DE102005048447B4 (en) | 2007-07-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE102008039845B4 (en) | IGBT with a semiconductor body | |
DE19539541B4 (en) | Lateral trench MISFET and process for its preparation | |
DE112016003510B4 (en) | SEMICONDUCTOR DEVICE AND METHOD FOR PRODUCING A SEMICONDUCTOR DEVICE | |
DE102007030755B3 (en) | Semiconductor device having a trench edge having edge and method for producing a border termination | |
DE102009038731B4 (en) | Semiconductor component with charge carrier compensation structure and method for manufacturing a semiconductor component | |
DE102010036501B4 (en) | Semiconductor device with a floating semiconductor zone and integrated circuit | |
DE69936050T2 (en) | GRABEN-GATE SEMICONDUCTOR COMPONENTS AND METHOD FOR THE PRODUCTION THEREOF | |
EP1114466B1 (en) | High-voltage semiconductor component | |
DE10066412B4 (en) | Semiconductor component and method for its production | |
EP1408554B1 (en) | Field effect controlled semiconductor component | |
DE10205345B9 (en) | Semiconductor device | |
DE69628633T2 (en) | Insulated gate semiconductor device and manufacturing method | |
DE19949364B4 (en) | Semiconductor device with MOS-gate control and trench structure and method of manufacture | |
DE19701189B4 (en) | Semiconductor device | |
DE69735349T2 (en) | TRIANGLE DIGITIZED TRANSISTOR TRANSISTOR | |
DE102007029121B3 (en) | Method for producing a semiconductor component, and semiconductor component | |
DE102019111308A1 (en) | SILICON CARBIDE SEMICONDUCTOR ELEMENT | |
DE102009022032B4 (en) | Semiconductor device with switching electrode and gate electrode and method for switching a semiconductor device | |
DE112011104322T5 (en) | Semiconductor device and method for manufacturing a semiconductor device | |
DE102005048447B4 (en) | Semiconductor power device with charge compensation structure and method of making the same | |
DE19811297A1 (en) | Avalanche breakdown resistant MOS devices | |
DE19702102A1 (en) | Semiconductor device and method of manufacturing the semiconductor device | |
DE102005052731A1 (en) | Silicon carbide semiconductor device and method of manufacturing the same | |
EP0748520B1 (en) | Silicon carbide-based mis structure with high latch-up resistance | |
DE102004041198B4 (en) | Lateral semiconductor device with a field electrode and a discharge structure |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
8364 | No opposition during term of opposition | ||
R119 | Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee |