DE102005041321B4 - Grave structure semiconductor devices - Google Patents

Grave structure semiconductor devices Download PDF

Info

Publication number
DE102005041321B4
DE102005041321B4 DE102005041321A DE102005041321A DE102005041321B4 DE 102005041321 B4 DE102005041321 B4 DE 102005041321B4 DE 102005041321 A DE102005041321 A DE 102005041321A DE 102005041321 A DE102005041321 A DE 102005041321A DE 102005041321 B4 DE102005041321 B4 DE 102005041321B4
Authority
DE
Germany
Prior art keywords
trench structure
region
field electrode
area
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE102005041321A
Other languages
German (de)
Other versions
DE102005041321A1 (en
Inventor
Dr. Hirler Franz
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE102005041321A priority Critical patent/DE102005041321B4/en
Publication of DE102005041321A1 publication Critical patent/DE102005041321A1/en
Application granted granted Critical
Publication of DE102005041321B4 publication Critical patent/DE102005041321B4/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/404—Multiple field plate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/512—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being parallel to the channel plane

Abstract

Grabenstrukturhalbleitereinrichtung (10),
– bei welcher ein Halbleitermaterialbereich (20) mit einem Oberflächenbereich (20a) ausgebildet ist,
– bei welcher im Halbleitermaterialbereich (20) mindestens eine Grabenstruktur (30) mit einem Wandbereich (30w) und einem Bodenbereich (30b) ausgebildet ist,
– bei welcher im Inneren (30i) der Grabenstruktur (30) eine Elektrodenanordnung (50) mit einer Mehrzahl von Feldelektrodeneinrichtungen (FP1, ..., FP4) ausgebildet ist, die über einen Isolationsbereich (40, 41, 42) zueinander und zum Wandbereich (30w) der Grabenstruktur (30) beabstandet und elektrisch isoliert sind,
– bei welcher Paare (FPj, FPj+1) räumlich direkt benachbarter und in einem gemeinsamen Grenzflächenbereich (Ij) aneinander angrenzender und einander gegenüberstehender Feldelektrodeneinrichtungen (FP1, ..., FP1) relativ zueinander gezielt mit unterschiedlich starker paarweiser elektrischer Kopplung zwischen den Feldelektrodeneinrichtungen (FPj, FPj+1) der Paare (FPj, FPj+1) räumlich direkt benachbarter und in einem gemeinsamen Grenzflächenbereich (Ij) aneinander angrenzender und einander gegenüberstehender Feldelektrodeneinrichtungen (FP1, ..., FP4) aneinander ausgebildet sind,
– bei welcher die unterschiedlich starke...Trench structure semiconductor device (10),
In which a semiconductor material region (20) is formed with a surface region (20a),
In which at least one trench structure (30) having a wall region (30w) and a bottom region (30b) is formed in the semiconductor material region (20),
- In which in the interior (30 i ) of the trench structure (30), an electrode assembly (50) with a plurality of field electrode means (FP 1 , ..., FP 4 ) is formed over an isolation region (40, 41, 42) to each other and spaced apart from the wall region (30w) of the trench structure (30) and electrically insulated,
- in which pairs (FP j , FP j + 1 ) spatially directly adjacent and in a common interface region (I j ) adjacent and opposing field electrode devices (FP 1 , ..., FP 1 ) relative to each other specifically with different strong pairwise electrical Coupling between the field electrode devices (FP j , FP j + 1 ) of the pairs (FP j , FP j + 1 ) of spatially directly adjacent and opposing field electrode devices (FP 1 , ...,) in a common interface region (I j ) FP 4 ) are formed on each other,
- in which the different strengths ...

Figure 00000001
Figure 00000001

Description

Die vorliegende Erfindung betrifft Grabenstrukturhalbleitereinrichtungen. Solche Grabenstrukturhalbleitereinrichtungen werden insbesondere u. a. bei Feldplattentrenchtransistoren mit potentialfreien oder floatenden Feldplatten oder Feldelektrodeneinrichtungen und variierter oder variierender elektrischer Kopplung zwischen den Feldplatten oder Feldelektrodeneinrichtungen bzw. zwischen den Feldplatten oder Feldelektroden und der Driftstrecke verwendet.The present invention relates to trench structure semiconductor devices. Such trench structure semiconductor devices are in particular u. a. used in Feldplattentrenchtransistoren with floating or floating field plates or field electrode means and varied or varying electrical coupling between the field plates or field electrode means or between the field plates or field electrodes and the drift path.

Bei der Weiterentwicklung moderner Halbleitertechnologien werden vermehrt auch so genannte Grabenstrukturhalbleitereinrichtungen oder Bauelemente mit Grabenstruktur oder Trenchstruktur eingesetzt. Die dabei in einem Halbleitermaterialbereich vorgesehenen Grabenstrukturen oder Trenches können Hauptelektrodeneinrichtungen oder Steuerelektrodeneinrichtungen enthalten. Darüber hinaus oder alternativ dazu ist es auch denkbar, dass in den jeweiligen Grabenstrukturen oder Trenches auch so genannte Feldplatten oder Feldelektrodeneinrichtungen vorgesehen werden. Diese können, auch wenn sie durch entsprechende Isolationsbereiche von den Wandbereichen oder Bodenbereichen der Grabenstruktur räumlich beabstandet und elektrisch isoliert ausgebildet sind, dort die Umgebung im angrenzenden und zur Grabenstruktur benachbarten Halbleitermaterialbereich elektrisch beeinflussen. Auf diese Art und Weise kann durch das Vorsehen entsprechender Feldplatten oder Feldelektrodeneinrichtungen entsprechenden Halbleitereinrichtungen oder Bauteilen eine bestimmte Charakteristik aufgeprägt oder aufmoduliert werden.In the further development of modern semiconductor technologies, so-called trench structure semiconductor devices or components with trench structure or trench structure are increasingly being used. The trench structures or trenches provided in a semiconductor material region may include main electrode devices or control electrode devices. In addition or alternatively, it is also conceivable for so-called field plates or field electrode devices to be provided in the respective trench structures or trenches. These can, even if they are spatially separated and electrically insulated from the wall regions or bottom regions of the trench structure by corresponding isolation regions, there electrically influence the environment in the adjacent semiconductor material region adjacent to the trench structure. In this way, a specific characteristic can be impressed or modulated by the provision of corresponding field plates or field electrode devices corresponding semiconductor devices or components.

Insbesondere ist es ein Ziel, die Feldverteilung der Driftstrecke im Sperrfall zu optimieren und so eine größere Sperrfähigkeit zu erreichen.In particular, it is an aim to optimize the field distribution of the drift path in the blocking case and thus to achieve a greater blocking capability.

Bei der Wirkungsweise der Feldplatten oder Feldelektrodeneinrichtungen, kommt es maßgeblich auf die Kopplung an den umgebenden Halbleitermaterialbereich aber auch auf die Kopplung an die weiteren Elektrodeneinrichtungen, z. B. Steuerelektroden oder Hauptelektroden, aber gerade auch oft auf die elektrische Kopplung einer gegebenen Feldplatte oder Feldelektrodeneinrichtung auf die weiteren Feldplatten oder Feldelektrodeneinrichtungen an.In the mode of operation of the field plates or field electrode devices, it is crucial to the coupling to the surrounding semiconductor material area but also to the coupling to the other electrode devices, for. As control electrodes or main electrodes, but just also often on the electrical coupling of a given field plate or field electrode device to the other field plates or field electrode devices.

Unter einer Kopplung soll vorangehend und nachfolgend unter anderem auch die Beeinflussung des elektrischen Potentials auf benachbarten Feldplatten oder Halbleiterbereichen durch das Potential einer bestimmten Feldplatte aufgrund der Kapazität zwischen beiden verstanden werden.The term "coupling" is intended above and below to mean inter alia also the influencing of the electrical potential on adjacent field plates or semiconductor regions by the potential of a specific field plate due to the capacitance between the two.

Der Erfindung liegt die Aufgabe zugrunde, eine Grabenstrukturhalbleitereinrichtung anzugeben, bei welcher vorgesehene Feldelektroden in einer Grabenstruktur eine besonders gut einstellbare und das übliche Maß übersteigende angepasste elektrische Kopplung aneinander aufweisen.The invention has for its object to provide a trench structure semiconductor device, in which provided field electrodes in a trench structure have a particularly well adjustable and the usual degree exceeding matched electrical coupling to each other.

Gelöst wird die der Erfindung zugrunde liegende Aufgabe bei einer Grabenstrukturhalbleitereinrichtung gemäß einem ersten Aspekt der vorliegenden Erfindung einerseits erfindungsgemäß durch die Merkmale des unabhängigen Patentanspruchs 1. Gelöst wird die der Erfindung zugrunde liegende Aufgabe bei einer Grabenstrukturhalbleitereinrichtung gemäß einem zweiten Aspekt der vorliegenden Erfindung andererseits erfindungsgemäß durch die Merkmale des unabhängigen Patentanspruchs 26. Vorteilhafte Weiterbildungen der erfindungsgemäßen Grabenstrukturhalbleitereinrichtung sind jeweils Gegenstand der abhängigen Unteransprüche.The problem underlying the invention in a trench structure semiconductor device according to a first aspect of the present invention on the one hand according to the invention by the features of independent claim 1. solves the problem underlying the invention in a trench structure semiconductor device according to a second aspect of the present invention on the other hand according to the invention by the Features of the independent claim 26. Advantageous developments of the trench structure semiconductor device according to the invention are each the subject of the dependent subclaims.

Es wird gemäß einem ersten Aspekt von einer Grabenstrukturhalbleitereinrichtung ausgegangen, bei welcher ein Halbleitermaterialbereich mit einem Oberflächenbereich ausgebildet ist, bei welcher im Halbleitermaterialbereich mindestens eine Grabenstruktur mit einem Wandbereich und einem Bodenbereich ausgebildet ist, bei welcher im Inneren der Grabenstruktur eine Elektrodenanordnung mit einer Mehrzahl über einen Isolationsbereich zueinander und zum Wandbereich der Grabenstruktur der Grabenstruktur beabstandet und elektrisch isolierter eine Mehrzahl Feldelektrodeneinrichtungen ausgebildet ist und bei welcher:

  • (a) Paare räumlich direkt benachbarter und in einem gemeinsamen Grenzflächenbereich aneinander angrenzender und einander gegenüberstehender Feldelektrodeneinrichtungen relativ zueinander gezielt mit unterschiedlich starker paarweiser elektrischer Kopplung zwischen den Feldelektrodeneinrichtungen der Paare räumlich direkt benachbarter und in einem gemeinsamen Grenzflächenbereich aneinander angrenzender und einander gegenüberstehender Feldelektrodeneinrichtungen aneinander und/oder
  • (b) unterschiedliche Feldelektrodeneinrichtungen (FP1, ..., FP4) mit unterschiedlich starker elektrischer Kopplung an den Halbleitermaterialbereich (20) außerhalb der Grabenstruktur (30)
ausgebildet sind.According to a first aspect, a trench structure semiconductor device is assumed in which a semiconductor material region is formed with a surface region in which at least one trench structure having a wall region and a bottom region is formed in the semiconductor material region, in which an electrode arrangement having a plurality in the interior of the trench structure Insulation area spaced from each other and to the wall portion of the trench structure of the trench structure and electrically isolated a plurality of field electrode means is formed and in which:
  • (a) pairs directly adjacent to each other and in a common interface area together adjacent and opposing field electrode devices relative to each other specifically with different strong pairwise electrical coupling between the field electrode devices of the pairs of spatially directly adjacent and in a common interface area adjacent and opposing field electrode devices to each other and / or
  • (b) different field electrode devices (FP1, ..., FP4) with different degrees of electrical coupling to the semiconductor material region ( 20 ) outside the trench structure ( 30 )
are formed.

Es ist somit eine erste Idee, Paare räumlich direkt benachbarter und in einem gemeinsamen Grenzflächenbereich aneinander angrenzender und einander gegenüberstehender Feldelektrodeneinrichtungen relativ zueinander gezielt mit unterschiedlich starker paarweiser elektrischer Kopplung zwischen den Feldelektrodeneinrichtungen der Paare räumlich direkt benachbarter und in einem gemeinsamen Grenzflächenbereich aneinander angrenzender und einander gegenüberstehender Feldelektrodeneinrichtungen aneinander auszubilden.It is therefore a first idea, pairs of directly adjacent and in a common interface area adjacent and opposing field electrode devices relative to each other specifically with different strong pairwise electrical coupling between the field electrode devices of the pairs spatially directly adjacent and in a common interface area adjacent and opposing field electrode devices to train together.

Bei dieser Grabenstrukturhalbleitereinrichtung ist es vorgesehen, dass sämtliche Paare räumlich direkt benachbarter und in einem gemeinsamen Grenzflächenbereich aneinander angrenzender und einander gegenüberstehender Feldelektrodeneinrichtungen relativ zueinander mit unterschiedlich starker paarweiser elektrischer Kopplung zwischen den Feldelektrodeneinrichtungen der Paare räumlich direkt benachbarter und in einem gemeinsamen Grenzflächenbereich aneinander angrenzender und einander gegenüberstehender Feldelektrodeneinrichtungen aneinander ausgebildet sind.In this trench structure semiconductor device, it is provided that all pairs of spatially directly adjacent and mutually adjacent field electrode devices adjoining one another in a common interface region are spatially directly adjacent to one another and with different strong pairwise electrical coupling between the field electrode devices of the pairs and adjacent to one another and facing each other in a common interface region Field electrode devices are formed together.

Alternativ oder zusätzlich ist es vorgesehen, dass die unterschiedlich starke paarweise elektrische Kopplung zwischen den Feldelektrodeneinrichtungen der Paare räumlich direkt benachbarter und in einem gemeinsamen Grenzflächenbereich aneinander angrenzender und einander gegenüberstehender Feldelektrodeneinrichtungen über eine entsprechend unterschiedlich stark ausgebildete absolute Kapazität und/oder flächenspezifische Kapazität zwischen den Feldelektrodeneinrichtungen der Paare räumlich direkt benachbarter und in einem gemeinsamen Grenzflächenbereich aneinander angrenzender und einander gegenüberstehender Feldelektrodeneinrichtungen aneinander ausgebildet ist.Alternatively or additionally, it is provided that the differently strong pairwise electrical coupling between the field electrode devices of the pairs of spatially directly adjacent and mutually adjacent field electrode devices in a common interface region via a correspondingly different strong trained absolute capacity and / or area-specific capacity between the field electrode means Pairs of spatially directly adjacent and in a common interface area adjacent and opposing field electrode devices are formed together.

Alternativ oder zusätzlich ist es vorgesehen, dass die unterschiedlich starke paarweise elektrische Kopplung zwischen den Feldelektrodeneinrichtungen der Paare räumlich direkt benachbarter und in einem gemeinsamen Grenzflächenbereich aneinander angrenzender und einander gegenüberstehender Feldelektrodeneinrichtungen über eine entsprechend unterschiedlich stark ausgebildete absolute Kapazität und/oder flächenspezifische Kapazität zwischen den Feldelektrodeneinrichtungen der Paare räumlich direkt benachbarter und in einem gemeinsamen Grenzflächenbereich aneinander angrenzender und einander gegenüberstehender Feldelektrodeneinrichtungen ausgebildet ist.Alternatively or additionally, it is provided that the differently strong pairwise electrical coupling between the field electrode devices of the pairs of spatially directly adjacent and mutually adjacent field electrode devices in a common interface region via a correspondingly different strong trained absolute capacity and / or area-specific capacity between the field electrode means Couples spatially directly adjacent and in a common interface area adjacent and opposing field electrode devices is formed.

Alternativ oder zusätzlich ist es vorgesehen, dass die unterschiedlich starke paarweise elektrische Kopplung und insbesondere die entsprechend unterschiedlich stark ausgebildete flächenspezifische Kapazität zwischen den Feldelektrodeneinrichtungen der Paare räumlich direkt benachbarter und in einem gemeinsamen Grenzflächenbereich aneinander angrenzender und einander gegenüberstehender Feldelektrodeneinrichtungen über entsprechend unterschiedlich vorgesehene Isolationsbereiche zwischen den Feldelektrodeneinrichtungen der Paare räumlich direkt benachbarter und in einem gemeinsamen Grenzflächenbereich aneinander angrenzender und einander gegenüberstehender Feldelektrodeneinrichtungen ausgebildet ist.Alternatively or additionally, it is provided that the differently strong pair-wise electrical coupling and in particular the correspondingly differently designed area-specific capacitance between the field electrode devices of the pairs of spatially directly adjacent and in a common interface area adjacent and opposing field electrode means correspondingly differently provided isolation regions between the field electrode means the pair of spatially directly adjacent and in a common interface area adjacent to each other and opposing field electrode means is formed.

In diesem Fall kann es von weiterem Vorteil sein, wenn es vorgesehen ist, dass die unterschiedlich ausgebildeten Isolationsbereiche zwischen den Feldelektrodeneinrichtungen der Paare räumlich direkt benachbarter und in einem gemeinsamen Grenzflächenbereich aneinander angrenzender und einander gegenüberstehender Feldelektrodeneinrichtungen über unterschiedliche Dielektrizitätskonstanten der den ausgebildeten Isolationsbereichen zugrunde liegenden Dielektrika ausgebildet sind.In this case, it can be of further advantage if it is provided that the differently configured isolation regions are formed between the field electrode devices of the pairs of adjacent directly adjacent and opposing field electrode devices in a common interface region over different dielectric constants of the dielectrics underlying the formed isolation regions are.

Bei den beiden zuletzt beschriebenen Fällen kann es unter Umständen weiter bevorzugt sein, dass die unterschiedlich ausgebildeten Isolationsbereiche zwischen den Feldelektrodeneinrichtungen der räumlich direkt benachbarter und in einem gemeinsamen Grenzflächenbereich aneinander angrenzender und einander gegenüberstehender Feldelektrodeneinrichtungen über unterschiedliche Schichtstärken der den ausgebildeten Isolationsbereiche zugrunde liegenden Dielektrika ausgebildet sind.In the two last-described cases, under certain circumstances, it may be further preferred for the differently formed isolation regions to be formed between the field electrode devices of the spatially directly adjacent and opposing field electrode devices in a common interface region over different layer thicknesses of the dielectrics underlying the formed isolation regions.

Bei einer Fortentwicklung der Grabenstrukturhalbleitereinrichtung ist es alternativ oder zusätzlich vorgesehen, dass die unterschiedlich starke paarweise elektrische Kopplung zwischen den Feldelektrodeneinrichtungen der Paare räumlich direkt benachbarter und in einem gemeinsamen Grenzflächenbereich aneinander angrenzender und einander gegenüberstehender Feldelektrodeneinrichtungen über eine Variation mindestens einer der sich in einem gemeinsamen Grenzflächenbereich gegenüberstehenden Grenzflächen räumlich direkt benachbarter und aneinander angrenzender Feldelektrodeneinrichtungen im Grenzflächenbereich der jeweiligen Paare räumlich direkt benachbarter und im gemeinsamen Grenzflächenbereich aneinander angrenzender und einander gegenüberstehender Feldelektrodeneinrichtungen ausgebildet ist, insbesondere über eine Variation der Überlappfläche der sich in einem gemeinsamen Grenzflächenbereich gegenüberstehenden Grenzflächen.In a further development of the trench structure semiconductor device, it is alternatively or additionally provided that the differently strong pairwise electrical coupling between the field electrode devices of the pairs of spatially directly adjacent and opposing field electrode devices adjoining one another in a common interface region via a variation of at least one of the opposite in a common interface region Interfaces spatially directly adjacent and adjacent field electrode devices in the interface region of the respective pairs of spatially directly adjacent and adjacent in the common interface area adjacent and opposing field electrode devices is formed, in particular via a variation of the overlap surface in a common interface area facing interfaces.

Bei einer anderen Fortentwicklung der Grabenstrukturhalbleitereinrichtung ist es alternativ oder zusätzlich vorgesehen, dass die Grabenstruktur, ausgehend vorn Oberflächenbereich des Halbleitermaterialbereichs, im Wesentlichen in einer zum Oberflächenbereich des Halbleitermaterialbereichs senkrecht verlaufenden ersten Erstreckungsrichtung Z in den Halbleitermaterialbereich hinein ausgebildet ist.In another development of the trench structure semiconductor device, it is alternatively or additionally provided that the trench structure, starting from the surface region of the semiconductor material region, is formed substantially in a first extension direction Z extending perpendicular to the surface region of the semiconductor material region into the semiconductor material region.

In diesem Fall kann es von weiterem Vorteil sein, wenn es bei einer anderen Fortbildung der Grabenstrukturhalbleitereinrichtung vorgesehen ist, dass die Feldelektrodeneinrichtungen der Elektrodenanordnung im Wesentlichen als Aneinanderreihung von Feldelektrodeneinrichtungen in der ersten Erstreckungsrichtung Z im Inneren der Grabenstruktur ausgebildet ist.In this case, it can be of further advantage, if it is provided in another embodiment of the trench structure semiconductor device, that the field electrode devices of the electrode arrangement substantially as Sequence of field electrode means in the first extension direction Z is formed in the interior of the trench structure.

In diesem Fall wiederum kann es von weiterem Vorteil sein, wenn es gemäß einer Weiterbildung der Grabenstrukturhalbleitereinrichtung vorgesehen ist, dass die Feldelektrodeneinrichtungen in Richtung vom Bodenbereich der Grabenstruktur zum Oberflächenbereich des Halbleitermaterialbereichs in der Reihenfolge ihrer Anordnung in der Grabenstruktur paarweise mit monoton abfallender oder streng monoton abfallender elektrischer Kopplung zwischen den Feldelektrodeneinrichtungen der Paare räumlich direkt benachbarter und in einem gemeinsamen Grenzflächenbereich aneinander angrenzender und einander gegenüberstehender Feldelektrodeneinrichtungen ausgebildet sind, insbesondere beim Vorhandensein eines p-Gebiets im p-lastigen Bereich. Unter p-lastigem Bereich wird hierbei verstanden, dass die lateral über die Zelle aufintegrierte p-Dosis in der Driftzone größer ist als die lateral aufintegrierte n-Dosis; n-lastig bezeichnet das Gegenteil.In this case, in turn, it may be of further advantage, if it is provided according to a development of the trench structure semiconductor device, that the field electrode devices in the direction of the bottom region of the trench structure to the surface region of the semiconductor material region in the order of their arrangement in the trench structure in pairs with monotonically decreasing or strictly monotonically decreasing electrical coupling between the field electrode means of the pairs of spatially directly adjacent and in a common interface area adjacent and opposing field electrode means are formed, in particular in the presence of a p-region in the p-type region. In this case, a p-doped region is understood to mean that the p-dose integrated laterally across the cell is greater in the drift zone than the laterally integrated n-dose; n-lastig means the opposite.

Bei den beiden zuletzt beschriebenen Fällen kann es gemäß einer anderen Fortbildung der Grabenstrukturhalbleitereinrichtung unter Umständen weiter bevorzugt sein, dass die Feldelektrodeneinrichtungen in Richtung vom Bodenbereich der Grabenstruktur zum Oberflächenbereich des Halbleitermaterialbereichs in der Reihenfolge ihrer Anordnung in der Grabenstruktur paarweise mit monoton abfallender oder streng monoton abfallender flächenspezifischer Kapazität zwischen den Feldelektrodeneinrichtungen der Paare räumlich direkt benachbarter und in einem gemeinsamen Grenzflächenbereich aneinander angrenzender und einander gegenüberstehender Feldelektrodeneinrichtungen ausgebildet sind, so dass die Beziehungen ε1/d1 ≥ ε2/d2 ≥ ... ≥ εn – 1/dn – 1 bzw. ε1/d1 > ε2/d2 > ... > εn – 1/dn – 1 gelten, insbesondere beim Vorhandensein eines p-Gebiets im p-lastigen Bereich, wenn n Feldelektrodeneinrichtungen FP1, FP4 vorliegen, dj die Schichtstärke des Isolationsbereichs zwischen der j-ten Feldelektrodeneinrichtung FPj und der (j + 1)-ten Feldelektrodeneinrichtung FPj + 1 der Grabenstruktur (30) bezeichnet, εj/dj die elektrische Kopplung oder die flächenspezifische Kapazität zwischen der j-ten Feldelektrodeneinrichtung FPj und der (j + 1)-ten Feldelektrodeneinrichtung FPj + 1 der Grabenstruktur (30) bezeichnet und εj die Dielektrizitätskonstante des Materials des Isolationsbereichs zwischen der j-ten Feldelektrodeneinrichtung FPj und der (j + 1)-ten Feldelektrodeneinrichtung FPj + 1 der Grabenstruktur bezeichnet.In the last two cases, according to another development of the trench structure semiconductor device, under certain circumstances it may be further preferred that the field electrode devices in the direction from the bottom region of the trench structure to the surface region of the semiconductor material region in the order of their arrangement in the trench structure in pairs with monotonically decreasing or strictly monotone decreasing surface-specific Capacitance between the field electrode means of the pairs of spatially directly adjacent and in a common interface area adjacent and opposing field electrode means are formed, so that the relationships ε1 / d1 ≥ ε2 / d2 ≥ ... ≥ εn - 1 / dn - 1 respectively. ε1 / d1> ε2 / d2>...> εn - 1 / dn - 1 in particular in the presence of a p-type region in the p-type region, when n field electrode devices FP1, FP4 are present, dj is the layer thickness of the isolation region between the jth field electrode device FPj and the (j + 1) th field electrode device FPj + 1 of the trench structure ( 30 ), εj / dj denotes the electrical coupling or the area-specific capacitance between the jth field electrode device FPj and the (j + 1) th field electrode device FPj + 1 of the trench structure ( 30 ) and εj denotes the dielectric constant of the material of the insulating region between the jth field electrode device FPj and the (j + 1) th field electrode device FPj + 1 of the trench structure.

Bei den zuletzt beschriebenen Fällen kann es bei gemäß einer weiteren alternativen oder zusätzlichen Fortbildung der erfindungsgemäßen Grabenstrukturhalbleitereinrichtung vorgesehen sein, dass die Feldelektrodeneinrichtungen in Richtung vom Bodenbereich der Grabenstruktur zum Oberflächenbereich des Halbleitermaterialbereichs in der Reihenfolge ihrer Anordnung in der Grabenstruktur paarweise mit monoton steigender oder streng monoton steigender Schichtstärke dj für den zwischen den Feldelektrodeneinrichtungen der Paare räumlich direkt benachbarter und in einem gemeinsamen Grenzflächenbereich aneinander angrenzender und einander gegenüberstehender Feldelektrodeneinrichtungen vorgesehenen Isolationsbereich ausgebildet sind, so dass die Beziehungen d1 ≤ d2 ≤ ... ≤ dn – 1 bzw. d1 < d2 < ... < dn – 1 gelten, wenn n Feldelektrodeneinrichtungen vorliegen, insbesondere beim Vorhandensein eines p-Gebiets im p-lastigen Bereich.In the cases described last, in accordance with a further alternative or additional refinement of the trench structure semiconductor device according to the invention, the field electrode devices may extend in the direction from the bottom region of the trench structure to the surface region of the semiconductor material region in the order of their arrangement in the trench structure in pairs with monotonically increasing or strictly monotonously increasing Layer thickness dj are formed for the between the field electrode means of the pairs spatially directly adjacent and in a common interface area adjacent and opposing field electrode means isolation area provided so that the relationships d1 ≤ d2 ≤ ... ≤ dn - 1 respectively. d1 <d2 <... dn - 1 apply if there are n field electrode devices, in particular in the presence of a p-region in the p-type region.

Bei den zuletzt beschriebenen Fällen kann es gemäß einer Weiterentwicklung der Grabenstrukturhalbleitereinrichtung unter zusätzlich oder alternativ vorgesehen sein, dass die elektrische Kopplung zwischen der ersten Feldelektrodeneinrichtung, welche direkt zugewandt zum Bodenbereich der Grabenstruktur ausgebildet ist, und dem Bodenbereich der Grabenstruktur größer oder gleich ausgebildet ist wie die elektrische Kopplung zwischen der ersten Feldelektrodeneinrichtung und der direkt benachbart zu dieser ausgebildeten zweiten Feldelektrodeneinrichtung.In the cases described last, according to a further development of the trench structure semiconductor device, it may additionally or alternatively be provided that the electrical coupling between the first field electrode device, which is directly facing the bottom region of the trench structure, and the bottom region of the trench structure is greater than or equal to that electrical coupling between the first field electrode means and the second field electrode means formed directly adjacent thereto.

In diesem Fall kann es von weiterem Vorteil sein, wenn es bei einer anderen Fortbildung der Grabenstrukturhalbleitereinrichtung vorgesehen ist, dass die Beziehungen ε0/d0 ≥ ε1/d1 ≥ ε2/d2 ≥ ... ≥ εn – 1/dn – 1 bzw. ε0/d0 ≥ ε1/d1 > ε2/d2 > ... > εn – 1/dn – 1 und/oder d0 ≤ d1 ≤ d2 ≤ ... ≤ dn – 1 bzw. d0 ≤ d1 < d2 < ... < dn – 1 gelten, insbesondere beim Vorhandensein eines p-Gebiets im p-lastigen Bereich, wenn n Feldelektrodeneinrichtungen FP1, FP4 vorliegen, d0 die Schichtstärke des zwischen der ersten Feldelektrodeneinrichtung FP1 und dem Bodenbereich der Grabenstruktur bezeichnet, ε0/d0 die elektrische Kopplung oder die flächenspezifische Kapazität zwischen der ersten Feldelektrodeneinrichtung FP1 und dem Bodenbereich der Grabenstruktur bezeichnet und ε0 die Dielektrizitätskonstante des Materials des Isolationsbereichs zwischen der ersten Feldelektrodeneinrichtung FP1 und dem Bodenbereich der Grabenstruktur bezeichnet.In this case, it may be of further advantage, if it is provided in another embodiment of the trench structure semiconductor device, that the relationships ε0 / d0 ≥ ε1 / d1 ≥ ε2 / d2 ≥ ... ≥ εn - 1 / dn - 1 respectively. ε0 / d0 ≥ ε1 / d1> ε2 / d2>...> εn - 1 / dn - 1 and or d0 ≤ d1 ≤ d2 ≤ ... ≤ dn - 1 respectively. d0 ≤ d1 <d2 <... <dn - 1 are valid, in particular in the presence of a p-type region in the p-type region, when n field electrode devices FP1, FP4 are present, d0 denotes the layer thickness of the one between the first field electrode device FP1 and the bottom region of the trench structure, ε0 / d0 the electrical coupling or the area-specific capacitance between denotes the first field electrode device FP1 and the bottom region of the trench structure, and ε0 denotes the dielectric constant of the material of the isolation region between the first field electrode device FP1 and the bottom region of the trench structure.

Bei einer anderen Ausführungsform der erfindungsgemäßen Grabenstrukturhalbleitereinrichtung ist es alternativ oder zusätzlich vorgesehen, dass die elektrische Kopplung zwischen einer letzten Feldelektrodeneinrichtung, welche am weitesten abgewandt vom Bodenbereich der Grabenstruktur ausgebildet ist, und einer nachfolgend ausgebildeten Struktur und insbesondere einer zweiten Elektrodenanordnung mit einer Gateelektrodeneinrichtung kleiner oder gleich ausgebildet ist wie die elektrische Kopplung zwischen der letzten Feldelektrodeneinrichtung und einer direkt davor und benachbart zu dieser ausgebildeten vorletzten Feldelektrodeneinrichtung.In another embodiment of the trench structure semiconductor device according to the invention, it is alternatively or additionally provided that the electrical coupling between a last field electrode device which is furthest away from the bottom region of the trench structure and a subsequently formed structure and in particular a second electrode arrangement with a gate electrode device is smaller or equal is formed as the electrical coupling between the last field electrode device and a penultimate field electrode device formed directly in front of and adjacent to this.

In diesem Fall kann es von weiterem Vorteil sein, wenn es bei einer anderen Fortbildung der erfindungsgemäßen Grabenstrukturhalbleitereinrichtung vorgesehen ist, dass die Beziehungen ε1/d1 ≥ ε2/d2 ≥ ... ≥ εn – 1/dn – 1 ≥ εn/dn bzw. ε1/d1 > ε2/d2 > ... > εn – 1/dn – 1 ≥ εn/dn und/oder d1 ≤ d2 ≤ ... ≤ dn – 1 ≤ dn bzw. d1 < d2 < ... < dn – 1 ≤ dn gelten, wenn n Feldelektrodeneinrichtungen FP1, FP4 vorliegen, dn die Schichtstärke des Isolationsbereichs zwischen der letzten Feldelektrodeneinrichtung FP4, FPn – 1 und der nachfolgenden Struktur G bezeichnet, εn/dn die elektrische Kopplung oder die flächenspezifische Kapazität zwischen der letzten Feldelektrodeneinrichtung FP4, FPn – 1 und der nachfolgenden Struktur G bezeichnet und εn die Dielektrizitätskonstante des Materials des Isolationsbereichs zwischen der letzten Feldelektrodeneinrichtung FP4, FPn – 1 und der nachfolgenden Struktur G bezeichnet.In this case, it may be of further advantage, if it is provided in another embodiment of the trench structure semiconductor device according to the invention that the relationships ε1 / d1 ≥ ε2 / d2 ≥ ... ≥ εn-1 / dn-1 ≥ εn / dn respectively. ε1 / d1> ε2 / d2>...> εn - 1 / dn - 1 ≥ εn / dn and or d1 ≤ d2 ≤ ... ≤ dn - 1 ≤ dn respectively. d1 <d2 <... <dn - 1 ≤ dn when n field electrode devices FP1, FP4 are present, denoting the layer thickness of the isolation region between the last field electrode device FP4, FPn-1 and the following structure G, εn / dn is the electrical coupling or the area-specific capacitance between the last field electrode device FP4, FPn-1 and the following structure G and denoted εn the dielectric constant of the material of the isolation region between the last field electrode device FP4, FPn - 1 and the following structure G.

Alternativ oder zusätzlich ist es einer anderen bevorzugten Weiterbildung der erfindungsgemäßen Grabenstrukturhalbleitereinrichtung vorgesehen, dass die Feldelektrodeneinrichtungen in Richtung vom Bodenbereich der Grabenstruktur zum Oberflächenbereich des Halbleitermaterialbereichs in der Reihenfolge ihrer Anordnung in der Grabenstruktur paarweise mit monoton steigender oder streng monoton steigender flächenspezifischer Kapazität zwischen den Feldelektrodeneinrichtungen der Paare räumlich direkt benachbarter und in einem gemeinsamen Grenzflächenbereich aneinander angrenzender und einander gegenüberstehender Feldelektrodeneinrichtungen ausgebildet sind, so dass die Beziehungen ε1/d1 ≤ ε2/d2 ≤ ... ≤ εn/dn bzw. ε1/d1 < ε2/d2 < ... < εn/dn gelten, wenn n Feldelektrodeneinrichtungen FP1, ..., FP4 vorliegen, dj die Schichtstärke des Isolationsbereichs zwischen der j-ten Feldelektrodeneinrichtung FPj und der (j + 1)-ten Feldelektrodeneinrichtung FPj + 1 der Grabenstruktur bezeichnet, εj/dj die elektrische Kopplung oder die flächenspezifische Kapazität zwischen der j-ten Feldelektrodeneinrichtung FPj und der (j + 1)-ten Feldelektrodeneinrichtung FPj + 1 der Grabenstruktur bezeichnet und εj die Dielektrizitätskonstante des Materials des Isolationsbereichs zwischen der j-ten Feldelektrodeneinrichtung FPj und der (j + 1)-ten Feldelektrodeneinrichtung FPj + 1 der Grabenstruktur bezeichnet.Alternatively or additionally, another preferred development of the trench structure semiconductor device according to the invention provides that the field electrode devices in the direction from the bottom region of the trench structure to the surface region of the semiconductor material region in the order of their arrangement in the trench structure in pairs with monotonically increasing or strictly monotonically increasing surface-specific capacitance between the field electrode devices of the pairs are formed directly adjacent and in a common interface area adjacent and opposing field electrode devices, so that the relationships ε1 / d1 ≤ ε2 / d2 ≤ ... ≤ εn / dn respectively. ε1 / d1 <ε2 / d2 <... <εn / dn when n field electrode devices FP1, ..., FP4 are present, dj denotes the layer thickness of the isolation region between the jth field electrode device FPj and the (j + 1) th field electrode device FPj + 1 of the trench structure, εj / dj the electrical coupling or the area specific capacitance between the jth field electrode device FPj and the (j + 1) th field electrode device FPj + 1 of the trench structure denotes and εj the dielectric constant of the material of the isolation region between the jth field electrode device FPj and the (j + 1) th Field electrode means FPj + 1 of the trench structure.

Dies kann wieder über die Schichtstärken realisiert sein, so dass die Feldelektrodeneinrichtungen in Richtung vom Bodenbereich der Grabenstruktur zum Oberflächenbereich des Halbleitermaterialbereichs in der Reihenfolge ihrer Anordnung in der Grabenstruktur paarweise mit monoton abfallender oder streng monoton abfallender Schichtstärke dj für den zwischen den Feldelektrodeneinrichtungen der Paare räumlich direkt benachbarter und in einem gemeinsamen Grenzflächenbereich aneinander angrenzender und einander gegenüberstehender Feldelektrodeneinrichtungen vorgesehenen ausgebildet sind, so dass die Beziehungen d1 ≥ d2 ≥ ... ≥ dn bzw. d1 > d2 > ... > dn gelten, wenn n Feldelektrodeneinrichtungen vorliegen.This can again be realized via the layer thicknesses, so that the field electrode devices in the direction from the bottom region of the trench structure to the surface region of the semiconductor material region in the order of their arrangement in the trench structure in pairs with monotonously decreasing or strictly monotone decreasing layer thickness dj for the spatially directly between the field electrode devices of the pairs are formed adjacent and in a common interface area adjacent and opposing field electrode means provided so that the relationships d1 ≥ d2 ≥ ... ≥ dn respectively. d1>d2>...> dn apply if there are n field electrode devices.

Alternativ oder zusätzlich kann es vorgesehen sein, dass die elektrische Kopplung zwischen der ersten Feldelektrodeneinrichtung, welche direkt zugewandt zum Bodenbereich der Grabenstruktur ausgebildet ist, und dem Bodenbereich der Grabenstruktur kleiner oder gleich ausgebildet ist wie die elektrische Kopplung zwischen der ersten Feldelektrodeneinrichtung und der direkt benachbart zu dieser ausgebildeten zweiten Feldelektrodeneinrichtung.Alternatively or additionally, it may be provided that the electrical coupling between the first field electrode device, which is formed directly facing the bottom region of the trench structure, and the bottom region of the trench structure is less than or equal to the electrical coupling between the first field electrode device and that directly adjacent to this formed second field electrode device.

In diesem Fall kann es vorgesehen sein, dass die Beziehungen ε0/d0 ≤ ε1/d1 ≤ ε2/d2 ≤ ... ≤ εn – 1/dn – 1 bzw. ε0/d0 ≤ ε1/d1 < ε2/d2 < ... < εn – 1/dn – 1 und/oder d0 ≥ d1 ≥ d2 ≥ ... ≥ dn – 1 bzw. d0 ≥ d1 > d2 > ... > dn – 1 gelten, wenn n Feldelektrodeneinrichtungen FP1, ..., FP4 vorliegen, d0 die Schichtstärke des Isolationsbereichs zwischen der ersten Feldelektrodeneinrichtung FP1 und dem Bodenbereich der Grabenstruktur bezeichnet, ε0/d0 die elektrische Kopplung oder die flächenspezifische Kapazität zwischen der ersten Feldelektrodeneinrichtung FP1 und dem Bodenbereich der Grabenstruktur bezeichnet und ε0 die Dielektrizitätskonstante des Materials des Isolationsbereichs zwischen der ersten Feldelektrodeneinrichtung FP1 und dem Bodenbereich der Grabenstruktur bezeichnet.In this case, it may be provided that the relationships ε0 / d0 ≤ ε1 / d1 ≤ ε2 / d2 ≤ ... ≤ εn - 1 / dn - 1 respectively. ε0 / d0 ≤ ε1 / d1 <ε2 / d2 <... <εn - 1 / dn - 1 and or d0 ≥ d1 ≥ d2 ≥ ... ≥ dn - 1 respectively. d0 ≥ d1>d2>...> dn - 1 when n field electrode devices FP1, ..., FP4 are present, d0 denotes the layer thickness of the isolation region between the first field electrode device FP1 and the bottom region of the trench structure, ε0 / d0 is the electrical coupling or the area specific capacitance between the first field electrode device FP1 and the bottom region of the Trench structure and ε0 denotes the dielectric constant of the material of the isolation region between the first field electrode device FP1 and the bottom region of the trench structure.

Alternativ oder zusätzlich kann es ferner vorgesehen sein, dass die elektrische Kopplung zwischen einer letzten Feldelektrodeneinrichtung, welche am weitesten abgewandt vom Bodenbereich der Grabenstruktur ausgebildet ist, und einer nachfolgend ausgebildeten Struktur und insbesondere einer zweiten Elektrodenanordnung mit einer Gateelektrodeneinrichtung größer oder gleich ausgebildet ist wie die elektrische Kopplung zwischen der letzten Feldelektrodeneinrichtung und einer direkt davor und benachbart zu dieser ausgebildeten vorletzten Feldelektrodeneinrichtung.Alternatively or additionally, it can further be provided that the electrical coupling between a last field electrode device, which is formed farthest from the bottom region of the trench structure, and a subsequently formed structure, and in particular a second electrode arrangement with a gate electrode device, is the same or greater than the electrical one Coupling between the last field electrode device and a penultimate field electrode device formed directly in front of and adjacent to it.

Alternativ oder zusätzlich kann es in diesem Fall vorgesehen sein, dass die Beziehungen ε1/d1 ≤ ε2/d2 ≤ ... ≤ εn – 1/dn – 1 ≤ εn/dn bzw. ε1/d1 < ε2/d2 < ... < εn – 1/dn – 1 ≤ εn/dn und/oder d1 ≥ d2 ≥ ... ≥ dn – 1 ≥ dn bzw. d1 > d2 > ... > dn – 1 ≥ dn gelten, wenn n Feldelektrodeneinrichtungen FP1, FP4 vorliegen, dn die Schichtstärke des Isolationsbereichs zwischen der letzten Feldelektrodeneinrichtung FP4, FPn – 1 und der nachfolgenden Struktur G bezeichnet, εn/dn die elektrische Kopplung oder die flächenspezifische Kapazität zwischen der letzten Feldelektrodeneinrichtung FP4, FPn – 1 und der nachfolgenden Struktur G bezeichnet und εn die Dielektrizitätskonstante des Materials des Isolationsbereichs zwischen der letzten Feldelektrodeneinrichtung FP4, FPn – 1 und der nachfolgenden Struktur G bezeichnet.Alternatively or additionally, it may be provided in this case that the relationships ε1 / d1 ≤ ε2 / d2 ≤ ... ≤ εn - 1 / dn - 1 ≤ εn / dn respectively. ε1 / d1 <ε2 / d2 <... <εn - 1 / dn - 1 ≤ εn / dn and or d1 ≥ d2 ≥ ... ≥ dn - 1 ≥ dn respectively. d1>d2>...> dn - 1 ≥ dn when n field electrode devices FP1, FP4 are present, denoting the layer thickness of the isolation region between the last field electrode device FP4, FPn-1 and the following structure G, εn / dn is the electrical coupling or the area-specific capacitance between the last field electrode device FP4, FPn-1 and the following structure G and denoted εn the dielectric constant of the material of the isolation region between the last field electrode device FP4, FPn - 1 and the following structure G.

Alternativ oder zusätzlich ist es einer anderen vorteilhaften Weiterbildung der Grabenstrukturhalbleitereinrichtung vorgesehen, dass unterschiedliche Feldelektrodeneinrichtungen mit unterschiedlich starker elektrischer Kopplung an den Halbleitermaterialbereich außerhalb der Grabenstruktur ausgebildet sind.Alternatively or additionally, another advantageous refinement of the trench structure semiconductor device provides that different field electrode devices with differently strong electrical coupling are formed on the semiconductor material region outside the trench structure.

Um dies zu realisieren, kann es vorgesehen sein, dass die unterschiedlich starke elektrische Kopplung der Feldelektrodeneinrichtungen an den Halbleitermaterialbereich außerhalb der Grabenstruktur über eine entsprechend unterschiedlich starke kapazitive Kopplung der Feldelektrodeneinrichtungen über den ersten Isolationsbereich an den Halbleitermaterialbereich außerhalb der Grabenstruktur ausgebildet ist.In order to realize this, it can be provided that the differently strong electrical coupling of the field electrode devices to the semiconductor material region outside the trench structure is formed via a correspondingly different capacitive coupling of the field electrode devices via the first insulation region to the semiconductor material region outside the trench structure.

Auch ist es denkbar, dass die unterschiedlich starke elektrische Kopplung der Feldelektrodeneinrichtungen an den Halbleitermaterialbereich außerhalb der Grabenstruktur über entsprechend unterschiedlich vorgesehene erste Isolationsbereiche zwischen den Feldelektrodeneinrichtungen und dem Halbleitermaterialbereich außerhalb der Grabenstruktur ausgebildet ist.It is also conceivable that the different degrees of electrical coupling of the field electrode devices to the semiconductor material region outside the trench structure is formed via correspondingly differently provided first insulation regions between the field electrode devices and the semiconductor material region outside the trench structure.

In diesem Fall ist es denkbar, dass die unterschiedlich ausgebildeten ersten Isolationsbereiche zwischen den Feldelektrodeneinrichtungen und dem Halbleitermaterialbereich außerhalb der Grabenstruktur über unterschiedliche Dielektrizitätskonstanten der den ausgebildeten ersten Isolationsbereichen zugrunde liegenden Dielektrika ausgebildet sind.In this case, it is conceivable that the differently configured first insulation regions between the field electrode devices and the semiconductor material region outside the trench structure are formed over different dielectric constants of the dielectrics underlying the formed first insulation regions.

Es ist ferner denkbar, dass die unterschiedlich ausgebildeten ersten Isolationsbereiche zwischen den Feldelektrodeneinrichtungen und dem Halbleitermaterialbereich außerhalb der Grabenstruktur über unterschiedliche Schichtstärken der den ausgebildeten ersten Isolationsbereiche zugrunde liegenden Dielektrika ausgebildet sind. It is also conceivable for the differently configured first insulation regions between the field electrode devices and the semiconductor material region outside the trench structure to be formed over different layer thicknesses of the dielectrics underlying the formed first insulation regions.

Auch besteht die alternative oder zusätzliche Möglichkeit, dass die unterschiedlich starke elektrische Kopplung der Feldelektrodeneinrichtungen an den Halbleitermaterialbereich außerhalb der Grabenstruktur über entsprechend unterschiedlich vorgesehene Ausdehnungen oder Längen der Feldelektrodeneinrichtungen in der Grabenstruktur in der ersten Erstreckungsrichtung Z und/oder in einer dazu senkrechten zweiten Erstreckungsrichtung Y ausgebildet ist.There is also the alternative or additional possibility that the differently strong electrical coupling of the field electrode devices to the semiconductor material region outside the trench structure is formed via correspondingly differently provided extensions or lengths of the field electrode devices in the trench structure in the first extension direction Z and / or in a second extension direction Y perpendicular thereto is.

Die Feldelektrodeneinrichtung kann jeweils potentialfrei oder floatend ausgebildet sein.The field electrode device can each be potential-free or floating.

Bei einer anderen Weiterbildung der Grabenstrukturhalbleitereinrichtung ist es alternativ oder zusätzlich vorgesehen, dass im Inneren der Grabenstruktur dem Oberflächenbereich des Halbleitermaterialbereichs zugewandt und von der Elektrodenanordnung der Mehrzahl Feldelektrodeneinrichtungen durch den Isolationsbereich und vom Wandbereich der Grabenstruktur, vom Bodenbereich der Grabenstruktur und/oder vom Halbleitermaterialbereich räumlich separiert und elektrisch isoliert eine weitere Elektrodeneinrichtung und insbesondere eine Steuerelektrodeneinrichtung oder eine Gateelektrodeneinrichtung ausgebildet ist.In another refinement of the trench structure semiconductor device, it is alternatively or additionally provided that the surface region of the semiconductor material region faces in the interior of the trench structure and is spatially separated from the electrode arrangement of the plurality of field electrode devices by the insulation region and the wall region of the trench structure, by the bottom region of the trench structure and / or by the semiconductor material region and electrically insulated, a further electrode device and in particular a control electrode device or a gate electrode device is formed.

Bei einer anderen Weiterbildung der Grabenstrukturhalbleitereinrichtung ist es alternativ oder zusätzlich vorgesehen, dass räumlich direkt benachbarte und aneinander angrenzende Feldelektrodeneinrichtungen mit einem vergrößerten gemeinsamen Grenzflächenbereich mit einem Isolationsmaterial dazwischen ausgebildet sind und dass dadurch im Vergleich zu im Wesentlichen planaren und/oder glatten Verhältnissen eine stärkere kapazitive elektrische Kopplung oder größere Kapazität direkt benachbarter und aneinander angrenzender Feldelektrodeneinrichtungen ausgebildet ist.In another development of the trench structure semiconductor device, it is alternatively or additionally provided that spatially directly adjacent and adjacent field electrode devices are formed with an enlarged common interface area with an insulating material therebetween and thereby characterized in comparison to substantially planar and / or smooth conditions, a stronger capacitive electrical Coupling or larger capacity of directly adjacent and adjacent field electrode devices is formed.

In diesem Fall kann es vorgesehen sein, dass – im Querschnitt betrachtet – sich gegenüberstehenden Grenzflächen räumlich direkt benachbarter und einander angrenzender Feldelektrodeneinrichtungen kammartig oder kammförmig kooperierend oder ineinander greifend ausgebildet sind.In this case, it can be provided that - viewed in cross section - opposing boundary surfaces of spatially directly adjacent and adjacent field electrode devices are comb-like or comb-shaped cooperating or interlocking formed.

Denkbar ist auch, dass – im Querschnitt betrachtet – die sich gegenüberstehenden Grenzflächen räumlich direkt benachbarter und einander angrenzender Feldelektrodeneinrichtungen Y-artig, Y-förmig oder in Form einer Stimmgabel kooperierend oder ineinander greifend ausgebildet sind, wobei neben der Schichtstärke oder Dielektrizitätskonstanten der Isolationsbereiche zwischen den Feldelektrodeneinrichtungen auch deren Kopplungsfläche oder Überlappfläche variiert sein kann.It is also conceivable that - viewed in cross-section - the opposing interfaces of spatially directly adjacent and adjacent field electrode devices are Y-shaped, Y-shaped or in the form of a tuning fork cooperating or interlocking, wherein in addition to the layer thickness or dielectric constant of the isolation areas between the Field electrode devices and their coupling surface or overlap surface can be varied.

Es wird gemäß einem zweiten Aspekt von einer Grabenstrukturhalbleitereinrichtung ausgegangen, bei welcher ein Halbleitermaterialbereich mit einem Oberflächenbereich ausgebildet ist, bei welcher im Halbleitermaterialbereich mindestens eine Grabenstruktur mit einem oberen Bereich, einem Wandbereich und einem Bodenbereich ausgebildet ist, bei welcher im Inneren der Grabenstruktur eine über einen Isolationsbereich zum Wandbereich der Grabenstruktur und zum Bodenbereich der Grabenstruktur beabstandet und elektrisch isolierter eine Feldelektrodeneinrichtung ausgebildet ist und bei welcher (a) die Feldelektrodeneinrichtung zum oberen Bereich, zum Wandbereich und/oder zum Bodenbereich der Grabenstruktur mit relativ unterschiedlich starker elektrischer Kopplung ausgebildet ist oder (b) die Feldelektrodeneinrichtung zum oberen Bereich mit einer elektrischen Kopplung ausgebildet ist, die im Vergleich zur Summe der elektrischen Kopplungen der Feldelektrodeneinrichtung zum Wandbereich und zum Bodenbereich unterschiedlich stark ausgebildet ist.According to a second aspect, a trench structure semiconductor device is assumed in which a semiconductor material region is formed with a surface region in which at least one trench structure having an upper region, a wall region and a bottom region is formed in the semiconductor material region, in which region a trench structure is formed in the interior of the trench structure Insulation region to the wall region of the trench structure and to the bottom region of the trench structure spaced and electrically insulated, a field electrode device is formed and in which (a) the field electrode device to the upper region, the wall region and / or bottom region of the trench structure is formed with relatively different degrees of electrical coupling or (b ) the field electrode device is formed to the upper region with an electrical coupling, which compared to the sum of the electrical couplings of the field electrode device to the wall region and the B odenbereich is designed differently strong.

Die Feldelektrodeneinrichtung kann elektrisch potentialfrei oder elektrisch floatend ausgebildet sein.The field electrode device can be electrically floating or electrically floating.

In diesen Fällen kann es vorgesehen sein, dass die relativ unterschiedlich starke elektrische Kopplung der Feldelektrodeneinrichtung zum oberen Bereich, zum Wandbereich und/oder zum Bodenbereich der Grabenstruktur über entsprechend stark ausgebildete Schichtstärken des jeweils vorgesehenen Isolationsbereichs ausgebildet ist.In these cases, it may be provided that the relatively different electrical coupling of the field electrode device to the upper region, to the wall region and / or to the bottom region of the trench structure is formed via suitably thick layer thicknesses of the respectively provided insulation region.

Ferner kann es vorgehen sein, dass die Schichtstärke do des Isolationsbereichs am oberen Bereich der Grabenstruktur geringer ausgebildet ist als die Schichtstärke dw, db des Isolationsbereichs am Wandbereich der Grabenstruktur und/oder am Bodenbereich der Grabenstruktur und insbesondere nur etwa 1/2 oder etwa 1/5 des jeweiligen Werts beträgt.Furthermore, it may be possible for the layer thickness do of the insulation region at the upper region of the trench structure to be smaller than the layer thickness dw, db of the insulation region at the wall region of the trench structure and / or at the bottom region of the trench structure and in particular only about 1/2 or about 1 / 5 of the respective value.

Alternativ oder zusätzlich kann eine Grabenstrukturhalbleitereinrichtung vorgesehen sein, bei welcher die Beziehung Ab/db + Aw/dw < Ao/do erfüllt ist, wobei Ab, Aw und Ao die Flächen des Bodenbereichs der Grabenstruktur, des Wandbereichs der Grabenstruktur bzw. des oberen Bereichs der Grabenstruktur bezeichnen und wobei db, dw und do die Schichtstärken des Isolationsbereichs am Bodenbereich der Grabenstruktur, am Wandbereich der Grabenstruktur bzw. am oberen Bereich der Grabenstruktur bezeichnen.Alternatively or additionally, a trench structure semiconductor device may be provided, in which the relationship From / db + Aw / dw <Ao / do is satisfied, where Ab, Aw and Ao are the areas of the bottom area of the trench structure, the wall area of the trench structure and the upper area of the trench structure Denote db, dw and do the layer thicknesses of the insulation region at the bottom region of the trench structure, at the wall region of the trench structure or at the upper region of the trench structure.

Erfindungsgemäß ist eine Grabenstrukturhalbleitereinrichtung vorgesehen sein bei welcher die Beziehung εb·Ab/db + εw·Aw/dw < εo·Ao/do erfüllt ist, wobei – wie vorstehend – Ab, Aw und Ao die Flächen des Bodenbereichs der Grabenstruktur, des Wandbereichs der Grabenstruktur bzw. des oberen Bereichs der Grabenstruktur bezeichnen, und db, dw und do die Schichtstärken des Isolationsbereichs am Bodenbereich der Grabenstruktur, am Wandbereich der Grabenstruktur bzw. am oberen Bereich der Grabenstruktur angeben und wobei εb, εw und εo die Dielektrizitätskonstanten des Isolationsbereichs am Bodenbereich der Grabenstruktur, am Wandbereich der Grabenstruktur bzw. am oberen Bereich der Grabenstruktur bezeichnen.According to the invention, a trench structure semiconductor device may be provided in which the relationship εb · Ab / db + εw · Aw / dw <εo · Ao / do is satisfied, wherein - as above - Ab, Aw and Ao denote the surfaces of the bottom region of the trench structure, the wall region of the trench structure and the upper region of the trench structure, and db, dw and do the layer thicknesses of the insulation region at the bottom region of the trench structure, at the wall region and εb, εw and εo denote the dielectric constants of the isolation region at the bottom region of the trench structure, at the wall region of the trench structure and at the upper region of the trench structure, respectively.

Die zuletzt genannten Aspekte beschreiben u. a. die Bedingung, dass die Kopplung zwischen Gateelektrode und Feldplatte stärker ist als die Kopplung Feldplatte und der Halbleiterumgebung. Zusätzlich kann dabei die Fläche im oberen Bereich nicht strikt eben verlaufen, sondern es die Flächennormale entlang der Oberfläche ihre Richtung ändern.The latter aspects describe u. a. the condition that the coupling between gate electrode and field plate is stronger than the coupling field plate and the semiconductor environment. In addition, the area in the upper area can not run strictly flat, but instead the surface normal along the surface change its direction.

Gemäß einer anderen Alternative oder einer zusätzlichen Ausführung ist es vorgesehen, dass im Halbleitermaterialbereich und außerhalb der Grabenstruktur und insbesondere zu dieser räumlich beabstandet, ausgehend vom Oberflächenbereich des Halbleitermaterialbereichs, ein zur Dotierung der Umgebung entgegengesetzt dotierter Säulenbereich ausgebildet ist, der sich in das Innere des Halbleitermaterialbereichs hinein erstreckt.According to another alternative or an additional embodiment, it is provided that in the semiconductor material region and outside the trench structure and in particular spatially spaced therefrom, starting from the surface region of the semiconductor material region, an oppositely doped pillar region for doping the environment is formed, which extends into the interior of the semiconductor material region extends into it.

Denkbar ist auch eine Grabenstrukturhalbleitereinrichtung bei welcher im Halbleitermaterialbereich und außerhalb der Grabenstruktur eine n-Dotierung ausgebildet ist und bei welcher der Säulenbereich als p-Säule ausgebildet ist.Also conceivable is a trench structure semiconductor device in which an n-doping is formed in the semiconductor material region and outside the trench structure and in which the pillar region is formed as a p-pillar.

In diesem Fall ist auch eine Grabenstrukturhalbleitereinrichtung denkbar, bei welcher der Halbleitermaterialbereich außerhalb der Grabenstruktur und außerhalb des Säulenbereichs eine laterale Ausdehnung wn und eine Dotierstoffkonzentration cn aufweist, bei welcher der Säulenbereich eine laterale Breite 2wp und eine Dotierstoffkonzentration cp aufweist und, bei welcher die Beziehung cp·wp < cn·wn erfüllt ist. Ein solches Bauelement wird als n-lastig bezeichnet.In this case, a trench structure semiconductor device is also conceivable in which the semiconductor material region outside the trench structure and outside the pillar region has a lateral extension wn and a dopant concentration cn in which the pillar region has a lateral width 2wp and a dopant concentration cp and where the relationship cp · wp <cn · wn is satisfied. Such a device is referred to as n-lastig.

In diesem Fall ist eine Struktur mit von Source nach Drain monoton abfallender oder streng monoton abfallender flächenspezifischer Kapazität anzuwenden.In this case, a structure is to be applied with source-to-drain monotonically decreasing or strictly monotonically decreasing area-specific capacitance.

Alternativ dazu ist auch eine Grabenstrukturhalbleitereinrichtung denkbar, welcher der Halbleitermaterialbereich außerhalb der Grabenstruktur und außerhalb des Säulenbereichs eine laterale Ausdehnung dn und eine Dotierstoffkonzentration cn aufweist, bei welcher der Säulenbereich eine laterale Breite 2wp und eine Dotierstoffkonzentration cp aufweist und bei welcher die Beziehung cp·wp > cn·wn erfüllt ist. Ein solches Bauelement wird als p-lastig bezeichnet.Alternatively, a trench structure semiconductor device is also conceivable which has the semiconductor material region outside the trench structure and outside the pillar region a lateral extension dn and a dopant concentration cn, in which the pillar region has a lateral width 2wp and a dopant concentration cp and where the relationship cp · wp> cn · wn is satisfied. Such a device is referred to as p-lastig.

In diesem Fall ist eine Struktur mit von Source nach Drain monoton steigender oder streng monoton steigender flächenspezifischer Kapazität anzuwenden.In this case, a structure with a source-to-drain monotonic increasing or strictly monotonically increasing area-specific capacitance is to be applied.

Die erfindungsgemäße Grabenstrukturhalbleitereinrichtung kann als eine Einrichtung oder als eine Kombination von Einrichtungen ausgebildet ist, aus der Gruppe, die besteht aus einem FET, einem MOSFET, einem Trenchtransistor, einem Feldplattentransistor, einem vertikalen Transistor, einem vertikalen Trenchtransistor, einer IGBT-Einrichtung, einem p-Kanal-Transistor, einem Bipolartransistor, einer Diodeneinrichtung und einer Schottkydiodeneinrichtung.The trench structure semiconductor device according to the invention can be embodied as a device or as a combination of devices, from the group consisting of a FET, a MOSFET, a trench transistor, a field plate transistor, a vertical transistor, a vertical trench transistor, an IGBT device, a p Channel transistor, a bipolar transistor, a diode device and a Schottky diode device.

Diese und weitere Aspekte der vorliegenden Erfindung werden nachfolgend weiter erläutert:
Die Erfindung ist auch unter anderem insbesondere bei Feldplattentrenchtransistoren mit floatenden Feldplatten und variierter oder variierender Schichtstärke der Isolation oder mit variierter oder variierender Oxiddicke anwendbar.These and other aspects of the present invention are further explained below:
The invention is also applicable, inter alia, particularly to field plate trench transistors having floating field plates and varied or varying layer thicknesses of insulation or with varied or varying oxide thicknesses.

Technisches Problem und herkömmliche AnsätzeTechnical problem and conventional approaches

Bekannt sind Feldplattentrenchstrukturen, die zur Reduzierung der Feldoxiddicke im Trench mehrere Feldplatten oder Feldelektroden übereinander verwenden, die ihrerseits auf unterschiedliche Potenziale gelegt werden (vgl. DE 103 39 455 B3 und WO 2005/045938 A2 ) Da jedoch im Sperrfall die gesamte Ladung in der Mesa durch Ladungen auf den Feldplatten kompensiert werden muss, müssen für jede Feldplatte sehr niederohmige Spannungsquellen zur Verfügung stehen, deren Realisierung sowohl auf dem Chip als auch extern mit sehr hohem Aufwand und Platzbedarf verbunden ist. Ist nur eine Feldplatte oder Feldelektrode vorhanden, so kann diese auf Sourcepotenzial gelegt werden. Für dünnere Oxide müssen höhere Potenziale verwendet werden, die in einem Dreibeingehäuse erst mal nicht vorhanden sind. Speziell aus der DE 103 39 455 B3 ist es bekannt, die elektrische Kopplung zwischen zwei benachbarten Feldelektrodenpaaren in Richtung von dem Bodenbereich der Grabenstruktur bis zur Oberfläche dadurch zu vergrößern, indem die Fläche der gegenüberliegenden Feldelektroden, bei einem konstanten Abstand, zunimmt. Erfindungsgemäßes VorgehenField plate trench structures are known which use a plurality of field plates or field electrodes one above the other in order to reduce the field oxide thickness in the trench, which in turn are applied to different potentials (cf. DE 103 39 455 B3 and WO 2005/045938 A2 ) However, since in the case of blocking the entire charge in the mesa must be compensated by charges on the field plates, very low-impedance voltage sources must be available for each field plate, the realization of which is connected both on the chip and externally with very high cost and space. Is only a field plate or field electrode is present, this can be set to source potential. For thinner oxides higher potentials must be used, which are not present in a three-pronged housing. Specially from the DE 103 39 455 B3 It is known to increase the electrical coupling between two adjacent field electrode pairs in the direction from the bottom region of the trench structure to the surface by increasing the area of the opposing field electrodes at a constant distance. Inventive procedure

Es soll eine Struktur mit floatenden Feldplatten angegeben werden, die die Potenziale auf den Feldplatten durch geeignete Wahl der Oxiddicke zwischen den Feldplatten einstellt.A structure with floating field plates is to be specified, which adjusts the potentials on the field plates by a suitable choice of the oxide thickness between the field plates.

Da die Raumladungszone (RLZ) sich vom Bodygebiet her ausbreitet, bleiben Feldplatten, die sich unterhalb des über die gesamte Mesabreite ausgeräumten Bereiches befinden, auf einem Potenzial nahe dem Drainpotenzial hängen. Daher muss die erste Feldplatte, die sich unterhalb einer auf Gatepotenzial oder Sourcepotenzial befindlichen Elektrode befindet kapazitiv stärker an das Gatepotenzial oder Sourcepotenzial gekoppelt werden.Since the space charge zone (RLZ) propagates from the body region, field plates that are located below the area cleared over the entire mesa width remain at a potential close to the drain potential. Therefore, the first field plate, which is located below a gate potential or source potential electrode, must be capacitively coupled more strongly to the gate potential or source potential.

Dabei gilt unter anderem Folgendes:
Die Höhe der Feldplatte ist groß im Vergleich zu ihrer Breite, daher wird ihr Potenzial stark von dem Potenzial des sie umgebenden Mesagebietes bestimmt. Da die Raumladungszone sich vom Bodygebiet her ausbreitet, sind Feldplatten, die sich unterhalb des über die gesamte Mesabreite ausgeräumten Bereiches befinden, hauptsächlich von Mesabereichen und Feldplatten umgeben, die sich auf Drainpotenzial befinden, und bleiben daher auf einem Potenzial nahe dem Drainpotenzial hängen. Daher muss die erste Feldplatte, die sich unterhalb einer auf festem Potenzial – z. B. Gatepotenzial oder Sourcepotenzial – befindlichen Elektrode befindet, kapazitiv stärker an das feste Gatepotenzial oder Sourcepotenzial gekoppelt werden als an die umgebende und auf Drainpotenzial liegenden Bereiche, damit die Feldplatte auf eine definierte Spannung zwischen Source- (oder Gate-) und Drainspannung eingestellt werden kann. Dies ist in 8 z. B. eine Spannung nahe der Source- oder Gatespannung.The following applies, among other things:
The height of the field plate is large compared to its width, so its potential is largely determined by the potential of the surrounding mesa area. Since the space charge zone propagates from the body region, field plates located below the mantle-cleared area are mainly surrounded by mesa areas and field plates that are at drain potential, and thus remain stuck at a potential near the drain potential. Therefore, the first field plate below a fixed potential - z. Gate potential or source potential electrode, capacitively coupled to the fixed gate potential or source potential more capacitively than to the surrounding and drain potential regions to allow the field plate to be set to a defined voltage between source (or gate) and drain voltage , This is in 8th z. B. a voltage near the source or gate voltage.

Aus diesem Grunde wird diese z. B. durch ein Dielektrikum von der darüber liegenden Elektrode auf festem Potenzial isoliert, das z. B. deutlich dünner ist als das restliche Dielektrikum an der Seitenwand und unterhalb der floatenden Elektrode und/oder z. B. einen größere Dielektrizitätskonstante aufweist oder Kombination aus beiden. Allgemeiner könnte ein abnehmendes Verhältnis ε/d das Problem lösen oder lösen helfen. Floatende Feldplatten in Kombination mit sehr hohen, aber nicht variierten Dielektrizitätskonstanten sind aus der DE 10 2004 007 197 A1 bekannt.For this reason, this z. B. isolated by a dielectric from the overlying electrode to a fixed potential, the z. B. is significantly thinner than the remaining dielectric on the side wall and below the floating electrode and / or z. B. has a larger dielectric constant or combination of the two. More generally, a decreasing ratio ε / d could help solve or solve the problem. Floating field plates in combination with very high but not varied dielectric constants are known from DE 10 2004 007 197 A1 known.

Jede weitere floatende Feldplatte muss ebenfalls kapazitiv stärker an das Potenzial der darüber liegenden floatenden Feldplatte gekoppelt werden, jeweils verglichen mit der Kopplung an die darunter liegende Feldplatte, oder an das Drainpotenzial des Siliziums und darf andererseits aber die darüber liegende Feldplatte nicht zu sehr beeinflussen, so dass die Kopplung an die darüber liegende Feldplatte schwächer ausfallen muss als die Kopplung der darüber liegenden Feldplatte an eine weiter oberhalb befindliche Feldplatte.Each additional floating field plate must also be capacitively coupled more strongly to the potential of the overlying floating field plate, as compared to the coupling to the underlying field plate, or to the drain potential of the silicon, and on the other hand must not overly affect the overlying field plate that the coupling to the overlying field plate must be weaker than the coupling of the overlying field plate to a field plate located further above.

Daraus ergibt sich eine ansteigende Dicke bzw. absinkende Dielektrizitätskonstante der Isolation zwischen zwei direkt benachbarten Feldplatten oder Feldelektroden bzw. zwischen der Feldplatte oder Feldelektrode und der Gate- oder Sourceelektrode von oben nach unten.This results in an increasing thickness or decreasing dielectric constant of the insulation between two directly adjacent field plates or field electrodes or between the field plate or field electrode and the gate or source electrode from top to bottom.

Die genaue Dicke der Dielektrika zwischen Feldplatten oder Feldplatten und Elektroden hängt von der gesamten Geometrie der Struktur ab, insbesondere von der Feldoxiddicke, Feldplattenhöhe oder -länge im Graben und der Breite sowie von der Epidotierung und der Mesabreite.The exact thickness of the dielectrics between field plates or field plates and electrodes depends on the overall geometry of the structure, in particular the field oxide thickness, field plate height or length in the trench and width, and the epidote and the mesa width.

Im Falle einer Struktur mit p-lastigen p-Säulen breitet sich die Raumladungszone mehr vom unteren Ende der p-Säulen her aus, so dass sich für diesen Fall das Umgekehrte bezüglich der Variation der Isolationsdicken bzw. Dielektrizitätskonstanten ergibt.In the case of a structure with p-type p-pillars, the space charge zone spreads more from the lower end of the p-pillars, so that the reverse results for this case with respect to the variation of the insulation thicknesses or dielectric constants.

Beispielhafte Dickenangaben sind in der Ausführungsform der 6B gezeigt. Die Ausführungsform der 6B zeigt variierte Isolatordicken mit etwa 30 nm, 100 nm bzw. 250 nm. Diese Struktur sperrt bei 191,7 V. Die Mesagebiete neben allen Feldplatten nehmen Spannung auf.Exemplary thickness specifications are in the embodiment of 6B shown. The embodiment of the 6B shows varied insulator thicknesses of about 30 nm, 100 nm and 250 nm, respectively. This structure blocks at 191.7 V. The mesa areas next to all field plates absorb stress.

Die Anordnung der 6A zeigt eine konstante Oxiddicke von etwa 50 nm. Diese Struktur sperrt 81,4 V. Die Mesagebiete neben der unteren und teilweise neben der mittleren Feldplatte nehmen keine Spannung auf.The arrangement of 6A shows a constant oxide thickness of about 50 nm. This structure blocks 81.4 V. The mesa areas next to the lower and partly adjacent to the middle field plate do not absorb any stress.

Ein Kernaspekt der Erfindung ist, die Kopplung einer Feldplatte an die darüber und darunter liegende Feldplatte nicht gleich, sondern gezielt unterschiedlich zu gestalten.A key aspect of the invention is not to make the coupling of a field plate to the above and below the field plate the same, but specifically different.

Weitere AusführungsformenFurther embodiments

Ein alternativer Kernaspekt betrachtet Anordnungen mit nur einer Feldplatte oder Feldelektrode in der Garbenstruktur. Diese Feldplatte kann auch insbesondere floatend ausgebildet sein.An alternative core aspect regards arrangements with only a field plate or field electrode in the sheaf structure. This field plate can also be designed in particular floating.

Bei einer Ausführungsform sind die Isolation oder das Oxid oben dünner als die Isolation oder das Oxid am Boden und/oder an der Seite ausgebildet: siehe auch 4 und 5. In one embodiment, the insulation or oxide above is thinner than the insulation or the oxide is formed on the bottom and / or on the side: see also 4 and 5 ,

Insbesondere können die Isolation oder das Oxid oben 1/2 so dünn wie die Isolation oder das Oxid am Boden und/oder an der Seite ausgebildet sein.In particular, the insulation or the oxide at the top can be made 1/2 as thin as the insulation or the oxide at the bottom and / or at the side.

Ferner können die Isolation oder das Oxid oben 1/5 so dünn wie die Isolation oder das Oxid am Boden und/oder an der Seite ausgebildet sein.Further, the insulation or oxide may be formed 1/5 as thin as the insulation or the oxide on the bottom and / or on the side.

Eine oder die Gateelektrode muss nicht im Trench angebracht sein, sondern kann über der Si-Oberfläche liegen.One or the gate electrode need not be mounted in the trench but may be over the Si surface.

Zur Kompensation kann in der n–-Driftstrecke auch eine p-Säule vorgesehen sein.

  • • Im n-lastigen Fall – lateral über die Mesaweite aufintegriert befindet sich mehr n–- als p–-Dotierung in der Mesa – nehmen die Oxiddicke zwischen Feldplatten von oben nach unten zu oder die Dielektrizitätskonstante bzw. ε/d ab: siehe 3 und 4.
  • • Im p-lastigen Fall nehmen die Oxiddicke zwischen Feldplatten von oben nach unten ab oder die Dielektrizitätskonstante bzw. ε/d zu, siehe auch 1 und 2.
For compensation, a p-pillar can also be provided in the n - drift range.
  • • In the n-heavy case - laterally integrated over the meso side, there is more n - - than p - doping in the mesa - the oxide thickness between field plates increases from top to bottom or the dielectric constant or ε / d: see 3 and 4 ,
  • • In the p-loaded case, the oxide thickness between field plates decreases from top to bottom or the dielectric constant or ε / d, see also 1 and 2 ,

Die Variation der kapazitiven Kopplung kann auch auf den YFET angewendet werden.The variation of the capacitive coupling can also be applied to the YFET.

Die Erfindung kann auch auf p-Kanal-Transistoren, Bipolartransistoren, Dioden, Schottkydioden, IGBT's ... angewendet werden. Diese Strukturen können in IC's integriert sein und dann z. B. den Drainanschluss auf die Vorderseite geführt haben.The invention can also be applied to p-channel transistors, bipolar transistors, diodes, Schottky diodes, IGBTs. These structures can be integrated into ICs and then z. B. have led the drain connection to the front.

Diese und weitere Aspekte der vorliegenden Erfindung werden nachfolgend anhand der beigefügten Figuren erläutert, welche exemplarisch Ausführungsformen der Erfindung zeigen:These and further aspects of the present invention are explained below with reference to the attached figures, which show by way of example embodiments of the invention:

1 ist eine schematische und geschnittene Seitenansicht einer Ausführungsform der erfindungsgemäßen Grabenstrukturhalbleitereinrichtung gemäß dem ersten Konzept der Erfindung. 1 is a schematic and sectional side view of an embodiment of the trench structure semiconductor device according to the invention according to the first concept of the invention.

2 ist eine schematische und geschnittene Seitenansicht einer zweiten Grabenstrukturhalbleitereinrichtung gemäß dem ersten Konzept, die für das Verständnis der Erfindung nützlich ist. 2 Figure 4 is a schematic and sectional side view of a second trench structure semiconductor device according to the first concept useful for understanding the invention.

3 ist eine schematische und geschnittene Seitenansicht einer Grabenstrukturhalbleitereinrichtung gemäß dem Grabenstrukturhalbleitereinrichtung gemäß dem ersten Konzept, die für das Verständnis der Erfindung nützlich ist. 3 FIG. 12 is a schematic and sectional side view of a trench structure semiconductor device according to the trench structure semiconductor device according to the first concept useful for understanding the invention. FIG.

4 ist eine schematische und geschnittene Seitenansicht einer ersten Ausführungsform der erfindungsgemäßen Grabenstrukturhalbleitereinrichtung gemäß dem zweiten Konzept der Erfindung. 4 is a schematic and sectional side view of a first embodiment of the trench structure semiconductor device according to the invention according to the second concept of the invention.

5 ist eine schematische und geschnittene Seitenansicht einer zweiten Ausführungsform der erfindungsgemäßen Grabenstrukturhalbleitereinrichtung gemäß dem zweiten Konzept der Erfindung. 5 is a schematic and sectional side view of a second embodiment of the trench structure semiconductor device according to the invention according to the second concept of the invention.

6A, 6B illustrieren in schematischer und geschnittener Seitenansicht die Potentialverhältnisse, die herkömmlich oder erfindungsgemäß erreicht werden können. 6A . 6B illustrate in schematic and sectional side view the potential conditions that can be achieved conventionally or according to the invention.

7 eine weitere Ausführungsform für die Feldplatten. 7 another embodiment for the field plates.

Nachfolgend werden strukturell und/oder funktionell ähnliche, vergleichbare oder äquivalente Elemente mit denselben Bezugszeichen bezeichnet, ohne dass in jedem Fall ihres Auftretens eine detaillierte Beschreibung wiederholt wird.Hereinafter, structurally and / or functionally similar, comparable or equivalent elements will be denoted by the same reference numerals, without a detailed description being repeated in each case of their occurrence.

Die 1 zeigt eine Ausführungsform der erfindungsgemäßen Grabenstrukturhalbleitereinrichtung gemäß dem ersten erfindungsgemäßen Konzept mit einer Mehrzahl Feldplatten FP1, ..., FP4 oder Feldelektroden FP1, ..., FP4, während die 2 und 3 für das Verständnis der Erfindung nützlich sind.The 1 shows an embodiment of the trench structure semiconductor device according to the invention according to the first inventive concept with a plurality of field plates FP1, ..., FP4 or field electrodes FP1, ..., FP4, while the 2 and 3 useful for understanding the invention.

1 zeigt in schematischer und geschnittener Seitenansicht eine erste Ausführungsform einer Grabenstrukturhalbleitereinrichtung 10 gemäß der vorliegenden Erfindung. 1 shows a schematic and sectional side view of a first embodiment of a trench structure semiconductor device 10 according to the present invention.

Dieser Ausführungsform liegt ein Halbleitermaterial 20 mit einem Oberflächenbereich 20a und einer Unterseite 20b zugrunde. Von der Oberfläche 20a des Halbleitermaterialbereichs 20 ausgehend, werden in das Innere des Halbleitermaterialbereichs 20 – im Wesentlichen senkrecht verlaufend – Grabenstrukturen 30 eingebracht. Diese weisen Wandbereiche 30w und Bodenbereiche 30b auf. In das Innere der Grabenstrukturen 30 wird jeweils eine Elektrodenanordnung 50 aus einer Mehrzahl Feldplattenelektrodeneinrichtungen oder Feldplattenelektroden FP1 bis FP4 eingebracht. Zur Isolation der Elektrodenanordnung 50 mit der Mehrzahl Feldplattenelektrodeneinrichtungen oder Feldplattenelektroden FP1 bis FP4 gegenüber dem Bodenbereich 30b der Grabenstruktur 30 und gegenüber den Wandbereichen 30w der Grabenstruktur sind erste Isolationsbereiche 41 aus einem Isolationsmaterial 40 vorgesehen. Zur elektrischen und mechanischen Isolierung und zur räumlichen Beabstandung der einzelnen Feldplattenelektrodeneinrichtungen oder Feldplattenelektroden FP1 bis FP4 voneinander sind zweite Isolationsbereiche 42 aus einem Isolationsmaterial 40 vorgesehen.This embodiment is a semiconductor material 20 with a surface area 20a and a bottom 20b based. From the surface 20a of the semiconductor material region 20 starting, are in the interior of the semiconductor material region 20 - substantially perpendicular - trench structures 30 brought in. These have wall areas 30w and floor areas 30b on. Into the interior of the trench structures 30 each becomes an electrode assembly 50 from a plurality of field plate electrode devices or field plate electrodes FP1 to FP4 introduced. For isolation of the electrode assembly 50 with the plurality of field plate electrode devices or field plate electrodes FP1 to FP4 opposite to the bottom portion 30b the trench structure 30 and opposite the wall areas 30w the trench structure are first isolation areas 41 from an insulation material 40 intended. For electrical and mechanical isolation and spatial spacing of the individual field plate electrode devices or field plate electrodes FP1 to FP4 from each other are second isolation regions 42 from an insulation material 40 intended.

In der Abfolge der Feldplattenelektrodeneinrichtungen oder Feldplattenelektroden FP1 bis FP4 der Elektrodenanordnung 50 der hier gezeigten Ausführungsform der erfindungsgemäßen Grabenstrukturhalbleitereinrichtung 10 sind vier Feldplattenelektrodeneinrichtungen oder Feldplattenelektroden FP1 bis FP4 in einer etwa linear und sich vertikal verstreckenden Anordnung in der Erstreckungsrichtung Z der Grabenstruktur 30 im Innern der Grabenstruktur 30 vorgesehen und zwar mit einer zuunterst angeordneten ersten Feldplattenelektrodeneinrichtung oder Feldplattenelektrode FP1, nachfolgenden zweiten und dritten Feldplattenelektrodeneinrichtungen oder Feldplattenelektroden FP2 bzw. FP3 und einer zuoberst angeordneten, also dem Bodenbereich 30b der Grabenstruktur 30 abgewandten und dem Oberflächenbereich 20a des Halbleitermaterialbereichs 20 zugeordneten letzten oder vierten Feldplattenelektrodeneinrichtung oder Feldplattenelektrode FP4 ausgebildet. Zwischen der zuoberst oder zuletzt angeordneten letzten oder vierten Feldplattenelektrodeneinrichtung oder Feldplattenelektrode FP4 und dem Oberflächenbereich 20a des Halbleitermaterialbereichs 20 ist eine zweite Elektrodeneinrichtung 40, bestehend aus einer Gateelektrode G, ausgebildet. Auch zur elektrischen und mechanischen Isolation der Gateelektrode G von der Elektrodenanordnung 50 und insbesondere von der letzten und vierten und zuoberst angeordneten Feldplattenelektrodeneinrichtung oder Feldplattenelektrode FP4 ist ein zweiter Isolationsbereich 42 aus einem Isolationsmaterial 40 ausgebildet. Zur elektrischen und mechanischen Isolation und zur räumlichen Beabstandung der Gateelektrode G der zweiten Elektrodenanordnung 40 vom Oberflächenbereich 20a des Halbleitermaterialbereichs 20 ist ebenfalls ein entsprechendes Isolationsmaterial 40 vorgesehen. Durch das Vorsehen der entsprechenden zweiten Isolationsbereiche 42 aus dem Isolationsmaterial 40 werden zwischen den jeweiligen Feldplattenelektroden FP1 bis FP4 einerseits und der ersten und zuunterst angeordneten Feldplattenelektrodeneinrichtung oder Feldplattenelektrode FP1 und dem Bodenbereich 30b der Grabenstruktur 30 und zum anderen zwischen der letzten und zuoberst angeordneten Feldplattenelektrodeneinrichtung oder Feldplattenelektrode FP4 und der Gateelektrode G erste bis dritte gemeinsame Grenzflächenbereich I1 bis I4, ein nullter und zuunterst angeordneter Grenzflächenbereich I0 bzw. ein vierter oder letzter und zuoberst angeordneter Grenzflächenbereich I4 definiert, wobei das dazwischen vorgesehene jeweilige Isolationsmaterial 40 als Dielektrikum mit entsprechenden Dielektrizitätskonstanten ε1 bis ε3, ε0 bzw. ε4 fungiert und jeweils Schichtstärken d1 bis d3, d0 bzw. d4 aufweist. Die maximale laterale Stärke dFOX des ersten Isolationsbereichs 41 aus dem Isolationsmaterial 40 zur Isolation der Elektrodenanordnungen 50 und 40 mit den Feldplattenelektrodeneinrichtungen oder Feldplattenelektroden FP1 bis FP4 bzw. mit der Gateelektrode G von den Wandbereichen 30w der Grabenstruktur 30 wird auch als Feldoxidstärke dFOX bezeichnet. In the sequence of field plate electrode devices or field plate electrodes FP1 to FP4 of the electrode assembly 50 the embodiment of the trench structure semiconductor device according to the invention shown here 10 For example, four field plate electrode devices or field plate electrodes FP1 to FP4 are in an approximately linearly and vertically extending configuration in the extension direction Z of the trench structure 30 inside the trench structure 30 provided with a lowermost arranged first field plate electrode device or field plate electrode FP1, subsequent second and third field plate electrode devices or field plate electrodes FP2 and FP3 and a topmost arranged, so the bottom area 30b the trench structure 30 remote and the surface area 20a of the semiconductor material region 20 associated last or fourth field plate electrode device or field plate electrode FP4 formed. Between the uppermost or last arranged last or fourth field plate electrode device or field plate electrode FP4 and the surface area 20a of the semiconductor material region 20 is a second electrode device 40 consisting of a gate electrode G, formed. Also for the electrical and mechanical isolation of the gate electrode G of the electrode assembly 50 and in particular of the last and fourth and uppermost field plate electrode means or field plate electrode FP4 is a second isolation region 42 from an insulation material 40 educated. For the electrical and mechanical isolation and spatial spacing of the gate electrode G of the second electrode arrangement 40 from the surface area 20a of the semiconductor material region 20 is also a corresponding insulation material 40 intended. By providing the corresponding second isolation areas 42 from the insulation material 40 be between the respective field plate electrodes FP1 to FP4 on the one hand and the first and lowermost arranged field plate electrode device or field plate electrode FP1 and the bottom portion 30b the trench structure 30 and on the other hand between the last and uppermost arranged field plate electrode device or field electrode FP4 and the gate electrode G first to third common interface region I1 to I4, a zeroth and lowermost interface region I0 and a fourth or last and uppermost arranged interface region I4 defined, provided therebetween respective insulation material 40 acts as a dielectric with corresponding dielectric constants ε1 to ε3, ε0 or ε4 and in each case has layer thicknesses d1 to d3, d0 and d4 respectively. The maximum lateral strength dFOX of the first isolation area 41 from the insulation material 40 for the isolation of the electrode arrangements 50 and 40 with the field plate electrode means or field plate electrodes FP1 to FP4 and with the gate electrode G from the wall portions, respectively 30w the trench structure 30 is also called field oxide strength dFOX.

Der Halbleitermaterialbereich 20 besteht aus einem ersten oder unteren Abschnitt 20-1, welcher n+-dotiert ist und welcher in der hier dargestellten Ausführungsform der erfindungsgemäßen Grabenstrukturhalbleitereinrichtung einen Drainbereich bildet. Es schließt sich ein zweiter Abschnitt 20-2 direkt darüber an, welcher in der hier dargestellten Ausführungsform der erfindungsgemäßen Grabenstrukturhalbleitereinrichtung 10 eine n–-dotierte Driftstrecke definiert. Es folgt dann ein dritter und zuoberst angeordneter und p-dotierter Bereich 20-3, in welchem als Sourcebereiche S fungierende und n+-dotierte Dotiergebiete eingebracht sind. Direkt an den Oberflächenbereich 20a des Halbleiterbereichs 20 schließt sich ein Sourceanschluss SA, z. B. in Form einer Metallisierung, an. Direkt unterhalb der Unterseite 20b des Halbleitermaterialbereichs 20 schließt sich ein entsprechender Drainanschluss DA, z. B. ebenfalls in Form einer Metallisierung, an. Die hier gezeigte Ausführungsform der erfindungsgemäßen Grabenstrukturhalbleitereinrichtung 10 ist somit als vertikale Feldeffekttransistoreinrichtung vom Trenchtyp definiert.The semiconductor material area 20 consists of a first or lower section 20-1 which is n + -doped and which forms a drain region in the embodiment of the trench structure semiconductor device according to the invention shown here. It closes a second section 20-2 directly above it, which in the embodiment of the trench structure semiconductor device according to the invention shown here 10 defines an n - doped drift path. It then follows a third and uppermost arranged and p-doped area 20-3 in which doping regions functioning as n + source regions S and n + -doped doping regions are introduced. Directly to the surface area 20a of the semiconductor region 20 closes a source SA, z. B. in the form of a metallization, to. Just below the bottom 20b of the semiconductor material region 20 closes a corresponding drain connection DA, z. B. also in the form of a metallization to. The embodiment of the trench structure semiconductor device according to the invention shown here 10 is thus defined as a trench-type vertical field-effect transistor device.

Kerngedanke der in 1 gezeigten Ausführungsform der erfindungsgemäßen Grabenstrukturhalbleitereinrichtung 10 ist, dass die elektrische Kopplung zwischen den einzelnen Elementen in der Grabenstruktur 30, ausgehend vom Bodenbereich 30w bis zum Oberflächenbereich 20a monoton oder streng monoton abfallend definiert ist. Dies bedeutet im Einzelnen, dass die Kopplung zwischen der ersten Feldplattenelektrodeneinrichtung oder Feldplattenelektrode FP1 und dem Bodenbereich 30w der Grabenstruktur 30 geringer ist oder gleich der elektrischen Kopplung der ersten Feldplattenelektrodeneinrichtung oder Feldplattenelektrode FP1 und der zweiten Feldplattenelektrodeneinrichtung oder Feldplattenelektrode FP2. Die elektrische Kopplung zwischen der zweiten Feldplattenelektrodeneinrichtung oder Feldplattenelektrode FP2 zur dritten sich anschließenden Feldplattenelektrodeneinrichtung oder Feldplattenelektrode FP3 ist ihrerseits geringer als deren elektrische Kopplung an die sich direkt anschließende vierte und oberste, hier also letzte, Feldplattenelektrodeneinrichtung oder Feldplattenelektrode FP4. Die vierte und hier somit letzte Feldplattenelektrodeneinrichtung FP4 ist ihrerseits wiederum geringer gekoppelt an die sich anschließende Gateelektrode G. Der Effekt der monoton oder streng monoton abfallenden elektrischen Kopplung der einzelnen Elemente in ihrer Reihenfolge im Innern der Grabenstruktur 30, ausgehend vom Bodenbereich 30w und abschließend mit dem Oberflächenbereich 20a des Halbleitermaterialbereichs 20, wird in der hier gezeigten Ausführungsform durch eine entsprechende monoton steigende oder streng monoton steigende Abfolge der entsprechenden Schichtstärken d0 bis d4 der jeweils gemeinsamen Grenzflächenbereiche I0 bis I4 und der entsprechenden zweiten Isolationsbereiche 42 mit dem Isolationsmaterial 40 und den Dielektrizitätskonstanten ε0 bis ε4 erreicht. Denkbar sind aber auch gleichzeitig oder alternativ Variationen in der Materialwahl der zweiten Isolationsbereiche 42 und damit in der Zusammensetzung der gemeinsamen Grenzflächenbereiche I0 bis I4 und damit eine Variation der Dielektrizitätskonstanten ε0 bis ε4.Core idea of in 1 shown embodiment of the trench structure semiconductor device according to the invention 10 is that the electrical coupling between the individual elements in the trench structure 30 , starting from the ground area 30w up to the surface area 20a is defined monotone or strictly monotone decreasing. Specifically, this means that the coupling between the first field plate electrode device or field plate electrode FP1 and the bottom region 30w the trench structure 30 is less than or equal to the electrical coupling of the first field plate electrode device or field plate electrode FP1 and the second field plate electrode device or field plate electrode FP2. The electrical coupling between the second field plate electrode device or field plate electrode FP2 to the third subsequent field plate electrode device or field plate electrode FP3 is in turn less than its electrical coupling to the directly adjacent fourth and top, here last, field plate electrode device or field plate electrode FP4. The fourth and here thus last field plate electrode device FP4 is in turn less coupled to the adjoining gate electrode G. The effect of the monotonically or strictly monotonically decreasing electrical coupling of the individual elements in their order in the interior of the trench structure 30 , starting from the ground area 30w and finally with the surface area 20a of the semiconductor material region 20 , is in the embodiment shown here by a corresponding monotonically increasing or strictly monotonically increasing Sequence of the respective layer thicknesses d0 to d4 of the respective common interface areas I0 to I4 and the corresponding second isolation areas 42 with the insulation material 40 and reaches the dielectric constant ε0 to ε4. It is also conceivable, however, at the same time or alternatively variations in the choice of material of the second isolation areas 42 and thus in the composition of the common interface areas I0 to I4 and thus a variation of the dielectric constant ε0 to ε4.

1 zeigt noch eine – ggf. optionale – Maßnahme bei dieser Ausführungsform der erfindungsgemäßen Grabenstrukturhalbleitereinrichtung 10, gemäß welcher im Mesabereich, also im Zwischenbereich lateral zwischen den direkt benachbarten Grabenstrukturen 30 im n–-dotierten zweiten Materialbereich 20-2 des Halbleitermaterialbereichs 20 eingebettet eine so genannte p-Säule 90 ausgebildet ist, wobei für die Konzentrationen p, n an p-Dotierung bzw. an n-Dotierung in diesen Bereichen und den entsprechenden Schichtstärken wp bzw. wn die Beziehung p·wp > n·wn gilt. 1 shows another - optionally optional - measure in this embodiment of the trench structure semiconductor device according to the invention 10 according to which in the mesa region, ie in the intermediate region, laterally between the directly adjacent trench structures 30 in the n - doped second material region 20-2 of the semiconductor material region 20 embedded a so-called p-pillar 90 is formed, wherein for the concentrations p, n to p-doping or n-doping in these areas and the corresponding layer thicknesses wp and wn, the relationship p · wp> n · wn applies.

Die p-Säule 90 kann an die Grabenstruktur 30 angrenzen und vom n-Gebiet beabstandet sein; sie kann auch – wie gezeigt – von der Grabenstruktur 30 beabstandet sein oder aber an die Grabenstruktur 30 und das n-Gebiet angrenzen. Gleiches gilt für mehrere Feldplattenelektrodeneinrichtungen.The p-pillar 90 can attach to the trench structure 30 be adjacent and spaced from the n-region; it can also - as shown - from the trench structure 30 be spaced or to the trench structure 30 and adjoin the n-area. The same applies to several field plate electrode devices.

2 zeigt eine weitere Ausführungsform der Grabenstrukturhalbleitereinrichtung 10 in geschnittener Seitenansicht. Die grundlegenden Elemente mit denjenigen der Ausführungsform aus 1 identisch. 2 shows a further embodiment of the trench structure semiconductor device 10 in cut side view. The basic elements with those of the embodiment 1 identical.

Dieser Ausführungsform liegt ein Halbleitermaterial 20 mit einem Oberflächenbereich 20a und einer Unterseite 20b zugrunde. Von der Oberfläche 20a des Halbleitermaterialbereichs 20 ausgehend, werden in das Innere des Halbleitermaterialbereichs 20 – im Wesentlichen senkrecht verlaufend – Grabenstrukturen 30 eingebracht. Diese weisen Wandbereiche 30w und Bodenbereiche 30b auf. In das Innere der Grabenstrukturen 30 wird jeweils eine Elektrodenanordnung 50 aus einer Mehrzahl Feldplattenelektrodeneinrichtungen oder Feldplattenelektroden FP1 bis FP4 eingebracht. Zur Isolation der Elektrodenanordnung 50 mit der Mehrzahl Feldplattenelektrodeneinrichtungen oder Feldplattenelektroden FP1 bis FP4 gegenüber dem Bodenbereich 30b der Grabenstruktur 30 und gegenüber den Wandbereichen 30w der Grabenstruktur sind erste Isolationsbereiche 41 aus einem Isolationsmaterial 40 vorgesehen. Zur elektrischen und mechanischen Isolierung und zur räumlichen Beabstandung der einzelnen Feldplattenelektrodeneinrichtungen oder Feldplattenelektroden FP1 bis FP4 voneinander sind zweite Isolationsbereiche 42 aus einem Isolationsmaterial 40 vorgesehen.This embodiment is a semiconductor material 20 with a surface area 20a and a bottom 20b based. From the surface 20a of the semiconductor material region 20 starting, are in the interior of the semiconductor material region 20 - substantially perpendicular - trench structures 30 brought in. These have wall areas 30w and floor areas 30b on. Into the interior of the trench structures 30 each becomes an electrode assembly 50 from a plurality of field plate electrode devices or field plate electrodes FP1 to FP4 introduced. For isolation of the electrode assembly 50 with the plurality of field plate electrode devices or field plate electrodes FP1 to FP4 opposite to the bottom portion 30b the trench structure 30 and opposite the wall areas 30w the trench structure are first isolation areas 41 from an insulation material 40 intended. For electrical and mechanical isolation and spatial spacing of the individual field plate electrode devices or field plate electrodes FP1 to FP4 from each other are second isolation regions 42 from an insulation material 40 intended.

In der Abfolge der Feldplattenelektrodeneinrichtungen oder Feldplattenelektroden FP1 bis FP4 der Elektrodenanordnung 50 der hier gezeigten Ausführungsform der Grabenstrukturhalbleitereinrichtung 10 sind vier Feldplattenelektrodeneinrichtungen oder Feldplattenelektroden FP1 bis FP4 in einer etwa linear und sich vertikal verstreckenden Anordnung in der Erstreckungsrichtung Z der Grabenstruktur 30 im Innern der Grabenstruktur 30 vorgesehen und zwar mit einer zuunterst angeordneten ersten Feldplattenelektrodeneinrichtung oder Feldplattenelektrode FP1, nachfolgenden zweiten und dritten Feldplattenelektrodeneinrichtungen oder Feldplattenelektroden FP2 bzw. FP3 und einer zuoberst angeordneten, also dem Bodenbereich 30b der Grabenstruktur 30 abgewandten und dem Oberflächenbereich 20a des Halbleitermaterialbereichs 20 zugeordneten letzten oder vierten Feldplattenelektrodeneinrichtung oder Feldplattenelektrode FP4 ausgebildet. Zwischen der zuoberst oder zuletzt angeordneten letzten oder vierten Feldplattenelektrodeneinrichtung oder Feldplattenelektrode FP4 und dem Oberflächenbereich 20a des Halbleitermaterialbereichs 20 ist eine zweite Elektrodeneinrichtung 40, bestehend aus einer Gateelektrode G, ausgebildet. Auch zur elektrischen und mechanischen Isolation der Gateelektrode G von der Elektrodenanordnung 50 und insbesondere von der letzten und vierten und zuoberst angeordneten Feldplattenelektrodeneinrichtung oder Feldplattenelektrode FP4 ist ein zweiter Isolationsbereich 42 aus einem Isolationsmaterial 40 ausgebildet. Zur elektrischen und mechanischen Isolation und zur räumlichen Beabstandung der Gateelektrode G der zweiten Elektrodenanordnung 40 vom Oberflächenbereich 20a des Halbleitermaterialbereichs 20 ist ebenfalls ein entsprechendes Isolationsmaterial 40 vorgesehen. Durch das Vorsehen der entsprechenden zweiten Isolationsbereiche 42 aus dem Isolationsmaterial 40 werden zwischen den jeweiligen Feldplattenelektroden FP1 bis FP4 einerseits und der ersten und zuunterst angeordneten Feldplattenelektrodeneinrichtung oder Feldplattenelektrode FP1 und dem Bodenbereich 30b der Grabenstruktur 30 und zum anderen zwischen der letzten und zuoberst angeordneten Feldplattenelektrodeneinrichtung oder Feldplattenelektrode FP4 und der Gateelektrode G erste bis dritte gemeinsame Grenzflächenbereich I1 bis I4, ein nullter und zuunterst angeordneter Grenzflächenbereich I0 bzw. ein vierter oder letzter und zuoberst angeordneter Grenzflächenbereich I4 definiert, wobei das dazwischen vorgesehene jeweilige Isolationsmaterial 40 als Dielektrikum mit entsprechenden Dielektrizitätskonstanten ε1 bis ε3, ε0 bzw. ε4 fungiert und jeweils Schichtstärken d1 bis d3, d0 bzw. d4 aufweist. Die maximalen lateralen Stärken dFOX und dGOX des ersten Isolationsbereichs 41 aus dem Isolationsmaterial 40 zur Isolation der Elektrodenanordnungen 50 bzw. 40 mit den Feldplattenelektrodeneinrichtungen oder Feldplattenelektroden FP1 bis FP4 bzw. mit der Gateelektrode G von den Wandbereichen 30w der Grabenstruktur 30 wird auch als Feldoxidstärke dFOX bzw. als Gateoxidstärke dGOX bezeichnet. Das Gateoxid GOX kann gewöhnlich weniger stark ausgebildet sein als das Feldoxid FOX.In the sequence of field plate electrode devices or field plate electrodes FP1 to FP4 of the electrode assembly 50 the embodiment of the trench structure semiconductor device shown here 10 For example, four field plate electrode devices or field plate electrodes FP1 to FP4 are in an approximately linearly and vertically extending configuration in the extension direction Z of the trench structure 30 inside the trench structure 30 provided with a lowermost arranged first field plate electrode device or field plate electrode FP1, subsequent second and third field plate electrode devices or field plate electrodes FP2 and FP3 and a topmost arranged, so the bottom area 30b the trench structure 30 remote and the surface area 20a of the semiconductor material region 20 associated last or fourth field plate electrode device or field plate electrode FP4 formed. Between the uppermost or last arranged last or fourth field plate electrode device or field plate electrode FP4 and the surface area 20a of the semiconductor material region 20 is a second electrode device 40 consisting of a gate electrode G, formed. Also for the electrical and mechanical isolation of the gate electrode G of the electrode assembly 50 and in particular of the last and fourth and uppermost field plate electrode means or field plate electrode FP4 is a second isolation region 42 from an insulation material 40 educated. For the electrical and mechanical isolation and spatial spacing of the gate electrode G of the second electrode arrangement 40 from the surface area 20a of the semiconductor material region 20 is also a corresponding insulation material 40 intended. By providing the corresponding second isolation areas 42 from the insulation material 40 be between the respective field plate electrodes FP1 to FP4 on the one hand and the first and lowermost arranged field plate electrode device or field plate electrode FP1 and the bottom portion 30b the trench structure 30 and on the other hand between the last and uppermost arranged field plate electrode device or field electrode FP4 and the gate electrode G first to third common interface region I1 to I4, a zeroth and lowermost interface region I0 and a fourth or last and uppermost arranged interface region I4 defined, provided therebetween respective insulation material 40 acts as a dielectric with corresponding dielectric constants ε1 to ε3, ε0 or ε4 and in each case has layer thicknesses d1 to d3, d0 and d4 respectively. The maximum lateral strengths dFOX and dGOX of the first isolation area 41 from the insulation material 40 for the isolation of the electrode arrangements 50 respectively. 40 with the field plate electrode devices or field plate electrodes FP1 to FP4 and with the gate electrode G of the wall areas 30w the trench structure 30 is also referred to as field oxide strength dFOX or as gate oxide strength dGOX. The gate oxide GOX can usually be made less strong than the field oxide FOX.

Der Halbleitermaterialbereich 20 besteht aus einem ersten oder unteren Abschnitt 20-1, welcher n+-dotiert ist und welcher in der hier dargestellten Ausführungsform der Grabenstrukturhalbleitereinrichtung einen Drainbereich bildet. Es schließt sich ein zweiter Abschnitt 20-2 direkt darüber an, welcher in der hier dargestellten Ausführungsform der Grabenstrukturhalbleitereinrichtung 10 eine n–-dotierte Driftstrecke definiert. Es folgt dann ein dritter und zuoberst angeordneter und p-dotierter Bereich 20-3, in welchem als Sourcebereiche S fungierende und n+-dotierte Datiergebiete eingebracht sind. Direkt an den Oberflächenbereich 20a des Halbleiterbereichs 20 schließt sich ein Sourceanschluss SA, z. B. in Form einer Metallisierung, an. Direkt unterhalb der Unterseite 20b des Halbleitermaterialbereichs 20 schließt sich ein entsprechender Drainanschluss DA, z. B. ebenfalls in Form einer Metallisierung, an. Die hier gezeigte Ausführungsform der Grabenstrukturhalbleitereinrichtung 10 ist somit als vertikale Feldeffekttransistoreinrichtung vom Trenchtyp definiert.The semiconductor material area 20 consists of a first or lower section 20-1 , which is n + -doped and which forms a drain region in the embodiment of the trench structure semiconductor device shown here. It closes a second section 20-2 directly above it, which in the embodiment of the trench structure semiconductor device shown here 10 defines an n - doped drift path. It then follows a third and uppermost arranged and p-doped area 20-3 in which are introduced as source regions S acting and n + doped Dating. Directly to the surface area 20a of the semiconductor region 20 closes a source SA, z. B. in the form of a metallization, to. Just below the bottom 20b of the semiconductor material region 20 closes a corresponding drain connection DA, z. B. also in the form of a metallization to. The embodiment of the trench structure semiconductor device shown here 10 is thus defined as a trench-type vertical field-effect transistor device.

Kerngedanke der in 2 gezeigten Ausführungsform der Grabenstrukturhalbleitereinrichtung 10 ist, dass die elektrische Kopplung zwischen den einzelnen Elementen in der Grabenstruktur 30, ausgehend vom Bodenbereich 30w bis zum Oberflächenbereich 20a monoton oder streng monoton zunehmend definiert ist. Dies bedeutet im Einzelnen, dass die Kopplung zwischen der ersten Feldplattenelektrodeneinrichtung oder Feldplattenelektrode FP1 und dem Bodenbereich 30w der Grabenstruktur 30 geringer ist oder gleich der elektrischen Kopplung der ersten Feldplattenelektrodeneinrichtung oder Feldplattenelektrode FP1 und der zweiten Feldplattenelektrodeneinrichtung oder Feldplattenelektrode FP2. Die elektrische Kopplung zwischen der zweiten Feldplattenelektrodeneinrichtung oder Feldplattenelektrode FP2 zur dritten sich anschließenden Feldplattenelektrodeneinrichtung oder Feldplattenelektrode FP3 ist ihrerseits geringer als deren elektrische Kopplung an die sich direkt anschließende vierte und oberste, hier also letzte, Feldplattenelektrodeneinrichtung oder Feldplattenelektrode FP4. Die vierte und hier somit letzte Feldplattenelektrodeneinrichtung FP4 ist ihrerseits wiederum stärker gekoppelt an die sich anschließende Gateelektrode G. Der Effekt der monoton oder streng monoton zunehmenden elektrischen Kopplung der einzelnen Elemente in ihrer Reihenfolge im Innern der Grabenstruktur 30, ausgehend vom Bodenbereich 30w und abschließend mit dem Oberflächenbereich 20a des Halbleitermaterialbereichs 20, wird in der hier gezeigten Ausführungsform durch eine entsprechende monoton abnehmende oder streng monoton abnehmende Abfolge der entsprechenden Schichtstärken d0 bis d4 der jeweils gemeinsamen Grenzflächenbereiche I0 bis I4 und der entsprechenden zweiten Isolationsbereiche 42 mit dem Isolationsmaterial 40 und den Dielektrizitätskonstanten ε0 bis ε4 erreicht. Denkbar sind aber auch gleichzeitig oder alternativ Variationen in der Materialwahl der zweiten Isolationsbereiche 42 und damit in der Zusammensetzung der setzung der gemeinsamen Grenzflächenbereiche I0 bis I4 und damit eine Variation der Dielektrizitätskonstanten ε0 bis ε4.Core idea of in 2 shown embodiment of the trench structure semiconductor device 10 is that the electrical coupling between the individual elements in the trench structure 30 , starting from the ground area 30w up to the surface area 20a monotonically or strictly monotonically increasingly defined. Specifically, this means that the coupling between the first field plate electrode device or field plate electrode FP1 and the bottom region 30w the trench structure 30 is less than or equal to the electrical coupling of the first field plate electrode device or field plate electrode FP1 and the second field plate electrode device or field plate electrode FP2. The electrical coupling between the second field plate electrode device or field plate electrode FP2 to the third subsequent field plate electrode device or field plate electrode FP3 is in turn less than its electrical coupling to the directly adjacent fourth and top, here last, field plate electrode device or field plate electrode FP4. The fourth and here thus last field plate electrode device FP4 is in turn more strongly coupled to the adjoining gate electrode G. The effect of monotonically or strictly monotonically increasing electrical coupling of the individual elements in their order in the interior of the trench structure 30 , starting from the ground area 30w and finally with the surface area 20a of the semiconductor material region 20 , In the embodiment shown here, by a corresponding monotonically decreasing or strictly monotonically decreasing sequence of the respective layer thicknesses d0 to d4 of the respective common interface areas I0 to I4 and the corresponding second isolation regions 42 with the insulation material 40 and reaches the dielectric constant ε0 to ε4. It is also conceivable, however, at the same time or alternatively variations in the choice of material of the second isolation areas 42 and thus in the composition of the setting of the common interface areas I0 to I4 and thus a variation of the dielectric constant ε0 to ε4.

Genauso denkbar ist eine Variation der Überlappflächen und/oder Dielektrizitätskonstanten und/oder Dicken.Equally conceivable is a variation of the overlap areas and / or dielectric constants and / or thicknesses.

Im Gegensatz zur Ausführungsform aus 1 ist die elektrische Kopplung bei der Ausführungsform der 2 nicht monoton oder streng monoton abfallend ausgebildet, wenn man die Reihenfolge der strukturellen Elemente in der Grabenstruktur 30, ausgehend vom Bodenbereich 30w der Grabenstruktur 30 und endend mit dem Oberflächenbereich 20a des Halbleitermaterialbereichs 20 betrachtet, sondern monoton oder streng monoton ansteigend. Das bedeutet im Einzelnen, dass die elektrische Kopplung zwischen der ersten oder untersten Feldplattenelektrodeneinrichtung FP1 und dem Bodenbereich 30w der Grabenstruktur 30w kleiner oder gleich ausgebildet ist zur elektrischen Kopplung zwischen der ersten oder untersten Feldplattenelektrodeneinrichtung FP1 und der nachfolgend sich anschließenden zweiten Feldplattenelektrodeneinrichtung FP2. Die zweite Feldplattenelektrodeneinrichtung FP2 ist dann stärker gekoppelt an die nachfolgend und darüber angeordnete dritte Feldplattenelektrodeneinrichtung FP3 als an die direkt darunter angeordnete erste Feldplattenelektrodeneinrichtung FP1. Die dritte Feldplattenelektrodeneinrichtung FP3 ist ihrer stärker gekoppelt an die darüber angeordnete vierte und hier zuletzt vorgesehene vierte Feldplattenelektrodeneinrichtung FP4 als an die direkt darunter und vorangehend ausgebildete zweite Feldplattenelektrodeneinrichtung FP2. Die zuletzt vorgesehene Gateelektrodeneinrichtung G der zweiten Elektrodenanordnung 40 ist ihrerseits stärker gekoppelt an die darunter vorgesehene vierte Feldplattenelektrodeneinrichtung FP4 als diese an die direkt darunter vorgesehene und vorangehend ausgebildete dritte Feldplattenelektrodeneinrichtung FP3 gekoppelt ist. Die jeweilige elektrische Kopplung wird wie in den vorangehenden Fällen erreicht durch eine strikte Variation der entsprechenden Schichtstärken d0 bis d4 der zweiten Isolationsbereiche 42 der gemeinsamen Grenzflächenbereiche I0 bis I4. Dabei wird also eine monoton oder streng monoton abfallende Anordnung der Schichtstärken d0 bis d4 gewählt, um eine entsprechende monoton oder streng monoton steigende Abfolge der elektrischen Kopplungen zu erreichen.In contrast to the embodiment of 1 is the electrical coupling in the embodiment of the 2 not monotonically or strictly monotonically sloping, considering the order of the structural elements in the trench structure 30 , starting from the ground area 30w the trench structure 30 and ending with the surface area 20a of the semiconductor material region 20 but monotonically or strictly monotonously increasing. In detail, this means that the electrical coupling between the first or lowest field plate electrode device FP1 and the bottom region 30w the trench structure 30w is formed smaller or equal to the electrical coupling between the first or lowermost field plate electrode device FP1 and the subsequent second field plate electrode device FP2. The second field plate electrode device FP2 is then more strongly coupled to the third and above the third field plate electrode device FP3 than to the first field plate electrode device FP1 directly below. The third field plate electrode device FP3 is more strongly coupled to the fourth and here last provided fourth field plate electrode device FP4 than to the directly below and previously formed second field plate electrode device FP2. The last-provided gate electrode device G of the second electrode arrangement 40 For its part, it is more strongly coupled to the fourth field plate electrode device FP4 provided below, as it is coupled to the third field plate electrode device FP3 provided directly underneath and previously formed. The respective electrical coupling is achieved as in the preceding cases by a strict variation of the respective layer thicknesses d0 to d4 of the second isolation regions 42 the common interface areas I0 to I4. In this case, a monotonically or strictly monotone decreasing arrangement of the layer thicknesses d0 to d4 is selected in order to achieve a corresponding monotone or strictly monotone to achieve increasing sequence of electrical couplings.

Die Grabenstrukturhalbleitereinrichtung gemäß 3 wird ebenfalls anhand einer schematischen und geschnittenen Seitenansicht erläutert und besitzt stark Gemeinsamkeiten mit der in 2 gezeigten Anordnung.The trench structure semiconductor device according to 3 is also explained on the basis of a schematic and sectional side view and has much in common with the in 2 shown arrangement.

Dieser Ausführungsform liegt ein Halbleitermaterial 20 mit einem Oberflächenbereich 20a und einer Unterseite 20b zugrunde. Von der Oberfläche 20a des Halbleitermaterialbereichs 20 ausgehend, werden in das Innere des Halbleitermaterialbereichs 20 – im Wesentlichen senkrecht verlaufend – Grabenstrukturen 30 eingebracht. Diese weisen Wandbereiche 30w und Bodenbereiche 30b auf. In das Innere der Grabenstrukturen 30 wird jeweils eine Elektrodenanordnung 50 aus einer Mehrzahl Feldplattenelektrodeneinrichtungen oder Feldplattenelektroden FP1 bis FP4 eingebracht. Zur Isolation der Elektrodenanordnung 50 mit der Mehrzahl Feldplattenelektrodeneinrichtungen oder Feldplattenelektroden FP1 bis FP4 gegenüber dem Bodenbereich 30b der Grabenstruktur 30 und gegenüber den Wandbereichen 30w der Grabenstruktur sind erste Isolationsbereiche 41 aus einem Isolationsmaterial 40 vorgesehen. Zur elektrischen und mechanischen Isolierung und zur räumlichen Beabstandung der einzelnen Feldplattenelektrodeneinrichtungen oder Feldplattenelektroden FP1 bis FP4 voneinander sind zweite Isolationsbereiche 42 aus einem Isolationsmaterial 40 vorgesehen.This embodiment is a semiconductor material 20 with a surface area 20a and a bottom 20b based. From the surface 20a of the semiconductor material region 20 starting, are in the interior of the semiconductor material region 20 - substantially perpendicular - trench structures 30 brought in. These have wall areas 30w and floor areas 30b on. Into the interior of the trench structures 30 each becomes an electrode assembly 50 from a plurality of field plate electrode devices or field plate electrodes FP1 to FP4 introduced. For isolation of the electrode assembly 50 with the plurality of field plate electrode devices or field plate electrodes FP1 to FP4 opposite to the bottom portion 30b the trench structure 30 and opposite the wall areas 30w the trench structure are first isolation areas 41 from an insulation material 40 intended. For electrical and mechanical isolation and spatial spacing of the individual field plate electrode devices or field plate electrodes FP1 to FP4 from each other are second isolation regions 42 from an insulation material 40 intended.

In der Abfolge der Feldplattenelektrodeneinrichtungen oder Feldplattenelektroden FP1 bis FP4 der Elektrodenanordnung 50 der hier gezeigten Ausführungsform der Grabenstrukturhalbleitereinrichtung 10 sind vier Feldplattenelektrodeneinrichtungen oder Feldplattenelektroden FP1 bis FP4 in einer etwa linear und sich vertikal erstreckenden Anordnung in der Erstreckungsrichtung Z der Grabenstruktur 30 im Innern der Grabenstruktur 30 vorgesehen und zwar mit einer zuunterst angeordneten ersten Feldplattenelektrodeneinrichtung oder Feldplattenelektrode FP1, nachfolgenden zweiten und dritten Feldplattenelektrodeneinrichtungen oder Feldplattenelektroden FP2 bzw. FP3 und einer zuoberst angeordneten, also dem Bodenbereich 30b der Grabenstruktur 30 abgewandten und dem Oberflächenbereich 20a des Halbleitermaterialbereichs 20 zugeordneten letzten oder vierten Feldplattenelektrodeneinrichtung oder Feldplattenelektrode FP4 ausgebildet. Zwischen der zuoberst oder zuletzt angeordneten letzten oder vierten Feldplattenelektrodeneinrichtung oder Feldplattenelektrode FP4 und dem Oberflächenbereich 20a des Halbleitermaterialbereichs 20 ist eine zweite Elektrodenanordnung 60, bestehend aus einer Gateelektrode G, ausgebildet. Auch zur elektrischen und mechanischen Isolation der Gateelektrode G von der Elektrodenanordnung 50 und insbesondere von der letzten und vierten und zuoberst angeordneten Feldplattenelektrodeneinrichtung oder Feldplattenelektrode FP4 ist ein zweiter Isolationsbereich 42 aus einem Isolationsmaterial 40 ausgebildet. Zur elektrischen und mechanischen Isolation und zur räumlichen Beabstandung der Gateelektrode G der zweiten Elektrodenanordnung 40 vorn Oberflächenbereich 20a des Halbleitermaterialbereichs 20 ist ebenfalls ein entsprechendes Isolationsmaterial 40 vorgesehen. Durch das Vorsehen der entsprechenden zweiten Isolationsbereiche 42 aus dem Isolationsmaterial 40 werden zwischen den jeweiligen Feldplattenelektroden FP1 bis FP4 einerseits und der ersten und zuunterst angeordneten Feldplattenelektrodeneinrichtung oder Feldplattenelektrode FP1 und dem Bodenbereich 30b der Grabenstruktur 30 und zum anderen zwischen der letzten und zuoberst angeordneten Feldplattenelektrodeneinrichtung oder Feldplattenelektrode FP4 und der Gateelektrode G erste bis dritte gemeinsame Grenzflächenbereich I1 bis I4, ein nullter und zuunterst angeordneter Grenzflächenbereich I0 bzw. ein vierter oder letzter und zuoberst angeordneter Grenzflächenbereich I4 definiert, wobei das dazwischen vorgesehene jeweilige Isolationsmaterial 40 als Dielektrikum mit entsprechenden Dielektrizitätskonstanten ε1 bis ε3, ε0 bzw. ε4 fungiert und jeweils Schichtstärken d1 bis d3, d0 bzw. d4 aufweist. Die maximale laterale Stärke dFOX des ersten Isolationsbereichs 41 aus dem Isolationsmaterial 40 zur Isolation der Elektrodenanordnungen 50 und 60 mit den Feldplattenelektrodeneinrichtungen oder Feldplattenelektroden FP1 bis FP4 bzw. mit der Gateelektrode G von den Wandbereichen 30w der Grabenstruktur 30 wird auch als Feldoxidstärke dFOX bezeichnet.In the sequence of field plate electrode devices or field plate electrodes FP1 to FP4 of the electrode assembly 50 the embodiment of the trench structure semiconductor device shown here 10 four field plate electrode devices or field plate electrodes FP1 to FP4 are in an approximately linear and vertically extending arrangement in the extension direction Z of the trench structure 30 inside the trench structure 30 provided with a lowermost arranged first field plate electrode device or field plate electrode FP1, subsequent second and third field plate electrode devices or field plate electrodes FP2 and FP3 and a topmost arranged, so the bottom area 30b the trench structure 30 remote and the surface area 20a of the semiconductor material region 20 associated last or fourth field plate electrode device or field plate electrode FP4 formed. Between the uppermost or last arranged last or fourth field plate electrode device or field plate electrode FP4 and the surface area 20a of the semiconductor material region 20 is a second electrode arrangement 60 consisting of a gate electrode G, formed. Also for the electrical and mechanical isolation of the gate electrode G of the electrode assembly 50 and in particular of the last and fourth and uppermost field plate electrode means or field plate electrode FP4 is a second isolation region 42 from an insulation material 40 educated. For the electrical and mechanical isolation and spatial spacing of the gate electrode G of the second electrode arrangement 40 front surface area 20a of the semiconductor material region 20 is also a corresponding insulation material 40 intended. By providing the corresponding second isolation areas 42 from the insulation material 40 be between the respective field plate electrodes FP1 to FP4 on the one hand and the first and lowermost arranged field plate electrode device or field plate electrode FP1 and the bottom portion 30b the trench structure 30 and on the other hand between the last and uppermost arranged field plate electrode device or field electrode FP4 and the gate electrode G first to third common interface region I1 to I4, a zeroth and lowermost interface region I0 and a fourth or last and uppermost arranged interface region I4 defined, provided therebetween respective insulation material 40 acts as a dielectric with corresponding dielectric constants ε1 to ε3, ε0 or ε4 and in each case has layer thicknesses d1 to d3, d0 and d4 respectively. The maximum lateral strength dFOX of the first isolation area 41 from the insulation material 40 for the isolation of the electrode arrangements 50 and 60 with the field plate electrode means or field plate electrodes FP1 to FP4 and with the gate electrode G from the wall portions, respectively 30w the trench structure 30 is also called field oxide strength dFOX.

Der Halbleitermaterialbereich 20 besteht aus einem ersten oder unteren Abschnitt 20-1, welcher n+-dotiert ist und welcher in der hier dargestellten Ausführungsform der Grabenstrukturhalbleitereinrichtung einen Drainbereich bildet. Es schließt sich ein zweiter Abschnitt 20-2 direkt darüber an, welcher in der hier dargestellten Ausführungsform der erfindungsgemäßen Grabenstrukturhalbleitereinrichtung 10 eine n–-dotierte Driftstrecke definiert. Es folgt dann ein dritter und zuoberst angeordneter und p-dotierter Bereich 20-3, in welchem als Sourcebereiche S fungierende und n+-dotierte Dotiergebiete eingebracht sind. Direkt an den Oberflächenbereich 20a des Halbleiterbereichs 20 schließt sich ein Sourceanschluss SA, z. B. in Form einer Metallisierung, an. Direkt unterhalb der Unterseite 20b des Halbleitermaterialbereichs 20 schließt sich ein entsprechender Drainanschluss DA, z. B. ebenfalls in Form einer Metallisierung, an. Die hier gezeigte Ausführungsform der Grabenstrukturhalbleitereinrichtung 10 ist somit als vertikale Feldeffekttransistoreinrichtung vom Trenchtyp definiert.The semiconductor material area 20 consists of a first or lower section 20-1 , which is n + -doped and which forms a drain region in the embodiment of the trench structure semiconductor device shown here. It closes a second section 20-2 directly above it, which in the embodiment of the trench structure semiconductor device according to the invention shown here 10 defines an n - doped drift path. It then follows a third and uppermost arranged and p-doped area 20-3 in which doping regions functioning as n + source regions S and n + -doped doping regions are introduced. Directly to the surface area 20a of the semiconductor region 20 closes a source SA, z. B. in the form of a metallization, to. Just below the bottom 20b of the semiconductor material region 20 closes a corresponding drain connection DA, z. B. also in the form of a metallization to. The embodiment of the trench structure semiconductor device shown here 10 is thus defined as a trench-type vertical field-effect transistor device.

Kerngedanke der in 3 gezeigten Ausführungsform der Grabenstrukturhalbleitereinrichtung 10 ist, dass die elektrische Kopplung zwischen den einzelnen Elementen in der Grabenstruktur 30, ausgehend vom Bodenbereich 30w bis zum Oberflächenbereich 20a monoton oder streng monoton steigend definiert ist. Dies bedeutet im Einzelnen, dass die Kopplung zwischen der ersten Feldplattenelektrodeneinrichtung oder Feldplattenelektrode FP1 und dem Bodenbereich 30w der Grabenstruktur 30 geringer ist oder gleich der elektrischen Kopplung der ersten Feldplattenelektrodeneinrichtung oder Feldplattenelektrode FP1 und der zweiten Feldplattenelektrodeneinrichtung oder Feldplattenelektrode FP2. Die elektrische Kopplung zwischen der zweiten Feldplattenelektrodeneinrichtung oder Feldplattenelektrode FP2 zur dritten sich anschließenden Feldplattenelektrodeneinrichtung oder Feldplattenelektrode FP3 ist ihrerseits geringer als deren elektrische Kopplung an die sich direkt anschließende vierte und oberste, hier also letzte, Feldplattenelektrodeneinrichtung oder Feldplattenelektrode FP4. Die vierte und hier somit letzte Feldplattenelektrodeneinrichtung FP4 ist ihrerseits wiederum stärker gekoppelt an die sich anschließende Gateelektrode G. Der Effekt der monoton oder streng monoton zunehmenden elektrischen Kopplung der einzelnen Elemente in ihrer Reihenfolge im Innern der Grabenstruktur 30, ausgehend vom Bodenbereich 30w und abschließend mit dem Oberflächenbereich 20a des Halbleitermaterialbereichs 20, wird in der hier gezeigten Ausführungsform durch eine entsprechende monoton abfallende oder streng monoton abfallende Abfolge der entsprechenden Schichtstärken d0 bis d4 der jeweils gemeinsamen Grenzflächenbereiche I0 bis I4 und der entsprechenden zweiten Isolationsbereiche 42 mit dem Isolationsmaterial 40 und den Dielektrizitätskonstanten ε0 bis ε4 erreicht. Denkbar sind aber auch gleichzeitig oder alternativ Variationen in der Materialwahl der zweiten Isolationsbereiche 42 und damit in der Zusammensetzung der gemeinsamen Grenzflächenbereiche I0 bis I4 und damit eine Variation der Dielektrizitätskonstanten ε0 bis ε4. Core idea of in 3 shown embodiment of the trench structure semiconductor device 10 is that the electrical coupling between the individual elements in the trench structure 30 , starting from the ground area 30w up to the surface area 20a monotone or strictly monotonically increasing is defined. Specifically, this means that the coupling between the first field plate electrode device or field plate electrode FP1 and the bottom region 30w the trench structure 30 is less than or equal to the electrical coupling of the first field plate electrode device or field plate electrode FP1 and the second field plate electrode device or field plate electrode FP2. The electrical coupling between the second field plate electrode device or field plate electrode FP2 to the third adjoining field plate electrode device or field plate electrode FP3 is in turn less than its electrical coupling to the directly adjacent fourth and topmost, here last, field plate electrode device or field plate electrode FP4. The fourth and here thus last field plate electrode device FP4 is in turn more strongly coupled to the adjoining gate electrode G. The effect of monotonically or strictly monotonically increasing electrical coupling of the individual elements in their order in the interior of the trench structure 30 , starting from the ground area 30w and finally with the surface area 20a of the semiconductor material region 20 , In the embodiment shown here, by a corresponding monotonically decreasing or strictly monotone decreasing sequence of the respective layer thicknesses d0 to d4 of the respective common interface areas I0 to I4 and the corresponding second isolation areas 42 with the insulation material 40 and reaches the dielectric constant ε0 to ε4. It is also conceivable, however, at the same time or alternatively variations in the choice of material of the second isolation areas 42 and thus in the composition of the common interface areas I0 to I4 and thus a variation of the dielectric constant ε0 to ε4.

Im Gegensatz zur Ausführungsform aus 1 ist die elektrische Kopplung bei der Ausführungsform der 3 nicht monoton oder streng monoton abfallend ausgebildet, wenn man die Reihenfolge der strukturellen Elemente in der Grabenstruktur 30, ausgehend vom Bodenbereich 30w der Grabenstruktur 30 und endend mit dem Oberflächenbereich 20a des Halbleitermaterialbereichs 20 betrachtet, sondern monoton oder streng monoton ansteigend. Das bedeutet im Einzelnen, dass die elektrische Kopplung zwischen der ersten oder untersten Feldplattenelektrodeneinrichtung FP1 und dem Bodenbereich 30w der Grabenstruktur 30w kleiner oder gleich ausgebildet ist zur elektrischen Kopplung zwischen der ersten oder untersten Feldplattenelektrodeneinrichtung FP1 und der nachfolgend sich anschließenden zweiten Feldplattenelektrodeneinrichtung FP2. Die zweite Feldplattenelektrodeneinrichtung FP2 ist dann stärker gekoppelt an die nachfolgend und darüber angeordnete dritte Feldplattenelektrodeneinrichtung FP3 als an die direkt darunter angeordnete erste Feldplattenelektrodeneinrichtung FP1. Die dritte Feldplattenelektrodeneinrichtung FP3 ist ihrer stärker gekoppelt an die darüber angeordnete vierte und hier zuletzt vorgesehene vierte Feldplattenelektrodeneinrichtung FP4 als an die direkt darunter und vorangehend ausgebildete zweite Feldplattenelektrodeneinrichtung FP2. Die zuletzt vorgesehene Gateelektrodeneinrichtung G der zweiten Elektrodenanordnung 60 ist ihrerseits stärker gekoppelt an die darunter vorgesehene vierte Feldplattenelektrodeneinrichtung FP4 als diese an die direkt darunter vorgesehene und vorangehend ausgebildete dritte Feldplattenelektrodeneinrichtung FP3 gekoppelt ist. Die jeweilige elektrische Kopplung wird wie in den vorangehenden Fällen erreicht durch eine strikte Variation der entsprechenden Schichtstärken d0 bis d4 der zweiten Isolationsbereiche 42 der gemeinsamen Grenzflächenbereiche I0 bis I4. Dabei wird also eine monoton oder streng monoton abfallende Anordnung der Schichtstärken d0 bis d4 gewählt, um eine entsprechende monoton oder streng monoton steigende Abfolge der elektrischen Kopplungen zu erreichen.In contrast to the embodiment of 1 is the electrical coupling in the embodiment of the 3 not monotonically or strictly monotonically sloping, considering the order of the structural elements in the trench structure 30 , starting from the ground area 30w the trench structure 30 and ending with the surface area 20a of the semiconductor material region 20 but monotonically or strictly monotonously increasing. In detail, this means that the electrical coupling between the first or lowest field plate electrode device FP1 and the bottom region 30w the trench structure 30w is formed smaller or equal to the electrical coupling between the first or lowermost field plate electrode device FP1 and the subsequent second field plate electrode device FP2. The second field plate electrode device FP2 is then more strongly coupled to the third and above the third field plate electrode device FP3 than to the first field plate electrode device FP1 directly below. The third field plate electrode device FP3 is more strongly coupled to the fourth and here last provided fourth field plate electrode device FP4 than to the directly below and previously formed second field plate electrode device FP2. The last-provided gate electrode device G of the second electrode arrangement 60 For its part, it is more strongly coupled to the fourth field plate electrode device FP4 provided below, as it is coupled to the third field plate electrode device FP3 provided directly underneath and previously formed. The respective electrical coupling is achieved as in the preceding cases by a strict variation of the respective layer thicknesses d0 to d4 of the second isolation regions 42 the common interface areas I0 to I4. In this case, a monotonically or strictly monotone decreasing arrangement of the layer thicknesses d0 to d4 is selected in order to achieve a corresponding monotonically or strictly monotonically increasing sequence of the electrical couplings.

Die Ausführungsform der 3 unterscheidet sich von der Ausführungsform der 2 insbesondere dadurch, dass wieder eine so genannte p-Säulenstruktur 90 vorgesehen ist, wobei die jeweilige p-Säule wiederum in den zweiten Abschnitt 20-2 des Halbleitermaterialbereichs 20 eingebettet ist und hinsichtlich der Dotierstoffkonzentration p und ihrer Schichtstärke wp im Vergleich zur Konzentration n der n-Dotierung des zweiten Materialbereichs 20-2 des Halbleitermaterialbereichs 20 und der entsprechenden Schichtstärke wn die Beziehung erfüllt: p·wp < n·wn.The embodiment of the 3 differs from the embodiment of the 2 in particular by the fact that again a so-called p-pillar structure 90 is provided, wherein the respective p-pillar turn into the second section 20-2 of the semiconductor material region 20 is embedded and with regard to the dopant concentration p and its layer thickness wp in comparison to the concentration n of the n-doping of the second material region 20-2 of the semiconductor material region 20 and the corresponding layer thickness wn satisfies the relationship: p · wp <n · wn.

Die p-Säule 90 sorgt für eine Grundkompensation. Die fehlende Kompensationsladung (n·wn) – (p·wp) in der Säule 90 wird durch die Feldplattenanordnung ausgeglichen. Dies hat den Vorteil, dass die Anforderungen an die Genauigkeit der n- und p-Dotierungsprozesse wesentlich geringer ausfallen können.The p-pillar 90 provides a basic compensation. The missing compensation charge (n · wn) - (p · wp) in the column 90 is compensated by the field plate arrangement. This has the advantage that the demands on the accuracy of the n- and p-doping processes can be much lower.

Die 4 und 5 zeigen Ausführungsformen der erfindungsgemäßen Grabenstrukturhalbleitereinrichtung gemäß dem zweiten erfindungsgemäßen Konzept mit nur einer Feldplatte FP oder Feldelektrode FP.The 4 and 5 show embodiments of the trench structure semiconductor device according to the invention according to the second inventive concept with only one field plate FP or field electrode FP.

Der Ausführungsform gemäß 4 liegt wieder ein Halbleitermaterial 20 mit einem Oberflächenbereich 20a und einer Unterseite 20b zugrunde. Von der Oberfläche 20a des Halbleitermaterialbereichs 20 ausgehend, werden in das Innere des Halbleitermaterialbereichs 20 – im Wesentlichen senkrecht verlaufend – Grabenstrukturen 30 eingebracht. Diese weisen Wandbereiche 30w und Bodenbereiche 30b sowie einen hier explizit bezeichneten oberen Bereich 30o auf. In das Innere 30i der Grabenstrukturen 30 wird jeweils eine Elektrodenanordnung 50, hier mit nur einer Feldplattenelektrodeneinrichtung oder Feldplattenelektrode FP eingebracht. Zur Isolation der Elektrodenanordnung 50 mit der einen Feldplattenelektrodeneinrichtung oder Feldplattenelektrode FP gegenüber dem Bodenbereich 30b der Grabenstruktur 30 und gegenüber den Wandbereichen 30w der Grabenstruktur sind erste Isolationsbereiche 41 aus einem Isolationsmaterial 40 vorgesehen.According to the embodiment 4 is again a semiconductor material 20 with a surface area 20a and a bottom 20b based. From the surface 20a of the semiconductor material region 20 starting, are in the interior of the semiconductor material region 20 - substantially perpendicular - trench structures 30 brought in. These have wall areas 30w and floor areas 30b and an upper area explicitly designated here 30o on. In the interior 30i the trench structures 30 each becomes an electrode assembly 50 , introduced here with only one field plate electrode device or field plate electrode FP. For isolation of the electrode assembly 50 with the one field plate electrode device or field plate electrode FP opposite to the bottom region 30b the trench structure 30 and opposite the wall areas 30w the trench structure are first isolation areas 41 from an insulation material 40 intended.

Die Grabenstruktur 30 reicht mindestens in das Gebiet 20-2 hinein und kann auch in das Gebiet 20-1 hinein reichen.The trench structure 30 at least in the area 20-2 into it and also in the area 20-1 reach into it.

Zwischen der Feldplattenelektrodeneinrichtung oder Feldplattenelektrode FP und dem Oberflächenbereich 20a des Halbleitermaterialbereichs 20 ist eine zweite Elektrodenanordnung 60, bestehend aus einer Gateelektrode G, ausgebildet. Auch zur elektrischen und mechanischen Isolation der Gateelektrode G von der ersten Elektrodenanordnung 50 und insbesondere von der Feldplattenelektrodeneinrichtung oder Feldplattenelektrode FP ist ein Isolationsbereich 42 aus einem Isolationsmaterial 40 ausgebildet. Zur elektrischen und mechanischen Isolation und zur räumlichen Beabstandung der Gateelektrode G der zweiten Elektrodenanordnung 60 vom Oberflächenbereich 20a des Halbleitermaterialbereichs 20 ist ebenfalls ein entsprechendes Isolationsmaterial 40 vorgesehen.Between the field plate electrode device or field plate electrode FP and the surface region 20a of the semiconductor material region 20 is a second electrode arrangement 60 consisting of a gate electrode G, formed. Also for the electrical and mechanical isolation of the gate electrode G of the first electrode assembly 50 and in particular, the field plate electrode device or field plate electrode FP is an isolation region 42 from an insulation material 40 educated. For the electrical and mechanical isolation and spatial spacing of the gate electrode G of the second electrode arrangement 60 from the surface area 20a of the semiconductor material region 20 is also a corresponding insulation material 40 intended.

Der Halbleitermaterialbereich 20 besteht wieder aus einem ersten oder unteren Abschnitt 20-1, welcher n+-dotiert ist und welcher in der hier dargestellten Ausführungsform der erfindungsgemäßen Grabenstrukturhalbleitereinrichtung einen Drainbereich bildet. Es schließt sich ein zweiter Abschnitt 20-2 direkt darüber an, welcher in der hier dargestellten Ausführungsform der erfindungsgemäßen Grabenstrukturhalbleitereinrichtung 10 eine n–-dotierte Driftstrecke definiert. Es folgt dann ein dritter und zuoberst angeordneter und p-dotierter Bereich 20-3, in welchem als Sourcebereiche S fungierende und n+-dotierte Dotiergebiete eingebracht sind. Direkt an den Oberflächenbereich 20a des Halbleiterbereichs 20 schließt sich ein Sourceanschluss SA, z. B. in Form einer Metallisierung, an. Direkt unterhalb der Unterseite 20b des Halbleitermaterialbereichs 20 schließt sich ein entsprechender Drainanschluss DA, z. B. ebenfalls in Form einer Metallisierung, an. Die hier gezeigte Ausführungsform der erfindungsgemäßen Grabenstrukturhalbleitereinrichtung 10 ist somit als vertikale Feldeffekttransistoreinrichtung vom Trenchtyp definiert.The semiconductor material area 20 again consists of a first or lower section 20-1 which is n + -doped and which forms a drain region in the embodiment of the trench structure semiconductor device according to the invention shown here. It closes a second section 20-2 directly above it, which in the embodiment of the trench structure semiconductor device according to the invention shown here 10 defines an n - doped drift path. It then follows a third and uppermost arranged and p-doped area 20-3 in which doping regions functioning as n + source regions S and n + -doped doping regions are introduced. Directly to the surface area 20a of the semiconductor region 20 closes a source SA, z. B. in the form of a metallization, to. Just below the bottom 20b of the semiconductor material region 20 closes a corresponding drain connection DA, z. B. also in the form of a metallization to. The embodiment of the trench structure semiconductor device according to the invention shown here 10 is thus defined as a trench-type vertical field-effect transistor device.

Kerngedanke der in 4 gezeigten Ausführungsform der erfindungsgemäßen Grabenstrukturhalbleitereinrichtung 10 ist, dass die elektrische Kopplung zwischen der Feldplatte FP oder Feldelektrode FP in der Grabenstruktur 30 und den einzelnen Bereichen der Grabenstruktur 30, nämlich dem Bodenbereich 30b, den Wandbereichen 30w und dem oberen Bereich 30o über die gezielt unterschiedliche Wahl der jeweiligen Schichtstärken db, dw, do der Isolation 40, 41 oder des Oxids im Bereich des Bodenbereichs 30b, des Wandbereichen 30w bzw. des oberen Bereichs 30o gezielt unterschiedlich ausgebildet wird, wobei insbesondere die Beziehungen do < db und/oder do < dw gelten können.Core idea of in 4 shown embodiment of the trench structure semiconductor device according to the invention 10 is that the electrical coupling between the field plate FP or field electrode FP in the trench structure 30 and the individual areas of the trench structure 30 namely the floor area 30b , the wall areas 30w and the upper area 30o about the specifically different choice of the respective layer thicknesses db, dw, do of the insulation 40 . 41 or the oxide in the area of the bottom area 30b , of the wall areas 30w or the upper range 30o specifically designed differently, in particular the relationships do <db and / or do <dw can apply.

Insbesondere kann gelten do < 1/2·db, do < 1/3·db oder do < 1/5·db bzw. do < 1/2·dw, do < 1/3·dw oder do < 1/5·dw. In particular, may apply do <1/2 · db, do <1/3 · db or do <1/5 · db respectively. do <1/2 · dw, do <1/3 · dw or do <1/5 · dw.

Alternativ oder zusätzlich kann es vorgesehen sein, dass die Beziehung Ab/db + Aw/dw < Ao/do erfüllt ist, wobei wiederum Ab, Aw und Ao die Flächen des Bodenbereichs 30b der Grabenstruktur 30, des Wandbereichs 30w der Grabenstruktur 30 bzw. des oberen Bereichs 30o der Grabenstruktur 30 bezeichnen und wobei db, dw und do die Schichtstärken des Isolationsbereichs 40, 41, 42 am Bodenbereich 30b der Grabenstruktur 30, am Wandbereich 30w der Grabenstruktur 30 bzw. am oberen Bereich 30o der Grabenstruktur 30 angeben.Alternatively or additionally, it may be provided that the relationship From / db + Aw / dw <Ao / do is met, again Ab, Aw and Ao the areas of the floor area 30b the trench structure 30 , the wall area 30w the trench structure 30 or the upper range 30o the trench structure 30 and db, dw and do denote the layer thicknesses of the isolation region 40 . 41 . 42 at the bottom area 30b the trench structure 30 , on the wall area 30w the trench structure 30 or at the top 30o the trench structure 30 specify.

Ferner ist es vorgesehen sein, dass die Beziehung εb·Ab/db + εw·Aw/dw < εo·Ao/do erfüllt ist, wobei – wie vorstehend – Ab, Aw und Ao die Flächen des Bodenbereichs 30b der Grabenstruktur 30, des Wandbereichs 30w der Grabenstruktur 30 bzw. des oberen Bereichs 30o der Grabenstruktur 30 bezeichnen und db, dw und do die Schichtstärken des Isolationsbereichs 40, 41, 42 am Bodenbereich 30b der Grabenstruktur 30, am Wandbereich 30w der Grabenstruktur 30 bzw. am oberen Bereich 30o der Grabenstruktur 30 angeben und wobei εb, εw und εo die Dielektrizitätskonstanten des Isolationsbereichs 40, 41, 42 am Bodenbereich 30b der Grabenstruktur 30, am Wandbereich 30w der Grabenstruktur 30 bzw. am oberen Bereich 30o der Grabenstruktur 30 bezeichnen.Furthermore, it should be provided that the relationship εb · Ab / db + εw · Aw / dw <εo · Ao / do is satisfied, wherein - as above - Ab, Aw and Ao, the surfaces of the floor area 30b the trench structure 30 , the wall area 30w the trench structure 30 or the upper range 30o the trench structure 30 denote and db, dw and do the layer thicknesses of the isolation region 40 . 41 . 42 at the bottom area 30b the trench structure 30 , on the wall area 30w the trench structure 30 or at the top 30o the trench structure 30 and where εb, εw and εo are the dielectric constants of the isolation region 40 . 41 . 42 at the bottom area 30b the trench structure 30 , on the wall area 30w the trench structure 30 or at the top 30o the trench structure 30 describe.

Die zuletzt genannten Aspekte beschreiben u. a. die Bedingung, dass die Kopplung zwischen Gateelektrode G und Feldplatte FP stärker ist als die Kopplung Feldplatte FP und der Halbleiterumgebung 20-1, 20-2. Zusätzlich kann dabei die Fläche im oberen Bereich nicht strikt eben verlaufen, sondern es die Flächennormale entlang der Oberfläche ihre Richtung ändern. The last-mentioned aspects describe, inter alia, the condition that the coupling between gate electrode G and field plate FP is stronger than the coupling field plate FP and the semiconductor environment 20-1 . 20-2 , In addition, the area in the upper area can not run strictly flat, but instead the surface normal along the surface change its direction.

Der Ausführungsform gemäß 5 liegt ebenfalls ein Halbleitermaterial 20 mit einem Oberflächenbereich 20a und einer Unterseite 20b zugrunde. Von der Oberfläche 20a des Halbleitermaterialbereichs 20 ausgehend, werden in das Innere des Halbleitermaterialbereichs 20 – im Wesentlichen senkrecht verlaufend – Grabenstrukturen 30 eingebracht. Diese weisen Wandbereiche 30w und Bodenbereiche 30b sowie einen hier explizit bezeichneten oberen Bereich 30o auf. In das Innere 30i der Grabenstrukturen 30 wird jeweils eine Elektrodenanordnung 50, hier mit nur einer Feldplattenelektrodeneinrichtung oder Feldplattenelektrode FP. Zur Isolation der Elektrodenanordnung 50 mit der einen Feldplattenelektrodeneinrichtung oder Feldplattenelektrode FP gegenüber dem Bodenbereich 30b der Grabenstruktur 30 und gegenüber den Wandbereichen 30w der Grabenstruktur sind erste Isolationsbereiche 41 aus einem Isolationsmaterial 40 vorgesehen.According to the embodiment 5 is also a semiconductor material 20 with a surface area 20a and a bottom 20b based. From the surface 20a of the semiconductor material region 20 starting, are in the interior of the semiconductor material region 20 - substantially perpendicular - trench structures 30 brought in. These have wall areas 30w and floor areas 30b and an upper area explicitly designated here 30o on. In the interior 30i the trench structures 30 each becomes an electrode assembly 50 , here with only one field plate electrode device or field plate electrode FP. For isolation of the electrode assembly 50 with the one field plate electrode device or field plate electrode FP opposite to the bottom region 30b the trench structure 30 and opposite the wall areas 30w the trench structure are first isolation areas 41 from an insulation material 40 intended.

Zwischen der Feldplattenelektrodeneinrichtung oder Feldplattenelektrode FP und dem Oberflächenbereich 20a des Halbleitermaterialbereichs 20 ist eine zweite Elektrodeneinrichtung 40, bestehend aus einer Gateelektrode G, ausgebildet. Auch zur elektrischen und mechanischen Isolation der Gateelektrode G von der Elektrodenanordnung 50 und insbesondere von der Feldplattenelektrodeneinrichtung oder Feldplattenelektrode FP ist ein Isolationsbereich 42 aus einem Isolationsmaterial 40 ausgebildet. Zur elektrischen und mechanischen Isolation und zur räumlichen Beabstandung der Gateelektrode G der zweiten Elektrodenanordnung 40 vom Oberflächenbereich 20a des Halbleitermaterialbereichs 20 ist ebenfalls ein entsprechendes Isolationsmaterial 40 vorgesehen.Between the field plate electrode device or field plate electrode FP and the surface region 20a of the semiconductor material region 20 is a second electrode device 40 consisting of a gate electrode G, formed. Also for the electrical and mechanical isolation of the gate electrode G of the electrode assembly 50 and in particular, the field plate electrode device or field plate electrode FP is an isolation region 42 from an insulation material 40 educated. For the electrical and mechanical isolation and spatial spacing of the gate electrode G of the second electrode arrangement 40 from the surface area 20a of the semiconductor material region 20 is also a corresponding insulation material 40 intended.

Der Halbleitermaterialbereich 20 besteht ebenfalls aus einem ersten oder unteren Abschnitt 20-1, welcher n+-dotiert ist und welcher in der hier dargestellten Ausführungsform der erfindungsgemäßen Grabenstrukturhalbleitereinrichtung einen Drainbereich bildet. Es schließt sich ein zweiter Abschnitt 20-2 direkt darüber an, welcher in der hier dargestellten Ausführungsform der erfindungsgemäßen Grabenstrukturhalbleitereinrichtung 10 eine n–-dotierte Driftstrecke definiert. Es folgt dann ein dritter und zuoberst angeordneter und p-dotierter Bereich 20-3, in welchem als Sourcebereiche S fungierende und n+-dotierte Dotiergebiete eingebracht sind.The semiconductor material area 20 also consists of a first or lower section 20-1 which is n + -doped and which forms a drain region in the embodiment of the trench structure semiconductor device according to the invention shown here. It closes a second section 20-2 directly above it, which in the embodiment of the trench structure semiconductor device according to the invention shown here 10 defines an n - doped drift path. It then follows a third and uppermost arranged and p-doped area 20-3 in which doping regions functioning as n + source regions S and n + -doped doping regions are introduced.

Direkt an den Oberflächenbereich 20a des Halbleiterbereichs 20 schließt sich ein Sourceanschluss SA, z. B. in Form einer Metallisierung, an. Direkt unterhalb der Unterseite 20b des Halbleitermaterialbereichs 20 schließt sich ein entsprechender Drainanschluss DA, z. B. ebenfalls in Form einer Metallisierung, an. Die hier gezeigte Ausführungsform der erfindungsgemäßen Grabenstrukturhalbleitereinrichtung 10 ist somit als vertikale Feldeffekttransistoreinrichtung vom Trenchtyp definiert.Directly to the surface area 20a of the semiconductor region 20 closes a source SA, z. B. in the form of a metallization, to. Just below the bottom 20b of the semiconductor material region 20 closes a corresponding drain connection DA, z. B. also in the form of a metallization to. The embodiment of the trench structure semiconductor device according to the invention shown here 10 is thus defined as a trench-type vertical field-effect transistor device.

Bei der Ausführungsform der 5 ist wieder eine Dotierstoffsäule 90 in Form einer p-Säule oder eine so genannte p-Säulenstruktur vorgesehen ist, wobei die jeweilige p-Säule wiederum in den zweiten Abschnitt 20-2 des Halbleitermaterialbereichs 20 eingebettet ist und hinsichtlich der Dotierstoffkonzentration p und ihrer Schichtstärke wp im Vergleich zur Konzentration n der n-Dotierung des zweiten Materialbereichs 20-2 des Halbleitermaterialbereichs 20 und der entsprechenden Schichtstärke wn z. B. die Beziehung erfüllt: p·wp < n·wn.In the embodiment of the 5 is again a dopant column 90 is provided in the form of a p-pillar or a so-called p-pillar structure, wherein the respective p-pillar turn into the second section 20-2 of the semiconductor material region 20 is embedded and with regard to the dopant concentration p and its layer thickness wp in comparison to the concentration n of the n-doping of the second material region 20-2 of the semiconductor material region 20 and the corresponding layer thickness wn z. B. satisfies the relationship: p · wp <n · wn.

Kerngedanke bei der in 5 gezeigten Ausführungsform der erfindungsgemäßen Grabenstrukturhalbleitereinrichtung 10 ist wieder, dass die elektrische Kopplung zwischen der Feldplatte FP oder Feldelektrode FP in der Grabenstruktur 30 und den einzelnen Bereichen der Grabenstruktur 30, nämlich dem Bodenbereich 30b, den Wandbereichen 30w und dem oberen Bereich 30o über die gezielt unterschiedliche Wahl der jeweiligen Schichtstärken db, dw, do der Isolation 40, 41 oder des Oxids im Bereich des Bodenbereichs 30b, des Wandbereichen 30w bzw. des oberen Bereichs 30o gezielt unterschiedlich ausgebildet wird, wobei insbesondere die Beziehungen do < db und/oder do < dw gelten können.Core idea in the 5 shown embodiment of the trench structure semiconductor device according to the invention 10 is again that the electrical coupling between the field plate FP or field electrode FP in the trench structure 30 and the individual areas of the trench structure 30 namely the floor area 30b , the wall areas 30w and the upper area 30o about the specifically different choice of the respective layer thicknesses db, dw, do of the insulation 40 . 41 or the oxide in the area of the bottom area 30b , of the wall areas 30w or the upper range 30o is formed specifically different, in particular the relationships do <db and / or do <dw may apply.

Insbesondere kann hier gelten do < 1/2·db, do < 1/3·db oder do < 1/5·db bzw. do < 1/2·dw, do < 1/3·dw oder do < 1/5·dw. In particular, can apply here do <1/2 · db, do <1/3 · db or do <1/5 · db respectively. do <1/2 · dw, do <1/3 · dw or do <1/5 · dw.

7 zeigt eine Feldplattenanordnung im Sinne einer ersten Elektrodenanordnung 50 für eine weitere Ausführungsform der erfindungsgemäßen Grabenstrukturhalbleitereinrichtung 10, wobei die Feldplattenelektroden oder Feldelektroden FPj Y-förmig geschachtelt sind und variierende und monoton steigende Überlappflächen besitzen. 7 shows a field plate arrangement in the sense of a first electrode arrangement 50 for a further embodiment of the trench structure semiconductor device according to the invention 10 , wherein the field plate electrodes or field electrodes FPj are nested Y-shaped and have varying and monotonically increasing overlapping surfaces.

Vorangehend und nachfolgend können die Grabenstrukturen 30 in Form von Streifen, Löchern oder Gitterstrukturen ausgebildet sein.Previously and subsequently, the trench structures 30 be formed in the form of strips, holes or grid structures.

Obige Beziehungen zwischen flächenspezifischen Kapazitäten mit Dielektrizitätskonstanten εi und Schichtstärkendicken di lassen sich noch verallgemeinern, wenn man eine Variation der Überlappflächen Ai zwischen den Feldelektroden mit berücksichtigt.The above relationships between area-specific capacitances with dielectric constants εi and layer thicknesses di can be generalized if a variation of the overlap areas Ai between the field electrodes is taken into account.

Dann beschreiben die obigen Ungleichungen nicht den Vergleich von flächenspezifischen Kapazitäten, sondern von absoluten Kapazitäten, wie beispielsweise: ε1·A1/d1 > ε1·A2/d2 > ... > εn – 1·An/dn – 1. Then the above inequalities do not describe the comparison of area-specific capacities, but of absolute capacities, such as: ε1 · A1 / d1> ε1 · A2 / d2>...> εn - 1 · An / dn - 1.

BezugszeichenlisteLIST OF REFERENCE NUMBERS

1010
Erfindungsgemäße GrabenstrukturhalbleitereinrichtungTrench structure semiconductor device according to the invention
10'10 '
Herkömmliche GrabenstrukturhalbleitereinrichtungConventional trench structure semiconductor device
2020
Halbleitermaterialbereich, SubstratSemiconductor material area, substrate
20a20a
Oberflächenbereichsurface area
20b20b
Unterseitebottom
20-120-1
Erster Abschnittfirst section
3030
Grabenstruktur, GrabenTrench structure, ditch
30b30b
Bodenbereichfloor area
30i30i
InneresInterior
30o30o
oberer Bereich, oberer Grabenabschnittupper area, upper trench section
30w30w
Wandbereichwall area
4040
IsolationsbereichQuarantine
4141
Erstes Isolationsmaterial, erste IsolationsschichtFirst insulation material, first insulation layer
4242
Zweites Isolationsmaterial, zweite IsolationsschichtSecond insulation material, second insulation layer
5050
erste Elektrodenanordnungfirst electrode arrangement
6060
zweite Elektrodenanordnungsecond electrode arrangement
9090
Säulenbereich, p-SäuleColumn area, p-pillar
cncn
Konzentration n-DotierungConcentration n-doping
cpcp
Konzentration p-DotierungConcentration p-doping
DD
Drain, Drainbereich, DrainelektrodeDrain, drain region, drain electrode
DATHERE
Drainanschlussdrain
d1, ..., d4d1, ..., d4
Schichtstärkenthicknesses
dbdb
Schichtstärkelayer thickness
dodo
Schichtstärkelayer thickness
dwdw
Schichtstärkelayer thickness
dFOXdFOX
Schichtstärke FeldoxidLayer thickness field oxide
FP1, ..., FP4FP1, ..., FP4
Feldelektrodeneinrichtung, FeldplatteField electrode device, field plate
FPFP
Feldelektrodeneinrichtung, FeldplatteField electrode device, field plate
GG
Gate, Gatebereich, GateelektrodeGate, gate region, gate electrode
I1, ..., I4I1, ..., I4
GrenzflächenbereichInterface region
Ibib
Grenzflächenbereich, IsolationsbereichInterface area, isolation area
Ioio
Grenzflächenbereich, IsolationsbereichInterface area, isolation area
Iwiw
Grenzflächenbereich, IsolationsbereichInterface area, isolation area
SS
Source, Sourcebereich, SourceelektrodeSource, source region, source electrode
SASA
Sourceanschlusssource terminal
wnwn
Schichtstärke n-DotierungLayer thickness n-doping
wpwp
Schichtstärke p-Dotierung p-SäuleLayer thickness p-doping p-pillar
XX
Zweite, laterale Erstreckungsrichtung der Grabenstruktur 30 Second, lateral extension direction of the trench structure 30
ZZ
Erste, vertikale Erstreckungsrichtung der Grabenstruktur 30 First, vertical extension direction of the trench structure 30
ε0ε0
Dielektrizitätskonstante des Materials des Isolationsbereichs zwischen der ersten Feldelektrodeneinrichtung und dem BodenbereichDielectric constant of the material of the isolation region between the first field electrode device and the bottom region

Claims (40)

Grabenstrukturhalbleitereinrichtung (10), – bei welcher ein Halbleitermaterialbereich (20) mit einem Oberflächenbereich (20a) ausgebildet ist, – bei welcher im Halbleitermaterialbereich (20) mindestens eine Grabenstruktur (30) mit einem Wandbereich (30w) und einem Bodenbereich (30b) ausgebildet ist, – bei welcher im Inneren (30i) der Grabenstruktur (30) eine Elektrodenanordnung (50) mit einer Mehrzahl von Feldelektrodeneinrichtungen (FP1, ..., FP4) ausgebildet ist, die über einen Isolationsbereich (40, 41, 42) zueinander und zum Wandbereich (30w) der Grabenstruktur (30) beabstandet und elektrisch isoliert sind, – bei welcher Paare (FPj, FPj+1) räumlich direkt benachbarter und in einem gemeinsamen Grenzflächenbereich (Ij) aneinander angrenzender und einander gegenüberstehender Feldelektrodeneinrichtungen (FP1, ..., FP1) relativ zueinander gezielt mit unterschiedlich starker paarweiser elektrischer Kopplung zwischen den Feldelektrodeneinrichtungen (FPj, FPj+1) der Paare (FPj, FPj+1) räumlich direkt benachbarter und in einem gemeinsamen Grenzflächenbereich (Ij) aneinander angrenzender und einander gegenüberstehender Feldelektrodeneinrichtungen (FP1, ..., FP4) aneinander ausgebildet sind, – bei welcher die unterschiedlich starke paarweise elektrische Kopplung durch die entsprechend unterschiedlich stark ausgebildete flächenspezifische Kapazität (εj/dj) zwischen den Feldelektrodeneinrichtungen (FPj, FPj+1) der Paare (FPj, FPj+1) räumlich direkt benachbarter und in dem gemeinsamen Grenzflächenbereich (Ij) aneinander angrenzender und einander gegenüberstehender Feldelektrodeneinrichtungen (FP1, ..., FP4) über entsprechend unterschiedlich vorgesehene Isolationsbereiche (40, 42) zwischen den Feldelektrodeneinrichtungen (FPj, FPj+1) der Paare (FPj, FPj+1) räumlich direkt benachbarter und in dem gemeinsamen Grenzflächenbereich (Ij) aneinander angrenzender und einander gegenüberstehender Feldelektrodeneinrichtungen (FP1, ..., FP4) ausgebildet ist, – bei welcher die Feldelektrodeneinrichtungen (FP1, ..., FP4) der Elektrodenanordnung (50) als Aneinanderreihung von Feldelektrodeneinrichtungen (FP1, ..., FP4) in der ersten Erstreckungsrichtung (Z) im Inneren (30i) der Grabenstruktur (30) ausgebildet ist und – bei welcher die Feldelektrodeneinrichtungen (FP1, ..., FP4) in Richtung vom Bodenbereich (30b) der Grabenstruktur (30) zum Oberflächenbereich (20a) des Halbleitermaterialbereichs (20) in der Reihenfolge ihrer Anordnung in der Grabenstruktur (30) paarweise mit monoton steigender oder streng monoton steigender Schichtstärke dj für den zwischen den Feldelektrodeneinrichtungen (FP3, FPj+1) der Paare (FPj, FPj+1) räumlich direkt benachbarter und in dem gemeinsamen Grenzflächenbereich (Ij) aneinander angrenzender und einander gegenüberstehender Feldelektrodeneinrichtungen (FP1, ..., FP4) vorgesehenen Isolationsbereich (40, 42) ausgebildet sind, so dass die Beziehungen d1 ≤ d2 ≤ ... ≤ dn-1 oder d1 < d2 < ... < dn-1 gelten, wenn n Feldelektrodeneinrichtungen (FP1, FPn) vorliegen, insbesondere beim Vorhandensein eines p-Gebiets im p-lastigen Bereich.Trench structure semiconductor device ( 10 ), - in which a semiconductor material region ( 20 ) with a surface area ( 20a ) is formed, - in which in the semiconductor material region ( 20 ) at least one trench structure ( 30 ) with a wall area ( 30w ) and a floor area ( 30b ) is formed, - in which inside ( 30i ) of the trench structure ( 30 ) an electrode arrangement ( 50 ) is formed with a plurality of field electrode devices (FP 1 ,..., FP 4 ) which are connected via an isolation region ( 40 . 41 . 42 ) to each other and to the wall area ( 30w ) of the trench structure ( 30 ) are spaced and electrically isolated, - in which pairs (FP j , FP j + 1 ) spatially directly adjacent and in a common interface region (I j ) adjacent to each other and each other opposing field electrode devices (FP 1 , ..., FP 1 ) relative to each other specifically with different strong pairwise electrical coupling between the field electrode means (FP j , FP j + 1 ) of the pairs (FP j , FP j + 1 ) spatially directly adjacent and in a common interface region (I j ) of mutually adjacent and opposing field electrode devices (FP 1 , ..., FP 4 ) are formed on each other, - in which the different strong pairwise electrical coupling through the respective differently strong trained surface specific capacity (ε j / d j ) between the field electrode devices (FP j , FP j + 1 ) of the pairs (FP j , FP j + 1 ) spatially directly adjacent and in the common interface region (I j ) adjacent and opposing field electrode devices (FP 1 , ... , FP 4 ) via correspondingly different isolation areas ( 40 . 42 ) between the field electrode devices (FP j , FP j + 1 ) of the pairs (FP j , FP j + 1 ) of spatially directly adjacent and opposing field electrode devices (FP 1 , ..., FP) in the common interface region (Ij) 4 ), in which the field electrode devices (FP 1 ,..., FP 4 ) of the electrode arrangement (FIG. 50 ) as a juxtaposition of field electrode devices (FP 1 , ..., FP 4 ) in the first extension direction (Z) in the interior ( 30i ) of the trench structure ( 30 ) is formed and - in which the field electrode devices (FP 1 , ..., FP 4 ) in the direction of the bottom area ( 30b ) of the trench structure ( 30 ) to the surface area ( 20a ) of the semiconductor material region ( 20 ) in the order of their arrangement in the trench structure ( 30 ) in pairs with monotonously increasing or strictly monotonically increasing layer thickness d j for the space between the field electrode devices (FP 3 , FP j + 1 ) of the pairs (FP j , FP j + 1 ) directly adjacent and in the common interface region (I j ) to each other adjacent and opposing field electrode devices (FP 1 , ..., FP 4 ) provided isolation area ( 40 . 42 ) are formed, so that the relationships d 1 ≤ d 2 ≤ ... ≤ d n-1 or d 1 <d 2 <... <d n-1 apply if n field electrode devices (FP 1 , FP n ) are present, in particular in the presence of a p-region in the p-type region. Grabenstrukturhalbleitereinrichtung nach Anspruch 1, bei welcher die Feldelektrodeneinrichtungen (FP1, ..., EP4) in Richtung vom Bodenbereich (30b) der Grabenstruktur (30) zum Oberflächenbereich (20a) des Halbleitermaterialbereichs (20) in der Reihenfolge ihrer Anordnung in der Grabenstruktur (30) paarweise mit monoton abfallender oder streng monoton abfallender elektrischer Kopplung zwischen den Feldelektrodeneinrichtungen (FPj, FPj+1) der Paare (FPj, FPj+1) räumlich direkt benachbarter und in dem gemeinsamen Grenzflächenbereich (Ij) aneinander angrenzender und einander gegenüberstehender Feldelektrodeneinrichtungen (FP1, ..., FP4) ausgebildet sind, insbesondere beim Vorhandensein eines p-Gebiets im p-lastigen Bereich.Trench structure semiconductor device according to claim 1, wherein the field electrode means (FP 1 , ..., EP 4 ) in the direction of the bottom area ( 30b ) of the trench structure ( 30 ) to the surface area ( 20a ) of the semiconductor material region ( 20 ) in the order of their arrangement in the trench structure ( 30 ) in pairs with monotonically decreasing or strictly monotonically decreasing electrical coupling between the field electrode devices (FP j , FP j + 1 ) of the pairs (FP j , FP j + 1 ) spatially directly adjacent and in the common interface region (Ij) adjacent and facing each other Field electrode devices (FP 1 , ..., FP 4 ) are formed, in particular in the presence of a p-region in the p-type region. Grabenstrukturhalbleitereinrichtung nach Anspruch 1 oder 2, bei welcher die Feldelektrodeneinrichtungen (FP1, ..., FP4) in Richtung vom Bodenbereich (30b) der Grabenstruktur (30) zum Oberflächenbereich (20a) des Halbleitermaterialbereichs (20) in der Reihenfolge ihrer Anordnung in der Grabenstruktur (30) paarweise mit monoton abfallender oder streng monoton abfallender flächenspezifischer Kapazität (εj/dj) zwischen den Feldelektrodeneinrichtungen (FPj, FPj+1) der Paare (FPj, FP1) räumlich direkt benachbarter und in dem gemeinsamen Grenzflächenbereich (Ij) aneinander angrenzender und einander gegenüberstehender Feldelektrodeneinrichtungen (FP1, ..., FP4) ausgebildet sind, so dass die Beziehungen ε1/d1 ≥ ε2/d2 ≥ ... ≥ εn-1/dn-1 oder ε1/d1 > ε2/d2 > ... > εn-1/dn-1 gelten, insbesondere beim Vorhandensein eines p-Gebiets im p-lastigen Bereich, wenn n Feldelektrodeneinrichtungen (FP1, FP4) vorliegen, dj die Schichtstärke des Isolationsbereichs (40, 42) zwischen der j-ten Feldelektrodeneinrichtung (FPj) und der (j + 1)-ten Feldelektrodeneinrichtung (FPj+1) der Grabenstruktur (30) bezeichnet, εj/dj die elektrische Kopplung oder die flächenspezifische Kapazität zwischen der j-ten Feldelektrodeneinrichtung (FPj) und der (j + 1)-ten Feldelektrodeneinrichtung (FPj+1) der Grabenstruktur (30) bezeichnet und εj die Dielektrizitätskonstante des Materials des Isolationsbereichs (40, 42) zwischen der j-ten Feldelektrodeneinrichtung (FPj) und der (j + 1)-ten Feldelektrodeneinrichtung (FPj+1) der Grabenstruktur (30) bezeichnet.Trench structure semiconductor device according to claim 1 or 2, wherein the field electrode means (FP 1 , ..., FP 4 ) in the direction of the bottom area ( 30b ) of the trench structure ( 30 ) to the surface area ( 20a ) of the semiconductor material region ( 20 ) in the order of their arrangement in the trench structure ( 30 ) in pairs with monotonically decreasing or strictly monotonically decreasing surface-specific capacitance (ε j / d j ) between the field electrode devices (FP j , FP j + 1 ) of the pairs (FP j , FP1) spatially directly adjacent and in the common interface region (Ij) to each other are formed adjacent and opposing field electrode means (FP 1 , ..., FP 4 ), so that the relationships ε 1 / d 1 ≥ ε 2 / d 2 ≥ ... ≥ ε n-1 / d n-1 or ε 1 / d 1 > ε 2 / d 2 >...> εn -1 / dn -1 in particular in the presence of a p-type region in the p-type region, if n field-electrode devices (FP1, FP 4 ) are present, d j is the layer thickness of the isolation region ( 40 . 42 ) between the jth field electrode device (FP j ) and the (j + 1) th field electrode device (FP j + 1 ) of the trench structure ( 30 ), ε j / d j denotes the electrical coupling or the area-specific capacitance between the j-th field electrode device (FP j ) and the (j + 1) -th field electrode device (FP j + 1 ) of the trench structure ( 30 ) and ε j is the dielectric constant of the material of the isolation region ( 40 . 42 ) between the jth field electrode device (FP j ) and the (j + 1) th field electrode device (FP j + 1 ) of the trench structure ( 30 ) designated. Grabenstrukturhalbleitereinrichtung nach einem der vorangehenden Ansprüche, bei welcher die elektrische Kopplung zwischen der ersten Feldelektrodeneinrichtung (FP1), welche direkt zugewandt zum Bodenbereich (30b) der Grabenstruktur (30) ausgebildet ist, und dem Bodenbereich (30b) der Grabenstruktur (30) größer oder gleich ausgebildet ist wie die elektrische Kopplung zwischen der ersten Feldelektrodeneinrichtung (FP1) und der direkt benachbart zu dieser ausgebildeten zweiten Feldelektrodeneinrichtung (FP2).Trench structure semiconductor device according to one of the preceding claims, wherein the electrical coupling between the first field electrode device (FP 1 ), which directly faces the bottom region ( 30b ) of the trench structure ( 30 ), and the floor area ( 30b ) of the trench structure ( 30 ) is greater than or equal to the electrical coupling between the first field electrode device (FP 1 ) and the second field electrode device (FP 2 ) formed directly adjacent thereto. Grabenstrukturhalbleitereinrichtung nach Anspruch 4, welche derart ausgebildet ist, dass die Beziehungen ε0/d0 ≥ ε1/d1 ≥ ε2/d2 ≥ ... ≥ εn-1/dn-1 oder ε0/d0 ≥ ε ≤ ε1/d1 > ε2/d2 > ... > εn-1/dn-1 und/oder d0 ≤ d1 ≤ d2 ≤ ... ≤ dn-1 oder d0 ≤ d1 < d2 < ... < dn-1 gelten, insbesondere beim Vorhandensein eines p-Gebiets im p-lastigen Bereich, wenn n Feldelektrodeneinrichtungen (FP1, ..., FP4) vorliegen, d0 die Schichtstärke des Isolationsbereichs (40, 42) zwischen der ersten Feldelektrodeneinrichtung (FP1) und dem Bodenbereich (30b) der Grabenstruktur (30) bezeichnet, ε0/d0 die elektrische Kopplung oder die flächenspezifische Kapazität zwischen der ersten Feldelektrodeneinrichtung (FP1) und dem Bodenbereich (30b) der Grabenstruktur (30) bezeichnet und ε0 die Dielektrizitätskonstante des Materials des Isolationsbereichs (40, 42) zwischen der ersten Feldelektrodeneinrichtung (FP1) und dem Bodenbereich (30b) der Grabenstruktur (30) bezeichnet.Trench structure semiconductor device according to claim 4, which is formed such that the relationships ε 0 / d 0 ≥ ε 1 / d 1 ≥ ε 2 / d 2 ≥ ... ≥ ε n-1 / d n-1 or ε 0 / d 0 ≥ ε ≦ ε 1 / d 1 > ε 2 / d 2 >...> ε n-1 / d n-1 and or d 0 ≦ d 1 ≦ d 2 ≦ ... ≦ d n-1 or d 0 ≦ d 1 <d 2 <... <d n-1 apply, in particular in the presence of a p-region in the p-type region when n field electrode devices (FP 1 , ..., FP 4 ) are present, d 0 the Layer thickness of the isolation area ( 40 . 42 ) between the first field electrode device (FP 1 ) and the bottom region ( 30b ) of the trench structure ( 30 ), ε 0 / d 0 denotes the electrical coupling or the area-specific capacitance between the first field electrode device (FP 1 ) and the bottom area ( 30b ) of the trench structure ( 30 ) and ε 0 is the dielectric constant of the material of the isolation region ( 40 . 42 ) between the first field electrode device (FP 1 ) and the bottom region ( 30b ) of the trench structure ( 30 ) designated. Grabenstrukturhalbleitereinrichtung nach einem der vorangehenden Ansprüche, bei welcher die elektrische Kopplung zwischen einer letzten Feldelektrodeneinrichtung (FP4, FP), welche am weitesten abgewandt vom Bodenbereich (30b) der Grabenstruktur (30) ausgebildet ist, und einer nachfolgend ausgebildeten Struktur (G) und insbesondere einer zweiten Elektrodenanordnung mit einer Gateelektrodeneinrichtung (G) kleiner oder gleich ausgebildet ist wie die elektrische Kopplung zwischen der letzten Feldelektrodeneinrichtung (FP4, FPn) und einer direkt davor und benachbart zu dieser ausgebildeten vorletzten Feldelektrodeneinrichtung (FP3, FPn-1).Trench structure semiconductor device according to one of the preceding claims, wherein the electrical coupling between a last field electrode device (FP 4 , FP), which farthest away from the bottom region ( 30b ) of the trench structure ( 30 ), and a subsequently formed structure (G) and in particular a second electrode arrangement with a gate electrode device (G) is formed smaller or equal to the electrical coupling between the last field electrode device (FP 4 , FP n ) and one directly in front of and adjacent to this trained penultimate field electrode device (FP 3 , FP n-1 ). Grabenstrukturhalbleitereinrichtung nach Anspruch 6, welche derart ausgebildet ist, dass die Beziehungen ε1/d1 ≥ ε2/d2 ≥ ... ≥ εn-1/dn-1/dn-1 ≥ εn/dn oder ε1/d1 > ε2/d2 > ... > εn-1/dn-1 ≥ εn/dn und/oder d1 ≤ d2 ≤ ... ≤ dn-1 ≤ dn oder d1 < d2< ... < d1 ≤ dn gelten, wenn n Feldelektrodeneinrichtungen (FP1, ..., FP4) vorliegen, dn Schichtstärke des Isolationsbereichs (40, 42) zwischen der letzten Feldelektrodeneinrichtung (FP4, FPn-1) und der nachfolgenden Struktur (G) bezeichnet, εn/dn die elektrische Kopplung oder die flächenspezifische Kapazität zwischen der letzten Feldelektrodeneinrichtung (FP4, FPn-1) und der nachfolgenden Struktur (G) bezeichnet und εn die Dielektrizitätskonstante des Materials des Isolationsbereichs (40, 42) zwischen der letzten Feldelektrodeneinrichtung (FP4, FPn-1) und der nachfolgenden Struktur (G) bezeichnet.Trench structure semiconductor device according to claim 6, which is designed such that the relationships ε 1 / d 1 ≥ ε 2 / d 2 ≥ ... ≥ ε n-1 / d n-1 / d n-1 ≥ ε n / d n or ε 1 / d 1 > ε 2 / d 2 >...> ε n-1 / d n-1 ≥ ε n / d n and or d 1 ≤ d 2 ≤ ... ≤ d n-1 ≤ d n or d 1 <d 2 <... <d1 ≤ d n apply if there are n field electrode devices (FP 1 ,..., FP 4 ), d n layer thickness of the isolation region ( 40 . 42 ) between the last field electrode device (FP 4 , FP n-1 ) and the following structure (G), ε n / d n is the electrical coupling or the area-specific capacitance between the last field electrode device (FP 4 , FP n-1 ) and the following structure (G) and ε n is the dielectric constant of the material of the isolation region ( 40 . 42 ) between the last field electrode device (FP 4 , FP n-1 ) and the following structure (G). Grabenstrukturhalbleitereinrichtung (10) nach einem der vorangehenden Ansprüche, bei welcher unterschiedliche Feldelektrodeneinrichtungen (FP1, ..., FP4) mit unterschiedlich starker elektrischer Kopplung an den Halbleitermaterialbereich (20) außerhalb der Grabenstruktur (30) ausgebildet sind.Trench structure semiconductor device ( 10 ) according to one of the preceding claims, wherein different field electrode devices (FP 1 , ..., FP 4 ) with different degrees of electrical coupling to the semiconductor material region ( 20 ) outside the trench structure ( 30 ) are formed. Grabenstrukturhalbleitereinrichtung nach einem der vorangehenden Ansprüche, bei welcher sämtliche Paare (FPj, FPj+1) räumlich direkt benachbarter und in dem gemeinsamen Grenzflächenbereich (Ij) aneinander angrenzender und einander gegenüberstehender Feldelektrodeneinrichtungen (FP1, FP4) relativ zueinander mit unterschiedlich starker paarweiser elektrischer Kopplung zwischen den Feldelektrodeneinrichtungen (FPj, FPj+1) der Paare (FP1, FPj+1) räumlich direkt benachbarter und in dem gemeinsamen Grenzflächenbereich (Ij) aneinander angrenzender und einander gegenüberstehender Feldelektrodeneinrichtungen (FP1, ..., FP4) aneinander ausgebildet sind.Trench structure semiconductor device according to one of the preceding claims, wherein all pairs (FP j , FP j + 1 ) spatially directly adjacent and in the common interface region (Ij) adjacent and opposing field electrode devices (FP 1 , FP 4 ) relative to each other with different strong pairwise electrical coupling between the field electrode devices (FP j , FP j + 1 ) of the pairs (FP 1 , FP j + 1 ) of spatially directly adjacent and opposing field electrode devices (FP 1 , ...,) in the common interface region (Ij) FP 4 ) are formed on each other. Grabenstrukturhalbleitereinrichtung nach einem der vorangehenden Ansprüche, bei welcher die unterschiedlich starke paarweise elektrische Kopplung zwischen den Feldelektrodeneinrichtungen (FPj, FPj+1) der Paare (FPj, FPj+1) räumlich direkt benachbarter und in dem gemeinsamen Grenzflächenbereich (Ij) aneinander angrenzender und einander gegenüberstehender Feldelektrodeneinrichtungen (FP1, ..., FP4) über eine entsprechend unterschiedlich stark ausgebildete kapazitive Kopplung zwischen den Feldelektrodeneinrichtungen (FPj, FP1) der Paare (FPj, FPj+1) räumlich direkt benachbarter und in dem gemeinsamen Grenzflächenbereich (Ij) aneinander angrenzender und einander gegenüberstehender Feldelektrodeneinrichtungen (FP1, ..., FP4) aneinander ausgebildet ist.Trench structure semiconductor device according to one of the preceding claims, wherein the different strong pairwise electrical coupling between the field electrode means (FP j , FP j + 1 ) of the pairs (FP j , FP j + 1 ) spatially directly adjacent and in the common interface region (Ij) to each other adjacent and opposing field electrode devices (FP 1 , ..., FP 4 ) via a correspondingly different trained capacitive coupling between the field electrode devices (FP j , FP 1 ) of the pairs (FP j , FP j + 1 ) spatially directly adjacent and in the common interface region (Ij) of adjacent and opposing field electrode devices (FP 1 , ..., FP 4 ) is formed together. Grabenstrukturhalbleitereinrichtung nach einem der vorangehenden Ansprüche, bei welcher die unterschiedlich starke paarweise elektrische Kopplung zwischen den Feldelektrodeneinrichtungen (FPj, FPj+1) der Paare (FPj, FPj+1) räumlich direkt benachbarter und in dem gemeinsamen Grenzflächenbereich (Ij) aneinander angrenzender und einander gegenüberstehender Feldelektrodeneinrichtungen (FP1, ..., FP4) über eine entsprechend unterschiedlich stark ausgebildete absolute Kapazität Aj × εj/dj und/oder flächenspezifische Kapazität (εj/dj) zwischen den Feldelektrodeneinrichtungen (FPj, FPj+1) der Paare (FPj, FPj+1) räumlich direkt benachbarter und in dem gemeinsamen Grenzflächenbereich (Ij) aneinander angrenzender und einander gegenüberstehender Feldelektrodeneinrichtungen (FP1, ..., FP4) ausgebildet ist.Trench structure semiconductor device according to one of the preceding claims, wherein the different strong pairwise electrical coupling between the field electrode means (FP j , FP j + 1 ) of the pairs (FP j , FP j + 1 ) spatially directly adjacent and in the common interface region (Ij) to each other adjacent and opposing field electrode devices (FP 1 , ..., FP 4 ) via a correspondingly different trained absolute capacity A j × ε j / d j and / or area specific capacity (ε j / d j ) between the field electrode means (FP j , FP j + 1 ) of the pairs (FP j , FP j + 1 ) spatially directly adjacent and in the common interface region (Ij) adjacent and opposing field electrode devices (FP 1 , ..., FP 4 ) is formed. Grabenstrukturhalbleitereinrichtung nach einem der vorangehenden Ansprüche, welche als eine Einrichtung oder als eine Kombination von Einrichtungen ausgebildet ist aus der Gruppe, die besteht aus einem FET, einem MOSFET, einem Trenchtransistor, einem Feldplattentransistor, einem vertikalen Transistor, einem vertikalen Trenchtransistor, einer IGBT-Einrichtung, einem p-Kanal-Transistor, einem Bipolartransistor, einer Diodeneinrichtung und einer Schottkydiodeneinrichtung.Trench structure semiconductor device according to one of the preceding claims, which is formed as a device or as a combination of devices from the group consisting of a FET, a MOSFET, a trench transistor, a field plate transistor, a vertical Transistor, a vertical trench transistor, an IGBT device, a p-channel transistor, a bipolar transistor, a diode device and a Schottky diode device. Grabenstrukturhalbleitereinrichtung nach einem der vorangehenden Ansprüche, bei welcher die unterschiedlich ausgebildeten Isolationsbereiche (40, 42) zwischen den Feldelektrodeneinrichtungen (FPj, FPj+1) der Paare (FPj, FPj+1) räumlich direkt benachbarter und in dem gemeinsamen Grenzflächenbereich (Ij) aneinander angrenzender und einander gegenüberstehender Feldelektrodeneinrichtungen (FP1, ..., FP4) über unterschiedliche Schichtstärken (dj, dj+1) der den ausgebildeten Isolationsbereiche (40, 42) zugrunde liegenden Dielektrika ausgebildet sind.Trench structure semiconductor device according to one of the preceding claims, in which the differently formed isolation regions ( 40 . 42 ) between the field electrode devices (FP j , FP j + 1 ) of the pairs (FP j , FP j + 1 ) of spatially directly adjacent and opposing field electrode devices (FP 1 , ..., FP) in the common interface region (Ij) 4 ) over different layer thicknesses (d j , d j + 1 ) of the formed isolation regions ( 40 . 42 ) underlying dielectrics are formed. Grabenstrukturhalbleitereinrichtung nach einem der vorangehenden Ansprüche, bei welcher die unterschiedlich starke paarweise elektrische Kopplung zwischen den Feldelektrodeneinrichtungen (FPj, FPj+1) der Paare (FPj, FPj+1) räumlich direkt benachbarter und in dem gemeinsamen Grenzflächenbereich (Ij) aneinander angrenzender und einander gegenüberstehender Feldelektrodeneinrichtungen (FP1, ..., FP4) über eine Variation mindestens einer der sich in dem gemeinsamen Grenzflächenbereich (Ij) gegenüberstehenden Grenzflächen (FPa, FPb) räumlich direkt benachbarter und aneinander angrenzender Feldelektrodeneinrichtungen (FP, FPj+1) im Grenzflächenbereich (Ij) der jeweiligen Paare (FPj, FPj+1) räumlich direkt benachbarter und im gemeinsamen Grenzflächenbereich (Ij) aneinander angrenzender und einander gegenüberstehender Feldelektrodeneinrichtungen (FP1, ..., FP4) ausgebildet ist, insbesondere über eine Variation der Überlappfläche (A) der sich in dem gemeinsamen Grenzflächenbereich (Ij) gegenüberstehenden Grenzflächen (FPa, FPb).Trench structure semiconductor device according to one of the preceding claims, wherein the different strong pairwise electrical coupling between the field electrode means (FP j , FP j + 1 ) of the pairs (FP j , FP j + 1 ) spatially directly adjacent and in the common interface region (Ij) to each other adjacent and opposing field electrode devices (FP 1 , ..., FP 4 ) via a variation of at least one in the common interface region (Ij) facing interfaces (FPa, FPb) spatially directly adjacent and adjacent field electrode devices (FP, FP j + 1 ) is formed in the interface region (Ij) of the respective pairs (FP j , FP j + 1 ) spatially directly adjacent and in the common interface region (Ij) adjacent and opposing field electrode devices (FP 1 , ..., FP 4 ), in particular about a variation of the overlap area (A) in the common border area (Ij) opposite interfaces (FPa, FPb). Grabenstrukturhalbleitereinrichtung nach einem der vorangehenden Ansprüche, bei welcher die Grabenstruktur (30), ausgehend vom Oberflächenbereich (20a) des Halbleitermaterialbereichs (20), in einer zum Oberflächenbereich (20a) des Halbleitermaterialbereichs (20) senkrecht verlaufenden ersten Erstreckungsrichtung (Z) in den Halbleitermaterialbereich (20) hinein ausgebildet ist.Trench structure semiconductor device according to one of the preceding claims, in which the trench structure ( 30 ), starting from the surface area ( 20a ) of the semiconductor material region ( 20 ), in a surface area ( 20a ) of the semiconductor material region ( 20 ) extending vertically extending first extension direction (Z) in the semiconductor material region ( 20 ) is formed into it. Grabenstrukturhalbleitereinrichtung nach Anspruch 8, bei welcher die unterschiedlich starke elektrische Kopplung der Feldelektrodeneinrichtungen (FP1, ..., FP4) an den Halbleitermaterialbereich (20) außerhalb der Grabenstruktur (30) über eine entsprechend unterschiedlich starke kapazitive Kopplung der Feldelektrodeneinrichtungen (FP1, FP4) über den ersten Isolationsbereich (40, 41) an den Halbleitermaterialbereich (20) außerhalb der Grabenstruktur (30) ausgebildet ist.Trench structure semiconductor device according to claim 8, wherein the different degrees of electrical coupling of the field electrode means (FP 1 , ..., FP 4 ) to the semiconductor material region ( 20 ) outside the trench structure ( 30 ) via a correspondingly different capacitive coupling of the field electrode devices (FP 1 , FP 4 ) over the first isolation region ( 40 . 41 ) to the semiconductor material region ( 20 ) outside the trench structure ( 30 ) is trained. Grabenstrukturhalbleitereinrichtung nach Anspruch 8 oder 16, bei welcher die unterschiedlich starke elektrische Kopplung der Feldelektrodeneinrichtungen (FP1, ..., FP4) an den Halbleitermaterialbereich (20) außerhalb der Grabenstruktur (30) über entsprechend unterschiedlich vorgesehene erste Isolationsbereiche (40, 41) zwischen den Feldelektrodeneinrichtungen (FP1, ..., FP4) und dem Halbleitermaterialbereich (20) außerhalb der Grabenstruktur (30) ausgebildet ist.Trench structure semiconductor device according to claim 8 or 16, wherein the different degrees of electrical coupling of the field electrode means (FP 1 , ..., FP 4 ) to the semiconductor material region ( 20 ) outside the trench structure ( 30 ) via accordingly differently provided first isolation regions ( 40 . 41 ) between the field electrode devices (FP 1 ,..., FP 4 ) and the semiconductor material region ( 20 ) outside the trench structure ( 30 ) is trained. Grabenstrukturhalbleitereinrichtung nach Anspruch 17, bei welcher die unterschiedlich ausgebildeten ersten Isolationsbereiche (40, 41) zwischen den Feldelektrodeneinrichtungen (FP1, ..., FP4) und dem Halbleitermaterialbereich (20) außerhalb der Grabenstruktur (30) über unterschiedliche Dielektrizitätskonstanten (εn) der den ausgebildeten ersten Isolationsbereichen (40, 41) zugrunde liegenden Dielektrika ausgebildet sind.Trench structure semiconductor device according to claim 17, wherein the differently formed first isolation regions ( 40 . 41 ) between the field electrode devices (FP 1 ,..., FP 4 ) and the semiconductor material region ( 20 ) outside the trench structure ( 30 ) over different dielectric constants (εn) of the formed first isolation regions ( 40 . 41 ) underlying dielectrics are formed. Grabenstrukturhalbleitereinrichtung nach Anspruch 17 oder 18, bei welcher die unterschiedlich ausgebildeten ersten Isolationsbereiche (40, 41) zwischen den Feldelektrodeneinrichtungen (FP1, ... FP4) und dem Halbleitermaterialbereich (20) außerhalb der Grabenstruktur (30) über unterschiedliche Schichtstärken (dn) der den ausgebildeten ersten Isolationsbereiche (40, 41) zugrunde liegenden Dielektrika ausgebildet sind.Trench structure semiconductor device according to claim 17 or 18, wherein the differently formed first isolation regions ( 40 . 41 ) between the field electrode devices (FP 1 ,... FP 4 ) and the semiconductor material region ( 20 ) outside the trench structure ( 30 ) over different layer thicknesses (d n ) of the formed first isolation regions ( 40 . 41 ) underlying dielectrics are formed. Grabenstrukturhalbleitereinrichtung nach einem der Ansprüche 8 und 16 bis 19, bei welcher die unterschiedlich starke elektrische Kopplung der Feldelektrodeneinrichtungen (FP1, ..., FP4) an den Halbleitermaterialbereich (20) außerhalb der Grabenstruktur (30) über entsprechend unterschiedlich vorgesehene Ausdehnungen oder Längen der Feldelektrodeneinrichtungen (FP1, ..., FP4) in der Grabenstruktur in der ersten Erstreckungsrichtung (Z) und/oder in einer dazu senkrechten zweiten Erstreckungsrichtung (Y) ausgebildet ist.Trench structure semiconductor device according to one of claims 8 and 16 to 19, wherein the different degrees of electrical coupling of the field electrode means (FP 1 , ..., FP 4 ) to the semiconductor material region ( 20 ) outside the trench structure ( 30 ) is formed in accordance with differently provided extensions or lengths of the field electrode means (FP 1 , ..., FP 4 ) in the trench structure in the first extension direction (Z) and / or in a second extension direction (Y) perpendicular thereto. Grabenstrukturhalbleitereinrichtung nach einem der vorangehenden Ansprüche, bei welcher die Feldelektrodeneinrichtung (FP1, ..., FP4) potentialfrei oder floatend ausgebildet ist.Trench structure semiconductor device according to one of the preceding claims, wherein the field electrode device (FP 1 , ..., FP 4 ) is designed floating or floating. Grabenstrukturhalbleitereinrichtung nach einem der vorangehenden Ansprüche, bei welcher im Inneren (30i) der Grabenstruktur (30) dem Oberflächenbereich (20a) des Halbleitermaterialbereichs (20) zugewandt und von der Elektrodenanordnung (50) der Mehrzahl Feldelektrodeneinrichtungen (FP1, ..., FP4) durch den Isolationsbereich (40, 41, 42) und vom Wandbereich (30w) der Grabenstruktur (30), vom Bodenbereich (30b) der Grabenstruktur (30) und/oder vom Halbleitermaterialbereich (20) räumlich separiert und elektrisch isoliert eine weitere Elektrodeneinrichtung (G) und insbesondere eine Steuerelektrodeneinrichtung oder eine Gateelektrodeneinrichtung (G) ausgebildet ist.Trench structure semiconductor device according to one of the preceding claims, wherein in the interior ( 30i ) of the trench structure ( 30 ) the surface area ( 20a ) of the semiconductor material region ( 20 ) and from the electrode assembly ( 50 ) of the plurality of field electrode devices (FP 1 ,..., FP 4 ) through the isolation region (FIG. 40 . 41 . 42 ) and from the wall area ( 30w ) of the trench structure ( 30 ), from the floor area ( 30b ) of the trench structure ( 30 ) and / or the semiconductor material region ( 20 ) spatially separated and electrically isolated another electrode device (G) and in particular a Control electrode device or a gate electrode device (G) is formed. Grabenstrukturhalbleitereinrichtung nach einem der vorangehenden Ansprüche, – bei welcher räumlich direkt benachbarte und aneinander angrenzende Feldelektrodeneinrichtungen (FP1, ..., FP4) mit einem vergrößerten gemeinsamen Grenzflächenbereich (I1, ..., I5) mit einem Isolationsmaterial (40, 42) dazwischen ausgebildet sind und – bei welcher dadurch im Vergleich zu planaren und/oder glatten Verhältnissen eine stärkere kapazitive elektrische Kopplung oder größere Kapazität direkt benachbarter und aneinander angrenzender Feldelektrodeneinrichtungen (FP1, FP4) ausgebildet ist.Trench structure semiconductor device according to one of the preceding claims, - in which spatially directly adjacent and adjacent field electrode devices (FP 1 , ..., FP 4 ) with an enlarged common interface region (I 1 , ..., I 5 ) with an insulating material ( 40 . 42 ) are formed therebetween and - in which thereby compared to planar and / or smooth conditions, a stronger capacitive electrical coupling or larger capacity of directly adjacent and adjacent field electrode devices (FP 1 , FP 4 ) is formed. Grabenstrukturhalbleitereinrichtung nach Anspruch 23, bei welcher – im Querschnitt betrachtet – sich gegenüberstehende Grenzflächen räumlich direkt benachbarter und einander angrenzender Feldelektrodeneinrichtungen (FP1, ..., FP4) kammartig oder kammförmig kooperierend oder ineinander greifend ausgebildet sind.Trench structure semiconductor device according to claim 23, wherein - viewed in cross-section - opposing boundary surfaces of spatially directly adjacent and adjacent field electrode devices (FP 1 , ..., FP 4 ) are comb-like or comb-shaped cooperating or interlocking formed. Grabenstrukturhalbleitereinrichtung nach Anspruch 23, bei welcher – im Querschnitt betrachtet – die sich gegenüberstehenden Grenzflächen räumlich direkt benachbarter und einander angrenzender Feldelektrodeneinrichtungen (FP1, ..., FP4) Y-artig, Y-förmig oder in Form einer Stimmgabel kooperierend oder ineinander greifend ausgebildet sind.Trench structure semiconductor device according to claim 23, wherein - viewed in cross-section - the confronting interfaces of directly adjacent and adjacent field electrode devices (FP 1 , ..., FP 4 ) cooperate or intermesh in Y-like, Y-shaped or in the form of a tuning fork are formed. Grabenstrukturhalbleitereinrichtung (10), – bei welcher ein Halbleitermaterialbereich (20) mit einem Oberflächenbereich (20a) ausgebildet ist, – bei welcher im Halbleitermaterialbereich (20) mindestens eine Grabenstruktur (30) mit einem oberen Bereich (30o), einem Wandbereich (30w) und einem Bodenbereich (30b) ausgebildet ist, – bei welcher im Inneren (30i) der Grabenstruktur (30) eine über einen Isolationsbereich (40, 41, 42) zum Wandbereich (30w) der Grabenstruktur (30) und zum Bodenbereich (30b) der Grabenstruktur (30) beabstandet und elektrisch isoliert eine Feldelektrodeneinrichtung (FP) ausgebildet ist, – bei welcher (a) die Feldelektrodeneinrichtung (FP) zum oberen Bereich (30o), zum Wandbereich (30w) und/oder zum Bodenbereich (30b) der Grabenstruktur (30) mit relativ unterschiedlich starker elektrischer Kopplung ausgebildet ist oder (b) die Feldelektrodeneinrichtung (FP) zum oberen Bereich (30o) mit einer elektrischen Kopplung ausgebildet ist, die im Vergleich zur Summe der elektrischen Kopplungen der Feldelektrodeneinrichtung (FP) zum Wandbereich (30w) und zum Bodenbereich (30b) unterschiedlich stark ausgebildet ist, und – bei welcher die Beziehung εb·Ab/db + εw·Aw/dw < εo·Ao/do erfüllt ist, – wobei Ab, Aw und Ao die Flächen des Bodenbereichs (30b) der Grabenstruktur (30), des Wandbereichs (30w) der Grabenstruktur (30) und des oberen Bereichs (30o) der Grabenstruktur (30) bezeichnen, – wobei db, dw und do die Schichtstärken des Isolationsbereichs (40, 41, 42) am Bodenbereich (30b) der Grabenstruktur (30), am Wandbereich (30w) der Grabenstruktur (30) und am oberen Bereich (30o) der Grabenstruktur (30) bezeichnen und – wobei εb, εw und εo die Dielektrizitätskonstanten des Isolationsbereichs (40, 41, 42) am Bodenbereich (30b) der Grabenstruktur (30), am Wandbereich (30w) der Grabenstruktur (30) und am oberen Bereich (30o) der Grabenstruktur (30) bezeichnen.Trench structure semiconductor device ( 10 ), - in which a semiconductor material region ( 20 ) with a surface area ( 20a ) is formed, - in which in the semiconductor material region ( 20 ) at least one trench structure ( 30 ) with an upper area ( 30o ), a wall area ( 30w ) and a floor area ( 30b ) is formed, - in which inside ( 30i ) of the trench structure ( 30 ) one over an isolation area ( 40 . 41 . 42 ) to the wall area ( 30w ) of the trench structure ( 30 ) and to the ground area ( 30b ) of the trench structure ( 30 ) and electrically insulated, a field electrode device (FP) is formed, - (a) in which the field electrode device (FP) to the upper region ( 30o ), to the wall area ( 30w ) and / or to the floor area ( 30b ) of the trench structure ( 30 ) is formed with relatively different electrical coupling or (b) the field electrode device (FP) to the upper region ( 30o ) is formed with an electrical coupling, which in comparison to the sum of the electrical couplings of the field electrode device (FP) to the wall region ( 30w ) and to the ground area ( 30b ) is formed differently strong, and - in which the relationship εb · Ab / db + εw · Aw / dw <εo · Ao / do is fulfilled, where Ab, Aw and Ao are the areas of the ground area ( 30b ) of the trench structure ( 30 ), of the wall area ( 30w ) of the trench structure ( 30 ) and the upper part ( 30o ) of the trench structure ( 30 ), where db, dw and do are the layer thicknesses of the isolation region ( 40 . 41 . 42 ) at the bottom area ( 30b ) of the trench structure ( 30 ), on the wall area ( 30w ) of the trench structure ( 30 ) and at the top ( 30o ) of the trench structure ( 30 ) and - where εb, εw and εo are the dielectric constants of the isolation region ( 40 . 41 . 42 ) at the bottom area ( 30b ) of the trench structure ( 30 ), on the wall area ( 30w ) of the trench structure ( 30 ) and at the top ( 30o ) of the trench structure ( 30 ) describe. Grabenstrukturhalbleitereinrichtung Anspruch 26, bei welcher die Feldelektrodeneinrichtung (FP) elektrisch potentialfrei oder elektrisch floatend ausgebildet ist.Trench structure semiconductor device according to claim 26, wherein the field electrode device (FP) is formed electrically floating or electrically floating. Grabenstrukturhalbleitereinrichtung nach Anspruch 26 oder 27, bei welcher die relativ unterschiedlich starke elektrische Kopplung der Feldelektrodeneinrichtung (FP) zum oberen Bereich (30o), zum Wandbereich (30w) und/oder zum Bodenbereich (30b) der Grabenstruktur (30) über entsprechend stark ausgebildete Schichtstärken des jeweils vorgesehenen Isolationsbereichs (40, 41, 42) ausgebildet ist.Trench structure semiconductor device according to claim 26 or 27, in which the relatively different electrical coupling of the field electrode device (FP) to the upper region (FIG. 30o ), to the wall area ( 30w ) and / or to the floor area ( 30b ) of the trench structure ( 30 ) via correspondingly strong layer thicknesses of the respectively provided isolation region ( 40 . 41 . 42 ) is trained. Grabenstrukturhalbleitereinrichtung nach einem der Ansprüche 26 bis 28, bei welcher die Schichtstärke (do) des Isolationsbereichs (40, 41, 42) am oberen Bereich (30o) der Grabenstruktur (30) geringer ausgebildet ist als die Schichtstärke (dw, db) des Isolationsbereichs (40, 41, 42) am Wandbereich (30w) der Grabenstruktur (30) und/oder am Bodenbereich (30b) der Grabenstruktur (30).Trench structure semiconductor device according to one of claims 26 to 28, wherein the layer thickness (do) of the isolation region ( 40 . 41 . 42 ) at the top ( 30o ) of the trench structure ( 30 ) is less than the layer thickness (dw, db) of the isolation region ( 40 . 41 . 42 ) on the wall area ( 30w ) of the trench structure ( 30 ) and / or at the bottom area ( 30b ) of the trench structure ( 30 ). Grabenstrukturhalbleitereinrichtung nach einem der Ansprüche 26 bis 28, bei welcher die Schichtstärke (do) des Isolationsbereichs (40, 41, 42) am oberen Bereich (30o) der Grabenstruktur (30) mit 1/2 der Schichtstärke (dw, db) des Isolationsbereichs (40, 41, 42) am Wandbereich (30w) der Grabenstruktur (30) und/oder am Bodenbereich (30b) der Grabenstruktur (30) ausgebildet ist. Trench structure semiconductor device according to one of claims 26 to 28, wherein the layer thickness (do) of the isolation region ( 40 . 41 . 42 ) at the top ( 30o ) of the trench structure ( 30 ) with 1/2 of the layer thickness (dw, db) of the isolation region ( 40 . 41 . 42 ) on the wall area ( 30w ) of the trench structure ( 30 ) and / or at the bottom area ( 30b ) of the trench structure ( 30 ) is trained. Grabenstrukturhalbleitereinrichtung nach einem der Ansprüche 26 bis 29, bei welcher die Schichtstärke (do) des Isolationsbereichs (40, 41, 42) am oberen Bereich (30o) der Grabenstruktur (30) mit 1/5 der Schichtstärke (dw, db) des Isolationsbereichs (40, 41, 42) am Wandbereich (30w) der Grabenstruktur (30) und/oder am Bodenbereich (30b) der Grabenstruktur (30) ausgebildet ist. Trench structure semiconductor device according to one of claims 26 to 29, wherein the layer thickness (do) of the isolation region ( 40 . 41 . 42 ) at the top ( 30o ) of the trench structure ( 30 ) with 1/5 of the layer thickness (dw, db) of the isolation region ( 40 . 41 . 42 ) on the wall area ( 30w ) of the trench structure ( 30 ) and / or at the bottom area ( 30b ) of the trench structure ( 30 ) is trained. Grabenstrukturhalbleitereinrichtung nach einem der Ansprüche 26 bis 31, – bei welcher die Beziehung Ab/db + Aw/dw < Ao/do erfüllt ist, – wobei Ab, Aw und Ao die Flächen des Bodenbereichs (30b) der Grabenstruktur (30), des Wandbereichs (30w) der Grabenstruktur (30) und des oberen Bereichs (30o) der Grabenstruktur (30) bezeichnen und – wobei db, dw und do die Schichtstärken des Isolationsbereichs (40, 41, 42) am Bodenbereich (30b) der Grabenstruktur (30), am Wandbereich (30w) der Grabenstruktur (30) und am oberen Bereich (30o) der Grabenstruktur (30) bezeichnen.Trench structure semiconductor device according to one of claims 26 to 31, - in which the relationship From / db + Aw / dw <Ao / do is fulfilled, where Ab, Aw and Ao are the areas of the ground area ( 30b ) of the trench structure ( 30 ), of the wall area ( 30w ) of the trench structure ( 30 ) and the upper part ( 30o ) of the trench structure ( 30 ) and where db, dw and do are the layer thicknesses of the isolation region ( 40 . 41 . 42 ) at the bottom area ( 30b ) of the trench structure ( 30 ), on the wall area ( 30w ) of the trench structure ( 30 ) and at the top ( 30o ) of the trench structure ( 30 ) describe. Grabenstrukturhalbleitereinrichtung nach einem der vorangehenden Ansprüche, bei welcher im Halbleitermaterialbereich (20) und außerhalb der Grabenstruktur (30,) ausgehend vom Oberflächenbereich (20a) des Halbleitermaterialbereichs (20), ein zur Dotierung der Umgebung entgegengesetzt dotierter Säulenbereich (90) ausgebildet ist, der sich in das Innere des Halbleitermaterialbereichs hinein erstreckt.Trench structure semiconductor device according to one of the preceding claims, wherein in the semiconductor material region ( 20 ) and outside the trench structure ( 30 ,) starting from the surface area ( 20a ) of the semiconductor material region ( 20 ), a region doped opposite to the doping of the environment ( 90 ) which extends into the interior of the semiconductor material region. Grabenstrukturhalbleitereinrichtung nach Anspruch 33, dadurch gekennzeichnet, dass der Säulenbereich (90) beabstandet von der Grabenstruktur (30) ist.Trench structure semiconductor device according to claim 33, characterized in that the column region ( 90 ) spaced from the trench structure ( 30 ). Grabenstrukturhalbleitereinrichtung nach Anspruch 33, dadurch gekennzeichnet, dass der Säulenbereich (90) an die Grabenstruktur angrenzt.Trench structure semiconductor device according to claim 33, characterized in that the column region ( 90 ) is adjacent to the trench structure. Grabenstrukturhalbleitereinrichtung nach einem der Ansprüche 33 bis 35, – bei welcher im Halbleitermaterialbereich (20) und außerhalb der Grabenstruktur (30) eine n-Dotierung ausgebildet ist und – bei welcher der Säulenbereich (90) als p-Säule ausgebildet ist.Trench structure semiconductor device according to one of claims 33 to 35, - in which in the semiconductor material region ( 20 ) and outside the trench structure ( 30 ) an n-type doping is formed and - in which the column region ( 90 ) is designed as a p-pillar. Grabenstrukturhalbleitereinrichtung nach Anspruch 36, dadurch gekennzeichnet, dass der Säulenbereich (90) an die n-Dotierung angrenzt.Trench structure semiconductor device according to claim 36, characterized in that the column region ( 90 ) is adjacent to the n-type dopant. Grabenstrukturhalbleitereinrichtung nach Anspruch 36 oder 37, – bei welcher der Halbleitermaterialbereich (20) außerhalb der Grabenstruktur (30) und außerhalb des Säulenbereichs eine laterale Ausdehnung dn und eine Dotierstoffkonzentration cn aufweist, – bei welcher der Säulenbereich (90) eine laterale Breite 2·dp und eine Dotierstoffkonzentration cp aufweist und – bei welcher die Beziehung cp·dp < cn·dn erfüllt ist.Trench structure semiconductor device according to claim 36 or 37, - in which the semiconductor material region ( 20 ) outside the trench structure ( 30 ) and outside the column region has a lateral extent dn and a dopant concentration cn, - in which the column region ( 90 ) has a lateral width 2 · dp and a dopant concentration cp, and - in which the relationship cp · dp <cn · dn is satisfied. Grabenstrukturhalbleitereinrichtung nach Anspruch 36 oder 37, – bei welcher der Halbleitermaterialbereich (20) außerhalb der Grabenstruktur (30) und außerhalb des Säulenbereichs eine laterale Ausdehnung dn und eine Dotierstoffkonzentration cn aufweist, – bei welcher der Säulenbereich (90) eine laterale Breite 2·dp und eine Dotierstoffkonzentration cp aufweist und – bei welcher die Beziehung cp·dp > cn·dn erfüllt ist.Trench structure semiconductor device according to claim 36 or 37, - in which the semiconductor material region ( 20 ) outside the trench structure ( 30 ) and outside the column region has a lateral extent dn and a dopant concentration cn, - in which the column region ( 90 ) has a lateral width 2 · dp and a dopant concentration cp, and - in which the relationship cp · dp> cn · dn is satisfied. Grabenstrukturhalbleitereinrichtung nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass die Feldelektrodeneinrichtungen Y-förmig geschachtelt sind.Trench structure semiconductor device according to one of the preceding claims, characterized in that the field electrode means are nested in a Y-shape.
DE102005041321A 2005-08-31 2005-08-31 Grave structure semiconductor devices Expired - Fee Related DE102005041321B4 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE102005041321A DE102005041321B4 (en) 2005-08-31 2005-08-31 Grave structure semiconductor devices

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102005041321A DE102005041321B4 (en) 2005-08-31 2005-08-31 Grave structure semiconductor devices

Publications (2)

Publication Number Publication Date
DE102005041321A1 DE102005041321A1 (en) 2007-03-15
DE102005041321B4 true DE102005041321B4 (en) 2012-03-01

Family

ID=37762868

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102005041321A Expired - Fee Related DE102005041321B4 (en) 2005-08-31 2005-08-31 Grave structure semiconductor devices

Country Status (1)

Country Link
DE (1) DE102005041321B4 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP4235753A3 (en) * 2021-02-17 2023-11-08 Infineon Technologies Austria AG Semiconductor power device and method of manufacturing the same
CN115207100A (en) * 2022-09-14 2022-10-18 瑞能半导体科技股份有限公司 Trench MOSFET and method of manufacturing the same

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10339455B3 (en) * 2003-08-27 2005-05-04 Infineon Technologies Ag Vertical semiconductor device having a field electrode drift zone and method for making such a drift zone
WO2005045938A2 (en) * 2003-11-11 2005-05-19 Koninklijke Philips Electronics N.V. Insulated gate field-effect transistor

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10339455B3 (en) * 2003-08-27 2005-05-04 Infineon Technologies Ag Vertical semiconductor device having a field electrode drift zone and method for making such a drift zone
WO2005045938A2 (en) * 2003-11-11 2005-05-19 Koninklijke Philips Electronics N.V. Insulated gate field-effect transistor

Also Published As

Publication number Publication date
DE102005041321A1 (en) 2007-03-15

Similar Documents

Publication Publication Date Title
DE4037876C2 (en) Lateral DMOS FET device with reduced operating resistance
DE19811297B4 (en) High breakdown voltage MOS semiconductor device
DE102005041256B4 (en) trench transistor
DE102007061191B4 (en) Semiconductor device with a semiconductor body
DE3816002C2 (en)
DE60225768T2 (en) LDMOS FETs
DE112006000156B4 (en) LDMOS semiconductor transistor structure and method of making the same
DE19949364B4 (en) Semiconductor device with MOS-gate control and trench structure and method of manufacture
DE102005041322B4 (en) Trench transistor structure with field electrode assembly and manufacturing method thereof
DE102007030755B3 (en) Semiconductor device having a trench edge having edge and method for producing a border termination
DE102005041285B4 (en) Trench structure semiconductor device and method for its production
DE102005041257B4 (en) Field electrode trench transistor structure with voltage divider
DE102005014743B4 (en) MOS field plate trench transistor means
DE102009051745B4 (en) High-voltage transistor with multiple dielectric and manufacturing process
WO2005078802A2 (en) High-blocking semiconductor component comprising a drift section
DE10153739A1 (en) Semiconductor component
DE102006056139A1 (en) Semiconductor device with an improved structure for high withstand voltage
DE102004029435A1 (en) Field plate trench transistor
DE102006002065A1 (en) Compensation unit e.g. field effect transistor, has compensation field extended parallel to connection direction between electrodes, where field has tapered cross sectional surface in direction of drain electrode
DE102018116843B4 (en) Self-blocking III-nitride transistor with high electron mobility
DE102008056206A1 (en) Semiconductor device and method for its manufacture
DE102005040847B4 (en) Single-poly EPROM device and method of manufacture
DE112004001846B4 (en) LDMOS transistor
DE102004054286B4 (en) Silicon carbide semiconductor device with junction field effect transistor, and method for its production
DE102007013848B4 (en) Semiconductor device and method of making the same

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R082 Change of representative

Representative=s name: ,

R020 Patent grant now final

Effective date: 20120602

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee