DE102005029353A1 - Control circuit for e.g. insulated gate bipolar transistor, has circuit arrangement to modify signal and having parallel and voltage limiting circuits and capacitive component that are connected with knot of triggering circuit and/or switch - Google Patents

Control circuit for e.g. insulated gate bipolar transistor, has circuit arrangement to modify signal and having parallel and voltage limiting circuits and capacitive component that are connected with knot of triggering circuit and/or switch Download PDF

Info

Publication number
DE102005029353A1
DE102005029353A1 DE200510029353 DE102005029353A DE102005029353A1 DE 102005029353 A1 DE102005029353 A1 DE 102005029353A1 DE 200510029353 DE200510029353 DE 200510029353 DE 102005029353 A DE102005029353 A DE 102005029353A DE 102005029353 A1 DE102005029353 A1 DE 102005029353A1
Authority
DE
Germany
Prior art keywords
circuit
voltage
voltage limiting
semiconductor switch
control terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE200510029353
Other languages
German (de)
Inventor
Ralf Männel
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
IAV GmbH Ingenieurgesellschaft Auto und Verkehr
Original Assignee
IAV GmbH Ingenieurgesellschaft Auto und Verkehr
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by IAV GmbH Ingenieurgesellschaft Auto und Verkehr filed Critical IAV GmbH Ingenieurgesellschaft Auto und Verkehr
Priority to DE200510029353 priority Critical patent/DE102005029353A1/en
Publication of DE102005029353A1 publication Critical patent/DE102005029353A1/en
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/53—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/537—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
    • H02M7/538—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a push-pull configuration
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/04—Modifications for accelerating switching
    • H03K17/041—Modifications for accelerating switching without feedback from the output circuit to the control circuit
    • H03K17/0412—Modifications for accelerating switching without feedback from the output circuit to the control circuit by measures taken in the control circuit
    • H03K17/04123—Modifications for accelerating switching without feedback from the output circuit to the control circuit by measures taken in the control circuit in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/6871—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Power Conversion In General (AREA)

Abstract

The circuit has a triggering circuit (1) to create a pulse width modulated triggering signal to trigger a semiconductor switch. A circuit arrangement is arranged between a control connection and the triggering circuit in series connection. The arrangement modifies the signal and has parallel (2) and voltage limiting circuits and a capacitive component, which are connected with a common knot of the triggering circuit and/or the switch.

Description

Die Erfindung betrifft eine Steuerschaltung für spannungsgesteuerte Halbleiterschalter, insbesondere für MOSFET und IGBT, welche vorzugsweise in Halbbrückenkonfiguration angeordnet sind.The The invention relates to a control circuit for voltage-controlled semiconductor switches, especially for MOSFET and IGBT, which are preferably arranged in half-bridge configuration are.

Halbbrückenkonfigurationen von spannungsgesteuerten Halbleiterschaltern, beispielsweise IGBT- oder Feldeffekttransistor-Halbbrücken werden in Pulswechselrichtern oder Gleichspannungswandlern eingesetzt. Eine Halbbrücke gemäß dem Stand der Technik ist in 1 beispielhaft für n-Kanal-MOSFET dargestellt. Um eine pulsweitenmodulierte Spannung UA am Ausgang der Halbbrücke ausgeben zu können, muss am Gate der Halbleiterschalter eine Spannung UG bereitgestellt werden, die je nach gewünschtem Schaltzustand ein sicheres Ein- oder Ausschalten gewährleistet.Half-bridge configurations of voltage-controlled semiconductor switches, for example IGBT or field-effect transistor half-bridges, are used in pulse-controlled inverters or DC-DC converters. A half bridge according to the prior art is in 1 exemplified for n-channel MOSFET. In order to output a pulse width modulated voltage U A at the output of the half-bridge, a voltage U G must be provided at the gate of the semiconductor switch, which ensures a safe switching on or off depending on the desired switching state.

Vorbekannt sind dazu Gegentaktendstufen mit bipolaren Transistoren oder MOSFETs. Diese Endstufen werden entweder aus einer auf Referenzpotential bezogenen Hilfsspannungsquelle vorsorgt, wobei für den oberen Zweig eine Bootstrap-Beschaltung erforderlich ist, oder es erfolgt eine Versorgung aus zwei potentialgetrennten Hilfsspannungsquellen, wie in 2 dargestellt.Previously known are push-pull power amplifiers with bipolar transistors or MOSFETs. These output stages are provided either from a referenced to a reference potential auxiliary voltage source, wherein for the upper branch a bootstrap circuit is required, or there is a supply of two isolated auxiliary voltage sources, as in 2 shown.

Spannungsgesteuerte Halbleiterschalter wie MOSFET und IGBT weisen eine kapazitive Kopplung des Steueranschlusses (Gate) zu den stromführenden Anschlüssen (Drain und Source) auf. Die bei realen Bauteilen vorhandene Kapazität zwischen Gate und Source wird als Miller-Kapazität bezeichnet. Bei einem schnellen Spannungsanstieg zwischen Drain D und Source S, wie er beim Schließen der Halbleiterschalter auftritt, erfolgt durch die kapazitive Kopplung zwischen dem Steueranschluss G und dem stromführenden Anschluss (beispielsweise Drain D) ein Spannungseintrag in den Steueranschluss G. Wird dieser so groß, dass die Steuerspannung des Halbleiterschalters überschritten wird, so öffnet der Halbleiterschalter erneut. Zum Vermeiden dieses Effektes ist zur Ansteuerung der Halbleiterschalter ein Betrieb mit Gegentaktendstufen aus bipolaren Hilfsspannungsquellen vorbekannt. Hierbei wird eine Ansteuerung der Gates der Halbleiterschalter mit positiven Spannungen im Einschaltfall und negativen Spannungen im Ausschaltfall realisiert.voltage-gated Semiconductor switches such as MOSFET and IGBT have a capacitive coupling of the Control terminal (gate) to the current-carrying terminals (Drain and Source). The existing capacity of real components between Gate and source are called Miller capacitance. At a fast Voltage rise between drain D and source S, as it is when closing the Semiconductor switch occurs, done by the capacitive coupling between the control terminal G and the current-carrying terminal (for example Drain D) a voltage input in the control terminal G. This is so big that the control voltage of the semiconductor switch is exceeded, the semiconductor switch opens again. To avoid this effect is to control the semiconductor switch operation with push-pull output stages from bipolar auxiliary voltage sources previously known. In this case, a control of the gates of the semiconductor switches with positive voltages during switch-on and negative voltages realized in case of failure.

Die Bereitstellung einer negativen Spannung am Gate für den Ausschaltfall kompensiert den Effekt eines Spannungseintrages aufgrund der Miller-Kapazität in das Gate beim Umschalten der Halbleiterschalter. Der Aufwand für die Bereitstellung der zwei (bzw. bei typischen Mehrfachanordnungen der Halbbrücken mehreren) potentialgetrennten, bipolaren Hilfsspannungsquellen ist sehr groß. Daher wird für kostengünstige bzw. baugrößenoptimale Anwendungen darauf verzichtet und statt dessen die o. g. Variante mit einer Hilfsspannung und Bootstrap-Beschaltung genutzt.The Provision of a negative voltage at the gate for the OFF case compensates for the effect of voltage input due to the Miller capacitance in the Gate when switching the semiconductor switch. The effort for the deployment of the two (or more in the case of typical multiple arrangements of the half bridges) Potential-separated, bipolar auxiliary voltage sources is very large. Therefore is for low cost or frame size optimal Applications waived and instead the o. G. variant used with an auxiliary voltage and bootstrap wiring.

Der beschriebene Effekt des Spannungseintrages in das Gate wird dabei entweder hingenommen, wodurch kurzzeitig Querströme über T1 und T2 entstehen, oder es wird die Anstiegsgeschwindigkeit der Spannung durch geeignete Maßnahmen (z. B. größere Gate-Widerstände RG) reduziert. Beide Maßnahmen führen zu erhöhter Verlustleistung in T1 und T2.The described effect of the voltage input into the gate is thereby either accepted, as a result of which transient currents over T1 and T2 occur for a short time, or the rate of rise of the voltage is reduced by suitable measures (eg larger gate resistances R G ). Both measures lead to increased power loss in T1 and T2.

Vorbekannt ist aus der DE 103 06 809 eine Schaltungsanordnung zum Steuern des Betriebes einer Halbbrücke durch Ansteuerung mit pulsweitenmodulierten Ansteuersignalen. Die Schaltungsanordnung weist zwei Treiberschaltungen mit jeweils einer Hilfsspannungsquelle auf, welche die Ansteuerung der Halbleiterschalter (MOSFET) realisiert. Zur Verminderung des Effektes des Spannungseintrages in das Gate ist in den Gate-Zweig der Treiberschaltung ein induktives Element aufgenommen. Das induktive Element soll den Stromfluss aus dem Gate bei Abschalten der Halbleiterschalter stabilisieren und somit ein Aufladen der kapazitiven Kopplung zwischen dem Steueranschluss sowie den stromführenden Anschlüssen minimieren. Die Verwendung einer Induktivität im Ansteuerkreis bewirkt jedoch eine Einschaltverzögerung, welche insbesondere bei hohen Frequenzen nachteilig ist. Ein weiterer Nachteil der Schaltung ist, dass Induktivitäten schwierig in Schaltkreise integrierbar sind.Previously known from the DE 103 06 809 a circuit arrangement for controlling the operation of a half-bridge by driving with pulse width modulated drive signals. The circuit arrangement has two driver circuits each having an auxiliary voltage source, which realizes the activation of the semiconductor switches (MOSFET). In order to reduce the effect of the voltage input into the gate, an inductive element is accommodated in the gate branch of the driver circuit. The inductive element is intended to stabilize the current flow out of the gate when the semiconductor switches are switched off and thus to minimize charging of the capacitive coupling between the control terminal and the current-carrying terminals. However, the use of an inductance in the drive circuit causes a turn-on, which is disadvantageous especially at high frequencies. Another disadvantage of the circuit is that inductors are difficult to integrate into circuits.

Aufgabe der Erfindung ist es, eine Steuerschaltung bereitzustellen, welche für Halbleiterschalter, vorzugsweise in Halbbrückenanordnung, ein schnelles, sicheres Abschalten der Halbleiterschalter mit geringem schaltungstechnischen Aufwand ermöglicht.task The invention is to provide a control circuit which for semiconductor switches, preferably in half-bridge arrangement, a fast, safe shutdown of the semiconductor switches with low circuit complexity allows.

Diese Aufgabe wird bei gattungsgemäßen Ansteuerschaltungen erfindungsgemäß durch die kennzeichnenden Merkmale des Patentanspruches 1 gelöst.These Task is in generic control circuits according to the invention the characterizing features of claim 1 solved.

Die erfindungsgemäße Steuerschaltung besteht dabei aus einer Ansteuerschaltung, welche ein pulsweitenmoduliertes Signal abgibt und dies über eine Schaltungsanordnung zum Modifizieren des zeitlichen Verlaufes dieses Signals zum Steueranschluss des Halbleiterschalters weiterleitet. Die zwischen Ansteuerschaltung und Steueranschluss des Halbleiterschalters liegende Schaltungsanordnung weist dabei eine Parallelschaltung aus wenigstens einem kapazitiven Bauelement und einer Spannungsbegrenzungsschaltung auf, wobei die Parallelschaltung über einen Widerstand mit dem gemeinsamen Knoten von Ansteuerschaltung, Schaltungsanordnung und Halbleiterschalter verbunden ist. Durch die zwischen Ansteuerschaltung und Steueranschluss des Halbleiterschalters liegende Schaltungsanordnung liegt beginnend mit dem Ausschalten des Halbleiterschalters eine umgekehrt zur Einschaltspannung des Halbleiterschalters gepolte Spannung, die der Größe der Ladespannung des Kondensators entspricht, am Steueranschluss des Halbleiterschalters an. Die umgekehrt gepolte Spannung liegt dabei während des Ausschaltens bzw. eine kurze Zeitdauer nach dem Ausschalten des Halbleiterschalters an. Die Zeitdauer der umgekehrt zur Einschaltspannung des Halbleiterschalters gepolten Spannung ist dabei abhängig von der Dimensionierung des kapazitiven Elementes sowie vom Wert der Spannung, auf den die Spannungsbegrenzungsschaltung die Aufladung des kapazitiven Elementes begrenzt und von der Entladung über den die Parallelschaltung mit dem gemeinsamen Knoten verbindenden Widerstand bzw. eine dort angeordnete Stromsenke. In vorteilhafter Weise wird durch die kurzzeitig anliegende, umgekehrt zur Einschaltspannung gepolte Spannung am Steueranschluss der Spannungseintrag in das Gate aufgrund der Miller-Kapazität kompensiert. Die Schaltungsanordnung weist dabei einen geringen Aufwand auf und erzeugt ohne weitere Hilfsspannungsquellen zum Zeitpunkt des Ausschaltens eine für das sichere Abschalten günstige, umgekehrt zur Einschaltspannung gepolte Spannung am Steueranschluss. Der Effekt des Spannungseintrags in den Steueranschluss aufgrund der Miller-Kapazität ist zeitlich auf den Ausschaltvorgang begrenzt. Die Schaltungsanordnung kompensiert dabei über diesen Zeitraum den Spannungseintrag in den Steueranschluss. Mittels der Dimensionierung der Bauelemente ist die umgekehrt zur Einschaltspannung gepolte Spannung am Steueranschluss hinsichtlich der Spannungsgröße und Zeitdauer einstellbar.The control circuit according to the invention consists of a drive circuit which outputs a pulse width modulated signal and this passes on a circuit arrangement for modifying the time course of this signal to the control terminal of the semiconductor switch. The circuit arrangement lying between the drive circuit and the control terminal of the semiconductor switch has a parallel connection of at least one capacitive component and one voltage limiting circuit, wherein the parallel circuit is connected via a resistor to the common node of the drive circuit, circuit arrangement and semiconductor switch. By lying between the drive circuit and control terminal of the semiconductor switch circuit is starting with the turning off of the semiconductor switch a reversed polarity of the turn-on voltage of the semiconductor switch voltage corresponding to the size of the charging voltage of the capacitor to the control terminal of the semiconductor switch. The reverse polarity voltage is applied during the turn-off or a short period of time after turning off the semiconductor switch. The duration of the voltage reversed in relation to the turn-on voltage of the semiconductor switch is dependent on the dimensioning of the capacitive element as well as on the value of the voltage to which the voltage limiting circuit limits the charging of the capacitive element and of the discharge via the resistor connecting the parallel connection to the common node a current sink arranged there. Advantageously, the voltage applied to the gate due to the Miller capacitance is compensated by the voltage applied to the control terminal for a short time, inversely to the switch-on voltage. In this case, the circuit arrangement has a low outlay and, without further auxiliary voltage sources at the time of switching off, generates a voltage at the control connection that is favorable for safe switching off, and inversely poled to the switch-on voltage. The effect of the voltage input into the control terminal due to the Miller capacitance is limited in time to the turn-off. The circuit compensates over this period, the voltage input to the control terminal. By means of the dimensioning of the components, the voltage reversed to the turn-on voltage at the control terminal is adjustable with regard to the voltage magnitude and duration.

In einer weiteren Ausgestaltung ist die Spannungsbegrenzungsschaltung hinsichtlich der Spannungsgrenze einstellbar und wird an den jeweiligen Betriebspunkt in Abhängigkeit von der Schaltfrequenz bzw. vom Tastverhältnis des pulsweitenmodulierten Signals angepasst.In Another embodiment is the voltage limiting circuit adjustable with respect to the voltage limit and is at the respective operating point dependent on from the switching frequency or the duty cycle of the pulse width modulated Adjusted signal.

Des weiteren kann der Widerstand, der die Auf- bzw. Entladezeit des Kondensators mitbestimmt, steuerbar ausgeführt sein.Of Further, the resistance, the loading or unloading of the Condenser mitbestimmt be performed controllable.

In einer bevorzugten Ausführungsform ist die Spannungsbegrenzungsschaltung eine Zehner-Diode, welche für Halbleiterschalter mit positiver Einschaltspannung in Richtung auf den Steueranschluss gesehen in Sperrrichtung gepolt ist. Die Zehner-Diode begrenzt dabei die Aufladung des kapazitiven Elementes auf die Zehner-Spannung.In a preferred embodiment the voltage limiting circuit is a tens diode, which for semiconductor switches seen with positive turn-on voltage in the direction of the control terminal is poled in the reverse direction. The tens diode limits the charging of the capacitive element to the tens voltage.

Weitere Einzelheiten der Erfindung werden in der Zeichnung anhand von schematisch dargestellten Ausführungsbeispielen beschrieben.Further Details of the invention are described in the drawing with reference to FIG illustrated embodiments described.

Hierbei zeigen:in this connection demonstrate:

1 eine Halbbrückenanordnung von zwei Halbleiterschaltern gemäß dem Stand der Technik, 1 a half-bridge arrangement of two semiconductor switches according to the prior art,

2 eine Halbbrückenanordnung mit Ansteuerschaltung gemäß dem Stand der Technik, 2 a half-bridge arrangement with drive circuit according to the prior art,

3 die erfindungsgemäße Ansteuerschaltung mit einem Zweig der Halbbrücke, 3 the drive circuit according to the invention with a branch of the half-bridge,

4 eine Darstellung der Spannungsverläufe an einem kapazitiven Element der Ansteuerschaltung und an einem Steueranschluss eines Halbleiterschalters. 4 a representation of the voltage waveforms on a capacitive element of the drive circuit and a control terminal of a semiconductor switch.

In 1 ist eine Anordnung von zwei Halbleiterschaltern (T1, T2), welche hier als n-Kanal-MOSFETs ausgeführt sind, dargestellt. Beide werden von pulsweitenmodulierten Signalen angesteuert, welche am Steueranschluss des jeweiligen Halbleiterschalters (T1, T2) anliegen, jedoch invers zueinander verlaufen. Diese Ansteuerung erzeugt eine pulsweitenmodulierte Ausgangsspannung UA, da invers zueinander abwechselnd die Halbleiterschalter T1 und T2 ein- bzw. ausgeschalten werden. Für den Fall, dass T1 durchschaltet und T2 ausgeschalten ist, fällt über T2 die gesamte Betriebsspannung UB ab und für den umgekehrten Fall (T1 aus, T2 ein) wird der Ausgang gegen Masse durchgeschalten. Es ergibt sich daher in Abhängigkeit vom pulsweitenmodulierten Signal eine ebenfalls pulsweitenmodulierte Ausgangsspannung UA.In 1 is an arrangement of two semiconductor switches (T1, T2), which are designed here as n-channel MOSFETs shown. Both are driven by pulse-width modulated signals, which are applied to the control terminal of the respective semiconductor switch (T1, T2), but inversely to each other. This control generates a pulse-width-modulated output voltage U A , since the semiconductor switches T1 and T2 are switched on or off inversely to one another alternately. In the event that T1 turns on and T2 is turned off, drops over T2, the total operating voltage U B and for the opposite case (T1 off, T2 on), the output is switched through to ground. Therefore, as a function of the pulse-width-modulated signal, a likewise pulse-width-modulated output voltage U A results.

Die Darstellung erfolgt hierbei beispielhaft für eine Ausführung der Halbleiterschalter als n-Kanal-MOSFETs. Es können jedoch bei entsprechend angepasster Ansteuerung ebenfalls p-Kanal-MOSFETs oder IGBT's verwendet werden. Die erfindungsgemäße Ausführung ist nicht auf einen der dargestellten Fälle begrenzt, sondern umfasst allgemein alle verwendbaren Halbleiterschalter.The Representation takes place here by way of example for an embodiment of the semiconductor switch as n-channel MOSFETs. It can However, with appropriately adapted control also p-channel MOSFETs or IGBT's used become. The embodiment of the invention is not limited to one of the illustrated cases, but includes in general, all usable semiconductor switches.

2 zeigt zwei Halbleiterschalter (T1, T2) in einer Halbbrückenanordnung mit jeweils einer zugehörigen Ansteuerschaltung 1. Die Ansteuerschaltungen 1 erzeugen ein pulsweitenmoduliertes Signal für die Steueranschlüsse der Halbleiterschalter T1, T2 mit Hilfe jeweils einer Hilfsversorgungsspannung UH1 und UH2. Ein Impulsgenerator 3 generiert Ansteuerimpulse für die Transistoren TR1 und TR2. Die Pulsfolge liegt dabei den Eingängen der Transistoren TR1 und TR2 an, welche unterschiedliche Polaritäten aufweisen. Durch die unterschiedlichen Polaritäten der Transistoren TR1 und TR2 wird bei gleichem Ansteuerimpuls jeweils einer der Transistoren leitend, während der andere Transistor sperrt. Es wird damit ein pulsweitenmoduliertes Ansteuersignal PWM mit der Spannung der Hilfsspannungsquelle UH1, UH2 und mit einer Pulsfolge, entsprechend dem vom Impulsgenerator generierten Signal, erzeugt. Das pulsweitenmodulierte Ansteuersignal PWM liegt über einen Gate-Widerstand RG am Steueranschluss G des jeweiligen Halbleiterschalters T1, T2 an. 2 shows two semiconductor switches (T1, T2) in a half-bridge arrangement, each with an associated drive circuit 1 , The drive circuits 1 generate a pulse width modulated signal for the control terminals of the semiconductor switches T1, T2 by means of an auxiliary supply voltage U H1 and U H2 . A pulse generator 3 generates drive pulses for the transistors TR1 and TR2. The pulse sequence is applied to the inputs of the transistors TR1 and TR2, which have different polarities. Due to the different polarities The transistors TR1 and TR2 is conducting at the same drive pulse in each case one of the transistors, while the other transistor is turned off. It is thus a pulse width modulated drive signal PWM with the voltage of the auxiliary voltage source U H1 , U H2 and with a pulse train, according to the signal generated by the pulse generator generated. The pulse width modulated drive signal PWM is applied via a gate resistor R G to the control terminal G of the respective semiconductor switch T1, T2.

3 zeigt den unteren Zweig der in 1 und 2 dargestellten Halbbrücke mit dem Halbleiterschalter T2. Dargestellt ist hierbei nur der untere Zweig der Halbbrücke, wobei der obere äquivalent aufgebaut ist. Für die Erläuterung wird daher nur auf den dargestellten unteren Zweig Bezug genommen. Der Halbleiterschalter T2 ist mit einer zu 2 erläuterten Ansteuerschaltung 1 versehen und generiert am Ausgang der Ansteuerschaltung 1 ein pulsweitenmoduliertes Ansteuersignal PWM für den Halbleiterschalter T2. Zwischen dem Steueranschluss G des Halbleiterschalters T2 und der Ansteuerschaltung 1 ist in Reihenschaltung zu diesen eine Parallelschaltung 2 aus einer Spannungsbegrenzungsschaltung, welche hier als in Sperrrichtung geschaltete Zehner-Diode D1 ausgeführt ist und eines kapazitiven Bauteils – Kondensator C1 –, angeordnet. Die Parallelschaltung 2 der Spannungsbegrenzungsschaltung und des Kondensators C1 ist mittels eines Widerstandes R1 mit einem gemeinsamen Knoten K der Ansteuerschaltung 1 sowie des Halbleiterschalters T2 verbunden. Die Wirkungsweise der Schaltung wird im Zusammenhang mit 4, in welcher die Spannungsverläufe UG am Steueranschluss des Halbleiterschalters T2 und UC1 der Spannung über dem Kondensator C1 dargestellt sind, nachfolgend näher erläutert. 3 shows the lower branch of in 1 and 2 shown half-bridge with the semiconductor switch T2. Shown here is only the lower branch of the half-bridge, the upper equivalent is constructed. For explanation, therefore, reference will be made only to the illustrated lower branch. The semiconductor switch T2 is connected to one 2 explained drive circuit 1 provided and generated at the output of the drive circuit 1 a pulse width modulated drive signal PWM for the semiconductor switch T2. Between the control terminal G of the semiconductor switch T2 and the drive circuit 1 is in series with these a parallel circuit 2 from a voltage limiting circuit, which is embodied here as a reverse-biased diode D1 and a capacitive component - capacitor C1 - arranged. The parallel connection 2 the voltage limiting circuit and the capacitor C1 is connected by means of a resistor R1 to a common node K of the drive circuit 1 and the semiconductor switch T2 connected. The operation of the circuit is related to 4 , in which the voltage curves U G are shown at the control terminal of the semiconductor switch T2 and U C1 of the voltage across the capacitor C1, explained in more detail below.

Wie bereits beschrieben weisen Halbleiterschalter wie MOSFET und IGBT eine kapazitive Kopplung des Steueranschlusses G (Gate) zu den stromführenden Anschlüssen (D Drain und S Source) auf. Diese als Miller-Kapazität bezeichnete kapazitive Kopplung führt bei schnellem Spannungsanstieg, wie er beim Schließen des Halbleiterschalters T1, T2 auftritt, zu einem Spannungseintrag in den Steueranschluss G.As Semiconductor switches such as MOSFET and IGBT have already been described a capacitive coupling of the control terminal G (gate) to the current-carrying connections (D Drain and S Source). This called Miller capacity capacitive coupling leads with rapid increase in voltage, as he closing the Semiconductor switch T1, T2 occurs, to a voltage input in the control terminal G.

Der Effekt des Spannungseintrages in den Steueranschluss G des jeweils geschlossenen bzw. schließenden Halbleiterschalters T1, T2 bei schnellem Spannungsanstieg aufgrund der Miller-Kapazität besteht jedoch nur für einen kurzen Zeitraum während bzw. kurz nach dem Umschaltvorgang. Daher wird erfindungsgemäß als Lösung eine Schaltung vorgeschlagen, die die negative Vorspannung des Gates G über einen Kondensator C1 ohne die Notwendigkeit von zusätzlichen Hilfsspannungen erzeugt. Eine Ausführungsform der erfindungsgemäßen Schaltung zeigt 3. Im Einschaltfall des Halbleiterschalters T2 wird über die als Gegentaktendstufe ausgeführte Ansteuerschaltung 1 der Steueranschluss G des Halbleiterschalters T2 auf die Hilfsversorgungsspannung UH2 abzüglich der über dem Kondensator C1 abfallenden Spannung UC1 aufgeladen. Der Transistor TR1 schaltet durch, während gleichzeitig der Transistor TR2 sperrt und somit der ansteuerschaltungsseitige Anschlusspunkt der Parallelschaltung 2 von Kondensator C1 und Zehner-Diode D1 auf dem Potential UH2+ liegt. Bei Inbetriebnahme der Schaltung ist die Spannung UC1 über dem Kondensator C1 als Null anzunehmen (Beginn der Phase 1 4). Im weiteren Einschaltverlauf der Gegentaktendstufe wird C1 über den Widerstand R1 aufgeladen (Phase 1 in 4). Die Spannung UC1, auf welche der Kondensator C1 aufgeladen wird, wird über die parallel zu dem Kondensator C1 geschaltete Zehner-Diode D1 begrenzt (Phase 2 in Bild 4), so dass eine ausreichende Spannung UG zur Einschaltung des Halbleiterschalters T2 am Gate G anliegt. Im Ausschaltfall schaltet der Transistor TR2 der Gegentaktendstufe auf Bezugspotential durch. Der ansteuerschaltungsseitige Anschlusspunkt der Parallelschaltung 2 von Kondensator C1 und Zehner-Diode D1 wird auf das gemeinsame Bezugspotential des Knotens K gezogen. Am Steueranschluss G liegt damit die negative Kondensatorspannung an (Beginn Phase 3 in Bild 4). Diese entspricht der zuvor erreichten Ladespannung UC1 = UD1 abzüglich der vom Gate aufgenommenen Ladung. Im weiteren Zeitverlauf sinkt die Spannung UC1 über dem Kondensator C1 aufgrund der Entladung durch R1 weiter ab. Dies wird jedoch bei geeigneter Dimensionierung erst wirksam, wenn der im Moment des Ausschaltens (durch Einschaltung des jeweils anderen Halbleiterschalters hier T1) entstehende Spannungsanstieg am Ausgang der Halbbrücke abgeschlossen ist (Phase 3 in 4). Das Ausschaltverhalten entspricht damit einer kurzzeitigen Ansteuerung der Halbleiterschalter mit negativer Hilfsspannung, ohne dass eine zusätzliche Hilfsspannungsquelle gebraucht würde. Beim Wiedereinschalten (Phase 4 in 4) steht wieder die Spannung der Hilfsversorgungsspannung UH2+ abzüglich der über dem Kondensator C1 abfallenden Spannung UC1 für das Gate G zur Verfügung.However, the effect of the voltage input into the control terminal G of the respective closed or closing semiconductor switch T1, T2 with rapid voltage increase due to the Miller capacitance is only for a short period during or shortly after the switching operation. Therefore, according to the invention a solution is proposed which generates the negative bias of the gate G via a capacitor C1 without the need for additional auxiliary voltages. An embodiment of the circuit according to the invention shows 3 , When the semiconductor switch T2 is switched on, the drive circuit designed as a push-pull output stage is used 1 the control terminal G of the semiconductor switch T2 is charged to the auxiliary supply voltage U H2 minus the voltage U C1 dropping across the capacitor C1. The transistor TR1 turns on while the transistor TR2 turns off, and thus the drive circuit side terminal of the parallel circuit 2 of capacitor C1 and tens diode D1 is at the potential U H2 + . When starting the circuit, the voltage U C1 across the capacitor C1 is assumed to be zero (beginning of phase 1 4 ). In the further switch-on of the push-pull output stage C1 is charged via the resistor R1 (phase 1 in 4 ). The voltage U C1 , to which the capacitor C1 is charged, is limited by the parallel to the capacitor C1-connected tens diode D1 (phase 2 in Figure 4), so that a sufficient voltage U G for switching on the semiconductor switch T2 at the gate G. is applied. In the off case, the transistor TR2 of the push-pull output stage switches to reference potential. The drive circuit side connection point of the parallel connection 2 of capacitor C1 and 10-diode D1 is pulled to the common reference potential of the node K. At the control terminal G is thus the negative capacitor voltage (beginning phase 3 in Figure 4). This corresponds to the previously reached charging voltage U C1 = U D1 minus the charge absorbed by the gate. In the further course of time, the voltage U C1 across the capacitor C1 continues to decrease due to the discharge through R1. However, this becomes effective with suitable dimensioning only when the voltage rise at the moment of switching off (by switching on the respective other semiconductor switch T1 here) is completed at the output of the half-bridge (phase 3 in FIG 4 ). The turn-off thus corresponds to a short-term control of the semiconductor switches with a negative auxiliary voltage, without the need for an additional auxiliary power source. When restarting (phase 4 in 4 ) is again the voltage of the auxiliary supply voltage U H2 + minus the falling across the capacitor C1 voltage U C1 for the gate G available.

In einer vorteilhaften Dimensionierung der Schaltungsanordnung ist der Kondensator C1 deutlich größer als die Gate-Kapazität der Halbleiterschalter T1 bzw. T2 gewählt, um die o. g. Spannungsänderung aus dem Laden bzw. Entladen der Gate-Kapazität (kapazitiver Spannungsteiler) gering zu halten.In an advantageous dimensioning of the circuit arrangement is the capacitor C1 is significantly larger than the gate capacity the semiconductor switch T1 or T2 selected to the o. g. voltage change from the charging or discharging of the gate capacitance (capacitive voltage divider) to keep low.

Die Spannungsänderung über C1 innerhalb einer Einschalt-te bzw. Ausschaltdauer ta wird durch die Zeitkonstante des RC-Gliedes τ = C1·R1 sowie durch die Einschalt- te bzw. Ausschaltdauer ta des pulsweitenmodulierten Ansteuersignals PWM bestimmt. Ist die Zeitkonstante deutlich größer als die maximale Einschalt-te bzw. Ausschaltdauer ta, wird C1 nicht mehr vollständig ent- bzw. auf die Spannung der Zehner-Diode D1 aufgeladen. In diesen Fällen nähert sich die Spannung einem konstanten Wert an, der über das Verhältnis von Einschalt-te bzw. Ausschaltdauer ta bestimmt wird und auf die Zehner-Diodenspannung UD begrenzt wird: Uc1 = Minimum(UD, UH·te/(te + ta)) The change in voltage across C1 in a power-off time t e and t a is the time constant of the RC element τ = C1 · R1 and by the turn-off time t e and t a of the pulse width modulated drive signal PWM be Right. Is the time constant significantly greater than the maximum turn-off time t e and t a is C1 no longer completely corresponds or charged to the voltage of the Zener diode D1. In these cases, the voltage approaches to a constant value that the ratio of turn-off time t e and t a is determined and is limited to the Zener diode voltage U D: Uc1 = minimum (U D , U H · Te / (te + ta))

Dies hat zur Folge, dass für kleine Einschaltdauern te die Spannung UC1 über C1 unter die Zehner-Diodenspannung UD absinkt und damit nicht mehr die volle negative Gate-Vorspannung erreicht wird. Der Einsatz der erfindungsgemäßen Anordnung ist damit für hohe Schaltfrequenzen vorrangig dort sinnvoll, wo ein nach unten und oben begrenztes Tastverhältnis dauerhaft bzw. im Hauptbetriebsbereich vorliegt, z. B. in Gleichspannungswandlern oder bei entsprechend dimensionierten Pulswechselrichtern. Die vorgeschlagene Schaltungsanordnung ist auch außerhalb des oben beschriebenen, nach oben und unten begrenzten Tastverhältnisses einsetzbar. Die Steigerung des Wirkungsgrades durch Minimieren der Verluste ist für ein nach unten und oben begrenztes Tastverhältnis besonders spürbar.This has the consequence that, for short turn-on times t e, the voltage U C1 drops below C1 through the tens diode voltage U D and thus the full negative gate bias voltage is no longer achieved. The use of the arrangement according to the invention is therefore for high switching frequencies primarily useful where a down and up limited duty cycle is permanently or in the main operating range, z. B. in DC-DC converters or in accordance with dimensioned pulse inverters. The proposed circuit arrangement can also be used outside of the above-described, limited up and down duty cycle. Increasing the efficiency by minimizing the losses is particularly noticeable for a down-and-up limited duty cycle.

11
Ansteuerschaltungdrive circuit
22
Parallelschaltungparallel connection
33
Impulsgeneratorpulse generator
PWMPWM
pulsweitenmoduliertes Ansteuersignalpulse-width modulated control signal
C1C1
Kondensatorcapacitor
R1R1
Widerstandresistance
RG R G
Gate-WiderstandGate resistance
T1, T2T1, T2
HalbleiterschalterSemiconductor switches
TR1, TR2TR1, TR2
Transistorentransistors
D1D1
Zehner-DiodeZener diode
GG
Gate/SteueranschlussGate / control terminal
SS
Sourcesource
DD
Draindrain
UH; UH1; UH2 UH; U H1 ; U H2
HilfsversorgungsspannungAuxiliary power supply
UC1 U C1
Spannung über C1Voltage over C1
UD1 U D1
Spannung über D1Voltage over D1
UG U G
Spannungsverlauf/SpannungVoltage curve / voltage
ττ
Zeitkonstante (C1·R1)time constant (C1 · R1)
KK
Knotennode
UD U D
Zehner-Diodenspannung (Durchbruchsspannung)Ten-diode voltage (Breakdown voltage)

Claims (8)

Steuerschaltung für spannungsgesteuerte Halbleiterschalter, die stromführende Anschlüsse und einen Steueranschluss aufweisen, wobei eine Ansteuerschaltung, ein pulsweitenmoduliertes Ansteuersignal zur Ansteuerung der Halbleiterschalter erzeugt und eine elektrisch mit dem Steueranschluss (G) des Halbleiterschalters und der Ansteuerschaltung verbundene Schaltungsanordnung zwischen dem Steueranschluss und einer Ansteuerschaltung in Reihenschaltung angeordnet ist, die das pulsweitenmodulierte Ansteuersignal in dessen zeitlichem Verlauf modifiziert, dadurch gekennzeichnet, dass die Schaltungsanordnung, die das pulsweitenmodulierte Ansteuersignal (PWM) in dessen zeitlichem Verlauf modifiziert, aus einer Parallelschaltung (2) einer Spannungsbegrenzungsschaltung und wenigstens einem kapazitiven Bauteil (C1) besteht, wobei die Parallelschaltung (2) der Spannungsbegrenzungsschaltung und des wenigstens einen kapazitiven Bauteils (C1) über wenigstens einen Widerstand (R1) mit einem gemeinsamen Knoten (K) der Ansteuerschaltung (1) und/oder der Halbleiterschalter (T1, T2) verbunden ist.Control circuit for voltage-controlled semiconductor switches, the current-carrying terminals and a control terminal, wherein a drive circuit, a pulse width modulated drive signal for driving the semiconductor switches generates and electrically connected to the control terminal (G) of the semiconductor switch and the drive circuit between the control terminal and a drive circuit connected in series is that modifies the pulse width modulated drive signal in its time course, characterized in that the circuit arrangement which modifies the pulse width modulated drive signal (PWM) in its time course, from a parallel circuit ( 2 ) of a voltage limiting circuit and at least one capacitive component (C1), wherein the parallel circuit ( 2 ) of the voltage limiting circuit and the at least one capacitive component (C1) via at least one resistor (R1) with a common node (K) of the drive circuit ( 1 ) and / or the semiconductor switch (T1, T2) is connected. Steuerschaltung nach Anspruch 1, dadurch gekennzeichnet, dass die Spannungsbegrenzungsschaltung eine Zehner-Diode (D1) oder eine Diodenstrecke oder eine Transistoranordnung ist.Control circuit according to Claim 1, characterized that the voltage limiting circuit is a tens diode (D1) or a diode path or a transistor arrangement. Steuerschaltung nach Anspruch 1 und 2, dadurch gekennzeichnet, dass für den Fall der Spannungsbegrenzungsschaltung mittels einer Zehner-Diode (D1) in der Parallelschaltung (2) diese Zehner-Diode (D1) ausgehend von der Ansteuerschaltung (1) in Richtung Steueranschluss (G) des Halbleiterschalters (T1, T2) gesehen für Halbleiterschalter mit positiver Einschaltspannung (beispielsweise n-Kanal-MOSFETs) in Sperrrichtung und für Halbleiterschalter mit negativer Einschaltspannung (beispielsweise p-Kanal-MOSFETs) in Durchlassrichtung gepolt ist.Control circuit according to claim 1 and 2, characterized in that in the case of the voltage limiting circuit by means of a 10-diode (D1) in the parallel circuit ( 2 ) this tens diode (D1) starting from the drive circuit ( 1 ) in the direction of the control terminal (G) of the semiconductor switch (T1, T2) is poled in the forward direction for semiconductor switches with positive turn-on voltage (for example n-channel MOSFETs) in the reverse direction and for semiconductor switches with negative turn-on voltage (for example, p-channel MOSFETs). Steuerschaltung nach Anspruch 1–3, dadurch gekennzeichnet, dass die Spannungsbegrenzungsschaltung hinsichtlich des Spannungswertes variabel einstellbar ist.Control circuit according to Claims 1-3, characterized that the voltage limiting circuit with respect to the voltage value is variably adjustable. Steuerschaltung nach Anspruch 1–4, dadurch gekennzeichnet, dass die Spannungsbegrenzungsschaltung aus einem Widerstand besteht.Control circuit according to Claims 1-4, characterized the voltage limiting circuit consists of a resistor. Steuerschaltung nach Anspruch 1–5, dadurch gekennzeichnet, dass die Parallelschaltung aus Kapazitiven Element (C1) und Spannungsbegrenzungsschaltung anstelle des Widerstandes (R1) über eine Stromsenke mit dem gemeinsamen Knoten (K) verbunden ist.Control circuit according to Claims 1-5, characterized that the parallel circuit of capacitive element (C1) and voltage limiting circuit instead of the resistor (R1) over a current sink is connected to the common node (K). Steuerschaltung nach Anspruch 1–6, dadurch gekennzeichnet, dass die Parallelschaltung (2) über wenigstens einen Gate-Widerstand (RG) mit dem Steueranschluss (G) des Halbleiterschalters (T2) verbunden ist.Control circuit according to Claims 1-6, characterized in that the parallel circuit ( 2 ) is connected via at least one gate resistor (R G ) to the control terminal (G) of the semiconductor switch (T2). Steuerschaltung nach Anspruch 1–7, dadurch gekennzeichnet, dass die Halbleiterschalter (T1, T2) in einer Halbbrückenkonfiguration geschalten sind.Control circuit according to claim 1-7, characterized characterized in that the semiconductor switches (T1, T2) are switched in a half-bridge configuration.
DE200510029353 2005-06-22 2005-06-22 Control circuit for e.g. insulated gate bipolar transistor, has circuit arrangement to modify signal and having parallel and voltage limiting circuits and capacitive component that are connected with knot of triggering circuit and/or switch Ceased DE102005029353A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE200510029353 DE102005029353A1 (en) 2005-06-22 2005-06-22 Control circuit for e.g. insulated gate bipolar transistor, has circuit arrangement to modify signal and having parallel and voltage limiting circuits and capacitive component that are connected with knot of triggering circuit and/or switch

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE200510029353 DE102005029353A1 (en) 2005-06-22 2005-06-22 Control circuit for e.g. insulated gate bipolar transistor, has circuit arrangement to modify signal and having parallel and voltage limiting circuits and capacitive component that are connected with knot of triggering circuit and/or switch

Publications (1)

Publication Number Publication Date
DE102005029353A1 true DE102005029353A1 (en) 2006-12-28

Family

ID=37513573

Family Applications (1)

Application Number Title Priority Date Filing Date
DE200510029353 Ceased DE102005029353A1 (en) 2005-06-22 2005-06-22 Control circuit for e.g. insulated gate bipolar transistor, has circuit arrangement to modify signal and having parallel and voltage limiting circuits and capacitive component that are connected with knot of triggering circuit and/or switch

Country Status (1)

Country Link
DE (1) DE102005029353A1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102012207155A1 (en) * 2012-04-30 2013-10-31 Conti Temic Microelectronic Gmbh Circuit arrangement for driving a semiconductor switching element

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Leistung ohne Treiberstrom: elektrotechnik 61, H.10, 25.10.1979, S.10-14 *

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102012207155A1 (en) * 2012-04-30 2013-10-31 Conti Temic Microelectronic Gmbh Circuit arrangement for driving a semiconductor switching element
DE102012207155B4 (en) * 2012-04-30 2013-11-21 Conti Temic Microelectronic Gmbh Circuit arrangement for driving a semiconductor switching element
US9496862B2 (en) 2012-04-30 2016-11-15 Conti Temic Microelectronic Gmbh Circuit arrangement for actuating a semiconductor switching element

Similar Documents

Publication Publication Date Title
EP2297842B1 (en) Method, circuit configuration, and bridge circuit
DE102013217173B4 (en) Circuit arrangement comprising a half-bridge and circuit arrangement for driving a high-side switch
DE102007027505B3 (en) Control circuit for a high-side semiconductor switch for switching a supply voltage
DE19902520B4 (en) Hybrid power MOSFET
DE602005005822T2 (en) Circuit and adaptive method for driving a half-bridge circuit
EP1783910B1 (en) Circuit and a method for the galvanically separated control of a semiconductor switch
DE102012207155B4 (en) Circuit arrangement for driving a semiconductor switching element
CH700697A2 (en) SWITCHING DEVICE WITH A cascade circuit.
DE102005027442B4 (en) Circuit arrangement for switching a load
DE102014202643B4 (en) Semiconductor device drive circuit and semiconductor device drive unit
EP2709257A2 (en) Power converter circuit and method for controlling the power converter circuit
EP2154784A1 (en) Driving circuit device with at least one power switch and method for controlling said device
DE102019104691B4 (en) diode circuit
DE102015110513B3 (en) Power semiconductor circuit with a field effect transistor
EP3317967B1 (en) Circuit assembly for driving a transistor
DE102006060828A1 (en) Inverter with a delay circuit for PWM signals
WO2017036592A1 (en) Apparatus and method for electrically connecting and disconnecting two electrical potentials, and use of the apparatus
DE102005029353A1 (en) Control circuit for e.g. insulated gate bipolar transistor, has circuit arrangement to modify signal and having parallel and voltage limiting circuits and capacitive component that are connected with knot of triggering circuit and/or switch
DE102005045552A1 (en) Circuit arrangement for suppressing voltage/current peaks in inverter, has direct current voltage source with increased intermediate circuit potential, where source is activated between diode and intermediate circuit potential terminal
DE102019000241B3 (en) Circuit arrangement for galvanically isolated control of a charge-controlled circuit breaker made of the semiconductor silicon carbide
DE102012218284A1 (en) Drive unit for actuating transistor half bridge of direct current (DC)-DC converter, has input stage that is provided to form step-up converter unit, and inductor which is formed by primary coil and capacitor
WO2000048317A1 (en) Circuit for galvanically insulated control of a load controlled power switch
DE102015007831B4 (en) Circuit arrangement for the galvanically isolated control of a charge-controlled circuit breaker
EP3120447A1 (en) Electrical circuit comprising a half-bridge
EP2768130A1 (en) Direct current converter

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8131 Rejection