DE102005027459A1 - Semiconductor structure production, involves removing oblation layer based on two intermediate layers and filling, and immersing one layer at ditch walls around preset height to form gap between filling and semiconductor substrate - Google Patents
Semiconductor structure production, involves removing oblation layer based on two intermediate layers and filling, and immersing one layer at ditch walls around preset height to form gap between filling and semiconductor substrate Download PDFInfo
- Publication number
- DE102005027459A1 DE102005027459A1 DE200510027459 DE102005027459A DE102005027459A1 DE 102005027459 A1 DE102005027459 A1 DE 102005027459A1 DE 200510027459 DE200510027459 DE 200510027459 DE 102005027459 A DE102005027459 A DE 102005027459A DE 102005027459 A1 DE102005027459 A1 DE 102005027459A1
- Authority
- DE
- Germany
- Prior art keywords
- intermediate layer
- semiconductor substrate
- filling
- layer
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
- H01L21/76229—Concurrent filling of a plurality of trenches having a different trench shape or dimension, e.g. rectangular and V-shaped trenches, wide and narrow trenches, shallow and deep trenches
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Element Separation (AREA)
Abstract
Description
Die vorliegende Erfindung betrifft ein Herstellungsverfahren für eine Halbleiterstruktur mit einer Mehrzahl von überstehend gefüllten Isolationsgräben und eine entsprechende Halbleiterstruktur.The The present invention relates to a manufacturing method for a semiconductor structure with a plurality of protruding filled Isolation trenches and a corresponding semiconductor structure.
Aus
der
Aus
der
Obwohl prinzipiell auf beliebige integrierte Schaltungen anwendbar, werden die vorliegende Erfindung sowie die ihr zugrundeliegende Problematik in bezug Speicherzellen-Halbleiterstrukturen mit einer Mehrzahl von überstehend gefüllten STI(shallow trench isolation)-Gräben in Silizium-Technologie erläutert.Even though in principle be applicable to any integrated circuits the present invention and its underlying problem in relating to memory cell semiconductor structures with a plurality of protruding filled STI (shallow trench isolation) trenches in silicon technology explained.
STI-Gräben werden in Halbleiterstrukturen zur Isolation von aktiven Bereichen benötigt, beispielsweise zur Isolation von aktiven Zellbereichen in Speicherzellenanordnungen. Dabei ist es erforderlich, dass die mit einem Dielektrikum gefüllten STI-Gräben eine möglichst geringe Variation der STI-Stufenhöhe aufweisen, welche im wesentlichen als Resultat eines chemisch-mechanischen Polierprozesses festgelegt wird, der nachstehend näher erläutert wird. Unter Stufenhöhe versteht man dabei die Höhe, um die das Füll-Dielektrikum über das Halbleitersubstrat übersteht.Become STI trenches in semiconductor structures for isolation of active areas needed, for example for isolation of active cell areas in memory cell arrays. It is necessary that the filled with a dielectric STI trenches a preferably have slight variation in the STI step height, which essentially as a result of a chemical-mechanical Polishing process is set forth below. Under step height is the height, around the filling dielectric over the Semiconductor substrate survives.
Ein besonderes Problem in diesem Zusammenhang besteht darin, daß STI-Gräben zukünftiger Technologien immer größere Aspektverhältnisse (Verhältnis Tiefe/Breite) aufweisen, welche ab einem bestimmten Aspektverhältnis mit momentan angewendeten Verfahren nicht mehr lunkerfrei füllbar sind.One particular problem in this context is that STI trenches of future technologies ever larger aspect ratios (ratio depth / width) have, which from a certain aspect ratio with currently applied Procedures are no longer voider fillable.
In
In
einem darauffolgenden Prozeßschritt,
welcher in
Wie
in
Diese
Oberseite KA definiert die endgültige Höhe der Überstände der
Füllung
Dies
wird aus
Als
Alternative zum besagten Polierprozess wurde in jüngerer Zeit
ein Stopp-Polierprozess eingesetzt, der hart auf dem Siliziumnitrid
der Hartmaske
Zudem gibt es Probleme mit parasitären Corner-Devices unterschiedlicher Einsatzspannungen, die sich an den Ecken der Stufen unterschiedlichster Stufenhöhen bzw. Überstände der STI-Gräben bilden, wo in einem späteren Prozessstadium Gatedielektrikummaterial und Gatematerial auf dem Substrat abgeschieden sind.In addition, there are problems with parasitic corner-devices of different threshold voltages, which form at the corners of the stages of different step heights or overhangs of the STI trenches, where in a later stage of the process gate Lektrikummaterial and gate material are deposited on the substrate.
Die der vorliegenden Erfindung zugrundeliegende Problematik besteht deshalb darin, ein verbessertes Herstellungsverfahren für eine Halbleiterstruktur mit einer Mehrzahl von überstehend gefüllten Isolationsgräben und eine entsprechende Halbleiterstruktur zu schaffen, die es ermöglichen, geringere Schwankungen der endgültigen Stufenhöhe und verminderte Corner-Device-Probleme zu erhalten.The The problem underlying the present invention is Therefore, therein, an improved manufacturing method for a semiconductor structure with a plurality of protruding filled isolation trenches and to provide a corresponding semiconductor structure, which make it possible lower fluctuations of the final step height and diminished corner-device issues.
Erfindungsgemäss wird dieses Problem durch das in Anspruch 1 angegebene Herstellungsverfahren sowie die in Anspruch 11 angegebene Halbleiterstruktur gelöst.According to the invention this problem by the production method specified in claim 1 as well as the semiconductor structure specified in claim 11.
Die Vorteile des erfindungsgemässen Herstellungsverfahrens und der entsprechenden Halbleiterstruktur liegen insbesondere darin, dass sich die endgültigen Stufenhöhen und die daneben liegenden Corner-Devices mit nahezu verschwindender Schwankungsbreite einstellen lassen.The Advantages of the invention Manufacturing method and the corresponding semiconductor structure in particular, that the final step heights and the adjacent corner devices with almost vanishing fluctuation can be adjusted.
Die der vorliegenden Erfindung zugrundeliegende Idee besteht darin, dass ein selektives Einsenken der zweiten Zwischenschicht an den Grabenwänden um eine vorbestimmte Höhe unterhalb der Oberseite des Halbleitersubstrats unabhängig vom Rückpolieren und selektiven Einsenken der isolierenden Füllung erfolgt.The The idea underlying the present invention is that that a selective sinking of the second intermediate layer to the grave walls by a predetermined height below the top of the semiconductor substrate, regardless of back polishing and selectively sinking the insulating filling.
In den Unteransprüchen finden sich vorteilhafte Weiterbildungen und Verbesserungen des jeweiligen Gegenstandes der Erfindung.In the dependent claims find advantageous developments and improvements of respective subject of the invention.
Gemäss einer bevorzugten Weiterbildung wird ein Bilden eines parasitären Corner-Device durch Bilden einer Gatedielektrikumschicht und einer darüberliegenden Gateanschlussschicht in dem Zwischenraum und auf der umliegenden Oberseite des Halbleitersubstrats durchgeführt.According to one preferred development is to form a parasitic corner device Forming a gate dielectric layer and an overlying one Gate connection layer in the gap and on the surrounding Top of the semiconductor substrate performed.
Gemäss einer weiteren bevorzugten Weiterbildung das Halbleitersubstrat aus Silizium, die erste Zwischenschicht aus Siliziumoxid, die zweite Zwischenschicht aus Siliziumnitrid und die isolierende Füllung aus Siliziumoxid.According to one further preferred development, the semiconductor substrate made of silicon, the first intermediate layer of silicon oxide, the second intermediate layer of silicon nitride and the insulating filling of silicon oxide.
Gemäss einer weiteren bevorzugten Weiterbildung werden ein Bilden einer dritten Zwischenschicht an den Grabenwänden un ter der zweiten Zwischenschicht im Bereich des Halbleitersubstrats und ein selektives Einsenken der dritten Zwischenschicht an den Grabenwänden um ungefähr die vorbestimmte Höhe unterhalb der Oberseite des Halbleitersubstrats bezüglich der isolierenden Füllung, der ersten Zwischenschicht und der zweiten Zwischenschicht zum Bilden des Zwischenraums zwischen der isolierenden Füllung und dem Halbleitersubstrat durchgeführt.According to one Another preferred development is to form a third Interlayer at the moat walls un ter the second intermediate layer in the region of the semiconductor substrate and selectively sinking the third intermediate layer to the grave walls at about the predetermined height below the top of the semiconductor substrate with respect to insulating filling, the first intermediate layer and the second intermediate layer for forming the gap between the insulating filling and the semiconductor substrate carried out.
Gemäss einer weiteren bevorzugten Weiterbildung besteht die dritte Zwischenschicht aus Siliziumoxid.According to one Another preferred development is the third intermediate layer made of silicon oxide.
Gemäss einer weiteren bevorzugten Weiterbildung erfolgt das Bilden der zweiten Zwischenschicht ganzflächig, wobei der parallel zur Oberseite verlaufende Bereich der zweiten Zwischenschicht eine weitere, nach dem Ätzen der Isolationsgräben gebildete Opferschicht bildet.According to one Another preferred development is the formation of the second Intermediate layer over the entire surface, wherein the parallel to the top extending portion of the second Interlayer another, formed after the etching of the isolation trenches Sacrificial layer forms.
Gemäss einer weiteren bevorzugten Weiterbildung werden eine erste und eine zweite Opferschicht auf der ersten Zwischenschicht vor dem Ätzen der Isolationsgräben gebildet.According to one Another preferred development is a first and a second Sacrificial layer on the first intermediate layer before etching the isolation trenches educated.
Gemäss einer weiteren bevorzugten Weiterbildung wird das jeweilige selektive Einsenken bzw. selektive Entfernen in einem trocken- oder nasschemischen Ätzprozess mit entsprechender Selektivität durchgeführt.According to one Another preferred development is the respective selective Sinking or selective removal in a dry or wet chemical etching process performed with appropriate selectivity.
Gemäss einer weiteren bevorzugten Weiterbildung erfolgt das Bilden der isolierenden Füllung durch Abscheiden der isolierenden Füllung und anschliessendes Rückpolieren der isolierenden Füllung in einem chemisch-mechanische Polierprozess.According to one Another preferred development is the formation of the insulating Filling by Depositing the insulating filling and then back polishing the insulating filling in a chemical-mechanical polishing process.
Ausführungsbeispiele der Erfindung sind in den Zeichnungen dargestellt und in der nachfolgenden Beschreibung näher erläutert.embodiments The invention is illustrated in the drawings and in the following Description closer explained.
In den Figuren bezeichnen gleiche Bezugszeichen identische oder funktionsgleiche Bestandteile.In the same reference numerals denote identical or functionally identical Ingredients.
In
In
einem darauffolgenden Prozessschritt, der in
In
einem darauffolgenden Prozessschritt, der in
In
einem darauffolgenden Prozessschritt, erfolgt ein selektives Einsenken
der Füllung
Weiter
mit Bezug auf
Weiter
mit Bezug auf
Gemäß
Beim
vorliegenden Beispiel sind die Gräben
Gemäß dem oben
beschriebenen Ausführungsbeispiel
können
somit die Corner-Devices unabhängig
von den Schwankungen des STI-CMP-Prozesses
bzw. des Einsenkens der Füllung
Zusätzlich zur
Struktur der oben erläuterten ersten
Ausführungsform
wird bei der zweiten Ausführungsform
gemäß
Bei
der zweiten Ausführungsform
wird nach der Grabenätzung
eine Siliziumnitridschicht
Weiter
mit Bezug auf
Weiter
mit Bezug auf
Anschließend werden
gemäß
Anschließend wird
gemäß
Das
anschließende
Ausbilden der parasitären
Corner-Devices erfolgt analog zu
Das
in
Obwohl die vorliegende Erfindung vorstehend anhand bevorzugter Ausführungsbeispiele beschrieben wurde, ist sie darauf nicht beschränkt, sondern auf vielfältige Art und Weise modifizierbar.Even though the present invention above based on preferred embodiments It is not limited to this, but in many ways and modifiable.
Insbesondere sind die Auswahl der Opferschicht-, Zwischenschicht-, Substrat- und Füllmaterialien und deren Anordnung nur beispielhaft und können in vielerlei Art variiert werden.Especially are the choice of sacrificial layer, interlayer, substrate and fillers and their arrangement only by way of example and can be varied in many ways become.
- 11
- Silizium-HalbleitersubstratSilicon semiconductor substrate
- 5a, 5b5a, 5b
- Grabendig
- 5050
- Hartmaskehard mask
- 1010
- Siliziumdioxid-FüllungSilica-filling
- O, O'O, O'
- Oberseitetop
- ST; ST1–ST6ST; ST1-ST6
- Überständesupernatants
- 2, 2'2, 2 '
- Zwischenschicht aus Siliziumoxidinterlayer made of silicon oxide
- 33
- Opferschicht aus Polysiliziumsacrificial layer made of polysilicon
- 66
- Seitenwandspacer-Zwischenschicht ausSidewall interlayer out
- Siliziumnitridsilicon nitride
- hH
- Höheheight
- ZZ
- Zwischenraumgap
- 100100
- Gatedielektrikumgate dielectric
- 150150
- GateanschlussschichtGate layer
- 6', 6''6 ', 6' '
- Zwischenschicht aus Siliziumnitridinterlayer made of silicon nitride
Claims (15)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE200510027459 DE102005027459B4 (en) | 2005-06-14 | 2005-06-14 | A manufacturing method for a semiconductor structure having a plurality of overfilled isolation trenches |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE200510027459 DE102005027459B4 (en) | 2005-06-14 | 2005-06-14 | A manufacturing method for a semiconductor structure having a plurality of overfilled isolation trenches |
Publications (2)
Publication Number | Publication Date |
---|---|
DE102005027459A1 true DE102005027459A1 (en) | 2006-12-28 |
DE102005027459B4 DE102005027459B4 (en) | 2008-02-28 |
Family
ID=37513318
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE200510027459 Expired - Fee Related DE102005027459B4 (en) | 2005-06-14 | 2005-06-14 | A manufacturing method for a semiconductor structure having a plurality of overfilled isolation trenches |
Country Status (1)
Country | Link |
---|---|
DE (1) | DE102005027459B4 (en) |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6319794B1 (en) * | 1998-10-14 | 2001-11-20 | International Business Machines Corporation | Structure and method for producing low leakage isolation devices |
US6413836B1 (en) * | 2000-09-20 | 2002-07-02 | Vanguard International Semiconductor Corporation | Method of making isolation trench |
US20030124813A1 (en) * | 2001-12-31 | 2003-07-03 | Shyh-Dar Lee | Method of fabricating shallow trench isolation |
US20040048443A1 (en) * | 2002-09-10 | 2004-03-11 | Tzu-Kun Ku | Method of forming shallow trench isolation in a semiconductor substrate |
US6784077B1 (en) * | 2002-10-15 | 2004-08-31 | Taiwan Semiconductor Manufacturing Co. Ltd. | Shallow trench isolation process |
GB2404283A (en) * | 2003-07-24 | 2005-01-26 | Samsung Electronics Co Ltd | Multi channel TFT |
-
2005
- 2005-06-14 DE DE200510027459 patent/DE102005027459B4/en not_active Expired - Fee Related
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6319794B1 (en) * | 1998-10-14 | 2001-11-20 | International Business Machines Corporation | Structure and method for producing low leakage isolation devices |
US6413836B1 (en) * | 2000-09-20 | 2002-07-02 | Vanguard International Semiconductor Corporation | Method of making isolation trench |
US20030124813A1 (en) * | 2001-12-31 | 2003-07-03 | Shyh-Dar Lee | Method of fabricating shallow trench isolation |
US20040048443A1 (en) * | 2002-09-10 | 2004-03-11 | Tzu-Kun Ku | Method of forming shallow trench isolation in a semiconductor substrate |
US6784077B1 (en) * | 2002-10-15 | 2004-08-31 | Taiwan Semiconductor Manufacturing Co. Ltd. | Shallow trench isolation process |
GB2404283A (en) * | 2003-07-24 | 2005-01-26 | Samsung Electronics Co Ltd | Multi channel TFT |
Also Published As
Publication number | Publication date |
---|---|
DE102005027459B4 (en) | 2008-02-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE102007018760B4 (en) | A method of fabricating a transistor device and transistor device with recessed gate | |
DE102006001680B3 (en) | Manufacturing method for a FinFET transistor arrangement and corresponding FinFET transistor arrangement | |
DE102005055853A1 (en) | Transistor array for semiconductor memory devices and method for fabricating a array of vertical channel transistors | |
EP0591769B1 (en) | Process for manufacturing a self-adjusted contact and semiconductor structure | |
DE19929211B4 (en) | A method of manufacturing a MOS transistor and a DRAM cell array | |
EP1125328B1 (en) | Method for producing a dram cell arrangement | |
DE10334547B4 (en) | A manufacturing method for a trench capacitor with an insulation collar, which is electrically connected on one side to a substrate via a buried contact | |
DE19709961A1 (en) | Semiconductor memory with insulating film on substrate main surface | |
DE10246682A1 (en) | Semiconductor device | |
DE102007021977B4 (en) | Method of manufacturing a transistor device with recessed gate | |
DE10345162B4 (en) | A manufacturing method for a trench capacitor with an insulation collar, which is electrically connected on one side to a substrate via a buried contact, in particular for a semiconductor memory cell | |
DE10259792A1 (en) | A method of manufacturing a semiconductor device and semiconductor device | |
DE10242145B4 (en) | Semiconductor device with local interconnect layer and manufacturing method | |
DE10306318A1 (en) | Semiconducting circuit arrangement with trench isolation has at least one trench that passes through charge storage layer and through doped semiconducting layer | |
DE102006048877B3 (en) | Method for forming semiconductor memory device e.g. not-and (NAND) type flash memory device involves filling interspaces with planarizing layer of dielectric material, and removing remaining portions of sacrificial layer | |
WO2000049654A1 (en) | Method for producing a dram cell with a trench capacitor | |
DE10333777B4 (en) | A manufacturing method for a trench capacitor with an insulation collar, which is electrically connected on one side to a substrate via a buried contact, in particular for a semiconductor memory cell | |
DE102005027459B4 (en) | A manufacturing method for a semiconductor structure having a plurality of overfilled isolation trenches | |
EP1623459B1 (en) | Bit line structure and method for the production thereof | |
DE10331030B3 (en) | Manufacturing method for a trench capacitor | |
DE60318419T2 (en) | Method for producing different isolation structures in semiconductor devices and corresponding structure | |
DE102006017795B4 (en) | Semiconductor memory device and method for manufacturing a semiconductor memory device | |
DE102004035108A1 (en) | Method for self-aligning a U-shaped transistor | |
DE10321494B4 (en) | Manufacturing method for a semiconductor structure | |
EP0838089B1 (en) | Integrated circuit arrangement with at least two components insulated from one another and a process for producing the said circuit arrangement |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
8127 | New person/name/address of the applicant |
Owner name: QIMONDA AG, 81739 MUENCHEN, DE |
|
8364 | No opposition during term of opposition | ||
R081 | Change of applicant/patentee |
Owner name: POLARIS INNOVATIONS LTD., IE Free format text: FORMER OWNER: QIMONDA AG, 81739 MUENCHEN, DE Owner name: INFINEON TECHNOLOGIES AG, DE Free format text: FORMER OWNER: QIMONDA AG, 81739 MUENCHEN, DE |
|
R081 | Change of applicant/patentee |
Owner name: POLARIS INNOVATIONS LTD., IE Free format text: FORMER OWNER: INFINEON TECHNOLOGIES AG, 85579 NEUBIBERG, DE |
|
R119 | Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee |