DE102005005090B3 - Method for switching between parallel-circuited electronic modules, requires storage of configuration value in first programmable register - Google Patents

Method for switching between parallel-circuited electronic modules, requires storage of configuration value in first programmable register Download PDF

Info

Publication number
DE102005005090B3
DE102005005090B3 DE200510005090 DE102005005090A DE102005005090B3 DE 102005005090 B3 DE102005005090 B3 DE 102005005090B3 DE 200510005090 DE200510005090 DE 200510005090 DE 102005005090 A DE102005005090 A DE 102005005090A DE 102005005090 B3 DE102005005090 B3 DE 102005005090B3
Authority
DE
Germany
Prior art keywords
output
electronic component
electronic
switching
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE200510005090
Other languages
German (de)
Inventor
Ronalf Kramer
Bouwer Gebhard
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Germany Holding GmbH
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE200510005090 priority Critical patent/DE102005005090B3/en
Application granted granted Critical
Publication of DE102005005090B3 publication Critical patent/DE102005005090B3/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K19/00Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175Coupling arrangements; Interface arrangements
    • H03K19/017581Coupling arrangements; Interface arrangements programmable

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Electronic Switches (AREA)

Abstract

An electronic module has at least one driver circuit for driving an output signal of the electronic module, where the driver circuit can be switched between a high resistance output state at the signal output and a low resistance state at the signal output. A first programmable register stores a configuration value and a first logic circuit logically processes a configuration value stored in the register with an external switch-over control circuit. A second programmable register stores an initializing value and a second logic circuit logically processes the initializing value stored in the second register with the value outputted from the first logic circuit to generate the internal switch-over control signal. An independent claim is included for a method of switching between output signals.

Description

Die Erfindung betrifft ein Verfahren zum Umschalten zwischen ausgangsseitig parallel verschalteten elektronischen Bausteinen, die jeweils eine umschaltbare Treiberschaltung zum Treiben des Ausgangssignals aufweisen.The The invention relates to a method for switching between the output side parallel interconnected electronic components, each one switchable driver circuit for driving the output signal.

Die JP 2002-26 713 A beschreibt einen Eingabe-/Ausgabeschaltkreis mit Treiberschaltungen zum Treiben eines Ausgangssignals an einen Signalausgang. Das Ausgangsschaltregister steuert über einen Decoder die beiden Ausgangspufferschaltkreise.The JP 2002-26 713 A describes an input / output circuit with driver circuits for Driving an output signal to a signal output. The output switching register controls over one Decoder the two output buffer circuits.

Die DE 102 31 641 A1 beschreibt eine Halbleiterschaltung mit ansteuerbaren Treiberschaltungen, die in Abhängigkeit von dem Dateninhalt eines Steuerregisters angesteuert werden.The DE 102 31 641 A1 describes a semiconductor circuit with controllable driver circuits which are driven in dependence on the data content of a control register.

Die US 5,394,034 beschreibt einen elektronischen Baustein mit einer Treiberschaltung, die durch einen 1-aus-N-Decoder angesteuert wird.The US 5,394,034 describes an electronic device with a driver circuit driven by a 1-out-of-N decoder.

Die US 5,294,845 beschreibt einen Datenprozessor mit einem Ausgangsanschluss mit auswählbarer Ausgangsimpedanz. Dabei wird eine Speichereinrichtung durch einen 1-aus-N-Decoder implementiert.The US 5,294,845 describes a data processor having an output terminal with selectable output impedance. In this case, a memory device is implemented by a 1-out-of-N decoder.

Die EP 0 793 347 A1 beschreibt eine anwenderspezifische integrierte Schaltung mit auswählbaren Ausgangstreiberschaltungen, die ausgangsseitig parallel an ein Kabel angeschlossen sind, und durch einen Decoder angesteuert werden.The EP 0 793 347 A1 describes a custom integrated circuit having selectable output driver circuits connected in parallel to a cable on the output side and driven by a decoder.

1 zeigt eine Anordnung nach dem Stand der Technik, bei der mindestens zwei gleichartige elektronische Bausteine ausgangsseitig an ihrem jeweiligen Signalausgang (Out) parallel verschaltet sind und an eine gemeinsame Ausgangssignalleitung angeschlossen sind. Bei den elektronischen Bausteinen kann es sich um beliebige elektronische Bausteine handeln, insbesondere um integrierte Schaltungen. Die elektronischen Bausteine bzw. Bauelemente treiben wechselseitig das gemeinsame Ausgangssignal, wie in 1 dargestellt. Bei einem bestimmten Zeitpunkt ist immer nur ein elektronischer Baustein aktiv und treibt zu diesem Zeitpunkt ein Ausgangssignal auf die gemeinsame Ausgangssignalleitung Sig, während die Signalausgänge der übrigen Bausteine hochohmig sind. 1 shows a device according to the prior art, in which at least two similar electronic components output side are connected in parallel at their respective signal output (Out) and are connected to a common output signal line. The electronic components may be any electronic components, in particular integrated circuits. The electronic components or components mutually drive the common output signal, as in 1 shown. At a certain point in time, only one electronic component is active at a time and drives an output signal to the common output signal line Sig, while the signal outputs of the other components are high-impedance.

Die Signalausgänge der elektronischen Bausteine weisen neben dem elektrischen aktiven Zustand, bei dem der Ausgangswiderstand des Signalausgangs niederohmig ist, einen weiteren Zustand auf, bei dem der Ausgangswiderstand am Signalausgang des elektronischen Bausteins hochohmig ist. Dieser Zustand wird auch als Tristate-Zustand bezeichnet. Bei digitalen elektronischen Bausteinen weist der jeweilige Signalausgang zwei aktive Zustände auf, bei denen der Ausgangswiderstand am Signalausgang niederohmig ist, nämlich einen binär logisch hohen Zustand H und einen logisch niedrigen Zustand L. Der logisch hohe Zustand entspricht beispielsweise einer hohen Ausgangsspannung von +3,3 V, während der logisch niedrige Zustand einer Ausgangsspannung von beispielsweise 0 V entspricht.The signal outputs The electronic components have in addition to the electrical active State in which the output resistance of the signal output has a low resistance is another condition in which the output resistance at the signal output of the electronic component is high impedance. This Condition is also called tristate condition. In digital electronic components, the respective signal output has two active states on, in which the output resistance at the signal output has a low impedance is, namely a binary logical high state H and a logic low state L. The logical high state corresponds for example to a high output voltage of +3.3 V while the logic low state of an output voltage of, for example 0 V corresponds.

Die elektronischen Bausteine weisen ausgangsseitig zu jedem ihrer Signalausgänge eine Treiberschaltung auf, die zum Treiben des jeweiligen Ausgangssignals vorgesehen ist. Dabei wird in Abhängigkeit von einem internen Umschalt-Steuersignal (tri) der Ausgangssignaltreiber zwischen einem hochohmigen Ausgangswiderstand an dem Signalausgang und einem niederohmigen Ausgangswiderstand an dem Signalausgang in Abhängigkeit von dem internen Umschalt-Steuersignal umgeschaltet.The electronic modules have on the output side to each of their signal outputs one Driver circuit, which is used to drive the respective output signal is provided. It depends on an internal Switchover control signal (tri) of the output driver between a high-impedance Output resistance at the signal output and a low impedance Output resistance at the signal output in response to the internal switching control signal switched.

Bei der in 1 dargestellten Anordnung nach dem Stand der Technik kann es sich bei dem Ausgangssignal Sig um ein analoges oder um ein digitales Signal handeln. Beispielsweise kann das gemeinsame Ausgangssignal Sig ein Datensignal sein, auf das die Daten mehrerer elektronischer Bausteine wechselseitig gemultiplext werden (so genannte "Wired-Or"-Anordnung).At the in 1 According to the prior art arrangement, the output signal Sig may be an analog or a digital signal. For example, the common output signal Sig may be a data signal to which the data of a plurality of electronic components are mutually multiplexed (so-called "wired-or" arrangement).

In anderen Anwendungen kann es sich bei dem gemeinsamen Ausgangssignal um ein analoges Signal handeln, wobei die nicht aktiven, d.h. hochohmig geschalteten, elektronischen Bausteine redundant vorgesehen sind. Wird im laufenden Betrieb erkannt, dass der aktive Baustein aus irgendeinem Grunde ausgefallen ist, wird einer der bis dahin nicht aktiven, hochohmig geschalteten Bausteine aktiv geschaltet, d.h. die entsprechende Treiberschaltung wird mittels eines internen Umschalt-Steuersignals in einen niederohmigen Zustand umgeschaltet. Typische Anwendungen für derartige Anwendungen sind so genannte Hochverfügbarkeitssysteme, bei denen stets sichergestellt sein muss, dass kein Ausfall des Ausgangssignals während des laufenden Betriebs erfolgt.In Other applications may be at the common output signal to be an analog signal, the non-active, i. high resistance switched, electronic components are provided redundant. Is detected during operation that the active device is off any reason fails, one of the hitherto inactive, high impedance switched components are switched active, i. the corresponding Driver circuit is by means of an internal switching control signal in a switched low-impedance state. Typical applications for such Applications are so-called high availability systems, where always it must be ensured that no failure of the output signal while ongoing operation.

Das Umschalten zwischen den elektronischen Bausteinen erfolgt nach dem Stand der Technik in herkömmlicher Weise, wie in den 2, 3 dargestellt ist.The switching between the electronic components is carried out according to the prior art in a conventional manner, as in 2 . 3 is shown.

Bei der in 2 dargestellten Anordnung nach dem Stand der Technik erfolgt die Umschaltung zwischen dem elektronischen Baustein A und dem elektronischen Baustein B über eine Software-Schnittstelle, bei der ein gemeinsamer Controller bzw. eine gemeinsame Steuerschaltung über Programmierungsleitungen ein Steuerbit in einem jeweiligen Steuerregister des elektronischen Bausteins setzt. Bei der in 2 dargestellten Ausführungsform wird das Steuerbit des ersten Bausteins durch den Controller stets negiert zu dem Steuerbit des zweiten Bausteins programmiert. Erfolgt die Programmierung der beiden Bausteine durch den gemeinsamen Controller, so erfolgt die Programmierung stets zeitlich hintereinander bzw. sequenziell.At the in 2 illustrated arrangement according to the prior art, the switching between the electronic module A and the electronic module B via a software interface, in which a common controller or a common control circuit via programming lines sets a control bit in a respective control register of the electronic component. At the in 2 In the embodiment shown, the control bit of the first block is always negated by the controller and programmed to the control bit of the second block. If the two blocks are programmed by the common controller, the programming is always sequential or sequential.

Während des Zeitraums ausgehend von der Programmierung des ersten Bausteins bis hin zur Programmierung des zweiten Bausteins haben die beiden Steuerbits in den Registern daher den gleichen logischen Wert. Dies kann unter Umständen zur Folge haben, dass z.B. die beiden elektronischen Bausteine gleichzeitig aktiv geschaltet sind und daher das Ausgangssignal gleichzeitig treiben. Dies kann zu elektrischen Problemen bis hin zu der Zerstörung der elektronischen Bausteine führen.During the Period starting from the programming of the first block up to the programming of the second module, the two have Control bits in the registers therefore have the same logical value. This may possibly result in e.g. the two electronic components simultaneously are active and therefore the output signal simultaneously float. This can lead to electrical problems all the way to the destruction of the lead electronic components.

Eine alternative Anordnung zur Umschaltung zwischen elektronischen Bausteinen nach dem Stand der Technik ist in 3 dargestellt. Bei dieser Anordnung erfolgt die Steuerung des Umschaltvorgangs direkt mittels eines Steuersignals K. Bei der in 3 dargestellten Anordnung nach dem Stand der Technik ist auf der gemeinsamen Schaltungsplatine der Bausteine ein Inverter vorgesehen, der das Steuersignal invertiert in einen Steuereingang des ersten Bausteins abgibt. Auf diese Weise wird der erste elektronische Baustein direkt mit dem Steuersignal K und der zweite elektronische Baustein mit dem invertierten Steuersignal K angesteuert. Das Vorsehen eines externen Inverters außerhalb der Bausteine stellt einen relativ hohen schaltungstechnischen Zusatzaufwand dar, da der externe Inverter einen eigenständigen elektronischen Baustein bildet. Ferner führt das Vorsehen von Invertern außerhalb der Bausteine zu erhöhtem Platzbedarf auf der Platine und zu zusätzlichem Aufwand beim Routing der Signalleitungen innerhalb der gesamten elektronischen Schaltungsanordnung.An alternative arrangement for switching between electronic components according to the prior art is in 3 shown. In this arrangement, the control of the switching operation is carried out directly by means of a control signal K. In the in 3 illustrated arrangement according to the prior art, an inverter is provided on the common circuit board of the blocks, which outputs the control signal inverted in a control input of the first block. In this way, the first electronic component is controlled directly with the control signal K and the second electronic component with the inverted control signal K. The provision of an external inverter outside of the blocks represents a relatively high circuitry overhead, since the external inverter forms an independent electronic component. Furthermore, the provision of inverters outside of the modules leads to increased space requirements on the board and to additional effort in routing the signal lines within the entire electronic circuitry.

Es ist daher die Aufgabe der vorliegenden Erfindung, einen elektronischen Baustein zu schaffen, der ein sicheres Umschalten sowohl mit geringem schaltungstechnischen Aufwand als auch zeitunkritisch gewährleistet.It is therefore the object of the present invention, an electronic Building block that ensures safe switching with both low circuit-technical effort as well as non-time critical ensured.

Diese Aufgabe wird erfindungsgemäß durch einen elektronischen Baustein mit den im Patentanspruch 1 angegebenen Merkmalen gelöst.These The object is achieved by a electronic module with the specified in claim 1 Characteristics solved.

Bei einer bevorzugten Ausführungsform des erfindungsgemäßen elektronischen Bausteins ist dieser an seinen Signalausgang mit weiteren elektronischen Bausteinen parallel verschaltet.at a preferred embodiment the inventive electronic Block is this at its signal output with more electronic Blocks connected in parallel.

Bei einer bevorzugten Ausführungsform des erfindungsgemäßen elektronischen Bausteins ist die erste logische Verknüpfungsschaltung ein EXOR-Gatter.at a preferred embodiment the inventive electronic Block is the first logic gate an EXOR gate.

Bei einer bevorzugten Ausführungsform des erfindungsgemäßen elektronischen Bausteins ist die zweite logische Verknüpfungsschaltung ein OR-Gatter.at a preferred embodiment the inventive electronic Block is the second logic circuit an OR gate.

Bei einer bevorzugten Ausführungsform des erfindungsgemäßen elektronischen Bausteins sind die beiden programmierbaren Register über eine Software-Schnittstelle des elektronischen Bausteins programmierbar.at a preferred embodiment the inventive electronic Blocks are the two programmable registers via a software interface of the electronic component programmable.

Bei einer bevorzugten Ausführungsform des elektronischen Bausteins gemäß der Erfindung ist der elektronische Baustein eine integrierte Schaltung.at a preferred embodiment the electronic component according to the invention the electronic component is an integrated circuit.

Bei einer bevorzugten Ausführungsform des elektronischen Bausteins gemäß der Erfindung ist der elektronische Baustein ein Transceiver.at a preferred embodiment the electronic component according to the invention the electronic component is a transceiver.

Die Erfindung schafft ferner ein Verfahren zum Umschalten zwischen Ausgangssignalen von ausgangsseitig jeweils an einem Signalausgang parallel verschalteten erfindungsgemäßen elektronischen Bausteinen, die jeweils eine umschaltbare Treiberschaltung zum Treiben des Ausgangssignals aufweisen, mit den folgenden Schritten:

  • (a) Initialisieren aller Treiberschaltungen der ausgangsseitig parallel verschalteten Bausteine auf einen hochohmigen Zustand;
  • (b) Konfigurieren der initialisierten Bausteine jeweils als aktive oder passive Bausteine über eine Software-Schnittstelle;
  • (c) Sensibilisieren bzw. Aktivierung der konfigurierten Bausteine über die Software-Schnittstelle; und
  • (d) Umschalten zwischen den sensibilisierten Bausteinen in Abhängigkeit von einem an die elektronischen Bausteine angelegten externen Umschalt-Steuersignal.
The invention further provides a method for switching between output signals of the electronic components according to the invention connected in parallel at the output of a respective signal output, each having a switchable driver circuit for driving the output signal, comprising the following steps:
  • (a) initializing all driver circuits of the output side connected in parallel blocks to a high-impedance state;
  • (b) configuring the initialized devices as active or passive devices via a software interface;
  • (c) sensitizing or activating the configured modules via the software interface; and
  • (d) switching between the sensitized devices in response to an external switching control signal applied to the electronic devices.

Im Weiteren werden bevorzugte Ausführungsformen des erfindungsgemäßen elektronischen Bausteins und des erfindungsgemäßen Verfahrens zum Umschalten zwischen derartigen elektronischen Bausteinen unter Bezugnahme auf die beigefügten Figuren zur Erläuterung erfindungswesentlicher Merkmale beschrieben.in the Other preferred embodiments of the electronic component according to the invention and the method according to the invention for Switching between such electronic components with reference on the attached figures In order to explain features essential to the invention described.

Es zeigen:It demonstrate:

1 eine allgemeine Anordnung nach dem Stand der Technik; 1 a general arrangement according to the prior art;

2 eine Anordnung nach dem Stand der Technik zum Umschalten zwischen zwei elektronischen Bausteinen; 2 a prior art arrangement for switching between two electronic components;

3 eine alternative Ausführungsform nach dem Stand der Technik zum Umschalten zwischen zwei Bausteinen; 3 an alternative embodiment of the prior art for switching between two blocks;

4 eine erfindungsgemäße Anordnung zum Umschalten zwischen elektronischen Bausteinen; 4 an inventive arrangement for switching between electronic components;

5 eine bevorzugte Ausführungsform der erfindungsgemäßen Anordnung zum Umschalten zwischen elektronischen Bausteinen; 5 a preferred embodiment of the inventive arrangement for switching between electronic components;

6 eine bevorzugte Ausführungsform der in 5 innerhalb der Bausteine vorgesehenen Logikschaltung; 6 a preferred embodiment of in 5 logic circuitry provided within the devices;

7 ein Ablaufdiagramm zur Erläuterung des erfindungsgemäßen Verfahrens zum Umschalten zwischen parallel verschalteten elektronischen Bausteinen; 7 a flowchart for explaining the method according to the invention for switching between parallel-connected electronic components;

8 eine Tabelle zur Erläuterung des erfindungsgemäßen Umschaltverfahrens; 8th a table for explaining the switching method according to the invention;

9 eine bevorzugte Ausführungsform der erfindungsgemäßen Anordnung mit umschaltbaren Bausteinen; 9 a preferred embodiment of the inventive arrangement with switchable blocks;

10 eine bevorzugte Ausführungsform der erfindungsgemäßen Anordnung zum Umschalten zwischen Transceiver-Bausteinen. 10 a preferred embodiment of the inventive arrangement for switching between transceiver modules.

4 zeigt eine erfindungsgemäße Anordnung zum Umschalten zwischen einem ersten elektronischen Baustein 1 und einem zweiten elektronischen Baustein 2. Die beiden elektronischen Bausteine 1, 2 weisen jeweils einen Signalausgangs Out-1, Out-2 auf, die an eine gemeinsame Ausgangssignalleitung 3 angeschlossen sind. Die elektronischen Bausteine 1, 2 weisen jeweils eine Treiberschaltung D-1, D-2 auf, die zum Treiben des Ausgangssignals vorgesehen sind. Die Treiberschaltung ist in Abhängigkeit von einem internen Umschalt-Steuersignal (tri) zwischen einem aktiven niederohmigen Zustand und einem passiven hochohmigen Zustand umschaltbar. In einem passiven hochohmigen Zustand weist der Signalausgang Out einen hohen Ausgangswiderstandswert auf. Die jeweilige Treiberschaltung D-i treibt jeweils ein von einer Datenverarbeitungseinheit bzw. Signalverarbeitungseinheit erzeugtes internes Ausgangssignal. Die elektronischen Bausteine enthalten ferner ein programmierbares Register A-i zum Speichern eines Konfigurationswertes RAi. Die Anzahl der in dem Konfigurationsregister speicherbaren Registerbits hängt von der Anzahl der ausgangsseitig parallel verschalteten elektronischen Bausteine ab. Ferner enthält jeder Baustein 1 eine erste logische Verknüpfungsschaltung VA-i, die den in dem Konfigurationsregister A-i gespeicherten Konfigurationswert RAi zur Erzeugung des jeweiligen internen Umschalt-Steuersignals tri-i logisch mit einem externen Umschalt-Steuersignal K verknüpft. Hierzu ist die erste logische Verknüpfungsschaltung VA-i über einen Eingangssignalanschluss IN-i an eine gemeinsame Steuerleitung 4 zum Anlegen des externen Umschalt-Steuersignals K angeschlossen. Die beiden programmierbaren Register A-1, A-2 der Bausteine 1-1, 1-2 sind jeweils über eine Software-Schnittstelle SW-i an eine gemeinsame Programmierleitung 5 und eine Reset-Leitung 6 angeschlossen. 4 shows an inventive arrangement for switching between a first electronic component 1 and a second electronic component 2 , The two electronic components 1 . 2 each have a signal output Out-1, Out-2, which are connected to a common output signal line 3 are connected. The electronic components 1 . 2 each have a driver circuit D-1, D-2, which are provided for driving the output signal. The driver circuit is switchable in response to an internal switching control signal (tri) between an active low-impedance state and a passive high-impedance state. In a passive, high-impedance state, the signal output Out has a high output resistance value. The respective driver circuit Di in each case drives an internal output signal generated by a data processing unit or signal processing unit. The electronic components further include a programmable register Ai for storing a configuration value RA i . The number of register bits which can be stored in the configuration register depends on the number of electronic components connected in parallel on the output side. Furthermore, each module contains 1 a first logic operation circuit VA-i which logically associates the configuration value RA i stored in the configuration register Ai with an external switchover control signal K to generate the respective internal switchover control signal tri-i. For this purpose, the first logic operation circuit VA-i via an input signal terminal IN-i to a common control line 4 connected to the application of the external switching control signal K. The two programmable registers A-1, A-2 of the blocks 1-1, 1-2 are each via a software interface SW-i to a common programming line 5 and a reset line 6 connected.

Bei der ersten logischen Verknüpfungsschaltung VA-1 handelt es sich vorzugsweise um ein EXOR-Gatter (logische Antivalenz). Dabei wird das Steuersignal K durch die erste logische Verknüpfungsschaltung VA-i des jeweiligen elektronischen Bausteins mit dem in dem zugehörigen Konfigurationsregister A-i gesetzten logischen Wert zum Erzeugen des internen Umschalt-Steuersignals tri-i logisch verknüpft. Die logische Verknüpfung VA-i erfolgt erfindungsgemäß gleichartig in jedem der elektronischen Bausteine 1-i entweder durch eine logische Äquivalenz oder logische Antivalenz des gespeicherten Steuerbits mit dem externen Kontrollsignal K.at the first logical combination circuit VA-1 is preferably an EXOR gate (logical antivalence). In this case, the control signal K by the first logic operation circuit VA-i of the respective electronic module with that in the associated configuration register A-i set logical value for generating the internal switching control signal tri-i logically linked. The logical link VA-i is carried out in a similar manner according to the invention in each of the electronic components 1-i either by a logical equivalence or logical antivalence of the stored control bit with the external one Control signal K.

Wird das Konfigurationsbit RA-1 des ersten elektronischen Bausteins 1-1 negiert zu dem Steuerbit RA-2 des zweiten elektronischen Bausteins 1-2 programmiert, wird mit dem gemeinsamen Kontrollsignal K ohne Notwendigkeit eines externen Inverters der eine elektronische Baustein aktiv und der jeweils andere elektronische Baustein inaktiv bzw. hochohmig geschaltet. Die Verknüpfung des externen Kontrollsignals K entweder durch eine logische Äquivalenz oder logische Antivalenz sorgt dafür, dass das interne Umschalsteuersignal tri stets in einem der beiden elektronischen Bausteine auf logisch 1 liegt, d.h. der entsprechende Signalausgang ist hochohmig geschaltet. Dadurch wird eine mögliche Zerstörung des elektronischen Bausteins für den Fall, dass beide Bausteine gleichzeitig ausgangsseitig niederohmig geschaltet sind, verhindert.Becomes the configuration bit RA-1 of the first electronic module 1-1 negates to the control bit RA-2 of the second electronic component 1-2 is programmed, with the common control signal K without Necessity of an external inverter of an electronic component active and the other electronic module inactive or switched high impedance. The link the external control signal K either by a logical equivalence or logical antivalence ensures that the internal switching control signal always logically in one of the two electronic components 1, i.e. the corresponding signal output is switched to high impedance. This will be a possible destruction of the electronic component for the case that both blocks simultaneously low-impedance on the output side are switched prevented.

Die Programmierung der Konfigurationsbits, welche in dem ersten programmierbaren Register A-i des Bausteins 1-i gespeichert werden, erfolgt einmalig bei der Inbetriebnahme der Schaltungsplatine in einem Initialisierungsschritt. Die Umschaltung zwischen den elektronischen Bausteinen in Abhängigkeit von dem externen Steuersignal K erfolgt anschließend in einem normalen Betriebsmodus der Schaltungsplatine.The Programming the configuration bits, which in the first programmable Register A-i of the block 1-i are stored, takes place once during commissioning of the circuit board in an initialization step. The switching between the electronic components depending on from the external control signal K then takes place in a normal operating mode the circuit board.

Die Umschaltung zwischen den beiden elektronischen Bausteinen 1-1, 1-2, wie sie in 4 dargestellt sind, erfolgt zudem zeitunkritisch, da die Umschaltung in beiden Bausteinen zeitgleich erfolgt. Es ist daher bei der erfindungsgemäßen Anordnung möglich, dynamische Umschaltungen durchzuführen, d.h. es ist beispielsweise "Echtzeit-Multiplexing" des gemeinsamen Ausgangssignals SIG möglich. Wenn das gemeinsame Ausgangssignal "Sig" ein Ausgangssignal eines gemeinsamen Busses bildet, der von den elektronischen Bausteinen getrieben wird, ist der Bus Multimaster-fähig, d.h. er kann beispielsweise ohne Performance-Verlust zwischen den beiden Mastern bzw. elektronischen Bausteinen umschalten.Switching between the two electronic components 1-1, 1-2, as shown in 4 are also time-critical, since the switching takes place simultaneously in both blocks. It is therefore possible in the inventive arrangement to perform dynamic switching, ie, for example, "real-time multiplexing" of the common output signal SIG possible. When the common output signal "Sig" forms an output signal of a common bus driven by the electronic components, the bus is multi-master capable, ie, it can switch between the two masters or electronic components without loss of performance.

5 zeigt eine bevorzugte Ausführungsform des erfindungsgemäßen elektronischen Bausteins, bei der neben dem ersten programmierbaren Konfigurationsregister RA-i ein zweites programmierbares Register RB-i zum Speichern eines Initialisierungswertes RBi vorgesehen ist. Ferner weist der elektronische Baustein 1-i gemäß der Erfindung bei der in 5 dargestellten bevorzugten Ausführungsform eine zweite logische Verknüpfungsschaltung VB-i neben der ersten logischen Verknüpfungsschaltung V-i auf. Bei der zweiten logischen Verknüpfungsschaltung VB-i des erfindungsgemäßen elektronischen Bausteins 1-i handelt es sich vorzugsweise jeweils um ein ODER-Gatter, welches den in dem zweiten programmierbaren Register RB-i zwischengespeicherten Initialisierungswert RB-i mit dem Ausgangssignalwert der ersten logischen Verknüpfungsschaltung V-i zur Erzeugung des internen Umschalt-Steuersignals tri-i logisch verknüpft. 5 shows a preferred embodiment of the electronic module according to the invention, in which in addition to the first programmable configuration register RA-i, a second programmable register RB-i is provided for storing an initialization value RB i . Furthermore, the electronic module 1-i according to the invention in the in 5 illustrated preferred embodiment, a second logical combination circuit VB-i in addition to the first logic operation circuit Vi. The second logic operation circuit VB-i of the electronic module 1-i according to the invention is preferably an OR gate which supplies the initialization value RB-i temporarily stored in the second programmable register RB-i with the output signal value of the first logic operation circuit Vi Generation of the internal switching control signal tri-i logically linked.

6 zeigt eine bevorzugte Ausführungsform der in dem elektronischen Baustein 1-i jeweils vorgesehenen Logikschaltung L-i mit einem EXOR-Gatter als erste logische Verknüpfungsschaltung VA-i und mit einem ODER-Gatter als zweite logische Verknüpfungsschaltung VB-i. 6 shows a preferred embodiment of each provided in the electronic module 1-i logic circuit Li with an EXOR gate as the first logic operation circuit VA-i and with an OR gate as the second logic operation circuit VB-i.

7 zeigt ein Ablaufdiagramm zur Erläuterung des Umschaltvorgangs zwischen zwei elektronischen Bausteinen 1-1, 1-2 bei der in 5 dargestellten bevorzugten Ausführungsform der erfindungsgemäßen Anordnung. 7 shows a flowchart for explaining the switching operation between two electronic modules 1-1, 1-2 at the in 5 illustrated preferred embodiment of the inventive arrangement.

Nach einem Startschritt SO werden die beiden Bausteine 1-1, 1-2 zunächst in einen hochohmigen Zustand initialisiert, d.h. die beiden internen Umschalt-Steuersignale tri-1, tri-2 sind jeweils logisch hoch. Dies wird erreicht, indem man den Initialisierungswert RB-i, der in dem zweiten programmierbaren Register RB-i zwischengespeichert ist, für alle Bausteine logisch hoch setzt, nachdem die Bausteine 1-i über die Reset-Leitung 6 einen Reset-Befehl erhalten haben. Aufgrund der ODER-Schaltung VB-i ist dann das interne Umschalt-Steuersignal tri-i bei allen Bausteinen logisch hoch. Der Wert, der in dem ersten programmierbaren Register RA-i der Bausteine zwischengespeichert ist, spielt zu diesem Zeitpunkt keine Rolle.After a start step SO, the two modules 1-1, 1-2 are first initialized to a high-impedance state, ie, the two internal switching control signals tri-1, tri-2 are each logically high. This is accomplished by setting the initialization value RB-i latched in the second programmable register RB-i to logic high for all devices after the devices 1-i have passed the reset line 6 received a reset command. Owing to the OR circuit VB-i, the internal switching control signal tri-i is then logically high for all the blocks. The value buffered in the first programmable register RA-i of the blocks does not matter at this time.

Nach der Initialisierung im Schritt S1 werden die beiden elektronischen Bausteine 1-1, 1-2 über die jeweilige Software-Schnittstelle SW-i beispielsweise durch einen gemeinsamen Controller mittels der Programmierungsleitungen 5 konfiguriert, d.h. es wird konfiguriert, ob der jeweilige elektronische Baustein aktiv oder passiv geschaltet ist. Beispielsweise wird der erste elektronische Baustein 1-1 für den Normalbetrieb aktiv geschaltet, indem das Steuerbit in dem programmierbaren Konfigurationsregister RA-i logisch hoch gesetzt wird. Bei dem in 7 dargestellten Beispiel wird beispielsweise der erste elektronische Baustein 1-1 aktiv konfiguriert, und der zweite elektronische Baustein 1-2 wird passiv konfiguriert, indem man einen Konfigurationswert in dem Register RA-1 auf 0 setzt und den Konfigurationswert in dem Register RA-2 auf 1 setzt. Während des Konfigurationsschrittes S2 bleiben die Initialisierungswerte, die in dem programmierbaren zweiten Register RB-i gespeichert sind, weiterhin logisch hoch, so dass die beiden Bausteine während der Konfiguration weiterhin einen hochohmigen Ausgangswiderstand aufweisen.After the initialization in step S1, the two electronic components 1-1, 1-2 via the respective software interface SW-i, for example, by a common controller by means of the programming lines 5 configured, ie it is configured whether the respective electronic component is active or passive. For example, the first electronic module 1-1 is activated for normal operation by setting the control bit in the programmable configuration register RA-i to a logical high. At the in 7 For example, the first electronic device 1-1 is actively configured, and the second electronic device 1-2 is passively configured by setting a configuration value in the RA-1 register to 0 and setting the configuration value in the RA-2 register to 1 puts. During the configuration step S2, the initialization values stored in the programmable second register RB-i continue to be logically high, so that the two components continue to have a high-resistance output resistance during the configuration.

Nachdem die Konfiguration der elektronischen Bausteine 1-1, 1-2 im Schritt S2 abgeschlossen ist, erfolgt im Schritt S3 eine Sensibilisierung der konfigurierten Bausteine 1-1, 1-2 über die jeweilige Software-Schnittstelle SW-1, SW-2 für eine nachfolgende Hardware-Umschaltung. Hierzu wird im Schritt S3 der in dem Register RB-i zwischengespeicherte Initialisierungswert auf 0 zurückgesetzt. Das Zurücksetzen des Initialisierungswertes auf 0 erfolgt in allen elektronischen Bausteinen über die jeweilige Software-Schnittstelle.After this the configuration of electronic components 1-1, 1-2 in step S2 is completed, in step S3 sensitization takes place the configured blocks 1-1, 1-2 via the respective software interface SW-1, SW-2 for a subsequent hardware switch. For this purpose, in step S3 the initialization value buffered in register RB-i reset to 0. The reset the initialization value to 0 is done in all electronic Blocks over the respective software interface.

Nach der Sensibilisierung im Schritt S3 arbeiten die sensibilisierten elektronischen Bausteine 1-1, 1-2 entsprechend der im Schritt S2 eingestellten Konfiguration. Sie sind dann bereit für eine nachfolgende Hardware-Umschaltung mittels des Steuersignals K. Erkennt das System beispielsweise, dass im Schritt S2 der aktiv geschaltete elektronischen Baustein 1-1 ausgefallen ist, erzeugt eine Steuerschaltung das externe Umschalt-Steuersignal K und legt es an beide elektronische Bausteine 1-1, 1-2 an. Im Schritt S-4 erfolgt dann eine Umschaltung von dem elektronischen Baustein 1-1 auf den elektronischen Baustein 1-2.To the sensitization in step S3 work the sensitized electronic blocks 1-1, 1-2 according to the step S2 set configuration. You are then ready for a subsequent one Hardware switch by means of the control signal K. For example, if the system recognizes in step S2, the actively switched electronic component 1-1 failed, a control circuit generates the external switching control signal K and applies it to both electronic modules 1-1, 1-2. In step S-4 is then a switch from the electronic module 1-1 on the electronic module 1-2.

8 zeigt eine Tabelle eines Beispiels für die erfindungsgemäße elektronische Umschaltanordnung mit zwei Bausteinen 1-1, 1-2 zur Erläuterung des in dem Ablaufdiagramm 7 dargestellten Umschaltvorgangs. Nach dem Initialisierungsschritt S1 sind beide elektronische Bausteine 1-1, 1-2 hochohmig geschaltet. 8th Fig. 14 shows a table of an example of the two-component electronic switching device 1-1, 1-2 of the present invention for explaining the flowchart 7 shown switching. After the initialization step S1 Both electronic modules 1-1, 1-2 are switched to high impedance.

Im Konfigurationsschritt S2 wird der Baustein 1-1 aktiv konfiguriert, und der Baustein 1-2 wird passiv konfiguriert. Beispielsweise dient der Baustein 1-2 als ein Standby-Baustein, der die Funktionen des Bausteins 1-1 übernimmt, wenn dieser ausfällt.in the Configuration step S2, the block 1-1 is actively configured, and block 1-2 is configured as passive. For example, serves the building block 1-2 as a standby building block, which takes over the functions of the block 1-1 if it fails.

Durch Rücksetzen des Initialisierungswertes RB-i in beiden Bausteinen 1-1, 1-2 über die Software-Schnittstelle arbeiten die Bausteine entsprechend ihrer Konfiguration und sind dann beide für eine anschließende Umschaltung im Schritt S3 sensibilisiert.By reset of the initialization value RB-i in both blocks 1-1, 1-2 via the Software interface work the building blocks according to their Configuration and are then both for a subsequent switchover Sensitized in step S3.

Die Umschaltung erfolgt in Abhängigkeit von dem externen Steuersignal K. Wird nach der Sensibilisierung im Schritt S4 das Steuersignal K von logisch 0 auf logisch 1 umgeschaltet, wird der Baustein 1-1 in den hochohmigen Zustand geschaltet (tri-1 = 1), und der Baustein 1-2 weist an seinem Signalausgang einen niedrigen Ausgangswiderstand auf (tri-2 = 0). Nach der Umschaltung im Schritt S4 ist somit der Baustein 1-2 aktiv, während der Baustein 1-1 inaktiv ist. Anschließend zeigt die Tabelle in 8 eine weitere Umschaltung, bei der das externe Steuersignal K wieder auf 0 zurückgeschaltet wird. Nach dieser zweiten Umschaltung ist wiederum der Baustein 1-1 aktiv, und der Baustein 1-2 ist in den passiven hochohmigen Zustand zurückgeschaltet (tri-2 = 1). Auf diese Weise ist neben dem Standby-Betrieb auch ein alternierendes Umschalten zwischen den Bausteinen 1-1, 1-2 in Abhängigkeit von dem Steuersignal möglich.The switching takes place in dependence on the external control signal K. If, after the sensitization in step S4, the control signal K is switched from logic 0 to logic 1, the module 1-1 is switched to the high-resistance state (tri-1 = 1), and the Module 1-2 has a low output resistance at its signal output (tri-2 = 0). After the switchover in step S4, thus, the block 1-2 is active, while the block 1-1 is inactive. Subsequently, the table shows in 8th a further switching, in which the external control signal K is switched back to 0. After this second changeover, block 1-1 is again active, and block 1-2 is switched back to the passive, high-resistance state (tri-2 = 1). In this way, in addition to the standby operation and an alternating switching between the blocks 1-1, 1-2 in response to the control signal possible.

9 zeigt die erfindungsgemäße Anordnung, bei der m elektronische Bausteine 1-1 bis 1-m ausgangsseitig parallel verschaltet sind. Die Anzahl m der parallel verschalteten Bausteine bildet dabei eine Zweierpotenz. In jedem der elektronischen Bausteine 1-i sind jeweils gleichartig n Steuerleitungen K1-Kn angeschlossen. Die in den Registern zwischengespeicherten Steuerbits werden jeweils mit einer Verknüpfungsschaltung VA1-1 bis VA1-n verknüpft. Bei den ersten logischen Verknüpfungsschaltungen VA-1 bis VA1-n innerhalb der Logikschaltung L1 des elektronischen Bausteins 1-1 handelt sich entweder um eine Antivalenzverknüpfung oder eine Äquivalenzverknüpfung. 9 shows the arrangement according to the invention, in which m electronic modules 1-1 to 1-m output side are connected in parallel. The number m of the blocks connected in parallel forms a power of two. In each of the electronic components 1-i, n control lines K1-Kn are connected in each case in the same way. The control bits latched in the registers are each linked to a logic circuit VA1-1 to VA1-n. The first logic gates VA-1 through VA1-n within the logic circuit L1 of the electronic chip 1-1 are either an antivalence link or an equivalence link.

Die Logikschaltung L-i des jeweiligen elektronischen Bausteins 1-1 weist bei der in 9 dargestellten Ausführungsform ein zusätzliches logisches UND-Gatter VC-i auf, welches die logischen Ausgangswerte der ersten logischen Verknüpfungsschaltungen VA1-1 bis VA1-n logisch UND-verknüpft. Der logische Ausgangswert des UND-Gatters wird durch die zweite logische Verknüpfungsschaltung VB-i des jeweiligen elektronischen Bausteins 1-i mit dem in dem zweiten programmierbaren Register zwischengespeicherten Initialisierungswert RB-i zur Erzeugung des internen Umschalt-Steuersignals tri logisch ODER-verknüpft. Jeder der m elektronischen Bausteine 1-i, dessen Signalausgang Out-i an die gemeinsame Ausgangssignalleitung 3 angeschlossen ist, wird über n Steuerleitungen 4-i zum Umschalten angesteuert. Dabei erhält jeder der m elektronischen Bausteine 1-i zuvor eine individuelle Programmierung seiner Register. Einer der elektronischen Bausteine ist im normalen Betrieb aktiv und treibt die Signalleitung 3.The logic circuit Li of the respective electronic module 1-1 has in the in 9 In the illustrated embodiment, an additional logical AND gate VC-i logically ANDs the logic outputs of the first logic gates VA1-1 through VA1-n. The logical output of the AND gate is logically ORed by the second logic combiner VB-i of the respective electronic device 1-i with the initialization value RB-i latched in the second programmable register to produce the internal switching control signal tri. Each of the m electronic components 1-i, whose signal output Out-i to the common output signal line 3 is connected, is controlled via n control lines 4-i to switch. In this case, each of the m electronic modules 1-i previously receives an individual programming of its registers. One of the electronic components is active during normal operation and drives the signal line 3 ,

10 zeigt eine konkrete Ausführungsform der erfindungsgemäßen Schaltungsanordnung zum Umschalten zwischen elektronischen Bausteinen 1-1, 1-2, wobei die elektronischen Bausteine 1-1, 1-2 jeweils durch einen Transceiver gebildet werden. Bei den beiden Transceivern handelt es sich konkret um einen OctalFALC-Transceiver, die parallel an eine einzige E1/T1-Verbindung geschaltet sind. Die E1/T1-Verbindung besteht dabei jeweils aus einer zweiadrigen Telefonleitung für die Senderichtung (transmit line) und für die Empfangsrichtung (receive line). In den Transceiver-Bausteinen 1-1, 1-2 wird in Senderichtung ein digitaler Datenstrom in eine Symbolfolge umgesetzt und gesendet. Gleichzeitig wird eine empfangene Symbolfolge in einen digitalen Datenstrom umgesetzt, der in einer gemeinsamen Ausgangssignalleitung RDO zur Verfügung steht. 10 shows a concrete embodiment of the circuit arrangement according to the invention for switching between electronic components 1-1, 1-2, wherein the electronic components 1-1, 1-2 are each formed by a transceiver. Specifically, the two transceivers are an OctalFALC transceiver connected in parallel to a single E1 / T1 link. The E1 / T1 connection consists in each case of a two-wire telephone line for the transmit direction (transmit line) and for the receive direction (receive line). In the transceiver modules 1-1, 1-2, a digital data stream is converted into a symbol sequence in the transmission direction and transmitted. At the same time, a received symbol sequence is converted into a digital data stream, which is available in a common output signal line RDO.

Die Transmitter der beiden Transceiver-Bausteine 1-1, 1-2 sind an dieselbe Signalleitung angeschlossen, wobei Transformatoren zur Leitungsanpassung vorgesehen sind. Die Ausgänge der Receiver der beiden Transceiver-Bausteine 1-1, 1-2 sind an eine gemeinsame Ausgangsdatensignalleitung RDO angeschlossen.The Transmitter of the two transceiver modules 1-1, 1-2 are at the same Signal line connected, with transformers for line adaptation are provided. The exits the receiver of the two transceiver modules 1-1, 1-2 are connected to one common output data signal line RDO connected.

Nur jeweils einer der beiden Transceiver-Bausteine darf zu einem gegebenen Zeitpunkt aktiv sein und treibt dann seine analogen Transmitter-Ausgänge XL1, XL2 und seinen digitalen Receiver-Output RDO. Bei dem jeweils anderen Transceiver-Baustein sind die Transmitter-Ausgänge XL1, XL2 sowie der Receiver-Output RDO zu diesem Zeitpunkt hochohmig geschaltet.Just one of the two transceiver modules may be added to a given one Time to be active and then drives its analog transmitter outputs XL1, XL2 and its digital receiver output RDO. With each other Transceiver module are the transmitter outputs XL1, XL2 and the receiver output RDO at this time high impedance connected.

Die Umschaltung zwischen den beiden Transceiver-Bausteinen 1-1, 1-2, wie sie in 10 dargestellt sind, erfolgt erfindungsgemäß entsprechend dem Umschaltvorgang, der als Ablaufdiagramm in 7 dargestellt ist.Switching between the two transceiver modules 1-1, 1-2, as described in 10 are shown, according to the invention according to the switching operation, as a flowchart in 7 is shown.

Die Umschaltung zwischen den beiden Transceivern geschieht gemäß des erfindungsgemäßen Verfahrens ohne Verlust eines einzigen Datenbits an dem RDO-Signalausgang bzw. eines einzigen Datensymbols an dem Transmitter-Ausgang, da sowohl in Receive- als in Transmit-Richtung in den erfindungsgemäßen Transceivern interne Datenpuffer vorhanden sind, um die Daten zwischenzuspeichern. Beide Transceiver-Bausteine werden zueinander synchron und dynamisch in Abhängigkeit von dem externen Steuersignal K umgeschaltet, wenn in dem gerade aktiven Transceiver-Baustein ein schaltungstechnisches Problem auftritt.The switching between the two transceivers is done according to the inventive method without loss of a single data bit at the RDO signal output or a single data symbol at the transmitter output, since in both the receive and in the transmit direction in the transceivers according to the invention internal data buffer are present to cache the data. Both transceiver modules are synchronized with each other and dynamically switched in response to the external control signal K, when in the currently active transceiver module, a circuit-technical problem occurs.

Mittels des erfindungsgemäßen Umschaltverfahrens werden elektronische Bausteine, die eine gemeinsame Ausgangsleitung treiben, durch Kombination mit einer Registerprogrammierung, d.h. Software-Steuerung, und durch Anlegen eines Kontrollsignals sicher umgeschaltet, ohne dass Timing-Probleme auftreten. Dies gelingt mit sehr geringem schaltungstechnischen Aufwand innerhalb der elektronischen Bauteile.through the switching method according to the invention Be electronic components that have a common output line by combining with register programming, i. Software control, and by applying a control signal safely switched without any timing issues occur. This succeeds with very little circuitry Effort within the electronic components.

Claims (8)

Elektronischer Baustein (1-i) mit: a) mindestens einer Treiberschaltung (D-i) zum Treiben eines Ausgangssignales (SIG) an einem Signalausgang (OUT-i) des elektronischen Bausteins (1-i), wobei die Treiberschaltung (D-i) zwischen einem hochohmigen Ausgangswiderstand an dem Signalausgang (OUT-i) und einem niederohmigen Ausgangswiderstand an dem Signalausgang (OUT-i) in Abhängigkeit von einem internen Umschalt-Steuersignal (tri-i) umschaltbar ist; b) einem ersten programmierbaren Register (RA-i) zum Speichern eines Konfigurationswertes (RAi); c) einer ersten logischen Verknüpfungsschaltung (VA-i), die den in dem ersten Register (RA-i) gespeicherten Konfigurationswert (RAi) logisch mit einem externen Umschalt-Steuersignal (K) verknüpft; d) einem zweiten programmierbaren Register (RB-i) zum Speichern eines Initialisierungswertes (RBi); e) und mit einer zweiten logischen Verknüpfungsschaltung (VB-i), die den in dem zweiten Register (RB-i) gespeicherten Initialisierungswert (RBi) mit dem von der ersten logischen Verknüpfungsschaltung (VA-i) abgegebenen Wert zur Erzeugung des internen Umschalt-Steuersignals (tri-i) logisch verknüpft.Electronic module (1-i) comprising: a) at least one driver circuit (Di) for driving an output signal (SIG) at a signal output (OUT-i) of the electronic component (1-i), the driver circuit (Di) being connected between a high-impedance Output resistance at the signal output (OUT-i) and a low-resistance output resistance at the signal output (OUT-i) in response to an internal switching control signal (tri-i) is switchable; b) a first programmable register (RA-i) for storing a configuration value (RA i ); c) a first logic operation circuit (VA-i) logically associating the configuration value (RA i ) stored in the first register (RA-i) with an external switchover control signal (K); d) a second programmable register (RB-i) for storing an initialization value (RB i ); e) and a second logical combination circuit (VB-i), the initialization value (RB i) stored in the second register (RB- i ) with the value output by the first logic operation circuit (VA-i) to generate the internal switching Control signal (tri-i) logically linked. Elektronischer Baustein nach Anspruch 1, dadurch gekennzeichnet, dass der elektronische Baustein (1-i) an dem Signalausgang (OUT-i) mit weiteren elektronischen Bausteinen parallel verschaltet ist.Electronic component according to Claim 1, characterized the electronic component (1-i) is connected to the signal output (OUT-i) is connected in parallel with other electronic components. Elektronischer Baustein nach Anspruch 1, dadurch gekennzeichnet, dass die erste logische Verknüpfungsschaltung (VA-i) ein EX-OR-Gatter ist.Electronic component according to Claim 1, characterized that the first logical combination circuit (VA-i) an EX-OR gate is. Elektronischer Baustein nach Anspruch 1, dadurch gekennzeichnet, dass die zweite logische Verknüpfungsschaltung (VB-i) ein ODER-Gatter ist.Electronic component according to Claim 1, characterized that the second logic gate (VB-i) is an OR gate. Elektronischer Baustein nach Anspruch 1, dadurch gekennzeichnet, dass die beiden programmierbaren Register (RA-i, RB-i) über eine Software-Schnittstelle (SW-i) des elektronischen Bausteins (1-i) programmierbar sind.Electronic component according to Claim 1, characterized that the two programmable registers (RA-i, RB-i) via a Software interface (SW-i) of electronic module (1-i) are programmable. Elektronischer Baustein nach Anspruch 1, dadurch gekennzeichnet, dass der elektronische Baustein (1-i) eine integrierte Schaltung ist.Electronic component according to Claim 1, characterized that the electronic component (1-i) is an integrated circuit is. Elektronischer Baustein nach Anspruch 1, dadurch gekennzeichnet, dass der elektronische Baustein (1-i) ein Transceiver ist.Electronic component according to Claim 1, characterized the electronic component (1-i) is a transceiver. Verfahren zum Umschalten zwischen Ausgangssignalen von ausgangseitig jeweils an einem Signalausgang parallel verschalteten elektronischen Bausteinen (1) nach Anspruch 1, mit den folgenden Schritten: a) Initialisieren (S1) aller Treiberschaltungen (D) der ausgangsseitig parallel verschalteten Bausteine (1) auf einen hochohmigen Zustand (tristate); b) Konfigurieren (S2) der initialisierten Bausteine (1) jeweils als aktive oder passive Bausteine über eine Software-Schnittstelle; c) Sensibilisieren (S3) der konfigurierten Bausteine (1) über die Software-Schnittstelle für eine nachfolgende Umschaltung; und d) Umschalten (S4) zwischen den sensibilisierten Bausteinen (1) in Abhängigkeit von einem an die elektronischen Bausteine angelegten externen Umschalt-Steuersignal (K).Method for switching between output signals of electronic components connected in parallel on the output side at each signal output ( 1 ) according to claim 1, comprising the following steps: a) initializing (S1) all driver circuits (D) of the components connected in parallel on the output side ( 1 ) to a high-impedance state (tristate); b) Configuring (S2) the Initialized Blocks ( 1 ) in each case as active or passive components via a software interface; c) Sensitizing (S3) the configured blocks ( 1 ) via the software interface for subsequent switching; and d) switching (S4) between the sensitized building blocks ( 1 ) in response to an external switching control signal (K) applied to the electronic components.
DE200510005090 2005-02-03 2005-02-03 Method for switching between parallel-circuited electronic modules, requires storage of configuration value in first programmable register Expired - Fee Related DE102005005090B3 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE200510005090 DE102005005090B3 (en) 2005-02-03 2005-02-03 Method for switching between parallel-circuited electronic modules, requires storage of configuration value in first programmable register

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE200510005090 DE102005005090B3 (en) 2005-02-03 2005-02-03 Method for switching between parallel-circuited electronic modules, requires storage of configuration value in first programmable register

Publications (1)

Publication Number Publication Date
DE102005005090B3 true DE102005005090B3 (en) 2006-07-13

Family

ID=36599632

Family Applications (1)

Application Number Title Priority Date Filing Date
DE200510005090 Expired - Fee Related DE102005005090B3 (en) 2005-02-03 2005-02-03 Method for switching between parallel-circuited electronic modules, requires storage of configuration value in first programmable register

Country Status (1)

Country Link
DE (1) DE102005005090B3 (en)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5294845A (en) * 1990-12-24 1994-03-15 Motorola, Inc. Data processor having an output terminal with selectable output impedances
US5394034A (en) * 1992-07-27 1995-02-28 Siemens Aktiengesellschaft Programmable logic array having programmable output driver drive capacity
EP0793347A1 (en) * 1996-02-29 1997-09-03 Lexmark International, Inc. ASIC with selectable output drivers
JP2002026713A (en) * 2000-07-07 2002-01-25 Oki Electric Ind Co Ltd Input/output circuit
DE10231641A1 (en) * 2001-11-12 2003-05-28 Mitsubishi Electric Corp Semiconductor circuit and device

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5294845A (en) * 1990-12-24 1994-03-15 Motorola, Inc. Data processor having an output terminal with selectable output impedances
US5394034A (en) * 1992-07-27 1995-02-28 Siemens Aktiengesellschaft Programmable logic array having programmable output driver drive capacity
EP0793347A1 (en) * 1996-02-29 1997-09-03 Lexmark International, Inc. ASIC with selectable output drivers
JP2002026713A (en) * 2000-07-07 2002-01-25 Oki Electric Ind Co Ltd Input/output circuit
DE10231641A1 (en) * 2001-11-12 2003-05-28 Mitsubishi Electric Corp Semiconductor circuit and device

Similar Documents

Publication Publication Date Title
DE10314308B4 (en) Chip integrated termination device and semiconductor device and associated control method
DE602005006248T2 (en) DATA COMMUNICATION MODULE FOR PROVIDING FAULT TOLERANCE AND ENHANCED STABILITY
EP0048767A1 (en) Priority stage controlled interruption device
DE102006053281A1 (en) Semiconductor device, test system and ODT test method
DE10049029B4 (en) Latency determination circuit and method, variable latency buffer circuit and memory device
DE69925982T2 (en) Device and method for protecting a voltage pluggable circuit
DE102006008575B4 (en) Gearbox device, motor vehicle component and method for producing a fail-safe state of a gearbox device
DE112018002033T5 (en) VEHICLE CONTROL DEVICE
DE102016220197A1 (en) Method for processing data for an automated vehicle
DE3727035C2 (en)
EP2378663A2 (en) Secure input circuit with single channel peripheral connection for the input of a bus participant
DE2917126C2 (en) Method for testing an integrated circuit and arrangement for carrying out the method
DE102005005090B3 (en) Method for switching between parallel-circuited electronic modules, requires storage of configuration value in first programmable register
DE102014101141B4 (en) Recipients and Procedure
DE10036643B4 (en) Method and device for selecting peripheral elements
DE69833790T2 (en) ASYMMETRIC CURRENT DRIVER FOR DIFFERENTIAL TRANSMISSION LINES
DE69733510T2 (en) Data transfer system between master and slave and slave for use thereof
DE102004054374B3 (en) Circuit arrangement for providing diagnosis signals for power switching device, includes validating device for validating generated error/fault symptom
DE3688139T2 (en) Double circuit arrangement for fast transmission and repairability.
DE10330037B3 (en) Adapter card for operation of data processor memory module in different test modes via memory device of adapter card holding test mode data and data bus selectively coupled to memory module interface
DE102008049662B4 (en) Method and device for checking asynchronous transmission of control signals
EP0090162B1 (en) Two-channels fail-safe microcomputer switching network, in particular for railway security systems
DE4421419A1 (en) MOS driver circuit
DE10311428A1 (en) Memory error checking device, especially for RAM or ROM memory chips, can be user-configured to carry out different combinations of checking and correction to suit user preferences
EP0303065B1 (en) Method and circuit arrangement for semiconductor devices with highly integrated lsi technique logic gating circuits

Legal Events

Date Code Title Description
8100 Publication of the examined application without publication of unexamined application
8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: LANTIQ DEUTSCHLAND GMBH, 85579 NEUBIBERG, DE

R081 Change of applicant/patentee

Owner name: LANTIQ DEUTSCHLAND GMBH, DE

Free format text: FORMER OWNER: INFINEON TECHNOLOGIES AG, 81669 MUENCHEN, DE

Effective date: 20110325

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee