DE102005005090B3 - Method for switching between parallel-circuited electronic modules, requires storage of configuration value in first programmable register - Google Patents
Method for switching between parallel-circuited electronic modules, requires storage of configuration value in first programmable register Download PDFInfo
- Publication number
- DE102005005090B3 DE102005005090B3 DE200510005090 DE102005005090A DE102005005090B3 DE 102005005090 B3 DE102005005090 B3 DE 102005005090B3 DE 200510005090 DE200510005090 DE 200510005090 DE 102005005090 A DE102005005090 A DE 102005005090A DE 102005005090 B3 DE102005005090 B3 DE 102005005090B3
- Authority
- DE
- Germany
- Prior art keywords
- output
- electronic component
- electronic
- switching
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
- H03K19/017581—Coupling arrangements; Interface arrangements programmable
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Electronic Switches (AREA)
Abstract
Description
Die Erfindung betrifft ein Verfahren zum Umschalten zwischen ausgangsseitig parallel verschalteten elektronischen Bausteinen, die jeweils eine umschaltbare Treiberschaltung zum Treiben des Ausgangssignals aufweisen.The The invention relates to a method for switching between the output side parallel interconnected electronic components, each one switchable driver circuit for driving the output signal.
Die JP 2002-26 713 A beschreibt einen Eingabe-/Ausgabeschaltkreis mit Treiberschaltungen zum Treiben eines Ausgangssignals an einen Signalausgang. Das Ausgangsschaltregister steuert über einen Decoder die beiden Ausgangspufferschaltkreise.The JP 2002-26 713 A describes an input / output circuit with driver circuits for Driving an output signal to a signal output. The output switching register controls over one Decoder the two output buffer circuits.
Die
Die
Die
Die
Die Signalausgänge der elektronischen Bausteine weisen neben dem elektrischen aktiven Zustand, bei dem der Ausgangswiderstand des Signalausgangs niederohmig ist, einen weiteren Zustand auf, bei dem der Ausgangswiderstand am Signalausgang des elektronischen Bausteins hochohmig ist. Dieser Zustand wird auch als Tristate-Zustand bezeichnet. Bei digitalen elektronischen Bausteinen weist der jeweilige Signalausgang zwei aktive Zustände auf, bei denen der Ausgangswiderstand am Signalausgang niederohmig ist, nämlich einen binär logisch hohen Zustand H und einen logisch niedrigen Zustand L. Der logisch hohe Zustand entspricht beispielsweise einer hohen Ausgangsspannung von +3,3 V, während der logisch niedrige Zustand einer Ausgangsspannung von beispielsweise 0 V entspricht.The signal outputs The electronic components have in addition to the electrical active State in which the output resistance of the signal output has a low resistance is another condition in which the output resistance at the signal output of the electronic component is high impedance. This Condition is also called tristate condition. In digital electronic components, the respective signal output has two active states on, in which the output resistance at the signal output has a low impedance is, namely a binary logical high state H and a logic low state L. The logical high state corresponds for example to a high output voltage of +3.3 V while the logic low state of an output voltage of, for example 0 V corresponds.
Die elektronischen Bausteine weisen ausgangsseitig zu jedem ihrer Signalausgänge eine Treiberschaltung auf, die zum Treiben des jeweiligen Ausgangssignals vorgesehen ist. Dabei wird in Abhängigkeit von einem internen Umschalt-Steuersignal (tri) der Ausgangssignaltreiber zwischen einem hochohmigen Ausgangswiderstand an dem Signalausgang und einem niederohmigen Ausgangswiderstand an dem Signalausgang in Abhängigkeit von dem internen Umschalt-Steuersignal umgeschaltet.The electronic modules have on the output side to each of their signal outputs one Driver circuit, which is used to drive the respective output signal is provided. It depends on an internal Switchover control signal (tri) of the output driver between a high-impedance Output resistance at the signal output and a low impedance Output resistance at the signal output in response to the internal switching control signal switched.
Bei
der in
In anderen Anwendungen kann es sich bei dem gemeinsamen Ausgangssignal um ein analoges Signal handeln, wobei die nicht aktiven, d.h. hochohmig geschalteten, elektronischen Bausteine redundant vorgesehen sind. Wird im laufenden Betrieb erkannt, dass der aktive Baustein aus irgendeinem Grunde ausgefallen ist, wird einer der bis dahin nicht aktiven, hochohmig geschalteten Bausteine aktiv geschaltet, d.h. die entsprechende Treiberschaltung wird mittels eines internen Umschalt-Steuersignals in einen niederohmigen Zustand umgeschaltet. Typische Anwendungen für derartige Anwendungen sind so genannte Hochverfügbarkeitssysteme, bei denen stets sichergestellt sein muss, dass kein Ausfall des Ausgangssignals während des laufenden Betriebs erfolgt.In Other applications may be at the common output signal to be an analog signal, the non-active, i. high resistance switched, electronic components are provided redundant. Is detected during operation that the active device is off any reason fails, one of the hitherto inactive, high impedance switched components are switched active, i. the corresponding Driver circuit is by means of an internal switching control signal in a switched low-impedance state. Typical applications for such Applications are so-called high availability systems, where always it must be ensured that no failure of the output signal while ongoing operation.
Das
Umschalten zwischen den elektronischen Bausteinen erfolgt nach dem
Stand der Technik in herkömmlicher
Weise, wie in den
Bei
der in
Während des Zeitraums ausgehend von der Programmierung des ersten Bausteins bis hin zur Programmierung des zweiten Bausteins haben die beiden Steuerbits in den Registern daher den gleichen logischen Wert. Dies kann unter Umständen zur Folge haben, dass z.B. die beiden elektronischen Bausteine gleichzeitig aktiv geschaltet sind und daher das Ausgangssignal gleichzeitig treiben. Dies kann zu elektrischen Problemen bis hin zu der Zerstörung der elektronischen Bausteine führen.During the Period starting from the programming of the first block up to the programming of the second module, the two have Control bits in the registers therefore have the same logical value. This may possibly result in e.g. the two electronic components simultaneously are active and therefore the output signal simultaneously float. This can lead to electrical problems all the way to the destruction of the lead electronic components.
Eine
alternative Anordnung zur Umschaltung zwischen elektronischen Bausteinen
nach dem Stand der Technik ist in
Es ist daher die Aufgabe der vorliegenden Erfindung, einen elektronischen Baustein zu schaffen, der ein sicheres Umschalten sowohl mit geringem schaltungstechnischen Aufwand als auch zeitunkritisch gewährleistet.It is therefore the object of the present invention, an electronic Building block that ensures safe switching with both low circuit-technical effort as well as non-time critical ensured.
Diese Aufgabe wird erfindungsgemäß durch einen elektronischen Baustein mit den im Patentanspruch 1 angegebenen Merkmalen gelöst.These The object is achieved by a electronic module with the specified in claim 1 Characteristics solved.
Bei einer bevorzugten Ausführungsform des erfindungsgemäßen elektronischen Bausteins ist dieser an seinen Signalausgang mit weiteren elektronischen Bausteinen parallel verschaltet.at a preferred embodiment the inventive electronic Block is this at its signal output with more electronic Blocks connected in parallel.
Bei einer bevorzugten Ausführungsform des erfindungsgemäßen elektronischen Bausteins ist die erste logische Verknüpfungsschaltung ein EXOR-Gatter.at a preferred embodiment the inventive electronic Block is the first logic gate an EXOR gate.
Bei einer bevorzugten Ausführungsform des erfindungsgemäßen elektronischen Bausteins ist die zweite logische Verknüpfungsschaltung ein OR-Gatter.at a preferred embodiment the inventive electronic Block is the second logic circuit an OR gate.
Bei einer bevorzugten Ausführungsform des erfindungsgemäßen elektronischen Bausteins sind die beiden programmierbaren Register über eine Software-Schnittstelle des elektronischen Bausteins programmierbar.at a preferred embodiment the inventive electronic Blocks are the two programmable registers via a software interface of the electronic component programmable.
Bei einer bevorzugten Ausführungsform des elektronischen Bausteins gemäß der Erfindung ist der elektronische Baustein eine integrierte Schaltung.at a preferred embodiment the electronic component according to the invention the electronic component is an integrated circuit.
Bei einer bevorzugten Ausführungsform des elektronischen Bausteins gemäß der Erfindung ist der elektronische Baustein ein Transceiver.at a preferred embodiment the electronic component according to the invention the electronic component is a transceiver.
Die Erfindung schafft ferner ein Verfahren zum Umschalten zwischen Ausgangssignalen von ausgangsseitig jeweils an einem Signalausgang parallel verschalteten erfindungsgemäßen elektronischen Bausteinen, die jeweils eine umschaltbare Treiberschaltung zum Treiben des Ausgangssignals aufweisen, mit den folgenden Schritten:
- (a) Initialisieren aller Treiberschaltungen der ausgangsseitig parallel verschalteten Bausteine auf einen hochohmigen Zustand;
- (b) Konfigurieren der initialisierten Bausteine jeweils als aktive oder passive Bausteine über eine Software-Schnittstelle;
- (c) Sensibilisieren bzw. Aktivierung der konfigurierten Bausteine über die Software-Schnittstelle; und
- (d) Umschalten zwischen den sensibilisierten Bausteinen in Abhängigkeit von einem an die elektronischen Bausteine angelegten externen Umschalt-Steuersignal.
- (a) initializing all driver circuits of the output side connected in parallel blocks to a high-impedance state;
- (b) configuring the initialized devices as active or passive devices via a software interface;
- (c) sensitizing or activating the configured modules via the software interface; and
- (d) switching between the sensitized devices in response to an external switching control signal applied to the electronic devices.
Im Weiteren werden bevorzugte Ausführungsformen des erfindungsgemäßen elektronischen Bausteins und des erfindungsgemäßen Verfahrens zum Umschalten zwischen derartigen elektronischen Bausteinen unter Bezugnahme auf die beigefügten Figuren zur Erläuterung erfindungswesentlicher Merkmale beschrieben.in the Other preferred embodiments of the electronic component according to the invention and the method according to the invention for Switching between such electronic components with reference on the attached figures In order to explain features essential to the invention described.
Es zeigen:It demonstrate:
Bei der ersten logischen Verknüpfungsschaltung VA-1 handelt es sich vorzugsweise um ein EXOR-Gatter (logische Antivalenz). Dabei wird das Steuersignal K durch die erste logische Verknüpfungsschaltung VA-i des jeweiligen elektronischen Bausteins mit dem in dem zugehörigen Konfigurationsregister A-i gesetzten logischen Wert zum Erzeugen des internen Umschalt-Steuersignals tri-i logisch verknüpft. Die logische Verknüpfung VA-i erfolgt erfindungsgemäß gleichartig in jedem der elektronischen Bausteine 1-i entweder durch eine logische Äquivalenz oder logische Antivalenz des gespeicherten Steuerbits mit dem externen Kontrollsignal K.at the first logical combination circuit VA-1 is preferably an EXOR gate (logical antivalence). In this case, the control signal K by the first logic operation circuit VA-i of the respective electronic module with that in the associated configuration register A-i set logical value for generating the internal switching control signal tri-i logically linked. The logical link VA-i is carried out in a similar manner according to the invention in each of the electronic components 1-i either by a logical equivalence or logical antivalence of the stored control bit with the external one Control signal K.
Wird das Konfigurationsbit RA-1 des ersten elektronischen Bausteins 1-1 negiert zu dem Steuerbit RA-2 des zweiten elektronischen Bausteins 1-2 programmiert, wird mit dem gemeinsamen Kontrollsignal K ohne Notwendigkeit eines externen Inverters der eine elektronische Baustein aktiv und der jeweils andere elektronische Baustein inaktiv bzw. hochohmig geschaltet. Die Verknüpfung des externen Kontrollsignals K entweder durch eine logische Äquivalenz oder logische Antivalenz sorgt dafür, dass das interne Umschalsteuersignal tri stets in einem der beiden elektronischen Bausteine auf logisch 1 liegt, d.h. der entsprechende Signalausgang ist hochohmig geschaltet. Dadurch wird eine mögliche Zerstörung des elektronischen Bausteins für den Fall, dass beide Bausteine gleichzeitig ausgangsseitig niederohmig geschaltet sind, verhindert.Becomes the configuration bit RA-1 of the first electronic module 1-1 negates to the control bit RA-2 of the second electronic component 1-2 is programmed, with the common control signal K without Necessity of an external inverter of an electronic component active and the other electronic module inactive or switched high impedance. The link the external control signal K either by a logical equivalence or logical antivalence ensures that the internal switching control signal always logically in one of the two electronic components 1, i.e. the corresponding signal output is switched to high impedance. This will be a possible destruction of the electronic component for the case that both blocks simultaneously low-impedance on the output side are switched prevented.
Die Programmierung der Konfigurationsbits, welche in dem ersten programmierbaren Register A-i des Bausteins 1-i gespeichert werden, erfolgt einmalig bei der Inbetriebnahme der Schaltungsplatine in einem Initialisierungsschritt. Die Umschaltung zwischen den elektronischen Bausteinen in Abhängigkeit von dem externen Steuersignal K erfolgt anschließend in einem normalen Betriebsmodus der Schaltungsplatine.The Programming the configuration bits, which in the first programmable Register A-i of the block 1-i are stored, takes place once during commissioning of the circuit board in an initialization step. The switching between the electronic components depending on from the external control signal K then takes place in a normal operating mode the circuit board.
Die
Umschaltung zwischen den beiden elektronischen Bausteinen 1-1, 1-2,
wie sie in
Nach
einem Startschritt SO werden die beiden Bausteine 1-1, 1-2 zunächst in
einen hochohmigen Zustand initialisiert, d.h. die beiden internen
Umschalt-Steuersignale tri-1, tri-2 sind jeweils logisch hoch. Dies
wird erreicht, indem man den Initialisierungswert RB-i, der in dem
zweiten programmierbaren Register RB-i zwischengespeichert ist,
für alle Bausteine
logisch hoch setzt, nachdem die Bausteine 1-i über die Reset-Leitung
Nach
der Initialisierung im Schritt S1 werden die beiden elektronischen
Bausteine 1-1, 1-2 über
die jeweilige Software-Schnittstelle SW-i beispielsweise durch einen
gemeinsamen Controller mittels der Programmierungsleitungen
Nachdem die Konfiguration der elektronischen Bausteine 1-1, 1-2 im Schritt S2 abgeschlossen ist, erfolgt im Schritt S3 eine Sensibilisierung der konfigurierten Bausteine 1-1, 1-2 über die jeweilige Software-Schnittstelle SW-1, SW-2 für eine nachfolgende Hardware-Umschaltung. Hierzu wird im Schritt S3 der in dem Register RB-i zwischengespeicherte Initialisierungswert auf 0 zurückgesetzt. Das Zurücksetzen des Initialisierungswertes auf 0 erfolgt in allen elektronischen Bausteinen über die jeweilige Software-Schnittstelle.After this the configuration of electronic components 1-1, 1-2 in step S2 is completed, in step S3 sensitization takes place the configured blocks 1-1, 1-2 via the respective software interface SW-1, SW-2 for a subsequent hardware switch. For this purpose, in step S3 the initialization value buffered in register RB-i reset to 0. The reset the initialization value to 0 is done in all electronic Blocks over the respective software interface.
Nach der Sensibilisierung im Schritt S3 arbeiten die sensibilisierten elektronischen Bausteine 1-1, 1-2 entsprechend der im Schritt S2 eingestellten Konfiguration. Sie sind dann bereit für eine nachfolgende Hardware-Umschaltung mittels des Steuersignals K. Erkennt das System beispielsweise, dass im Schritt S2 der aktiv geschaltete elektronischen Baustein 1-1 ausgefallen ist, erzeugt eine Steuerschaltung das externe Umschalt-Steuersignal K und legt es an beide elektronische Bausteine 1-1, 1-2 an. Im Schritt S-4 erfolgt dann eine Umschaltung von dem elektronischen Baustein 1-1 auf den elektronischen Baustein 1-2.To the sensitization in step S3 work the sensitized electronic blocks 1-1, 1-2 according to the step S2 set configuration. You are then ready for a subsequent one Hardware switch by means of the control signal K. For example, if the system recognizes in step S2, the actively switched electronic component 1-1 failed, a control circuit generates the external switching control signal K and applies it to both electronic modules 1-1, 1-2. In step S-4 is then a switch from the electronic module 1-1 on the electronic module 1-2.
Im Konfigurationsschritt S2 wird der Baustein 1-1 aktiv konfiguriert, und der Baustein 1-2 wird passiv konfiguriert. Beispielsweise dient der Baustein 1-2 als ein Standby-Baustein, der die Funktionen des Bausteins 1-1 übernimmt, wenn dieser ausfällt.in the Configuration step S2, the block 1-1 is actively configured, and block 1-2 is configured as passive. For example, serves the building block 1-2 as a standby building block, which takes over the functions of the block 1-1 if it fails.
Durch Rücksetzen des Initialisierungswertes RB-i in beiden Bausteinen 1-1, 1-2 über die Software-Schnittstelle arbeiten die Bausteine entsprechend ihrer Konfiguration und sind dann beide für eine anschließende Umschaltung im Schritt S3 sensibilisiert.By reset of the initialization value RB-i in both blocks 1-1, 1-2 via the Software interface work the building blocks according to their Configuration and are then both for a subsequent switchover Sensitized in step S3.
Die
Umschaltung erfolgt in Abhängigkeit
von dem externen Steuersignal K. Wird nach der Sensibilisierung
im Schritt S4 das Steuersignal K von logisch 0 auf logisch 1 umgeschaltet,
wird der Baustein 1-1 in den hochohmigen Zustand geschaltet (tri-1
= 1), und der Baustein 1-2 weist an seinem Signalausgang einen niedrigen
Ausgangswiderstand auf (tri-2 = 0). Nach der Umschaltung im Schritt
S4 ist somit der Baustein 1-2 aktiv, während der Baustein 1-1 inaktiv ist.
Anschließend
zeigt die Tabelle in
Die
Logikschaltung L-i des jeweiligen elektronischen Bausteins 1-1 weist
bei der in
Die Transmitter der beiden Transceiver-Bausteine 1-1, 1-2 sind an dieselbe Signalleitung angeschlossen, wobei Transformatoren zur Leitungsanpassung vorgesehen sind. Die Ausgänge der Receiver der beiden Transceiver-Bausteine 1-1, 1-2 sind an eine gemeinsame Ausgangsdatensignalleitung RDO angeschlossen.The Transmitter of the two transceiver modules 1-1, 1-2 are at the same Signal line connected, with transformers for line adaptation are provided. The exits the receiver of the two transceiver modules 1-1, 1-2 are connected to one common output data signal line RDO connected.
Nur jeweils einer der beiden Transceiver-Bausteine darf zu einem gegebenen Zeitpunkt aktiv sein und treibt dann seine analogen Transmitter-Ausgänge XL1, XL2 und seinen digitalen Receiver-Output RDO. Bei dem jeweils anderen Transceiver-Baustein sind die Transmitter-Ausgänge XL1, XL2 sowie der Receiver-Output RDO zu diesem Zeitpunkt hochohmig geschaltet.Just one of the two transceiver modules may be added to a given one Time to be active and then drives its analog transmitter outputs XL1, XL2 and its digital receiver output RDO. With each other Transceiver module are the transmitter outputs XL1, XL2 and the receiver output RDO at this time high impedance connected.
Die
Umschaltung zwischen den beiden Transceiver-Bausteinen 1-1, 1-2, wie sie in
Die Umschaltung zwischen den beiden Transceivern geschieht gemäß des erfindungsgemäßen Verfahrens ohne Verlust eines einzigen Datenbits an dem RDO-Signalausgang bzw. eines einzigen Datensymbols an dem Transmitter-Ausgang, da sowohl in Receive- als in Transmit-Richtung in den erfindungsgemäßen Transceivern interne Datenpuffer vorhanden sind, um die Daten zwischenzuspeichern. Beide Transceiver-Bausteine werden zueinander synchron und dynamisch in Abhängigkeit von dem externen Steuersignal K umgeschaltet, wenn in dem gerade aktiven Transceiver-Baustein ein schaltungstechnisches Problem auftritt.The switching between the two transceivers is done according to the inventive method without loss of a single data bit at the RDO signal output or a single data symbol at the transmitter output, since in both the receive and in the transmit direction in the transceivers according to the invention internal data buffer are present to cache the data. Both transceiver modules are synchronized with each other and dynamically switched in response to the external control signal K, when in the currently active transceiver module, a circuit-technical problem occurs.
Mittels des erfindungsgemäßen Umschaltverfahrens werden elektronische Bausteine, die eine gemeinsame Ausgangsleitung treiben, durch Kombination mit einer Registerprogrammierung, d.h. Software-Steuerung, und durch Anlegen eines Kontrollsignals sicher umgeschaltet, ohne dass Timing-Probleme auftreten. Dies gelingt mit sehr geringem schaltungstechnischen Aufwand innerhalb der elektronischen Bauteile.through the switching method according to the invention Be electronic components that have a common output line by combining with register programming, i. Software control, and by applying a control signal safely switched without any timing issues occur. This succeeds with very little circuitry Effort within the electronic components.
Claims (8)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE200510005090 DE102005005090B3 (en) | 2005-02-03 | 2005-02-03 | Method for switching between parallel-circuited electronic modules, requires storage of configuration value in first programmable register |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE200510005090 DE102005005090B3 (en) | 2005-02-03 | 2005-02-03 | Method for switching between parallel-circuited electronic modules, requires storage of configuration value in first programmable register |
Publications (1)
Publication Number | Publication Date |
---|---|
DE102005005090B3 true DE102005005090B3 (en) | 2006-07-13 |
Family
ID=36599632
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE200510005090 Expired - Fee Related DE102005005090B3 (en) | 2005-02-03 | 2005-02-03 | Method for switching between parallel-circuited electronic modules, requires storage of configuration value in first programmable register |
Country Status (1)
Country | Link |
---|---|
DE (1) | DE102005005090B3 (en) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5294845A (en) * | 1990-12-24 | 1994-03-15 | Motorola, Inc. | Data processor having an output terminal with selectable output impedances |
US5394034A (en) * | 1992-07-27 | 1995-02-28 | Siemens Aktiengesellschaft | Programmable logic array having programmable output driver drive capacity |
EP0793347A1 (en) * | 1996-02-29 | 1997-09-03 | Lexmark International, Inc. | ASIC with selectable output drivers |
JP2002026713A (en) * | 2000-07-07 | 2002-01-25 | Oki Electric Ind Co Ltd | Input/output circuit |
DE10231641A1 (en) * | 2001-11-12 | 2003-05-28 | Mitsubishi Electric Corp | Semiconductor circuit and device |
-
2005
- 2005-02-03 DE DE200510005090 patent/DE102005005090B3/en not_active Expired - Fee Related
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5294845A (en) * | 1990-12-24 | 1994-03-15 | Motorola, Inc. | Data processor having an output terminal with selectable output impedances |
US5394034A (en) * | 1992-07-27 | 1995-02-28 | Siemens Aktiengesellschaft | Programmable logic array having programmable output driver drive capacity |
EP0793347A1 (en) * | 1996-02-29 | 1997-09-03 | Lexmark International, Inc. | ASIC with selectable output drivers |
JP2002026713A (en) * | 2000-07-07 | 2002-01-25 | Oki Electric Ind Co Ltd | Input/output circuit |
DE10231641A1 (en) * | 2001-11-12 | 2003-05-28 | Mitsubishi Electric Corp | Semiconductor circuit and device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE10314308B4 (en) | Chip integrated termination device and semiconductor device and associated control method | |
DE602005006248T2 (en) | DATA COMMUNICATION MODULE FOR PROVIDING FAULT TOLERANCE AND ENHANCED STABILITY | |
EP0048767A1 (en) | Priority stage controlled interruption device | |
DE102006053281A1 (en) | Semiconductor device, test system and ODT test method | |
DE10049029B4 (en) | Latency determination circuit and method, variable latency buffer circuit and memory device | |
DE69925982T2 (en) | Device and method for protecting a voltage pluggable circuit | |
DE102006008575B4 (en) | Gearbox device, motor vehicle component and method for producing a fail-safe state of a gearbox device | |
DE112018002033T5 (en) | VEHICLE CONTROL DEVICE | |
DE102016220197A1 (en) | Method for processing data for an automated vehicle | |
DE3727035C2 (en) | ||
EP2378663A2 (en) | Secure input circuit with single channel peripheral connection for the input of a bus participant | |
DE2917126C2 (en) | Method for testing an integrated circuit and arrangement for carrying out the method | |
DE102005005090B3 (en) | Method for switching between parallel-circuited electronic modules, requires storage of configuration value in first programmable register | |
DE102014101141B4 (en) | Recipients and Procedure | |
DE10036643B4 (en) | Method and device for selecting peripheral elements | |
DE69833790T2 (en) | ASYMMETRIC CURRENT DRIVER FOR DIFFERENTIAL TRANSMISSION LINES | |
DE69733510T2 (en) | Data transfer system between master and slave and slave for use thereof | |
DE102004054374B3 (en) | Circuit arrangement for providing diagnosis signals for power switching device, includes validating device for validating generated error/fault symptom | |
DE3688139T2 (en) | Double circuit arrangement for fast transmission and repairability. | |
DE10330037B3 (en) | Adapter card for operation of data processor memory module in different test modes via memory device of adapter card holding test mode data and data bus selectively coupled to memory module interface | |
DE102008049662B4 (en) | Method and device for checking asynchronous transmission of control signals | |
EP0090162B1 (en) | Two-channels fail-safe microcomputer switching network, in particular for railway security systems | |
DE4421419A1 (en) | MOS driver circuit | |
DE10311428A1 (en) | Memory error checking device, especially for RAM or ROM memory chips, can be user-configured to carry out different combinations of checking and correction to suit user preferences | |
EP0303065B1 (en) | Method and circuit arrangement for semiconductor devices with highly integrated lsi technique logic gating circuits |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8100 | Publication of the examined application without publication of unexamined application | ||
8364 | No opposition during term of opposition | ||
8327 | Change in the person/name/address of the patent owner |
Owner name: LANTIQ DEUTSCHLAND GMBH, 85579 NEUBIBERG, DE |
|
R081 | Change of applicant/patentee |
Owner name: LANTIQ DEUTSCHLAND GMBH, DE Free format text: FORMER OWNER: INFINEON TECHNOLOGIES AG, 81669 MUENCHEN, DE Effective date: 20110325 |
|
R119 | Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee |