DE102004060366B4

DE102004060366B4 - Digital filter arrangement, use of the digital filter arrangement and method for controlling a switching time in a digital filter

Info

Publication number: DE102004060366B4
Application number: DE200410060366
Authority: DE
Inventors: Alexander Belitzer
Original assignee: Infineon Technologies AG
Current assignee: Intel Deutschland GmbH
Priority date: 2004-12-15
Filing date: 2004-12-15
Publication date: 2009-09-10
Anticipated expiration: 2024-12-16
Also published as: DE102004060366A1

Abstract

Digitalfilteranordnung, umfassend:
– einen Signaleingang (2), ausgebildet zur Zuführung eines wertdiskreten Signals;
– einen Signalausgang (3), ausgebildet zur Abgabe eines wertdiskreten Signal;
– einen ersten Signalpfad mit einem ersten digitalen Filter (5), der mit zumindest zwei einstellbaren Filterbandbreiten ausgebildet ist, der einen Einstelleingang (51) zur Einstellung einer der zumindest zwei Filterbandbreiten aufweist und zwischen den Signaleingang (2) und den Signalausgang (3) geschaltet ist;
– einen zweiten Signalpfad, der mit dem Signaleingang (2) verbunden ist, der zweite Signalpfad aufweisend ein zweites digitales Filter (6) und eine Steuerschaltung (7), die ausgangsseitig mit dem Einstelleingang (51) des ersten Filters (5) gekoppelt ist;
wobei
– das erste digitale Filter (5) einen Rückkopplungspfad (56) mit einem Schieberegister (59) aufweist, das den Einstelleingang (51) zur Einstellung der Registerlänge umfasst;
– das zweite digitale Filter (6) zur Abgabe eines ersten Signals an einen ersten Ausgang (62) und eines zu dem...Digital filter arrangement comprising:
- A signal input (2), adapted to supply a discrete-value signal;
- A signal output (3), adapted to output a discrete-value signal;
- A first signal path with a first digital filter (5) which is formed with at least two adjustable filter bandwidths, which has a setting input (51) for adjusting one of the at least two filter bandwidths and between the signal input (2) and the signal output (3) is;
A second signal path connected to the signal input, the second signal path having a second digital filter and a control circuit coupled on the output side to the setting input of the first filter;
in which
- the first digital filter (5) has a feedback path (56) with a shift register (59), which comprises the setting input (51) for setting the register length;
- The second digital filter (6) for delivering a first signal to a first output (62) and one to the ...

Description

Die Erfindung betrifft eine Digitalfilteranordnung und deren Verwendung. Die Erfindung betrifft weiterhin ein Verfahren zur Steuerung eines Umschaltzeitpunkts in einem digitalen Filter.The The invention relates to a digital filter arrangement and its use. The invention further relates to a method for controlling a Switchover time in a digital filter.

In Empfängern für moderne Mobilfunkstandards ist häufig vorgesehen, die empfangenen Hochfrequenzsignale direkt in das Basisband oder auf eine niedrige Zwischenfrequenz für die weitere Signalverarbeitung umzusetzen. Dazu lassen sich unter anderem I/Q-Demodulatoren verwenden. Die frequenzumgesetzten Signale werden dann häufig Analog/Digitalwandlern zugeführt, die das analoge frequenzumgesetzte Signal in ein digitales Signal wandeln. Das digitale Signal lässt sich besonders effektiv weiterverarbeiten.In recipients for modern Cellular standards are common provided, the received radio frequency signals directly into the baseband or to a low intermediate frequency for further signal processing implement. I / Q demodulators can be used for this purpose. The frequency converted signals are then often analog / digital converters supplied the analog frequency converted signal into a digital signal convert. The digital signal lets to process itself particularly effectively.

Bei der Frequenzumsetzung entstehen technologiebedingt Gleichsignalanteile im umgesetzten Signal. In einer Direktumsetzung auf die Zwischenfrequenz 0 oder in einer Umsetzung auf eine niedrige Zwischenfrequenz führt dies dazu, dass der unerwünschte Gleichsignalanteil innerhalb des Signalspektrums des Nutzsignals liegt und zu einer Reduzierung der Nutzsignalqualität führt.at Due to the technology, the frequency conversion results in DC components in the converted signal. In a direct conversion to the intermediate frequency 0 or in a conversion to a low intermediate frequency this leads to that the unwanted DC signal component within the signal spectrum of the useful signal lies and leads to a reduction in the useful signal quality.

7 zeigt schematisch ein Frequenzspektrum eines auf eine niedrige Zwischenfrequenz umgesetzten Nutzsignals S1. Der durch die Frequenzumsetzung entstandene Gleichsignalanteil GS liegt in einem Bereich des Spektrums des Nutzsignals. Der Gleichsignalanteil GS führt zu einer merklichen Reduzierung der Signalqualität des Nutzsignals und kann Demodulationsfehler in der weiteren Signalverarbeitung verursachen. Darüber hinaus steigt die Gesamtenergie des Signals, wodurch der Dynamikbereich nachfolgender Schaltungen für die weitere Signalverarbeitung erhöht werden muss. Es ist deshalb zweckmäßig den Gleichsignalanteil vor einer weiteren Verarbeitung, insbesondere vor einer Demodulation des Nutzsignals ausreichend zu unterdrücken oder zu entfernen. 7 schematically shows a frequency spectrum of a converted to a low intermediate frequency useful signal S1. The resulting by the frequency conversion DC signal component GS is in an area of the spectrum of the useful signal. The DC signal component GS leads to a noticeable reduction in the signal quality of the useful signal and can cause demodulation errors in the further signal processing. In addition, the overall energy of the signal increases, which must increase the dynamic range of subsequent circuits for further signal processing. It is therefore expedient to sufficiently suppress or remove the DC signal component before further processing, in particular prior to demodulation of the useful signal.

In Empfängersystemen mit niedriger Zwischenfrequenzumsetzung lässt sich eine Unterdrückung des Gleichsignalanteils durch eine AC-Kopplung erreichen. Dabei wird im Signalpfad eine Koppelkapazität vorgesehen, die den Gleichsignalanteil vom Hochfrequenzanteil des Nutzsignals trennt und dadurch in der weiteren Signalverarbeitungskette unterdrückt. Die Koppelkapazität wirkt als Hochpassfilter und wird als Gleichsignalfilterung bezeichnet. Beispiele für zwei Hochpassfilter mit einer AC-Kopplung werden in 7 durch die beiden angegebenen gestrichelten Linien DCF1 und DCF2 schematisch dargestellt.In receiver systems with low intermediate frequency conversion, a suppression of the DC component by an AC coupling can be achieved. In this case, a coupling capacitance is provided in the signal path, which separates the DC component of the high frequency component of the useful signal and thereby suppressed in the further signal processing chain. The coupling capacity acts as a high-pass filter and is referred to as DC filtering. Examples of two high-pass filters with an AC coupling are shown in FIG 7 schematically represented by the two indicated dashed lines DCF1 and DCF2.

In 7 ist zu erkennen, dass der Gleichsignalfilter DCF2 eine größere Filterbandbreite aufweist als der Gleichsignalfilter DCF1 und so ebenfalls einen Teil des Nutzsignalspektrums unterdrückt. Dies bedeutet ebenfalls eine Reduktion der Signalqualität des Nutzsignals. Fehler im demodulierten Datenstrom sind die Folge. Durch eine Filterung mit sehr schmaler Bandbreite wie beim Filter DCF1 lässt sich dieser Nachteil kompensieren.In 7 It can be seen that the DC filter DCF2 has a larger filter bandwidth than the DC filter DCF1 and thus also suppresses a portion of the useful signal spectrum. This also means a reduction of the signal quality of the useful signal. Errors in the demodulated data stream are the result. Filtering with a very narrow bandwidth like the filter DCF1 compensates for this disadvantage.

Jedoch kann die relativ lange Antwortzeit eines Gleichsignalfilters mit sehr schmaler Bandbreite problematisch sein. In zeitschlitzbasierten Mobilfunksystemen, beispielsweise in Systemen, die mit dem GSM, Bluetooth, 802.11 oder WCDMA-TDD Mobilfunkstandard arbeiten, sollte die Antwortzeit des Filters deutlich kürzer sein als die Übertragungszeit eines Funksignals.however can the relatively long response time of a DC filter with very narrow bandwidth problematic. In time slot based Mobile radio systems, for example in systems connected to the GSM, Bluetooth, 802.11 or WCDMA-TDD wireless standard should work the response time of the filter will be significantly shorter than the transmission time a radio signal.

Um die Antwortzeit des Filters zu reduzieren, wird gewöhnlich erst ein Filter mit höherer Bandbreite eingesetzt und dann auf eine niedrigere Filterbandbreite umgeschaltet.Around reducing the response time of the filter usually becomes first a filter with higher Bandwidth used and then to a lower filter bandwidth switched.

In US 6,768,441 wird eine Anordnung mit zwei Signalpfaden gezeigt, die jeweils ein digitales Filter umfassen. Durch eine Steuerschaltung im zweiten Signalpfad, die eingangsseitig mit dem Ausgang des zweiten digitalen Filters verbunden ist, wird die Bandbreite des digitalen Filters im ersten Signalpfad beeinflusst. Die Funktion der Steuerschaltung basiert dabei auf der Charakterisierung des gefilterten Signals, beispielsweise anhand der Signalstärke. In WO 93/05574 wird eine Anordnung und ein Verfahren zur digitalen Filterung von EKG-Daten beschrieben. Die Daten werden dabei durch ein Hochpassfilter mit einstellbarer Bandbreite gefiltert. Die Auswahl einer Bandbreite geschieht durch die Detektion eines Extremwerts der Steigung des ungefilterten Eingangssignals. In US 5,715,282 wird eine Anordnung mit drei Signalpfaden gezeigt, von denen zwei ein digitales Filter aufweisen und der dritte keine Filterung vorsieht. Durch eine Zählung von Bitfehlern am Ausgang der Signalpfade wird entschieden, welcher der drei Signalpfade ein weiterzuverarbeitendes Signal liefert.In US 6,768,441 an arrangement with two signal paths is shown, each comprising a digital filter. By a control circuit in the second signal path, which is connected on the input side to the output of the second digital filter, the bandwidth of the digital filter is influenced in the first signal path. The function of the control circuit is based on the characterization of the filtered signal, for example based on the signal strength. In WO 93/05574 An arrangement and method for digitally filtering ECG data is described. The data is filtered by a high pass filter with adjustable bandwidth. The selection of a bandwidth is done by the detection of an extreme value of the slope of the unfiltered input signal. In US 5,715,282 an arrangement with three signal paths is shown, of which two have a digital filter and the third does not provide filtering. By counting bit errors at the output of the signal paths, it is decided which of the three signal paths supplies a signal to be further processed.

Der Umschaltvorgang von einer Filterbandbreite auf die andere erzeugt aber eine weitere Impulsantwort, die zu Verzerrungen im Nutzsignal führt und eine relativ lange Abklingzeit auf weist. 6 zeigt ein Zeit-Pegel Diagramm, bei dem die lange Abklingzeit deutlich zu erkennen ist. Der Umschaltzeitpunkt zwischen den beiden Filterbandbreiten erfolgt bei 50 μs. Im Ausgangssignal des digitalen Filters, der durch die untere Kurve dargestellt ist, ergibt sich eine deutliche Signalverzerrung und eine lange Abklingzeit der Sprungantwort des Filters im Bereich von 300 μs.However, the switching from one filter bandwidth to the other produces a further impulse response, which leads to distortions in the useful signal and has a relatively long cooldown on. 6 shows a time-level diagram, where the long cooldown is clearly visible. The switching time between the two filter bandwidths is 50 μs. In the output signal of the digital filter, which is represented by the lower curve, results in a significant signal distortion and a long decay time of the step response of the filter in the range of 300 microseconds.

Aufgabe der Erfindung ist es, eine Digitalfilteranordnung vorzusehen, bei der eine schnelle Unterdrückung eines Gleichsignalanteils möglich ist. Der Erfindung stellt sich weiterhin die Aufgabe, ein Verfahren anzugeben, bei dem die Impulsantwort aufgrund eines Umschaltens der Filterbandbreite reduziert ist. Aufgabe der Erfindung ist es ebenso, eine Verwendung für die Digitalfilteranordnung anzugeben.The object of the invention is to provide a digital film provide teranordnung in which a rapid suppression of a DC component is possible. The invention also has the task of specifying a method in which the impulse response is reduced due to a switching of the filter bandwidth. The object of the invention is also to specify a use for the digital filter arrangement.

Diese Aufgaben werden mit den Gegenständen der nebengeordneten unabhängigen Patentansprüche 1, 11 und 13 gelöst.These Tasks become with the objects the sibling independent claims 1, 11 and 13 solved.

Bezüglich der Anordnung wird die Aufgabe gelöst durch eine Digitalfilteranordnung mit einem Signaleingang und einem Signalausgang. Der Signaleingang ist zur Zuführung eines wert diskreten Signals und der Signalausgang zur Abgabe eines wertdiskreten Signals ausgebildet. Ein erster Signalpfad ist zwischen Signaleingang und Signalausgang geschaltet und umfasst ein erstes digitales Filter mit einem Einstelleingang zur Einstellung einer Filterbandbreite des digitalen Filters. Das Filter ist mit zumindest zwei einstellbaren Filterbandbreiten ausgebildet. Ein zweiter Signalpfad ist mit dem Signaleingang verbunden und weist ein zweites digitales Filter sowie eine Steuerschaltung auf. Das zweite digitale Filter ist zur Abgabe eines ersten Signals an einen ersten Ausgang und eines zeitlich zu dem ersten Signal verzögerten zweiten Signals an einen zweiten Ausgang ausgebildet. Die Steuerschaltung weist einen ersten Eingang, einen zweiten Eingang sowie einen Ausgang auf. Sie ist zur Abgabe eines Stellsignals an den Ausgang abhängig von eingangsseitig anliegenden Signalen ausgebildet wobei der Ausgang mit dem Einstelleingang des ersten Filters gekoppelt ist. Darüberhinaus ist der erste Eingang der Steuerschaltung mit dem ersten Ausgang des zweiten digitalen Filters und der zweite Eingang der Steuerschaltung mit dem zweiten Ausgang des digitalen Filters verbunden.Regarding the Arrangement, the task is solved by a digital filter arrangement having a signal input and a Signal output. The signal input is for supplying a value discrete signal and the signal output designed to output a value discrete signal. A first signal path is between signal input and signal output and includes a first digital filter with a setting input for setting a filter bandwidth of the digital filter. The Filter is formed with at least two adjustable filter bandwidths. A second signal path is connected to the signal input and has a second digital filter and a control circuit. The second digital filter is for delivering a first signal to a first output and a time delayed to the first signal second Signal formed at a second output. The control circuit has a first input, a second input and an output on. It is dependent on the output of a control signal to the output formed on the input side adjacent signals where the output is coupled to the setting input of the first filter. Furthermore is the first input of the control circuit with the first output of the second digital filter and the second input of the control circuit with connected to the second output of the digital filter.

Mit der erfindungsgemäßen Digitalfilteranordnung wird der Zeitpunkt zur Umschaltung der Filterbandbreite des ersten digitalen Filters gesteuert. Dabei ist vorteilhaft ein zweites digitales Filter vorgesehen, das bevorzugt ähnlich oder in gleicher Weise wie das erste digitale Filter aufgebaut ist. Besonders bevorzugt weisen das erste und das zweite digitale Filter die gleiche Signallaufzeit auf.With the digital filter arrangement according to the invention becomes the time to switch the filter bandwidth of the first controlled by digital filter. It is advantageous to use a second digital Filter provided, preferably similar or in the same way as the first digital filter is built. Particularly preferred the first and second digital filters have the same signal transit time on.

Die Steuerschaltung führt mit den beiden zueinander zeitlich verzögerten Signalen eine Bewertung des gefilterten digitalen Signals durch und eröffnet die Möglichkeit, den Umschaltzeit punkt in geeigneter Weise zu bestimmen. Dadurch sind die Verzerrungen aufgrund des Umschaltzeitpunkts gegenüber einem herkömmlichen Umschalten deutlich reduziert.The Control circuit leads with the two mutually delayed signals an evaluation of the filtered digital signal and opens up the possibility of the switching point to determine appropriately. This causes the distortions due to the switching time compared to a conventional one Switching significantly reduced.

In einer Weiterbildung der Erfindung ist im ersten Signalpfad dem ersten digitalen Filter ein Verzögerungsglied vorgeschaltet. Dieses dient zur Einstellung einer Verzögerung, die benötigt wird, um der Steuervorrichtung und dem zweiten digitalen Filter im zweiten Signalpfad ausreichend Zeit zur Ermittlung und zur Bestimmung eines geeigneten Umschaltzeitpunktes zu geben.In a development of the invention is in the first signal path to the first digital filter a delay element upstream. This is used to set a delay, which needed to the control device and the second digital filter sufficient time in the second signal path for determination and determination to give a suitable switching time.

In einer anderen Weiterbildung der Erfindung weist das erste digitale Filter einen Rückkopplungspfad mit einem Schieberegister auf. Das Schieberegister umfasst einen Stelleingang zur Einstellung der Registerlänge. Durch eine einstellbare Registerlänge lässt sich im ersten digitalen Filter die Filterbandbreite zwischen zumindest zwei Werten verändern. Dazu bildet der Stelleingang des Schieberegisters gleichzeitig den Einstelleingang des ersten digitalen Filters. In einer Weiterbildung dieser Ausgestaltungsform enthält das Schieberegister eine Anzahl in Reihe geschalteter Flip-Flop-Schaltungen, wobei ein erster Datenausgang eines dieser Flip-Flops und zumindest ein zweiter Datenausgang eines dieser Flip-Flops an den Ausgang des Schieberegisters angeschlossen ist.In another embodiment of the invention, the first digital Filter a feedback path with a shift register on. The shift register includes one Control input for setting the register length. By an adjustable Register length can be in the first digital filter the filter bandwidth between at least change two values. For this purpose, the control input of the shift register simultaneously forms the Adjustment input of the first digital filter. In a further education this embodiment contains the shift register comprises a number of series connected flip-flops, wherein a first data output of one of these flip-flops and at least one second data output one of these flip-flops is connected to the output of the shift register is.

In einer anderen Weiterbildung der Erfindung umfasst das zweite digitale Filter einen Rückkopplungspfad mit einem Verzögerungsglied und einem nachgeschaltetem Schieberegister. Zwischen dem nachgeschalteten Schieberegister und dem Verzögerungsglied ist ein Abgriff vorgesehen, der den zweiten Ausgang des zweiten digitalen Filters bildet.In another embodiment of the invention includes the second digital Filter a feedback path with a delay element and a downstream shift register. Between the downstream Shift register and the delay element a tap is provided, which is the second output of the second digital filter forms.

Die Steuerschaltung ist bevorzugt zur Abgabe eines Stellsignals an den Stellausgang bei einer Detektion eines Extremwertes eines am Eingang der Digitalfilteranordnung anliegenden Signals ausgebildet. Ein Extremwert liegt in einem lokalen Minimum beziehungsweise einem lokalen Maximum des anliegenden Signals vor. Sie ist demnach geeignet, einen solchen Extremwert zu detektieren und abhängig davon ein Stellsignal am Ausgang abzugeben.The Control circuit is preferred for delivering an actuating signal to the Control output on detection of an extreme value of one at the input formed the digital filter arrangement adjacent signal. One Extreme value is in a local minimum or one local maximum of the applied signal. It is therefore suitable to detect such an extreme value and depending on a control signal leave at the exit.

In einer Ausführungsform umfasst die Steuerschaltung ein Summierglied, das eingangseitig mit dem ersten und dem zweiten Eingang zur Bildung einer Differenz eingangsseitig anliegender Signale verbunden ist. In einer Weiterbildung enthält die Steuerschaltung ein Verzögerungsglied, dessen Ausgang an einem ersten Eingang eines Antivalenzgatters angeschlossen ist. Das Summierglied bildet mit dem Verzögerungsglied in geeigneter Weise eine Schaltung, mit der ein zeitlicher Anstieg eines Signals bestimmbar ist.In an embodiment The control circuit comprises a summing element, the input side with the first and second inputs to form a difference Input side connected signals is connected. In a further education contains the control circuit is a delay element, whose output is connected to a first input of an antivalence gate is. The summer forms with the delay element in appropriate Way a circuit with which a temporal rise of a signal is determinable.

Ein zweiter Eingang des Antivalenzgatters ist mit dem Eingang des Verzögerungsglieds gekoppelt. Dadurch ist die Steuerschaltung geeignet, einen Extremwert und bevorzugt ein Maximum beziehungsweise ein Minimum im eingangsseitig anliegenden Signal zu detektieren. Bei einer Detektion eines solchen Extremwertes ist sie zur Abgabe eines Steuersignals ausgebildet.A second input of the antivalence gate is coupled to the input of the delay element. As a result, the control circuit is suitable, an extreme value and preferably a maximum or a minimum in the input side Signal to detect. Upon detection of such an extreme value, it is designed to emit a control signal.

Die erfindungsgemäße Digitalfilteranordnung kann bevorzugt in einem Empfänger für Funksignale nach einem Mobilfunkstandard mit einem Zeitschlitzverfahren verwendet werden. Besonders eignet sich die Digitalfilteranordnung für einen Empfänger, der für den Empfang von Funksignalen nach dem GSM, WCDMA-TDD, Bluetooth, oder der 802.11-Mobilfunkstandard ausgebildet ist. Es ist jedoch ebenso möglich, die Digitalfilteranordnung in einem Funkempfänger für Funksignale zu verwenden, die zeitkontinuierlich und nicht in einem Zeitschlitzverfahren übertragen werden.The Digital filter arrangement according to the invention may be preferred in a receiver for radio signals used according to a mobile radio standard with a time slot method become. Particularly, the digital filter arrangement is suitable for one Receiver, the for the reception of radio signals according to the GSM, WCDMA-TDD, Bluetooth, or the 802.11 wireless standard is formed. However, it is just as possible to use the digital filter arrangement in a radio receiver for radio signals, the time-continuous and not transmitted in a time slot method become.

Bezüglich des Verfahrens wird die Aufgabe gelöst durch ein Verfahren zur Steuerung eines Umschaltzeitpunktes in einem digitalen Filter. Das Verfahren umfasst dabei die Schritte:

– Bereitstellen eines digitalen Filters mit einer ersten und einer zweiten Filterbandbreite;
– Einstellen des Filters mit einer ersten Filterbandbreite;
– Bereitstellen eines Signals, das wert- und zeitdiskret ist;
– Filtern des wert- und zeitdiskreten Signals;
– Detektieren eines Extremwertes des wert- und zeitdiskreten Signals;
– Umschalten der Filterbandbreite in Antwort auf eine Detektion des Extremwertes.

With regard to the method, the object is achieved by a method for controlling a switching time in a digital filter. The method comprises the steps:

Providing a digital filter having first and second filter bandwidths;
- setting the filter with a first filter bandwidth;
- Providing a signal that is value and time discrete;
- filtering the value and time discrete signal;
- detecting an extreme value of the value and time discrete signal;
- Switching the filter bandwidth in response to a detection of the extreme value.

Durch die Detektion eines Extremwertes im wert- und zeitdiskreten Signals, im besonderen durch Detektion eines Maximums beziehungsweise Minimums der Signalwerte werden Verzerrungen während des Umschaltvorgangs verhindert, die zu einer Reduktion der Signalqualität führen.By the detection of an extreme value in the value- and time-discrete signal, in particular by detection of a maximum or minimum The signal values become distortions during the switching process prevented, which lead to a reduction in signal quality.

In einer Weiterbildung des Verfahrens umfasst der Schritt des Detektierens die Schritte:

– Er mitteln eines ersten Wertes des wert- und zeitdiskreten Signals zu einem ersten Abtastzeitpunkt;
– Ermitteln eines zweiten Wertes eines wert- und zeitdiskreten Signals zu einem dem ersten Abtastzeitpunkt nachfolgenden zweiten Abtastzeitpunkt;
– und Bilden einer Differenz des ersten und zweiten Wertes.

In a development of the method, the step of detecting comprises the steps:

- Averaging a first value of the value and time discrete signal at a first sampling time;
- Determining a second value of a value and discrete-time signal at a second sampling time subsequent to the first sampling time;
And forming a difference of the first and second values.

In einer anderen Ausführungsform wird ein Extremwert detektiert, indem die Steigung des wert- und zeitdiskreten Signals ermittelt wird. Es wird detektiert, ob die Steigung ihr Vorzeichen wechselt und somit ihre Richtung ändert. Folglich liegt dann liegt ein Extremwert vor. Bevorzugt wird das wert- und zeitdiskrete Signal um eine Verzögerungszeit verzögert, bevor es dem digitalen Filter zugeführt wird. Die Verzögerungszeit bestimmt sich dabei aus der Zeit, die zur Ermittlung und Umschalten der Filterbandbreite bei einer Detektion eines Extremwertes benötigt wird.In another embodiment an extreme value is detected by the slope of the value and discrete-time signal is determined. It is detected if the Gradient their sign changes and thus changes direction. consequently then there is an extreme value. Preference is given to the value and time discrete Signal by a delay time delayed before being fed to the digital filter. The delay time is determined by the time spent identifying and switching the filter bandwidth is needed when detecting an extreme value.

Weitere vorteilhafte Ausgestaltungen der Erfindung ergeben sich aus den Unteransprüchen.Further advantageous embodiments of the invention will become apparent from the Dependent claims.

Im Folgenden wird die Erfindung anhand von Ausführungsbeispielen unter Zuhilfenahme der Zeichnungen im Detail erläutert. Es zeigen:in the Below, the invention will be described with reference to exemplary embodiments with the aid of the drawings explained in detail. Show it:

1A ein Ausführungsbeispiel der Erfindung, 1A an embodiment of the invention,

1B eine schematische Darstellung eines Funksignalempfängers, 1B a schematic representation of a radio signal receiver,

2 ein Ausführungsbeispiel des ersten digitalen Filters mit einstellbarer Filterbandbreite, 2 an embodiment of the first digital filter with adjustable filter bandwidth,

3 ein Ausführungsbeispiel des zweiten digitalen Filters, 3 an embodiment of the second digital filter,

4 eine Ausführungsform eines Schieberegister im Rückkopplungspfad des ersten beziehungsweise zweiten digitalen Filters, 4 an embodiment of a shift register in the feedback path of the first and second digital filters,

5 ein Zeit-Amplitudendiagramm zur Verdeutlichung der Arbeitsweise der Erfindung, 5 a time-amplitude diagram to illustrate the operation of the invention,

6 ein Zeit-Amplitudendiagramm mit Eingangs- und Ausgangssignalen einer bekannten Filteranordnung, 6 a time-amplitude diagram with input and output signals of a known filter arrangement,

7 ein Frequenzspektrum eines Nutzsignals und eines Gleichsignalanteils, 7 a frequency spectrum of a useful signal and a DC signal component,

8 ein Zeit-Amplitudendiagramm mit wert- und zeitdiskreten Signalen. 8th a time-amplitude diagram with value- and time-discrete signals.

1B zeigt in schematischer Darstellung einen Funksignalempfänger für einen Empfang und eine Verarbeitung von Funksignalen nach einem Mobilfunkstandard. Beispiele für einen Mobilfunkstandard sind GSM/EDGE, WCDMA-FDD, WCDMA-TDD, Bluetooth und 802.11. 1B shows a schematic representation of a radio signal receiver for receiving and processing of wireless signals according to a mobile radio standard. Examples of a mobile standard are GSM / EDGE, WCDMA-FDD, WCDMA-TDD, Bluetooth and 802.11.

Einige dieser Mobilfunkstandards beispielsweise GSM, Bluetooth, WCDMA-TDD oder 802.11 sind zeitschlitzbasierte Verfahren. Ein Sende- bzw. Empfangen dieser Signale erfolgt somit nicht zeitkontinuierlich, sondern nur während bestimmter Zeiträume. Die übertragenen Daten werden so als Pakete bezeichnet. Andere Mobilfunkstandards, beispielsweise WCDMA-FDD werden als zeitkontinuierliche Mobilfunkverfahren bezeichnet.Some these mobile standards, for example, GSM, Bluetooth, WCDMA-TDD or 802.11 are timeslot-based methods. A send or receive These signals are thus not continuous, but only while certain periods. The transferred Data is called packets. Other mobile standards, For example, WCDMA-FDD are called time-continuous mobile radio methods designated.

Der in 1B dargestellte Empfänger kann sowohl für zeitschlitzbasierte als auch für zeitkontinuierliche Mobilfunkstandards verwendet werden. Der Empfänger umfasst eine Antenne 15 zum Empfang des Funksignals. Die Antenne 15 ist an einen I/Q-Demodulator 14 angeschlossen. Der Demodulator 14 setzt das eingangsseitig empfangene Funksignal auf eine Zwi schenfrequenz IF oder direkt in das Basisband um. Gleichzeitig zerlegt er das Signal in eine reelle Komponente I und eine Quadraturkomponente Q.The in 1B shown receiver can be used for both time slot-based and time-continuous mobile radio standards. Of the Receiver includes an antenna 15 for receiving the radio signal. The antenna 15 is to an I / Q demodulator 14 connected. The demodulator 14 sets the radio signal received on the input side to an intermediate frequency IF or directly into the baseband. At the same time it decomposes the signal into a real component I and a quadrature component Q.

Die beiden analogen Komponenten I und Q werden einem Analog/Digitalwandler 13 zugeführt, der sie in wert- und zeitdiskrete Signale wandelt. Die Signale werden auch als digitale Signale bezeichnet. Während der Frequenzumsetzung in den Frequenzmischern des I/Q-Demodulators 14 und im Analog/Digitalwandler 13 werden parasitäre Gleichsignalanteile erzeugt und dem Nutzsignal überlagert. Das digitale Signal enthält daher sowohl das Nutzsignal, als auch den parasitären Gleichsignalanteil.The two analog components I and Q become an analog / digital converter 13 fed, which converts them into value and discrete-time signals. The signals are also referred to as digital signals. During the frequency conversion in the frequency mixers of the I / Q demodulator 14 and in the analog / digital converter 13 parasitic DC components are generated and superimposed on the useful signal. The digital signal therefore contains both the useful signal and the parasitic DC component.

Diese werden in der Filteranordnung 1 unterdrückt und das Nutzsignal im Demodulator 11 demoduliert. Am Ausgang 12 ist die demodulierte Datenfolge abgreifbar.These are in the filter assembly 1 suppressed and the useful signal in the demodulator 11 demodulated. At the exit 12 the demodulated data sequence can be tapped off.

Anstatt des hier dargestellten I/Q-Demodulators 14 kann auch ein reiner Frequenzmischer eingesetzt werden. Dieser setzt das eingangsseitig anliegende Signal mit Hilfe eines Lokaloszillator-Signal in das Basisband oder eine niedrige Zwischenfrequenz um. Der Analog/Digitalwandler 13, der dem Frequenzumsetzer nachgeschaltet ist, erzeugt auch hier aus dem analogen Signal digitale Werte.Instead of the I / Q demodulator shown here 14 It is also possible to use a pure frequency mixer. This converts the signal present on the input side by means of a local oscillator signal into the baseband or a low intermediate frequency. The analog / digital converter 13 , which is connected downstream of the frequency converter, also generates digital values from the analog signal.

1A zeigt eine erfindungsgemäße Ausführungsform der Filtereinrichtung 1, wie sie beispielsweise im Empfänger gemäß 1B einsetzbar ist. 1A shows an embodiment of the invention the filter device 1 , as described for example in the receiver according to 1B can be used.

Um einen Gleichsignalanteil in dem am Eingang 2 anliegenden digitalen Signal zu unterdrücken, ist in einem ersten Signalpfad ein erstes digitales Hochpassfilter 5 mit zwei einstell baren Filterbandbreiten vorgesehen. Dieses ist zwischen den Signaleingang 2 und den Signalausgang 3 der erfindungsgemäßen Digitalfilteranordnung geschaltet. Das Filter 5 weist einen Einstelleingang 51 zur Einstellung einer Filterbandbreite auf.To a DC component in the input 2 suppressing adjacent digital signal is in a first signal path, a first digital high-pass filter 5 provided with two adjustable ble filter bandwidths. This is between the signal input 2 and the signal output 3 the digital filter arrangement according to the invention switched. The filter 5 has a setting input 51 to set a filter bandwidth.

Ein Umschalten von einer ersten Filterbandbreite auf eine zweite Filterbandbreite erfolgt kontrolliert zu einem Zeitpunkt, bei dem die durch den Umschaltvorgang erzeugten Verzerrungen gering sind.One Switching from a first filter bandwidth to a second filter bandwidth is controlled at a time when by the switching process produced distortions are low.

Dazu ist ein zweiter Signalpfad vorgesehen, der parallel zu dem ersten Signalpfad mit dem Filter 5 angeordnet ist. Der zweite Signalpfad enthält ein Filter 6, welches im wesentlichen baugleich zu dem Filter 5 ist. Dadurch ist die Signallaufzeit durch die beiden Filter annähernd gleich lang, so dass Laufzeitunterschiede in den Filtern der beiden Signalpfade nicht berücksichtigt werden müssen.For this purpose, a second signal path is provided which is parallel to the first signal path with the filter 5 is arranged. The second signal path contains a filter 6 which is substantially identical to the filter 5 is. As a result, the signal transit time through the two filters is approximately the same length, so that delay differences in the filters of the two signal paths need not be taken into account.

Das Filter 6 weist einen ersten Ausgang und einen zweiten Ausgang auf, der mit einer Steuervorrichtung 7 gekoppelt ist. Die Steuervorrichtung 7 entscheidet über den genauen Umschaltzeitpunkt für eine Änderung der Filterbandbreite. Zur Entscheidungsfindung benötigt die Steuervorrichtung 7 eine gewisse Zeit. Aus diesem Grund ist im ersten Signalpfad das Filter 5 eingangsseitig mit einem Verzögerungsglied 4 verbunden. Das Verzögerungsglied 4 verzögert ein am Eingang 2 anliegendes Signal um mindestens die Zeitspanne, welche die Steuerschaltung 7 für die Entscheidungsfindung benötigt. Das Verzögerungsglied 4 kann auch dafür benutzt werden, Laufzeitunterschiede aufgrund verschiedener Implementierungen der Filter im ersten und zweiten Signalpfad zu kompensieren.The filter 6 has a first output and a second output connected to a control device 7 is coupled. The control device 7 decides on the exact switching time for a change in the filter bandwidth. For decision making, the control device needs 7 a certain time. For this reason, the filter is in the first signal path 5 on the input side with a delay element 4 connected. The delay element 4 Delays one at the entrance 2 applied signal by at least the time that the control circuit 7 needed for decision-making. The delay element 4 can also be used to compensate for skews due to different implementations of the filters in the first and second signal paths.

Ein geeigneter Zeitpunkt für eine Umschaltung der Filterbandbreite ist für die angegebene Struktur im Signalpfad 1 dann gegeben, wenn ein am Eingang 52 des Filters 5 anliegende Signal einen Extremwert, das heißt ein lokales Minimum beziehungsweise ein lokales Maximum erreicht. Ein solches Minimum beziehungsweise Maximum liegt dann vor, wenn die Ableitung der Signalfunktion ihr Vorzeichen wechselt. Mit anderen Worten liegt im Ausführungsbeispiel gemäß 1A ein Extremwert eines Eingangssignals dann vor, wenn sich die Steigung von positiven Werten zu negativen Werten oder umgekehrt ändert und so ihr Vorzeichen wechselt. Die Steigung eines digitalen Signals ergibt sich durch eine Differenz zweiter aufeinander folgender Werte.A suitable time for switching the filter bandwidth is for the given structure in the signal path 1 then given if one at the entrance 52 of the filter 5 applied signal reaches an extreme value, that is, a local minimum or a local maximum. Such a minimum or maximum is present when the derivative of the signal function changes its sign. In other words, according to the exemplary embodiment 1A An extreme value of an input signal then occurs when the slope changes from positive values to negative values or vice versa and thus changes its sign. The slope of a digital signal results from a difference of second consecutive values.

8 zeigt ein Zeit-Amplitudendiagramm zur näheren Erläuterung. Das von einem Analog/Digitalwandler abgegebene Signal ist wert- und zeitdiskret. Eine Umwandlung erfolgt durch Abtasten des analogen Signals zu bestimmten Zeitpunkten und Abgabe eines digitalen Wertes, welcher der abgetasteten Amplitude entspricht. Die Abgabe der Signale erfolgt vom Analog/Digitalwandler immer zu Zeitpunkten TS. Der Wert der abgegebenen digitalen Signale kann nur bestimmte vorgegebene Werte annehmen und entspricht dem Wert des analogen Signals zu dem Abtastzeitpunkt. 8th shows a time-amplitude diagram for further explanation. The signal output by an analogue / digital converter is value and time discrete. A conversion is done by sampling the analog signal at certain times and outputting a digital value corresponding to the sampled amplitude. The output of the signals from the analog / digital converter always at times TS. The value of the output digital signals can only assume certain predetermined values and corresponds to the value of the analog signal at the sampling instant.

In der hier dargestellten Kurve bildet beispielsweise der Wert SP5 zum Abtastzeitpunkt TS1 bezogen auf einen Referenzwert 0 ein lokales Minimum. Das Minimum stellt einen Extremwert dar. Zur Ermittlung dieses Extremwertes ist erfindungsgemäß vorgesehen, die Differenz zwischen zwei Werten zu bilden. So wird die Differenz zwischen einem Wert und dem vorangegangenen oder auch dem nachfolgenden Abtastwert gebildet.In The curve shown here, for example, forms the value SP5 at the sampling time TS1 relative to a reference value 0 a local Minimum. The minimum represents an extreme value. To determine this extreme value is provided according to the invention, the difference to form between two values. So, the difference between one Value and the previous or subsequent sample educated.

Im vorliegenden Ausführungsbeispiel ist der Abtastzeitpunkt TS2 jünger als der Abtastzeitpunkt TS1, der wiederum jünger als der Abtastzeitpunkt TS0 ist. Zur Detektion des Extremwertes wird von dem diskreten Signal SP6 das diskrete Signal SP5 abgezogen. Allgemein gilt somit für die Differenz X_K zweier Werte XK = out(K) – out(K – 1). In the present embodiment, the Sampling time TS2 younger than the sampling time TS1, which in turn is younger than the sampling time TS0. In order to detect the extreme value, the discrete signal SP5 is subtracted from the discrete signal SP6. In general, therefore, the difference X _{K of} two values applies X K = out (K) - out (K - 1).

Im vorliegenden Ausführungsbeispiel gilt für die diskreten Signale SP5 und SP6 demnach X = (–5) – (–7) = 2. Ebenso gilt für das nachfolgende Signalpaar SP5 und SP4: XK+1 = (–7) – (–5) = –2. In the present exemplary embodiment, therefore, for the discrete signals SP5 and SP6, X = (-5) - (-7) = 2. The following also applies to the following signal pair SP5 and SP4: X K + 1 = (-7) - (-5) = -2.

Daraus ergibt sich, dass das Vorzeichen des Differenzergebnisses X_K unterschiedlich zu dem Ergebnis X_K-1 ist. Bei einer Detektion eines solchen Vorzeichenwechsels liegt demzufolge ein Extremwert vor. Das hier erörterte Beispiel stellt eine Möglichkeit zur Detektion eines Extremwertes dar. Grundsätzlich wird ein erster Wert zu einem Zeitpunkt mit dem vorhergehenden und dem nachfolgenden Wert verglichen. Ist der erste Wert größer oder kleiner als die beiden benachbarten Werte, liegt ein Maximum bzw. ein Minimum vor. Es wird als die Steigung in Form der Differenz zweier benachbarter Werte ausgewertet und eine Änderung im Vorzeichen der Steigung detektiert.It follows that the sign of the difference result X _{K is} different from the result X _K-1 . Upon detection of such a sign change, therefore, there is an extreme value. The example discussed here represents a possibility for detecting an extreme value. Basically, a first value at a time is compared with the preceding and the following value. If the first value is greater or less than the two adjacent values, there is a maximum or a minimum. It is evaluated as the slope in the form of the difference between two adjacent values and a change in the sign of the slope is detected.

Der in 1A dargestellte zweite Signalpfad mit dem Filter 6 und der Steuerschaltung 7 ist zur Detektion dieser Extremwerte ausgebildet. Dazu enthält der Filter den Ausgang 61 zur Abgabe eines Wertes out(K – 1) und den Ausgang 62 zur Abgabe eines Wertes -out(K) zum nächsten Abtastzeitpunkt. Die Variable K steht dabei für den jeweiligen Abtastzeitpunkt. Das Ausgangssignal am Ausgang 61 ist somit immer um die Dauer eines Abtastzeitpunktes zeitlich gegenüber dem Ausgangssignal am Ausgang 62 verschoben. Die beiden Werte werden durch das Summierglied 71 der Steuerschaltung 7 addiert. Dabei wird die Summe der beiden Werte out(K – 1) und -out(K) gebildet.The in 1A illustrated second signal path with the filter 6 and the control circuit 7 is designed to detect these extreme values. For this, the filter contains the output 61 to give a value out (K - 1) and the output 62 for outputting a value -out (K) at the next sampling time. The variable K stands for the respective sampling time. The output signal at the output 61 is therefore always about the duration of a sampling time with respect to the output signal at the output 62 postponed. The two values are determined by the summing element 71 the control circuit 7 added. In this case, the sum of the two values out (K-1) and -out (K) is formed.

Die Summe wird einer Verzögerungsschaltung 72 zugeführt, die das Signal um die Dauer zweier aufeinanderfolgender Abtastzeitpunkte verzögert. Ausgangsseitig ist die Verzögerungsschaltung mit einer weiteren Anordnung 73 verbunden. Die Anordnung 73 dient zur Reduktion des digitalen Wertes auf das Vorzeichen. Das Vorzeichen der Summe kann beispielsweise in der ersten Bitstelle, dem ”Most Significant Bit” (MSB) kodiert sein. Je nach Vorzeichen enthält dieses den Wert 0 oder 1. Das ”Most Significant Bit” wird einem Antivalenzgatter 74 zugeführt, das als XOR-Gatter bezeichnet wird.The sum becomes a delay circuit 72 which delays the signal by the duration of two successive sampling times. On the output side, the delay circuit with a further arrangement 73 connected. The order 73 serves to reduce the digital value to the sign. The sign of the sum can be coded, for example, in the first bit position, the "Most Significant Bit" (MSB). Depending on the sign this contains the value 0 or 1. The "Most Significant Bit" is an antivalence gate 74 supplied, which is referred to as XOR gate.

Stimmen das Vorzeichen des um einen Abtastzeitpunkt verzögerten Wertes nicht mit dem Vorzeichen des darauffolgenden Wertes überein, so liegt ein Extremwert vor und das Antivalenzgatter 74 erzeugt ein Steuersignal zur Bandbreitenumschaltung. Dieses Steuersignal wird am Stelleingang 51 des digitalen Filters 5 angelegt. Somit gibt das Antivalenzgatter 74 den bestmöglichen Zeitpunkt für einen Umschaltvorgang der Filterbandbreite an.If the sign of the value delayed by one sampling time does not agree with the sign of the subsequent value, then there is an extreme value and the antivalence gate 74 generates a control signal for bandwidth switching. This control signal is at the control input 51 of the digital filter 5 created. Thus, the antivalence gate gives 74 the best possible time for a switching operation of the filter bandwidth.

2 zeigt ein Ausführungsbeispiel des digitalen Filters 5. Das digitale Filter weist ein erstes Verzögerungsglied 57 auf, das eingangsseitig mit dem Eingang 52 und ausgangsseitig mit einem ersten Summierglied 54 verbunden ist. Der Ausgang des Summiergliedes 54 führt an einen ersten Eingang eines Summiergliedes 55. Am zweiten Eingang des Summiergliedes 55 ist ein Rückführungspfad 56 angeschlossen. Eingangsseitig ist der Rückführungspfad 56 mit dem Ausgang des Summiergliedes 55 und dem Ausgang des Filters 53 verbunden. Der Rückführungspfad enthält die Elemente zur Bildung eines Hochpasses zur Unterdrückung des Gleichsignalanteils. Der Eingang des Rückführungspfads ist mit einem weiteren Verzögerungsglied 58 gebildet. 2 shows an embodiment of the digital filter 5 , The digital filter has a first delay element 57 on, the input side with the input 52 and on the output side with a first summing element 54 connected is. The output of the summing element 54 leads to a first input of a summing element 55 , At the second input of the summing element 55 is a return path 56 connected. On the input side is the return path 56 with the output of the summing element 55 and the output of the filter 53 connected. The feedback path includes the elements for forming a high pass to suppress the DC signal component. The input of the feedback path is connected to another delay element 58 educated.

Ausgangsseitig ist das Verzögerungsglied 58 mit einem Summierglied 561 und einem Eingang eines Schieberegisters 59 verbunden. Der Ausgang des Schieberegisters 592 ist an den zweiten Eingang des Summiergliedes 561 angeschlossen. Das Summierglied bildet eine Differenz zwischen den vom Verzögerungsglied 58 und dem Schieberegister 59 abgegebenen Signal. Ausgangsseitig ist das Summierglied 561 mit dem zweiten Eingang des Summiergliedes 55 verbunden. Die Verzögerungsglieder 57 und 58 verzögern die eingangsseitig anliegenden Signale um die Dauer zweier aufeinanderfolgender Abtastzeitpunktes. Das Schieberegister 59 weist eine Anzahl Schieberegisterzellen auf, wobei die Anzahl s der Schieberegisterzellen die Filterbandbreite des digitalen Filters vorgibt.On the output side is the delay element 58 with a summing element 561 and an input of a shift register 59 connected. The output of the shift register 592 is to the second input of the summing element 561 connected. The summer forms a difference between those of the delay element 58 and the shift register 59 delivered signal. On the output side is the summing element 561 with the second input of the summing element 55 connected. The delay elements 57 and 58 delay the signals applied to the input by the duration of two consecutive sampling time. The shift register 59 has a number of shift register cells, wherein the number s of the shift register cells specifies the filter bandwidth of the digital filter.

In 4 ist ein solches Schieberegister dargestellt. Es enthält eine Anzahl Schieberegisterzellen 592, 593 bis 595, die als taktflankengesteuerte Flip-Flops ausgebildet sind. Der Dateneingang 1D des ersten Flip-Flops 592 bildet den Eingang 591 des Schieberegisters 59. Ausgangsseitig ist das erste Flip-Flop 592 mit dem Dateneingang 1D des zweiten Flip-Flops 593 verbunden. Gleiches gilt für die Flip-Flips 594 und 595. Zwischen dem Ausgang des Flip-Flops 593 und dem Dateneingang des dritten Flip-Flops 594 ist ein Abgriff Q2 vorgesehen. Dieser führt an eine Schalteinrichtung 596, die in ei nem ersten Schaltzustand den Abgriff Q2 mit dem Ausgang des Schieberegisters 592 verbindet. In einem zweiten Schaltzustand verbindet sie den Ausgang Q4 des vierten Flip-Flops 595 mit dem Ausgang 592 des Schieberegisters. Der Schaltzustand wird dabei über das Stellsignal am Eingang 51 eingestellt. Dadurch wird eine unterschiedliche Laufzeit des Signals durch das Schieberegister und damit eine unterschiedliche Schieberegisterlänge erreicht. Die Anzahl der wirksam vor den Ausgang 592 geschalteten Flip-Flops ergibt die Schieberegisterlänge s. Die Flip-Flops sind taktgesteuert, wobei eine Periode des Taktsignals CLK der Zeitdauer zwischen zwei Abtastzeitpunkten entspricht.In 4 such a shift register is shown. It contains a number of shift register cells 592 . 593 to 595 , which are designed as clock edge-controlled flip-flops. The data input 1D of the first flip-flop 592 forms the entrance 591 of the shift register 59 , The output side is the first flip-flop 592 with the data input 1D of the second flip-flop 593 connected. The same applies to the flip-flips 594 and 595 , Between the output of the flip-flop 593 and the data input of the third flip-flop 594 a tap Q2 is provided. This leads to a switching device 596 in a first switching state, the tap Q2 with the output of the shift register 592 combines. In a second switching state, it connects the output Q4 of the fourth flip-flop 595 with the exit 592 of the shift register. The switching state is via the actuating signal at the input 51 set. Thereby a different transit time of the signal is achieved by the shift register and thus a different shift register length. The number of effective before the output 592 switched flip-flops gives the shift register length s. The flip-flops are clock-controlled, with one period of the clock signal CLK corresponding to the time duration between two sampling instants.

3 zeigt ein Ausführungsbeispiel des zweiten digitalen Filters 6 welches in ähnlicher Weise wie das erste digitale Filter 5 aufgebaut ist. Funktions- beziehungsweise wirkungsgleiche Bauelemente tragen die gleichen Bezugszeichen. Im Rückkopplungspfad 66 des zweiten digitalen Filters ist ebenfalls ein Schieberegister 69 vorgesehen. Dieses enthält jedoch nicht mehr einen Stelleingang zur Einstellung der Länge, sondern ein Schieberegister fester Länge. Bevorzugt ist die Schieberegisterlänge des Schieberegisters 69 gleich einer der beiden Längen des Schieberegisters 59 im ersten digitalen Filter. Im Ausführungsbeispiel sollte demnach das Schieberegister 69 entweder zwei oder vier taktflankengesteuerte Flip-Flops enthalten. Zwischen Eingang des Schieberegisters 69 und Ausgang des Verzögerungsgliedes 58 ist nun ein Abgriff vorgesehen, der an den Ausgang 61 angeschlossen ist. An diesem Ausgang 61 ist ein Wert abgreifbar, der gegenüber dem am Ausgang 62 abgreifbaren Wert um die Dauer zweier auteinanderfolgender Abtastzeitpunkte verzögert ist. 3 shows an embodiment of the second digital filter 6 which is similar to the first digital filter 5 is constructed. Functionally or functionally identical components carry the same reference numerals. In the feedback path 66 the second digital filter is also a shift register 69 intended. However, this no longer contains a control input for setting the length, but a shift register fixed length. The shift register length of the shift register is preferred 69 equal to one of the two lengths of the shift register 59 in the first digital filter. In the embodiment should therefore the shift register 69 either two or four clock edge-controlled flip-flops included. Between input of the shift register 69 and output of the delay element 58 now a tap is provided, which is connected to the output 61 connected. At this exit 61 is a value tapped, compared to the output 62 can be tapped off by the duration of two successive sampling times.

5 zeigt ein Zeit-Amplitudendiagramm für ein Ausgangssignal der erfindungsgemäßen Filteranordnung. In der oberen Teilkurve des Diagramms ist der zeitliche Verlauf des eingangsseitig anliegenden Analogsignals dargestellt. Dieses wird in einem Analog/Digitalwandler abgetastet und anschließend gefiltert. Die am Ausgang der erfindungsgemäßen Digitalfilteranordnung abgreifbaren Signale ergeben die untere Teilkurve. Zur einfachen Übersicht sind die Kreuzpunkte miteinander verbunden. Ein Umschaltzeitpunkt der Filterbandbreite erfolgt nach 50 Mikrosekunden. Deutlich zu erkennen ist die sehr stark reduzierte und schnell abklingende Sprungantwort der erfindungsgemäßen Digitalfilteranordnung im Ausgangssignal, das durch die untere Teilkurve dargestellt ist. 5 shows a time-amplitude diagram for an output signal of the filter arrangement according to the invention. In the upper part curve of the diagram, the time profile of the input-side analog signal is shown. This is sampled in an analog / digital converter and then filtered. The signals which can be tapped off at the output of the digital filter arrangement according to the invention give the lower part curve. For a simple overview, the cross points are connected to each other. A switching time of the filter bandwidth occurs after 50 microseconds. Clearly visible is the very greatly reduced and rapidly decaying step response of the digital filter arrangement according to the invention in the output signal, which is represented by the lower part curve.

Durch die erfindungsgemäße Anordnung wird der genaue Zeitpunkt eines Umschaltvorgangs einer Filterbandbreite eines digitalen Filters ermittelt. Die Sprungantwort des Filters wird somit verringert. Die Bestimmungen des Umschaltzeitpunktes erfolgt durch Detektion eines Extremwertes beziehungsweise eines Nulldurchgangs im eingangsseitig anliegenden Signal. Die zeitliche Dauer für die Verarbeitung dieser Detektion wird durch eine eingangsseitig dem digitalen Filter vorgeschaltete Verzögerungsschaltung berücksichtigt. Durch die erfindungsgemäße Anordnung werden Fehler in der späteren Signalverarbeitungskette und im Besonderen in einer Demodulation reduziert. Bei zeitschlitzbasierten Verfahren lässt sich so eine Reduktion des Stromverbrauchs erreichen, da die Einschwenkzeit des Filters reduziert beziehungsweise eine nachgeschaltete Demodulationsanordnung frühzeitiger aktiviert werden kann.By the arrangement according to the invention is the exact time of switching a filter bandwidth a digital filter determined. The step response of the filter is thus reduced. The provisions of the switching time takes place by detection of an extreme value or a Zero crossing in the input signal. The temporal Duration for the processing of this detection is by an input side considered delay circuit upstream of the digital filter. By the arrangement according to the invention will be mistakes in the later Signal processing chain and in particular in a demodulation reduced. Time-slot-based methods allow such a reduction of power consumption, since the Einschwenkzeit of the filter reduced or a downstream demodulation early can be activated.

11: DigitalfilteranordnungDigital filter arrangement
22: Signaleingangsignal input
33: Signalausgangsignal output
4, 57, 58, 724, 57, 58, 72: Verzögerungsglieddelay
5, 65, 6: digitale Filterdigital filter
77: Steuerschaltungcontrol circuit
1111: Demodulatordemodulator
1313: Analog/DigitalwandlerAnalog / digital converter
1414: I/Q-Demodulator, FrequenzmischerI / Q demodulator, frequency mixer
1515: Antenneantenna
5151: Stelleingangcontrol input
54, 55, 561, 7154 55, 561, 71: Summiergliedsumming
592, 593, 594, 595592, 593, 594, 595: Flip-FlopsFlip-flops
596596: Schalterswitch
56, 6656 66: RückkopplungspfadFeedback path
7474: AntivalenzgatterXOR gates
75, 7675, 76: Eingangentrance
SP1, SP2, ..., SP6SP1 SP2, ..., SP6: diskrete Wertediscreet values
TS0, TS1, TS2TS0 TS1, TS2: Abtastzeitpunktesampling

Claims

Digital filter arrangement comprising: - a signal input ( 2 ) configured to supply a discrete-value signal; A signal output ( 3 ) configured to output a discrete-value signal; A first signal path with a first digital filter ( 5 ), which is formed with at least two adjustable filter bandwidths, which has a setting input ( 51 ) for adjusting one of the at least two filter bandwidths and between the signal input ( 2 ) and the signal output ( 3 ) is switched; A second signal path associated with the signal input ( 2 ), the second signal path having a second digital filter ( 6 ) and a control circuit ( 7 ), the output side with the setting input ( 51 ) of the first filter ( 5 ) is coupled; where - the first digital filter ( 5 ) a feedback path ( 56 ) with a shift register ( 59 ) having the setting input ( 51 ) for setting the register length; The second digital filter ( 6 ) for delivering a first signal to a first output ( 62 ) and a time delayed second signal to the second signal to a second output ( 61 ) is trained; The control circuit ( 7 ) a first input ( 76 ) connected to the first output ( 62 ) and one second input ( 75 ) connected to the second output ( 61 ) and for delivering an actuating signal to the setting input ( 51 ) is formed depending on the input side applied signals.

Digital filter arrangement according to Claim 1, characterized by a delay element ( 4 ) that in the first signal path the first digital filter ( 5 ) is connected upstream.

Digital filter arrangement according to claim 2, characterized in that the delay element ( 4 ) comprises a delay derived from a period of signal processing in the second signal path.

Digital filter arrangement according to one of Claims 1 to 3, characterized in that the shift register ( 59 ) in the feedback path ( 56 ) a delay element ( 58 ) and between the delay element ( 58 ) and shift registers ( 59 ) a tap is provided which is connected to a first input of a summing element ( 561 ), wherein a second input of the summing element ( 561 ) with an output ( 592 ) of the shift register ( 59 ) connected is.

Digital filter arrangement according to one of Claims 1 to 4, characterized in that the shift register ( 59 ) a number of series-connected flip-flops ( 592 . 593 . 594 . 595 ), and a data output (Q2) of a first flip-flop ( 593 ) and a data output (Q4) of at least one second flip-flop ( 595 ) with the output ( 592 ) of the shift register ( 59 ) are coupled.

Digital filter arrangement according to one of Claims 1 to 5, characterized in that the shift register ( 59 ) a switch ( 596 ), which is formed, depending on a signal at the setting input ( 51 ) assume one of at least two ingestible switching states.

Digital filter arrangement according to one of Claims 1 to 6, characterized in that the second digital filter ( 6 ) a feedback path ( 66 ) with delay element ( 58 ) and a downstream shift register ( 69 ), wherein between shift registers ( 69 ) and delay element ( 58 ) a tap is provided, the second output ( 61 ) of the second digital filter ( 6 ).

Digital filter arrangement according to one of Claims 1 to 7, characterized in that the control circuit ( 7 ) is designed to emit an actuating signal at the control output upon detection of an extreme value of signals present on the input side.

Digital filter arrangement according to one of Claims 1 to 8, characterized in that the control circuit ( 7 ) a summing element ( 71 ), the input side with the first and the second input ( 76 . 75 ) is connected to form a difference on the input side applied signals.

Digital filter arrangement according to one of Claims 1 to 9, characterized in that the control circuit ( 7 ) an antivalence gate ( 74 ) that the input side with the first and the second input ( 76 . 75 ) is coupled.

Use of the digital filter arrangement after a the claims 1 to 10 in a receiver path for radio signals according to a mobile radio standard using a time slot method is working.

Use according to claim 11 in a receiver for radio signals according to at least one of the following mobile radio standards: GSM, WCDMA-TDD, Bluetooth, 802.11.

A method of controlling a switching time in a digital filter, comprising the steps of: - providing a digital filter ( 5 ) with a first and a second filter bandwidth, the digital filter ( 5 ) a feedback path ( 56 ) having a register register (with respect to a register length adjustable shift register ( 59 ) having; - Setting the digital filter ( 5 ) with a first filter bandwidth; - Providing a signal that is value and time discrete; - filtering the value and time discrete signal; - Detecting an extreme value in the filtered value and time discrete signal; - Switching the filter bandwidth by changing the register length in response to a detection of the extreme value.

Method according to claim 13, characterized, that the step of detecting comprises the steps of: - Determine a slope of the value and time discrete signal; - Detect a change of sign of the slope.

Method according to claim 13, characterized, that the step of detecting comprises the step of: - Determine, whether a first value (SP5) of the discrete-time and discrete-value signal is greater than or equal to smaller than a previous second value (SP4) and subsequent third value (SP6) is.

Method according to one of claims 13 to 15, characterized in that the step of detecting comprises the steps of: Determining a first value of the value and time discrete signal at a first sampling time; Determining a second value of the value and time discrete signal at a second sampling time subsequent to the first sampling time; - forming a difference of the first and the second value.

Method according to one of claims 13 to 16, thereby marked that the step of filtering comprises the step of: - delaying the value- and time-discrete signal by a delay time before filtering, the delay time at least the time is the for needed the step of detecting becomes.