DE102004059651A1 - Crystalline layer on a Si substrate, is formed by epitaxial precipitation on a porous region of the substrate - Google Patents

Crystalline layer on a Si substrate, is formed by epitaxial precipitation on a porous region of the substrate Download PDF

Info

Publication number
DE102004059651A1
DE102004059651A1 DE200410059651 DE102004059651A DE102004059651A1 DE 102004059651 A1 DE102004059651 A1 DE 102004059651A1 DE 200410059651 DE200410059651 DE 200410059651 DE 102004059651 A DE102004059651 A DE 102004059651A DE 102004059651 A1 DE102004059651 A1 DE 102004059651A1
Authority
DE
Germany
Prior art keywords
substrate
crystalline layer
porous region
porous
gan
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE200410059651
Other languages
German (de)
Inventor
Franz Laermer
Silvia KRONMÜLLER
Ralf Reichenbach
Ando Feyh
Armin Dadgar
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Robert Bosch GmbH
Original Assignee
Robert Bosch GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Robert Bosch GmbH filed Critical Robert Bosch GmbH
Priority to DE200410059651 priority Critical patent/DE102004059651A1/en
Priority to ITMI20052309 priority patent/ITMI20052309A1/en
Priority to FR0553768A priority patent/FR2879346A1/en
Publication of DE102004059651A1 publication Critical patent/DE102004059651A1/en
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/0245—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02428—Structure
    • H01L21/0243—Surface structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02513—Microstructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides

Abstract

A process for forming a crystalline layer (2) composed of a semiconductor compound on a Si substrate comprises epitaxial precipitation. The substrate is formed with a surface that has a porous region (1). The crystalline layer is formed on the porous region.

Description

Stand der TechnikState of the art

Die Erfindung betrifft ein Verfahren zur Bildung einer kristallinen Schicht aus einer Halbleiter-Verbindung auf einem Silizium-Substrat mittels epitaktischer Abscheidung und deren Verwendung auf einem zweiten Substrat.The The invention relates to a process for the formation of a crystalline Layer of a semiconductor compound on a silicon substrate by epitaxial deposition and their use on one second substrate.

Kristalline Halbleiter-Verbindungen besitzen ein großes Anwendungspotential in vielen technischen Bereichen. So zeigen etwa Halbleiter-Verbindungen der Gruppe III-Nitride, also binäre Halbleiter mit einem Element aus der III. Gruppe und Nitrid, interessante physikalische und chemische Eigenschaften, für die bereits erste Anwendungen oder konkrete Ansätze zukünftiger Anwendungen vorliegen.crystalline Semiconductor connections have great application potential in many technical areas. For example, semiconductor compounds show that the group III nitrides, ie binary Semiconductor with an element from the III. Group and nitride, interesting physical and chemical properties, for the first applications already or concrete approaches future Applications exist.

Neben Bornitrid (BN), Aluminiumnitrid (AlN) und Indiumnitrid (InN) ist Galliumnitrid (GaN) ein vielversprechender Kandidat für verschiedene Einsatzgebiete: Mit GaN als Basismaterial sind im Bereich optoelektronischer Bauelemente bereits sowohl Leuchtdioden (LED, „Light Emitting Diode") als auch Laserdioden im grün-blauen Spektralbereich realisiert. Ermöglicht wird diese Technologie durch die Bandstruktur des Materials. GaN ist ein direkter Halbleiter mit einer relativ großen Bandlücke von Eg = 3,4 eV. Unter einem direktem Halbleiter wird ein Halbleiter verstanden, bei dem das Energieminimum des Leitungsbandes und das Energiemaximum des Valenzbandes gleiche Wellenvektoren aufweisen. Durch die Entwicklung von blau emittierenden Laserdioden und deren Einsatz als beispielsweise Ausleseeinheit optischer Speichermedien wie DVDs (Digital Versatile Disk) kann die Speicherdichte aufgrund der besseren Fokussierbarkeit des kurzwelligeren Lichtes stark gesteigert werden.In addition to boron nitride (BN), aluminum nitride (AlN) and indium nitride (InN), gallium nitride (GaN) is a promising candidate for various applications: With GaN as the base material, light emitting diodes (LED, "Light Emitting Diode") are already used in the field of optoelectronic components This technology is made possible by the band structure of the material GaN is a direct semiconductor with a relatively large bandgap of E g = 3.4 eV A direct semiconductor is understood to mean a semiconductor in which the energy minimum Due to the development of blue-emitting laser diodes and their use as readout unit optical storage media such as DVDs (Digital Versatile Disk), the storage density can be greatly increased due to the better focusability of the shorter wavelength light.

Ein weiterer Vorteil des Halbleiters GaN im Vergleich mit bisher weit verbreiteten III-V-Halbleitern wie GaAs oder InP ergibt sich aus der hexagonalen Wurtzitstruktur seines Kristalls, die unter Normalbedingungen die thermodynamisch stabilste Kristallisationsform von GaN darstellt. Durch die Wurtzitstruktur stellen sich starke innere piezoelektrische Felder ein. Zusammen mit einer hohen chemischen Inertheit und einer extremen Temperaturbeständigkeit bietet die piezoelektrische Eigenschaft des Materials eine gute Basis für eine Anwendung im Bereich von „harsh-environment"-Sensoren, also für Sensoren, die in einer rauen Umgebung eingesetzt werden. Dazu zählen beispielsweise Gassensoren im Abgasbereich, in dem Temperaturen von typischerweise über 300°C bis 800°C herrschen. In DE-100 32 063 C2 und DE-100 31 549 C2 wird jeweils ein Gassensor mit Halbleiterschichten aus einem Material der „Gruppe III-Nitrid"-Verbindungen vorgeschlagen.One further advantage of the semiconductor GaN in comparison with far so far widespread III-V semiconductors such as GaAs or InP results the hexagonal wurtzite structure of its crystal under normal conditions represents the thermodynamically most stable crystallization form of GaN. The wurtzite structure produces strong internal piezoelectric structures Fields. Together with a high chemical inertness and a extreme temperature resistance The piezoelectric property of the material provides a good base for one Application in the field of "harsh-environment" sensors, ie for sensors, which are used in a harsh environment. These include, for example Gas sensors in the exhaust gas area, in which temperatures of typically over 300 ° C to 800 ° C prevail. In DE-100 32 063 C2 and DE-100 31 549 C2, a gas sensor is used in each case proposed with semiconductor layers of a material of the "group III-nitride" compounds.

Auch erlaubt das GaN einen Einsatz im Bereich der Hochfrequenz- und Hochleistungselektronik. Schnellere Leistungstransistoren und -schaltungen als herkömmliche Lösungen werden grundsätzlich ermöglicht.Also allows the GaN a use in the field of high-frequency and high-power electronics. Faster power transistors and circuits than conventional ones solutions be basically allows.

Schließlich ist GaN ein biokompatibles Material, so dass auch eine Anwendung in der „in vivo"-Sensorik ermöglicht wird.Finally is GaN is a biocompatible material, so also an application in the "in vivo "sensor technology is enabled.

Eine wesentliche Schwierigkeit für die genannten Anwendungen besteht jedoch in der besonderen Herausforderung, qualitativ hochwertige Kristalle, insbesondere GaN-Kristalle, auf großflächige Substrate preiswert herzustellen. Es steht nämlich für eine epitaktische Abscheidung des Kristalls kein arteigenes Substratmaterial zur Verfügung. Eine Homo-Epitaxie, bei der das Substrat und die abgeschiedene Schicht aus gleichem Material besteht, ist also nicht möglich. Die Kristalle werden daher üblicherweise auf Fremdsubstrate abgeschieden, was zu hohen Versetzungsdichten und einer geringeren Lebensdauer der daraus hergestellten Bauteile führt. Als Fremdsubstrate dienen bei einer epitaktischen Abscheidung einer GaN-Schicht mittels MOCVD („Metal Organic Chemical Vapor Deposition")-Verfahren vorzugsweise Siliziumcarbid (SiC) oder Saphir. Diese Substrate sind jedoch relativ teuer und schwierig in der Handhabung, und in der Regel kommen nur kleinflächige, z. B. 2-Zoll-, Substrate in Betracht.A substantial difficulty for However, these applications have the special challenge of high quality crystals, especially GaN crystals large area substrates inexpensive to produce. It stands for an epitaxial deposition of the crystal, no particular substrate material available. A Homo epitaxy, at the substrate and the deposited layer of the same material exists, so it is not possible. The crystals therefore become common deposited on foreign substrates, resulting in high dislocation densities and a shorter life of the components made therefrom leads. When Foreign substrates are used in an epitaxial deposition of a GaN layer using MOCVD ("Metal Organic Chemical Vapor Deposition ") - Process preferably silicon carbide (SiC) or sapphire. However, these substrates are relatively expensive and difficult to handle, and usually come only small-scale, z. As 2-inch, substrates into consideration.

Daneben sind epitaktische Abscheidungen von GaN auf (111)-Silizium-Substrate bekannt. Silizium (Si) hat zunächst den Vorteil gegenüber SiC oder Saphir, wesentlich preiswerter und nicht auf 2-Zoll-Substrate beschränkt zu sein. So wird in der DE-100 62 044 A1 u. a. vorgeschlagen, zur Herstellung eines pH-Wert-empfindlichen Sensors Schichten aus Gruppe III-Nitriden auf (111)-Si aufzuwachsen. Andererseits hat Silizium jedoch den Nachteil, eine größere Gitterfehlpassung zu GaN von 17 % gegenüber SiC oder Saphir mit jeweils 3,5 bzw. 16,9 % Fehlanpassung aufzuweisen. Durch Fehlanpassungen werden sehr hohe Anpassungsversetzungsdichten erzeugt. Zwar lässt sich ein Teil dieser Versetzungen in der kristallinen Schicht durch Rekombination mit zunehmender Schichtdicke oder durch Verwendung von zusätzlichen Pufferschichten deutlich reduzieren, aber dadurch werden Schichtdicken von etwas über 4 μm erforderlich. Bei einer solch großen Schichtdicke und einer MOCVD-Prozesstemperatur von über 1000°C nimmt die integrale Schichtspannung aus der thermischen Fehlanpassung stark zu, üblicherweise bis zu 0,7 GPa/μm. Aufgrund dieser thermisch induzierten hohen Schichtspannung reißen die GaN-Schichten häufig während des anschließenden Abkühlvorgangs vom Si-Substrat ab und/oder es bilden sich Risse in der GaN-Schicht aus. Die so maximal erzielbare Schichtdicke bewegt sich daher nur im Bereich von etwas unter 1 μm.In addition, epitaxial depositions of GaN on (111) silicon substrates are known. Silicon (Si) initially has the advantage over SiC or sapphire, being much cheaper and not limited to 2-inch substrates. For example, in DE-100 62 044 A1 it is proposed to grow layers of Group III nitrides to (111) -Si to produce a pH-sensitive sensor. On the other hand, however, silicon has the disadvantage of exhibiting a larger GaN lattice mismatch of 17% over SiC or sapphire with 3.5 and 16.9% mismatch, respectively. Mismatching produces very high matching dislocation densities. Although a portion of these dislocations in the crystalline layer can be significantly reduced by recombination with increasing layer thickness or by using additional buffer layers, but this layer thicknesses of just over 4 microns are required. With such a large film thickness and a MOCVD process temperature in excess of 1000 ° C, the integral film stress from the thermal mismatch greatly increases, usually up to 0.7 GPa / μm. Because of this thermally induced high layer stress, the GaN layers frequently break away from the Si substrate during the subsequent cooling process and / or cracks form in the GaN layer out. The maximum achievable layer thickness thus moves only in the range of just below 1 micron.

Vorteile der ErfindungAdvantages of invention

Mit dem erfindungsgemäßen Verfahren zur Bildung einer kristallinen Schicht aus einer Halbleiter-Verbindung auf einem Silizium-Substrat wird ein epitaktisches Wachsen einer qualitativ hochwertigen Schicht auf einem preiswerten Si-Substrat erzielt und somit die zuvor genannten Nachteile aus dem Stand der Technik beseitigt. Auf Pufferschichten kann verzichtet werden. Insbesondere wird dadurch eine Technologie zur großtechnischen Fertigung von kristallinen Halbleiterverbindungen, insbesondere GaN, auf großflächigen Substraten bereitgestellt. Anwendungen der mit dem erfindungsgemäßen Verfahren hergestellten kristallinen Schicht auf einem weiteren Substrat ermöglicht vorteilhaft eine weitere Bearbeitung unter optimal angepassten Bedingungen.With the method according to the invention for forming a crystalline layer of a semiconductor compound on a silicon substrate is an epitaxial growth of a high-quality coating on a low-cost Si substrate and thus the aforementioned disadvantages of the prior art eliminated. On buffer layers can be dispensed with. Especially This is a technology for large-scale production of crystalline semiconductor compounds, in particular GaN, on large-area substrates provided. Applications of produced by the method according to the invention crystalline layer on another substrate allows advantageous further processing under optimally adapted conditions.

Vorteilhafte Weiterbildungen des erfindungsgemäßen Verfahrens sind in den Unteransprüchen angegeben und in der Beschreibung beschrieben.advantageous Further developments of the method according to the invention are in the Subclaims specified and described in the description.

Zeichnungdrawing

Ausführungsbeispiele der Erfindung werden anhand der Zeichnung und der nachfolgenden Beschreibung näher erläutert. Es zeigen:embodiments The invention will be apparent from the drawing and the following Description closer explained. Show it:

1 ein erstes Ausführungsbeispiel des Silizium-Substrates mit einem porösen Bereich, 1 a first embodiment of the silicon substrate with a porous region,

2 ein Silizium-Substrat mit einem porösen Bereich und einer darauf abgeschiedenen, kristallinen Schicht, und 2 a silicon substrate having a porous region and a crystalline layer deposited thereon, and

3 ein zweites Ausführungsbeispiel des Silizium-Substrates mit einem porösen Bereich, der aus zwei Teilbereichen unterschiedlicher Porosität besteht. 3 A second embodiment of the silicon substrate with a porous region consisting of two partial regions of different porosity.

Beschreibung der Ausführungsbeispieledescription the embodiments

Um die aus dem Stand der Technik bekannten Qualitätsprobleme zu beseitigen, die bei epitaktischer Abscheidung von kristallinen Schichten auf einem Siliziumsubstrat aus Gitterfehlanpassungen resultieren, wird vorgeschlagen, als Substratmaterial für die Abscheidung poröses Silizium zu verwenden. Das erfindungsgemäße Verfahren zur Bildung einer kristallinen Schicht aus einer Halbleiter-Verbindung auf einem Si-Substrat mittels epitaktischer Abscheidung umfasst daher zwei Schritte a) und b), wobei im Schritt a) ein Si-Substrat mit zumindest einem an einer Oberfläche des Si-Substrates grenzenden, porösen Bereich bereitgestellt oder hergestellt wird. Anschließend wird im Schritt b) auf dem porösen Bereich des Si-Substrates die kristalline Schicht aufgewachsen. Die kristalline Schicht ist in den Ausführungsbeispielen GaN, kann aber grundsätzlich ein beliebiges Material aus der „Gruppe III-Nitrid"-Verbindung wie BN, AlN oder InN oder eine andere Halbleiter-Verbindung sein. Auch ist ein Mischnitrid aus diesen Elementen möglich, wie beispielsweise XY-Nitrid, wobei X und Y Elemente aus Ga, B, Al oder In darstellen.Around to eliminate the known from the prior art quality problems, the in epitaxial deposition of crystalline layers on one Silicon substrate resulting from lattice mismatches, it is suggested as substrate material for the deposition porous To use silicon. The inventive method for forming a crystalline Layer of a semiconductor compound on a Si substrate by means of epitaxial deposition therefore comprises two steps a) and b), wherein in step a) an Si substrate with at least one adjacent to a surface of the Si substrate, porous region is provided or manufactured. Subsequently, in step b) on the porous one Grown up area of the Si substrate, the crystalline layer. The crystalline layer is GaN, in the embodiments but basically any material from the "Group III nitride" compound such as BN, AlN or InN or another semiconductor compound. Also is a mixed nitride of these elements possible, such as XY nitride, where X and Y are elements of Ga, B, Al or In.

1 zeigt ein erstes Ausführungsbeispiel des einkristallinen Si-Substrates S mit einem porösen Bereich 1. Der poröse Bereich 1 grenzt dabei an einer Oberfläche des Si-Substrates S, so dass eine nachfolgende Abscheidung, wie in 2 dargestellt, einer kristallinen Schicht 2 aus GaN direkt auf dem porösen Bereich 1 möglich ist. 1 shows a first embodiment of the monocrystalline Si substrate S with a porous region 1 , The porous area 1 it borders on a surface of the Si substrate S, so that a subsequent deposition, as in 2 represented, a crystalline layer 2 GaN directly on the porous area 1 is possible.

Der einkristalline, poröse Bereich 1 des Si-Substrates S weist nun vorteilhaft kombinierte Eigenschaften auf: Durch die einkristalline Struktur bietet das Si-Substrat S einerseits gute Aufwachsbedingungen für die nachfolgende Epitaxie-Schicht. Andererseits kann die poröse Struktur des Bereichs 1 im Si-Substrat S die Gitterfehlanpassung deutlich reduzieren und die beim Abkühlvorgang entstehende, thermisch induzierte Spannung aufnehmen und abfangen. Anpassungsversetzungen treten deutlich reduziert auf und führen zu qualitativ hochwertigen Kristallen.The monocrystalline, porous region 1 The Si substrate S now advantageously has combined properties: Due to the monocrystalline structure, the Si substrate S on the one hand offers good growth conditions for the subsequent epitaxial layer. On the other hand, the porous structure of the area 1 significantly reduce the lattice mismatch in Si substrate S and absorb and intercept the thermally induced stress produced during the cooling process. Adjustment dislocations occur significantly reduced and lead to high quality crystals.

Zudem wird durch den porösen Bereich 1 eine gute thermische und elektrische Entkopplung von Schicht- und Substratmaterial gewährleistet, die für zahlreiche Anwendungen wichtig ist. Insbesondere bei HF-Bauelementen mit schnellen Transistoren oberhalb von 8 GHz ist eine gute elektrische Entkoppelung ein wesentliches, die Leistung bestimmendes Merkmal. Der poröse Bereich 1 kann hierfür auch dicker gewählt werden, beispielsweise bis zu 100 μm dick, um den Effekt der elektrischen Entkopplung vom Substratmaterial zu verstärken.In addition, through the porous area 1 ensures a good thermal and electrical decoupling of layer and substrate material, which is important for many applications. Particularly in the case of RF components with fast transistors above 8 GHz, good electrical decoupling is an essential feature that determines the performance. The porous area 1 can be chosen thicker, for example, up to 100 microns thick, to enhance the effect of electrical decoupling from the substrate material.

Bevorzugt weist das Si-Substrat S eine (100)- oder (111)-Kristallorientierung auf. Beide Substrate S sind kommerziell in ausreichenden Mengen preiswert erhältlich. Insbesondere das (111)-Si-Substrat S ermöglicht mit seiner dreizähligen Symmetrie auf der Oberflächenebene eine besonders gute Aufwachsbedingung. Auch großflächige Si-Substrate S wie 6-, 8- oder 12-Zoll-Substrate können dank des erfindungsgemäßen Verfahrens eingesetzt werden. Weiter wird vorgeschlagen, ein n-dotiertes (n+) oder ein p-dotiertes (p+) Si-Substrat S, insbesondere hochdotierte Si-Substrate S mit einem spezifischen Widerstand ρ < 0,1 Ωcm, zu verwenden. Bei nanoporösem Silizium kann die erforderliche Substratdotierung jedoch etwa bei ρ > 1 Ωcm liegen. Im Falle von p-Si ist praktisch keine Eingrenzung der Dotierung vorhanden. Grundsätzlich ist durch die Art und Stärke der Dotierung bei der Bildung von porösen Bereichen eine gezielte Steuerung der Morphologie der Porosität möglich. Wichtig ist, dass bei allen beschriebenen Substrattypen die ursprüngliche Kristallorientierung an der Oberfläche erhalten bleibt und so ein epitaktisches Wachstum einer einkristallinen GaN-Schicht ermöglicht wird. Auch besitzen diese Si-Substrate S eine hohe mechanische Stabilität und können aufgrund einer hohen möglichen Dicke (» 10 μm) ein hohes Mass an aus thermischer Fehlanpassung und dem Wachstumsprozess resultierenden Spannung aufnehmen und abfangen.Preferably, the Si substrate S has a (100) or (111) crystal orientation. Both substrates S are commercially available in sufficient quantities at low cost. In particular, the (111) -Si substrate S, with its threefold symmetry on the surface plane, allows a particularly good growth condition. Large-area Si substrates S such as 6, 8 or 12 inch substrates can also be used thanks to the method according to the invention. It is further proposed to use an n-doped (n + ) or a p-doped (p + ) Si substrate S, in particular highly doped Si substrates S with a specific resistance ρ <0.1 Ωcm. With nanoporous silicon, the required Substratdotie However, approximately at ρ> 1 Ωcm lie. In the case of p-Si, there is virtually no limitation of the doping. In principle, due to the nature and strength of the doping in the formation of porous regions, targeted control of the morphology of the porosity is possible. It is important that the original crystal orientation on the surface is retained for all types of substrate described, thus enabling epitaxial growth of a monocrystalline GaN layer. These Si substrates S also have a high mechanical stability and, due to a high possible thickness (»10 μm), can absorb and absorb a high degree of stress resulting from thermal mismatch and the growth process.

Poröses Silizium und Verfahren zu seiner Herstellung sind an sich in der Literatur bekannt. So sind Beiträge zu porösem Silizium beispielsweise in „Porous silicon: a novel material for microsystems" (Lang et. al., Sens. Act. A 51 (1995), 31-36) oder in „Porous silicon formation mechanismus" (Smith et. al., J. Appl. Phys. 71 (8) 1992, R1–R22) zu finden. Eine Verwendung des porösen Siliziums in einem Halbleiter-Bauelement wird in DE-101 36 164 A1 berichtet.Porous silicon and methods for its preparation are per se in the literature known. So are contributions to porous silicon for example, in "Porous silicon: a novel material for microsystems "(Lang et al., Sens. Act. A 51 (1995), 31-36) or in "Porous silicon formation mechanism "(Smith et. al., J. Appl. Phys. 71 (8) 1992, R1-R22). A use of the porous one Silicon in a semiconductor device is reported in DE-101 36 164 A1.

Bevorzugt wird im Schritt a) der poröse Bereich 1 über einen elektrochemischen Ätzprozess in einem HF(Flusssäure)-haltigen Elektrolyten unter Einwirkung eines Stromflusses gebildet. Die hierfür notwendigen Prozesszeiten sind typischerweise kürzer als 30 Minuten und die Prozesskosten sehr niedrig, da zur Durchführung nur Flusssäurelösung und gegebenenfalls als Zusatz ein sog. Surfactant zur Herabsetzung der Oberflächenspannung und elektrischer Strom benötigt wird.The porous region is preferred in step a) 1 formed by an electrochemical etching process in a HF (hydrofluoric acid) -containing electrolyte under the influence of a current flow. The process times required for this purpose are typically shorter than 30 minutes and the process costs are very low, since only hydrofluoric acid solution and, if appropriate, as additive a so-called surfactant is required to reduce the surface tension and electrical current.

3 zeigt ein zweites Ausführungsbeispiel des Silizium-Substrates S, welches beispielsweise bei einem hoch n-dotierten Si-Substrat S durch entsprechende Einstellung der Prozessparameter während des elektrochemischen Ätzprozesses erzielt werden kann. Der poröse Bereich 1 besteht aus einem der Oberfläche des Si-Substrates S angrenzenden ersten Teilbereich 1a und einem dem ersten Teilbereich 1a angrenzenden zweiten Teilbereich 1b, wobei der zweite Teilbereich 1b eine höhere Porosität als der erste Teilbereich 1a aufweist. Der erste Teilbereich 1a wird gebildet durch einen sehr niederporösen Bereich, der etwa die obersten 500 nm des Si-Substrates S umfasst. Daran grenzt der zweite Teilbereich 1b aus einem meso- bis makroporösen Silizium mit einem Porendurchmesser von größer als 20 nm an. Dieses Resultat mit den Teilbereichen 1a, 1b kann durch den sog. Breakdown-Prozess erklärt werden: An wenigen Stellen ist die elektrische Feldstärke hoch genug, um die für den elektrochemischen Ätzprozess notwendigen Defektelektronen zu generieren. An diesen Stellen findet lokal die Si-Auflösung statt. Nach einer gewissen Zeit, entsprechend einer Ätztiefe von einigen 10 bis 100 nm, steigt die Porosität deutlich an, da die elektrischen Feldlinien an den Porenspitzen fokussiert werden und hierdurch die Defektelektronenbildung erleichtert wird. Der Vorteil dieser Ausführung des porösen Bereichs 1 ergibt sich daraus, dass einerseits der erste Teilbereich 1a mit der relativ geringen Porosität für eine gute Aufwachsbedingung sorgt, während der zweite Teilbereich 1b über einen weiten Bereich die beim GaN-Aufwachsprozess entstehenden Spannungen absorbiert. 3 shows a second embodiment of the silicon substrate S, which can be achieved for example in a highly n-doped Si substrate S by adjusting the process parameters during the electrochemical etching process. The porous area 1 consists of one of the surface of the Si substrate S adjacent first portion 1a and one of the first subarea 1a adjacent second subarea 1b , where the second subarea 1b a higher porosity than the first part 1a having. The first section 1a is formed by a very low-pore region, which comprises approximately the uppermost 500 nm of the Si substrate S. This is adjoined by the second subarea 1b from a meso to macroporous silicon having a pore diameter greater than 20 nm. This result with the sections 1a . 1b can be explained by the so-called breakdown process: In a few places the electric field strength is high enough to generate the defect electrons necessary for the electrochemical etching process. At these points local Si dissolution takes place. After a certain time, corresponding to an etching depth of a few 10 to 100 nm, the porosity increases markedly, since the electric field lines are focused at the pore tips, thereby facilitating the formation of a defect electron. The advantage of this embodiment of the porous area 1 this results from the fact that on the one hand the first subarea 1a with the relatively low porosity provides a good growth condition, while the second portion 1b over a wide range absorbed by the GaN growing process voltages.

Bei einem hoch p-dotierten Si-Substrat S führt der elektrochemische Ätzprozess zu einer Bildung von einem (meso-) porösem Bereich 1 mit einem Porendurchmesser von 5 bis 20 nm. Die Porosität ist durch die eingestellte Stromstärke exakt kontrollierbar. Hierdurch kann die Porosität im oberflächennahen Bereich geringer gewählt werden.In a highly p-doped Si substrate S, the electrochemical etching process results in the formation of a (meso) porous region 1 with a pore diameter of 5 to 20 nm. The porosity can be precisely controlled by the set current. As a result, the porosity in the near-surface region can be made smaller.

Nach erfindungsgemäßen Verfahren wird nach erfolgreicher Herstellung eines porösen Bereiches 1 auf dem Si-Substrat S darauf GaN epitaktisch abgeschieden. Das Aufwachsen der kristallinen Schicht 2 aus GaN kann im Schritt b) mittels MOCVD erfolgen. Aufgrund der beim MOCVD-Prozess notwendigen hohen Temperaturen kann es dabei innerhalb des porösen Bereichs 1 zu thermischen Umlagerungsprozessen kommen. Diese thermisch bedingte Umlagerung wird in einfacher Weise vermieden bzw. kontrolliert durch eine gezielte Oxidation des porösen Bereiches 1 vor der Epitaxie. Dabei reichen schon wenige Monolagen Oxid aus. Die teilweise oder vollständige Oxidation des porösen Bereichs 1 wird zwischen den Schritten a) und b) durchgeführt.According to the method of the invention is after successful production of a porous region 1 on the Si substrate S thereon epitaxially deposited GaN. The growth of the crystalline layer 2 GaN can be carried out in step b) by means of MOCVD. Due to the high temperatures required in the MOCVD process, it may be within the porous range 1 come to thermal transfer processes. This thermally induced rearrangement is easily avoided or controlled by a targeted oxidation of the porous region 1 before the epitaxy. Only a few monolayers of oxide are sufficient. The partial or complete oxidation of the porous region 1 is performed between steps a) and b).

Eine Alternative zu der im letzten Abschnitt beschriebenen Vorgehensweise besteht darin, die thermische Umlagerung im porösen Bereich 1 nicht zu verhindern, sondern vielmehr gezielt auszunutzen. Durch die Umlagerung wird nämlich die mechanische Entkopplung des porösen Bereichs 1 zum nichtporösen Bereich des Si-Substrats S zeitlich parallel während des GaN-Aufwachsens weiter verbessert. Folglich wird die Versetzungsdichte weiter minimiert. Vorteilhaft wirkt sich die Tatsache aus, dass die thermische Umlagerung innerhalb einer deutlich längeren Zeitskala stattfindet als die eigentliche Schichtabscheidung.An alternative to the procedure described in the last section is the thermal rearrangement in the porous region 1 not to prevent, but rather exploit targeted. Due to the rearrangement, namely the mechanical decoupling of the porous area 1 to the non-porous region of the Si substrate S in time parallel during the GaN growth further improved. As a result, the dislocation density is further minimized. The fact that the thermal rearrangement takes place within a significantly longer time scale than the actual layer deposition has an advantageous effect.

Im übrigen kann die thermische Umlagerung auch hilfreich für einen späteren Umkopierprozess dienen. Bei einem Umkopierprozess wird die kristalline Schicht 2 aus GaN nach dem erfolgreichen Schritt b) vom Si-Substrat S gelöst und auf ein zweites Substrat übertragen, das für eine weitere Bearbeitung geeignet ist. Durch die thermische Umlagerung im porösen Bereich 1 wird das Lösen der GaN-Schicht vom Si-Substrat 1 erleichtert und die GaN-Schicht kann unbeschädigt auf das zweite Substrat aufgebracht werden. Der poröse Bereich 1 wird also gezielt als Sollbruchstelle gebraucht. Solch eine Verwendung der kristallinen Schicht 2 aus GaN auf einem zweiten Substrat mittels der Schicht-Transfer-Technologie erweitert die Anwendungsmöglichkeiten erheblich.Moreover, the thermal rearrangement can also be helpful for a later Umkopierprozess serve. In a copying process, the crystalline layer becomes 2 of GaN after the successful step b) is released from the Si substrate S and transferred to a second substrate which is suitable for further processing. Due to the thermal rearrangement in the porous area 1 becomes the dissolution of the GaN layer from the Si substrate 1 relieved and the GaN layer can undamaged applied to the second substrate. The porous area 1 is therefore used specifically as a predetermined breaking point. Such a use of the crystalline layer 2 GaN on a second substrate using the layer transfer technology significantly expands the application possibilities.

Das Aufbringen der GaN-Schicht auf das zweite Substrat findet mittels einer Verbindungstechnik bevorzugt bei einer niedrigen Temperatur statt. Solche Bondprozesse können entweder mit Hilfe von Klebeschichten aus Dünnschichtgläsern oder -polymeren als Verbindungsmedien oder mittels Direktbondverfahren ohne Zwischenschalten einer Klebeschicht erfolgen.The Applying the GaN layer to the second substrate takes place by means a connection technique preferred at a low temperature instead of. Such bonding processes can either with the aid of adhesive layers of thin-layer glasses or polymers as connecting media or by direct bonding without intervening an adhesive layer respectively.

Als das zweite Substrat eignet sich besonders ein Si-Substrat mit einer darauf aufgebrachten Oxidschicht, so dass durch das Aufbringen der GaN-Schicht auf das zweite Substrat ein GaN-On-Insulator (GaN-OI)-Aufbau entsteht. Dieser Aufbau besitzt besonders vorteilhafte elektrische Eigenschaften und kann beispielsweise zur Herstellung von schnellen Leistungstransistoren dienen.When the second substrate is particularly suitable for an Si substrate with an oxide layer applied thereon, such that by applying the GaN layer to the second substrate a GaN on insulator (GaN-OI) structure is formed. This structure has particularly advantageous electrical properties and can, for example serve for the production of fast power transistors.

Für alle Bauelemente ergibt sich außerdem die Möglichkeit der Misch-Integration mit Si-basierter Elektronik und Si-basierter Mikromechanik. Die Mikromechanik kann entweder auf der Substratrückseite oder bei teilweiser Entfernung der aufgebrachten GaN-Schicht auch zusammen mit dieser auf der Vorderseite positioniert werden. Dadurch lassen sich bei den eingangs erwähnten „harsh-environment"-Sensoren die sensorischen Elemente direkt mit funktionalen Si-Elementen in einem System integrieren.For all components also results in the possibility the mixed integration with Si-based electronics and Si-based micromechanics. The micromechanics can either be on the back of the substrate or at partial removal of the applied GaN layer also be positioned along with this on the front. Thereby can be in the aforementioned "harsh-environment" sensors, the sensory Integrate elements directly with functional Si elements in a system.

Weitere Beispiele, die sich aus dem erfindungsgemäßen Verfahren zusammen mit der Schicht-Transfer-Technologie ergeben, sind Dünnschicht LEDs mit deutlich verbesserter Lichtauskoppelung im Vergleich zu konventionellen LEDs, die durch das Ablösen der GaN-Schicht vom Si-Substrat S nach erfolgtem Schritt b) hergestellt werden können. Auch lässt sich durch das Aufbringen solcher Dünnfilme auf eine geeignete Wärmesenke das Bauelement bei deutlich höheren Strömen betreiben.Further Examples arising from the inventive method together with Thin film LEDs are evident with the layer transfer technology improved light extraction compared to conventional LEDs, by peeling off the GaN layer is produced from the Si substrate S after step b) can be. Also lets by applying such thin films to a suitable heat sink the component at much higher Stream operate.

Claims (10)

Verfahren zur Bildung einer kristallinen Schicht (2) aus einer Halbleiter-Verbindung auf einem Si-Substrat (S) mittels epitaktischer Abscheidung, dadurch gekennzeichnet, dass das Verfahren folgende Schritte umfasst: a) Bereitstellung oder Herstellung eines Si-Substrates (S) mit zumindest einem an einer Oberfläche des Si-Substrates (S) grenzenden, porösen Bereich (1) b) Aufwachsen der kristallinen Schicht (2) auf dem porösen Bereich (1) des Si-Substrates (S).Process for forming a crystalline layer ( 2 ) of a semiconductor compound on an Si substrate (S) by epitaxial deposition, characterized in that the method comprises the steps of: a) providing or producing a Si substrate (S) having at least one on a surface of the Si substrate (S) bordering, porous area ( 1 b) growth of the crystalline layer ( 2 ) on the porous area ( 1 ) of the Si substrate (S). Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass die kristalline Schicht (2) aus einer binären Halbleiter-Verbindung mit einem Element aus der III. Gruppe und dem Stickstoff („Gruppe III-Nitrid") besteht, insbesondere aus GaN, BN, AlN oder InN, oder aus einem Mischnitrid dieser Elemente.Process according to claim 1, characterized in that the crystalline layer ( 2 ) of a binary semiconductor compound with an element of the III. Group and the nitrogen ("Group III-nitride") consists, in particular of GaN, BN, AlN or InN, or of a mixed nitride of these elements. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass im Schritt a) bei der Bereitstellung oder Herstellung eines Si-Substrates (S) mit einem porösen Bereich (1) ein (100)- oder ein (111)-Si-Substrat (S) verwendet wird.A method according to claim 1 or 2, characterized in that in step a) in the provision or production of a Si substrate (S) having a porous region ( 1 ) (100) or (111) Si substrate (S) is used. Verfahren nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, dass im Schritt a) bei der Bereitstellung oder Herstellung eines Si-Substrates (S) mit einem porösen Bereich (1) ein n-dotiertes (n+) oder ein p-dotiertes (p+) Si-Substrat (S), insbesondere mit einem spezifischen Widerstand ρ < 0,1 Ωcm, verwendet wird.Method according to one of claims 1 to 3, characterized in that in step a) in the provision or production of a Si substrate (S) having a porous region ( 1 ) an n-doped (n + ) or a p-doped (p + ) Si substrate (S), in particular with a specific resistance ρ <0.1 Ωcm, is used. Verfahren nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, dass im Schritt a) der poröse Bereich (1) aus einem der Oberfläche des Si-Substrates (S) angrenzenden ersten Teilbereich (1a) und einem dem ersten Teilbereich (1a) angrenzenden zweiten Teilbereich (1b) besteht, wobei der zweite Teilbereich (1b) eine höhere Porosität aufweist als der erste Teilbereich (1a).Method according to one of claims 1 to 4, characterized in that in step a) the porous region ( 1 ) from one of the surface of the Si substrate (S) adjacent first portion ( 1a ) and one of the first subareas ( 1a ) adjacent second subarea ( 1b ), the second subregion ( 1b ) has a higher porosity than the first subregion ( 1a ). Verfahren nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, dass im Schritt a) der poröse Bereich (1) über einen elektrochemischen Ätzprozess in einem HF(Flusssäre)-haltigen Elektrolyten unter Einwirkung eines Stromflusses gebildet wird.Method according to one of claims 1 to 5, characterized in that in step a) the porous region ( 1 ) is formed via an electrochemical etching process in an HF (hydrofluoric acid) -containing electrolyte under the influence of a current flow. Verfahren nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, dass zwischen den Schritten a) und b) der poröse Bereich (1) teilweise oder vollständig oxidiert wird.Method according to one of claims 1 to 6, characterized in that between the steps a) and b) of the porous region ( 1 ) is partially or completely oxidized. Verfahren nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, dass im Schritt b) das Aufwachsen der kristallinen Schicht (2) mittels MOCVD („Metal Organic Chemical Vapor Deposition") erfolgt.Method according to one of claims 1 to 7, characterized in that in step b) the growth of the crystalline layer ( 2 ) by means of MOCVD ("Metal Organic Chemical Vapor Deposition"). Verwendung einer nach einem der Ansprüche 1 bis 8 gebildeten, kristallinen Schicht (2) auf einem zweiten Substrat, dadurch gekennzeichnet, dass nach dem Schritt b) die kristalline Schicht (2) vom Si-Substrat (S) gelöst und auf einem zweiten Substrat übertragen wird, das für eine weitere Bearbeitung geeignet ist.Use of a crystalline layer formed according to one of claims 1 to 8 ( 2 ) on a second substrate, characterized in that after step b) the crystalline layer ( 2 ) is released from the Si substrate (S) and transferred to a second substrate suitable for further processing. Verwendung der kristallinen Schicht (2) nach Anspruch 9, dadurch gekennzeichnet, dass das zweite Substrat ein Si-Substrat mit einer darauf aufgebrachten Oxidschicht ist.Use of the crystalline layer ( 2 ) according to claim 9, characterized in that the second substrate is a Si substrate with an oxide layer applied thereto.
DE200410059651 2004-12-10 2004-12-10 Crystalline layer on a Si substrate, is formed by epitaxial precipitation on a porous region of the substrate Ceased DE102004059651A1 (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
DE200410059651 DE102004059651A1 (en) 2004-12-10 2004-12-10 Crystalline layer on a Si substrate, is formed by epitaxial precipitation on a porous region of the substrate
ITMI20052309 ITMI20052309A1 (en) 2004-12-10 2005-12-02 PROCEDURE FOR THE FORMATION OF A CRYSTALLINE LAYER ON A SILICON SUBSTRATE
FR0553768A FR2879346A1 (en) 2004-12-10 2005-12-08 PROCESS FOR FORMING A CRYSTALLINE LAYER ON A SILICON SUBSTRATE

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE200410059651 DE102004059651A1 (en) 2004-12-10 2004-12-10 Crystalline layer on a Si substrate, is formed by epitaxial precipitation on a porous region of the substrate

Publications (1)

Publication Number Publication Date
DE102004059651A1 true DE102004059651A1 (en) 2006-06-14

Family

ID=36498675

Family Applications (1)

Application Number Title Priority Date Filing Date
DE200410059651 Ceased DE102004059651A1 (en) 2004-12-10 2004-12-10 Crystalline layer on a Si substrate, is formed by epitaxial precipitation on a porous region of the substrate

Country Status (3)

Country Link
DE (1) DE102004059651A1 (en)
FR (1) FR2879346A1 (en)
IT (1) ITMI20052309A1 (en)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6100166A (en) * 1996-12-18 2000-08-08 Canon Kabushiki Kaisha Process for producing semiconductor article
US6344375B1 (en) * 1998-07-28 2002-02-05 Matsushita Electric Industrial Co., Ltd Substrate containing compound semiconductor, method for manufacturing the same and semiconductor device using the same

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6100166A (en) * 1996-12-18 2000-08-08 Canon Kabushiki Kaisha Process for producing semiconductor article
US6344375B1 (en) * 1998-07-28 2002-02-05 Matsushita Electric Industrial Co., Ltd Substrate containing compound semiconductor, method for manufacturing the same and semiconductor device using the same

Also Published As

Publication number Publication date
FR2879346A1 (en) 2006-06-16
ITMI20052309A1 (en) 2006-06-11

Similar Documents

Publication Publication Date Title
KR920006262B1 (en) Thin film forming method of semiconductor
TWI447959B (en) Method for manufacturing nitride semiconductor crystal layer
DE10223797B4 (en) Low-driving light-emitting III-nitride devices and manufacturing method therefor
DE60217943T2 (en) A nitride semiconductor device and method of making the same
EP1908099B1 (en) Semi-conductor substrate and method and masking layer for producing a free-standing semi-conductor substrate by means of hydride-gas phase epitaxy
TWI246116B (en) Process for growing ZnSe Epitaxy layer on Si substrate and semiconductor structure thereby
US20090001416A1 (en) Growth of indium gallium nitride (InGaN) on porous gallium nitride (GaN) template by metal-organic chemical vapor deposition (MOCVD)
WO2007096405A1 (en) Nitride semiconductor component and method for the production thereof
DE112015000824B4 (en) Method for manufacturing an electronic semiconductor chip
CN104518062B (en) The method for manufacturing light emitting semiconductor device
DE102014205466B4 (en) Single crystal 4H-SiC substrate and process for its preparation
DE112006002430B4 (en) Method for producing superlattices using alternating high and low temperature layers for blocking parasitic current paths
JP2004035275A (en) POROUS SUBSTRATE, ITS MANUFACTURING METHOD, SUBSTRATE ONTO WHICH GaN SEMICONDUCTOR IS MOUNTED AND ITS MANUFACTURING PROCESSES
DE102006008929A1 (en) Layer structure production for nitride semiconductor component on silicon surface, involves preparation of substrate having silicon surface on which nitride nucleation layer is deposited with masking layer
WO2011051499A1 (en) Method for producing silicon semiconductor wafers comprising a layer for integrating iii-v semiconductor components
DE102010056409A1 (en) Group III nitride based layer sequence, semiconductor device comprising a group III nitride based layer sequence and methods of fabrication
KR101178505B1 (en) Substrate for semiconductor device and method for manufacturing the same
DE212020000802U1 (en) Epitaxial substrate with 2D material intermediate layer and its production process and production of components
DE10151092B4 (en) Method for producing planar and crack-free Group III nitride-based light emitting structures on silicon substrate
JPH10256154A (en) Semiconductor hetero-structure, manufacture thereof and semiconductor device
EP2478551A1 (en) Semi-polar, wurtzite-type, group iii nitride based semiconductor layers and semiconductor components based thereon
DE10256911B4 (en) Group III nitride transistor device on silicon substrate
DE102004059651A1 (en) Crystalline layer on a Si substrate, is formed by epitaxial precipitation on a porous region of the substrate
CN111584626B (en) Enhanced HEMT device structure and preparation method thereof
KR101145595B1 (en) Method for crystal growth of nitride semiconductor

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8131 Rejection