DE102004059642A1 - Resistive memory element has resistive memory cell suitable by different electrical currents brought in different on-states with different electrical resistances - Google Patents

Resistive memory element has resistive memory cell suitable by different electrical currents brought in different on-states with different electrical resistances Download PDF

Info

Publication number
DE102004059642A1
DE102004059642A1 DE102004059642A DE102004059642A DE102004059642A1 DE 102004059642 A1 DE102004059642 A1 DE 102004059642A1 DE 102004059642 A DE102004059642 A DE 102004059642A DE 102004059642 A DE102004059642 A DE 102004059642A DE 102004059642 A1 DE102004059642 A1 DE 102004059642A1
Authority
DE
Germany
Prior art keywords
memory cell
resistive memory
transistor
memory element
resistive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102004059642A
Other languages
German (de)
Other versions
DE102004059642B4 (en
Inventor
Ralf Dr. Symanczyk
Michael Dr. Kund
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE102004059642.5A priority Critical patent/DE102004059642B4/en
Publication of DE102004059642A1 publication Critical patent/DE102004059642A1/en
Application granted granted Critical
Publication of DE102004059642B4 publication Critical patent/DE102004059642B4/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0009—RRAM elements whose operation depends upon chemical change
    • G11C13/0011—RRAM elements whose operation depends upon chemical change comprising conductive bridging RAM [CBRAM] or programming metallization cells [PMCs]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5614—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using conductive bridging RAM [CBRAM] or programming metallization cells [PMC]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5678—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using amorphous/crystalline phase transition storage elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/79—Array wherein the access device being a transistor

Abstract

Resistive memory element has resistive memory cell (1) brought in different on-states with different electrical resistances by different electrical currents. The memory element has two power supply lines (BL,WL) and a third power supply line (PL) connected with a reference potential. Independent claims are also included for the following: (A) Arrangement for memory elements; (B) Solid state memory; (C) Application of memory element; and (D) Method for switching of resistive memory element between its on-state and off-state.

Description

Die Erfindung betrifft nach ihrer Gattung ein resistives Speicherelement, eine Anordnung solcher resistiver Speicherelemente, einen Halbleiterspeicher mit einer Anordnung von solchen Speicherelementen, sowie ein Verfahren zum Schalten (Programmieren) derartiger Speicherelemente.The Invention relates to a generic type of resistive storage element, an arrangement of such resistive memory elements, a semiconductor memory with an array of such memory elements, as well as a method for switching (programming) such memory elements.

Heutzutage werden in modernen elektronischen Systemen als nichtflüchtige Speicher häufig DRAM-Speicher oder Flash-Speicher eingesetzt. Obgleich insbesondere die Flash-Speichertechnologie in den letzten Jahren eine Skalierung in den Bereich unterhalb von 100 nm erfahren hat, konnten die Nachteile langer Schreib-/Löschzeiten, die typischerweise im Bereich von Millisekunden liegen, einer hohen Schreibspannung, die typischerweise im Bereich von 10 bis 13 V liegt, und einer demzufolge hohen Programmierungsenergie bislang nicht gelöst werden, was jedoch dem Wunsch nach einer weiteren Miniaturisierung im Wege steht.nowadays are used in modern electronic systems as non-volatile memory often DRAM memory or flash memory used. Although in particular the flash memory technology in recent years has experienced a scaling in the range below 100 nm, The disadvantages of long write / erase times were typically in the range of milliseconds, a high write voltage, which is typically in the range of 10 to 13 V, and one accordingly high programming energy has not yet been solved, which is the wish hinders further miniaturization.

Demgegenüber stellen Speicherbausteine auf der Basis von resistiven Speicherzellen, insbesondere sogenannte CBRAM (Conductive Bridging Random Access Memory)-Speicherzellen oder anders als Festkörperelektrolytspeicherzellen bezeichnet, eine neue und Erfolg versprechende Technologie für halbleiterbasierte Speicherbausteine dar (siehe z. B. R. Symanczyk et al., "Electrical characterization of solid state ionic memory elements", Proceedings Non-Volatile Memory Technology Symposium 2003, 17-1). Bei dieser Art von Speicherbausteinen kann eine resistive Speicherzelle mittels elektrischer Pulse zwischen einem hochohmigen Zustand ("AUS"-Zustand) und einem niedrigohmigen Zustand ("EIN"-Zustand) geschaltet werden, wodurch eine Informationsmenge (1 Bit) gespeichert werden kann.In contrast, ask Memory chips based on resistive memory cells, in particular so-called CBRAM (Conductive Bridging Random Access Memory) memory cells or other than solid electrolyte memory cells a new and promising technology for semiconductor-based Memory devices (see, for example, R. Symanczyk et al., "Electrical characterization of solid state ionic memory elements ", Proceedings Non-volatile Memory Technology Symposium 2003, 17-1). In this type of memory devices can a resistive memory cell by means of electrical pulses between a high-impedance state ("OFF" state) and a low-impedance state ("ON" state) switched which stores an amount of information (1 bit) can.

Eine resistive CBRAM-Speicherzelle ist konkret aus einer inerten Elektrode, einer reaktiven Elektrode, sowie einem elektrisch hochresistiven, jedoch für Ionen durchlässigen Trägermaterial (Festkörperelektrolyt), das zwischen diesen beiden Elektroden angeordnet ist, aufgebaut. Die beiden Elektroden bilden gemeinsam mit dem Festkörperelektrolyten ein Redoxsystem, in welchem oberhalb einer definierten Schwellspannung (Vth) eine Redoxreaktion abläuft. Die Redoxreaktion kann, je nach Polung einer an die beiden Elektroden angelegten Spannung, die jedoch größer als die Schwellspannung sein muss, in der einen oder der anderen Reaktionsrichtung ablaufen, wobei Metallionen erzeugt oder entladen werden. An der reaktiven Elektrode erzeugte Metallionen werden im Festkörperelektrolyten reduziert und bilden metallische Ausscheidungen, die in ihrer Zahl und Größe zunehmen, bis sich schließlich ein die beiden Elektroden überbrückender, niedrigohmiger Strompfad ausbildet. In diesem Zustand ist der elektrische Widerstand des Festkörperelektrolyten gegenüber dem Zustand ohne einen niedrigohmigen Strompfad wesentlich, beispielsweise um mehrere Größenordnungen, verringert, wodurch gegenüber dem AUS-Zustand ohne niedrigohmigen Strompfad der EIN-Zustand der CBRAM-Speicherzelle definiert ist.Concretely, a CBRAM resistive memory cell is composed of an inert electrode, a reactive electrode, and an electrically highly resistive but ion-permeable carrier material (solid-state electrolyte) arranged between these two electrodes. Together with the solid electrolyte, the two electrodes form a redox system in which a redox reaction takes place above a defined threshold voltage (V th ). Depending on the polarity of a voltage applied to the two electrodes, which, however, must be greater than the threshold voltage, the redox reaction can proceed in one or the other reaction direction, metal ions being generated or discharged. Metal ions generated on the reactive electrode are reduced in the solid electrolyte and form metallic precipitates, which increase in their number and size until, finally, a low-resistance current path bridging the two electrodes is formed. In this state, the electric resistance of the solid electrolyte is significantly reduced from the state without a low resistance current path, for example, several orders of magnitude, whereby the ON state of the CBRAM memory cell is defined as compared with the OFF state without the low resistance current path.

Für CBRAM-Speicherzellen sind insbesondere Chalcogenide bezüglich ihrer Tauglichkeit als Trägermaterial untersucht worden. Siehe hierzu zum Beispiel M. N. Kozicki, M. Yun, L. Hilt, A. Singh, Electrochemical Society Proceedings, Vol. 99-13, 298, 1999; M. N. Kozicki et al. "Nanoscale Memory Elements Based on Solid-State Electrolytes", IEEE Transactions on Nanotechnology; R. Neale, "Micron to look again at non-volatile amorphous memory", Electronic Engineering Design, 2002; B. Prince "Emerging Memories – Technologies and Trends", Kluwer Academic Publishers (2002). Derzeit existiert noch kein im Handel erhältliches Produkt auf der Basis von CBRAM-Speicherzellen.For CBRAM memory cells in particular chalcogenides are regarding their suitability as a carrier material been examined. See, for example, M.N. Kozicki, M.Yun, L. Hilt, A. Singh, Electrochemical Society Proceedings, Vol. 99-13, 298, 1999; M. N. Kozicki et al. "Nanoscale Memory Elements Based on Solid-State Electrolytes ", IEEE Transactions on nanotechnology; R. Neale, "Micron to look again at non-volatile amorphous memory ", Electronic Engineering Design, 2002; B. Prince "Emerging Memories - Technologies and trends, "Kluwer Academic Publishers (2002). Currently there is no trade available Product based on CBRAM memory cells.

Bei den CBRAM-Speicherzellen werden sehr hohe Verhältnisse des elektrischen Widerstands im AUS-Zustand zu dem elektrischen Widerstand im EIN-Zustand erreicht, was in erster Linie durch das sehr hochohmige Festkörperelektrolytmaterial im nicht programmierten (AUS-)Zustand, d. h. ohne metallischen Strompfad, bedingt ist. Typische Werte für den elektrischen Widerstand sind >1010 Ohm bei einer aktiven Speicherzellfläche von <1μm2. Gleichzeitig ist diese Technologie durch geringe Schaltspannungen (Vth) gekennzeichnet, die beispielsweise ca. 200 mV für den Programmiervorgang betragen.In the CBRAM memory cells very high ratios of the electrical resistance in the OFF state to the electrical resistance in the ON state are achieved, which primarily due to the very high-resistance solid state electrolyte material in the unprogrammed (OFF) state, ie without metallic current path caused is. Typical values for the electrical resistance are> 10 10 ohms with an active memory cell area of <1 μm 2 . At the same time, this technology is characterized by low switching voltages (V th ) which, for example, amount to approximately 200 mV for the programming process.

Bei der Realisierung eines kompletten Speicherelements sind neben den Speicherzellenarrays auch die notwendigen Logikschaltungen, zum Beispiel Auswerte- und Ansteuerlogik, von Bedeutung. Diese Logikschaltungen müssen an die jeweiligen Widerstandswerte der Speicherzellen für die beiden logischen Zustände angepasst werden. Dabei gilt es unterschiedliche Anforderungen zu erfüllen:

  • • Hohes Widerstandsverhältnis für AUS- und EIN-Zustände (RAUS/REIN), um so ein großes Programmierfenster zu realisieren;
  • • Geeignete Wiederstands(R)- bzw. Kapazitäts(C)-Werte, sowie Transistorparameter, in den Logikschaltungen, um gewünschte RC-Zeitkonstanten zu erzielen (Schaltzeiten);
  • • Geeignete Widerstands (R)-Werte, sowie Transistorparameter in den Logikschaltungen, um gewünschte Ströme im EIN-Zustand zu erzielen (Lesezeit, Stromverbrauch).
When implementing a complete memory element, the necessary logic circuits, for example evaluation and control logic, are important in addition to the memory cell arrays. These logic circuits must be adapted to the respective resistance values of the memory cells for the two logic states. There are different requirements to fulfill:
  • • High resistance ratio for OFF and ON states (R OFF / R ON ) to realize a large programming window;
  • • Suitable resistance (R) or capacitance (C) values, as well as transistor parameters, in the logic circuits to achieve desired RC time constants (switching times);
  • • Suitable resistance (R) values, as well as transistor parameters in the logic circuits to achieve desired currents in the ON state (reading time, power consumption).

Für die Logikschaltungen werden typischerweise einzelne Elemente aus bereits bestehenden Bibliotheken entnommen und zu neuen Schaltungen verknüpft. Bei durch die Technologie gegebenen elektrischen Widerständen im AUS-Zustand (RAUS) bzw. EIN-Zustand (REIN) der Speicherzellen, müssen die Elemente aus den Bibliotheken gegebenenfalls modifiziert werden. Derartige Modifikationen sind jedoch nur bedingt möglich und sind überdies mit zusätzlichen Nachteilen verbunden, wie zum Beispiel einem vermehrten Zeitaufwand für das Design und gegebenenfalls einer Vergrößerung der Chipfläche. Im Falle von eingebetteten (embedded) Speicherzellen sind die Modifikationsmöglichkeiten der Logikelemente im Allgemeinen noch stärker eingeschränkt, da weitere Randbedingungen zu berücksichtigen sind. Eine Anpassung der Logikelemente an vorgegebene Werte für den elektrischen Widerstand im AUS-Zustand bzw. EIN-Zustand der Speicherzellen kann sich daher als äußerst problematisch erweisen.For the logic circuits, individual elements are typically taken from existing libraries and into new circuits connected. In the case of the electrical resistances given by the technology in the OFF state (R OFF ) or ON state (R EIN ) of the memory cells, the elements from the libraries must be modified if necessary. However, such modifications are only possible to a limited extent and are also associated with additional disadvantages, such as an increased expenditure of time for the design and possibly an increase in the chip area. In the case of embedded memory cells, the modification possibilities of the logic elements are generally even more limited, since further boundary conditions have to be considered. An adaptation of the logic elements to predetermined values for the electrical resistance in the OFF state or ON state of the memory cells can therefore prove to be extremely problematic.

Bei anderen resistiv schaltenden Speicherkonzepten, wie beispielsweise MRAMs (Magnetic Random Access Memories) oder PCRAMs (Phase Change Random Access Memories), nehmen die Werte für den elektrischen Widerstand im EIN- und AUS-Zustand der Speicherzellen, sowie das Widerstandsverhältnis, im Allgemeinen andere Größenordnungen ein. Bei MRAMs werden RAUS/REIN-Verhältnisse von bis zu 70% erreicht, während bei PCRAMs die Werte typischerweise unterhalb von 103 liegen, bei RAUS < 1 MOhm. Eine Anpassung der elektrischen Widerstandswerte der Speicherzellen an die Anforderungen der Ansteuer- und Auswertelogik, sowie an die Zielspezifikationen, ist bei diesen Speicherkonzepten nur sehr eingeschränkt möglich. Eine solche Anpassung erfolgt beispielsweise über eine Modifikation der Materialzusammensetzung (Änderung des spezifischen Widerstands) oder des Speicherzellenlayouts (Änderung der Speicherzellengeometrie). Es ist klar, dass derartige Modifi kationen mit einem hohen Aufwand verbunden sind und bei einem schon fertiggestellten Speicherzellen-Array nachträglich nicht mehr möglich sind.In other resistive switching memory concepts, such as Magnetic Random Access Memories (MRAMs) or Phase Change Random Access Memories (PCRAMs), the ON and OFF resistance values of the memory cells, as well as the resistance ratio, generally take other orders of magnitude one. For MRAMs, R OUT / R ON ratios of up to 70% are achieved, while for PCRAMs the values are typically below 10 3 , for R OUT <1 MOhm. An adaptation of the electrical resistance values of the memory cells to the requirements of the control and evaluation logic, as well as to the target specifications, is only very limited possible in these memory concepts. Such an adaptation takes place, for example, via a modification of the material composition (change of the specific resistance) or of the memory cell layout (change of the memory cell geometry). It is clear that such Modifi cations are associated with a lot of effort and are subsequently no longer possible in an already completed memory cell array.

Die Verwendung von resistiven Speicherzellen als programmierbare Widerstände in elektrischen Schaltungen zum Abgleichen bzw. Trimmen von Spannungen/Strömen ist im Allgemeinen nur sehr eingeschränkt möglich. Nach dem Stand der Technik werden zu diesem Zweck Fuse-/Antifuse-Elemente eingesetzt, die Verbindungen zu durch das Design vordefinierten Widerstandselementen herstellen oder durchtrennen. Dazu werden die Fuse-/Antifuse-Elemente nachträglich, nach Herstellung der elektrischen Schaltungen, optisch oder elektrisch "geschossen". Ein derartige Konfigurierung kann jedoch lediglich einmal durchgeführt werden und erfordert zusätzlichen Flächenbedarf auf dem Chip.The Use of resistive memory cells as programmable resistors in electrical circuits for trimming voltages / currents is generally only very restricted possible. According to the prior art, fuse / antifuse elements are used for this purpose, the connections to resistive elements predefined by the design manufacture or sever. These are the fuse / antifuse elements subsequently, After production of the electrical circuits, optically or electrically "shot". Such a configuration however, it can only be done once and requires additional space requirements on the chip.

Demgegenüber besteht die Aufgabe der vorliegenden Erfindung darin, eine resistive Speicherzelle bzw. eine Anordnung derselben anzugeben, durch welche die eingangs genannten Nachteile vermieden werden können. So soll der elektrische Widerstand der Speicherzellen im EIN-Zustand in einfacher Weise an die Anforderungen der Ansteuer- und Auswertelogik angepasst werden können, wobei eine solche Anpassung (oder Einstellung bzw. Änderung) jederzeit, insbesondere auch nach Festlegung des Zell-Layouts und der Prozessparameter des Speicherzell-Arrays, erfolgen können soll.In contrast there is the object of the present invention therein, a resistive memory cell or to indicate an arrangement thereof by which the input mentioned disadvantages can be avoided. So shall the electric Resistance of the memory cells in the ON state in a simple manner be adapted to the requirements of the control and evaluation logic can, such an adjustment (or attitude or change) at any time, especially after the definition of the cell layout and the process parameters of the memory cell array, should be possible.

Diese und weitere Aufgaben werden nach dem Vorschlag der Erfindung durch eine Speicherzelle, eine Speicherzellen-Anordnung, einen Halbleiterspeicher, sowie ein Verfahren zum Schalten derartiger Speicherzellen mit den Merkmalen von Anspruch 1 bzw. den Merkmalen der nebengeordneten Ansprüche gelöst. Vorteilhafte Ausgestaltungen der Erfindung sind durch die Merkmale der Unteransprüche angegeben.These and further objects are according to the proposal of the invention a memory cell, a memory cell arrangement, a semiconductor memory, and a method for switching such memory cells with the Characteristics of claim 1 or the features of the independent claims. advantageous Embodiments of the invention are indicated by the features of the subclaims.

Gemäß einem ersten Aspekt der vorliegenden Erfindung ist ein resistives Speicherelement gezeigt, welches eine erste Stromleitung, die mit einer Bitleitung (BL) identifiziert werden kann, eine zweite Stromleitung, die mit einer Wortleitung (WL) identifiziert werden kann, und eine mit einem Referenzpotenzial, beispielsweise Erde, verbundene dritte Stromleitung, die mit einer Plattenleitung (PL) identifiziert werden kann, umfasst. Ferner umfasst das erfindungsgemäße Speicherelement eine Serienverschaltung aus einer resistiven Speicherzelle und einem Transistor, wobei die resistive Speicherzelle mit dem Leistungspfad des Transistors in Serie elektrisch leitend verbunden ist und die Serienverschaltung aus resistiver Speicherzelle und Transistor zwischen der ersten Stromleitung und der dritten Stromleitung elektrisch leitend mit diesen verbunden ist, während der Steuer-Anschluss des Transistors mit der zweiten Stromleitung elektrisch leitend verbunden ist. Gemäß einem charakteristischen Merkmal dieses Aspekts der vorliegenen Erfindung ist die resistive Speicherzelle geeignet, durch verschiedene durch sie hindurch fließende elektrische Ströme in verschiedene EIN-Zustände mit verschiedenen elektrischen Widerständen gebracht zu werden. Genauer ausgedrückt, kann die resistive Speicherzelle gemäß vorliegender Erfindung dadurch, dass verschiedene elektrische Ströme mittels des Leistungspfads des Transistors durch sie hindurch geschickt werden, in verschiedene EIN-Zustände gebracht werden, die jeweils einen verschiedenen elektrischen Widerstand aufweisen, wobei sich bei jedem elektrischen Strom mit einer bestimmten Maximalamplitude in eindeutiger Weise ein bestimmter elektrischer Widerstand der resistiven Speicherzelle im EIN-Zustand einstellt.According to one The first aspect of the present invention is a resistive memory element showing a first power line connected to a bit line (BL) can be identified, a second power line with a word line (WL) can be identified, and one with a Reference potential, for example earth, connected third power line, which can be identified with a plate line (PL). Furthermore, the memory element according to the invention comprises a series connection of a resistive memory cell and a Transistor, wherein the resistive memory cell with the power path of the transistor is electrically connected in series and the Series connection of resistive memory cell and transistor between the first power line and the third power line electrically conductively connected to these while the control terminal of the transistor with the second power line electrically conductive connected is. According to one characteristic feature of this aspect of the present invention is the resistive memory cell suitable, through various she flows through it electrical currents in different ON states to be brought with different electrical resistances. More precisely, can the resistive memory cell according to the present Invention in that different electrical currents by means of the power path of the transistor sent through them be in different ON states are brought, each having a different electrical resistance, being at each electrical current with a certain maximum amplitude in a clear way, a certain electrical resistance of the Resistive memory cell in the ON state.

Durch den Ausdruck "resistive Speicherzelle", wie er hier verwendet wird, ist in allgemeiner Weise ohne der Absicht einer näheren Spezifizierung eine Speicherzelle gemeint, die zwischen einem hochohmigen AUS-Zustand und wenigstens einem niedrigohmigen EIN-Zustand geschaltet werden kann, wobei den verschiedenen Zuständen mit einem verschiedenen elektrischen Widerstand der resistiven Speicherzelle verschiedene logische Zustände zugeordnet werden können. Der Ausdruck "resistives Speicherelement" bezeichnet demnach ein Speicherelement, das eine resistive Speicherzelle aufweist.By the term "resistive memory cell" as used herein is generally Wei It is meant, without intending to be more specific, a memory cell that can be switched between a high-ohm-off state and at least one low-resistance on-state, wherein different states can be assigned to the different states with a different resistivity of the resistive memory cell. The term "resistive memory element" therefore refers to a memory element which has a resistive memory cell.

Gemäß dem ersten Aspekt der vorliegenden Erfindung ist ein resistives Speicherelement angegeben, bei dem der elektrische EIN-Widerstand der Speicherzelle auf einen wählbaren, bestimmten Wert eingestellt werden kann, je nachdem, welcher elektrische Maximalstrom beim Schalten in den EIN-Zustand durch die Speicherzelle hindurch geschickt wird. Gegenüber den im Stand der Technik bekannten resistiven Speicherzellen hat dies den wesentlichen Vorteil, dass der elektrische Widerstand im EIN-Zustand (REIN) der Speicherzelle an die gewünschten Anforderungen der Ansteuer- und Auswertelogik angepasst werden kann, wobei eine Anpassung des elektrischen Widerstands im EIN-Zustand im Allgemeinen über mehrere Größenordnungen erfolgen kann. Eine Anpassung des elektrischen Widerstands im EIN-Zustand (REIN) der Speicherzelle (oder Einstellung bzw. Änderung) kann jederzeit, d. h. insbesondere auch nach Festlegung des Zell-Layouts und der Prozessparameter des Speicherzellarrays, erfolgen. Dabei sind insbesondere keine Modifikationen an der Materialzusammensetzung erforderlich. Als besonderes Vorteil für eingebettete (embedded) Speicherzellen ergibt sich, dass ein 1:1-Austausch der verwendeten Speicherzellentechnologie möglich ist, ohne die Ansteuer- und Auswertelogik jeweils anpassen zu müssen. So können beispielsweise CBRAM-Speicherzellen durch PCRAM- Speicherzellen problemlos ausgetauscht werden, und ebenso umgekehrt.According to the first aspect of the present invention, there is provided a resistive memory element in which the electrical ON resistance of the memory cell can be set to a selectable, predetermined value depending on which maximum electric current is passed through the memory cell when switching to the ON state becomes. Compared with the known in the prior art resistive memory cells, this has the significant advantage that the electrical resistance in the ON state (R EIN ) of the memory cell can be adapted to the desired requirements of the control and Auswertelogik, with an adjustment of the electrical resistance in the ON State can generally take place over several orders of magnitude. An adaptation of the electrical resistance in the ON state (R EIN ) of the memory cell (or adjustment or change) can be carried out at any time, that is to say in particular also after the definition of the cell layout and the process parameters of the memory cell array. In particular, no modifications to the material composition are required. A particular advantage for embedded memory cells is that a 1: 1 replacement of the memory cell technology used is possible without having to adapt the control and evaluation logic in each case. For example, CBRAM memory cells can be easily replaced by PCRAM memory cells, and vice versa.

Darüber hinaus eröffnen sich durch die Möglichkeit, den elektrischen Widerstand im EIN-Zustand (REIN) der erfindungsgemäßen resistiven Speicherzelle über mehrere Größenordnung variabel anpassen zu können, im Unterschied zu den herkömmlichen resistiven Speicherzellen, weitere Anwendungsmöglichkeiten für die Speicherzellentechnohogie. So können die resistiven Speicherzellen, insbesondere CBRAM-Speicherzellen, als frei programmierbare Referenzwiderstände zum Abgleichen/Trimmen von Schaltungen eingesetzt werden. Ein solcher Abgleich kann dabei mehrfach erfolgen und verändert werden. Weiterhin können die erfindungsgemäßen resistiven Speicherzellen als "Multi-Level"-Speicherzellen eingesetzt werden, d.h. Speicherzellen, denen wenigstens zwei, jedoch im Allgemeinen und vorteilhafterweise mehr als zwei logische Zustände zugeordnet werden können, da der große Wertebereich (im Allgemeinen mehrere Größenordnungen), über den der elektrischen Widerstand im EIN-Zustand (REIN) der erfindungsgemäßen resistiven Speicherzelle eingestellt werden kann, eine Unterteilung in mehrere logische Level (Pegel) erlaubt. Damit kann in einer Speicherzelle mehr als 1 bit an Information gespeichert werden. Insofern ermöglicht ein Multi-Level-Halbleiterspeicher mit erfindungsgemäßen resistiven Multi-Level-Speicherzellen in vorteilhafter Weise die notwendige Chipfläche bei vorgegebener Bitzahl erheblich zu reduzieren.In addition, the possibility of variably adapting the electrical resistance in the ON state (R EIN ) of the inventive resistive memory cell over several orders of magnitude, in contrast to the conventional resistive memory cells, opens up further application possibilities for the storage cell technology. Thus, the resistive memory cells, in particular CBRAM memory cells, can be used as freely programmable reference resistors for adjusting / trimming circuits. Such an adjustment can be made multiple times and changed. Furthermore, the inventive resistive memory cells can be used as "multi-level" memory cells, ie memory cells to which at least two, but generally and advantageously more than two logical states can be assigned, since the large range of values (generally several orders of magnitude) the electrical resistance in the ON state (R IN ) of the resistive memory cell according to the invention can be adjusted, a division into a plurality of logic levels (levels) allowed. This can be stored in a memory cell more than 1 bit of information. In this respect, a multi-level semiconductor memory with resistive multi-level memory cells according to the invention advantageously makes it possible to considerably reduce the necessary chip area for a given number of bits.

Bei einer vorteilhaften Ausgestaltung des erfindungsgemäßen resistiven Speicherelements kann der in gewünschter (wählbarer oder bestimmbarer) Weise veränderbare elektrische Widerstand der EIN-Zustände der resistiven Speicherzelle in einem Bereich von ca. 102 bis ca. 106 Ohm eingestellt werden. Dies ermöglicht in äußerst vorteilhafter Weise eine Mehrzahl bzw. Vielzahl von logischen Zuständen den EIN-Zuständen mit verschiedenem elektrischen Widerstand der resistiven Speicherzelle zuzuordnen, wobei die den jeweiligen logischen Zuständen zugeordneten Widerstandsintervalle hinreichend groß für eine ausreichende Diskriminierung der verschiedenen logischen Zustände gewählt werden können. Allgemein, und insbesondere in diesem Fall, ist es bevorzugt, wenn sich der EIN-Zustand mit dem niedrigsten REIN-Wert und der AUS-Zustand der resistiven Speicherzelle in ihrem elektrischen Widerstand um wenigstens einen Faktor von ca. 103 unterscheiden.In an advantageous embodiment of the resistive memory element according to the invention, the electrical resistance of the ON states of the resistive memory cell that can be varied in the desired (selectable or definable) manner can be set in a range of approximately 10 2 to approximately 10 6 ohms. This advantageously makes it possible to assign a multiplicity of logic states to the ON states with different electrical resistances of the resistive memory cell, wherein the resistance intervals assigned to the respective logic states can be selected sufficiently large for sufficient discrimination of the different logic states. In general, and especially in this case, it is preferable that the ON state with the lowest R IN value and the OFF state of the resistive memory cell differ in electrical resistance by at least a factor of about 10 3 .

Bei einer bevorzugten Ausgestaltung des erfindungsgemäßen resistiven Speicherelements ist die Serienverschaltung aus resistiver Speicherzelle und MOS-Feldeffekttransistor transistorseitig mit der ersten Stromleitung und speicherzellenseitig mit der dritten Stromleitung verbunden. Alternativ hierzu, kann in einer weiteren bevorzugten Ausgestaltung des erfindungsgemäßen resistiven Speicherelements die Serienverschaltung aus resistiver Speicherzelle und Transistor speicherzellenseitig mit der ersten Stromleitung und transistorseitig mit der dritten Stromleitung verbunden sein.at a preferred embodiment of the inventive resistive Memory element is the series connection of resistive memory cell and MOS field-effect transistor on the transistor side with the first power line and memory cell side connected to the third power line. Alternatively, in a further preferred embodiment of the resistive according to the invention Memory element, the series connection of resistive memory cell and transistor memory cell side with the first power line and transistor side be connected to the third power line.

Erfindungsgemäß ist es bevorzugt, wenn die resistive Speicherzelle eine CBRAM-Speicherzelle bzw. Festkörperelektrolytspeicherzelle ist. Bei dem Festkörperelektrolyten des erfindungsgemäßen Speicherelements handelt es sich dabei um ein ionenleitfähiges Material, welches eine gute Ionenleitfähigkeit für die Metallionen der reaktiven Elektrode aufweist. Ein solcher Festkörperelektrolyt kann ein in einem bestimmten Temperaturintervall halbleitendes Material sein. Besonders bevorzugt umfasst der Festkörperelektrolyt eine Legierung, die wenigstens ein Chalcogen, d.h. ein Element der VI. Hauptgruppe des Periodensystems der Elemente, wie O, S, Se, Te, enthält. Bei einer Chalcogenid-Legierung kann es sich bei spielsweise um Ag-S, Ag-Se, Ni-S, Cr-S, Co-S, Ge-S oder Cu-S handeln. Ferner kann es sich bei dem Festkörperelektrolyten auch um ein poröses Metalloxid, wie AlOx, WOx, Al2O3, VOx oder TiOx handeln. Die obigen Aufzählungen für den Festkörperelektrolyten sollen die Erfindung hierauf nicht einschränken. Vielmehr kann im Allgemeinen jeder Festkörperelektrolyt eingesetzt werden, solange er das gewünschte elektrische Verhalten zeigt.According to the invention, it is preferable if the resistive memory cell is a CBRAM memory cell or solid electrolyte memory cell. The solid-state electrolyte of the memory element according to the invention is an ion-conductive material which has good ionic conductivity for the metal ions of the reactive electrode. Such a solid electrolyte may be a semiconductive material in a certain temperature interval. Particularly preferably, the solid electrolyte comprises an alloy containing at least one chalcogen, ie an element of VI. Main group of the Periodic Table of the Elements, such as O, S, Se, Te, contains. A chalcogenide alloy may, for example, be Ag-S, Ag-Se, Ni-S, Cr-S, Co-S, Ge-S or Cu-S. Furthermore, the solid electrolyte may also be a porous metal oxide, such as AlO x , WO x , Al 2 O 3 , VO x or TiO x . The above listings for the solid electrolyte are not intended to limit the invention thereto. Rather, in general, any solid electrolyte can be used as long as it exhibits the desired electrical behavior.

Bei dem Material der reaktiven Elektrode der CBRAM-Speicherzelle kann es sich um ein Metall handeln, welches beispielsweise aus Cu, Ag, Au, Ni, Cr, V, Ti oder Zn gewählt ist. Die inerte Elektrode kann aus einem Material bestehen, welches beispielsweise aus W, Ti, Ta, TiN, dotiertes Si und Pt gewählt ist. Die inerte Elektrode wird dann als "inert" betrachtet, wenn ihr Redoxpotenzial größer ist, als das zum Schalten des Speicherelements eingesetzte Potenzial.at the material of the reactive electrode of the CBRAM memory cell may be a metal, which is selected, for example, from Cu, Ag, Au, Ni, Cr, V, Ti or Zn. The inert electrode may be made of a material which, for example selected from W, Ti, Ta, TiN, doped Si and Pt. The inert electrode is then considered "inert" if their redox potential is greater, as the potential used to switch the memory element.

Der Festkörperelektrolyt kann insbesondere mit einem Metall dotiert sein, welches vorzugsweise das gleiche Metall ist, wie jenes der reaktiven Elektrode. Er kann jedoch auch mit anderen metallischen Elementen dotiert sein, um die elektrischen Eigenschaften zu optimieren. Bei Vorliegen einer solchen Dotierung kann in vorteilhafter Weise die Zeitspanne zum Erstellen eines niedrigohmigen Strompfads zur Überbrückung beider Elektroden verringert werden, da, anschaulich gesprochen, lediglich die verbleibenden "Lücken" zwischen angrenzenden Metallpräzipitaten mit Metall aufgefüllt werden müssen. Auf diese Weise kann die Antwortzeit des Speicherelements verringert werden.Of the Solid electrolyte may in particular be doped with a metal, which preferably the the same metal as that of the reactive electrode. He can, however also be doped with other metallic elements to the electrical To optimize properties. In the presence of such doping can advantageously the time to create a low impedance Current paths for bridging both Electrodes are reduced, because, vividly speaking, only the remaining "gaps" between adjacent ones Metallpräzipitaten filled up with metal Need to become. In this way, the response time of the memory element can be reduced become.

Bei dem Transistor des erfindungsgemäßen resistiven Speicherelements kann sich um einen MOS-Feldeffekttransistor oder einen Bipolartransistor handeln. Ist der Transistor ein MOS- Feldeffekttransistor, so ist der Source-Drain-Pfad mit den ersten und dritten Stromleitungen des resistiven Speicherelements elektrisch leitend verbunden, während der Gate-Anschluss mit der zweiten Stromleitung elektrisch leitend verbunden ist, um so den MOS-Feldeffekttransistor in Durchlass zu schalten. Ist der Transistor ein Bipolartransistor, so ist der Kollektor-Emitter-Pfad mit den ersten und dritten Stromleitungen des resistiven Speicherelements elektrisch leitend verbunden, während der Basis-Anschluss mit der zweiten Stromleitung elektrisch leitend verbunden ist, um so den Bipolartransistor in Durchlass zu schalten.at the transistor of the resistive invention Memory element may be a MOS field effect transistor or act a bipolar transistor. If the transistor is a MOS field effect transistor, such is the source-drain path with the first and third power lines the resistive memory element electrically conductively connected during the Gate connection with the second power line is electrically connected, so to turn on the MOS field effect transistor in passage. Is the transistor a bipolar transistor, so is the collector-emitter path with the first and third power lines of the resistive memory element electrically connected while the base terminal electrically conducts to the second power line is connected so as to turn on the bipolar transistor.

Gemäß einem weiteren Aspekt umfasst die Erfindung eine Anordnung (Array) von erfindungsgemäßen Speicherelementen, welche eine Mehrzahl von resistiven Speicherelementen in der oben beschriebenen Weise umfasst. Hierbei kann es von Vorteil sein, wenn der Transistor, insbesondere MOS-Feldeffektransistor, eines Speicherelements ein Auswahltransistor für das jeweilige Speicherelement ist.According to one In another aspect, the invention includes an array of memory elements according to the invention, which is a plurality of resistive memory elements in the above includes described manner. This can be an advantage if the transistor, in particular MOS field-effect transistor, of a memory element Selection transistor for the respective memory element is.

Gemäß einem weiteren Aspekt umfasst die Erfindung einen Halbleiterspeicher, welcher eine wie oben beschriebene erfindungsgemäße Anordnung von Speicherelementen umfasst.According to one In another aspect, the invention comprises a semiconductor memory, which is an inventive arrangement of memory elements as described above includes.

Gemäß einem weiteren Aspekt umfasst die Erfindung die Verwendung eines wie oben beschriebenen, erfindungsgemäßen Speicherelements als ein Multi-Level-Speicherelement, dem wenigstens zwei, insbesondere mehr als zwei logische Zustände zugewiesen werden können.According to one In another aspect, the invention includes the use of one as above described, memory element according to the invention as a multi-level storage element, the at least two, in particular assigned more than two logical states can be.

Gemäß einem weiteren Aspekt umfasst die Erfindung die Verwendung eines wie oben beschriebenen, erfindungsgemäßen Speicherelements als ein variabler Abgleichwiderstand zum Abgleichen/Trimmen von Spannungen oder Strömen.According to one In another aspect, the invention includes the use of one as above described, memory element according to the invention as a variable trimming resistor for trimming / trimming Voltages or currents.

Gemäß einem weiteren Aspekt umfasst die Erfindung ein Verfahren zum Schalten (oder Programmieren) eines wie oben beschriebenen, erfindungsgemäßen, resistiven Speicherelements, welches sich in wesentlicher Weise dadurch auszeichnet, dass während des Schaltens in den EIN-Zustand mittels eines elektrischen Stroms entlang des Leistungspfads des Transistors, insbesondere entlang des Source-Drain-Pfads eines MOS-Feldeffekttransistors, ein variabler Strom mit einer wählbaren variablen Maximalamplitude durch die Speicherzelle geschickt wird, derart dass sich ein dem durch die Speicherzelle fließenden Strom entsprechender Widerstand der Speicherzelle im EIN-Zustand einstellt. Auf diese Weise kann das erfindungsgemäße Speicherelement durch das Hindurchströmen von verschieden großen elektrischen Strömen vorteilhaft in verschiedene EIN-Zustände mit einem verschiedenen elektrischen Widerstand gebracht werden, denen verschiedene logische Zustände zugeordnet werden können. Hierbei kann es von Vorteil sein, wenn als Transistor ein MOS-Feldeffektransistor eingesetzt wird, der in seinem Sättigungsbereich betrieben wird. Der elektrische Strom über den Source-Drain-Pfad des MOS-Feldeffekttransistors ist dann unabhängig von der Source-Drain-Spannung und der maximale Source-Drain-Strom ist durch die Amplitude der Gate-Spannung definiert, so dass der maximale Source-Drain-Strom (maximale Stromamplitude) in einfacher Weise durch die Amplitude der Gate-Spannung geregelt werden kann.According to one In another aspect, the invention includes a method of switching (or programming) a resistive according to the invention as described above Memory element, which is characterized in essential way, that while of switching to the ON state by means of an electric current along the power path of the transistor, in particular along the Source-drain path of a MOS field-effect transistor, a variable current with a selectable variable maximum amplitude is sent through the memory cell, such that there is a current flowing through the memory cell corresponding resistance of the memory cell in the ON state sets. In this way, the memory element according to the invention by the flow therethrough of different sizes electric currents advantageous in different ON states with a different one electrical resistance, which are different logical conditions can be assigned. in this connection it may be advantageous if a MOS field-effect transistor is used as the transistor is used, which is in its saturation region is operated. The electrical current across the source-drain path of the MOS field effect transistor is then independent from the source-drain voltage and the maximum source-drain current is by the amplitude of the gate voltage defined so that the maximum source-drain current (maximum current amplitude) controlled in a simple manner by the amplitude of the gate voltage can be.

Erfindungsgemäß ist es bevorzugt, wenn wengistens zwei verschiedene Ströme mit wählbaren variablen Maximalamplituden durch die Speicherzelle geschickt werden, so dass sich wenigstens zwei den durch die Speicherzelle fließenden Strömen entsprechende Widerstände der Speicherzelle einstellen, wel chen wenigstens zwei verschiedene logische Zustände der Speicherzelle zugeordnet werden können.According to the invention, it is preferable if at least two different currents with selectable variable maximum amplitudes are sent through the memory cell, so that at least two currents corresponding to the currents flowing through the memory cell set speaking resistors of the memory cell, wel chen at least two different logical states of the memory cell can be assigned.

Die Erfindung wird nun anhand von Ausführungsbeispielen näher erläutert, wobei Bezug auf die beigefügten Zeichnungen genommen wird.The Invention will now be explained in more detail with reference to embodiments, wherein Reference to the attached Drawings is taken.

1 zeigt in schematischer Weise zwei perspektivische Ansichten einer CBRAM-Speicherzelle zur Veranschaulichung der elektrochemischen Vorgänge beim Schalten der Speicherzelle; 1 schematically shows two perspective views of a CBRAM memory cell to illustrate the electrochemical processes in switching the memory cell;

2 veranschaulicht in schematischer Weise zwei Ausführungsformen des erfindungsgemäßen resistiven Speicherelements; 2 schematically illustrates two embodiments of the resistive memory element according to the invention;

3 zeigt ein Diagramm, in welchem der Maximalstrom zum Schalten eines erfindungsgemäßen, resistiven Speicherelements in den EIN-Zustand gegen den elektrischen Widerstand im EIN-Zustand aufgetragen ist; 3 shows a diagram in which the maximum current for switching a resistive memory element according to the invention in the ON state is plotted against the electrical resistance in the ON state;

4 zeigt ein Diagramm, in welchem die Anzahl von in einem erfindungsgemäßen, resistiven Speicherelement durchgeführten Lesezyklen gegen den elektrischen Widerstand in verschiedenen EIN-Zuständen aufgetragen ist. 4 shows a diagram in which the number of reading cycles performed in a resistive memory element according to the invention is plotted against the electrical resistance in different ON states.

1 zeigt in den beiden 1A und 1B in schematischer Weise zwei perspektivische Ansichten einer allgemein mit der Bezugszahl 1 bezeichneten CBRAM-Speicherzelle zur Veranschaulichung der elektrochemischen Vorgänge beim Schalten der Speicherzelle. 1A veranschaulicht dabei den niedrigohmigen EIN-Zustand der Speicherzelle, während 1B den hoch ohmigen AUS-Zustand veranschaulicht, zwischen welchen in reversibler Weise hin- und hergeschaltet werden kann. Die CRAM-Speicherzelle 1 umfasst eine Inertelektrode 3 aus beispielsweise W, eine reaktive Elektrode 2 aus beispielsweise Ag, sowie ein elektrisch hochresistives, jedoch für Ionen durchlässiges Trägermaterial 4 (Festkörperelektrolyt) aus beispielsweise einer Chalcogenid-Legierung, wie Ge-Se, das zwischen diesen beiden Elektroden 2, 3 angeordnet ist. Die beiden Elektroden 2, 3 bilden gemeinsam mit dem Festkörperelektrolyten 4 ein Redoxsystem, in welchem oberhalb einer definierten Schwellspannung (Vth) eine Redoxreaktion abläuft. Die Redoxreaktion kann, je nach Polung einer an die beiden Elektroden angelegten Spannung, die jedoch größer als die Schwellspannung sein muss, in der einen oder der anderen Reaktionsrichtung ablaufen, wobei Metallionen, beispielsweise Ag+-Ionen erzeugt oder entladen werden. In 1A ist die reaktive Elekrode 2, beispielsweise Ag-Elektrode, mit dem positiven Pol einer Spannungsquelle verbunden, während die inerte Elektrode 3 mit dem negativen Pol einer Spannungsquelle verbunden ist. An der reaktiven Elektrode 2 werden Metallionen (Ag+-Ionen) erzeugt, die in den Festkörperelektrolyten getrieben und dort reduziert werden, und auf diese Weise metallische Ausscheidungen 5 bilden, die in ihrer Zahl und Größe zunehmen, bis sich schließlich ein die beiden Elektroden 2, 3 überbrückender niedrigohmiger, metallischer Strompfad 6 ausbildet. In diesem Zustand ist der elektrische Widerstand des Festkörperelektrolyten gegenüber dem Zustand ohne einen niedrigohmigen Strompfad wesentlich verringert (EIN-Zustand). 1B zeigt den Fall, wo die reaktive Elekrode 2, beispielsweise Ag-Elektrode, mit dem negativen Pol einer Spannungsquelle verbunden ist, während die inerte Elektrode 3 mit dem positiven Pol einer Spannungsquelle verbunden ist. Dies führt dazu, dass sich der metallische Strompfad 6 wieder auflöst, da die metallischen Ag-Ausscheidungen 5 oxidiert werden. Die resistive Speicherzelle 1 geht in ihren AUS-Zustand über, in dem ihr elektrischer Widerstand wesentlich durch den elektrischen Widerstand des Festkörperelektrolyten 4 bestimmt ist. 1 shows in the two 1A and 1B schematically two perspective views of a generally with the reference numeral 1 designated CBRAM memory cell for illustrating the electrochemical processes when switching the memory cell. 1A illustrates the low-resistance ON state of the memory cell while 1B illustrates the high-ohm OFF state, between which can be switched back and forth in a reversible manner. The CRAM memory cell 1 includes an inert electrode 3 from, for example, W, a reactive electrode 2 from, for example, Ag, as well as an electrically highly resistant, but for ion-permeable support material 4 (Solid state electrolyte) of, for example, a chalcogenide alloy, such as Ge-Se, between these two electrodes 2 . 3 is arranged. The two electrodes 2 . 3 form together with the solid state electrolyte 4 a redox system in which above a defined threshold voltage (V th ) a redox reaction takes place. Depending on the polarity of a voltage applied to the two electrodes, which, however, must be greater than the threshold voltage, the redox reaction can proceed in one or the other reaction direction, with metal ions, for example Ag + ions, being generated or discharged. In 1A is the reactive electrode 2 , For example, Ag electrode, connected to the positive pole of a voltage source, while the inert electrode 3 is connected to the negative pole of a voltage source. At the reactive electrode 2 For example, metal ions (Ag + ions) are generated, which are driven into and reduced in the solid electrolyte, and thus metallic precipitates 5 form, which increase in their number and size, until finally one of the two electrodes 2 . 3 bridging low impedance, metallic current path 6 formed. In this state, the electric resistance of the solid electrolyte is significantly reduced from the state without a low-resistance current path (ON state). 1B shows the case where the reactive electrode 2 , For example, Ag electrode, is connected to the negative pole of a voltage source, while the inert electrode 3 is connected to the positive pole of a voltage source. This causes the metallic current path 6 dissolves again, as the metallic Ag precipitates 5 be oxidized. The resistive memory cell 1 goes into its OFF state, in which its electrical resistance is substantially due to the electrical resistance of the solid state electrolyte 4 is determined.

2 veranschaulicht in schematischer Weise in den 2A und 2B zwei Ausführungsformen des erfindungsgemäßen resistiven Speicherelements, das jeweils durch die gepunktete Umrahmung gekennzeichnet ist. In der Ausführungsform von 2A ist die Serienverschaltung aus resistiver Speicherzelle 1 (dargestellt durch ein spezielles Schaltungssymbol) und MOS-Feldeffekttransistor TC speicherzellenseitig mit der ersten Stromleitung, nämlich Bitleitung (BL), elektrisch leitend verbunden, und transistorseitig mit der dritten Stromleitung, nämlich Plattenleitung (PL), elektrisch leitend verbunden. In der Ausführungsform von 2B ist die Serienverschaltung aus resistiver Speicherzelle 1 und MOS-Feldeffekttransistor TC transistorseitig mit der ersten Stromleitung, nämlich Bitleitung (BL), elektrisch leitend verbunden, und speicherzellenseitig mit der dritten Stromleitung, nämlich Plattenleitung (PL), elektrisch leitend verbunden. In beiden Ausführungsformen ist der Gate-Anschluss des MOS-Feldeffekttransistors mit der zweiten Wortleitung, nämlich Wortleitung (WL), verbunden. Der MOS-Feldeffektransistor wird in beiden Ausführungsformen in seinem Sättigungsbereich betrieben. 2 illustrated schematically in the 2A and 2 B two embodiments of the resistive memory element according to the invention, which is characterized in each case by the dotted frame. In the embodiment of 2A is the series connection of resistive memory cell 1 (represented by a special circuit symbol) and MOS field effect transistor T C memory cell side with the first power line, namely bit line (BL), electrically conductively connected, and transistor side to the third power line, namely plate line (PL), electrically conductively connected. In the embodiment of 2 B is the series connection of resistive memory cell 1 and MOS field-effect transistor T C on the transistor side with the first power line, namely bit line (BL), electrically conductively connected, and memory cell side electrically connected to the third power line, namely plate line (PL). In both embodiments, the gate terminal of the MOS field-effect transistor is connected to the second word line, namely word line (WL). The MOS field-effect transistor is operated in its saturation region in both embodiments.

3 zeigt ein Diagramm, in welchem der Maximalstrom I(max) zum Schalten eines erfindungsgemäßen, resistiven Speicherelements in den EIN-Zustand gegen den elektrischen Widerstand im EIN-Zustand R(ON) aufgetragen ist. Wie dem Diagramm von 3 zu entnehmen ist, kann durch eine Variation des Maximalstroms in einem Bereich von ca. 0,1 μA bis ca. 100 μA eine Änderung des elektrischen Widerstands im EIN-Zustand der erfindungsgemäßen, resistiven Speicherzelle in einem Bereich von ca. 103 bis ca. 106 Ohm erreicht werden. Der elektrische Widerstand der Speicherzelle im AUS-Zustand ist hierbei typischerweise größer als 109 Ohm. Als Speicherzelle wurde eine Speicherzelle, wie in 1 gezeigt, mit einem Festkörperelektrolyten Ge-Se und einer reaktiven Ag-Elektrode verwendet. Die aktive Fläche der Speicherzelle betrug ca. 400 nm × 400 nm. 3 shows a diagram in which the maximum current I (max) for switching a resistive memory element according to the invention in the ON state against the electrical resistance in the ON state R (ON) is plotted. Like the diagram of 3 can be seen, by a variation of the maximum current in a range of about 0.1 uA to about 100 uA, a change in the electrical resistance in the ON state of the inventive resistive memory cell in a range be achieved from about 10 3 to about 10 6 ohms. The electrical resistance of the memory cell in the OFF state is typically greater than 10 9 ohms. As a memory cell, a memory cell as in 1 shown using a solid state electrolyte Ge-Se and a reactive Ag electrode. The active area of the memory cell was about 400 nm × 400 nm.

4 zeigt ein Diagramm, in welchem die Anzahl (Lesezyklus #) von in einem erfindungsgemäßen, resistiven Speicherelement durchgeführten Lesezyklen gegen den elektrischen Widerstand in verschiedenen EIN-Zuständen R(ON) einer Speicherzelle, wie sie zu 3 beschrieben wurde, aufgetragen ist. 4 zeigt insbesondere den Fall von zwei verschiedenen EIN-Zuständen mit den verschiedenen elektrischen Widerständen R(ON)1 und R(ON)2 nach dem Programmieren mit verschiedenen Maximalströmen. Als Lesepulse wurde Pulse von 100 mV mit einer Pulsdauer von 2 μs eingesetzt. Ersichtlich bleibt in beiden EIN-Zuständen der programmierte Zustand, d.h. der elektrische Widerstand im EIN-Zustand der resistiven Speicherzelle, über eine Lesezykluszahl von ca. 102 bis ca. 108 im Wesentlichen unverändert, so dass 4 zu entnehmen ist, dass die erfindungsgemäße resistive Speicherzelle eine hervorragende Datenhaltigkeit aufweist. 4 FIG. 12 is a diagram showing the number (read cycle #) of read cycles against the electrical resistance in various ON states R (ON) of a memory cell as performed in a resistive memory element according to the present invention 3 described is applied. 4 in particular, shows the case of two different ON states with the different electrical resistances R (ON) 1 and R (ON) 2 after programming with different maximum currents. The read pulses used were pulses of 100 mV with a pulse duration of 2 μs. Obviously, in both ON states, the programmed state, ie the electrical resistance in the ON state of the resistive memory cell, remains essentially unchanged over a read cycle number of approximately 10 2 to approximately 10 8 , so that 4 It can be seen that the inventive resistive memory cell has an excellent data retention.

Es ist also festzuhalten, dass in der vorliegenden Erfindung – im Unterschied zum Fall von resistiv schaltenden Speicherzellen des Stands der Technik, wo Spannungspulse einer definierten Amplitude und Pulsdauer angewendet werden – eine spezielle Ansteuerung gewählt wird, bei der die Programmierpulse durch eine Strombegrenzungsschaltung einen in bestimmten Grenzen frei definierbaren maximalen Stromfluss durch die Speicherzelle während des Pulses erzwingen. Wie obige Unter suchungen zeigen, steht dieser Maximalstrom I(max) über mehrere Größenordnungen hinweg in einem fast linearen Verhältnis zum programmierten Widerstand R(ON). Darüber hinaus bleibt der auf diese Art programmierte Zustand über viele Lesevorgänge und über der Zeit erhalten, so dass sich der beschriebene Prozess für eine nicht-flüchtige Datenhaltung eignet.It So it should be noted that in the present invention - in difference to the case of resistively switching memory cells of the prior art, where applied voltage pulses of a defined amplitude and pulse duration become - one special control selected is at which the programming pulses by a current limiting circuit a within certain limits freely definable maximum current flow through the memory cell during the Force pulse. As the above investigations show, this one stands Maximum current I (max) over several orders of magnitude in an almost linear relation to the programmed resistance R (ON). About that In addition, the state programmed in this way remains many reads and over get the time, so that the process described for a non-volatile data storage suitable.

Die Ansteuerung der Speicherzelle, insbesondere CBRAM Speicherzelle, erfolgt über einen in Serie geschalteten Transistor, insbesondere Feldeffekt-Transistor. Dieser Feldeffekt-Transistor kann zugleich der Auswahltransistor eines Arrays sein. Die Spannungen und/oder Transistorparameter werden vorteilhaft so gewählt, dass der Feldeffekt-Transistor beim Programmiervorgang im sogenannten Sättigungsbereich betrieben wird. Dabei ist der Drainstom unabhängig von der Drain-Source-Spannung und der maximale Drainstrom I(max) ist durch die Amplitude der Gatespannung definiert. Die Speicherzelle kann an dem Source- oder Drainkontakt mit dem Feldeffekt-Transistor verbunden werden. Die Spannung VS an der Versorgungs- oder Bitleitung wird so gewählt, dass Vs>>Vth. Beim Programmieren wird eine Amplitude des Gatepulses Vg derart gewählt, dass – entsprechend dem Transistorparameter – ein gewünschter Strom I(max) durch die Speicherzelle fließt und sich damit ein über den Zusammenhang R(ON)-I(max) definierter Widerstand der Zelle einstellt. Für den Einsatz als Trimm- oder Abgleichwiderstand entsteht so ein wählbarer, analoger Widerstand. Im Falle der Speicheranwendung kann die Widerstandscharakteristik der Speicherzelle allein durch Änderung der Gatespannung den Anforderungen der Schaltung angepasst werden. Schließlich können vorher festgelegte Bereiche der Gatespannung (und damit Bereiche von R(ON)) unterschiedlichen logischen Zuständen zugeordnet werden. Auf diese Weise ist ein Betrieb als Multi-Level-Speicher möglich.The control of the memory cell, in particular CBRAM memory cell, via a series-connected transistor, in particular field effect transistor. This field effect transistor can also be the selection transistor of an array. The voltages and / or transistor parameters are advantageously chosen so that the field-effect transistor is operated during the programming process in the so-called saturation region. In this case, the drain current is independent of the drain-source voltage and the maximum drain current I (max) is defined by the amplitude of the gate voltage. The memory cell may be connected to the field effect transistor at the source or drain contact. The voltage V S on the supply or bit line is chosen so that V s >> V th . During programming, an amplitude of the gate pulse V g is selected such that-according to the transistor parameter-a desired current I (max) flows through the memory cell and thus establishes a resistance of the cell defined by the relationship R (ON) -I (max) , For use as a trim or balancing resistor, this creates a selectable, analogue resistor. In the case of the memory application, the resistance characteristic of the memory cell can be adjusted to the requirements of the circuit solely by changing the gate voltage. Finally, predetermined ranges of the gate voltage (and thus ranges of R (ON)) can be assigned to different logic states. In this way, operation as a multi-level memory is possible.

11
resistive Speicherzelleresistive memory cell
22
reaktive Elektrodereactive electrode
33
inerte Elektrodeinert electrode
44
FestkörperelektrolytSolid electrolyte
55
metallische Ausscheidungenmetallic excreta
66
metallischer Strompfadmetallic current path

Claims (15)

Resistives Speicherelement, welches umfasst: eine erste Stromleitung (BL), eine zweite Stromleitung (WL) und eine mit einem Referenzpotenzial verbundene dritte Stromleitung (PL); eine Serienverschaltung aus einer resistiven Speicherzelle, die zwischen einem hochohmigen AUS-Zustand und wenigstens einem niedrigohmigen EIN-Zustand geschaltet werden kann, und einem Transistor, wobei die resistive Speicherzelle mit dem Leistungspfad des Transistors in Serie elektrisch leitend verbunden ist und die Serienverschaltung aus resistiver Speicherzelle und Transistor zwischen der ersten Stromleitung und der dritten Stromleitung elektrisch leitend mit diesen verbunden ist, während der Steuer-Anschluss des Transistors mit der zweiten Stromleitung elektrisch leitend verbunden ist, dadurch gekennzeichnet, dass die resistive Speicherzelle geeignet ist, durch verschiedene, durch sie hindurch fließende, elektrische Ströme in verschiedene EIN-Zustände mit verschiedenen elektrischen Widerständen gebracht zu werden.A resistive memory element comprising: a first power line (BL), a second power line (WL), and a third power line (PL) connected to a reference potential; a series connection of a resistive memory cell, which can be switched between a high-resistance OFF state and at least a low-resistance ON state, and a transistor, wherein the resistive memory cell is electrically conductively connected to the power path of the transistor in series and the series connection of resistive memory cell and transistor between the first power line and the third power line is electrically connected thereto, while the control terminal of the transistor is electrically connected to the second power line, characterized in that the resistive memory cell is suitable, through different, flowing therethrough to be brought electrical currents in different ON states with different electrical resistances. Resistives Speicherelement nach Anspruch 1, dadurch gekennzeichnet, dass die resistive Speicherzelle einen im Bereich von ca. 102 bis ca. 106 Ohm veränderbaren, elektrischen Widerstand der EIN-Zustände aufweist.Resistive memory element according to claim 1, characterized in that the resistive memory cell has a variable in the range of about 10 2 to about 10 6 ohms, electrical resistance of the ON states. Resistives Speicherelement nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass sich der EIN-Zustand mit dem niedrigsten elektrischen Widerstand und der AUS-Zustand der resistive Speicherzelle in ihrem elektrischen Widerstand um wenigstens einen Faktor von ca. 103 unterscheiden.Resistive memory element according to claim 1 or 2, characterized in that the ON state with the lowest electrical resistance and the OFF state of the resistive memory cell differ in their electrical resistance by at least a factor of about 10 3 . Resistives Speicherelement nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Serienverschaltung aus resistiver Speicherzelle und Transistor transistorseitig mit der ersten Stromleitung und speicherzellenseitig mit der dritten Stromleitung verbunden ist.Resistive memory element according to one of the preceding Claims, characterized in that the series connection of resistive Memory cell and transistor side of the transistor with the first power line and memory cell side connected to the third power line is. Resistives Speicherelement nach einem der vorhergehenden Ansprüche 1 bis 3, dadurch gekennzeichnet, dass die Serienverschaltung aus resistiver Speicherzelle und Transistor speicherzellenseitig mit der ersten Stromleitung und transistorseitig mit der dritten Stromleitung verbunden ist.Resistive memory element according to one of the preceding claims 1 to 3, characterized in that the series connection of resistive memory cell and transistor memory cell side with the first power line and transistor side with the third power line connected is. Resistives Speicherelement nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die resistive Speicherzelle eine Festkörperelektrolytspeicherzelle ist.Resistive memory element according to one of the preceding Claims, characterized in that the resistive memory cell is a solid electrolyte memory cell is. Resistives Speicherelement nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass der Transistor ein MOS-Feldeffekttransistor ist.Resistive memory element according to one of the preceding Claims, characterized in that the transistor is a MOS field effect transistor. Anordnung von Speicherelementen, welche eine Mehrzahl von resistiven Speicherelementen nach einem der vorhergehenden Ansprüche umfasst.Arrangement of memory elements, which a plurality of resistive memory elements according to any one of the preceding claims. Anordnung von Speicherelementen nach Anspruch 8, bei welcher der Transistor eines Speicherelements ein Auswahltransistor für das Speicherelement ist.Arrangement of memory elements according to claim 8, in which the transistor of a memory element is a selection transistor for the Memory element is. Halbleiterspeicher, welcher eine Anordnung von Speicherelementen nach Anspruch 8 oder 9 umfasst.Semiconductor memory, which is an array of memory elements according to claim 8 or 9. Verwendung eines Speicherelements nach einem der vorhergehenden Ansprüche 1 bis 7 als ein Multi-Level-Speicherelement, dem wenigstens zwei, insbesondere mehr als zwei, logische Zustände zugewiesen werden können.Use of a memory element according to one of previous claims 1 to 7 as a multi-level memory element, the at least two, in particular more than two, assigned logical states can be. Verwendung eines Speicherelements nach einem der vorhergehenden Ansprüche 1 bis 7 als ein variabler Abgleichwiderstand.Use of a memory element according to one of previous claims 1 to 7 as a variable trimming resistor. Verfahren zum Schalten eines resistiven Speicherelements zwischen seinen EIN- und AUS-Zuständen nach einem der vorhergehenden Ansprüche 1 bis 7, dadurch gekennzeichnet, dass während des Schaltens in den EIN-Zustand mittels des Transistors ein Strom mit einer wählbaren variablen Maximalamplitude durch die Speicherzelle geschickt wird, derart dass sich ein dem durch die Speicherzelle fließenden Strom entsprechender Widerstand der Speicherzelle im EIN-Zustand einstellt.Method for switching a resistive memory element between its ON and OFF states according to any one of the preceding claims 1 to 7, characterized in that during the switching in the ON state by means of the transistor a current with a selectable variable maximum amplitude is sent through the memory cell, such that there is a current flowing through the memory cell corresponding resistance of the memory cell in the ON state sets. Verfahren nach Anspruch 13, dadurch gekennzeichnet, dass der Transistor, insbesondere MOS-Feldeffektransistor, in seinem Sättigungsbereich betrieben wird.Method according to claim 13, characterized in that that the transistor, in particular MOS field effect transistor, in its saturation is operated. Verfahren nach Anspruch 13 oder 14, dadurch gekennzeichnet, dass wengistens zwei verschiedene Ströme mit wählbaren variablen Maximalamplituden durch die Speicherzelle geschickt werden können, derart dass sich wenigstens zwei den durch die Speicherzelle fließenden Strömen entsprechende Widerstände der Speicherzelle einstellen, welchen wenigstens zwei verschiedene logische Zustände der Speicherzelle zugeordnet werden können.A method according to claim 13 or 14, characterized in that at least two different streams with selectable variable maximum amplitudes are sent through the memory cell can, such that at least two correspond to the currents flowing through the memory cell resistors set the memory cell, which at least two different logical states the memory cell can be assigned.
DE102004059642.5A 2004-12-10 2004-12-10 Method for switching a resistive memory element Expired - Fee Related DE102004059642B4 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE102004059642.5A DE102004059642B4 (en) 2004-12-10 2004-12-10 Method for switching a resistive memory element

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102004059642.5A DE102004059642B4 (en) 2004-12-10 2004-12-10 Method for switching a resistive memory element

Publications (2)

Publication Number Publication Date
DE102004059642A1 true DE102004059642A1 (en) 2006-06-14
DE102004059642B4 DE102004059642B4 (en) 2017-03-09

Family

ID=36500205

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102004059642.5A Expired - Fee Related DE102004059642B4 (en) 2004-12-10 2004-12-10 Method for switching a resistive memory element

Country Status (1)

Country Link
DE (1) DE102004059642B4 (en)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040228163A1 (en) * 2001-12-27 2004-11-18 Stmicroelectronics S.R.L. Phase change memory device

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040228163A1 (en) * 2001-12-27 2004-11-18 Stmicroelectronics S.R.L. Phase change memory device

Also Published As

Publication number Publication date
DE102004059642B4 (en) 2017-03-09

Similar Documents

Publication Publication Date Title
DE102004026003B3 (en) Resistive memory cell arrangement
DE102004041330B3 (en) Memory circuit with a memory element having memory element resistance
EP2436011B1 (en) Memory element, stacking, memory matrix and method for operation
DE102008033129B4 (en) Integrated circuit, method for operating an integrated circuit, and memory module
DE102004040750B4 (en) Memory cell arrangement with memory cells of the CBRAM type and method for programming the same
DE112011101999T5 (en) Write and delete method for a resistive memory device
DE102004047666B4 (en) Memory with resistance memory cell and evaluation circuit
WO2005104134A1 (en) Method and device for programming cbram memory cells
DE102008030418A1 (en) Quasi-differential reading operation
DE102004024610B3 (en) Solid electrolyte switching element
DE102004018715B3 (en) Memory cell for storing information, memory circuit and method for producing a memory cell
DE102007001222A1 (en) Solid electrolyte memory device
DE102004018859B3 (en) Memory storage circuit e.g. for flip flop circuit for making available video or audio data for given length of time in terminal, has memory cell with PMC resistor having solid electrolyte material with write circuit
EP1835509A1 (en) Memory cells, memory with a memory cell and method for writing data to a memory cell
DE102004040752A1 (en) Integrated memory arrangement based on resistive memory cells and production method thereof
DE102006010531A1 (en) Memory device e.g. phase change memory device, has memory cells with switching devices connected with current unloading connections for switching currents from current supply line through active material
DE102006053434A1 (en) Adjustable resistor i.e. potentiometer, for electrical circuit arrangement, has input and output connections, and current path that is activated/deactivated such that total resistance between connections is set based on resistance value
DE102004059642B4 (en) Method for switching a resistive memory element
DE102005003025B4 (en) PMC memory circuit and method for storing a date in a PMC memory circuit
DE102009023153B4 (en) Memory element, memory matrix and method of operation
DE10207300B4 (en) Integrated read-only memory, method for operating such a read-only memory and manufacturing method
EP1881503A1 (en) Method and storage switching device for operating a resistance storage cell
DE102004037152A1 (en) Memory cell, forming base of invention comprises selection element with threshold-value characteristic in addition to memory element with phase change material as memory medium
DE102004010243A1 (en) Static memory cell, has circuit for limiting current through PMC resistance when changing from high-resistance state to low-resistance state
DE102007006567B3 (en) Resistive memory cell for use in a memory component, comprises resistive memory element with two resistive conditions, where selection unit is provided with interconnected and disconnected condition

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8127 New person/name/address of the applicant

Owner name: QIMONDA AG, 81739 MUENCHEN, DE

R016 Response to examination communication
R081 Change of applicant/patentee

Owner name: INFINEON TECHNOLOGIES AG, DE

Free format text: FORMER OWNER: QIMONDA AG, 81739 MUENCHEN, DE

R082 Change of representative

Representative=s name: MUELLER HOFFMANN & PARTNER PATENTANWAELTE MBB, DE

R018 Grant decision by examination section/examining division
R020 Patent grant now final
R082 Change of representative
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee