DE102004049162B4

DE102004049162B4 - Method and device for balancing transient currents in switch devices and system comprising a switch device and a device for balancing transient currents in switch device

Info

Publication number: DE102004049162B4
Application number: DE200410049162
Authority: DE
Inventors: Dirk Hofmann
Original assignee: Continental Automotive GmbH
Current assignee: Vitesco Technologies GmbH
Priority date: 2004-10-08
Filing date: 2004-10-08
Publication date: 2014-01-30
Anticipated expiration: 2024-10-09
Also published as: DE102004049162A1

Abstract

Verfahren zum Symmetrieren von transienten Strömen in Schaltervorrichtungen (2), die mindestens zwei parallel geschaltete Schalter (1) umfassen, die abhängig von jeweils einem Stellsignal einschaltbar oder ausschaltbar sind, bei dem – zu einem gemeinsamen Messzeitpunkt jeweils ein Wert einer Größe erfasst wird, die repräsentativ ist für den Strom, der durch den jeweiligen Schalter (1) fließt, – ein Sollwert ermittelt wird abhängig von den erfassten Werten der Größe der jeweiligen Schalter (1), – ein erster Korrekturwert (COR11, COR12, COR1N) für jeden Schalter (1) ermittelt wird zum Korrigieren eines Ansteuerzeitpunktes zum Auslösen eines Schaltvorgangs des jeweiligen Schalters (1) abhängig von dem jeweiligen Wert der Größe, von dem Sollwert und von einem zweiten Korrekturwert (COR2), – der zweite Korrekturwert (COR2) ermittelt wird abhängig von den ersten Korrekturwerten (COR11, COR12, COR1N), und – das Stellsignal für den jeweiligen Schalter (1) erzeugt wird zeitlich abhängig von dem jeweiligen ersten Korrekturwert (COR11, COR12, COR1N) und dem jeweiligen Ansteuerzeitpunkt.Method for symmetrizing transient currents in switch devices (2), which comprise at least two switches (1) connected in parallel, which can be switched on or off depending on a respective control signal, in which - at a common time of measurement, a value of a variable is detected which is representative of the current flowing through the respective switch (1). a target value is determined as a function of the detected values of the size of the respective switches (1); A first correction value (COR11, COR12, COR1N) is determined for each switch (1) in order to correct a triggering time for triggering a switching operation of the respective switch (1) depending on the respective value of the variable, on the setpoint value and on a second correction value (COR2 ), -; the second correction value (COR2) is determined depending on the first correction values (COR11, COR12, COR1N), and. The control signal for the respective switch (1) is generated in a manner dependent on the respective first correction value (COR11, COR12, COR1N) and the respective activation time.

Description

Die Erfindung betrifft ein Verfahren und eine zugehörige Vorrichtung zum Symmetrieren von transienten Strömen in Schaltervorrichtungen, die mindestens zwei parallel geschaltete Schalter umfassen, die abhängig von jeweils einem Stellsignal einschaltbar oder ausschaltbar sind. Die Erfindung betrifft ferner ein System, das mindestens eine dieser Vorrichtungen umfasst, der jeweils eine Schaltervorrichtung zugeordnet ist.The invention relates to a method and an associated device for balancing transient currents in switch devices, which comprise at least two switches connected in parallel, which can be switched on or off depending on a respective control signal. The invention further relates to a system comprising at least one of these devices, each associated with a switch device.

In der EP 0 664 613 A2 ist ein Verfahren und eine Vorrichtung zur Symmetrierung der Belastung parallel geschalteter Leistungshalbleitermodule offenbart. Für jedes Leistungshalbleitermodul ist ausgangsseitig eine Strommesseinrichtung vorgesehen. Ferner ist für jedes Leistungshalbleitermodul eine Regeleinheit mit einem Steuersignaleingang, der von einer Steuersignalquelle gespeist wird, und einem Eingang für einen Stromsollwert vorgesehen. Jede Regeleinheit umfasst einen Differenzbildner, welcher eine Differenz zwischen dem Stromsollwert und dem in der entsprechenden Strommesseinrichtung gemessenen Stromistwert bildet. In jeder Regeleinheit ist ferner ein Ausgleichsregler vorgesehen, in dem anhand der Differenz die Ein- oder Ausschaltzeitpunkte und die Höhe der Steuersignale ermittelt werden. Ferner ist in jeder Regeleinheit für jedes Leistungshalbleitermodul ein Steuersignaltransformer vorgesehen, in dem das am Steuersignaleingang anliegende Signal nach Maßgabe der im Ausgleichsregler ermittelten Ein- bzw. Ausschaltzeitpunkte und Steuersignalhen verändert wird. Der Stromsollwert wird durch einen Mittelwertbildner gebildet, der einen Mittelwert der in den Strommesseinrichtungen der Leistungshalbleitermodule gemessenen Ströme bildet.In the EP 0 664 613 A2 discloses a method and apparatus for balancing the load of parallel connected power semiconductor modules. For each power semiconductor module, a current measuring device is provided on the output side. Furthermore, a control unit with a control signal input, which is fed by a control signal source, and an input for a current setpoint is provided for each power semiconductor module. Each control unit comprises a difference former, which forms a difference between the current setpoint and the current actual value measured in the corresponding current measuring device. In each control unit, a compensation regulator is also provided, in which the on or off timing and the height of the control signals are determined based on the difference. Furthermore, a control signal transformer is provided in each control unit for each power semiconductor module in which the signal present at the control signal input is changed in accordance with the on or off times and control signals determined in the compensation controller. The current setpoint is formed by an averager, which forms an average of the currents measured in the current measuring devices of the power semiconductor modules.

Ein solches Verfahren und eine solche Vorrichtung gehen auch aus der Schrift Hofer: „Paralleling intelligent IGBT power modules with active gate-controlled current balancing”, Power Electronics Specialists Conference, 1996, PESC '96 Record., 27th Annual IEEE, vol. 2, 1996, S. 1312–1316 hervor.Such a method and apparatus is also apparent from Hofer: "Paralleling intelligent IGBT power modules with active gate-controlled current balancing", Power Electronics Specialists Conference, 1996, PESC '96 Record., 27th Annual IEEE, vol. 2, 1996, pp. 1312-1316.

Die DE 102 45 293 A1 offenbart die Symmetrierung von reihengeschalteten Halbleiterschaltern, bei der für jeden Leistungshalbleiterschalter vor dem Einschalten eine Schalterspannung über dem Leistungshalbleiterschalter erfasst wird, bei der für jeden Leistungshalbleiterschalter während des Einschaltvorganges die maximale Schalterspannung über dem Leistungshalbleiterschalter erfasst wird und bei der für jeden Leistungshalbleiterschalter die maximale Schalterspannung mit der Schalterspannung verglichen wird und, wenn eine Differenz zwischen der maximalen Schalterspannung und der Schalterspannung einen vorgebbaren Schwellwert überschreitet, der nächstliegende Ansteuerzeitpunkt wenigstens einer der Leistungshalbleiterschalter derart verlagert wird, dass diese Differenz für jeden Leistungshalbleiterschalter sich dem Schwellwert annähert oder diesen erreicht.The DE 102 45 293 A1 discloses the balancing of series-connected semiconductor switches in which a switch voltage across the power semiconductor switch is detected for each power semiconductor switch, wherein the maximum switch voltage across the power semiconductor switch is detected for each power semiconductor switch during the power-up and the maximum switch voltage for each power semiconductor switch Switching voltage is compared and, if a difference between the maximum switch voltage and the switch voltage exceeds a predetermined threshold, the nearest actuation time of at least one of the power semiconductor switches is displaced such that this difference for each power semiconductor switch approaches or reaches the threshold.

In der WO 02/052 726 A1 wird ein Verfahren zur dynamischen Belastungssymmetrierung von reihen- und/oder parallelgeschalteten Leistungshalbleiterschaltern offenbart.In the WO 02/052 726 A1 discloses a method for the dynamic load balancing of series and / or parallel-connected power semiconductor switches.

Die Aufgabe der Erfindung ist, ein Verfahren und eine Vorrichtung zu schaffen, das bzw. die transiente Ströme in Schaltervorrichtungen zuverlässig und stabil symmetriert. Ferner ist die Aufgabe der Erfindung, ein System zu schaffen, in dem transiente Ströme in Schaltervorrichtungen zuverlässig und stabil symmetrierbar sind.The object of the invention is to provide a method and a device which reliably and stably balance the transient currents in switch devices. Furthermore, the object of the invention to provide a system in which transient currents in switch devices are reliably and stably symmetrized.

Die Aufgabe wird gelöst durch die Merkmale der unabhängigen Patentansprüche. Vorteilhafte Weiterbildungen der Erfindung sind in den Unteransprüchen gekennzeichnet.The object is solved by the features of the independent claims. Advantageous developments of the invention are characterized in the subclaims.

Gemäß eines ersten Aspekts zeichnet sich die Erfindung aus durch ein Verfahren und eine zugehörige Vorrichtung zum Symmetrieren von transienten Strömen in Schaltervorrichtungen, die mindestens zwei parallel geschaltete Schalter umfassen, die abhängig von jeweils einem Stellsignal einschaltbar oder ausschaltbar sind. Zu einem gemeinsamen Messzeitpunkt wird jeweils ein Wert einer Größe erfasst, die repräsentativ ist für den Strom, der durch den jeweiligen Schalter fließt. Ein Sollwert wird ermittelt abhängig von den erfassten Werten der Größe der jeweiligen Schalter. Ein erster Korrekturwert wird für jeden Schalter ermittelt zum Korrigieren eines Ansteuerzeitpunkts zum Auslösen eines Schaltvorgangs des jeweiligen Schalters abhängig von dem jeweiligen Wert der Größe, von dem Sollwert und von einem zweiten Korrekturwert. Der zweite Korrekturwert wird ermittelt abhängig von den ersten Korrekturwerten. Das Stellsignal für den jeweiligen Schalter wird erzeugt zeitlich abhängig von dem jeweiligen ersten Korrekturwert und dem jeweiligen Ansteuerzeitpunkt.According to a first aspect, the invention is characterized by a method and an associated device for balancing transient currents in switch devices, which comprise at least two switches connected in parallel, which can be switched on or off depending on a respective control signal. At a common time of measurement, a value of a variable which is representative of the current flowing through the respective switch is detected in each case. A setpoint is determined depending on the detected values of the size of the respective switches. A first correction value is determined for each switch to correct a drive timing for triggering a switching operation of the respective switch depending on the respective value of the magnitude, the target value, and a second correction value. The second correction value is determined as a function of the first correction values. The control signal for the respective switch is generated as a function of time of the respective first correction value and the respective actuation time.

Der Vorteil ist, dass durch eine Rückkopplung der ersten Korrekturwerte in Form des zweiten Korrekturwerts auf die jeweiligen ersten Korrekturwerte die ersten Korrekturwerte sehr zuverlässig und stabil ermittelt werden können. Bevorzugt sind zum Ermitteln der ersten Korrekturwerte Regler vorgesehen. Es kann so verhindert werden, dass die ersten Korrekturwerte hin zu einer Grenze eines gegebenenfalls beschränkten Wertebereichs für die ersten Korrekturwerte geregelt werden. Die ersten Korrekturwerte repräsentieren eine zeitliche Verschiebung des Schaltvorgangs des jeweiligen Schalters relativ zu dem jeweiligen Ansteuerzeitpunkt. Der jeweilige Ansteuerzeitpunkt kann besonders einfach für alle Schalter einer Schaltervorrichtung gemeinsam vorgegeben sein. Zum Ermitteln des zweiten Korrekturwerts kann ebenfalls ein Regler vorgesehen sein.The advantage is that, by a feedback of the first correction values in the form of the second correction value to the respective first correction values, the first correction values can be determined very reliably and stably. Preferably, regulators are provided for determining the first correction values. It can thus be prevented that the first correction values are regulated toward a limit of an optionally limited value range for the first correction values. The first correction values represent a time shift of the switching operation of the respective switch relative to the respective actuation time. The respective activation time can be particularly simple for all switches of a switch device in common be predetermined. To determine the second correction value, a regulator may also be provided.

In einer vorteilhaften Ausgestaltung des Verfahrens wird der erste Korrekturwert für jeden Schalter ermittelt abhängig von dem zweiten Korrekturwert und abhängig von einem Differenzwert, der drei verschiedene Werte annehmen kann und der ermittelt wird durch Bilden einer Differenz aus dem Sollwert und dem jeweiligen Wert der Größe. Der Differenzwert wird belegt mit einem ersten Wert, wenn die Differenz größer ist als ein vorgegebener oberer Schwellenwert. Der Differenzwert wird belegt mit einem zweiten Wert, wenn die Differenz kleiner ist als ein vorgegebener unterer Schwellenwert. Ferner wird der Differenzwert belegt mit einem dritten Wert, wenn die Differenz zwischen dem vorgegebenen oberen Schwellenwert und dem vorgegebenen unteren Schwellenwert liegt. Auf ein Anpassen der ersten Korrekturwerte kann so verzichtet werden, wenn der Differenzwert zwischen dem vorgegebenen oberen Schwellenwert und dem vorgegebenen unteren Schwellenwert liegt. Vorteilhaft ist, dass auf eine teure und aufwändige feine Diskretisierung des Differenzwerts verzichtet werden kann.In an advantageous embodiment of the method, the first correction value for each switch is determined as a function of the second correction value and dependent on a difference value that can assume three different values and which is determined by forming a difference between the desired value and the respective value of the variable. The difference value is occupied with a first value if the difference is greater than a predetermined upper threshold value. The difference value is assigned a second value if the difference is less than a predetermined lower threshold. Further, the difference value is occupied with a third value when the difference is between the predetermined upper threshold and the predetermined lower threshold. An adaptation of the first correction values can thus be dispensed with if the difference value lies between the predetermined upper threshold value and the predefined lower threshold value. It is advantageous that can be dispensed with an expensive and complex fine discretization of the difference value.

In einer weiteren vorteilhaften Ausgestaltung des Verfahrens wird der erste Korrekturwert jeweils ermittelt durch einen ersten Regler, der eingangsseitig beaufschlagt ist mit einer Differenz aus dem Sollwert, dem jeweiligen Wert der Größe und dem zweiten Korrekturwert. Dies hat den Vorteil, dass einerseits der jeweilige Wert der Größe auf den Sollwert geregelt werden kann und andererseits durch Berücksichtigen des zweiten Korrekturwerts gewährleistet werden kann, dass der erste Korrekturwert nicht hin zu einer Grenze des gegebenenfalls beschränkten Wertebereichs für den ersten Korrekturwert geregelt wird. Besonders vorteilhaft ist, den ersten Regler als PI-Regler mit proportionalem und integralem Regelanteil auszubilden. Dieser ermöglicht eine besonders hohe Regelgüte mit verschwindender Regelabweichung, insbesondere auch bei diskretwertiger, digitaler Ausbildung des Reglers. Der erste Regler kann aber ebenso als ein anderer Regler ausgebildet sein.In a further advantageous embodiment of the method, the first correction value is respectively determined by a first controller, which is acted on the input side with a difference from the desired value, the respective value of the variable and the second correction value. This has the advantage that, on the one hand, the respective value of the variable can be regulated to the desired value and, on the other hand, it can be ensured by taking into account the second correction value that the first correction value is not regulated to a limit of the possibly limited value range for the first correction value. It is particularly advantageous to design the first controller as a PI controller with a proportional and integral control component. This allows a particularly high quality of control with vanishing control deviation, especially in discrete-value, digital training of the controller. The first controller can also be designed as another controller.

In einer weiteren vorteilhaften Ausgestaltung des Verfahrens wird der zweite Korrekturwert durch einen zweiten Regler ermittelt, der eingangsseitig beaufschlagt ist mit einem Mittelwert der ersten Korrekturwerte. Dies hat den Vorteil, dass der zweite Regler so den Mittelwert der ersten Korrekturwerte auf einen Wert regeln kann, der verhindert, dass die ersten Korrekturwerte durch die ersten Regler hin zu einer Grenze des gegebenenfalls beschränkten Wertebereichs für den ersten Korrekturwert geregelt werden. Dadurch kann sichergestellt werden, dass die transienten Ströme zuverlässig und stabil symmetriert werden.In a further advantageous embodiment of the method, the second correction value is determined by a second controller, which is acted upon on the input side with an average value of the first correction values. This has the advantage that the second controller can thus regulate the mean value of the first correction values to a value which prevents the first correction values from being regulated by the first regulators to a limit of the possibly limited value range for the first correction value. This ensures that the transient currents are reliably and stably balanced.

In einer weiteren vorteilhaften Ausgestaltung des Verfahrens ist der Sollwert gleich dem Mittelwert der erfassten Werte der Größe. So kann sehr einfach eine gleichmäßige Aufteilung des Gesamtstroms durch die Schaltervorrichtung auf die einzelnen parallel geschalteten Schalter erreicht werden.In a further advantageous embodiment of the method, the desired value is equal to the mean value of the detected values of the variable. Thus, a very even distribution of the total current through the switch device to the individual switches connected in parallel can be achieved.

In einer weiteren vorteilhaften Ausgestaltung des Verfahrens ist der Messzeitpunkt abhängig von einem Spannungsabfall über der Schaltervorrichtung und einem vorgegebenen Spannungsschwellenwert. Dies hat den Vorteil, dass sehr einfach ein gemeinsamer Messzeitpunkt für alle parallel geschalteten Schalter einer Schaltervorrichtung ermittelt werden kann, um die transienten Ströme in den jeweiligen Schaltern zu erfassen.In a further advantageous embodiment of the method, the measurement time is dependent on a voltage drop across the switch device and a predetermined voltage threshold. This has the advantage that it is very easy to determine a common measuring instant for all switches of a switching device connected in parallel in order to detect the transient currents in the respective switches.

In einer weiteren vorteilhaften Ausgestaltung der Vorrichtung ist jedem Schalter eine Verzögerungsvorrichtung zugeordnet, die als Zähler ausgebildet ist und die das Stellsignal für den Schalter abhängig von dem ersten Korrekturwert verzögert. Eine solche Vorrichtung ist sehr einfach.In a further advantageous embodiment of the device, each switch is associated with a delay device, which is designed as a counter and which delays the control signal for the switch depending on the first correction value. Such a device is very simple.

Gemäß eines zweiten Aspekts zeichnet sich die Erfindung aus durch ein System, das mindestens eine Vorrichtung umfasst, der jeweils eine Schaltervorrichtung zugeordnet ist.According to a second aspect, the invention is characterized by a system comprising at least one device, each associated with a switch device.

In einer vorteilhaften Ausgestaltung des Systems sind die Schalter durch MOSFET gebildet. Dies hat den Vorteil, dass solche Feldeffekttransistoren besonders gut für ihre Parallelschaltung geeignet sind. Dadurch können größere Ströme geschaltet werden als mit einem einzelnen Feldeffekttransistor. Ferner können so preisgünstige Standard-Feldeffekttransistoren verwendet werden.In an advantageous embodiment of the system, the switches are formed by MOSFET. This has the advantage that such field effect transistors are particularly well suited for their parallel connection. As a result, larger currents can be switched than with a single field effect transistor. Furthermore, such inexpensive standard field effect transistors can be used.

In diesem Zusammenhang ist es besonders vorteilhaft, wenn der Schalter durch einen Sense-FET gebildet ist und die Größe zur Verfügung stellt, die repräsentativ ist für den Strom, der durch den Schalter fließt. Sense-FET sind Feldeffekttransistoren mit einem integrierten Stromsensor. Dies hat den Vorteil, dass die Größe sehr einfach erfasst werden kann und keine aufwändige Schaltung für die Messung des jeweiligen Stroms durch den Schalter erforderlich ist. Dadurch ist ein sehr kompakter Aufbau des Systems möglich und es entstehen keine zusätzlichen Verluste durch beispielsweise Messwiderstände. Ferner wird der Schaltvorgang nicht durch zusätzliche Streuinduktivitäten beeinträchtigt.In this context, it is particularly advantageous if the switch is formed by a sense FET and provides the magnitude representative of the current flowing through the switch. Sense FETs are field effect transistors with an integrated current sensor. This has the advantage that the size can be detected very easily and no complex circuit for the measurement of the respective current through the switch is required. As a result, a very compact design of the system is possible and there are no additional losses caused by, for example, measuring resistors. Furthermore, the switching process is not affected by additional stray inductances.

Ausführungsbeispiele der Erfindung sind im Folgenden anhand der schematischen Zeichnungen erläutert. Es zeigen:Embodiments of the invention are explained below with reference to the schematic drawings. Show it:

1 ein Schaltungsdiagramm eines dreiphasigen Umrichters, 1 a circuit diagram of a three-phase inverter,

2 eine Schaltervorrichtung und Verzögerungsvorrichtungen, 2 a switch device and delay devices,

3 ein Blockdiagramm einer Vorrichtung zum Symmetrieren von transienten Strömen, 3 a block diagram of a device for balancing transient currents,

4 ein Schaltungsdiagramm einer Schaltung zum Umwandeln eines Sense-Stroms, 4 a circuit diagram of a circuit for converting a sense current,

5 ein Schaltungsdiagramm einer Schaltung mit Subtrahierern und Fensterkomparatoren, 5 a circuit diagram of a circuit with subtractors and window comparators,

6 ein Blockdiagramm mit Regelkreisen, und 6 a block diagram with control loops, and

7 ein Ablaufdiagramm. 7 a flowchart.

Elemente gleicher Konstruktion oder Funktion sind figurenübergreifend mit den gleichen Bezugszeichen versehen.Elements of the same construction or function are provided across the figures with the same reference numerals.

1 zeigt ein Schaltungsdiagramm eines dreiphasigen Umrichters. Solche Umrichter werden beispielsweise in Kraftfahrzeugen zum Schalten des Energieflusses zwischen einem Kurbelwellenstartergenerator und einer Batterie eingesetzt. Während eines motorischen Betriebs wird der Batterie elektrische Leistung entnommen und als mechanische Leistung an die Kurbelwelle des Fahrzeugs abgegeben. In einem Generatorbetrieb wird mechanische Leistung von der Kurbelwelle des Fahrzeugs als elektrische Leistung der Batterie zugeführt. Dabei können Spitzenströme von beispielsweise 800 A fließen. Um diese Ströme zu schalten, sind mehrere, preisgünstige Schalter 1 in einer Schaltervorrichtung 2 parallel zueinander geschaltet, so dass der durch die Schaltervorrichtung 2 fließende Strom auf die Schalter 1 aufgeteilt wird. Diese Aufteilung des Stroms soll möglichst gleichmäßig oder symmetrisch erfolgen, um eine Überlastung einzelner Schalter 1 zu vermeiden. 1 shows a circuit diagram of a three-phase inverter. Such converters are used, for example, in motor vehicles for switching the flow of energy between a crankshaft starter generator and a battery. During engine operation, electrical power is drawn from the battery and delivered as mechanical power to the crankshaft of the vehicle. In a generator mode, mechanical power is supplied from the crankshaft of the vehicle as electric power to the battery. In this case, peak currents of, for example, 800 A flow. To switch these currents are several, inexpensive switch 1 in a switch device 2 connected in parallel with each other, so that by the switch device 2 flowing electricity on the switches 1 is split. This division of the current should be as evenly or symmetrically as possible to overload a single switch 1 to avoid.

Vorzugsweise sind die Schalter 1 als Feldeffekttransistoren, insbesondere als Leistungs-MOSFET oder DMOS, ausgeführt. Die elektrischen Parameter der einzelnen Schalter 1 in einer Schaltervorrichtung 2 können fertigungsbedingt voneinander abweichen. Insbesondere sind eine Schwellenspannung, eine Steilheit und ein Einschaltwiderstand für die gleichmäßige, symmetrische Aufteilung der Ströme durch die Schalter 1 von Bedeutung. Die Schwellenspannungen können sich bei zwei gleichartigen Leistungs-MOSFETs beispielsweise um bis zu 2 Volt voneinander unterscheiden.Preferably, the switches 1 as a field effect transistors, in particular as a power MOSFET or DMOS executed. The electrical parameters of each switch 1 in a switch device 2 may vary due to production. In particular, a threshold voltage, a transconductance and a turn-on resistance for the uniform, symmetrical distribution of the currents through the switches 1 significant. For example, the threshold voltages may differ by as much as 2 volts for two similar power MOSFETs.

Aufgrund eines positiven Temperaturkoeffizienten der Leistungs-MOSFET ist im eingeschalteten Zustand eine weitgehend symmetrische Aufteilung der Ströme ohne schaltungstechnische Maßnahmen möglich. Während des Ein- oder Ausschaltens der Schalter 1 kann die Aufteilung der Ströme jedoch aufgrund der unterschiedlichen elektrischen Parameter asymmetrisch sein und zu einer Überlastung einzelner Schalter 1 führen. Durch zeitlich zueinander versetztes Einschalten oder Ausschalten der einzelnen Schalter 1 kann die Aufteilung der Ströme symmetriert werden. Dazu werden Schalter 1, die zu einem Messzeitpunkt während des Einschaltens einen hohen Strom führen, später eingeschaltet als Schalter 1, die zu dem Messzeitpunkt einen niedrigen Strom führen. Entsprechend werden Schalter 1, die zu einem weiteren Messzeitpunkt während des Ausschaltens einen hohen Strom führen, früher ausgeschaltet als Schalter 1, die zu dem weiteren Messzeitpunkt einen niedrigen Strom führen.Due to a positive temperature coefficient of the power MOSFET a largely symmetrical distribution of the currents is possible without circuitry measures in the on state. During switching on or off the switches 1 However, the distribution of currents may be asymmetric due to the different electrical parameters and overloading of individual switches 1 to lead. By temporally offset switching on or off the individual switches 1 the distribution of the currents can be balanced. These are switches 1 , which at a measurement time during power-up a high current, later turned on as a switch 1 that carry a low current at the time of measurement. Accordingly, switches will 1 , which cause a high current at a further measuring time during switching off, earlier switched off as a switch 1 , which lead to the further measurement time a low current.

Die Schalter 1 können eine parasitäre Diode 3 umfassen. Die Schaltervorrichtung verfügt über einen Drain-Anschluss 4, einen Source-Anschluss 5 und einen Gate-Anschluss 6. Für jede Phase des dreiphasigen Umrichters sind jeweils zwei Schaltervorrichtungen 2 in Reihe geschaltet, die abwechselnd eingeschaltet werden.The switches 1 can be a parasitic diode 3 include. The switch device has a drain connection 4 , a source connection 5 and a gate terminal 6 , There are two switch devices for each phase of the three-phase converter 2 connected in series, which are switched on alternately.

2 zeigt eine Anzahl N zueinander parallel geschalteter Schalter 1 einer Schaltervorrichtung 2. Die Schalter 1 weisen einen gemeinsamen Drain-Anschluss 4 und einen gemeinsamen Source-Anschluss 5 auf. Jedem Schalter 1 ist eine Verzögerungsvorrichtung 7 zugeordnet, die ausgangsseitig mit dem Gate-Anschluss 6 des jeweiligen Schalters 1 gekoppelt ist. Eingangsseitig sind die Verzögerungsvorrichtungen 7 mit einer gemeinsamen Ansteuerleitung 8 gekoppelt. Alternativ können die Verzögerungsvorrichtungen 7 auch jeweils mit einer separaten Ansteuerleitung 8 gekoppelt sein. Über die Ansteuerleitung 8 kann zu einem Ansteuerzeitpunkt ein Schaltvorgang der Schalter 1 ausgelöst werden. Ein entsprechendes Stellsignal kann von einer nicht dargestellten Steuervorrichtung erzeugt werden. 2 shows a number N switches connected in parallel to each other 1 a switch device 2 , The switches 1 have a common drain connection 4 and a common source connection 5 on. Every switch 1 is a delay device 7 assigned to the output side with the gate terminal 6 of the respective switch 1 is coupled. On the input side are the delay devices 7 with a common control line 8th coupled. Alternatively, the delay devices 7 also each with a separate control line 8th be coupled. Via the control line 8th can at a driving time a switching operation of the switch 1 to be triggered. A corresponding actuating signal can be generated by a control device, not shown.

Die Verzögerungsvorrichtung 7 ist ausgebildet zum Verzögern des Stellsignals zum Auslösen des Schaltvorgangs des jeweiligen Schalters 1. Die Verzögerung erfolgt jeweils abhängig von einem ersten Korrekturwert COR11, COR1N. Besonders einfach kann eine solche Verzögerungsvorrichtung 7 durch einen Zähler realisiert sein, bei der das Stellsignal einem Startsignal für den Zähler entspricht, so dass der Zähler mit einem vorgegebenen Takt einen Zählerwert erhöht, bis ein durch den ersten Korrekturwert COR11, COR1N vorgegebener Zählerwert erreicht ist, wodurch der Schaltvorgang des zugehörigen Schalters 1 über eine entsprechende Ansteuerung des Gate-Anschlusses 6 ausgelöst wird. Das Zeitintervall des vorgegebenen Takts ist beispielsweise 10 Nanosekunden, kann aber ebenso ein anderes geeignetes Zeitintervall sein. Für Einschalt- oder Ausschaltvorgänge können der Verzögerungsvorrichtung 7 jeweils unterschiedliche erste Korrekturwerte COR11, COR1N zur Verfügung gestellt werden. Die Verzögerungsvorrichtung 7 umfasst gegebenenfalls auch eine Treiberschaltung, die den Gate-Anschluss 6 des Schalters 1 treibt.The delay device 7 is designed to delay the actuating signal to trigger the switching operation of the respective switch 1 , The delay takes place in each case depending on a first correction value COR11, COR1N. Particularly simple, such a delay device 7 be realized by a counter, wherein the actuating signal corresponds to a start signal for the counter, so that the counter increases a counter value with a predetermined clock until a predetermined by the first correction value COR11, COR1N counter value is reached, whereby the switching operation of the associated switch 1 via a corresponding control of the gate terminal 6 is triggered. The time interval of the predetermined clock is, for example, 10 nanoseconds, but may also be another suitable time interval. For turn-on or turn-off operations, the delay device 7 respectively different first correction values COR11, COR1N provided become. The delay device 7 optionally also includes a driver circuit that connects the gate 6 of the switch 1 drives.

3 zeigt ein Blockdiagramm einer Vorrichtung zum Symmetrieren von transienten Strömen in Schaltervorrichtungen 2 mit der Anzahl N Schaltern 1. Ein Sense-Strom I_S1, I_S2, I_SN, der repräsentativ ist für den Strom, der durch den jeweiligen Schalter 1 fließt, ist die Eingangsgröße eines Blocks B1, in dem der Sense-Strom I_S1, I_S2, I_SN für die weitere Verarbeitung vorbereitet wird. In dem Block B1 kann der Sense-Strom I_S1, I_S2, I_SN beispielsweise verstärkt und/oder umgewandelt werden, beispielsweise in eine Sense-Spannung U_S1, U_S2, U_SN (4). 3 shows a block diagram of a device for balancing transient currents in switch devices 2 with the number N switches 1 , A sense current I_S1, I_S2, I_SN that is representative of the current flowing through the respective switch 1 is the input of a block B1 in which the sense current I_S1, I_S2, I_SN is prepared for further processing. In block B1, for example, the sense current I_S1, I_S2, I_SN can be amplified and / or converted, for example, into a sense voltage U_S1, U_S2, U_SN ( 4 ).

Vorzugsweise sind die Schalter 1 als Leistungs-MOSFET mit integriertem Stromsensor ausgebildet, die auch als Sense-FETs bezeichnet werden. Der Strom, der durch den Schalter 1 fließt, wird dabei in einem festgelegten Verhältnis auf den Sense-Strom I_S1, I_S2, I_SN abgebildet. Der Sense-Strom I_S1, I_S2, I_SN beträgt beispielsweise zwischen 1:500 und 1:10.000 des Stroms, der durch den Schalter 1 fließt. Der Sense-Strom I_S1, I_S2, I_SN kann jedoch ebenso auf eine andere Art und Weise erfasst werden, beispielsweise mittels eines Spannungsabfalls über einem Messwiderstand.Preferably, the switches 1 designed as a power MOSFET with integrated current sensor, which are also referred to as sense FETs. The current passing through the switch 1 flows is mapped in a fixed ratio to the sense current I_S1, I_S2, I_SN. For example, the sense current I_S1, I_S2, I_SN is between 1: 500 and 1: 10,000 of the current passing through the switch 1 flows. However, the sense current I_S1, I_S2, I_SN can also be detected in another way, for example by means of a voltage drop across a measuring resistor.

Die verstärkten oder umgewandelten Sense-Ströme I_S1, I_S2, I_SN der Schalter 1 werden einem Block B2 zugeführt, der aus diesen jeweils einen Differenzstrom DI1, DI2, DIN bildet, die jeweils einem Block B3 zugeführt werden. Der jeweilige Differenzstrom DI1, DI2, DIN wird in dem Block B2 beispielsweise als Differenz aus einem Mittelwert I_M des Stroms, der aus allen Sense-Strömen I_S1, I_S2, I_SN der Schalter 1 gebildet wird, und dem jeweiligen Sense-Strom I_S1, I_S2, I_SN ermittelt. Bei bekannter Anzahl N kann der Mittelwert I_M des Stroms ebenso als eine Summe der Sense-Ströme I_S1, I_S2, I_SN repräsentiert sein.The amplified or converted sense currents I_S1, I_S2, I_SN of the switches 1 are fed to a block B2, which forms from these in each case a differential current DI1, DI2, DIN, which are each fed to a block B3. The respective differential current DI1, DI2, DIN is in the block B2, for example, as a difference from an average value I_M of the current from all the sense currents I_S1, I_S2, I_SN the switch 1 is formed, and the respective sense current I_S1, I_S2, I_SN determined. If the number N is known, the mean value I_M of the current can also be represented as a sum of the sense currents I_S1, I_S2, I_SN.

In dem Block B3 werden die Differenzströme DI1, DI2, DIN diskretisiert, um die nachfolgende Verarbeitung zu vereinfachen. Die Diskretisierung der Differenzströme DI1, DI2, DIN erfolgt zu dem Messzeitpunkt, der durch ein Triggersignal U_DS_TRIG signalisiert wird. Der Messzeitpunkt wird so ermittelt, dass die Differenzströme DI1, DI2, DIN während des Schaltvorgangs der Schaltervorrichtung 2 erfasst werden.In block B3, the differential currents DI1, DI2, DIN are discretized to facilitate subsequent processing. The discretization of the differential currents DI1, DI2, DIN occurs at the time of measurement, which is signaled by a trigger signal U_DS_TRIG. The measurement time is determined so that the differential currents DI1, DI2, DIN during the switching operation of the switch device 2 be recorded.

Als besonders vorteilhaft hat sich erwiesen, die Diskretisierung in dem Block B3 so durchzuführen, dass ein Differenzwert gebildet wird, der drei verschiedene Werte annehmen kann. Der Differenzwert wird mit einem ersten Wert belegt, z. B. mit +1, wenn der Differenzstrom DI1, DI2, DIN größer ist als ein vorgegebener oberer Schwellenwert, wird mit einem zweiten Wert belegt, z. B. mit –1, wenn der Differenzstrom DI1, DI2, DIN kleiner ist als ein vorgegebener unterer Schwellenwert und der Differenzwert wird mit einem dritten Wert belegt, z. B. mit 0, wenn der Differenzstrom DI1, DI2, DIN zwischen dem oberen Schwellenwert und dem unteren Schwellenwert liegt. Es kann jedoch auch eine andere Diskretisierung vorgenommen werden oder auf eine Diskretisierung verzichtet werden.It has proved particularly advantageous to carry out the discretization in block B3 in such a way that a difference value is formed which can assume three different values. The difference value is assigned a first value, e.g. B. with +1, when the differential current DI1, DI2, DIN is greater than a predetermined upper threshold, is assigned a second value, z. With -1, if the differential current DI1, DI2, DIN is less than a predetermined lower threshold and the difference value is assigned a third value, z. B. with 0, if the differential current DI1, DI2, DIN is between the upper threshold and the lower threshold. However, another discretization can be made or a discretization can be dispensed with.

Die Ausgänge der Blöcke B3 sind mit den Eingängen eines Blocks B4 gekoppelt, in dem ein Mehrgrößenregler ausgebildet ist. In dem Block B4 wird für jeden Schalter 1 der Schaltervorrichtung 2 ein erster Korrekturwert COR11, COR12, COR1N ermittelt, der jeweils einer Verzögerungsvorrichtung 7 zugeführt wird. Vorzugsweise ist der Mehrgrößenregler in Block B4 als digitale Schaltung ausgeführt, die beispielsweise in einer anwendungsspezifischen integrierten Schaltung, die auch als ASIC bezeichnet wird, ausgebildet ist.The outputs of blocks B3 are coupled to the inputs of a block B4 in which a multi-variable regulator is formed. In block B4, for each switch 1 the switch device 2 a first correction value COR11, COR12, COR1N determined, each of a delay device 7 is supplied. Preferably, the multi-variable controller is implemented in block B4 as a digital circuit, which is formed for example in an application-specific integrated circuit, which is also referred to as ASIC.

4 zeigt ein Schaltungsdiagramm einer Schaltung zum Umwandeln eines Sense-Stroms I_S1 des Schalters 1 in eine Sense-Spannung U_S1 mit einer I-U-Konverterschaltung, die einen Operationsverstärker 9 und einen Widerstand 10 umfasst. Der Sense-Strom I_S1 wird von dem Sense-Anschluss 11 des Schalters 1 abgegriffen. Eine entsprechende Schaltung ist vorzugsweise für jeden Schalter 1 der Schaltervorrichtung 2 vorgesehen und ist beispielsweise in dem Block B1 (3) angeordnet. Die Sense-Spannung U_S1 wird ermittelt aus dem Produkt des Stroms, der durch den Schalter 1 fließt, und dem ersten Widerstand 10, wobei das Vorzeichen der Sense-Spannung U_S1 gegenüber dem Vorzeichen des Sense-Stroms I_S1 invertiert ist. 4 shows a circuit diagram of a circuit for converting a sense current I_S1 of the switch 1 in a sense voltage U_S1 with an IU converter circuit comprising an operational amplifier 9 and a resistance 10 includes. The sense current I_S1 is sourced from the sense terminal 11 of the switch 1 tapped. A corresponding circuit is preferably for each switch 1 the switch device 2 is provided, for example, in block B1 ( 3 ) arranged. The sense voltage U_S1 is determined from the product of the current passing through the switch 1 flows, and the first resistance 10 , wherein the sign of the sense voltage U_S1 is inverted with respect to the sign of the sense current I_S1.

In 5 ist ein Schaltungsdiagramm einer Schaltung dargestellt, die für jeden Schalter 1 einen Subtrahierer umfasst, der aus einem zweiten Operationsverstärker 12 und zweiten Widerständen 13 gebildet ist und der beispielsweise in dem Block B2 (3) angeordnet ist. Ferner umfasst die Schaltung einen Fensterkomparator, der aus jeweils einem dritten Operationsverstärker 14 und einem vierten Operationsverstärker 15 gebildet ist und der beispielsweise jeweils in dem Block B3 (3) angeordnet ist.In 5 is a circuit diagram of a circuit shown for each switch 1 a subtractor consisting of a second operational amplifier 12 and second resistors 13 is formed and which, for example, in block B2 ( 3 ) is arranged. Furthermore, the circuit comprises a window comparator, each consisting of a third operational amplifier 14 and a fourth operational amplifier 15 is formed, for example, in block B3 (FIG. 3 ) is arranged.

Die Sense-Spannungen U_S1, U_S2, U_SN werden jeweils über einen zweiten Widerstand 13 dem invertierenden und dem nichtinvertierenden Eingang des jeweils zugehörigen zweiten Operationsverstärkers 12 zugeführt. Die nichtinvertierenden Eingänge der zweiten Operationsverstärker 12 sind miteinander gekoppelt und tragen einen Mittelwert U_M der Spannung, der aus allen N Sense-Spannungen U_S1, U_S2, U_SN gebildet ist. Der invertierende Eingang und der Ausgang des jeweiligen zweiten Operationsverstärkers 12 sind über einen zweiten Widerstand 13 miteinander gekoppelt.The sense voltages U_S1, U_S2, U_SN are each connected via a second resistor 13 the inverting and the non-inverting input of the respectively associated second operational amplifier 12 fed. The non-inverting inputs of the second operational amplifier 12 are coupled together and carry a mean value U_M of the voltage, which is formed from all N sense voltages U_S1, U_S2, U_SN. The inverting input and the output of the respective second operational amplifier 12 are over a second resistance 13 coupled together.

Von dem Mittelwert U_M der Spannung wird jeweils die Sense-Spannung U_S1, U_S2, U_SN subtrahiert und eine Differenzspannung DU1, DU2, DUN ermittelt, die am Ausgang des jeweiligen zweiten Operationsverstärkers 12 zur Verfügung gestellt wird. Die Differenzspannung DU1, DU2, DUN wird dem Fensterkomparator an dem nichtinvertierenden Eingang des dritten Operationsverstärkers 14 und an dem invertierenden Eingang des vierten Operationsverstärkers 15 zugeführt. Das Fenster des Fensterkomparators ist durch einen vorgegebenen oberen Schwellenwert U_REF1 vorgegeben, der jeweils dem dritten Operationsverstärker 14 an dem invertierenden Eingang zugeführt wird. Ferner wird ein vorgegebener unterer Schwellenwert U_REF2 jeweils dem vierten Operationsverstärker 15 an dem nichtinvertierenden Eingang zugeführt.From the mean value U_M of the voltage, the sense voltage U_S1, U_S2, U_SN is respectively subtracted and a difference voltage DU1, DU2, DUN is determined which is at the output of the respective second operational amplifier 12 is made available. The differential voltage DU1, DU2, DUN is applied to the window comparator at the noninverting input of the third operational amplifier 14 and at the inverting input of the fourth operational amplifier 15 fed. The window of the window comparator is given by a predetermined upper threshold U_REF1, each of which is the third operational amplifier 14 is supplied at the inverting input. Further, a predetermined lower threshold U_REF2 becomes the fourth operational amplifier, respectively 15 supplied to the non-inverting input.

Die Fensterkomparatoren ermöglichen die einfache Diskretisierung der Differenzspannungen DU1, DU2, DUN in drei unterschiedliche Werte. Die Ausgänge des dritten Operationsverstärkers 14 und des vierten Operationsverstärkers 15 bilden einen 2-Bit-Wert. Ist die Differenzspannung DU1, DU2, DUN größer als der vorgegebene obere Schwellenwert U_REF1, dann wird der Ausgang des dritten Operationsverstärkers 14 mit einem ersten Wert belegt, der signalisiert, dass die Differenzspannung DU1, DU2, DUN zu groß ist. Der zugehörige Schalter 1 führt also einen zu großen Strom. Entsprechend wird der Ausgang des vierten Operationsverstärkers 15 mit einem zweiten Wert belegt, der signalisiert, dass die Differenzspannung DU1, DU2, DUN zu klein ist, wenn die Differenzspannung DU1, DU2, DUN kleiner ist als der vorgegebene untere Schwellenwert U_REF2. Der zugehörige Schalter 1 führt entsprechend einen zu geringen Strom. Liegt die Differenzspannung DU1, DU2, DUN jedoch innerhalb des durch den vorgegebenen oberen Schwellenwert U_REF1 und den vorgegebenen unteren Schwellenwert U_REF2 definierten Fensters, so werden die Ausgänge des dritten Operationsverstärkers 14 und des vierten Operationsverstärkers 15 mit einem dritten Wert belegt, der dies signalisiert. Der zugehörige Schalter 1 führt dann einen Strom, der innerhalb eines Toleranzbereichs liegt, der durch das Fenster des Fensterkomparators vorgegeben ist. Der Ansteuerzeitpunkt des Schalters 1 bedarf so keiner zusätzlichen Korrektur.The window comparators enable the simple discretization of the differential voltages DU1, DU2, DUN into three different values. The outputs of the third operational amplifier 14 and the fourth operational amplifier 15 form a 2-bit value. If the differential voltage DU1, DU2, DUN is greater than the predetermined upper threshold U_REF1, then the output of the third operational amplifier 14 is assigned a first value which signals that the difference voltage DU1, DU2, DUN is too large. The associated switch 1 So leads to a large current. Accordingly, the output of the fourth operational amplifier becomes 15 with a second value indicating that the difference voltage DU1, DU2, DUN is too small when the difference voltage DU1, DU2, DUN is less than the predetermined lower threshold U_REF2. The associated switch 1 leads accordingly to a low power. However, if the difference voltage DU1, DU2, DUN lies within the window defined by the predetermined upper threshold value U_REF1 and the predetermined lower threshold value U_REF2, then the outputs of the third operational amplifier become 14 and the fourth operational amplifier 15 with a third value that signals this. The associated switch 1 then carries a current that is within a tolerance range specified by the window comparator window. The activation time of the switch 1 so no additional correction is needed.

Das in 6 dargestellte Blockdiagramm zeigt die Regelkreise zum Symmetrieren der Ströme der Anzahl N Schalter 1 in der Schaltervorrichtung 2. Ein Block B5 umfasst jeweils einen Schalter 1 und die diesem zugeordnete Verzögerungsvorrichtung 7 sowie eine gegebenenfalls vorgesehene Schaltung zur Erfassung des Sense-Stroms I_S1, I_S2, I_SN. Die Sense-Ströme I_S1, I_S2, I_SN werden einem Block B6 zugeführt, der ausgebildet ist, aus allen Anzahl N Sense-Strömen I_S1, I_S2, I_SN den Mittelwert I_M des Stroms zu ermitteln. Der Mittelwert I_M des Stroms repräsentiert einen Sollwert des Stroms durch den jeweiligen Schalter S1.This in 6 The block diagram shown shows the control circuits for balancing the currents of the number N switches 1 in the switch device 2 , A block B5 each includes a switch 1 and the delay device associated therewith 7 and an optionally provided circuit for detecting the sense current I_S1, I_S2, I_SN. The sense currents I_S1, I_S2, I_SN are supplied to a block B6, which is designed to determine the mean value I_M of the current from all the number N sense currents I_S1, I_S2, I_SN. The mean value I_M of the current represents a set value of the current through the respective switch S1.

Für jeden Schalter 1 ist ein erster Regler 16 vorgesehen, der ausgangsseitig jeweils den ersten Korrekturwert COR11, COR12, COR1N zur Verfügung stellt. Die ersten Korrekturwerte COR11, COR12, COR1N von allen Anzahl N Schaltern 1 werden einem Block B7 zugeführt, der aus diesen einen Mittelwert ermittelt, der einen zweiten Korrekturwert COR2 bildet. Alternativ kann ein zweiter Regler 17 vorgesehen sein, dem der in dem Block B7 ermittelte Mittelwert zugeführt wird und der aus diesem Mittelwert den zweiten Korrekturwert COR2 bildet.For every switch 1 is a first regulator 16 provided on the output side each of the first correction value COR11, COR12, COR1N available. The first correction values COR11, COR12, COR1N of all N switches 1 are supplied to a block B7 which determines therefrom an average value which forms a second correction value COR2. Alternatively, a second regulator 17 be provided, which is supplied to the determined in the block B7 average and which forms from this mean the second correction value COR2.

Dem Eingang des jeweiligen ersten Reglers 16 wird eine Differenz aus dem Mittelwert I_M des Stroms, dem Sense-Strom I_S1, I_S2, I_SN und dem zweiten Korrekturwert COR2 zugeführt. Der erste Korrekturwert COR11, COR12, COR1N wird jeweils dem Eingang des zugehörigen Blocks B5 zugeführt, um den jeweiligen Schalter 1 entsprechend verzögert zu schalten. Die Verzögerung des Schaltvorgangs erfolgt relativ zu einem Ansteuerzeitpunkt, der beispielsweise durch eine Steuervorrichtung in einem Block B8 vorgegeben sein kann.The input of the respective first regulator 16 a difference is supplied from the mean value I_M of the current, the sense current I_S1, I_S2, I_SN and the second correction value COR2. The first correction value COR11, COR12, COR1N is respectively supplied to the input of the associated block B5, around the respective switch 1 delayed accordingly to switch. The delay of the switching operation takes place relative to a drive time, which may be predetermined by a control device in a block B8, for example.

Die Regelung in den Regelkreisen erfolgt bevorzugt zeitdiskret durch die Auswertung der Sense-Ströme I_S1, I_S2, I_SN oder der Differenzströme DI1, DI2, DIN nur jeweils zu dem Messzeitpunkt während der Schaltvorgänge. Ein solcher Messzeitpunkt ist beispielsweise durch das Triggersignal U_DS_TRIG vorgegeben. Es können auch mehrere Messzeitpunkte während eines Schaltvorgangs vorgegeben sein.The regulation in the control circuits preferably takes place in a time-discrete manner by evaluating the sense currents I_S1, I_S2, I_SN or the differential currents DI1, DI2, DIN only at the measuring time during the switching operations. Such a measurement time is predetermined, for example, by the trigger signal U_DS_TRIG. It is also possible to specify a plurality of measuring times during a switching operation.

Vorteilhafterweise werden die ersten Korrekturwerte COR11, COR12, COR1N jeweils separat für Einschaltvorgänge und Ausschaltvorgänge ermittelt. Entsprechend ist jeweils für den Einschaltvorgang und für den Ausschaltvorgang für jeden Schalter 1 ein erster Regler 16 vorgesehen.Advantageously, the first correction values COR11, COR12, COR1N are respectively determined separately for switch-on operations and switch-off operations. Accordingly, for each of the switch-on and the switch-off for each switch 1 a first controller 16 intended.

Der erste Regler 16 ist vorzugsweise als PI-Regler ausgebildet, der einen proportionalen und einen integrierenden Regelanteil umfasst. Der zweite Regler 17 ist vorzugsweise als P-Regler ausgebildet, der einen proportionalen Regelanteil umfasst. Es können jedoch auch andere Regler eingesetzt werden.The first controller 16 is preferably designed as a PI controller, which comprises a proportional and an integral control component. The second controller 17 is preferably designed as a P-controller, which comprises a proportional control component. However, other controllers can be used.

Alternativ zu den in 3 und 6 dargestellten Sense-Strömen I_S1, I_S2, I_SN, Differenzströmen DI1, DI2, DIN oder dem Mittelwert I_M des Stroms können ebenso die Sense-Spannungen U_S1, U_S2, U_SN, Differenzspannungen DU1, DU2, DUN oder der Mittelwert U_M der Spannung vorgesehen sein.Alternatively to the in 3 and 6 The sense voltages U_S1, U_S2, U_SN, differential voltages DU1, DU2, DUN or the mean value U_M of the voltage can be provided as well as the sense currents I_S1, I_S2, I_SN, differential currents DI1, DI2, DIN or the mean value I_M of the current.

7 zeigt ein Ablaufdiagramm zum Ermitteln des Triggersignals U_DS_TRIG. Das Triggersignal wird ermittelt abhängig von der Drain-Source-Spannung U_DS, also dem Spannungsabfall über der Schaltervorrichtung 2. Ist der Schalter 1 vollständig ausgeschaltet, so ist die Drain-Source-Spannung U_DS groß. Wird der Schalter 1 eingeschaltet, so fällt die Drain-Source-Spannung U_DS auf einen niedrigen Wert, der durch den Einschaltwiderstand der Schaltervorrichtung 2 und durch den durch die Schaltervorrichtung 2 fließenden Strom vorgegeben ist. Der Einschaltwiderstand beträgt etwa einige wenige Milliohm. Fällt die Drain-Source-Spannung U_DS während des Einschaltvorgangs unterhalb einen ersten Spannungsschwellenwert U_TH1, dann wird das Triggersignal U_DS_TRIG erzeugt. Entsprechend wird das Triggersignal U_DS_TRIG erzeugt, wenn die Drain-Source-Spannung U_DS während des Ausschaltvorgangs über einen zweiten Spannungsschwellenwert U_TH2 steigt. 7 shows a flowchart for determining the trigger signal U_DS_TRIG. The trigger signal is determined as a function of the drain-source voltage U_DS, that is to say the voltage drop across the switch device 2 , Is the switch 1 completely off, the drain-source voltage U_DS is large. Will the switch 1 turned on, the drain-source voltage U_DS falls to a low value, which is due to the on-resistance of the switching device 2 and through the switch device 2 flowing current is given. The on-resistance is about a few milliohms. If the drain-source voltage U_DS falls below a first voltage threshold U_TH1 during the switch-on process, then the trigger signal U_DS_TRIG is generated. Accordingly, the trigger signal U_DS_TRIG is generated when the drain-source voltage U_DS rises during the turn-off operation over a second voltage threshold U_TH2.

In einem Schritt S1 werden beispielsweise vorgegebene Ausgangsbedingungen geschaffen, die zur Durchführung des Verfahrens erforderlich sind. Beispielsweise wird ein aktueller Schaltzustand STATUS der Schalter 1 in der Schaltervorrichtung 2 ermittelt, also ob die Schaltervorrichtung 2 eingeschaltet oder ausgeschaltet ist.In a step S1, for example, predetermined initial conditions are created which are necessary for carrying out the method. For example, a current switching state STATUS becomes the switch 1 in the switch device 2 determines whether the switch device 2 switched on or off.

In einem Schritt S2 wird die Drain-Source-Spannung U_DS erfasst. In einem Schritt S3 wird der Schaltzustand STATUS der Schaltervorrichtung 2 überprüft. Ist die Schaltervorrichtung 2 ausgeschaltet, dann wird in einem Schritt S4 überprüft, ob die Drain-Source-Spannung U_DS kleiner ist als der erste Spannungsschwellenwert U_TH1. Ist dies der Fall, dann wird in einem Schritt S5 das Triggersignal U_DS_TRIG für den Einschaltvorgang erzeugt. Der Schaltzustand STATUS der Schaltervorrichtung 2 wird dann in einem Schritt S6 mit einem Wert für den eingeschalteten Zustand belegt, z. B. mit Eins. Der Programmablauf wird in dem Schritt S2 fortgeführt. Ist die Bedingung in dem Schritt S4 nicht erfüllt, so wird der Programmablauf ebenfalls in dem Schritt S2 fortgeführt.In a step S2, the drain-source voltage U_DS is detected. In a step S3, the switching state STATUS of the switch device becomes 2 checked. Is the switch device 2 is turned off, then it is checked in a step S4 whether the drain-source voltage U_DS is smaller than the first voltage threshold U_TH1. If this is the case, then in a step S5 the trigger signal U_DS_TRIG is generated for the switch-on process. The switching state STATUS of the switch device 2 is then assigned in step S6 with a value for the on state, z. With one. The program sequence is continued in step S2. If the condition is not satisfied in step S4, the program flow is also continued in step S2.

Ist die Bedingung in dem Schritt S3 nicht erfüllt, ist der Schaltzustand STATUS der Schaltervorrichtung 2 also mit einem Wert für den eingeschalteten Zustand belegt, dann wird in einem Schritt S7 überprüft, ob die Drain-Source-Spannung U_DS größer ist als der zweite Spannungsschwellenwert U_TH2. Ist die Bedingung erfüllt, dann wird in einem Schritt S8 das Triggersignal U_DS_TRIG für den Ausschaltvorgang erzeugt und in einem Schritt S9 der Schaltzustand STATUS der Schaltervorrichtung 2 mit einem Wert für den ausgeschalteten Zustand belegt, z. B. mit Null. Der Programmablauf wird dann in dem Schritt S2 fortgeführt. Ist die Bedingung in dem Schritt S7 nicht erfüllt, dann wird der Programmablauf ebenfalls in dem Schritt S2 fortgeführt.If the condition is not met in step S3, the switching state is STATUS of the switching device 2 Thus, if a value for the switched-on state is occupied, then it is checked in a step S7 whether the drain-source voltage U_DS is greater than the second voltage threshold value U_TH2. If the condition is fulfilled, then in a step S8 the trigger signal U_DS_TRIG is generated for the switch-off process and in a step S9 the switch state STATUS of the switch device 2 occupied with a value for the switched-off state, z. With zero. The program sequence is then continued in step S2. If the condition is not satisfied in step S7, then the program flow is also continued in step S2.

Claims

Method for balancing transient currents in switch devices ( 2 ), which has at least two parallel switches ( 1 ), which can be switched on or off as a function of a respective control signal, in which a value of a variable which is representative of the current generated by the respective switch is detected at a common measuring instant. 1 ), a setpoint is determined depending on the detected values of the size of the respective switches ( 1 ), A first correction value (COR11, COR12, COR1N) for each switch ( 1 ) is determined for correcting a driving timing for triggering a switching operation of the respective switch ( 1 ) is determined as a function of the respective value of the variable, of the desired value and of a second correction value (COR2), - the second correction value (COR2) is determined as a function of the first correction values (COR11, COR12, COR1N), and - the actuating signal for the respective one Switch ( 1 ) is generated as a function of time of the respective first correction value (COR11, COR12, COR1N) and the respective activation time.

Method according to claim 1, wherein the first correction value (COR11, COR12, COR1N) for each switch is determined in dependence on the second correction value (COR2) and on a difference value which can take three different values and which is determined by forming a difference from the setpoint and the respective value of the magnitude, the difference value being occupied by a first value if the difference is greater than a predetermined upper threshold (U_REF1), with a second value if the difference is less than a predetermined lower threshold value ( U_REF2) or a third value if the difference lies between the predetermined upper threshold (U_REF1) and the predetermined lower threshold (U_REF2).

Method according to one of the preceding claims, in which the first correction value (COR11, COR12, COR1N) is respectively determined by a first controller ( 16 ), which is acted on the input side with a difference from the desired value, the respective value of the size and the second correction value (COR2).

Method according to one of the preceding claims, in which the second correction value (COR2) is determined by a second regulator (COR2). 17 ), the the input side is acted upon by a mean value of the first correction values (COR11, COR12, COR1N).

A method as claimed in any one of the preceding claims, wherein the set point is equal to the mean of the detected values of magnitude.

Method according to one of the preceding claims, in which the measurement time is dependent on a voltage drop across the switch device ( 2 ) and a predetermined voltage threshold.

Device for balancing transient currents in switch devices ( 2 ), which has at least two parallel switches ( 1 ), which are switchable on or off depending on a respective actuating signal, and the device is embodied - for detecting in each case a value of a variable which is representative of the current which is generated by the respective switch ( 1 ) flows, at a common time of measurement, - for determining a desired value as a function of the detected values of the size of the respective switches ( 1 ) For determining a first correction value (COR11, COR12, COR1N) for each switch ( 1 ) for correcting a driving timing for triggering a switching operation of the respective switch (FIG. 1 ) for determining the second correction value (COR2) as a function of the first correction values (COR11, COR12, COR1N), and - for generating the actuating signal for the respective switch ( 1 ) as a function of time of the respective first correction value (COR11, COR12, COR1N) and the respective activation time.

Apparatus according to claim 7, wherein each switch ( 1 ) a delay device ( 7 ), which is designed as a counter and the actuating signal for the switch ( 1 ) is delayed depending on the first correction value (COR11, COR12, COR1N).

System comprising at least one device according to one of claims 7 or 8, each comprising a switch device ( 2 ) assigned.

System according to claim 9, in which the switches ( 1 ) are formed by MOSFET.

System according to claim 10, wherein the switch ( 1 ) is formed by a sense FET and provides the size that is representative of the current passing through the switch ( 1 ) flows.