DE102004026108B4 - Integrated semiconductor circuit arrangement and method for its production - Google Patents

Integrated semiconductor circuit arrangement and method for its production Download PDF

Info

Publication number
DE102004026108B4
DE102004026108B4 DE102004026108A DE102004026108A DE102004026108B4 DE 102004026108 B4 DE102004026108 B4 DE 102004026108B4 DE 102004026108 A DE102004026108 A DE 102004026108A DE 102004026108 A DE102004026108 A DE 102004026108A DE 102004026108 B4 DE102004026108 B4 DE 102004026108B4
Authority
DE
Germany
Prior art keywords
circuit arrangement
region
semiconductor circuit
integrated semiconductor
resistance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE102004026108A
Other languages
German (de)
Other versions
DE102004026108A1 (en
Inventor
Hagen Dr. Klauk
Florian Eder
Marcus Dr. Halik
Ute Zschieschang
Ralf Dr. Brederlow
Günter Dr. Schmid
Karl Dr. Kragler
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qimonda AG
Original Assignee
Qimonda AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qimonda AG filed Critical Qimonda AG
Priority to DE102004026108A priority Critical patent/DE102004026108B4/en
Publication of DE102004026108A1 publication Critical patent/DE102004026108A1/en
Application granted granted Critical
Publication of DE102004026108B4 publication Critical patent/DE102004026108B4/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/20—Resistors
    • H01L28/26—Resistors with an active material comprising an organic conducting material, e.g. conducting polymers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K19/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic element specially adapted for rectifying, amplifying, oscillating or switching, covered by group H10K10/00
    • H10K19/10—Integrated devices, or assemblies of multiple devices, comprising at least one organic element specially adapted for rectifying, amplifying, oscillating or switching, covered by group H10K10/00 comprising field-effect transistors

Abstract

Integrierte Halbleiterschaltungsanordnung,
– bei welcher eine Feldeffekttransistoreinrichtung (T) ausgebildet ist mit einem Sourcebereich (S), einem Drainbereich (D), einem dazwischen vorgesehenen Kanalbereich (K) und einem zu diesen elektrisch isolierten Gatebereich (G),
– bei welcher eine Widerstandseinrichtung (R) als ohmscher Widerstand, als separates Bauteil und in Kontakt mit dem Sourcebereich (S), dem Drainbereich (D) und/oder dem Gatebereich (G) ausgebildet ist und
– bei welcher die Widerstandseinrichtung (R) mit oder aus amorphem Kohlenstoff ausgebildet ist.Integrated semiconductor circuit arrangement,
In which a field effect transistor device (T) is formed with a source region (S), a drain region (D), a channel region (K) provided therebetween and a gate region (G) electrically insulated therefrom,
- In which a resistance device (R) as an ohmic resistance, as a separate component and in contact with the source region (S), the drain region (D) and / or the gate region (G) is formed, and
- In which the resistance means (R) is formed with or made of amorphous carbon.

Figure 00000001
Figure 00000001

Description

Die vorliegende Erfindung betrifft eine integrierte Halbleiterschaltungsanordnung sowie ein Verfahren zu deren Herstellung.The The present invention relates to a semiconductor integrated circuit device and a process for their preparation.

Bei vielen integrierten Halbleiterschaltungsanordnungen ist es notwendig, in Kombination miteinander Feldeffekttransistoreinrichtungen und Widerstandseinrichtungen vorzusehen, um bestimmte Funktionalitäten der integrierten Halbleiterschaltungsanordnung zu realisieren. Im einfachsten Fall besteht eine derartige integrierte Halbleiterschaltungsanordnung also aus einem Feldeffekttransistor, welcher mit einem Widerstandselement, also einem ohmschen Widerstand, elektrisch verknüpft ist, wobei letzterer mit dem Transistor über dessen Sourcebereich, Drainbereich und/oder Gatebereich verbunden ist.at Many semiconductor integrated circuit devices require in combination with each other field effect transistor devices and Provide resistance devices to certain functionalities of the to realize integrated semiconductor circuit arrangement. In the simplest Case, there is such a semiconductor integrated circuit device So from a field effect transistor, which with a resistive element, So an ohmic resistance, electrically linked, the latter with the transistor over its source region, drain region and / or gate region is connected.

Bei bestimmten Halbleiterschaltungsanordnungen ist im Hinblick auf den Bereich der Werte des ohmschen Widerstands des vorgesehenen Widerstandselements eine besonders hohe Dynamik, d. h. ein besonders breiter Wertebereich, notwendig. Dies kann mit herkömmlichen Halbleitermaterialien oder metallischen Materialien nur schwer realisiert werden, insbesondere dann, wenn besonders einfache Prozesse und Strukturen zugrunde gelegt werden sollen.at certain semiconductor circuit arrangements is in view of the Range of values of the ohmic resistance of the intended resistance element a particularly high dynamic, d. H. a particularly broad value range, necessary. This can be done with conventional Semiconductor materials or metallic materials difficult to realize be, especially if particularly simple processes and Structures should be used.

Aus der US 6,548,313 B1 ist eine Isolationsstruktur aus amorphem Kohlenstoff und insbesondere eine Kontaktierung oder Verdrahtung mittels Kohlenstoffnanotubes bekannt. Dabei wird insbesondere von einem mehrteiligen Halbleiterschaltkreis ausgegangen, bei welchem ein erster Bereich und ein zweiter Bereich über eine Struktur aus Kohlenstoffnanotubes elektrisch gekoppelt sind. Dabei wird auch vorgeschlagen, über eine abgeschiedene amorphe Kohlenstoffschicht unter Einführung bestimmter Precursor-Materialien Kohlenstoffnanotubes aus der Kombination amorphen Kohlenstoffs mit den Precursor-Materialien auszubilden.From the US 6,548,313 B1 is an insulation structure made of amorphous carbon and in particular a contacting or wiring by means of Kohlenstoffnanotubes known. In this case, it is assumed in particular of a multi-part semiconductor circuit in which a first region and a second region are electrically coupled via a structure of Kohlenstoffnanotubes. It is also proposed, via a deposited amorphous carbon layer with the introduction of certain precursor materials, to form carbon nanotubes from the combination of amorphous carbon with the precursor materials.

Die US 5,612,228 A betrifft ein Verfahren zum Herstellen einer CMOS-Einrichtung mit einem organischen Halbleiterbereich und mit einem anorganischen Halbleiterbereich beschreibt eine entsprechende CMOS-Einrichtung mit zwei Dünnschichttransistoren, wobei der erste Dünnschichttransistor ein anorganischer Dünnschichttransistor ist und wobei der zweite Dünnschichttransistor ein organischer Dünnschichttransistor ist. Die beiden Transistoren sind auf einem Trägersubstrat ausgebildet, auf dessen Oberfläche sich erste und zweite Steuerelektroden in einem Dielektrikum eingebettet befinden, die im Betrieb der Transistoren als jeweilige Gateelektroden dienen. Auf der Oberfläche des dielektrischen Bereichs ist für den ersten Transistor ein anorganischer Halbleiterbereich ausgebildet, der einerseits gebildet wird von einer undotierten Schicht, die auch aus einem amorphen Kohlenstoff gebildet sein kann. Zweite Bereiche dienen als Sourcebereiche und Drainbereiche und sind über Anschlüsse kontaktiert.The US 5,612,228 A relates to a method for manufacturing a CMOS device having an organic semiconductor region and having an inorganic semiconductor region describes a corresponding CMOS device with two thin-film transistors, wherein the first thin-film transistor is an inorganic thin-film transistor and wherein the second thin-film transistor is an organic thin-film transistor. The two transistors are formed on a carrier substrate, on the surface of which first and second control electrodes are embedded in a dielectric, which serve as respective gate electrodes during operation of the transistors. On the surface of the dielectric region, an inorganic semiconductor region is formed for the first transistor, which is formed on the one hand by an undoped layer, which may also be formed of an amorphous carbon. Second areas serve as source areas and drain areas and are contacted via terminals.

Die US 6,166,400 A aus dem Stand der Technik betrifft Dünnschichttransistoren für Flüssigkristallanzeigeeinrichtungen, die ohmsche Kontaktschichten aus amorphem Kohlenstoff aufweisen und zeigt einen Dünnschichtfeldeffekttransistor, bei welchem auf einem isolierenden Trägermaterial eine Gateelektrode in einem Isolationsmaterial eingebettet ausgebildet ist. Auf der Oberfläche des Isolationsmaterials ist ein aktiver Materialbereich vorgesehen, der zur Definition der Kanalstrecke des Transistors dient und der über ohmsche Schichten mit Source- und Drainbereichen elektrisch kontaktiert ist. Die ohmschen Schichten sind über eine amorphe Diamantstruktur ausgebildet. Es geht bei dieser insbesondere um eine entsprechende ohmsche Anpassung des Zugriffs über die Source- und Gatebereiche auf den Materialbereich der aktiven Schicht.The US 6,166,400 A The prior art relates to thin film transistors for liquid crystal display devices having ohmic contact layers of amorphous carbon, and shows a thin film field effect transistor in which a gate electrode is formed embedded in an insulating material on an insulating substrate. On the surface of the insulating material, an active material region is provided, which serves to define the channel path of the transistor and which is electrically contacted via ohmic layers with source and drain regions. The ohmic layers are formed via an amorphous diamond structure. In particular, this involves a corresponding ohmic adaptation of the access via the source and gate regions to the material region of the active layer.

Die US 2003/0214005 Aktuatoren und US 6,323,079 B betreffen Herstellungsverfahren für Halbleitereinrichtungen, wobei auch die Verwendung amorphen Kohlenstoffs vorgesehen ist.The US 2003/0214005 Actuators and US 6,323,079 B relate to manufacturing methods for semiconductor devices, wherein the use of amorphous carbon is also provided.

Der Erfindung liegt die Aufgabe zugrunde, eine integrierte Halbleiterschaltungsanordnung der eingangs erwähnten Art sowie ein entsprechendes Herstellungsverfahren bereitzustellen, bei welchen auf besonders einfache und auch zuverlässige Art und Weise die Widerstandseinrichtung mit einem breiten Widerstandswertebereich ausgebildet werden kann.Of the Invention is based on the object, a semiconductor integrated circuit arrangement the aforementioned To provide a type and a corresponding manufacturing process, in which in a particularly simple and reliable way and Make the resistor device with a wide resistance range can be trained.

Gelöst wird die Aufgabe erfindungsgemäß bei einer integrierten Halbleiterschaltungsanordnung durch die Merkmale des unabhängigen Patentanspruchs 1. Ferner wird die Aufgabe bei einem Verfahren zum Herstellen einer integrierten Halbleiterschaltungsanordnung erfindungsgemäß durch die Merkmale des Anspruchs 14 gelöst. Vorteilhafte Weiterbildungen der integrierten Halbleiterschaltungsanordnung gemäß der vorliegenden Erfindung und des Herstellungsverfahrens für eine integrierte Halbleiterschaltungsanordnung gemäß der vorliegenden Erfindung sind jeweils Gegenstand der abhängigen Unteransprüche.Is solved the task according to the invention in a Semiconductor integrated circuit arrangement by the features of independent Patent claim 1. Furthermore, the object is in a method for Producing a semiconductor integrated circuit arrangement according to the invention the features of claim 14 solved. Advantageous developments the semiconductor integrated circuit device according to the present invention Invention and method of manufacturing a semiconductor integrated circuit device according to the present Invention are each the subject of the dependent subclaims.

Erfindungsgemäß wird eine integrierte Halbleiterschaltungsanordnung vorgeschlagen, bei welcher eine Feldeffekttransistoreinrichtung ausgebildet ist mit einem Sourcebereich, einem Drainbereich, einem dazwischen vorgesehenen Kanalbereich und einem zu diesen elektrisch isolierten Gatebereich, bei welcher eine Widerstandseinrichtung als ohmscher Widerstand, als separates Bauteil und in Kontakt mit dem Sourcebereich, dem Drainbereich und/oder dem Gatebereich ausgebildet ist und bei welcher die Widerstandseinrichtung mit oder aus amorphem Kohlenstoff ausgebildet ist.According to the invention, a semiconductor integrated circuit arrangement is proposed, in which a field effect transistor device is formed with a source region, a drain region, a channel region provided therebetween and a gate region electrically insulated therefrom, in which a resistance device as an ohmic resistor, as a separate component and in contact with the source region, the drain region and / or the gate region is formed and in which the resistance device is formed with or made of amorphous carbon.

Es ist somit ein grundlegender Gedanke der erfindungsgemäßen integrierten Halbleiterschaltungsanordnung, dass die Widerstandseinrichtung mit einem Anteil an amorphem Kohlenstoff ausgebildet ist. Durch diese Maßnahme wird erreicht, dass die Widerstandseinrichtung einen Wert für den ohmschen Widerstand aufweisen kann, der in einem im Vergleich zum Stand der Technik weiten Bereich für den ohmschen Widerstand liegt.It is thus a fundamental idea of the integrated invention Semiconductor circuit arrangement that the resistance device with a proportion of amorphous carbon is formed. Through this measure it is achieved that the resistance device has a value for the ohmic Resistance can be in one in comparison to the state of the Technology wide range for the ohmic resistance is.

Grundlage der vorliegenden Erfindung ist also das Vorhandensein amorphen Kohlenstoffs bei der Ausbildung und strukturellen Gestaltung der vorzusehenden Widerstandseinrichtung. Die Widerstandseinrichtung muss dabei aber nicht vollständig aus amorphem Kohlenstoff bestehen, obwohl dies bei besonderen Anwendungen von Vorteil sein kann. Vielmehr ist es auch denkbar, dass die erfindungsgemäß vorgesehene Widerstandseinrichtung nur zu einem Anteil aus amorphem Kohlenstoff ausgebildet ist.basis Thus, the present invention is the presence of amorphous carbon in the training and structural design of the envisaged Resistance device. The resistance device must but not completely out amorphous carbon, although in special applications can be beneficial. Rather, it is also conceivable that the invention provided Resistance device only to a proportion of amorphous carbon is trained.

Gemäß einer bevorzugten Ausführungsform der erfindungsgemäßen integrierten Halbleiterschaltungsanordnung ist es vorgesehen, dass die Widerstandseinrichtung mit einem Anteil an amorphem Kohlenstoff im Bereich von etwa 80% bis etwa 100% ausgebildet ist.According to one preferred embodiment of Integrated according to the invention Semiconductor circuit arrangement, it is provided that the resistance device with an amorphous carbon content in the range of approximately 80% is trained to about 100%.

Strukturell besonders einfach gestaltet sich die erfindungsgemäß vorzusehende Widerstandseinrichtung aus oder mit amorphem Kohlenstoff dann, wenn diese als Schicht oder als Schichtstruktur ausgebildet ist. Es kann sich dabei um eine Einzelschicht handeln oder um eine Abfolge einer Mehrzahl von Einzelschichten. Die Einzelschichten können planar ausgebildet sein oder aber der jeweiligen Oberflächentopographie im Wesentlichen konform folgen. Auch können die verschiedenen Schichten bei einer Schichtstruktur mit einer Mehrzahl von Einzelschichten unterschiedliche Zusammensetzungen und/oder unterschiedliche Schichtstärken und Geometrien besitzen. Bevorzugt wird dabei, dass die Schicht oder Schichtstruktur mit einer Schichtstärke im Bereich von 1 nm bis etwa 10 μm ausgebildet ist. Dabei wird insbesondere ein Bereich bevorzugt, der von etwa 10 nm bis etwa 100 nm reicht.Structurally The present invention provides a particularly simple design Resistance device made of or with amorphous carbon then, if this is formed as a layer or as a layer structure. It can this is a single shift or a sequential one Plurality of single layers. The individual layers can be planar or the respective surface topography substantially compliant follow. Also can the different layers in a layer structure with a Plurality of single layers of different compositions and / or have different layer thicknesses and geometries. It is preferred that the layer or layer structure with a layer thickness in the range of 1 nm to about 10 microns is trained. In particular, an area is preferred which ranges from about 10 nm to about 100 nm.

Die erfindungsgemäße integrierte Halbleiterschaltungsanordnung kann auf verschiedene Art und Weisen vollständig oder zum Teil strukturiert ausgebildet sein.The Integrated invention Semiconductor circuitry can be implemented in various ways Completely or be structured in part.

Bei einer bevorzugten Ausführungsform der erfindungsgemäßen integrierten Halbleiterschaltungsanordnung ist es vorgesehen, dass die Widerstandseinrichtung zum Teil oder vollständig mittels Kathodenstrahlzerstäubung ausgebildet ist.at a preferred embodiment the integrated invention Semiconductor circuit arrangement, it is provided that the resistance device partly or completely by means of cathode jet atomization is trained.

Zusätzlich und alternativ kann es vorgesehen sein, dass die Widerstandseinrichtung zum Teil oder vollständig mittels chemischer Gasphasenabscheidung ausgebildet ist.In addition and Alternatively, it may be provided that the resistance device partly or completely is formed by chemical vapor deposition.

Darüber hinaus kann es zusätzlich oder alternativ vorgesehen sein, dass die Widerstandseinrichtung zum Teil oder vollständig mittels Verdampfung ausgebildet ist.Furthermore It may be additional or alternatively be provided that the resistance device partly or completely is formed by evaporation.

Besonders gewinnbringend lässt sich die Widerstandseinrichtung mit oder aus amorphem Kohlenstoff dann anwenden, wenn gemäß einer bevorzugten Ausführungsform der vorliegenden Erfindung die Feldeffekttransistoreinrichtung auf der Grundlage mindestens eines organischen Halbleitermaterials ausgebildet ist.Especially profitable the resistance device with or from amorphous carbon then apply, if according to a preferred embodiment the present invention, the field effect transistor device formed the basis of at least one organic semiconductor material is.

Dabei kann der Kanalbereich der Feldeffekttransistoreinrichtung mit oder aus einem organischen Halbleitermaterial ausgebildet sein.there For example, the channel region of the field-effect transistor device can be with or be formed of an organic semiconductor material.

Dabei kann es insbesondere vorgesehen sein, dass der Kanalbereich der Feldeffekttransistoreinrichtung mit oder aus einem Material gebildet ist aus der Gruppe, die gebildet wird von Pentacen, Polythiophenen und Oligothiophenen.there In particular, it may be provided that the channel region of the Field effect transistor device formed with or from a material is from the group formed by pentacene, polythiophene and oligothiophenes.

Bei einer alternativen Ausführungsform der Erfindung ist es vorgesehen, dass die Feldeffekttransistoreinrichtung als anorganische Feldeffekttransistoreinrichtung ausgebildet ist, insbesondere als Dünnschichtfeldeffekttransistoreinrichtung.at an alternative embodiment The invention provides that the field effect transistor device is formed as an inorganic field effect transistor device, in particular as a thin-film field effect transistor device.

Dabei ist es von Vorteil, wenn die Feldeffekttransistoreinrichtung auf der Grundlage amorphen Siliziums ausgebildet ist.there it is advantageous if the field effect transistor device on the basis of amorphous silicon is formed.

Die integrierte Halbleiterschaltungsanordnung kann beispielsweise als Inverteranordnung ausgebildet sein, wobei die Widerstandseinrichtung zwischen dem Drainbereich der Feldeffekttransistoreinrichtung und einem VDD-Anschlussbereich oder Spannungsversorgungsbereich ausgebildet ist.The Semiconductor integrated circuit arrangement can be used, for example, as Inverter arrangement may be formed, wherein the resistance means between the drain region of the field effect transistor device and a VDD connection region or power supply area is formed.

Alternativ ist es denkbar, dass die integrierte Halbleiterschaltungsanordnung als NOR-Gatter ausgebildet ist.alternative It is conceivable that the semiconductor integrated circuit arrangement is designed as a NOR gate.

Ferner ist es alternativ vorgesehen, dass die integrierte Halbleiterschaltungsanordnung als NAND-Gatter ausgebildet ist.Further it is alternatively provided that the semiconductor integrated circuit arrangement is designed as a NAND gate.

Die beschriebnen Ausführungsformen der integrierten Halbleiterschaltungsanordnung als Inverteranordnung, als NOR-Gatter oder als NAND-Gatter können auch miteinander kombiniert werden oder einzeln oder in ihrer Kombination Teil einer übergeordneten integrierten Halbleiterschaltungsanordnung sein.The described embodiments of the semiconductor integrated circuit arrangement as an inverter arrangement, as a NOR gate or as a NAND gate may also be combined with each other or individually or in combination may be part of a higher-level semiconductor integrated circuit arrangement.

Ein weiterer Aspekt der vorliegenden Erfindung ist die Bereitstellung eines Verfahrens zum Herstellen der integrierten Halbleiterschaltungsanordnung, bei welchem eine Feldeffekttransistoreinrichtung ausgebildet wird mit einem Sourcebereich, einem Drainbereich, einem dazwischen vorgesehenen Kanalbereich und einem zu diesen elektrisch isolierten Gatebereich, bei welchem eine Widerstandseinrichtung als ohmscher Widerstand, als separates Bauteil und in Kontakt mit dem Sourcebereich, dem Drainbereich und/oder dem Gatebereich ausgebildet wird und bei welchem die Widerstandseinrichtung mit oder aus amorphem Kohlenstoff ausgebildet wird.One Another aspect of the present invention is the provision a method of manufacturing the semiconductor integrated circuit device, in which a field effect transistor device is formed with a source region, a drain region, a channel region provided therebetween and a gate region electrically insulated therefrom, in which a resistance device as an ohmic resistance, as a separate component and in contact with the source region, the drain region and / or is formed in the gate region and in which the resistance device is formed with or from amorphous carbon.

Erfindungsgemäß ist es also vorgesehen, dass die Widerstandseinrichtung mit oder aus amorphem Kohlenstoff ausgebildet wird.It is according to the invention Thus provided that the resistance device with or out of amorphous Carbon is formed.

Bei einer bevorzugten Ausführungsform des erfindungsgemäßen Herstellungsverfahrens ist es vorgesehen, dass die Widerstandseinrichtung mit einem Anteil an amorphem Kohlenstoff im Bereich von etwa 80% bis etwa 100% ausgebildet wird.at a preferred embodiment the production process according to the invention it is provided that the resistance device with a share formed on amorphous carbon in the range of about 80% to about 100% becomes.

Ferner kann in vorteilhafter Weise die Widerstandseinrichtung als Schicht oder Schichtstruktur ausgebildet sein.Further can advantageously the resistance device as a layer or layer structure may be formed.

Dabei ist es insbesondere vorgesehen, dass die Schicht oder Schichtstruktur der Widerstandseinrichtung mit einer Schichtstärke im Bereich von 1 nm bis etwa 10 μm ausgebildet wird. Vorzugsweise wird die Schichtstärke im Bereich von etwa 10 nm bis etwa 100 nm ausgebildet.there In particular, it is provided that the layer or layer structure the resistance device with a layer thickness in the range of 1 nm to about 10 μm is trained. Preferably, the layer thickness in the range formed from about 10 nm to about 100 nm.

Die Widerstandseinrichtung kann zum Teil oder vollständig mittels eines Verfahrens der Kathodenstrahlzerstäubung ausgebildet werden.The Resistance device may be partly or completely by a method the cathode jet atomization be formed.

Alternativ ist es denkbar, dass die Widerstandseinrichtung zum Teil oder vollständig mittels chemischer Gasphasenabscheidung ausgebildet wird.alternative it is conceivable that the resistance device partly or completely by means of chemical Gas phase deposition is formed.

Des Weiteren ist es denkbar, dass zur Ausbildung eines Teils oder der gesamten Widerstandseinrichtung ein Verfahren des Verdampfens verwendet wird.Of Furthermore, it is conceivable that for the formation of a part or the entire resistance device uses a method of evaporation becomes.

Bei einer anderen vorteilhaften Weiterbildung des erfindungsgemäßen Herstellungsverfahrens ist es vorgesehen, dass die Feldeffekttransistoreinrichtung auf der Grundlage mindestens eines organischen Halbleitermaterials ausgebildet wird.at another advantageous development of the manufacturing method according to the invention it is provided that the field effect transistor device on formed the basis of at least one organic semiconductor material becomes.

Dabei ist es denkbar, dass der Kanalbereich der Feldeffekttransistoreinrichtung mit oder aus einem organischen Halbleitermaterial ausgebildet wird.there it is conceivable that the channel region of the field effect transistor device is formed with or from an organic semiconductor material.

Insbesondere ist es denkbar, dass der Kanalbereich der Feldeffekttransistoreinrichtung mit oder aus einem Material aus der Gruppe ausgebildet wird, die gebildet wird von Pentacen, Polythiophenen und Oligothiophenen.Especially it is conceivable that the channel region of the field effect transistor device is formed with or from a material from the group, the is formed by pentacene, polythiophenes and oligothiophenes.

Bei einer alternativen Ausführungsform des erfindungsgemäßen Verfahrens ist es vorgesehen, dass die Feldeffekttransistoreinrichtung als anorganische Feldeffekttransistoreinrichtung ausgebildet wird, insbesondere als Dünnschichtfeldeffekttransistoreinrichtung.at an alternative embodiment the method according to the invention it is provided that the field effect transistor device as inorganic field effect transistor device is formed, in particular as a thin film field effect transistor device.

Dabei ist es von Vorteil, wenn die Feldeffekttransistoreinrichtung auf der Grundlage amorphen Siliziums ausgebildet ist.there it is advantageous if the field effect transistor device on the basis of amorphous silicon is formed.

Bei einer anderen Ausführungsform der erfindungsgemäßen Herstellungsverfahrens ist es vorgesehen, dass die Halbleiterschaltungsanordnung als Inverteranordnung ausgebildet wird, wobei die Widerstandseinrichtung zwischen dem Drainbereich der Feldeffekttransistoreinrichtung und einem VDD-Anschluss bereich oder einem Anschlussbereich der Versorgungsspannung ausgebildet wird.at another embodiment the production process according to the invention it is provided that the semiconductor circuit arrangement as an inverter arrangement is formed, wherein the resistance means between the Drain region of the field effect transistor device and a VDD connection area or a connection region of the supply voltage is formed becomes.

Bei einer anderen Ausführungsform des erfindungsgemäßen Herstellungsverfahrens ist es vorgesehen, dass die Halbleiterschaltungsanordnung als NOR-Gatter ausgebildet wird.at another embodiment the production process according to the invention it is provided that the semiconductor circuit arrangement as a NOR gate is trained.

Denkbar ist es auch, dass gemäß einer anderen Ausführungsform des erfindungsgemäßen Herstellungsverfahrens die Halbleiterschaltungsanordnung als NAND-Gatter ausgebildet wird.Conceivable it is also that, according to one another embodiment the production process according to the invention the semiconductor circuit arrangement is formed as a NAND gate.

Diese und weitere Aspekte der vorliegenden Erfindung werden auch anhand der nachstehenden Bemerkungen noch einmal erläutert:
Die Erfindung betrifft insbesondere Widerstände aus amorphen Kohlenstoffschichten für integrierte Schaltungen auf der Grundlage organischer Feldeffekttransistoren.These and other aspects of the present invention will be further explained by the following remarks:
More particularly, the invention relates to amorphous carbon layer resistors for integrated circuits based on organic field effect transistors.

Feldeffekttransistoren auf der Grundlage organischer Halbleiterschichten sind unter anderem für die Realisierung einfacher analoger und digitaler integrierter Schaltungen von Interesse. Ein wesentlicher Vorteil organischer Transistoren ist die Tatsache, dass die relativ niedrigen, bei der Herstellung der Transistoren erforderlichen Temperaturen (in der Regel unterhalb etwa 200°C) die Anfertigung solcher integrierter Schaltungen auf preiswerten, flexiblen polymeren Substraten ermöglichen.FETs based on organic semiconductor layers are, inter alia for the Realization of simple analog and digital integrated circuits of interest. A significant advantage of organic transistors is the fact that the relatively low, in the production of the Transistors required temperatures (usually below about 200 ° C) the production of such integrated circuits on inexpensive, allow flexible polymeric substrates.

Ein wesentliches Element integrierter Schaltungen sind elektrische Widerstände. In digitalen Schaltungen werden Widerstände immer dann als Lastelemente eingesetzt, wenn die Technologie nicht die Realisierung komplementärer Transistoren erlaubt. Dies ist zum Beispiel in der Regel bei organischen Transistoren der Fall. Organische Halbleiter erlauben zwar die Herstellung von p-Kanal-Feldeffekttransistoren mit relativ guten elektrischen Eigenschaften, jedoch wird die Realisierung organischer n-Kanal-Feldeffekttransistoren durch die rasche Oxidation der meisten organischen Halbleiter behindert. In solchen Fällen werden digitale Schaltungen unter Verwendung von Transistoren nur eines Ladungstyps (im Falle organischer Transistoren unter Verwendung von p-Kanal-Transistoren) und durch Einsatz von Widerständen als Lastelemente realisiert.An essential element integrated scarf tions are electrical resistances. In digital circuits, resistors are always used as load elements if the technology does not allow the realization of complementary transistors. This is usually the case, for example, with organic transistors. Although organic semiconductors allow the production of p-channel field effect transistors with relatively good electrical properties, the realization of organic n-channel field-effect transistors is hindered by the rapid oxidation of most organic semiconductors. In such cases, digital circuits are realized using only one type of charge transistors (in the case of organic transistors using p-channel transistors) and by using resistors as load elements.

In analogen integrierten Schaltungen sind Widerstände zur Einstellung des Arbeitspunktes, für Referenzspannungen und vor allem zur Kompensation nichtlinearer Effekte der aktiven Bauelemente (hervorgerufen zum Beispiel durch Rückkopplung) zwingend notwendig.In analog integrated circuits are resistors for setting the operating point, for reference voltages and especially for the compensation of nonlinear effects of the active ones Components (caused for example by feedback) imperative.

Für die Realisierung von Widerständen in integrierten Schaltungen gibt es prinzipiell mehrere Möglichkeiten. In digitalen Schaltungen kann zum Beispiel ein als Diode geschalteter Feldeffekttransistor oder ein im linearen Bereich arbeitender Feldeffekttransistor als Lastelement eingesetzt werden. Dies hat jedoch für die integrierte Schaltung den entscheidenden Nachteil, dass die Kapazität dieses Lasttransistors bei jedem Schaltvorgang zumindest teilweise umgeladen werden muss. Außerdem weisen solche Widerstände einen im Vergleich zu einfachen linearen Widerständen relativ ungünstigen Kennlinienverlauf auf. Aus diesen Gründen führt die Realisierung des Lastelements durch einen einfachen linearen (also einen "echten") Widerstand sowohl zu einem geringeren dynamischen Leistungsverbrauch als auch zu einer höheren Geschwindigkeit der Schaltung, da ein solcher Widerstand keine Kapazität darstellt.For the realization of resistances In integrated circuits there are in principle several possibilities. In digital circuits, for example, a diode-connected Field effect transistor or a field effect transistor operating in the linear region be used as a load element. However, this has to be integrated Circuit has the distinct disadvantage that the capacity of this load transistor must be at least partially reloaded at each switching operation. Furthermore have such resistances a relatively unfavorable characteristic curve compared to simple linear resistors on. For these reasons leads the realization of the load element by a simple linear (ie a "real") resistance both to a lower dynamic power consumption as well as to a higher Speed of the circuit, since such a resistor is no capacity.

Zur Realisierung „echter" linearer Widerstände in integrierten Schaltungen ist es zum Beispiel möglich, eine dünne Me tallschicht auf dem Substrat abzuscheiden und diese so zu strukturieren, dass eine elektrisch leitfähige Anordnung mit definierter Länge (L), Breite (W) und Dicke (t) entsteht. Aus diesen geometrischen Abmessungen sowie dem spezifischen elektrischen Widerstand (ρ) des Metalls ergibt sich dann der elektrische Widerstand der so definierten Anordnung (R = ρ·L/W/t). Auf Grund des relativ geringen spezifischen elektrischen Widerstands von Metallen (zwischen etwa 1.6 μΩ cm für Silber und etwa 40 μΩ cm für Titan) ist diese Methode allerdings nur zur Realisierung von Widerständen bis etwa 104 Ω (allerhöchstens etwa 105 Ω) geeignet. Da der elektrische Widerstand organischer Transistoren in der Regel zwischen etwa 106 Ω und 1010 Ω liegt, werden für die Herstellung integrierter Schaltungen auf der Grundlage organischer Transistoren Widerstände um etwa 107 Ω bis 108 Ω benötigt.To realize "real" linear resistances in integrated circuits, it is possible, for example, to deposit a thin metal layer on the substrate and to structure it so that an electrically conductive arrangement with a defined length (L), width (W) and thickness (t From these geometric dimensions and the specific electrical resistance (ρ) of the metal, the electrical resistance of the arrangement thus defined (R = ρ × L / W / t) is obtained. between about 1.6 μΩ cm for silver and about 40 μΩ cm for titanium), however, this method is only suitable for the realization of resistors up to about 10 4 Ω (at most about 10 5 Ω) since the electrical resistance of organic transistors is generally between about 10 6 Ω and 10 10 Ω, resistances of about 1 are used for the fabrication of integrated circuits based on organic transistors 0 7 Ω to 10 8 Ω required.

Ideal für die Realisierung von Widerständen für organische integrierte Schaltungen ist also ein Material mit einem spezifischen elektrischen Widerstand um etwa 102 Ωcm bis etwa 104 Ωcm. Außerdem sollte das Material folgenden Anforderungen genügen:

  • – Die Erzeugung dünner Schichten des Materials auf dem Substrat muss bei Substrattemperaturen unterhalb etwa 200°C möglich sein, um die Verwendung preiswerter, flexibler polymerer Substrate zu ermöglichen.
  • – Das Material darf bei Einwirken von Luftsauerstoff, Luftfeuchtigkeit und organischen Lösungsmitteln (wie sie bei der Herstellung integrierter Schaltungen auf der Grundlage organischer Transistoren zum Einsatz kommen) seine elektrischen Eigenschaften nicht verändern.
  • – Es muss möglich sein, das Material gezielt und reproduzierbar zu strukturieren, so dass sich verschieden gro ße Widerstände mit möglichst geringen Toleranzen realisieren lassen. Die Strukturierung des Materials muss bei Substrattemperaturen unterhalb etwa 200°C möglich sein.
  • – Das Material sollte möglichst preiswert sein.
Ideal for the realization of resistors for organic integrated circuits is thus a material with a specific electrical resistance by about 10 2 Ωcm to about 10 4 Ωcm. In addition, the material should meet the following requirements:
  • The formation of thin layers of the material on the substrate must be possible at substrate temperatures below about 200 ° C to allow the use of inexpensive, flexible polymeric substrates.
  • - The material must not change its electrical properties when exposed to atmospheric oxygen, atmospheric moisture and organic solvents (such as those used in the manufacture of integrated circuits based on organic transistors).
  • It must be possible to structure the material in a targeted and reproducible manner, so that different sizes of resistances can be realized with the lowest possible tolerances. The structuring of the material must be possible at substrate temperatures below about 200 ° C.
  • - The material should be as cheap as possible.

In der Literatur ist die Realisierung eines Lastwiderstands für eine integrierte Schaltung mit organischen Transistoren auf der Grundlage eines elektrisch leitfähigen Polymers beschrieben (H. Sirringhaus et al., "High-resolution inkjet printing of all-polymer transistor circuits" Science, vol. 290, p. 2123, 2000). Speziell ist die Verwendung des leitfähigen Polymers Poly(3,4-Ethylendioxythiophen), dotiert mit Polystyrol-Sulfonsäure, beschrieben. Dieses Material hat, wie auch alle anderen leitfähigen Polymere (zum Beispiel Polyanilin), mehrere Nachteile.In The literature is the realization of a load resistance for an integrated Circuit with organic transistors based on an electric conductive Polymers (H. Sirringhaus et al., "High-resolution inkjet printing of all-polymer transistor circuits "Science, vol. 290, p. 2123, 2000). Specifically, the use of the conductive polymer Poly (3,4-ethylenedioxythiophene) doped with polystyrene sulfonic acid described. This material, like all other conductive polymers (for example Polyaniline), several disadvantages.

Die Synthese leitfähiger Polymere ist relativ aufwändig, und die Materialien sind demzufolge relativ teuer und für preiswerte Anwendungen ungeeignet. Außerdem ist die gezielte und reproduzierbare Einstellung des spezifischen elektrischen Widerstands bei leitfähigen Polymeren sehr schwierig, da bereits kleinste Abweichungen bei der Synthese und Dotierung zu großen Änderungen der elektrischen Eigenschaften des Materials führen. Ein weiterer Nachteil leitfähiger Polymere ist die Unbeständigkeit dieser Materialien gegenüber Luftsauerstoff und Luftfeuchtigkeit; leitfähige Polymere tendieren dazu, an Luft schnell zu oxidieren, was in der Regel zu einer dramatischen Erhöhung des spezifischen elektrischen Widerstands führt. Schließlich ergibt sich bei der Verwendung leitfähiger Polymere das Problem der exakten Strukturierung zwecks Erzeugung von Widerstandsstrukturen mit genauen und reproduzierbaren geometrischen Abmessungen. In der Literatur wird zum Beispiel die Strukturierung von Poly(3,4- Ethylendioxythiophen) mittels Tintenstrahldruck beschrieben (H. Sirringhaus et al., "High-resolution inkjet printing of all-polymer transistor circuits" Science, vol. 290, p. 2123, 2000). Diese Methode umgeht zwar die Notwendigkeit fotolithografischer Prozesse, bringt aber eine relativ große Unsicherheit bei der erzielten Breite und Dicke der Schicht mit sich. Diese Erfindung beschreibt unter anderem ein Verfahren zur Abscheidung und Strukturierung von Schichten aus amorphem Kohlenstoff für die Herstellung von Widerstandsstrukturen für integrierte Schaltungen auf der Grundlage organischer Transistoren. Für die Abscheidung dünner Schichten aus amorphem Kohlenstoff eignen sich eine Reihe technischer Verfahren, wie zum Beispiel Kathodenstrahlzerstäuben („sputtering"; „physical vapor deposition", PVD) und chemische Gasphasen-Abscheidung ("chemical vapor deposition", CVD). Insbesondere das Kathodenstrahlzerstäuben und Plasma-unterstützte CVD-Verfahren (zum Beispiel Hochfrequenz-CVD oder RF-CVD) erlaubt die Abscheidung qualitativ hochwertiger amorpher Kohlenstoff-Schichten ohne die Notwendigkeit einer Substratheizung. (Auch die rein chemische CVD erlaubt die Herstellung amorpher Kohlenstoffschichten von hoher Qualität, allerdings ist bei diesem Verfahren eine Beheizung des Substrats notwendig.)The synthesis of conductive polymers is relatively expensive, and the materials are therefore relatively expensive and unsuitable for low cost applications. In addition, the targeted and reproducible adjustment of the electrical resistivity of conductive polymers is very difficult, since even the smallest deviations in the synthesis and doping lead to large changes in the electrical properties of the material. Another disadvantage of conductive polymers is the instability of these materials to atmospheric oxygen and humidity; Conductive polymers tend to oxidize rapidly in air, which usually results in a dramatic increase in resistivity. Finally, the use of conductive polymers results in the problem of exact structuring in order to produce resistive structures with accurate and reproducible results baren geometrical dimensions. For example, in the literature, the patterning of poly (3,4-ethylenedioxythiophene) by ink-jet printing is described (Sirringhaus, H., et al., High-resolution inkjet printing of all-polymer transistor circuits, Science 290, p.22123 , 2000). Although this method avoids the need for photolithographic processes, it entails a relatively large uncertainty in the width and thickness of the layer achieved. This invention, inter alia, describes a method for depositing and patterning amorphous carbon layers for the fabrication of resistor structures for organic transistor based integrated circuits. For the deposition of thin layers of amorphous carbon are a number of technical methods, such as, for example, sputtering ("physical vapor deposition", PVD) and chemical vapor deposition (CVD). In particular, cathode ray sputtering and plasma assisted CVD processes (eg, high frequency CVD or RF-CVD) allow the deposition of high quality amorphous carbon films without the need for substrate heating. (Even chemical CVD allows the production of high quality amorphous carbon films, but this process requires substrate heating).

Die reproduzierbare Einstellung der Dicke der Kohlenstoffschichten ist bei allen genannten Verfahren mit großer Genauigkeit durch Wahl der Prozessbedingungen und der Prozessdauer möglich. Der spezifische elektrische Widerstand amorphen Kohlenstoffs kann über einen weiten Bereich durch gezielte Wahl der Prozessbedingungen vorgegeben werden. Amorphe Kohlenstoffschichten zeichnen sich durch hohe chemische Stabilität aus. Insbesondere sind die Schichten stabil gegenüber organischen Lösungsmitteln und erlauben somit deren Strukturierung mittels Fotolithografie und Atzen im Sauerstoffplasma. (Die gezielte Strukturierung der amorphen Kohlenstoffschichten ist für die Realisierung von Widerständen für integrierte Schaltungen zwingend notwendig.)The reproducible adjustment of the thickness of the carbon layers is in all of these methods with great accuracy by choice the process conditions and the process duration possible. The specific electric Resistance of amorphous carbon can be targeted over a wide range Choice of process conditions can be specified. Amorphous carbon layers are characterized by high chemical stability. In particular, the Layers stable opposite organic solvents and thus allow their structuring by means of photolithography and etching in the oxygen plasma. (The targeted structuring of the amorphous Carbon layers is for the realization of resistances for integrated Circuits mandatory.)

Ein Kern der Erfindung ist unter anderem insbesondere die Verwendung von Schichten aus amorphem Kohlenstoff für die Herstellung von Widerstandsstrukturen für integrierte Schaltungen auf der Grundlage organischer Transistoren, wobei die Abscheidung und Strukturierung der amorphen Kohlenstoffschichten mit den oben beschriebenen Verfahren erfolgen kann. Schichten aus amorphem Kohlenstoff haben eine Reihe von Vorteilen gegenüber anderen, für die Realisierung von Widerständen in integrierten Schaltungen in Frage kommenden Materialen. Gegenüber Widerständen aus dünnen Metallschichten haben amorphe Kohlenstoffschichten zum Beispiel den Vorteil, dass der Widerstand der Schicht über einen weitaus größeren Bereich eingestellt werden kann, und dass die Realisierung von Widerständen größer als 106 Ω oder 107 Ω problemlos möglich ist. Im Vergleich zu Widerständen auf der Basis leitfähiger Polymere weisen amorphe Kohlenstoffschichten eine deutlich höhere Umwelt- und Prozessstabilität auf.One of the core of the invention is, inter alia, the use of amorphous carbon layers for the production of resistor structures for integrated circuits based on organic transistors, wherein the deposition and patterning of the amorphous carbon layers can be carried out by the methods described above. Amorphous carbon layers have a number of advantages over other materials that may be used to realize resistances in integrated circuits. Compared with resistors made of thin metal layers, amorphous carbon layers have the advantage, for example, that the resistance of the layer can be set over a much larger range, and the realization of resistances greater than 10 6 Ω or 10 7 Ω is possible without problems. In comparison to resistors based on conductive polymers, amorphous carbon layers have a significantly higher environmental and process stability.

Schichten aus amorphem Kohlenstoff können zum Beispiel mittels Kathodenstrahlzerstäuben erzeugt werden. Hierzu werden in einem zuvor evakuierten Vakuumreaktor aus einem Kohlenstofftarget durch Zünden eines Argon-Stickstoff-Plasmas Kohlenstoffteilchen herausgeschlagen, die in Form einer gleichmäßig wachsenden Schicht auf einem geeigneten Substrat (zum Beispiel Glas oder Polymerfolie) kondensieren.layers made of amorphous carbon For example, be generated by means of cathode ray sputtering. For this are in a previously evacuated vacuum reactor from a carbon target by Ignite of an argon-nitrogen plasma carbon particles knocked out, in the form of a uniformly growing Condense layer on a suitable substrate (for example, glass or polymer film).

Der spezifische elektrische Widerstand der Schicht kann über das Verhältnis von Argon und Stickstoff im Prozessgas eingestellt werden, wie das in 5 dargestellt ist. Die Schichtdicke wird über die Intensität des Plasmas, also z. B. über den Prozessdruck, durch die elektrische Leistung und die elektrische Spannung sowie über die Dauer der Abscheidung Ader die Prozessdauer vorgegeben.The specific electrical resistance of the layer can be adjusted by the ratio of argon and nitrogen in the process gas, as in 5 is shown. The layer thickness is determined by the intensity of the plasma, ie z. For example, the process duration is specified via the process pressure, the electrical power and the electrical voltage as well as the duration of the deposition of the wire.

5 zeigt eine experimentell ermittelte Abhängigkeit des spezifischen elektrischen Widerstands dünner amorpher Kohlenstoffschichten mit einer Schichtdicke von 20 nm von der Zusammensetzung des Prozessgases beim Kathodenstrahlzerstäuben (250 W elektrische Leistung, 60 Sekunden Prozessdauer). 5 shows an experimentally determined dependence of the specific electrical resistance of thin amorphous carbon layers with a layer thickness of 20 nm on the composition of the process gas during cathode-ray sputtering (250 W electrical power, 60 seconds process duration).

Der elektrische Widerstand einer solchen Schicht ist über fast den gesamten Spannungsbereich konstant, was sich in einer linearen Abhängigkeit der gemessenen Stromstärke von der angelegten Spannung äußert, wie dies in den 6 und 7 gezeigt ist.The electrical resistance of such a layer is constant over almost the entire voltage range, which manifests itself in a linear dependence of the measured current on the applied voltage, as in the 6 and 7 is shown.

Die 6 und 7 zeigen experimentell ermittelte Abhängigkeiten der Stromstärke durch dünne amorphe Kohlenstoffschichten mit einer Schichtdicke von 20 nm von der angelegten Spannung.The 6 and 7 show experimentally determined dependencies of the current intensity through thin amorphous carbon layers with a layer thickness of 20 nm from the applied voltage.

6: 50 sccm Argon, 50 sccm Stickstoff, 250 W elektrische Leistung, 60 Sekunden. 6 : 50 sccm argon, 50 sccm nitrogen, 250 w electrical power, 60 seconds.

7: 50 sccm Argon, 100 sccm Stickstoff, 250 W elektrische Leistung, 60 Sekunden. 7 : 50 sccm argon, 100 sccm nitrogen, 250 W electrical power, 60 seconds.

Die Strukturierung dünner amorpher Kohlenstoffschichten erfolgt zum Beispiel mittels Fotolithografie und Atzen im Sauerstoffplasma.The Structuring thinner Amorphous carbon layers, for example by means of photolithography and etching in the oxygen plasma.

1 zeigt den schematischen Querschnitt und 2 das Ersatzschaltbild eines Inverters als einer einfachen digitalen integrierten Schaltung, bestehend aus einem organischen Feldeffekttransistor T und einem Widerstand R aus amorphem Kohlenstoff. In dieser Anordnung 1 arbeitet der Transistor T als Schalter und der Widerstand R als resistives Lastelement. 1 shows the schematic cross section and 2 the equivalent circuit of an inverter as a simple digital integrated circuit consisting of an organic field effect transistor T and a resistor R of amorphous carbon. In this arrangement 1 the transistor T operates as a switch and the resistor R as a resistive load element.

8 zeigt die experimentell ermittelte Durchgangskennlinie eines Inverters, bestehend aus einem organischen Feldeffekttransistor unter Verwendung von Pentacen als Halbleiter und einem Widerstand. Die Transferkennlinie zeigt das korrekte Schaltverhalten des Inverters, einschließlich ausreichend großer Kleinsignalverstärkung. Die Kleinsignalverstärkung ist der maximale Anstieg der Durchgangskennlinie. 8th shows the experimentally determined passage characteristic of an inverter consisting of an organic field effect transistor using pentacene as a semiconductor and a resistor. The transfer characteristic shows the correct switching behavior of the inverter, including sufficiently large small signal amplification. The small signal gain is the maximum increase in the passage characteristic.

Als ein mögliches Ausführungsbeispiel für das erfindungsgemäße Verfahren zum Herstellen einer integrierten Halbleiterschaltungsanordnung sei die Herstellung eines Inverters aus einem organischen Feldeffekttransistor T und einem Widerstand R aus amorphem Kohlenstoff erläutert:When a possible one embodiment for the inventive method for manufacturing a semiconductor integrated circuit device Let the production of an inverter from an organic field effect transistor T and an amorphous carbon resistor R:

1. Erste Metallebene:1st metal level:

Abscheidung einer dünnen (20 nm) Schicht Aluminium oder Titan mittels Kathodenstrahlzerstäuben (Evakuieren der Vakuumkammer auf 10–6 mbar; Zugabe des Prozessgases Argon (50 sccm); Zünden des Plasmas bei 100 W Leistung; Prozessdauer 1 min); Strukturierung der Schicht mittels Fotolithografie und nasschemischem oder Plasmaätzen. Diese Metallebene definiert die Gateelektrode des Transistors und die Kontakte des Widerstands.Deposition of a thin (20 nm) layer of aluminum or titanium by means of cathode jet atomization (evacuation of the vacuum chamber to 10 -6 mbar, addition of the process gas argon (50 sccm), ignition of the plasma at 100 W power, process duration 1 min); Structuring of the layer by photolithography and wet chemical or plasma etching. This metal level defines the gate of the transistor and the contacts of the resistor.

2. Widerstandsschicht:2nd resistance layer:

Abscheidung einer dünnen (20 nm) amorphen Kohlenstoffschicht mittels Kathodenstrahlzerstäuben (Evakuieren der Vakuumkammer auf 10–6 mbar; Zugabe der Prozessgase Argon (50 sccm) und Stickstoff (100 sccm); Zünden des Plasmas bei 250 W Leistung; Prozessdauer 1 min); Strukturierung der Kohlenstoffschicht mittels Fotolithografie und Ätzen im Sauerstoffplasma.Deposition of a thin (20 nm) amorphous carbon layer by means of cathode sputtering (evacuation of the vacuum chamber to 10 -6 mbar, addition of the process gases argon (50 sccm) and nitrogen (100 sccm), ignition of the plasma at 250 W power, process time 1 min); Structuring of the carbon layer by photolithography and etching in oxygen plasma.

3. Dielektrikum:3. Dielectric:

Abscheidung einer Schicht Polyvinylphenol mittels Aufschleudern aus einem organischen Lösungsmittel; Austreiben des Lösungsmittels und Vernetzung der Schicht im Vakuumofen; Öffnen von Kontaktlöchern in der Polyvinylphenol-Schicht (zwecks Herstellung von Verbindungen zu den Kontakten des Widerstandes und der Gateelektrode des Transistors) mittels Fotolithografie und Ätzen im Sauerstoffplasma. Die Polyvinylphenol-Schicht dient der Isolierung der organischen Halbleiterschicht von der Gateelektrode (Gatedielektrikum des Transistors) sowie dem Schutz der amorphen Kohlenstoff-Schicht vor den weiteren Prozessschritten, insbesondere vor dem Sauerstoffplasma.deposition a layer of polyvinylphenol by spin-coating from an organic Solvent; Expelling the solvent and crosslinking the layer in a vacuum oven; Opening contact holes in the polyvinylphenol layer (for the preparation of compounds to the contacts of the resistor and the gate electrode of the transistor) using photolithography and etching in the oxygen plasma. The polyvinylphenol layer serves to isolate the organic Semiconductor layer from the gate electrode (gate dielectric of the transistor) and the protection of the amorphous carbon layer from the others Process steps, in particular before the oxygen plasma.

4. Zweite Metallebene:4. Second metal level:

Abscheidung einer dünnen (30 nm) Schicht Gold mittels thermischen Verdampfens; Strukturierung der Schicht mittels Fotolithografie und nasschemisches Ätzen in einer Iod-Kaliumiodid-Lösung.deposition a thin one (30 nm) layer of gold by thermal evaporation; structuring the layer by photolithography and wet chemical etching in an iodine-potassium iodide solution.

5. Organische Halbleiterschicht:5. Organic Semiconductor Layer:

Abscheidung einer dünnen (30 nm) Schicht Pentacen mittels thermischen Verdampfens; Strukturierung der Schicht mittels Fotolithografie (unter Verwendung eines wasserlöslichen Fotolackes) und Ätzen im Sauerstoffplasma.deposition a thin one (30 nm) layer of pentacene by thermal evaporation; structuring the layer by photolithography (using a water-soluble Photoresist) and etching in the oxygen plasma.

Nachfolgend wird die vorliegende Erfindung anhand schematischer Zeichnungen auf der Grundlage bevorzugter Ausführungsformen näher erläutert.following The present invention will be described with reference to schematic drawings explained in more detail based on preferred embodiments.

1 ist eine schematische und geschnittene Seitenansicht einer bevorzugten Ausführungsform der integrierten Halbleiterschaltungsanordnung. 1 is a schematic and sectional side view of a preferred embodiment of the semiconductor integrated circuit device.

2 ist eine schematische Darstellung einer weiteren Ausführungsform der erfindungsgemäßen integrierten Halbleiterschaltungsanordnung. 2 is a schematic representation of another embodiment of the integrated semiconductor circuit arrangement according to the invention.

3 ist eine schematische Darstellung einer weiteren Ausführungsform der erfindungsgemäßen integrierten Halbleiterschaltungsanordnung. 3 is a schematic representation of another embodiment of the integrated semiconductor circuit arrangement according to the invention.

4 ist eine schematische Darstellung einer weiteren Ausführungsform der erfindungsgemäßen integrierten Halbleiterschaltungsanordnung. 4 is a schematic representation of another embodiment of the integrated semiconductor circuit arrangement according to the invention.

5 ist eine grafische Darstellung der Abhängigkeit des spezifischen elektrischen Widerstands dünner amorpher Kohlenstoffschichten (Schichtstärke 20 nm) von der Zusammensetzung des Prozessgases (250 W elektrische Leistung, 60 s Prozessdauer). 5 is a graphic representation of the dependence of the electrical resistivity of thin amorphous carbon layers (layer thickness 20 nm) on the composition of the process gas (250 W electrical power, 60 s process duration).

6, 7 sind grafische Darstellungen der Abhängigkeit der elektrischen Stromstärke durch dünne amorphe Kohlenstoffschichten (Schichtstärke 20 nm) von der angelegten Spannung jeweils bei 50 sccm Argon, 250 W elektrischer Leistung, 60 s Prozessdauer und 50 sccm Stickstoff bzw. 100 sccm Stickstoff. 6 . 7 are graphs of the dependence of the electric current through thin amorphous carbon layers (layer thickness 20 nm) of the applied voltage in each case at 50 sccm argon, 250 W electric power, 60 s process duration and 50 sccm nitrogen or 100 sccm nitrogen.

8 ist eine grafische Darstellung einer Durchgangskennlinie eines Inverters. 8th is a graphical representation of a passage characteristic of an inverter.

Nachfolgend werden strukturell und funktionell ähnliche, vergleichbare oder äquivalente Elemente und Strukturen mit denselben Bezugszeichen bezeichnet. Nicht in jedem Fall von deren Auftreten wird eine detaillierte Beschreibung wiederholt.Hereinafter structurally and functionally similar, comparable or equivalent ele Elements and structures with the same reference numerals. Not in every case of their occurrence, a detailed description is repeated.

1 ist eine schematische und geschnittene Seitenansicht einer ersten Ausführungsform der erfindungsgemäßen integrierten Halbleiterschaltungsanordnung 1. Diese Halbleiterschaltungsanordnung 1 beruht auf einem zugrunde liegenden Halbleitermaterialbereich 20 oder Halbleitersubstrat 20 mit einem planaren Oberflächenbereich 20a. Auf dem Oberflächenbereich 20a ist ein Gateelektrodenbereich oder Gatebereich G ausgebildet, welcher in einem Gateisolationsbereich GOX eingebettet ist. Durch diese Einbettung in den Gateisolationsbereich GOX ergibt sich eine elektrische Isolation des Gatebereichs G gegenüber dem darüber vorgesehenen Drainbereich D, dem entsprechenden Sourcebereich S und dem dazwischen vorgesehenen Kanalbereich K. Der Kanalbereich K selbst besteht in der Ausführungsform der 1 aus einem organischen Halbleitermaterial. Durch entsprechende Beaufschlagung des Gatebereichs G mit einem elektrischen Potenzial kann durch Influenz über den Gateisolationsbereich GOX das Material des Kanalbereich K in seinem elektrischen Widerstand moduliert werden, so dass sich beim Anlegen einer elektrischen Potenzialdifferenz zwischen dem Sourcebereich S und dem Drainbereich D gemäß der Funktionsweise eines Feldeffekttransistors ein elektrischer Stromfluss über den Kanalbereich K ausbilden kann. Über entsprechende Kontaktierungen ist an dem Drainbereich D die Widerstandseinrichtung R aus amorphem Kohlenstoff angeschlossen. 1 is a schematic and sectional side view of a first embodiment of the semiconductor integrated circuit device according to the invention 1 , This semiconductor circuit arrangement 1 is based on an underlying semiconductor material area 20 or semiconductor substrate 20 with a planar surface area 20a , On the surface area 20a a gate electrode region or gate region G is formed, which is embedded in a gate insulation region GOX. This embedding in the gate insulation region GOX results in electrical insulation of the gate region G with respect to the drain region D provided above, the corresponding source region S and the channel region K provided therebetween. The channel region K itself consists in the embodiment of FIG 1 from an organic semiconductor material. By influencing the gate region G with an electrical potential, the material of the channel region K can be modulated in its electrical resistance by influencing the gate insulation region GOX, so that when an electrical potential difference between the source region S and the drain region D is applied according to the operation of a field effect transistor can form an electrical current flow over the channel region K. By means of corresponding contacts, the resistor element R made of amorphous carbon is connected to the drain region D.

2 zeigt in Form eines Ersatzschaltbildes in schematischer Art und Weise die in 1 dargestellte Ausführungsform der erfindungsgemäßen integrierten Halbleiterschaltungsanordnung 1. Deutlich erkennbar ist, dass das Widerstandsele ment oder die Widerstandseinrichtung R direkt kontaktiert ist mit dem Drainbereich D der Transistoreinrichtung T. Der Sourcebereich S der Transistoreinrichtung T liegt auf dem Massepotenzial. Der Gatebereich G der Transistoreinrichtung T ist mit einem Eingangsanschluss verbunden, während zwischen der Widerstandseinrichtung R und dem Drainbereich D des Transistors T der Ausgangsanschluss vorgesehen ist, so dass insgesamt gesehen aus der 2 die Ausführungsform der integrierten Halbleiterschaltungsanordnung 1 in Form einer Inverteranordnung hervorgeht. Die 3 und 4 zeigen in entsprechender Art und Weise Ausführungsformen der integrierten Halbleiterschaltungsanordnung in Form eines so genannten NOR-Gatters bzw. eines so genannten NAND-Gatters. 2 shows in the form of an equivalent circuit diagram in a schematic manner the in 1 illustrated embodiment of the integrated circuit semiconductor device according to the invention 1 , It can clearly be seen that the resistance element or the resistance device R is contacted directly with the drain region D of the transistor device T. The source region S of the transistor device T is at the ground potential. The gate region G of the transistor device T is connected to an input terminal, while between the resistor device R and the drain region D of the transistor T, the output terminal is provided, so that as a whole from the 2 the embodiment of the semiconductor integrated circuit device 1 in the form of an inverter arrangement. The 3 and 4 show in a corresponding manner embodiments of the semiconductor integrated circuit arrangement in the form of a so-called NOR gate or a so-called NAND gate.

Claims (14)

Integrierte Halbleiterschaltungsanordnung, – bei welcher eine Feldeffekttransistoreinrichtung (T) ausgebildet ist mit einem Sourcebereich (S), einem Drainbereich (D), einem dazwischen vorgesehenen Kanalbereich (K) und einem zu diesen elektrisch isolierten Gatebereich (G), – bei welcher eine Widerstandseinrichtung (R) als ohmscher Widerstand, als separates Bauteil und in Kontakt mit dem Sourcebereich (S), dem Drainbereich (D) und/oder dem Gatebereich (G) ausgebildet ist und – bei welcher die Widerstandseinrichtung (R) mit oder aus amorphem Kohlenstoff ausgebildet ist.Integrated semiconductor circuit arrangement, - in which a field effect transistor device (T) is formed with a Source region (S), a drain region (D), a channel region provided therebetween (K) and an electrically isolated gate region (G), - in which a resistance device (R) as an ohmic resistance, as a separate Component and in contact with the source region (S), the drain region (D) and / or the gate region (G) is formed and - in which the resistance device (R) with or from amorphous carbon is trained. Integrierte Halbleiterschaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, dass die Widerstandseinrichtung (R) mit einem Anteil an amorphem Kohlenstoff im Bereich von etwa 80% bis etwa 100% ausgebildet ist.Integrated semiconductor circuit arrangement according to claim 1, characterized in that the resistance means (R) with a proportion of amorphous carbon in the range of about 80% to about 100% trained. Integrierte Halbleiterschaltungsanordnung nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass die Widerstandseinrichtung (R) als Schicht oder Schichtstruktur ausgebildet ist.Integrated semiconductor circuit arrangement according to one of the preceding claims, characterized in that the resistance means (R) as Layer or layer structure is formed. Integrierte Halbleiterschaltungsanordnung nach Anspruch 3, dadurch gekennzeichnet, dass die Schicht oder Schichtstruktur der Widerstandseinrichtung (R) mit einer Schichtstärke im Bereich von 1 nm bis etwa 10 μm ausgebildet ist.Integrated semiconductor circuit arrangement according to claim 3, characterized in that the layer or layer structure the resistance device (R) with a layer thickness in the range from 1 nm to about 10 μm is trained. Integrierte Halbleiterschaltungsanordnung nach Anspruch 4, dadurch gekennzeichnet, dass die Schicht oder Schichtstruktur der Widerstandseinrichtung (R) mit einer Schichtstärke im Bereich von etwa 10 nm bis etwa 100 nm ausgebildet ist.Integrated semiconductor circuit arrangement according to claim 4, characterized in that the layer or layer structure the resistance device (R) with a layer thickness in the range is formed from about 10 nm to about 100 nm. Integrierte Halbleiterschaltungsanordnung nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass die Feldeffekttransistoreinrichtung (T) auf der Grundlage mindestens eines organischen Halbleitermaterials ausgebildet ist.Integrated semiconductor circuit arrangement according to one of the preceding claims, characterized in that the field effect transistor device (T) based on at least one organic semiconductor material is trained. Integrierte Halbleiterschaltungsanordnung nach Anspruch 6, dadurch gekennzeichnet, dass der Kanalbereich (K) der Feldeffekttransistoreinrichtung (T) mit oder aus einem organischen Halbleitermaterial ausgebildet ist.Integrated semiconductor circuit arrangement according to claim 6, characterized in that the channel region (K) of the field effect transistor device (T) is formed with or from an organic semiconductor material. Integrierte Halbleiterschaltungsanordnung nach einem der vorangehenden Ansprüche 6 oder 7, dadurch gekennzeichnet, dass der Kanalbereich (K) der Feldeffekttransistoreinrichtung (T) mit oder aus einem Material aus der Gruppe ausgebildet ist, die gebildet wird von Pentacen, Polythiophenen und Oligothiophenen.Integrated semiconductor circuit arrangement according to one of the preceding claims 6 or 7, characterized in that the channel region (K) of Field effect transistor device (T) with or made of a material is formed from the group formed by pentacene, Polythiophenes and oligothiophenes. Integrierte Halbleiterschaltungsanordnung nach einem der vorangehenden Ansprüche 1 bis 5, dadurch gekennzeichnet, dass die Feldeffekttransistoreinrichtung (T) als anorganische Feldeffekttransistoreinrichtung (T) ausgebildet ist.Integrated semiconductor circuit arrangement according to one of the preceding claims 1 to 5, characterized in that the field-effect transistor device (T) as inorganic Feldeffekttransis Toreinrichtung (T) is formed. Integrierte Halbleiterschaltungsanordnung nach einem der vorangehenden Ansprüche 1 bis 5 oder 9, dadurch gekennzeichnet, dass die Feldeffekttransistoreinrichtung (T) auf der Grundlage amorphen Siliziums ausgebildet ist.Integrated semiconductor circuit arrangement according to one of the preceding claims 1 to 5 or 9, characterized in that the field effect transistor device (T) is formed on the basis of amorphous silicon. Integrierte Halbleiterschaltungsanordnung nach einem der vorangehenden Ansprüche, welche als Inverteranordnung ausgebildet ist, wobei die Widerstandseinrichtung (R) zwischen dem Drainbereich (D) der Feldeffekttransistoreinrichtung (T) und einem VDD-Anschlussbereich ausgebildet ist.Integrated semiconductor circuit arrangement according to one of the preceding claims, which is designed as an inverter arrangement, wherein the resistance device (R) between the drain region (D) of the field effect transistor device (T) and a VDD terminal region is formed. Integrierte Halbleiterschaltungsanordnung nach einem der vorangehenden Ansprüche 1 bis 10, welche als NOR-Gatter ausgebildet ist.Integrated semiconductor circuit arrangement according to one of the preceding claims 1 to 10, which is formed as a NOR gate. Integrierte Halbleiterschaltungsanordnung nach einem der vorangehenden Ansprüche 1 bis 10, welche als NAND-Gatter ausgebildet ist.Integrated semiconductor circuit arrangement according to one of the preceding claims 1 to 10, which is designed as a NAND gate. Verfahren zum Herstellen einer integrierten Halbleiterschaltungsanordnung, – bei welchem eine Feldeffekttransistoreinrichtung (T) ausgebildet wird mit einem Sourcebereich (S), einem Drainbereich (D), einem dazwischen vorgesehenen Kanalbereich (K) und einem zu diesen elektrisch isolierten Gatebereich (G), – bei welchem eine Widerstandseinrichtung (R) als ohmscher Widerstand, als separates Bauteil und in Kontakt mit dem Sourcebereich (S), dem Drainbereich (D) und/oder dem Gatebereich (G) ausgebildet wird und – bei welchem die Widerstandseinrichtung (R) mit oder aus amorphem Kohlenstoff ausgebildet wird.Method for producing a semiconductor integrated circuit arrangement, - in which a field effect transistor device (T) is formed with a Source region (S), a drain region (D), an intermediate provided Channel region (K) and one of these electrically insulated gate region (G), - at which a resistance device (R) as an ohmic resistance, as a separate component and in contact with the source region (S), the drain region (D) and / or the gate region (G) is formed and - at which the resistance device (R) with or from amorphous carbon is trained.
DE102004026108A 2004-05-28 2004-05-28 Integrated semiconductor circuit arrangement and method for its production Expired - Fee Related DE102004026108B4 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE102004026108A DE102004026108B4 (en) 2004-05-28 2004-05-28 Integrated semiconductor circuit arrangement and method for its production

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102004026108A DE102004026108B4 (en) 2004-05-28 2004-05-28 Integrated semiconductor circuit arrangement and method for its production

Publications (2)

Publication Number Publication Date
DE102004026108A1 DE102004026108A1 (en) 2005-12-22
DE102004026108B4 true DE102004026108B4 (en) 2008-10-02

Family

ID=35433097

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102004026108A Expired - Fee Related DE102004026108B4 (en) 2004-05-28 2004-05-28 Integrated semiconductor circuit arrangement and method for its production

Country Status (1)

Country Link
DE (1) DE102004026108B4 (en)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5612228A (en) * 1996-04-24 1997-03-18 Motorola Method of making CMOS with organic and inorganic semiconducting region
US6166400A (en) * 1997-06-30 2000-12-26 Hyundai Electronics Industries Co., Ltd. Thin film transistor of liquid crystal display with amorphous silicon active layer and amorphous diamond ohmic contact layers
US6323079B1 (en) * 1998-04-24 2001-11-27 Asahi Kasei Microsystems Co., Ltd. Method for manufacturing a semiconductor device
US6548313B1 (en) * 2002-05-31 2003-04-15 Intel Corporation Amorphous carbon insulation and carbon nanotube wires
US20030214005A1 (en) * 2002-05-20 2003-11-20 Jung-Chuan Chou A-C:H ISFET device, manufacturing method, and testing methods and apparatus thereof

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5612228A (en) * 1996-04-24 1997-03-18 Motorola Method of making CMOS with organic and inorganic semiconducting region
US6166400A (en) * 1997-06-30 2000-12-26 Hyundai Electronics Industries Co., Ltd. Thin film transistor of liquid crystal display with amorphous silicon active layer and amorphous diamond ohmic contact layers
US6323079B1 (en) * 1998-04-24 2001-11-27 Asahi Kasei Microsystems Co., Ltd. Method for manufacturing a semiconductor device
US20030214005A1 (en) * 2002-05-20 2003-11-20 Jung-Chuan Chou A-C:H ISFET device, manufacturing method, and testing methods and apparatus thereof
US6548313B1 (en) * 2002-05-31 2003-04-15 Intel Corporation Amorphous carbon insulation and carbon nanotube wires

Also Published As

Publication number Publication date
DE102004026108A1 (en) 2005-12-22

Similar Documents

Publication Publication Date Title
EP3481916B1 (en) Electronic switch
DE112009000736B4 (en) ORGANIC THIN FILM TRANSISTORS AND METHOD FOR THE PRODUCTION THEREOF
KR100691706B1 (en) A method of fabricating a desired pattern of electronically functional material
DE10328811B4 (en) A compound for forming a self-assembling monolayer, a layered structure, a semiconductor device having a layered structure and a method for producing a layered structure
DE102004025423B4 (en) Thin-film field-effect transistor with gate dielectric of organic material and method for its production
DE602004005824T2 (en) ELECTRONIC DEVICE
DE102004009600B4 (en) Self-organizing organic dielectric layers based on phosphonic acid derivatives
DE112009001881T5 (en) A method of fabricating organic thin film transistors using a laser induced thermal transfer printing process
EP2010928B1 (en) Organo-magnetoresistive sensor and uses thereof
WO2004004022A1 (en) Reduction in the contact resistance in organic field effect transistors with palladium contacts by the use of nitriles and isonitriles
US20110101326A1 (en) Organic field effect transistor
DE102004022603A9 (en) Ultrathin dielectrics and their application in organic field-effect transistors
EP1525631B1 (en) Reduction of the contact resistance in organic field effect transistors by the use of phosphines and phosphines containing metal
DE102004026108B4 (en) Integrated semiconductor circuit arrangement and method for its production
EP1704606B1 (en) Method for the production of an organic transistor comprising a self-adjusting gate electrode
DE102004052266A1 (en) Integrated analog circuit in switched capacitor technology and method for its production
WO2005023876A2 (en) Integrated circuit, and method for the production of an integrated circuit
DE102009010891A1 (en) Method for producing MOSFET contacts on surface of silicon carbide semiconductor material of e.g. semiconductor element, involves heating metal layer to specific temperature, and removing metal layer from region of insulation layer
EP1644995B1 (en) Semiconductor component, and method for the production thereof
DE102005005589A1 (en) Hybrid organic thin layered field effect transistor for use in polymer circuit, has source and drain electrodes including thin copper layer whose surface area facing semiconductor layer is modified to form copper oxide layer between layers
DE102015106630A1 (en) Organic light-emitting device and method for producing an organic light-emitting device
WO2005006448A1 (en) Field effect transistor and method for the production of a field effect transistor
DE102010061978A1 (en) Organic transistor i.e. organic thin film transistor, has terminal region arranged adjacent to semiconductor region, where material of terminal region comprises mixture of carbon paste and tetrafluoro-tetracyanoquinodimethane
EP1922774A2 (en) Organic component and electric circuit comprising said component
DE102004057531A1 (en) Integrated semiconductor memory cell has field effect transistor device of memory element designed on basis of organic material

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8127 New person/name/address of the applicant

Owner name: QIMONDA AG, 81739 MUENCHEN, DE

8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee