DE10154279A1 - Transferring STM1 signals between electronic components within unit or in different units in system involves bit-wise multiplexing SMT1 signals with time offset relative to each other - Google Patents

Transferring STM1 signals between electronic components within unit or in different units in system involves bit-wise multiplexing SMT1 signals with time offset relative to each other

Info

Publication number
DE10154279A1
DE10154279A1 DE2001154279 DE10154279A DE10154279A1 DE 10154279 A1 DE10154279 A1 DE 10154279A1 DE 2001154279 DE2001154279 DE 2001154279 DE 10154279 A DE10154279 A DE 10154279A DE 10154279 A1 DE10154279 A1 DE 10154279A1
Authority
DE
Germany
Prior art keywords
signals
signal
stm1
characterized
preceding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE2001154279
Other languages
German (de)
Inventor
Joerg-Michael Green
Alfons Wahr
Bernard Weiler
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Priority to DE2001154279 priority Critical patent/DE10154279A1/en
Publication of DE10154279A1 publication Critical patent/DE10154279A1/en
Application status is Ceased legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04JMULTIPLEX COMMUNICATION
    • H04J3/00Time-division multiplex systems
    • H04J3/02Details
    • H04J3/06Synchronising arrangements
    • H04J3/0602Systems characterised by the synchronising information used
    • H04J3/0605Special codes used as synchronising signal
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04JMULTIPLEX COMMUNICATION
    • H04J3/00Time-division multiplex systems
    • H04J3/02Details
    • H04J3/04Distributors combined with modulators or demodulators
    • H04J3/047Distributors with transistors or integrated circuits
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04JMULTIPLEX COMMUNICATION
    • H04J2203/00Aspects of optical multiplex systems other than those covered by H04J14/00
    • H04J2203/0001Provisions for broadband connections in integrated services digital network using frames of the Optical Transport Network [OTN] or using synchronous transfer mode [STM], e.g. SONET, SDH
    • H04J2203/0003Switching fabrics, e.g. transport network, control network
    • H04J2203/0025Peripheral units
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04JMULTIPLEX COMMUNICATION
    • H04J3/00Time-division multiplex systems
    • H04J3/02Details
    • H04J3/06Synchronising arrangements
    • H04J3/0635Clock or time synchronisation in a network
    • H04J3/0685Clock or time synchronisation in a node; Intranode synchronisation

Abstract

The method involves arranging individual STM1 signals in frames consisting of overhead data with an identity word and useful data, multiplexing the signals in the individual main channels onto a faster serial communications channel and demultiplexing at the receiver end. The SMT1 signals of the relevant main channels are bit-wise multiplexed with a potential time offset with respect to each other. AN Independent claim is also included for the following: an electronic component, preferably an ASIC, FBGA, semi- or fully-customer specific component, with a circuit core for communicating with other components.

Description

  • Verfahren zur Übertragung von n STM1-Signalen zwischen elektronischen Bauelementen innerhalb einer Baugruppe oder zwischen elektronischen Bauelementen auf verschiedenen Baugruppen innerhalb eines Systems. A method of transmitting n-STM1 signals between electronic components within an assembly or between electronic components on various components within a system.
  • Die Erfindung betrifft ein Verfahren zur Übertragung von n STM1-Signalen gemäß dem Oberbegriff des ersten Verfahrensanspruches und hierfür geeignete elektronische Bauelemente gemäß dem Oberbegriff des ersten Vorrichtungsanspruches. The invention relates to a method for transferring n STM1 signals according to the preamble of the first method claim and suitable for this purpose electronic components according to the preamble of the first apparatus claim.
  • Es ist bekannt, zur Kommunikation von SDH-/SONET-Signalen zwischen elektronischen Bauelementen und Baugruppen, insbesondere zwischen ASIC's und FBGA's, Signale im ebenfalls bekannten STMn-Format zu verwenden, die aus n ausgerichteten STM1-Signalen zusammen gemultiplext sind. It is known, for communication of SDH / SONET signals between electronic components and assemblies, especially between ASIC and FBGA's to use signals in the likewise known STMN format multiplexed from n aligned STM1 signals together. Das bekannte STM1- Format integriert die zu übertragende Information in einen binären Rahmen, bestehend aus 9 Zeilen mit je 270-byteslangen Spalten, wobei je Zeile 9 Byte Overhead und 261 Byte Nutzinformation enthalten sind. The known STM1 format integrates the information to be transmitted in a binary frame consisting of 9 rows by 270 bytes long columns, with each line 9 and 261 bytes of overhead bytes contain useful information. Die erste Zeile eines STM1- Signals beinhaltet ein 6-byte-langes, definiertes Rahmenkennwort. The first line of an STM1 signal includes a 6-byte-long frame defined password. Fallen in einem ASIC/FBGA gleichzeitig mehrere solche STM1-Sinale an, zum Beispiel von unterschiedlichen Funktionseinheiten des ASIC/FBGA oder parallele Datenströme aus Funktionseinheiten, so multiplext man je n STM1-Signale byteweise zu einem STMn-Signal, das dann seriell und mit entsprechend hoher Übertragungsrate (n.155 Mbps) kommuniziert wird. Fall in an ASIC / FBGA simultaneously several such STM1 Miscalenus to, for example, by different functional units of the ASIC / FBGA or parallel data streams from the functional units, then one multiplexes each n STM1 signals by byte to a STMN signal, which then serially and with correspondingly high transfer rate (Mbps n.155) is communicated. Hierfür werden n STM1-Signale kurzfristig zwischengespeichert und anschließend zueinander ausgerichtet in vorbestimmter Reihenfolge bytweise gemultiplext und seriell als STMn-Signal (z. B. STM4-, STM16-, STM64- oder STM256-Signal) übertragen. For this purpose, n STM1 signals are temporarily stored in the short term, and then aligned in a predetermined order bytweise multiplexed and serially as STMN signal (z. B. STM4-, STM16-, STM64- or STM256 signal) transmitted. Die Zwischenspeicherung ist notwendig um eine Synchronisierung zwischen den n STM1-Signale durchzuführen. The intermediate storage is necessary to carry out a synchronization between the n STM1 signals. Das heißt, beim Multiplexen wird jeweils das erste Byte des ersten STM1- Signals, danach das erste Byte des zweiten STM1-Signals usw. aneinandergereiht bis das zweite Byte des ersten STM1-Signals usw. folgt. That is, the first byte of the first STM1 signal, then the first byte of the second STM1 signal, etc. in each case in multiplexing juxtaposed to the second byte of the first STM-1 signal, etc. follows.
  • Ein wesentlicher Nachteil dieses Verfahrens liegt darin, dass viel Speicherplatz für die Zwischenspeicherung der STM1- Signale erforderlich ist und andererseits auch eine Verzögerung am zwischengespeicherten Signal stattfindet, die sich bei einem Signalpfad durch mehrere ASIC's/FBGA's nicht vernachlässigbar aufaddieren. A major disadvantage of this method is that much space for the temporary storage of the STM1 signal is required and on the other also takes place a delay on the latched signal that do not add up negligible in a signal path through a plurality of ASIC / FBGA's.
  • Es ist daher Aufgabe der Erfindung, ein Verfahren zur Übertragung von n STM1-Signalen, welches ohne einen Zwischenspeicher auskommt und eine Zeitverzögerung bei der seriellen Übertragung von STM1-Signalen vermeidet, zu finden. It is therefore an object of the invention to find a method of transmitting n STM1 signals which does not require a buffer memory and avoids a time delay in the serial transmission of STM-1 signals. Entsprechend soll eine, für dieses erfindungsgemäße Verfahren geeignete, elektronische Schaltungsanordnung (= Teilschaltung, bzw. Modul im ASIC/FBGA) zur Verfügung gestellt werden. Corresponding to a suitable method for this according to the invention, electronic circuitry (= sub-circuit, or module in the ASIC / FBGA) are provided.
  • Diese Aufgabe wird durch ein Verfahren mit den Merkmalen des ersten Verfahrensanspruches und eine elektronische Schaltungsanordnung mit den Merkmalen des ersten Vorrichtungsanspruches gelöst. This object is achieved by a method having the features of the first method claim and an electronic circuit arrangement having the features of the first device claim.
  • Demgemäß schlägt der Erfinder vor, das an sich bekannte Verfahren zur seriellen Übertragung einer Vielzahl von parallel an n Hauptkanälen anfallenden STM1-Signalen zwischen sendenden und empfangenden Modulen (Sender und Empfänger) in elektronischen Bauteilen, bei dem die einzelnen STM1-Signale in Rahmen angeordnet sind, die aus Overhead und Nutzdaten bestehen, und der Overhead ein Rahmenkennwort enthält, und die STM1-Signale der einzelnen Hauptkanäle als binäre Gesamtsignalfolge auf einen zumindest n-fach schnelleren seriellen Kommunikationskanal senderseitig multiplext und empfängerseitig demultiplext werden, dahingehend zu verbessern, dass beim Multiplexen die STM1-Signale der jeweiligen Hauptkanäle mit zueinander möglichem zeitlichen Versatz im Gesamtsignal bitweise multiplext, seriell übertragen und anschließend beim Empfänger demultiplext und die STM1-Signale den Hauptkanälen zugeordnet werden. Accordingly, the inventor proposes that known per se for serial transmission of a plurality of occurring in parallel on n main channels STM1 signals between transmitting and receiving modules (transmitter and receiver) in electronic components, in which the individual STM-1 signals are arranged in frames which consist of overhead and payload, and overhead containing a frame identifier, and the transmitting end multiplexes the STM-1 signals of the individual main channels as binary total signal sequence an at least n-fold faster serial communication channel, and are demultiplexed at the receiver end, the effect to improve that when multiplexing the STM1 signals of the respective main channels with each possible time offset in the overall signal bit-multiplexed is serially transmitted, and then demultiplexed at the receiver and the STM-1 signals are allocated to the main channels.
  • In einer besonderen Ausführung des Verfahrens wird vorgeschlagen, dass im Overhead jedem STM1-Signal vom Sender neben dem Rahmenkennwort ein Identifizierungscode (MID) für jeden Hauptkanal zugefügt, dh in den bestehenden und in seiner Struktur unveränderten Rahmen eingefügt wird, worauf beim Empfänger die Zuordnung jedes STM1-Signals zum Hauptkanal aufgrund des Identifizierungscodes erfolgt. In a particular embodiment of the method that in the overhead each STM1 signal from the transmitter in addition to the frame code, an identification code (MID) that is inserted into the existing and structurally unchanged frame is proposed, is added to each main channel, whereupon the receiver the allocation of each occurs STM1 signal to the main channel due to the identification code.
  • Aus Sicherheitsgründen kann eine Verifizierung der Gültigkeit des Identifizierungscodes aufgrund vorhandener Redundanz des Codes erfolgen, wobei auch eine Verifizierung der Gültigkeit des Identifizierungscodes aufgrund seiner Disjunktivität, also der Eindeutigkeit des Identifizierungscodes vorgenommen werden kann, dh kein Code-Wert darf mehrfach an die Hauptkanäle vergeben sein. For safety reasons, a verification of the validity of the identification code can be based on existing redundancy of the code, a verification of the validity of the identification code because of its Disjunktivität, so the uniqueness of the identification code can be made, ie no code value may be assigned more than once to the main channels. Außerdem besteht die Möglichkeit die Gültigkeit des Identifizierungscodes aufgrund der Reihenfolge der STM1-Signale zu überprüfen. It is also possible to check the validity of the identification code due to the order of the STM1 signals. Hierbei werden die Code-Werte fortlaufend vergeben, z. Here, the code values ​​are assigned consecutively, for. B. . B.. . , ., 0, 1, 2, 3, 0, 1, . ., 0, 1, 2, 3, 0, 1,. . , . , Erfindungsgemäß kann auch im Overhead nur jedes n-te STM1- Signal, z. According to the invention, only every n-th STM1 signal, such may also be in the overhead. B. das erste STM1-Signal des Hauptkanals Nr. 0, neben dem Rahmenkennwort einen Identifizierungscode (MID) für den Hauptkanal erhalten, wobei dann die Zuordnung der anderen STM1-Signale anhand ihrer Reihenfolge bestimmt wird. B. the first STM-1 signal of the main channel no. 0, next to the frame code an identification code (MID) obtained for the main channel, wherein the assignment of the other STM1 signals is determined according to their order.
  • Des Weiteren kann das Verfahren auch vorsehen, dass vor dem Multiplexen der STM1-Signale ein Verscramblen ausschließlich der Nutzinformationen und von Overheadteilen, nicht aber des Rahmenkennwortes und des Identifizierungscodes MID, und nach dem Demultiplexen ein Descrambeln dieser Teile erfolgt. In addition, may also provide the procedure that before multiplexing the STM1 signals a Verscramblen excluding the payload and overhead parts, but not the framework password and the identification code MID, and carried a descrambling these parts after demultiplexing.
  • Außerdem wird vorgeschlagen, dass die von der elektronischen Schaltung empfangenen STM1-Signale bausteinintern in parallelen Signalbussen wortweise (z. B. 8 Bit = 1 Byte) je STM1- Signal und sequentiell durch die n STM1-Signale hindurch (= Walzensignal) zunächst über ein vorangestelltes Walzensignal-Auflösungs-Interface geleitet werden und die über die Kommunikationsleitung empfangenen ankommenden STM1-Signale nach ihrer Bearbeitung gemäß eines der oben genannten Verfahren über ein nachgeschaltetes Walzensignal-Generierungs- Interface geleitet werden, um wieder ein Walzensignal bausteinintern zur Verfügung zu stellen. It is also proposed that the data received from the electronic circuit STM1 signals inside the block word by word in parallel signal buses (z. B. 8 bits = 1 byte) per STM1 signal and sequentially through the n STM1 signals therethrough (= roller signal) initially over a prefixed roller signal-definition interface are conducted and the data received via the communication line incoming STM-1 signals are conducted in accordance with one of the methods mentioned above via a downstream roller signal the Generation interface to return a rolling signal inside the block to be made available after processing. Diese Walzensignalauflösung beziehungsweise Walzensignalbildung kann auch einseitig geschehen, also nur im elektronischen Sender-Element oder nur im elektronischen Empfänger-Element. This rolling signal resolution or rolling signal formation can also occur on one side, so only in the electronic transmitter element or only in the electronic receiver element.
  • In einer besonderen Ausführung des Verfahrens können die Daten jedes Hauptkanals auf m, vorzugsweise auf 2, parallele Nebenkanäle aufgeteilt werden. In a particular embodiment of the method, the data may each main channel to m, preferably be divided into 2 parallel subsidiary channels. Die ASIC/FGBA-interne Verarbeitungsgeschwindigkeit erniedrigt sich damit vorteilhaft um den Faktor 1/m pro Hauptkanal. The ASIC / FGBA internal processing speed is lowered thus advantageous by a factor of 1 / m per primary channel.
  • Das beschriebene Verfahren kann vorteilhaft verwendet werden, wenn sendende und empfangende elektronische Schaltungsanordnungen in Bauelementen (z. B. ASIC's/FBGA's) auf einer gemeinsamen Leiterplatte oder auf unterschiedlichen Leiterplatten (Boards) eines SDH-/SONET-Systems angeordnet sind. The process described can advantageously be used when transmitting and receiving electronic circuitry of a SDH / SONET system are arranged in components (z. B. ASICs / FBGA's) on a common circuit board or on different printed circuit boards (Boards).
  • Entsprechend dem grundlegenden Erfindungsgedanken schlagen die Erfinder auch vor, ein elektronisches Bauelement, vorzugsweise ASIC oder FBGA, mit einem Schaltungs-Core aus einer Vielzahl vernetzter interner Funktionseinheiten, welche mit Hilfe von STM1-Signalen mit anderen elektronischen Bauelementen, vorzugsweise ASIC's oder FBGA's, über einen Sender- Strang und einen Empfänger-Strang kommunizieren, wobei die STM1-Signale parallel anfallen und je Strang n nummerierten (= sortierten) internen Hauptkanälen (Sender/Empfänger-Ports) zugeordnet sind, weiterhin Multiplexer für die seriell zu sendenden STM1-Signale aus n Hauptkanälen und Demultiplexer für die seriell empfangenen STM1-Signale vorgesehen sind, wobei die STM1-Signale in Rahmen, welche aus Overhead und Nutzdaten bestehen, angeordnet sind und der Overhead ein Rahmenkennwort enthält, dahingehend weiterzuentwickeln, dass auf dem Sender-Strang die Multiplexer für die STM1-Signale derart ausgestaltet sind, dass die jeweilige According to the basic idea of ​​the invention, the inventors also propose an electronic component, preferably ASIC or FBGA, with a switching core of a plurality of networked internal functional units that a means of STM1 signals with other electronic components, preferably ASICs or FBGA's, via transmitter strand and a receiver strand communicate, wherein the STM-1 signals are generated in parallel and each strand n numbered (= sorted) internal main channels (transmitter / receiver ports) are allocated further multiplexer for serially transmitting STM1 signals from n main channels and demultiplexers are provided for the serially received STM-1 signals, the STM-1 signals in frames, which consist of overhead and payload data are arranged and the overhead containing a frame identifier, to further develop that on the transmitter strand multiplexers for STM1 signals are configured such that the respective n Hauptkanäle mit zeitlichem Versatz zueinander im Gesamtsignal bitweise multiplext werden, und auf dem Empfänger-Strang die Demultiplexer für die STM1-Signale derart ausgestaltet sind, dass die empfangenen Signale bitweise demultiplext werden und ein Mittel zur Zuordnung der empfangenen STM1-Signale an die Hauptkanäle vorgesehen ist. n main channels with a time offset to one another in the overall signal bit by bit multiplexed, and on the receiver strand are configured the demultiplexer for the STM1 signals such that the received signals are bit-wise demultiplexed and means for assigning the received STM-1 signals provided on the main channels is.
  • Gemäß einer vorteilhaften Ausbildung des erfindungsgemäßen elektronischen Bauelementes können die Hauptkanäle auch jeweils aus m, vorzugsweise 2, parallelen Nebenkanälen bestehen. According to an advantageous embodiment of the electronic component according to the invention the main channels and each of m can preferably be 2, parallel secondary channels. Hierdurch wird die Datenrate je Hauptkanal entsprechend vervielfacht, beziehungsweise die ASIC/FBGA-interne Verarbeitungsgeschwindigkeit erniedrigt sich damit vorteilhaft um den Faktor 1/m pro Hauptkanal. In this way, the data rate of each main channel is correspondingly multiplied, or the ASIC / FBGA internal processing speed is lowered thus advantageous by a factor of 1 / m per primary channel.
  • In einer weiteren Ausbildung ist vorgesehen, dass in mindestens einem Hauptkanal des Sender-Strangs ein Mittel zum Einsetzen eines Identifikationscodes (MID) im Overhead der über diesen mindestens einen Hauptkanal laufenden STM1-Signale vorliegt und sich in mindestens einem Hauptkanal des Empfänger-Strangs ein Mittel zur Detektion des Identifikationscodes (MID) im Overhead der über diesen mindestens einen Hauptkanal laufenden STM1-Signale befindet. In a further embodiment it is provided that in at least one main channel of the transmitter strand a means for inserting an identification code (MID) which is present in the overhead on this at least one main channel running STM1 signals and in at least one main channel of the receiver strand means for the detection of the identification code (MID) in the overhead which is on this at least one main channel running STM1 signals.
  • Des Weiteren kann in jedem der Hauptkanäle ein Mittel zum Einsetzen (Sender-Strang) beziehungsweise zur Detektion (Empfänger-Strang) eines Identifikationscodes (MID) im Overhead der über diesen mindestens einen Hauptkanal laufenden STM1- Signale vorgesehen werden. in each of the main channels a means for inserting (transmitter strand) may further or for the detection (receiver-strand) (MID) may be provided in the overhead on this at least one main channel running STM1 signals an identification code. Entsprechend kann auch im Empfänger-Strang ein mx(nxn)-Schalter mit einer Steuerung (MID- Control) vorgesehen sein, der die Zuordnung der eingehenden STM1-Signale an die richtigen Hauptkanäle zusammen mit den n Modulen MID-Detection vornimmt und zugleich die Korrektheit der MID-Codes in den n STM1-Signalen überwacht. Accordingly, an mx (n × n) switch with a controller (MID Control) can also in the receiver strand be provided which undertakes the allocation of the incoming STM-1 signals to the correct main channels together with the n modules MID Detection and at the same time the correctness the MID code monitored in the n STM1 signals.
  • Um bei langen Dauernd-"0"- oder Dauernd-"1"-Folgen Abtastungssynchronisationsfehlerfreiheit ("bit slip"-Vermeidung) zu erreichen kann außerdem in den Hauptkanälen des Sender- Srangs ein Scrambler und in den Hauptkanälen des Empfänger- Strangs ein Descrambler zwischengeschaltet werden, wobei ausschließlich die Nutzinformation und die Overheadteile ohne Rahmenkennwort und MID-Code der STM1-Signale verscrambled und entscrambled werden. may reach or Dauernd- "1" episodes scanning synchronization accuracy ( "bit slip" avoidance) also in the main channels of the transmitter Srangs a scrambler and in the main channels of the recipient strand interposed a descrambler - to at long Dauernd- "0" be, with only the payload and overhead portions scrambled without frame code and MID code of the STM-1 signals and are entscrambled.
  • Eine weitere erfindungsgemäße Ausführung des elektronischen Bauelementes sieht vor, dass im Sender-Strang ein "Walzendaten zu Dual-Daten"-Interface vorgeschaltet und im Empfänger- Strang ein "Dual-Daten zu Walzendaten"-Interface nachgeschaltet ist. A further embodiment according to the invention of the electronic device provides that in the transmitter upstream strand a "rolling data to dual-data" interface and a "dual-roll data to data" interface is connected downstream of the receiver line. Hierbei entspricht dann jede Dual-Datenschnittstelle einem Hauptkanal, der aus je m (z. B. 2) Nebenkanälen besteht. In this case, then each dual-data interface corresponds to a main channel consisting of subchannels per m (z. B. 2).
  • Es ist noch darauf hinzuweisen, dass die oben genannte Variable n vorzugsweise Werte von n = 4, 16, 64, 256, etc. annehmen kann, wobei allerdings sonstige beliebige ganze Zahlen nicht ausgeschlossen sind. It should also be noted that the above-mentioned variable can take n preferably values ​​of n = 4, 16, 64, 256, etc., other arbitrary integers, although are not excluded.
  • Weitere Merkmale der Erfindung ergeben sich aus den Unteransprüchen und der nachfolgenden Beschreibung der Ausführungsbeispiele unter Bezugnahme auf die Zeichnungen. Further features of the invention emerge from the subclaims and the following description of embodiments with reference to the drawings.
  • Im folgenden wird die Erfindung anhand der Zeichnungen näher beschrieben, wobei konkret ein ISDH4-Signal (n = 4) zwischen den Bausteinen übertragen wird: In the following the invention will be described with reference to the drawings, in which concretely ISDH4 signal (n = 4) is transmitted between the blocks:
  • Fig. 1 Architektur eines ISDH4-Interface; FIG. 1 shows architecture of a ISDH4 interface;
  • Fig. 2 Architektur eines ISDH4-Interface mit Walzendatenanschluß ans Core des ASIC; FIG. 2 shows architecture of a ISDH4 interface with roll data terminal to the core of the ASIC;
  • Fig. 3 Architektur eines ISDH4-Interface in Walzen- Technologie. Fig. 3 architecture of ISDH4 interface in roller technology.
  • Zum besseren Verständnis der Erfindung, insbesondere der gezeigten Beispiele, wird zunächst die Struktur des seriell zwischen den Bausteinen übertragenen ISDH4-Signals erklärt. For a better understanding of the invention, in particular the examples shown, the structure of the serially transmitted between the blocks ISDH4 signal is first explained.
  • Das ISDH4-Signal ist ein strukturiertes Signal, das vier STM1-Einzel-Signale enthält, die bitweise, dh interleaved, gemultiplext sind. The ISDH4 signal is a structured signal containing four single STM1 signals, that is interleaved, are bit-multiplexed. Das heißt sie sind nicht byteweise gemultiplext wie dies in einem genormten STM4-Signal der Fall ist. This means they are not byte-multiplexed as is the case in a standardized STM4 signal. Im ISDH4-Signal sind die vier STM1-Signale normalerweise rahmen- oder byte-mäßig nicht zueinander ausgerichtet, wobei eine zufällige Ausrichtung nicht ausgeschlossen ist, wie es zum Beispiel beim Anschluß eines Meßgerätes vorkommen kann. In ISDH4 signal the four STM-1 signals are not normally aligned frame or byte-wise to each other with a random orientation is not excluded, as it may happen for example when connecting a measuring device.
  • Die im ISDH4-Signal enthaltenen vier STM1-Einzel-Signale sind in bekannter Weise strukturiert wie folgt: die Nutz-Daten werden in Rahmen eingepackt. The four single STM1 signals contained in ISDH4 signal are structured in a known manner as follows: the useful data is packed into frames. Diese Rahmen beginnen mit dem 6 Byte langen Rahmenkennwort RKW. These frames start with the 6-byte frame alignment RKW. Jeder Rahmen ist in 9 Zeilen zu je 270 Bytes eingeteilt, jede Zeile beginnt mit einem 9 Byte langen Overhead-Anteil. Each frame is divided into 9 rows each of 270 bytes, each line begins with a 9-byte overhead part. Hier ist nur die erste Overhead- Zeile von Bedeutung, der Rest des Rahmens wird hier nicht weiter beachtet, er wird als "Payload", also Nutzinformation, übertragen und behandelt. Here is just the first overhead line of importance, the rest of the frame will be ignored here, he is called a "payload" that is useful information, transmitted and treated.
  • Erfindungsgemäß identifiziert ein logischer ISDH-Identifier MID (multiple identifier detector) mindestens in jedem ersten der vier SDH-Overheads jeden Kanal eindeutig. According to the invention a logical ISDH identifier MID (multiple detector identifier) ​​at least in each of the four first SDH overhead identify each channel uniquely. Beim Sender werden die Kanäle nummeriert, dh der MID-Code wird eingesetzt, so dass beim Empfänger die Kanäle damit wieder erkannt und in der gleichen Sequenz (= Kanal-Reihenfolge) für die Übergabe an den ASIC-Core angeordnet werden können. At the transmitter, the channels are numbered, that is, the MID code is used, so that in order to recognize the channels at the receiver and in the same sequence (= channel-order) may be placed for delivery to the ASIC core.
  • In den dargestellten Beispielen ist ein Begleittakt, hier von 78 bis 622 MHz, vorgesehen, der auch, z. In the illustrated examples is a companion clock, here 78 to 622 MHz, is provided, which also, z. B. bei Kopplungen über die Rückwand entfallen kann. B. can be omitted when coupling across the backplane. Wird ein Begleittakt benutzt, so ist von Vorteil, dass der Signal-Jitter der sendenden PLL direkt in die Empfangs-PLL eingekoppelt wird, welche darauf schnell reagieren und diesen Jitter kompensieren kann. Is an accompanying clock is used, it is advantageous that the signal jitter of the transmitting PLL is coupled directly into the receiver PLL, which can react quickly and compensate for this jitter.
  • Ein weiterer Vorteil der direkten Kopplung über einen Begleittakt liegt darin, dass im Falle einer Übertragung eines unverscrambleden Datenstroms, der keine Signalwechsel enthält (z. B. bei AlS oder UNEQUIPed), die Empfangs-PLL und der Phase-Aligner ihre Phasenausrichtung nicht verliert. Another advantage of the direct coupling via an accompanying clock is that in the case of transmission of a unverscrambleden data current producing no signal change contains (z. B. In ALS or UNEQUIPed), the reception PLL and the phase aligners do not lose their phase alignment.
  • Vorteilhaft ist hier ein Begleittakt mit einer Frequenz von 311 MHz, da dieser dann die gleichen Spektralkomponenten aufweist, als wie die hier verwendeten 622 Mbps-Datensignale. here is advantageously an accompanying clock having a frequency of 311 MHz, since this then has the same spectral components, as such the 622 Mbps data signals used here. Dadurch ist die Taktsignal-Charakteristik identisch mit der der Daten, und der Signalunterschied zwischen den Daten und dem Takt wird so reduziert. Thereby, the clock signal characteristic is identical to that of the data signal and the difference between the data and the clock is reduced.
  • Bei Benutzung eines Begleittaktes kann also die Verscrambelung der Nutzinformation entfallen. When using an accompanying clock so the Verscrambelung the useful information can be omitted.
  • Für Signalverbindungen über die Rückwand ist eine PLL- Kopplung auch vorteilhaft, allerdings wären sehr viele Begleittakte und zusätzliche Empfangs-PLLs erforderlich. For signal connections on the rear wall of a PLL coupling is also beneficial, but a lot of accompanying measures and additional receive PLLs would be required.
  • Ohne Begleittakt sind die Sender- und Empfänger-PLL nicht miteinander gekoppelt. Without an accompanying clock the transmitter and receiver PLL are not coupled together. Um zu verhindern, dass im Datenstrom für Folgen von Tausenden von Bits kein Signalwechsel auftritt, müssen die Daten verscrambled werden. To prevent that no signal change occurs in the data stream for the consequences of thousands of bits, the data must be scrambled. Andernfalls können die Empfangs-PLL und der Phase-Aligner ihre Phasenausrichtung verlieren, wenn ein Datenstrom übertragen wird, der keine Transitionen beinhaltet (z. B. bei AlS oder UNEQUIPed). Otherwise, the reception PLL and the phase aligners can lose their phase alignment when a data stream is transmitted, the no transitions includes (z. B. In ALS or UNEQUIPed).
  • Da die bekannten 622 Mbps-Empfänger-Makros der ASIC-Hersteller eine Grenze bezüglich der maximal zulässigen Übertragung von Dauernd-"0"- oder -"1"-Sequenzen von z. Since the known 622 Mbps receiver macros of the ASIC manufacturer a limit to the maximum allowable transmission of Dauernd- "0" - or - "1" sequences of z. B. 60 Bits aufweisen, wenn kein Begleittakt vorhanden ist, ist hier ein Verscramblen notwendig. For example, have 60 bits, where no accompanying clock is present, here a Verscramblen is necessary.
  • Die Fig. 1 zeigt die Architektur, dh eine Modulstruktur, eines erfindungsgemäßen elektronischen Bauteiles, genauer eines ASIC's bezüglich seines Kommunikations-Interfaces mit Sender-Strang 2 und Empfänger-Strang 1 und dem daran angeschlossenen Core 14 des ASIC's. Fig. 1 shows the architecture, that is a module structure, an electronic component, according to the invention in more detail an ASIC regarding his communication interface with a transmitter-receiver strand 2 and strand 1 and the connected thereto core 14 of the ASIC.
  • Vier (n = 4) im ASIC-Core gebildete STM1-Signale werden von unten rechts zum Senden aufbereitet und unten links von einem ASIC-Transmitter des Core 14 als ISDH4-Signal ausgesendet. Four (n = 4) formed in the ASIC core STM1 signals are processed from bottom right to send and bottom left emitted by a transmitter of the ASIC core 14 as ISDH4 signal. Im Gegenzug wird oben links an den ASIC-Receiver ein ISDH4- Signal angelegt, bearbeitet und dann als 4 STM1-Signale dem ASIC-Core übergeben. In turn, a ISDH4- signal is in the top left to the ASIC receiver created, edited and then as 4 STM1 signals passed to the ASIC core. Gezeichnet sind im Bild die Dual-Daten- Verbindungen und die Taktzuführung. are drawn in the image, the dual data links and the clock feed. Begleitende Steuersignale zu den Daten und von den Modulen sind mit Ausnahme vom MID- Control-Modul nicht eingetragen. Accompanying control signals to the data and the modules are not registered with the exception of MID control module.
  • Eine erfindungsgemäße Variante der Ausführung aus Fig. 1 ist in der Fig. 2 gezeigt, in der zwischen dem ASIC-Core 14 und dem ISDH4-Interface Adapter-Module 21 , 22 eingefügt sind, die das zu sendende ASIC-Core-Walzensignal in das Dual-Daten- Format adaptieren und empfangsseitig das Dual-Daten-Format in ein ASIC-Core-Walzensignal zurück adaptieren. A variant of the embodiment of Fig invention. 1 is shown in FIG. 2, in which are inserted between the ASIC core 14 and the ISDH4 interface adapter modules 21, 22 that want to send ASIC core roll signal in the adapt dual data format and receive side adapt the dual data format back into an ASIC core roll signal.
  • Die beiden Adaptions-Module "Walzen-Interface zu Dual-Daten" 22 und "Dual-Daten zu Walzen-Interface" 21 der Fig. 2 können innerhalb ihres Sender- und Empfänger-Stranges zwischen dem ASIC-Core und dem Sender-Makro 24 bzw. Empfangs-Makro 3 beliebig verschoben werden. The two adaptation modules "roll interface to dual data" 22 and "Dual-data to roll interface" 21 of FIG. 2 can within its transmitter and receiver strand between the ASIC core and the transmitter-macro 24 or receive macro 3 be moved. Die Interface-Module rechts von den Adaptions-Modulen sind dann auf Walzen-Betriebsweise umzustellen, die links davon nicht. The interface modules are the right of the adaptation modules then switch to roll mode of operation which left them not. Welche Position hierbei günstig oder ungünstig ist hängt davon ab, wie gut oder schlecht sich die Interface-Module auf die Walzen-Technik umstellen lassen. What position is this favorable or unfavorable depends on how good or bad the interface modules Migration to the rolling technique.
  • Entsprechend ist in der Fig. 3 eine Variante gezeigt, die intern ihre Daten weitestgehend in Walzen-Technik überträgt. According to a variant is shown in FIG. 3, which transmits its data internally as far as possible in rolling technology. Auch hier ist das erfindungsgemäße Verfahren anwendbar. Here, too, the inventive method is applicable.
  • Zur systeminternen Datenübertragung zwischen verschiedenen ASICs werden jeweils vier STM1-Signale zu einem ISDH4-Signal zusammengefaßt und gemeinsam als vermischtes Signal seriell übertragen. four STM1 signals are combined to form a ISDH4 signal and transmitted together as a serial mixed signal to the system-internal data transmission between various ASICs. Die vier STM1-Signale, je als ein sortiertes 78 MHz-Dual-Daten-Signal, sind sortiert nach ihrer statisch gegebenen Port-Nummer. The four STM-1 signals, each as a sorted 78 MHz dual-data signal are sorted by static given port number.
  • Die vier STM1-Signale eines ISDH4-Paketes bestehen aus einem Rahmen mit Overhead und der Payload. The four STM1 signals of a ISDH4 packet consist of a frame with overhead and the payload. Der Overhead besteht aus einer Teilmenge des vollständigen SDH-Overheads, dh er ist genauso lang, ist aber nur teil- oder sogar fremd-gefüllt. The overhead consists of a subset of the full SDH overhead, that is, it is just as long, but is only partially or even foreign-filled. Dies ist durchaus norm-konform. This is quite standard compliant.
  • Jeder einzelne STM1-Rahmen beginnt mit dem Rahmenkennwort RKW, gemäß der SDH-Norm, einem 6 Byte langen festen Datum. Every single STM-1 frame begins with the frame identifier RKW, according to the SDH standard, a 6-byte fixed date. Die unmittelbar nachfolgenden 3 Bytes des Overhead-Teiles der ersten Frame-Zeile werden für die eindeutige Identifizierung des jeweiligen STM1-Signals benutzt. The immediately subsequent 3 bytes of the overhead part of the first frame line are used for the unique identification of the respective STM-1 signal. Diese Positionen sind für den MID-Code gut geeignet, grundsätzlich eignen sich jedoch auch andere Positionen innerhalb des SDH-Overhead. These positions are well suited for the MID code, fundamentally, however, are other positions within the SDH overhead. Ein Rahmenstartimpuls für einen Hilfszähler (Steuersignal) im Scrambler kann begleitend zu jedem Dual-Daten-Signal mitgeliefert werden. A frame start pulse for an auxiliary counter (control signal) in the scrambler can be delivered concomitantly with any dual-data signal. Anstatt dessen kann auch ein MID-Byte-Enable- Signal zusammen mit den 2 niederwertigsten Stellen des Dual- Daten-Bit-Rahmenzählers mitgegeben werden. Instead, a MID-byte enable signal can be given along with the 2 least significant digits of the dual-data-bit frame counter. Hierdurch erspart man sich die parallele Bildung der Steuersignale im Scrambler. In this way, one saves the parallel formation of the control signals in the scrambler.
  • Das ISDH4-Signal ist also ein strukturiertes Signal, das vier STM1-Einzel-Signale enthält, die sogenannten Kanälen zugeteilt sind. Thus, the ISDH4 signal is a structured signal which contains four STM1 individual signals that are allocated so-called channels. Diese Kanäle müssen dem Core auf seiner Empfangsseite wieder in der gleichen Reihenfolge, wie sie senderseitig abgesetzt wurden, also unvertauscht, zugeführt werden. These channels have to be so non-exchanged, supplied to the core on its receiving end again in the same order in which they were sold on the transmitter side. Um dies zu ermöglichen muß in jedes oder mindestens in ein STM1- Einzel-Signal ein eindeutiges Unterscheidungsmerkmal - ein Code - eingefügt werden. To make this a unique differentiator must in each or at least in a single STM1 signal - are inserted - a code.
  • Ein solcher logischer ISDH-Identifizierungscode wird MID (multiple identifier) genannt und identifiziert in jedem der vier SDH-Overheads jeden Kanal eindeutig. Such logical ISDH identification code is called MID (multiple identifier) ​​and identified in each of the four SDH overhead each channel clear. Beim Sender werden die Kanäle z. At the transmitter, the channels z are. B. durchnummeriert (dh der MID-Code wird eingesetzt), beim Empfänger können die Kanäle damit wieder in der gleichen Sequenz (= Kanal-Reihenfolge) für die Übergabe an den Core angeordnet werden. B. numbered (ie, the MID code is used), at the receiver, the channels can thus in the same sequence (= channel order) are arranged for the handover to the core again. Alternativ markiert MID einen Kanal, z. Alternatively MID marks a channel z. B. den Kanal 0, eindeutig und die übrigen sind damit durch die Reihenfolge festgelegt. As the channel 0, clear and the others are thus determined by the order.
  • Der je Kanal einzufügende MID-Code ist im Normalfall eine Konstante. The per channel insert MID code is a constant in the normal case. Anstatt dessen könnte der Wert auch aus einem von der Software ladbaren Register entnommen werden. Instead, the value could be taken from a loadable by the software register. Damit könnte hier ganz einfach und fast umsonst eine Kanal-Switch-Funktion zwischen diesen vier Kanälen erreicht werden. This could easily here and almost nothing a channel switch function between these four channels are achieved. Die Software muß dann sicherstellen, dass die Inhalte dieser vier MID- Code-Register immer verschieden und die Werte zudem gültig sind. The software must then ensure that the contents of these four MID code register and the values ​​are also always different valid.
  • Der MID-Code darf nicht verscrambled sein. The MID code may not be scrambled. Deshalb kann er in jedes STM1-Einzel-Signal nur in den 3 Bytes nach dem RKW und vor der verscrambleden Payload in der ersten Zeile des Frames eingeblendet werden, also in die Byte-Position 7 , 8 oder 9 des STM1-Signals, wenn verscrambled wird. Therefore, it can be displayed in each STM1 single signal only in the 3 bytes after the RKW and before verscrambleden payload in the first line of the frame, ie, in the byte position 7, 8 or 9 of the STM1 signal, when scrambled becomes. Wird hingegen nicht verscrambled, dann könnte er auch an anderer Stelle des SDH- Overheads stehen. however, is not scrambled, he might have also elsewhere in the SDH overhead.
  • Jede der drei oben genannten Byte-Positionen ist grundsätzlich logisch gleichwertig. Each of the above three byte positions is basically logically equivalent. Bei der Realisierung kann die Positionierung jedoch Auswirkungen haben. In the realization, however, the positioning can have an impact. So kann eine eventuell notwendige Signal-Pufferung kürzere FIFOs erfordern, wenn das erste mögliche Byte 7 benutzt wird. So may require shorter FIFOs any necessary signal buffering when the first possible byte is used. 7 Daher wird bevorzugt als MID-Position somit das Byte 7 benutzt. Therefore, it is preferred therefore used as MID position byte. 7
  • Die derzeit verwendete MID-Detection-Architektur und ihr Zeitverhalten machen zwar keine Pufferung erforderlich, aber bei zukünftigen Verhaltensveränderungen dieses Moduls entstehen dadurch keine Nachteile. Although the MID detection architecture and its timing currently used make no buffering required, but thus arise in future behavioral changes this module no disadvantages. Heute entwickelte ASICs/FBGAs können so problemloser mit einer später vielleicht modifizierten ISDH4-Architektur-Generation zusammenarbeiten. Today, ASICs / FBGAs developed can as easily work with a later perhaps modified ISDH4 architecture generation.
  • Vorzugsweise werden für den MID-Code die Werte 0 bis 3 zur die Adressierung der 4 Kanäle benutzt. Preferably, the values ​​0 to 3 for the addressing of the 4 channels are used for the MID code. Damit ist aber noch nicht die Binär-Kodierung dieser vier Werte bestimmt. But that's not the binary coding of these four values ​​is determined.
  • Die vier Sender-Kanäle des ISDH4-Signals sind nun inhaltlich komplett gebildet. The four transmitter channels of the ISDH4 signal are now formed in content completely. Bevor sie gesendet werden können, muß ihre Payload noch verscrambled werden. Before they can be sent, its payload must be scrambled.
  • In der hier beschriebenen Realisierung des erfindungsgemäßen Verfahrens werden die (m = 2) Dual-Daten-Signale der vier STM1- Kanäle unabhängig voneinander in einem Scrambler-Prozess 2- Bit-Weise XOR-verknüpft. In the described realization of the inventive method, the (m = 2), dual-data-signals of the four channels are STM1 XORed independently in a scrambler process 2-bit manner. Der Scrambler muß deshalb im 2-Bitparallel-Schritt weiterschalten. The scrambler must therefore continue to turn in the 2-bit parallel step. Der hierfür erforderliche 2- Bit-parallele Scrambler arbeitet entsprechend dem seriellen Scrambler nach ITU G70x, 6.5. The required 2-bit parallel scrambler operates according to the serial scrambler according to ITU G70x, 6.5. Das verwendete Scrambler- Polynom lautet: 1 + x 6 + x 7 . The scrambler polynomial used is: 1 + x 6 + x. 7
  • Die 622 Mbps-Empfänger-Makros der ASIC-Hersteller besitzen eine Grenze bzgl. der maximal zulässigen Übertragung von Dauernd-"0"- oder -"1"-Sequenzen, z. The 622 Mbps receiver macros ASIC manufacturers have a limit regarding the maximum permissible transmission of Dauernd- "0". - or - "1" sequences, eg. B. 60 Bits. For example, 60 bits. Sie benötigen Flanken im Datensignal, um den Empfangstaktgenerator für ein korrektes Eintakten der Daten nachzujustieren. You need to edges in the data signal to readjust the reception clock generator for correct clocking of the data. Solche Sequenzen kommen im Betrieb aber doch immer wieder vor bei AIS (Dauer-"1"-Folge) und UNEQUIPED (Dauer-"0"-Folge). Such sequences are in operation but constantly faced with AIS (continuous "1" sequence) and UNEQUIPED (continuous "0" episode). Ohne regelmäßige Flanken im Eingangssignal und ohne Begleittakt kommt die Empfänger-PLL etwa ab 60 Bit Dauernd-"0"- oder -"1"-Folge außer Tritt, der Phase-Aligner kann nicht nachjustiert werden, mit bit-slips ist dann zu rechnen. Without regular edges in the input signal and without an accompanying clock the receiver PLL comes about from 60 bits Dauernd- "0" - or - "1" sequence out of step, the phase aligners can not be readjusted by bit slip can then be expected , Dies ist der Grund, weshalb der Payload-Teil der Frames verscrambled werden muß. This is the reason why the payload part of the frame has to be scrambled. Genau genommen wird hier nach den ersten 9 Frame- Bytes der komplette Rest des Frames verscrambled und nur der Overhead in der ersten Frame-Zeile bleibt ausgenommen. the entire rest of the frame is made right here after the first frame 9 bytes scrambled and only the overhead in the first frame line remains the exception. Bei diesen ersten 9 Bytes des Frame-Anfangs ist darauf zu achten, dass keine lange Dauer-"0"- oder -"1"-Sequenzen auftreten, die mehr als 15 Bits aufweisen. In these first 9 bytes of the frame beginning, is important to ensure that no long continuous "0" - or - "1" sequences occur, which have more than 15 bits. Für die hier maximal zulässige Länge 15 gilt: sind die 4 STM1-Signale ungünstig angeordnet, also zueinander ausgerichtet, dann addieren sie sich zu 4 mal 15 gleich der Grenze der erlaubten 60 Bits. Here applies to the maximum permissible length is 15: 4 STM1 signals are unfavorable arranged so aligned with each other, then they add up to 4 times 15 is equal to the limit of the allowable 60 bits.
  • Wird ein ISDH4-Signal/ISDH4-Signal-Bündel allerdings mit einem Begleittakt versehen, dann kann die Empfänger-PLL damit synchronisiert werden. If a ISDH4 signal / ISDH4 signal bundle, however, provided with an accompanying clock, then the receiver PLL can be synchronized with it. Ein Empfangs-Datenstrom kann dann zu seinem Phase-Aligner-Takt sehr lange in Phase bleiben, das Übertragen von 80.000 Bit (exakt 77.760 Bit ISDH4-Framelänge - 288 Bit für Overhead-Teil) Dauernd-"0" oder -"1" sollte keinerlei Probleme bereiten. A receive data stream can then be left to its phase aligner clock very long period, the transfer of 80,000 bits (exactly 77,760 bits ISDH4 frame length - 288 bit for overhead part) Dauernd- "0" or - "1" should be straightforward. Ein Verscrambeln ist bei einem Begleittakt also nicht erforderlich, schadet aber auch nicht. A scramble is in a companion clock therefore not required, but does not hurt.
  • Beispielhaft kann für die Realisierung pro Kanal ein 2-Bitparalleler, nicht lückender Scrambler verwendet werden. Exemplary, non-Discontinuous scrambler may be a 2-bit parallel for the realization per channel may be used.
  • Das ISDH4-Signal ist nun entsprechend aufbereitet, es wird dem Parallel/Seriell-Converter des Sender-Makros des Herstellers geeignet zugeführt und wird von diesem Modul dann aus dem ASIC heraus ausgesendet. The ISDH4 signal is now properly modified, it is supplied to the parallel / serial converter of the transmitter macros manufacturer's suitable and is then emitted by this module from the ASIC out. Die 4 Dual-Daten-Signale sind im 4er-Abstand an den P/S-Port anzuschließen. The dual-4 data signals are to be connected to the P / S-port in the 4-spacing.
  • Mittels einer Frequenz-Vervielfachung (PLL-Schaltung) wird ein internes 622-MHz Signal generiert, das zum Senden des ISDH4-Signal-Datenstromes benutzt wird. By means of a frequency multiplication (PLL) circuit generates an internal 622-MHz signal, which is used for transmitting the ISDH4 signal data stream. Dieses generierte 622-MHz Takt-Signal kann heruntergeteilt werden (üblicherweise um eine Zweierpotenz m) und kann dann dem 622 Mbps-Signal- Bündel als Begleit-Takt-Signal mitgegeben werden. This generated 622-MHz clock signal may be divided down (typically to a power of m) and can then be the 622 Mbps signal given bundle as an accompanying clock signal. Mit Hilfe des Begleit-Takt-Signals können sich die Empfänger-PLL sehr gut synchronisieren. With the help of the accompanying clock signal, the receiver PLL can synchronize very well.
  • Das board- oder system-lokale symmetrisch-elektrische ISDH4- Signal mit 622 Mbps wird von einem LVDS-Receiver (LVDS = Low Voltage Differential Signal) empfangen und in einem herstellerspezifischem Makro aufbereitet. The board- or system-local symmetric electric ISDH4- signal of 622 Mbps is received by a LVDS receiver (LVDS = Low Voltage Differential Signal) and processed in a vendor-specific macro. Diese Makros enthalten normalerweise einen Phase-Aligner, eine PLL, einen S/P- Wandler und können noch Bit- und Frame-Aligner usw. beinhalten. These macros usually contain a phase aligner, a PLL, an S / P converter and may include even bit and frame aligners so. Es wird auf die umfangreiche Hersteller-Literatur verwiesen. Reference is made to the extensive manufacturer's literature.
  • Im internen S/P-Modul des Empfängers wird das seriell ankommende ISDH4-Signal in ein 8-Bit-Bündel umgewandelt, dh parallelisiert um den Faktor 8, dessen Daten mit einem mitgelieferten Takt von 78 MHz zu übernehmen sind. In the internal S / P module of the receiver, the incoming serial ISDH4 signal is converted into an 8-bit bundle, that is parallelized by a factor of 8, the data are supplied to incorporate with a clock of 78 MHz. Die Frequenz von 78 MHz lässt für die nachfolgenden Module eine relativ problemlose Schaltungssynthese zu. The frequency of 78 MHz permits a relatively easy synthesis circuit for subsequent modules.
  • Im ISDH4-Signal-Empfänger-Makro wird aus den Flanken des ISDH4-Datensignals der Takt rückgewonnen, wenn kein Begleittakt zur Verfügung steht, und kommt aus einer PLL-Schaltung. In ISDH4 signal receiver macro, the clock is derived from the flanks of the ISDH4 data signal recovered if no accompanying clock is available, and comes from a PLL circuit. Deshalb ist dieser Takt in Kurzzeitbetrachtung gesehen nicht extrem stabil, ganz im Gegensatz zum langzeitlichen Frequenzmittel, welches normalerweise auf einem Cäsium-Normal basiert. Therefore, this clock is extremely stable as seen in the short-term view, as opposed to long temporal frequency, which normally is based on a cesium-Normal. Der PLL-Takt "atmet" um die Sollfrequenz von 622 MHz und kann einen maximalen Phasenverschiebungshub von einem Mehrfachen einer 622 MHz-Taktperiode aufweisen. The PLL clock "breathes" to the nominal frequency of 622 MHz, and can have a maximum phase shift amount by a multiple of a 622 MHz clock period. Dieser Takt wird um den Faktor 8 heruntergesetzt und bildet dann den passenden, "mitschwimmenden" Begleittakt zum 4 × 2-Bit-Datum. This clock is lowered by a factor of 8 and then forms the matching, "mitschwimmenden" accompanying clock for 4 × 2-bit data.
  • Zur Anpassung der Daten aus dem Empfänger-Modul - die synchron zum mitgelieferten 78 MHz-Takt aus dem Empfänger-Modul laufen und von der Empfänger-PLL abgeleitet sind - an die ASIC-interne Systemtakt-Basis ist ein Pufferspeicher FIFO zum Ausgleich eingefügt. For adapting the data from the receiver module - which run synchronously with the supplied 78-MHz clock from the receiver module and are derived from the receiver PLL - the ASIC internal system clock base, a buffer memory FIFO is inserted to compensate. Die notwendige Tiefe dieses Pufferspeichers taktan ist abhängig von dem maximalen Phasenverschiebungshub des Empfangs-Signals und der dadurch verursachten maximalen Taktphasendifferenz beim mitgelieferten Takt. The necessary depth of this buffer memory is taktan depending on the maximum phase shift amount of the receive signal and the thereby caused maximum timing phase difference when the supplied clock.
  • Die Puffer-Tiefe ist abhängig vom selektierten ASIC- Hersteller und den physikalischen Randparametern der Leiterplatte, sowie von den Dimensionierungsparametern (z. B. Leiterbahnbreite, Schichtdicken usw.) und wird mit beeinflusst von der Steckerwahl. The buffer depth is dependent on the selected ASIC manufacturers and the physical parameters of the circuit board edge, and by the dimensioning parameters (z. B. trace width, layer thicknesses, etc.) and is also influenced by the choice plug.
  • Bei der Inbetriebnahme und jeder erneuten Wiederaufsynchronisierung auf die STM1-Rahmen muß der benutzte Ringpuffer neu auf Mittenlage justiert werden. During commissioning and each time you re-sync to the STM1 frame of the ring buffer used must be readjusted to the center position. Für Testzwecke und spezielle Anwendungen kann diese Pufferfunktion überbrückbar, also logisch ausschaltbar, ausgeführt sein. For testing purposes and special applications, this buffer function can be bridged, so logically switched off, running. Wird nach dem ISDH4- Interface das Datum einer sogenannten Pointer-Maschine zugeführt, dh das Datum wird in einen Speicher eingetragen, dann kann dieser Modul taktan ganz entfallen, es muß dann der Empfängertakt aus der PLL des Empfänger-Makros für alle Module des ISDH4-Interfaces verwendet werden. Prepare by the ISDH4- interface the date of a so-called pointer machine supplied, that is, the date is entered in a memory, then that module can taktan be omitted altogether, it must then the receiver clock from the PLL of the receiver macros for all modules of the ISDH4- interfaces are used.
  • Das FAS-Modul (Frame Align Sequence Modul) durchsucht den ankommenden Dual-Datenstrom auf das Rahmenkennwort (RKW). The FAS module (frame Align Sequence Module) scans the incoming dual data stream on the frame alignment (RKW). Da die zufällige Einphasung des Empfangsmoduls (Bit-Orientierung zwischen Sende-Byte zum Empfangs-Byte vom Sender- zum Empfangs-Makro) anfangs unbekannt ist, muß der Dual-Datenstrom parallel zweifach auf das RKW überprüft werden, nämlich einmal nicht versetzt, also beginnend auf dem ersten Bit des Dual-Datenstroms, und zugleich versetzt, also beginnend auf dem zweiten Bit des Dual-Datenstroms. Since the random phasing of the receive module (Bit-orientation between transmit bytes to the received byte from the transmitter to the receive macro) is initially unknown, the dual data stream must be examined in parallel two times on the RKW, namely one not offset, thus starting on the first bit of the dual data stream, and at the same offset, that is starting on the second bit of the dual data stream. Für den Ausgangs-Dual- Datenstrom wird der versetzte Datenstrom mit Hilfe eines puffernden Elements ausgerichtet. For the dual output data stream of the offset data stream is aligned with the aid of a buffering member.
  • Das Rahmenkennwort RKW ist bei den STM1-Datenströmen der ISDH4-Signale aus 6 Bytes (A1, A1, A1, A2, A2, A2) zusammengesetzt. The frame identifier RKW is composed in the STM1 streams of ISDH4 signals of 6 bytes (A1, A1, A1, A2, A2, A2). Zum Aufsynchronisieren auf den Rahmen werden drei Verfahren a), b) und c) favorisiert, weitere sind jedoch möglich: For synchronization to the frame three methods a), b) and c) favors, but others are possible:
    • a) Man detektiert das Auftreten von 2 Bytes (A1, A2) im Datenstrom, meist mit Suchfenster, um Miss-Hits zu reduzieren; a) It detects the occurrence of 2 bytes (A1, A2) in the data stream, usually with the search window to reduce miss-hits;
    • b) Man detektiert das Auftreten von 4 Bytes (A1, A1, A2, A2) im Datenstrom; b) Following the occurrence of 4 bytes (A1, A1, A2, A2) is detected in the data stream;
    • c) Man detektiert 6 Bytes (A1, A1, A1, A2, A2, A2) im Datenstrom. c) It detects 6 bytes (A1, A1, A1, A2, A2, A2) in the data stream.
  • Die Detektierung wird im beschriebenen Beispiel bei 78 MHz auf den Dual-Datenstrom durchgeführt. The detection is performed in the described example at 78 MHz to the dual data stream.
  • Hat die RKW-Suche des FAS-Moduls den Rahmenanfang gefunden und ist "eingerastet", dann ist damit auch die Phasenlage im 2-Bit-78 MHz-Datenstrom bekannt. Has the RKW search of FAS module found the frame beginning and is "locked", then thus the phase position in the 2-bit 78 MHz data stream is known. Somit kann dieser Dual-Datenstrom nun ausgerichtet werden. Thus, this dual data stream can now be aligned. Dies geschieht noch innerhalb des FAS-Moduls durch einen nachgeschalteten sogenannten 2 : 2- Multiplexer (2 Eingänge: 2 Ausgänge) in 2 Wegen. This is still within the FAS module by a subsequent so-called 2: 2 multiplexer (2 Inputs: Outputs 2) in 2 ways.
  • Ein "normaler" Multiplexer würde die Eingänge einfach "gerade" auf die Ausgänge durchschalten oder die Eingänge "über Kreuz" mit den Ausgängen verbinden. A "normal" multiplexer would simply "straight" to the outputs switch through the inputs or connect the inputs "crosswise" to the outputs. Dem ist hier nicht so. That is not so here. Hier werden die 2-Bitbreiten Eingangsdaten einem 3-Bitbreiten Register auf die zweite und dritte Bit-Position zugeführt, der Ausgang des dritten Register-Bit wird dabei in das erste Register-Bit geshiftet. Here, the 2-bit widths are a 3-bit wide register supplied input data to the second and third bit-position, the output of the third register bit is then shifted into the first register bit. Der "sogenannte" Multiplexvorgang besteht aus der Funktion, dass entweder das erste und zweite oder das zweite und dritte Register-Bit abgegriffen wird. The "so called" Multiplex process consists of the function, that either the first and second or the second and third register bit is tapped. Damit wird die senderoriginale Zuordnung der Sequenz wieder hergestellt. Thus the sender original allocation of the sequence is restored.
  • Die nachfolgenden Module "MID-Detection" und "DeScr" müssen damit nicht mit gedoppelter Struktur aufgebaut werden, für den nachfolgenden Switch-Modul "Mux" reicht damit ein gedoppelter 4 : 4-Multiplexer, es ist also kein voller 8 : 8- Multiplexer mehr erforderlich, der auch die m = 2 Kanalbits vertauschen könnte. must therefore not be built with double ply structure, the following modules "MID-Detection" and "descr" for the subsequent switch module "Mux" thus a double ply 4 ranges: 4 multiplexer, so it's not a full 8: 8- multiplexer could also swap the m = 2 channel bits longer necessary. In Summe ist der Multiplexeraufwand für die vier 2 : 2- und den 2 × 4 : 4-Muliplexer der Gleiche, nur dass durch diese Teilung der Aufwand für die MID-Erkennung in etwa halbiert wird. In sum of Multiplexeraufwand for the four 2: 2 and the 2 x 4: 4 Muliplexer the same, except that the expense for the MID detection is approximately halved by this division.
  • Die Aufgabe der MID-Erkennung (MID-Detection) besteht darin, aus dem Datenstrom des Kanals den MID-Code heraus zu lesen, diesen Code auf Korrektheit zu überprüfen und mit dem gesichert korrekten MID-Code dann dem Datenstrom dieses Eingangs- Kanals im nachfolgenden Kanal-Switch-Modul Mux so durchzuschalten, dass alle Kanäle dem Core in der richtigen Reihenfolge {0, 1, 2, 3} zugeführt werden. The task of MID detection (MID Detection) is to be read from the data stream of the channel to the MID code out to check this code is correct and the secured correct MID code then the data stream of this input channel in the following channel switch module Mux so turn on, that all channels are supplied to the core in the correct sequence {0, 1, 2, 3}.
  • Aus dem Frame-Align-Sequence-Modul FAS kommt der ausgerichtete Kanal-Dual-Datenstrom zum MID-Detection-Modul. From the frame-align Sequence module FAS the aligned channel dual data stream comes to a MID detection module. Die FAS liefert zugleich ein Steuersignal MID Enable, mit dem der MID-Code in ein 2-Bit-paralleles Schieberegister eingelesen werden kann. The FAS also provides a control signal MID Enable with which the MID code can be read into a 2-bit parallel shift register. Dieses Signal ist eng an die RKW-Detektion gekoppelt. This signal is closely coupled to the RKW detection.
  • Der MID-Code wird im MID-Detection-Modul aus dem Datenstrom herausgelesen, kanalspezifisch überprüft und gegebenenfalls in das kanal-zugehörige MID-Code-Register übernommen. The MID code is read out in MID detection module from the data stream, channel-specific checks and, if included in the channel-associated MID code register.
  • Neben den kanalspezifischen Überprüfungen können auch übergeordnete Tests auf Disjunktivität (dh kein MID-Code ist mehrfach vergeben, jeder Wert kommt nur genau einmal vor) des MID-Codes aller vier Kanäle und auf die zyklische Reihenfolge derselben durchgeführt werden. In addition to the channel-specific checks and parent tests Disjunktivität (ie no MID code is overcommitted, each value comes only once before) the MID codes of all four channels and the same be done in the cyclic order. Wenn allerdings die Kanal- Switch-Funktion (siehe Kanal-Switch-Modul) eingebaut wird, dann muß die Überprüfung auf zyklische Anordnung abschaltbar sein, um die freie Verschaltbarkeit zu ermöglichen. However, if the channel switch function (see Channel Switch Module) is installed, then the verification cyclical arrangement must be disengaged to allow free interconnectability. Dies wird im MID-Control-Modul bewerkstelligt. This is accomplished in the MID-control module. Im Fehlerfall wird dort ein Interrupt-Signal aktiviert. If an error occurs, an interrupt signal is activated there. Aus einem dieser Modul-Typen MID-Detection oder MID-Control heraus wird dann das Kanal- Switch-Modul angesteuert. From one of these module types MID Detection or MID Control out the channel switch module is then activated.
  • Im MID-Detection-Modul geschieht folgendes: Das MID-Enable- Signal ist 4 Takte lang aktiv und bewirkt die Eintaktung von 4 × 2 Bit des entsprechenden Kanal-Dual-Datenstroms in ein Schieberegister MID-Shift-Reg. In the MID-Detection Module the following happens: The MID-Enable signal is active for 4 cycles and causes clocking of 4 × 2 bits of the corresponding channel dual-data stream into a shift register MID Shift Reg. Das MID-Shift-Reg ist 8 Bits lang und enthält am Ende den sogenannten MID-Code aus dem jeweils aktuellen Frame, der angibt, welche Kanalnummer dieser Empfangs-Kanal sein soll (und auch ursprünglich als Sende- Kanal inne hatte, wenn nicht die Kanal-Switch-Funktion installiert ist). The MID-Shift Reg is 8 bits long and contains at the end of the so-called MID code from the current frame, indicating to be what channel number of the receive channel (and initially held as a transmission channel had, if not the installed channel switch function).
  • Der Inhalt des MID-Shift-Reg wird nach einem geeignetem Verfahren in das 4-Bit breite MID-Code-Reg übernommen werden. The contents of the MID-Shift Reg will be taken over by a suitable method in the 4-bit wide MID code Reg. Dies ist das eigentliche Register zum Speichern des MID- Codes, mit dessen Wert dieser Kanal im nachfolgenden Switch durchgeschaltet wird. This is the actual register for storing the MID codes, with the value of this channel is switched through in the subsequent switch.
  • Die Funktionen des MID-Detection-Moduls sind derart gestaltet, dass in das MID-Code-Reg nur ein gesicherter Wert eingetragen wird, mit dem das nachfolgende Switch-Modul und der MID-Control-Modul zuverlässig angesteuert werden kann. The functions of the MID detection module are designed such that in the MID code Reg only a secure value is entered, with the subsequent switch module and the MID control module can be reliably controlled. Die tiefergehende Diskussion dieser Funktionen sind Basis einer gesonderten Anmeldung dieses Gegenstandes. The more in-depth discussion of these functions are based on a separate application to this item.
  • Haben alle vier Kanäle ihren MID-Code gefunden, dh es sind alle vier MID-Code-Reg mit einem scheinbar gültigen Wert geladen, dann werden die vier MID-Codes auf Disjunktivität und gegebenenfalls auf zyklische Anordnung überprüft. Do all four channels found their MID code, ie all four MID code Reg loaded with a seemingly valid value, then the four MID codes on Disjunktivität and revised as appropriate in a cyclical arrangement. Sind diese beiden Anforderungen nicht gegeben, die bei einer ordnungsgemäßen Erkennung aber erfüllt sein müssen, dann wird ein maskierbarer MID-Alarm ausgelöst. If these two requirements are not given, which must be at a proper recognition but satisfied, a maskable MID alarm is triggered.
  • Bei einer ordnungsgemäßen MID-Erkennung werden entweder gar keine oder alle MID-Codes korrekt erkannt und in die MID- Code-Reg's der vier MID-Detection-Module eingetragen. When properly MID-recognition are either no or recognized all MID codes correctly entered code Reg's four MID detection modules in the MID. Die Überprüfungen, ob alle aktiven Kanäle zueinander disjunkt sind und ob sie gegebenenfalls bezüglich der zyklischer Reihenfolge korrekt geladen sind, diese Kontrollaufgaben können schon ab zwei beliebigen aktiven Kanälen durchaus leicht durchgeführt werden. The checks that all active channels are disjoint to each other and whether they are optionally loaded correctly with respect to the cyclic order, this control duties can already be quite easily performed from any two active channels. Nachdem man jedoch davon ausgehen kann, dass "immer" alle vier Kanäle zugleich auftreten, ist eine aufwendigere Teil-Kontrollierbarkeit nicht unbedingt erforderlich. However, since it can be assumed that "always" all four channels occur at the same time, a more complex partial controllability is not necessarily required.
  • Die nachfolgenden Alarmsituationen beschränken sich also auf die wesentliche Situation: "Alle vier oder keiner!". So the following alarm situations are limited to the essential situation: "Every four or no." Somit können folgende Meldungen ausgegeben werden: Thus, the following messages can be output:
    • - Alle Kanäle sind aktiv - All channels are active
    • - Alle Kanäle sind disjunkt - All channels are disjoint
    • - Alle Kanäle sind zyklisch angeordnet - All channels are arranged cyclically
    • - Generierung des MID-Alarm-Signals. - generation of the MID-alarm signal.
  • Die vier STM1-Kanäle, realisiert durch je zwei ausgerichtete 78 MHz-Datensignale, können bezüglich der Kanalsortierung beliebig "eingerastet" empfangen werden. The four STM1 channels implemented by two aligned 78 MHz data signals can be received any "locked" with respect to the channel sorting. Diese Kanäle sind aber modulo-sortiert: dh, der Kanal Nr. 0 kann an jeder Eingangs-Position anliegen, aber zueinander sind sie zyklisch sortiert. These channels are modulo-sorted. ie, the channel number 0 may be present at each input position, but to each other they are cyclical order. Die Eingangs-Kanalnummerzuordnung ergibt sich durch: Eingangsposition Kanal i = (Eingangsposition von Kanal 0 + i) modulo 4 ℼ i ∈ {0, . The input channel number allocation is given by: i = channel input position (input position of channel 0 + i) modulo 4 π i ∈ {0,. . , ., 3} , 3}.
  • Der Kanal-Switch ist für die Datenwege zweifach einzubauen, für jede Gruppe der zwei ausgerichteten 78 MHz-Datensignale ist je einer erforderlich. The channel switch is doubly installed for the data paths, for each group of two aligned 78 MHz data signals each one is required. Die kanalspezifischen Rahmenbezugssignale - vom FAS-Modul erzeugt - müssen mit den Dual- Daten mitgeführt und damit zusätzlich mit gemultiplext werden. The channel-specific frame reference signals - generated by the FAS module - have carried along with the dual data and are thus additionally multiplexed with.
  • Am einfachsten kann hier ein einfacher 4-Weg-4 : 4-Multiplexer - ein Multiplexer mit 4 Eingängen und 4 Ausgängen - verwendet werden. The easiest way here is a simple 4-way 4: 4 multiplexer - a multiplexer with 4 inputs and 4 outputs - can be used. Er besteht aus vier Einzel-Multiplexern (4 : 1, mit je einem Ausgang), von denen sich jeder auf jeden der vier möglichen Eingänge direkt aufschalten kann, also über 4 Eingangs-Wege verfügt. It consists of four sub-multiplexers (4: 1, with one output), one of which anyone can start on any of the four possible inputs for a 4-way input features.
  • Wie oben gezeigt wurde, kann es erforderlich sein, dass die Payload der vier STM1-Signale verscrambeld werden muß. As shown above, it may be required that the payload of the four STM-1 signals must be verscrambeld. Außerdem ist die Verscrambelung kanalspezifisch unterschiedlich zu handhaben. In addition, the Verscrambelung should be handled differently for specific channels. Eine gute Stelle, um im Empfänger die Verscrambelung des übertragenen Signals wieder kanalspezifisch rückgängig zu machen, ist nach dem Switch, dh nach der Kanalsortierung. A good place to make in the receiver the Verscrambelung of the transmitted signal again reversed channel-specific, after the switch, ie, after the channel sorting.
  • Diese Aussage, dass der Platz hinter dem Switch optimal gewählt ist gilt allerdings nur, wenn die Kanalnummern statisch nach der Reihenfolge der vier Kanäle festgelegt werden sollen. This statement, however, that the place is chosen optimally behind the switch only applies if the channel numbers are to be statically determined by the order of the four channels. Im Normalfall ist dies bedeutungslos, wenn alle vier STM1-Signale einen korrekten MID Code enthalten. Normally, this is meaningless if all four STM-1 signals include a proper MID code. Im Fehlerfall allerdings nicht. However, in the non fault.
  • Geht man davon aus, dass ein STM1-Signal mit einem falschen MID-Code versehen wurde und mit diesem auch der Startwert für diesen kanalspezifischen Scrambler gewählt wurde, dann wird durch die jetzige statische Festlegung ein anderer Startwert benutzt und die Payload wird somit falsch zurückgescrambled. Assuming that an STM1 signal is provided with a false MID code and also the starting value for that channel-specific scrambler selected with this, then another starting value is used by the current static definition and the payload is thus zurückgescrambled wrong. Hat man sich aber zu dieser Methode entschlossen, dann ist diese Lösung und Position für das DeScr-Modul deshalb optimal gewählt, weil dann für jedes DeScr-Modul der MID-Code und damit auch der Startwert statisch berechnet, also als Konstantwert in der Schaltung synthetisiert werden kann. If one has but decided on this method, then this solution and position for the descr module is therefore optimally chosen because then calculated statically for each descr module of the MID code and with it the start value, so synthesized as a constant in the circuit can be. Die Wahrscheinlichkeit, dass ein Kanal trotz falschem MID-Code korrekt zurückgescrambled wird, ist so viel größer. The probability that a channel is despite false MID code zurückgescrambled correct, is so much greater.
  • Eine weitere günstige Position des DeScr-Moduls kann auch unmittelbar nach den MID-Detection-Modulen liegen, also noch vor dem Kanal-Switch-Modul. A further favorable position of the descr-module can also be located immediately after the MID detection modules, ie before the channel switch module. Der gravierende Unterschied liegt darin, dass hier der tatsächlich detektierte MID-Code leicht zum Descrambeln verwendet werden kann. The major difference is that the actually detected MID code can easily be used for descrambling here. Er müsste nicht zusätzlich über den Switch als Variable mitgeführt werden. He should not be additionally carried through the switch as a variable. Dies würde dessen Realisierungsaufwand verdoppeln. This would double its implementation complexity. Der Startwert für den Descrambler ist in diesem Fall natürlich mit Hilfe des MID-Codes zu wählen. The start value for the descrambler is to be chosen in this case, of course, with the help of the MID code.
  • Der Vorteil dieser Lösung zeigt sich wie folgt: Wurde in das Datensignal ein falscher MID-Code eingefügt oder das Signal im ISDH4-Signal falsch einsortiert und der Datenstrom mit genau diesem MID-Code bei der Startwertbildung verscrambled, dann wird er nun wieder in das richtige Datensignal zurückgescrambled. The advantage of this solution is as follows: If inserted in the data signal a false MID code or the signal in ISDH4 signal sorted incorrectly and the data stream with exactly this MID code scrambled at the start value education, then he will be back in the right zurückgescrambled data signal. Wird dieser Kanal durch die MID-Control-Logik nun auf einen sozusagen "freien", dh im Fehlerfall zu einem ansonst unbenutzten Kanal durchgeschaltet, dann kommt sofort ein richtig descrambled Signal an - mit der ersten Lösung würde dies bei Verwendung von einem falschen Startwert zu einem unsinnigen Signal führen. If this channel is now that is turned on by the MID control logic to a so to speak, "free" on failure to otherwise unused channel, then comes immediately properly descrambled signal to - with the first solution would when using a false start value to carry a nonsense signal.
  • Im gezeigten Beispiel ist pro Kanal ein 2-Bitparalleler, nicht lückender Descrambler zu verwendet. In the example shown, a per channel 2-bit-parallel, to be used not Discontinuous descrambler. Der Descrambler ist mit dem Scrambler weitgehend identisch, da die Scrambel- Funktion (= XOR) symmetrisch ist. The descrambler is largely identical to the scrambler, as the Scrambel- function (= XOR) is symmetrical.
  • Das ISDH4-Eingangssignal ist nun aufbereitet und steht dem Core jetzt wieder in seiner Ausgangsform zur Verfügung in der Form von vier STM1-Signalen, je als ein sortiertes 78 MHz- Datensignal-Paar. The ISDH4 input signal is now processed and is available to the core now again in its starting form is available in the form of four STM-1 signals, each as a sorted 78 MHz data signal pair. Die Kanäle sind sortiert nach ihren Kanalnummern, dh nach ihren MID-Codes. The channels are sorted according to their channel numbers, ie according to their MID codes. Sie erscheinen hier nun genauso wie beim Sender-ASIC abgeschickt. They appear here are just like the transmitter ASIC sent.
  • Eine weitere Variante in vollständiger Walzen-Technologie ist in der Fig. 3 ausgeführt. Another variation in complete rolling technology is executed in the FIG. 3. Hier wird ein im ASIC-Core gebildetes ISDH4-Walzen-Signal von unten rechts an zum Senden aufbereitet und vom ASIC-Transmitter als ISDH4-Signal ausgesendet. Here formed in the ASIC core ISDH4-roll signal from the lower right to be prepared for transmission and transmitted by the ASIC transmitter as ISDH4 signal. Im Gegenzug wird oben links an den ASIC-Receiver ein ISDH4-Signal angelegt, bearbeitet und dann dem ASIC-Core übergeben. In return, a ISDH4 signal is in the top left to the ASIC receiver created, edited and then transferred to the ASIC core. Für die ISDH4-Sende-Signal-Bildung ist ein zusätzliches Modul TX-Buf erforderlich. For the ISDH4 transmit signal forming an additional module TX-Buf is required. Empfängerseitig ist es im Prinzip entsprechend notwendig, ein Modul RX-Buf ist hier einzufügen. On the receiver side, it is accordingly necessary, in principle, a module RX-Buf be inserted here. Diese RX-Buf-Funktion kann dort aber in den taktan-Modul mit integriert werden. This RX-Buf function can there but be integrated into the taktan module with. Eine Verschiebung des Moduls RX_Buf hinter taktan hätte den Vorteil, dass die zeitkritischen Takt-Jitter von RX_Buf ferngehalten werden. A shift of the module RX_Buf behind taktan would have the advantage that the time-critical clock jitter of RX_Buf been excluded. Eine Jitter-Simulation kann dann unterbleiben, da taktan schon darauf getestet wurde. A jitter simulation can then be omitted, as was taktan already tested it.
  • Zur systeminternen Datenübertragung zwischen verschiedenen ASICs werden jeweils vier unabhängige, also nicht notwendigerweise ausgerichtete STM1-Signale zu einem ISDH4-Walzen- Signal zusammengefasst und übertragen. For system-internal data transmission between different ASICs four independent, that is not necessarily aligned STM1 signals are combined to form a ISDH4-roll signal and transmitted. Dieses Signal enthält zyklisch jeweils 8 Bits eines Kanals, diese Kanal-Bytes werden sequentiell gemultiplext übertragen mit 78 MHz. This signal contains cyclically 8 bits of a channel, this channel bytes are transmitted sequentially multiplexed with 78 MHz. Begleitend ist wenigstens ein Rahmenstart-Impuls-Signal vorgesehen, ein zusätzliches MID Enable- und Payload-Signal wäre wünschenswert. Accompanying a frame start pulse signal is provided at least one additional payload signal MID Enable and would be desirable.
  • Die vier enthaltenen unabhängigen STM1-Signale im Walzen- Signal bestehen jeweils aus einem Frame mit Overhead und der Payload, normalerweise einem VC 4 -Container. The four independent contained STM1 signals in the signal roll each consist of a frame with overhead and the payload, a VC usually 4 container. Der Overhead besteht aus einer Teilmenge des vollständigen SDH-Overheads, dh er ist genauso lang, ist aber nur teil- oder sogar fremd-gefüllt. The overhead consists of a subset of the full SDH overhead, that is, it is just as long, but is only partially or even foreign-filled. Jeder Frame beginnt mit dem RKW, gemäß der SDH-Norm, einem 6 Byte langem Datum. Each frame begins with the RKW, according to the SDH standard, a 6 byte long date. Die unmittelbar nachfolgenden 3 Bytes des Overhead-Teiles der ersten Frame-Zeile enthalten später den MID-Code. The immediately subsequent 3 bytes of the overhead part of the first frame line later contain the MID code.
  • Das nachfolgende MID-Insertion-Modul muss die Kanalnummer zu jedem Daten-Byte kennen, es müssen also 2 Kanalnummer-Signale mitgegeben werden. The following MID insertion module must know the channel number to each byte of data, so it must be given two channel number signals.
  • Ist das ISDH4-Eingangssignal aufbereitet, dann steht es dem ASIC-Core wieder in seiner Ausgangsform zur Verfügung in der Form von vier STM1-Signalen, je als ein gemultiplextes Daten- Byte im 78 MHz-Walzen-Daten-Signal. Is prepared ISDH4 the input signal, it is available to the ASIC core back into its original form is available in the form of four STM-1 signals, each as a multiplexed data byte in the 78 MHz-reel data signal. Die Kanäle sind sortiert nach ihren Kanalnummern, dh nach ihren MID-Codes. The channels are sorted according to their channel numbers, ie according to their MID codes. Sie erscheinen hier nun genauso wie beim Sender-ASIC abgeschickt. They appear here are just like the transmitter ASIC sent. In den hier gezeigten Beispielen werden die 4 STM1-Signale als eine Folge von Octets parallel übertragen, wobei ein Octet 8 zeitlich unmittelbar aufeinander folgende Bits des ISDH4-Signals bildet und im Sende- oder Empfangsmodul, von denen die zeitlich ersten ( 1 . . . 4 ) und die letzten 4 ( 5 . . . 8 ) jeweils genau einem separaten Kanal zugeordnet sind, in der Reihenfolge der ersten und zweiten 4 Bits jeweils dem gleichen Kanal. In the examples shown here the four STM-1 signals are transmitted in parallel as a series of octets, where an octet is 8 temporally immediately successive bits of the ISDH4 signal and the transmitting or receiving module, of which the temporally first (1... .. 4) and the last 4 (5. 8) are each assigned to one separate channel, in the order of the first and second 4-bits respectively the same channel.
  • Beim Descrambler-Prozess wird eine Taktversetzung automatisch berücksichtigt, da die RKW-Erkennungen der betroffenen Kanäle im FAS-Modul dann auch um einen Takt versetzt erfolgen und der "Bit-Versatz" mit erkannt wird, werden auch die Descrambler entsprechend hierzu synchron, also auch um 1 Takt versetzt, gestartet und der 2 : 2-Multiplexer im FAS-Modul entsprechend angesteuert. When descrambler process, a clock skew is automatically considered done since the RKW detections of the affected channels in the FAS module then also offset by one clock and the "bit offset" is detected with, the descrambler are corresponding thereto synchronously, ie also offset by 1 clock started, and the 2: 2 multiplexer in FAS module driven accordingly. Die kanalspezifischen Rahmenbezugssignale - vom FAS-Modul erzeugt - stehen für jeden STM1-Kanal- Eingang zur Verfügung. The channel-specific frame reference signals - generated by the FAS module - available for each STM1-channel input.
  • Insgesamt wird also ein Verfahren und ein elektronisches Bauelement beziehungsweise Schaltungsanordnung zur seriellen Übertragung von STM1-Signalen vorgeschlagen, wobei die STM1- Signale in Rahmen angeordnet sind, die aus Overhead und Nutzdaten bestehen, und der Overhead ein Rahmenkennwort enthält, und die einzelnen Hauptkanäle als binäre Gesamtsignalfolge auf einen n-fach schnelleren seriellen Kommunikationskanal senderseitig multiplext und empfängerseitig demultiplext werden. Overall, therefore, a method and an electronic device or circuit arrangement for serial transmission of STM-1 signals is proposed, wherein the STM1 signals are arranged in frames, which consist of overhead and payload, and overhead includes a frame alignment, and as binary, the individual main channels total signal sequence at the transmitter end multiplexed on an n-fold faster serial communication channel, and are demultiplexed at the receiver end. Erfindungsgemäß werden beim Multiplexen die STM1-Signale der jeweiligen Hauptkanäle mit zueinander möglichem zeitlichen Versatz im Gesamtsignal bitweise multiplext, seriell übertragen und anschließend beim Empfänger demultiplext und die STM1-Signale den Hauptkanälen zugeordnet. According to the invention, the STM-1 signals of the respective main channels with each possible time offset in the overall signal are multiplexed in multiplexing bit, serially transmitted, and then demultiplexed at the receiver and the STM1 signals associated with the main channels. Bezugszeichenliste 1 Empfänger-Strang Reference Signs List 1 receiver strand
    2 Sender-Strang 2 transmitter strand
    3 Empfangs-Makro (herstellerspezifisch) 3 Receive macro (manufacturer specific)
    4 Empfänger-PLL 4 receiver PLL
    5 Phase-Aligner 5 phase aligners
    6 Seriell/Parallel-Konverter 6 serial / parallel converter
    7 Takt-Teiler 7 clock divider
    8 taktan (Pufferspeicher, FIFO) 8 taktan (buffer memory FIFO)
    9 FAS (+2 : 2-Multiplexer) 9 FAS (+2: 2 multiplexer)
    10 MID-Detection 10 MID Detection
    11 MID-Kontrolle 11 MID control
    12 Multiplexer 2 × 4 : 4 12 multiplexer 2 × 4: 4
    13 Descrambler 13 descrambler
    14 Core des ASIC Core 14 of the ASIC
    15 78 MHz interne Taktleitung T0x/T0y 15 78 MHz internal clock line T0x / T0y
    16 Sender-PLL 16 transmitter PLL
    17 Takt-Teiler 17 clock divider
    18 Parallel/Seriell-Konverter 18 parallel / serial converter
    19 Scrambler 19 scrambler
    20 MID-Einfüger 20 MID-inserter
    21 Dual-Daten/Walzen-Schnittstellen-Konverter 21 dual data / roller interface converter
    22 Walzen/Dual-Daten-Schnittstellen-Konverter 22 rolls / dual data interface converter
    23 Empfangspuffer 23 receive buffers
    24 Sendepuffer 24 transmit buffer
    25 Sender-Makro (herstellerspezifisch) 25 transmitter macro (manufacturer specific)

Claims (18)

1. Verfahren zur seriellen Übertragung einer Vielzahl von parallel an n Hauptkanälen anfallenden STM1-Signalen zwischen sendenden und empfangenden Modulen ( 2 , 1 ) in elektronischen Bauteilen, wobei 1. A method for serial transmission of a plurality of occurring in parallel on n channels main STM1 signals between transmitting and receiving modules (2, 1) in electronic components, wherein
die einzelnen STM1-Signale in Rahmen angeordnet sind, die aus Overhead und Nutzdaten bestehen, und der Overhead ein Rahmenkennwort enthält, the individual STM-1 signals are arranged in frames, which consist of overhead and payload, and overhead containing a frame identifier,
wobei die STM1-Signale der einzelnen Hauptkanäle als binäre Gesamtsignalfolge auf einen zumindest n-fach schnelleren seriellen Kommunikationskanal senderseitig multiplext und empfängerseitig demultiplext werden, wherein the STM-1 signals of the individual main channels multiplexed on the transmitter side as a binary overall signal sequence an at least n-fold faster serial communication channel, and are demultiplexed at the receiver end,
dadurch gekennzeichnet , characterized in
dass beim Multiplexen die STM1-Signale der jeweiligen Hauptkanäle mit zueinander möglichem zeitlichen Versatz im Gesamtsignal bitweise multiplext, seriell übertragen und anschließend beim Empfänger ( 1 ) demultiplext und die STM1-Signale den Hauptkanälen zugeordnet werden. that the STM1 signals of the respective main channels with each possible time offset in the overall signal multiplexed in multiplexing bit, serially transmitted, and then the recipient (1) and demultiplexes the STM-1 signals are allocated to the main channels.
2. Verfahren gemäß dem voranstehenden Anspruch 1, dadurch gekennzeichnet, dass im Overhead jedem STM1-Signals vom Sender ( 2 ) neben dem Rahmenkennwort ein Identifizierungscode (MID) für jeden Hauptkanal eingefügt wird und beim Empfänger ( 2 ) die Zuordnung jedes STM1-Signals zum Hauptkanal aufgrund des Identifizierungscodes erfolgt. 2. The method according to the preceding claim 1, characterized in that from the transmitter in the overhead each STM1 signal (2) (MID) is inserted for each main channel, an identification code next to the frame identifier and the recipient (2) the assignment of each STM1 signal to main channel is due to the identification code.
3. Verfahren gemäß dem voranstehenden Anspruch 2, dadurch gekennzeichnet, dass eine Verifizierung der Gültigkeit des Identifizierungscodes aufgrund redundanter Codes erfolgt. 3. Method according to the preceding claim 2, characterized in that a verification of the validity of the identification code takes place due to redundant code.
4. Verfahren gemäß einem der voranstehenden Ansprüche 2-3, dadurch gekennzeichnet, dass eine Verifizierung der Gültigkeit des Identifizierungscodes aufgrund der Disjunktivität des Identifizierungscodes erfolgt. 4. The method according to any one of the preceding claims 2-3, characterized in that a verification of the validity of the identification code takes place due to the Disjunktivität of the identification code.
5. Verfahren gemäß einem der voranstehenden Ansprüche 2-4, dadurch gekennzeichnet, dass eine Verifizierung der Gültigkeit des Identifizierungscodes aufgrund der Reihenfolge der STM1-Signale erfolgt. 5. The method according to any one of the preceding claims 2-4, characterized in that a verification of the validity of the identification code because of the order of STM-1 signals.
6. Verfahren gemäß dem voranstehenden Anspruch 1, dadurch gekennzeichnet, dass im Overhead nur jedes n-te STM1-Signal neben dem Rahmenkennwort einen Identifizierungscode (MID) für den Hauptkanal erhält und die Zuordnung der anderen STM1-Signale anhand ihrer Reihenfolge bestimmt wird. 6. The method according to the preceding claim 1, characterized in that only every nth STM1 signal in addition to the frame code an identification code (MID) obtained and the overhead for the main channel, the assignment of the other STM1 signals is determined according to their order.
7. Verfahren gemäß einem der voranstehenden Ansprüche 1-6, dadurch gekennzeichnet, dass die Daten jedes Hauptkanals auf m, vorzugsweise 2, parallele Nebenkanäle aufgeteilt werden. 7. The method according to any one of the preceding claims 1-6, characterized in that the data of each main channel to m, preferably 2, parallel minor channels are divided.
8. Verfahren gemäß einem der voranstehenden Ansprüche 1-7, dadurch gekennzeichnet, dass vor dem Multiplexen der STM1-Signale ein Verscramblen ausschließlich der Nutzinformationen und der Overheadteile, nicht aber des Rahmenkennwortes und des Identifizierungscodes MID, und nach dem Demultiplexen ein Descrambeln dieser Teile erfolgt. 8. The method according to any one of the preceding claims 1-7, characterized in that is carried out prior to multiplexing the STM-1 signals, a Verscramblen exclusively of the payload and overhead portions, but not the frame password and the identification code MID, and after demultiplexing a descrambling these parts ,
9. Verfahren gemäß einem der voranstehenden Ansprüche 1-8, dadurch gekennzeichnet, dass die von der elektronischen Schaltung empfangenen STM1- Signale bausteinintern in parallelen Signalbussen wortweise (z. B. 8 Bit = 1 Byte) je STM1-Signal und sequentiell durch die n STM1-Signale hindurch ( = Walzensignal) zunächst über ein Walzensignal-Auflösungs-Interface geleitet werden und die ankommenden STM1-Signale nach ihrer Bearbeitung gemäß eines der oben genannten Verfahren über ein Walzensignal-Generierungs- Interface geleitet werden, um wieder ein Walzensignal bausteinintern zur Verfügung zu stellen. 9. The method according to any one of the preceding claims 1-8, characterized in that the data received from the electronic circuit inside the block STM1 signals in word-parallel signal buses (z. B. 8 bits = 1 byte) per STM1 signal and sequentially through the n STM1 signals therethrough (= roller signal) are first passed over a roll signal resolution interface and the incoming STM-1 signals after processing one of the methods above on a roll signal the Generation interface are in accordance conducted to again block internally a roll signal to deliver.
10. Verfahren gemäß einem der voranstehenden Ansprüche 1-9, dadurch gekennzeichnet, dass die sendenden und empfangenden elektronischen Schaltungsanordnungen ( 2 , 1 ) in Bauelementen (z. B. ASIC's/FBGA's) auf einer gemeinsamen Leiterplatte angeordnet sind. 10. The method according to any one of the preceding claims 1-9, characterized in that the sending and receiving electronic circuits (2, 1) are arranged on a common circuit board in components (z. B. ASICs / FBGA's).
11. Verfahren gemäß einem der voranstehenden Ansprüche 1-9, dadurch gekennzeichnet, dass die sendenden und empfangenden elektronischen Schaltungsanordnungen ( 2 , 1 ) in Bauelementen auf unterschiedlichen Leiterplatten (Boards) eines SDH-/SONET-Systems angeordnet sind. 11. The method according to any one of the preceding claims 1-9, characterized in that the sending and receiving electronic circuits (2, 1) in components on different circuit boards (boards) of a SDH / SONET system are arranged.
12. Elektronisches Bauelement, vorzugsweise ASIC, FBGA, halb- oder voll-kundenspezifischer Baustein, mit einem Schaltungs-Core ( 14 ) aus einer Vielzahl vernetzter interner Funktionseinheiten, welche mit Hilfe von STM1-Signalen mit anderen elektronischen Bauelementen, vorzugsweise ASIC's oder FBGA's, über einen Sender-Strang ( 2 ) und einen Empfänger- Strang ( 1 ) kommunizieren, 12. An electronic device, preferably ASIC, FBGA, semi- or fully-custom module, comprising a circuit core (14) from a plurality of networked internal functional units by means of STM-1 signals, with other electronic components, preferably ASICs or FBGA's a transmitter strand (2) and a receiver line (1) communicate,
wobei die STM1-Signale parallel anfallen und je Strang n numerierten (= sortierten) internen Hauptkanälen (Sender/Empfänger-Ports) zugeordnet sind, weiterhin Multiplexer ( 18 ) für die seriell zu sendenden STM1-Signale aus n Hauptkanälen und Demultiplexer ( 6 ) für die seriell empfangenen STM1-Signale vorgesehen sind, wherein the STM-1 signals are generated in parallel and each strand n numbered (= sorted) internal main channels (transmitter / receiver ports) are allocated, further multiplexer (18) for serially transmitting STM1 signals of n main channels and demultiplexer (6) for the serially received STM1 signals are provided,
wobei die STM1-Signale in Rahmen, welche aus Overhead und Nutzdaten bestehen, angeordnet sind und der Overhead ein Rahmenkennwort enthält, dadurch gekennzeichnet, wherein the STM-1 signals are arranged in frames, which consist of overhead and payload and the overhead includes a frame alignment, characterized in that
dass auf dem Sender-Strang ( 2 ) die Multiplexer ( 18 ) für die STM1-Signale derart ausgestaltet sind, dass die jeweiligen Hauptkanäle mit möglichem zeitlichem Versatz zueinander im Gesamtsignal bitweise multiplext werden, und that the multiplexer (18) are designed for STM-1 signals in such a way on the transmitter line (2), that the respective main channels with possible temporal offset from one another in the overall signal are multiplexed bit by bit, and
auf dem Empfänger-Strang ( 1 ) die Demultiplexer ( 6 ) für die STM1-Signale derart ausgestaltet sind, dass die empfangenen Signale bitweise demultiplext werden und ein Mittel ( 10-12 ) zur Zuordnung der empfangenen STM1-Signale an die Hauptkanäle vorgesehen ist. on the receiver line (1), the demultiplexer (6) are designed for STM-1 signals such that the received signals are demultiplexed bit by bit, and means (10-12) is provided for mapping the received STM-1 signals to the main channels.
13. Elektronisches Bauelement gemäß dem voranstehenden Anspruch 12, dadurch gekennzeichnet, dass die Hauptkanäle jeweils aus m, vorzugsweise 2, parallelen Nebenkanälen bestehen. 13. The electronic component according to the preceding claim 12, characterized in that the main channels each composed of m, preferably 2, parallel secondary channels exist.
14. Elektronisches Bauelement gemäß einem der voranstehenden Ansprüche 12-13, dadurch gekennzeichnet, dass in mindestens einem Hauptkanal des Sender-Strangs ( 2 ) ein Mittel zum Einsetzen eines Identifikationscodes (MID) ( 20 ) im Overhead der über diesen mindestens einen Hauptkanal laufenden STM1-Signale vorgesehen ist und in mindestens einem Hauptkanal des Empfänger-Strangs ( 1 ) ein Mittel zur Detektion des Identifikationscodes (MID) ( 10 ) im Overhead der über diesen mindestens einen Hauptkanal laufenden STM1-Signale vorgesehen ist. 14. The electronic component according to any one of the preceding claims 12-13, characterized in that in at least one main channel of the transmitter strand (2) a means for inserting an identification code (MID) (20) in the overhead of the over said at least one main channel running STM1 signals is provided and in at least one main channel of the receiver strip (1) a means for detecting the identification code (MID) (10) in the overhead is provided via said at least one main channel running STM1 signals.
15. Elektronisches Bauelement gemäß dem voranstehenden Anspruch 14, dadurch gekennzeichnet, dass in jedem der Hauptkanäle ein Mittel zum Einsetzen beziehungsweise zur Detektion eines Identifikationscodes (MID) ( 20 ) im Overhead der über diese Hauptkanäle laufenden STM1- Signale vorgesehen ist. 15. The electronic component according to the preceding claim 14, characterized in that in each of the main channels a means for inserting or for detecting an identification code (MID) (20) in the overhead of the current through this main channels STM1 signals is provided.
16. Elektronisches Bauelement gemäß einem der voranstehenden Ansprüche 12-15, dadurch gekennzeichnet, dass im ( 1 ) ein px(nxn)-Schalter ( 12 ) mit einer Steuerung (MID-Control) ( 11 ) vorgesehen ist, der die Zuordnung der eingehenden STM1-Signale an die richtigen Hauptkanäle zusammen mit den n Modulen MID-Detection ( 10 ) vornimmt und zugleich die Korrektheit der MID-Codes in den n STM1-Signalen überwacht, wobei für die Variable p > = m gilt. 16. The electronic component according to one of the preceding claims 12-15, characterized in that is (1) a px (nxn) switch (12) with a controller (MID-Control) (11) is provided, the allocation of the incoming STM1 signals to the correct main channels together with the n modules MID detection (10) performs at the same time monitors the correctness of the MID code in the n-STM1 signals, where p> = m for the variable.
17. Elektronisches Bauelement gemäß einem der voranstehenden Ansprüche 12-16, dadurch gekennzeichnet, dass in den Hauptkanälen des Sender-Strangs ( 2 ) Scrambler ( 19 ) und in den Hauptkanälen des Empfänger-Strangs ( 1 ) Descrambler ( 13 ) vorgesehen sind, wobei ausschließlich die Nutzinformation und die Overheadteile ohne Rahmenkennwort und MID-Code der STM1-Signale behandelt werden. 17. The electronic component according to one of the preceding claims 12-16, characterized in that in the main channels of the transmitting strand (2) scrambler (19) and in the main channels of the receiver strip (1) descrambler (13) are provided, wherein only the payload and overhead parts can be treated without frame code and MID code of the STM-1 signals.
18. Elektronisches Bauelement gemäß einem der voranstehenden Ansprüche 12-17, dadurch gekennzeichnet, dass im Sender-Strang ( 2 ) ein "Walzendaten zu Dual-Daten"- Interface ( 22 ) vorgeschaltet und/oder im Empfänger-Strang ( 1 ) ein "Dual-Daten zu Walzendaten"-Interface ( 21 ) nachgeschaltet ist. 18. The electronic component according to one of the preceding claims 12-17, characterized in that in the transmitter strand (2) "rolling data to dual data" - upstream interface (22) and / or in the receiver strand (1) an " Dual downstream data to roll data "interface (21).
DE2001154279 2001-11-05 2001-11-05 Transferring STM1 signals between electronic components within unit or in different units in system involves bit-wise multiplexing SMT1 signals with time offset relative to each other Ceased DE10154279A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE2001154279 DE10154279A1 (en) 2001-11-05 2001-11-05 Transferring STM1 signals between electronic components within unit or in different units in system involves bit-wise multiplexing SMT1 signals with time offset relative to each other

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE2001154279 DE10154279A1 (en) 2001-11-05 2001-11-05 Transferring STM1 signals between electronic components within unit or in different units in system involves bit-wise multiplexing SMT1 signals with time offset relative to each other

Publications (1)

Publication Number Publication Date
DE10154279A1 true DE10154279A1 (en) 2003-05-15

Family

ID=7704668

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2001154279 Ceased DE10154279A1 (en) 2001-11-05 2001-11-05 Transferring STM1 signals between electronic components within unit or in different units in system involves bit-wise multiplexing SMT1 signals with time offset relative to each other

Country Status (1)

Country Link
DE (1) DE10154279A1 (en)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001019004A1 (en) * 1999-09-02 2001-03-15 Fujitsu Limited Method for time division multiplexing
WO2001041339A2 (en) * 1999-11-29 2001-06-07 Siemens Aktiengesellschaft Multiplex method for gigabit ethernet signals in the synchronous digital hierarchy
EP1211834A2 (en) * 2000-11-30 2002-06-05 Alcatel Alsthom Compagnie Generale D'electricite Improved interface system for synchronous hierarchy telecommunications networks
EP1217722A1 (en) * 2000-12-19 2002-06-26 Valeo Climatisation Method and device for controlling a three phase stepping motor
US10010695B2 (en) * 2011-02-11 2018-07-03 Batmark Limited Inhaler component

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001019004A1 (en) * 1999-09-02 2001-03-15 Fujitsu Limited Method for time division multiplexing
WO2001041339A2 (en) * 1999-11-29 2001-06-07 Siemens Aktiengesellschaft Multiplex method for gigabit ethernet signals in the synchronous digital hierarchy
EP1211834A2 (en) * 2000-11-30 2002-06-05 Alcatel Alsthom Compagnie Generale D'electricite Improved interface system for synchronous hierarchy telecommunications networks
EP1217722A1 (en) * 2000-12-19 2002-06-26 Valeo Climatisation Method and device for controlling a three phase stepping motor
US10010695B2 (en) * 2011-02-11 2018-07-03 Batmark Limited Inhaler component

Similar Documents

Publication Publication Date Title
DE69925548T2 (en) Transfer of frame-based data over a synchronous digital network hierarchical
DE69724808T2 (en) Multi-frame synchronization for communications over parallel channels
DE69433709T2 (en) Communication system consisting of interconnected, bidirectional line-switched ring transmission systems
DE68929523T2 (en) ATM switching system
DE69834861T2 (en) Transparent transmission in a communication system
EP0422443B1 (en) Multiplexer and demultiplexer, especially for information transmission networks with a synchronous hierarchy of digital signals
DE3812611C2 (en) Base station for a wireless digital telephone system
DE3333379C2 (en)
DE60111175T2 (en) Energy saving circuit of a receiver
DE69533579T2 (en) Synchronization in a data communication network
DE10000305B4 (en) Method and apparatus for exchanging data between at least two subscribers connected to a bus system
DE60029826T2 (en) Multi-rate transport system and chipset
DE69933594T2 (en) Improvements in the time synchronization in distributed systems
DE69534094T2 (en) Device for receiving signals
EP1875641B1 (en) Device for synchronising two bus systems and arrangement consisting of two bus systems
DE60037008T2 (en) Method and apparatus for synchronizing
DE60311266T2 (en) Clock synchronization method for fault-tolerant ethernet networks
DE69532228T2 (en) Signal processing system
DE19736434C3 (en) Methods and apparatus for detecting the position of lying in a serial data stream received data packets
DE69831473T2 (en) Method and apparatus for multiplexing and demultiplexing of digital signal streams
DE69534445T2 (en) A method for TDMA administration, central station, subscriber station and network for implementing the method
EP0784393B1 (en) Method and apparatus for transmitting data
DE69534623T2 (en) Integrated communication links for a distributed digital cross-connector with merhfachen coupling fields
EP0155741A2 (en) Process and apparatus for the synchronisation on a foreign network clock of a digital data transmission device
EP0827312A2 (en) Method for changing the configuration of data packets

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8131 Rejection