DE10153200B4 - Process for BPSG glass filling of openings in gate electrode layers - Google Patents

Process for BPSG glass filling of openings in gate electrode layers Download PDF

Info

Publication number
DE10153200B4
DE10153200B4 DE2001153200 DE10153200A DE10153200B4 DE 10153200 B4 DE10153200 B4 DE 10153200B4 DE 2001153200 DE2001153200 DE 2001153200 DE 10153200 A DE10153200 A DE 10153200A DE 10153200 B4 DE10153200 B4 DE 10153200B4
Authority
DE
Germany
Prior art keywords
oxide layer
layer
gate oxide
gate electrode
opening areas
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE2001153200
Other languages
German (de)
Other versions
DE10153200A1 (en
Inventor
Jürgen AMON
Jürgen Faul
Thomas Schuster
Ralf Staub
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE2001153200 priority Critical patent/DE10153200B4/en
Publication of DE10153200A1 publication Critical patent/DE10153200A1/en
Application granted granted Critical
Publication of DE10153200B4 publication Critical patent/DE10153200B4/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28247—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon passivation or protection of the electrode, e.g. using re-oxidation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76825—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by exposing the layer to particle radiation, e.g. ion implantation, irradiation with UV light or electrons etc.
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76826—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by contacting the layer with gases, liquids or plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76837—Filling up the space between adjacent conductive structures; Gap-filling properties of dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66553—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using inside spacers, permanent or not

Abstract

Verfahren zum Verfüllen von Öffnungen (4) in einer Gate-Elektrodenschicht (3) auf einer Halbleiterscheibe (1) mit den Verfahrensschritten:
Aufwachsen einer Gate-Oxidschicht (2) auf der Halbleiterscheibe (1);
Erzeugen einer Gate-Elektrodenschicht (3) auf der Gate-Oxidschicht (2);
Definition von Öffnungsbereichen (4); Ätzung der Gate-Elektrodenschicht (3) bis zur Gate-Oxidschichtk (7) in den festgelegten Öffnungsbereichen; Umwandeln der Gate-Oxidschicht (2) durch Einbringen von Stickstoff in den freigelegten Öffnungsbereichen;
Aufbringen einer BPSG-Schicht (8); und
thermisches Verfließen der BPSG-Schicht (8) zur Auffüllung der freigelegten Öffnungsbereiche (4).Method for filling openings (4) in a gate electrode layer (3) on a semiconductor wafer (1) with the method steps:
Growing a gate oxide layer (2) on the semiconductor wafer (1);
Generating a gate electrode layer (3) on the gate oxide layer (2);
Definition of opening areas (4); Etching the gate electrode layer (3) to the gate oxide layer (7) in the predetermined opening areas; Converting the gate oxide layer (2) by introducing nitrogen into the exposed opening areas;
Applying a BPSG layer (8); and
thermal flow of the BPSG layer (8) to fill the exposed opening areas (4).

Figure 00000001
Figure 00000001

Description

Die Erfindung betrifft ein Verfahren zum Verfüllen von Öffnungen, insbesondere von self aligned Kontakten zwischen Gateelektroden auf einer Halbleiterscheibe.The The invention relates to a method for filling openings, in particular of self aligned contacts between gate electrodes on a semiconductor wafer.

Zum Verfüllen von engen Spalten zwischen Gate-Leitungen auf einem Halbleiterchip wird üblicherweise die sogenannte Reflow-Technik mit dotierten Gläsern eingesetzt. Hierbei werden insbesondere mit Bor und Phosphor dotierte Gläser, sogenannte BPSG-Gläser verwendet, die bereits bei Temperaturen unter 900ºC gut verfließen. Der Bor- und Phosphorgehalt in den BPSG-Gläsern liegt dabei im allgemeinen zwischen ein und mehreren Prozent, wobei höhere Dotierkonzentrationen zu einem Absinken des Fließpunktes des BPSG-Glases und damit zu einem verbesserten Fließverhalten führen. Bei höheren Beimischungen von Bor und Phosphor steigt jedoch die Gefahr einer Hygroskopie der Glasschichten, da Oxid in Verbindung mit Feuchtigkeit zur Bildung von Phosphorsäure neigt, was insbesondere zu Korrosion führen kann.To the filling of narrow gaps between gate lines on a semiconductor chip becomes common the so-called reflow technique with doped glasses used. Here are in particular glasses doped with boron and phosphorus, so-called BPSG glasses, which flow well even at temperatures below 900 ° C. Of the Boron and phosphorus content in the BPSG glasses is generally between one and several percent, with higher doping concentrations to a decrease of the pour point of the BPSG glass and thus to an improved flow behavior to lead. At higher However, admixtures of boron and phosphorus increase the risk of Hygroscopy of the glass layers, since oxide combined with moisture for the formation of phosphoric acid tends, which in particular can lead to corrosion.

Wenn das BPSG-Glas zum Verfüllen von Öffnungen in der Gate-Elektrodenschicht direkt auf der üblicherweise aus Silizium bestehenden Halbleiterscheibe abgeschieden wird, kann weiterhin beim nachfolgenden Hochtemperaturschritt, der zum Verfließen des BPSG-Glases notwendig ist, Phosphor und Bor aus dem BPSG-Glas in die darunter liegende Siliziumschicht eindiffundieren. Hierdurch werden dann die in dieser Siliziumschicht eingestellten Dotierprofile unkontrollierbar verändert, was dazu führen kann, dass die Funktion der auf der Silizium-Scheibe hergestellten Transistoren gefährdet und damit die Funktionalität des gesamten Halbleiterchips beeinträchtigt bzw. zerstört wird.If to fill the BPSG glass of openings in the gate electrode layer directly on the usual silicon wafer may be deposited continue at the subsequent high-temperature step, the flow of the BPSG glass is necessary, phosphorus and boron from the BPSG glass in diffuse the underlying silicon layer. hereby then become the doping profiles set in this silicon layer changed uncontrollably, what cause it can that function of being produced on the silicon disk Transistors endangered and hence the functionality the entire semiconductor chip is affected or destroyed.

Um das Problem eines unkontrollierbaren Ausdiffundierens von Bor und Phosphor in die Silizium-Scheibe zu verhindern, wird vor dem Abscheiden des BPSG-Glases üblicherweise eine als Diffusionssperre wirkende Linerschicht aufgebracht. Als Linerschicht wird dabei vor allem Silizium-Oxynitrid eingesetzt. Die in der Öffnung eingebrachte Linerschicht hat üblicherweise eine Dicke von 5 bis 25nm, was zu einer lateralen Einengung insbesondere bei self aligned Kontakten führt. Dies ist insbesondere dann nachteilhaft, wenn in die Öffnungsbereiche im weiteren Prozessverlauf Bitline-Kontakte zum Anschluss einer in der Silizium-Scheibe ausgebildeten Source- bzw. Drain-Elektrode strukturiert werden. Die laterale Einengung der Kontaktöffnung durch die als Diffusionsbarriere eingesetzte Linerschicht führt nämlich dazu, dass das Prozessfenster zum Entfernen der BPSG-Glasfüllung in der Kontaktöffnung, d.h. das Kontaktfenster für die sogenannte CB (Contact Bitline)-Ätzung als auch die Kontaktfläche für den dann in die Öffnung eingebrachten Metallplug kleiner werden. Durch diese verkleinerte Kontaktfläche steigt wiederum der Kontaktwiderstand des Bitleitungskontaktes an. Dies stellt insbesondere ein Problem für Transistoren der Sub-0,25μm-Technologie dar.Around the problem of uncontrollable outdiffusion of boron and Preventing phosphorus in the silicon disk, before depositing the BPSG glasses usually applied as a diffusion barrier liner layer. When Liner layer is used mainly silicon oxynitride. The one in the opening introduced liner layer usually has a thickness of 5 to 25nm, resulting in a lateral narrowing in particular leads with self aligned contacts. This is particularly disadvantageous when in the opening areas in the further course of the process bitline contacts for the connection of a be structured in the silicon disk formed source or drain electrode. The lateral constriction of the contact opening through the as a diffusion barrier used liner layer leads namely, that the process window for removing the BPSG glass fill in the contact opening, i.e. the contact window for the so-called CB (Contact Bitline) etch as well as the contact area for the then in the opening introduced metal plug become smaller. By this reduced contact area in turn, the contact resistance of the bit line contact increases. This is a particular problem for sub-0.25μm technology transistors represents.

Um die ungewünschte laterale Einengung der Öffnungen in der Gate-Elektrodenschicht durch die notwendige Linerschicht zu vermindern, wird mit zunehmend kleineren Schichtdicken gearbeitet, wobei jedoch bei einer Schichtdicke unter 5nm der Silizum-Oxynitrid-Liner seine Funktion als Diffusionssperre verliert. Alternativ wird deshalb statt Oxynitrid als Linerschicht auch Siliziumnitrid eingesetzt, bei dem bereits unter 5nm liegende Schichtdicken eine effektive Diffusionsbarriere darstellen. Jedoch ist auch bei Siliziumnitrid eine Schichtdicke im nm-Bereich erforderlich, so dass der Einsatz einer solchen Linerschicht eine nicht unerhebliche Verkleinerung der Öffnungen nach sich zieht.Around the unwanted lateral narrowing of the openings in the gate electrode layer through the necessary liner layer To reduce, is working with increasingly smaller layer thicknesses, however, with a layer thickness of less than 5 nm, the silicon oxynitride liner loses its function as a diffusion barrier. Alternatively, therefore instead of oxynitride as liner layer also silicon nitride used, at the already below 5nm layer thicknesses an effective Represent diffusion barrier. However, silicon nitride is also used a layer thickness in the nm range required, so the use Such a liner layer a not inconsiderable reduction the openings pulls.

Aus der DE 100 10 286 A1 ist ein Verfahren zum Verfüllen von Öffnungen in einer Gate-Elektrodenschicht auf einer Halbleiterscheibe mit BDSG bekannt, bei dem vor dem Abscheiden des BPSG-Glases eine als Diffusionsbarriere wirkende Linerschicht, vorzugsweise Siliziumnitrid oder Siliziumoxynitrid, aufgebracht wird. Die Linerschicht wird dabei mit Hilfe eines CVD-Verfahrens eingebracht, wobei die schichtbildenden Ionen beschleunigt werden, sodass sich eine nichtkonforme Abscheidung mit einer dicken Schicht am Grabenboden und einer dünnen Schicht an den Seitenwänden ergibt, wodurch die Kontaktlocheinengung reduziert wird.From the DE 100 10 286 A1 A method is known for filling openings in a gate electrode layer on a semiconductor wafer with BDSG, in which a diffusion barrier layer, preferably silicon nitride or silicon oxynitride, is applied before deposition of the BPSG glass. The liner layer is thereby introduced by means of a CVD method, wherein the layer-forming ions are accelerated, resulting in a non-conforming deposition with a thick layer at the bottom of the trench and a thin layer on the side walls, whereby the contact hole narrowing is reduced.

Aufgabe der Erfindung ist es ein Verfahren zum Verfüllen von Öffnungen, insbesondere von Öffnungen in einer Gate-Elektrodenschicht mit BPSG-Glas bereitzustellen; bei dem eine ungewünschte laterale Einengung der Öffnungen beim Verfüllprozess vermieden wird.task The invention relates to a method for filling openings, in particular openings in a gate electrode layer with BPSG glass; at the one unwanted lateral narrowing of the openings during the filling process is avoided.

Diese Aufgabe wird erfindungsgemäß mit den Merkmalen des Anspruchs 1 oder des Anspruchs 2 gelöst. Bevorzugte Weiterbildungen sind in den abhängigen Ansprüchen angegeben.These Task is according to the invention with the Characteristics of claim 1 or claim 2 solved. preferred Trainings are in the dependent claims specified.

Gemäß der Erfindung wird auf die Abscheidung einer Linerschicht als Diffusionsbarriere vor dem Aufbringen der BPSG-Glasschicht gänzlich verzichtet. Als Diffusionsbarriere wird statt dessen die bereits im Rahmen der Gate-Elektrodenherstellung ausgebildete Gate-Oxidschicht eingesetzt, die nitridiert wird und so eine effektive Diffusionsbarriere für Phosphor und Bor bildet. Dieses Gateoxid wird vor dem Erzeugen der Gate-Elektrodenschicht auf der Halbleiterscheibe aufgewachsen. Die hergestellte Gate-Elektrodenschicht wird dann in festgelegten Öffnungsbereichen bis zur Gate-Oxidschicht zurückgeätzt. Anschließend wird die BPSG-Glasschicht aufgebracht und dann durch thermisches Verfließen die freigelegten Öffnungsbereiche mit BPSG-Glas verfüllt. Da das als Diffu sionssperre für das BPSG-Glas eingesetzte Gateoxid nur im Bodenbereich der Öffnungen ausgebildet ist, wird eine laterale Einengung der Öffnungen und damit eine nachträgliche Beschränkung der Bodenfläche, die z.B. zu einem erhöhten Kontaktwiderstand bei Bitline-Kontakten zum Anschluss der Source- bzw. Drain-Elektrode führen könnten, vermieden.According to the invention, the deposition of a liner layer as a diffusion barrier prior to the application of the BPSG glass layer is completely dispensed with. The diffusion barrier used instead is the gate oxide layer which has already been formed in the context of the gate electrode fabrication, which is nitrided and thus forms an effective diffusion barrier for phosphorus and boron. This gate oxide is deposited on the substrate before generating the gate electrode layer Semiconductor wafer grown. The prepared gate electrode layer is then etched back to the gate oxide layer in fixed opening areas. Subsequently, the BPSG glass layer is applied and then filled by thermal flow, the exposed opening areas filled with BPSG glass. Since the gate oxide used as Diffu sionssperre for the BPSG glass is formed only in the bottom region of the openings, a lateral constriction of the openings and thus a subsequent restriction of the bottom surface, for example, to an increased contact resistance at Bitline contacts for connecting the source or Drain lead electrode could be avoided.

Durch die Nitridierung des Gateoxides wird die Eignung als Diffusionssperre für Bor und Phosphor gewährleistet. Gemäß der Erfindung kann die Nitridierung der Gate-Oxidschicht dabei entweder nach dem Freilegen der Öffnungsbereiche in der Gate-Elektrodenschicht erfolgen oder bereits nach dem Aufwachsen der Gate-Oxidschicht vor dem Erzeugen der Gate-Elektrodenschicht durchgeführt werden.By the nitriding of the gate oxide becomes suitable as a diffusion barrier for boron and phosphorus guaranteed. According to the invention The nitridation of the gate oxide layer can be done either after the Exposing the opening areas take place in the gate electrode layer or already after growth the gate oxide layer before generating the gate electrode layer be performed.

Durch die Erfindung wird ein effektives Verfüllen von Öffnungsbereichen in einer Gate-Elektrodenschicht mit BPSG-Glas gewährleistet, und zugleich durch die nitridierte Gate-Oxidschicht ein Ausdiffundieren von Bor und Phosphor aus dem BPSG-Glas in die darunter liegende Halbleiterschicht vermieden, wobei die Verwendung der Gate-Oxidschicht als Diffusionsbarriere zu keiner lateralen Einschränkung der Öffnungsbereiche führt.By the invention will effectively fill opening areas in a gate electrode layer guaranteed with BPSG glass, and at the same time out-diffusion through the nitrided gate oxide layer of boron and phosphorus from the BPSG glass in the underlying Semiconductor layer avoided, the use of the gate oxide layer as a diffusion barrier to no lateral restriction of the opening areas leads.

Gemäß einer bevorzugten Ausführungsform der Erfindung wird nach dem Freilegen der Öffnungsbereiche thermisch eine zusätzliche Oxidschicht, die sogenannte Seitenwand-Oxidschicht erzeugt, die dann in einem weiteren Prozessschritt, vorzugsweise zusammen mit der Gate-Oxidschicht, nitridiert wird. Durch diese Ausgestaltung lässt sich eine verbesserte Oxidschicht als Diffusionsbarriere für Bor bzw. Phosphor aus dem BPSG-Glas erzeugen.According to one preferred embodiment of Invention becomes thermally after exposing the opening portions additional Oxide layer, which produces so-called sidewall oxide layer, which then in a further process step, preferably together with the Gate oxide layer is nitrided. By this configuration can be an improved oxide layer as a diffusion barrier for boron or phosphorus from the BPSG glass.

Gemäß einer weiteren bevorzugten Ausführungsform wird dann, wenn die Öffnungsbereiche zum Anschluss von Source- und Drainbereichen eines in der Halbleiterscheibe ausgebildeten Transistors dienen, die Source- und Draindotierung über die freigelegte Oxidschicht in den Öffnungsbereichen ausgeführt. Die Oxidschicht weist dabei vorzugsweise eine Dicke 1nm bis 6nm auf. Bei dieser Schichtdicke lässt sich eine besonders effektive Dotierimplantation der Source- und Drainbereiche durchführen.According to one another preferred embodiment is then when the opening areas for Connection of source and drain regions of one in the semiconductor wafer trained transistor serve, the source and drain doping on the exposed Oxide layer executed in the opening areas. The Oxide layer preferably has a thickness of 1 nm to 6 nm. At this layer thickness leaves a particularly effective doping implantation of the source and Perform drainage areas.

Gemäß bevorzugten Ausführungsformen kann die Nitridierung der Oxidschicht auf verschiedene Arten durchgeführt werden. So besteht die Möglichkeit, die Nitridierung der Oxidschicht mittels einer flachen Ionenimplantation von Stickstoff in das Oxid auszuführen, wobei die Dosierung im Bereich von 1·1014cm–2 bis 1·1015cm–2 bei einer Ionenenergie von 1keV bis 40keV liegt. Das implantierte Stickstoff wird anschließend thermisch aktiviert, so dass sich eine als Diffusionsbarriere für Bor wirkende Siliziumnitrid-Schicht an der Grenzfläche zur darunter liegenden Halbleiterscheibe bildet. Alternativ besteht die Möglichkeit, die Oxidschicht mittels einer N2O oder NH3 Nachbehandlung in einem Temperaturbereich von 800 bis 1000ºC bei einer Zeitdauer von 1 bis 60 Min. zu nitridieren.According to preferred embodiments, the nitriding of the oxide layer can be carried out in various ways. Thus, it is possible to carry out the nitriding of the oxide layer by means of a flat ion implantation of nitrogen into the oxide, the dosage being in the range from 1 × 10 14 cm -2 to 1 × 10 15 cm -2 at an ion energy of 1 keV to 40 keV. The implanted nitrogen is then thermally activated so that a silicon nitride layer acting as a diffusion barrier for boron forms at the interface with the underlying semiconductor wafer. Alternatively, it is possible to nitride the oxide layer by means of an N 2 O or NH 3 aftertreatment in a temperature range of 800 to 1000 ° C for a period of 1 to 60 minutes.

Gemäß einer dritten Variante kann die Nitridierung der Oxidschicht mit Hilfe eines CVD-Verfahrens in einer stickstoffhaltigen Atmosphäre in einem Temperaturbereich von 300 bis 500ºC erfolgen. Eine vierte Variante stellt eine Nitridierung der Oxidschicht mit Hilfe eines stickstoffhaltigen Plasmas dar.According to one third variant, the nitriding of the oxide layer using a CVD process in a nitrogen-containing atmosphere in a temperature range from 300 to 500 ° C respectively. A fourth variant involves nitridation of the oxide layer Help a nitrogen-containing plasma.

Die Erfindung wird anhand der beigefügten Zeichnungen näher erläutert. Es zeigen:The Invention will become apparent from the accompanying drawings explained in more detail. It demonstrate:

1A bis 1I schematisch eine erste Ausführungsform einer erfindungsgemäßen Prozessfolge zur Verfüllung einer Bitline-Kontakt-Öffnung zwischen Gate-Elektroden auf einem Halbleiterchip; und 1A to 1I schematically a first embodiment of a process sequence according to the invention for filling a bit line contact opening between gate electrodes on a semiconductor chip; and

2A bis 2I schematisch eine zweite Ausführungsform einer erfindungsgemäßen Prozessfolge zur Verfüllung einer Bitline-Kontakt-Öffnung zwischen Gate-Elektroden auf einem Halbleiterchip. 2A to 2I schematically a second embodiment of a process sequence according to the invention for filling a bit line contact opening between gate electrodes on a semiconductor chip.

Die Erfindung wird detailliert für die Verfüllung einer selbstjustierenden Bitline-Kontakt-Öffnung mit BPSG-Glas im Rahmen der Herstellung eines MOS-Transistors auf einer Silizium-Scheibe dargestellt. Das erfindungsgemäße Verfahren kann jedoch grundsätzlich zur Verfüllung jeder Art von Öffnungen in einer Gate-Elektrodenschicht auf einer Halbleiterscheibe eingesetzt werden.The Invention will be detailed for the backfilling a self-aligning bitline contact opening with BPSG glass in the frame the production of a MOS transistor on a silicon wafer shown. The inventive method however, basically for backfilling every kind of openings in a gate electrode layer is used on a semiconductor wafer become.

1A bis 1I zeigt schematisch einen ersten möglichen Prozessablauf, wobei jeweils ein Querschnitt durch die Silizium-Scheibe nach dem zuletzt erläuterten Prozessschritt dargestellt ist. 1A zeigt dabei einen Ausschnitt eines Quer schnitts einer Siliziumscheibe 1 in dem Prozessstadium vor der Erzeugung der Gate-Elektroden im Rahmen der Ausbildung von MOS-Transistoren auf der Siliziumscheibe. Zur Erzeugung der Gate-Elektrodenschicht wird in einem ersten Schritt die üblicherweise vorhandene dünne SiO2-Schicht entfernt. Dann wird die Siliziumoberfläche in einem zweiten Prozessschritt thermisch oxidiert, um, wie in 1B gezeigt ist, eine Gate-Oxidschicht 2 herzustellen. Bei der thermischen Oxidation strömt üblicherweise Sauerstoff als Reaktionsgas über die geheizte Siliziumoberfläche, wobei der Sauerstoff sich mit dem Silizium der Halbleiterscheibe zu SiO2 verbindet. Zur Erzeugung einer Gate-Oxidschicht wird herkömmlicherweise die sogenannte Trockenoxidation eingesetzt, bei der die Siliziumscheibe auf eine Temperatur von ca. 800ºC in einer reinen Sauerstoffatmosphäre aufgeheizt wird. Durch die chemische Reaktion zwischen der Siliziumoberfläche und dem Sauerstoff bildet sich eine extrem dünne Oxidschicht mit einer hohen Durchbruchsspannung und einer hohen Dichte, so dass ein elektrisch stark belastbares Oxid entsteht. 1A to 1I schematically shows a first possible process flow, wherein in each case a cross section through the silicon wafer after the last explained process step is shown. 1A shows a section of a cross-section of a silicon wafer 1 in the process stage before the generation of the gate electrodes in the course of the formation of MOS transistors on the silicon wafer. In order to produce the gate electrode layer, the usually present thin SiO 2 layer is removed in a first step. Then, the silicon surface is thermally oxidized in a second process step to, as in 1B is shown, a gate oxide layer 2 manufacture. At the thermi Typically, oxygen flows as a reaction gas over the heated silicon surface, whereby the oxygen combines with the silicon of the semiconductor wafer to form SiO 2 . To produce a gate oxide layer, so-called dry oxidation is conventionally used, in which the silicon wafer is heated to a temperature of about 800 ° C. in a pure oxygen atmosphere. The chemical reaction between the silicon surface and the oxygen forms an extremely thin oxide layer with a high breakdown voltage and a high density, resulting in an electrically strong oxide.

Auf dieser dünnen Gate-Schicht 2 mit einer Dicke von vorzugsweise einigen nm erfolgt dann in einem dritten Prozessschritt eine Poly-Siliziumabscheidung zur Erzeugung der Gate-Elektrodenschicht. Diese Polysiliziumschicht ist vorzugsweise mit Phosphor dotiert. Auf der Polysiliziumschicht wird dann ein Metallsilizid abgeschieden, auf dem wiederum eine Isolatorschicht, vorzugsweise Si3N4, erzeugt wird. Der so hergestellte Gateelektroden-Stapel ist in 1C durch Bezugszeichen 3 gekennzeichnet.On this thin gate layer 2 with a thickness of preferably a few nm then takes place in a third process step, a poly-silicon deposition to produce the gate electrode layer. This polysilicon layer is preferably doped with phosphorus. On the polysilicon layer, a metal silicide is then deposited, on which in turn an insulator layer, preferably Si 3 N 4 , is produced. The gate electrode stack thus produced is in 1C by reference numerals 3 characterized.

Auf diesem Gateelektroden-Stapel 3 werden dann mit dem an sich bekannten photolithografischen Verfahren Leiterbahnen und die Source/Drain-Bereiche der MOS-Transistoren definiert. Die Strukturen werden dabei zunächst über eine Fotomaske in einem dünnen strahlungsempfindlichen Fotolack, der auf dem Gateelektroden-Stapel 3 aufgebracht wird, erzeugt und dann mit einem speziellen Ätzverfahren in die aus Si3N4-Silizit- Polysilizium bestehende Gate-Elektrodenschicht übertragen. Die Ätzung ist dabei so ausgelegt, dass die Gate-Oxidschicht 2 als Ätzstopp dient. Nach der Ätzung des Gateelektroden-Stapels wird der verbleibende als Ätzmaske dienende Fotolack wieder entfernt. 1D zeigt einen Querschnitt durch die Siliziumscheibe nach diesem Prozessschritt, wobei eine Öffnung 4 für einen Source/Drain-Bereich 4 ausgebildet ist.On this gate electrode stack 3 are then defined by the known photolithographic process tracks and the source / drain regions of the MOS transistors. The structures are thereby initially via a photomask in a thin radiation-sensitive photoresist, which on the gate electrode stack 3 is applied, generated and then transferred by a special etching process in the Si 3 N 4 -Silicitic polysilicon existing gate electrode layer. The etching is designed so that the gate oxide layer 2 serves as an etch stop. After the etching of the gate electrode stack, the remaining resist serving as the etching mask is removed again. 1D shows a cross section through the silicon wafer after this process step, wherein an opening 4 for a source / drain region 4 is trained.

In einem weiteren Prozessschritt, der in 1E gezeigt ist, wird dann zum Einschluss des Gateelektroden-Stapels 2 eine weitere dünne Oxidschicht erzeugt. Diese zusätzliche dünne Oxidschicht 5 wird wiederum vorzugsweise durch thermische Oxidation der Silizium enthaltenden Oberfläche hergestellt. Durch diese weitere Oxidschicht 5 wird auch die am Boden der Öffnung 4 ausgebildete Gateoxid-Schicht 2 verstärkt.In a further process step, the in 1E is then shown to include the gate electrode stack 2 produces a further thin oxide layer. This extra thin oxide layer 5 is again preferably prepared by thermal oxidation of the silicon-containing surface. Through this further oxide layer 5 will also be at the bottom of the opening 4 formed gate oxide layer 2 strengthened.

Um einen selbstjustierenden Source/Drain-Kontakt in der Öffnung 4 in der Silizium-Scheibe 1 auszubilden, wird in einem weiteren Prozessschritt ein vorzugsweise aus Siliziumnitrid bestehender Spacer hergestellt. Hierzu wird eine Siliziumnitrid-Schicht aufgebracht und dann anisotrop zurückgeätzt, wobei die Ätzung auf dem thermisch gewachsenen Oxid, das sich aus der Gate-Oxidschicht 2 und der zusätzlich abgeschiedenen Seitenwand-Oxidationsschicht 5 zusammensetzt, stoppt. Die Oxidschicht wird dabei im Bodenbereich der Öffnung 4 durch Überätzung auf eine Dicke von 1 bis 6nm abgedünnt. 1F zeigt einen Querschnitt durch die Siliziumscheibe nach diesem Prozessschritt mit einer abgedünnten Oxidschicht 2a und einem Siliziumnitrid-Spacer 6 in Öffnungsbereich 4.To a self-aligning source / drain contact in the opening 4 in the silicon disk 1 form, in a further process step, a preferably made of silicon nitride spacer is produced. For this purpose, a silicon nitride layer is applied and then anisotropically etched back, wherein the etching on the thermally grown oxide, which consists of the gate oxide layer 2 and the additionally deposited sidewall oxidation layer 5 composed, stops. The oxide layer is in the bottom region of the opening 4 thinned by overetching to a thickness of 1 to 6nm. 1F shows a cross section through the silicon wafer after this process step with a thinned oxide layer 2a and a silicon nitride spacer 6 in opening area 4 ,

Durch diese abgedünnte Oxidschicht 2a im Öffnungsbereich 4 wird dann die Source/Drain-Dotierung vorzugsweise mittels Ionenimplantation von Dotieratomen durchgeführt. 1G zeigt einen Querschnitt durch die Siliziumscheibe nach Ausbildung des hochdotierten Source/Drain-Bereiches 7. Als n-Dotierung wird vorzugsweise Phosphor oder Arsen eingesetzt. Eine p-Dotierung wird dagegen vornehmlich mit Bor ausgeführt.Through this thinned oxide layer 2a in the opening area 4 Then, the source / drain doping is preferably carried out by means of ion implantation of doping atoms. 1G shows a cross section through the silicon wafer after formation of the highly doped source / drain region 7 , The n-type doping used is preferably phosphorus or arsenic. In contrast, a p-doping is carried out primarily with boron.

In einem weiteren Prozessschritt, der in 1H gezeigt ist, wird dann eine Nitridierung der abgedünnten Oxidschicht 2a am Boden der selbstjustierten Bitline-Kontakt-Öffnung 4 ausgeführt. Diese Nitridierung dient dazu, die Oxidschicht 2a, die bereits eine Diffusionsbarriere für Phosphor darstellt, zusätzlich in eine effektive Diffusionssperre für Bor umzuwandeln. Die Nitridierung kann dabei mit Hilfe folgender Methoden erfolgen.In a further process step, the in 1H is shown, then a nitridation of the thinned oxide layer 2a at the bottom of the self-aligned bitline contact opening 4 executed. This nitriding serves to the oxide layer 2a , which already represents a diffusion barrier for phosphorus, in addition to convert it into an effective diffusion barrier for boron. The nitridation can be carried out using the following methods.

Gemäß einer ersten Variante kann eine flache Ionenimplantation von Stickstoff in die Oxidschicht 2a bzw. in die Silizium-Scheibe 1 knapp unter die Oxidoberfläche ausgeführt werden. Der Dosisbereich für den Stickstoff liegt dabei vorzugsweise zwischen 1·1014cm–2 und 1·1015cm–2, wobei N+–Ionen eine Energie von 1keV bis 20keV und N2+–Ionen eine Energie von 1keV bis 40keV aufweisen. Zur eigentlichen Nitridierung der Oxidschicht 2a, bei der sich dann an der Grenzfläche eine Siliziumnitridschicht ausbildet, wird ein zusätzlicher Temperaturschritt, vorzugsweise bei einer Temperatur von 800ºC ausgeführt. Die Aktivierung des Nitrids kann jedoch auch statt im Rahmen eines eigenständigen Temperaturschritts zusammen mit dem Verfließen der später aufgetragenen BPSG-Glasschicht erfolgen. Gemäß einer zweiten Variante kann die Nitridierung der freiliegenden Oxidschicht 2a am Boden der Öffnung 4 mit Hilfe einer N2O oder NH3 Nachbehandlung in einem Temperaturbereich von 800 bis 1000ºC bei einer Zeitdauer von 1 bis 60 min ausgeführt werden. Als eine dritte Variante ist eine Nitridierung der Oxidschicht 2a mittels eines CVD-Verfahrens in einer stickstoffhaltigen Atmosphäre in einem Temperaturbereich von 300 bis 500ºC möglich. Eine vierte Variante stellt eine Nitridierung der Oxidschicht 2a mit Hilfe eines stickstoffhaltigen Plasmas dar.According to a first variant, a flat ion implantation of nitrogen into the oxide layer 2a or in the silicon disk 1 just below the oxide surface. The dose range for the nitrogen is preferably between 1 × 10 14 cm -2 and 1 × 10 15 cm -2 , wherein N + ions have an energy of 1keV to 20keV and N 2+ ions have an energy of 1keV to 40keV. For the actual nitridation of the oxide layer 2a in which a silicon nitride layer is then formed at the interface, an additional temperature step is carried out, preferably at a temperature of 800 ° C. However, the activation of the nitride can also take place in the context of an independent temperature step along with the flow of the later applied BPSG glass layer. According to a second variant, the nitriding of the exposed oxide layer 2a at the bottom of the opening 4 by means of an N 2 O or NH 3 aftertreatment in a temperature range of 800 to 1000 ° C for a period of 1 to 60 minutes. As a third variant is a nitridation of the oxide layer 2a by a CVD method in a nitrogen-containing atmosphere in a temperature range of 300 to 500 ° C. A fourth variant represents a nitridation of the oxide layer 2a with the aid of a nitrogen-containing plasma.

Die gemäß einer der oben genannten vier Varianten nitridierte freiliegende Oxidschicht 2a im Öffnungsbereich 4 sorgt für eine effektive Diffusionssperre gegen Bor und Phosphor aus der nachfolgend aufgebrachten BPSG-Glasschicht zum Ausfüllen der Öffnung 4. Diese BPSG-Schicht, bei der der Bor- und Phosphorgehalt jeweils im Bereich von einigen Prozent liegt, wird zuerst auf der Oberfläche abgeschieden und anschließend dann auf eine Temperatur bis 900ºC aufgeheizt, so dass die BPSG-Glasschicht in den Öffnungsbereich 4 einfließt. Anschließend wird die BPSG-Glasschicht dann vorzugsweise mit Hilfe eines chemisch-mechanischen Polierverfahrens wieder bis auf das Niveau des Gate-Schichtstapels 3 abgetragen, so dass eine plane Oberfläche entsteht, wie sie in 1I gezeigt ist. Die BPSG-Glasschicht 8 füllt dann die Öffnung 4 vollständig auf.The according to one of the above four Variants nitrided exposed oxide layer 2a in the opening area 4 Provides an effective diffusion barrier against boron and phosphorus from the subsequently applied BPSG glass layer to fill the opening 4 , This BPSG layer, each having a boron and phosphorus content of a few percent, is first deposited on the surface and then heated to a temperature of up to 900 ° C, so that the BPSG glass layer is in the opening area 4 flows. Subsequently, the BPSG glass layer is then preferably back to the level of the gate layer stack by means of a chemical-mechanical polishing process 3 removed, so that a flat surface is created, as in 1I is shown. The BPSG glass layer 8th then fill the opening 4 completely on.

Diese BPSG-Füllung 8 kann dann im weiteren Prozessverlauf durch eine sogenannte Bitleitung-Kontaktätzung in einem dafür vorgesehenen Bereich wieder geöffnet werden, wobei anschließend die Oxidschicht 2a am Boden des Kontaktlochbereich entfernt wird. Das so geöffnete Kontaktloch kann dann mit einem Metall oder Poly-Silizium aufgefüllt werden, um den Source/Drain-Bereich 7 des MOS-Transistors anzuschließen.This BPSG filling 8th can then be opened in the further course of the process by a so-called bit line contact etching in a designated area again, in which case the oxide layer 2a is removed at the bottom of the contact hole area. The contact hole thus opened can then be filled with a metal or poly-silicon to the source / drain region 7 of the MOS transistor.

Durch das erfindungsgemäße Verfahren wird gewährleistet, dass durch die für das BPSG-Glas erforderliche Diffusionssperre keine laterale Einengung der Öffnungsbereiche entsteht, da das dafür verwendete nitridierte Gateoxid ausschließlich im Bodenbereich erzeugt wird.By the inventive method is guaranteed that by the for the BPSG glass required diffusion barrier no lateral narrowing of the opening areas arises, because that's it used nitrided gate oxide produced exclusively in the soil area becomes.

Anstelle der im dargestellten Prozessverlauf nach der Siliziumnitrid-Spacer Erzeugung erfolgten Nitridierung der Gate-Oxidschicht im Bodenbereich kann diese Nitridierung zu jedem beliebigen Zeitpunkt erfolgen, an dem diese Gate-Oxidschicht im Bodenbereich frei zugänglich ist.Instead of in the process shown after the silicon nitride spacer Generation of nitridation of the gate oxide layer in the bottom region can do this Nitriding done at any time, at which this Gate oxide layer is freely accessible in the ground area.

2 zeigt eine alternative Prozessfolge, bei der die Nitridierung bereits nach dem Aufbringen der Gate-Oxidschicht 2 vor dem Ausbilden des Gate-Stapels 3 erfolgt. Auch hierbei kann wiederum eine der vier oben dargestellten Varianten zur Nitridierung der Gate-Oxidschicht eingesetzt werden. Die üb rigen Prozessschritte bei dem in 2 gezeigten Prozessablauf entsprechen dem Prozessablauf, wie er anhand von 1 erläutert wurde. 2 shows an alternative process sequence, in which the nitriding already after the application of the gate oxide layer 2 before forming the gate stack 3 he follows. Here again, one of the four variants shown above for nitriding the gate oxide layer can be used. The other process steps in the in 2 process flow shown correspond to the process flow, as it is based on 1 was explained.

Die Nitridierung kann alternativ aber z.B. auch nach dem in 1E gezeigten Prozessstadium erfolgen. Vorteilhaft an einer erst nach der Erzeugung des Gateelektroden-Stapels durchgeführten Nitridierung ist dabei, dass die Nitridierung dann ausschließlich in elektrisch unkritischen Gebieten erfolgt, wodurch vermieden wird, dass die Nitridierung Auswirkung auf die Ladungsträgerbeweglichkeit im Kanal des MOS-Transistors hat.The nitridation can alternatively but also eg after the in 1E shown process stage. The advantage of a nitriding carried out only after the generation of the gate electrode stack is that the nitridation then takes place exclusively in electrically noncritical regions, thereby avoiding that the nitridation has an effect on the charge carrier mobility in the channel of the MOS transistor.

Neben den dargestellten Prozessabläufen kann die Erfindung in jeder bekannten Prozessfolge eingesetzt werden, bei der eine BPSG-Glasverfüllung von Öffnungen durchgeführt wird und verhindert werden soll, dass Bor und Phosphor aus dieser BPSG-Schicht in die darunter liegende Halbleiterschicht eindiffundiert. Durch die vor der BPSG-Schicht aufgebrachte nitridierte Oxidschicht wird eine zuverlässige Diffusionsbarriere hergestellt, wobei die Oxidschicht so ausgebildet werden kann, dass eine laterale Einschnürung der Öffnungen verhindert wird.Next the processes shown can the invention can be used in any known process sequence, in the case of a BPSG glass filling of openings carried out is to prevent and boron and phosphorus from this BPSG layer in the underneath underlying semiconductor layer diffused. By the front of the BPSG layer Applied nitrided oxide layer becomes a reliable diffusion barrier manufactured, wherein the oxide layer can be formed so that a lateral constriction the openings is prevented.

Die in der vorstehenden Beschreibung, den Zeichnungen und den Ansprüchen offenbarten Merkmale der Erfindung können sowohl einzeln als auch in beliebiger Kombination für die Verwirklichung der Erfindung in ihren verschiedenen Ausgestaltungen von Bedeutung sein.The in the foregoing description, drawings and claims Features of the invention can both individually and in any combination for the realization the invention in its various embodiments of importance be.

Claims (11)

Verfahren zum Verfüllen von Öffnungen (4) in einer Gate-Elektrodenschicht (3) auf einer Halbleiterscheibe (1) mit den Verfahrensschritten: Aufwachsen einer Gate-Oxidschicht (2) auf der Halbleiterscheibe (1); Erzeugen einer Gate-Elektrodenschicht (3) auf der Gate-Oxidschicht (2); Definition von Öffnungsbereichen (4); Ätzung der Gate-Elektrodenschicht (3) bis zur Gate-Oxidschichtk (7) in den festgelegten Öffnungsbereichen; Umwandeln der Gate-Oxidschicht (2) durch Einbringen von Stickstoff in den freigelegten Öffnungsbereichen; Aufbringen einer BPSG-Schicht (8); und thermisches Verfließen der BPSG-Schicht (8) zur Auffüllung der freigelegten Öffnungsbereiche (4).Method for filling openings ( 4 ) in a gate electrode layer ( 3 ) on a semiconductor wafer ( 1 ) with the method steps: growth of a gate oxide layer ( 2 ) on the semiconductor wafer ( 1 ); Generating a gate electrode layer ( 3 ) on the gate oxide layer ( 2 ); Definition of opening areas ( 4 ); Etching the gate electrode layer ( 3 ) to the gate oxide layer ( 7 ) in the specified opening areas; Converting the gate oxide layer ( 2 ) by introducing nitrogen into the exposed opening areas; Applying a BPSG layer ( 8th ); and thermal flow of the BPSG layer ( 8th ) for filling the exposed opening areas ( 4 ). Verfahren zum Verfüllen von Öffnungen (4) in einer Gate-Elektrodenschicht (3) auf einer Halbleiterscheibe (1) mit den Verfahrensschritten: Aufwachsen einer Gate-Oxidschicht (2) auf der Halbleiterscheibe (1); Umwandeln der Gate-Oxidschicht (2) durch Einbringen von Stickstoff; Erzeugen einer Gate-Elektrodenschicht (3) auf der Gate-Oxidschicht (2); Definition von Öffnungsbereichen (4); Ätzung der Gate-Elektrodenschicht (3) bis zur Gate-Oxidschicht (2) in den festgelegten Öffnungsbereichen (4); Aufbringen einer BPSG-Schicht (8); und thermisches Verfließen der BPSG-Schicht (8) zur Auffüllung der freigelegten Öffnungsbereiche (4).Method for filling openings ( 4 ) in a gate electrode layer ( 3 ) on a semiconductor wafer ( 1 ) with the method steps: growth of a gate oxide layer ( 2 ) on the semiconductor wafer ( 1 ); Converting the gate oxide layer ( 2 ) by introducing nitrogen; Generating a gate electrode layer ( 3 ) on the gate oxide layer ( 2 ); Definition of opening areas ( 4 ); Etching the gate electrode layer ( 3 ) to the gate oxide layer ( 2 ) in the defined opening areas ( 4 ); Applying a BPSG layer ( 8th ); and thermal flow of the BPSG layer ( 8th ) for filling the exposed opening areas ( 4 ). Verfahren nach Anspruch 1 oder 2, wobei nach dem Freilegen der Öffnungsbereiche (4) thermisch eine zusätzliche Oxidschicht (5) erzeugt wird, die in einem weiteren Verfahrensschritt nitridiert wird.Method according to claim 1 or 2, wherein after exposing the opening areas ( 4 ) thermally an additional oxide layer ( 5 ) is generated, which is nitrided in a further process step. Verfahren nach einem der Ansprüche 1 bis 3, wobei wenigstens ein Öffnungsbereich (4) ein Source/Drain-Bereich ist, in dem freigelegten Source/Drain-Bereich Seitenwandspacer (6) erzeugt werden, und eine Source/Drain-Dotierung (7) in der Halbleiterscheibe über die Oxidschicht (2) in dem freigelegten Source/Drain-Bereich erfolgt.Method according to one of claims 1 to 3, wherein at least one opening area ( 4 ) is a source / drain region, in the exposed source / drain region sidewall spacers ( 6 ) and a source / drain doping ( 7 ) in the semiconductor wafer via the oxide layer ( 2 ) occurs in the exposed source / drain region. Verfahren nach Anspruch 4, wobei die Erzeugung von Seitenwandspacern (6) durch Abscheidung einer Si3N4-Schicht und anschließenden anisotropen Rückätzung der Si3N4-Schicht mit Ätzstopp auf der Oxidschicht (2) erfolgt.The method of claim 4, wherein the generation of sidewall spacers ( 6 by deposition of an Si 3 N 4 layer and subsequent anisotropic etching back of the Si 3 N 4 layer with etch stop on the oxide layer ( 2 ) he follows. Verfahren nach Anspruch 4 oder 5, die freigelegte Oxidschicht (2) in dem Öffnungsbereich eine Dicke von 1nm bis 6nm aufweist.A method according to claim 4 or 5, the exposed oxide layer ( 2 ) has a thickness of 1nm to 6nm in the opening area. Verfahren nach einem der Ansprüche 1 bis 6, wobei die BPSG-Füllung (8) lokal in einem in der Halbleiterscheibe ausgebildeten Source/Drain-Bereich wieder geöffnet wird, um eine Kontaktloch auszubilden, die Oxidschicht am Boden des Kontaktloch entfernt wird, und das Kontaktloch mit einem Metall oder Poly-Silizium aufgefüllt wird, um den Source/Drain-Bereich anzuschließen.Method according to one of claims 1 to 6, wherein the BPSG filling ( 8th ) is reopened locally in a source / drain region formed in the semiconductor wafer to form a contact hole, the oxide layer is removed at the bottom of the contact hole, and the contact hole is filled with a metal or poly-silicon to form the source / drain Area to connect. Verfahren nach einem der Ansprüche 1 bis 7, wobei das Umwandeln der Gate-Oxidschicht (2) durch Einbringen von Stickstoff mittels einer flachen Ionenimplantation von Stickstoff in einem Dosisbereich zwischen 1E14 cm–2 und 1E15cm–2 bei einer Energie zwischen 1keV und 40keV und einer anschließenden thermischen Aktivierung erfolgt.The method of any one of claims 1 to 7, wherein the converting the gate oxide layer ( 2 ) by introducing nitrogen by means of a flat ion implantation of nitrogen in a dose range between 1E14 cm -2 and 1E15cm -2 at an energy between 1keV and 40keV and a subsequent thermal activation. Verfahren nach einem der Ansprüche 1 bis 7, wobei das Umwandeln der Gate-Oxidschicht (2) durch Einbringen von Stickstoff mittels einer N2O- oder NH3-Nachbehandlung in einem Temperaturbereich von 800°C bis 1000°C mit einer Dauer von 1 bis 60 min erfolgt.The method of any one of claims 1 to 7, wherein the converting the gate oxide layer ( 2 ) by introducing nitrogen by means of a N 2 O or NH 3 after-treatment in a temperature range of 800 ° C to 1000 ° C with a duration of 1 to 60 min. Verfahren nach einem der Ansprüche 1 bis 7, wobei das Umwandeln der Gate-Oxidschicht (2) durch Einbringen von Stickstoff unter Zuhilfenahme eines CVD-Verfahrens in stickstoffhaltiger Atmosphäre in einem Temperaturbereich von 300°C bis 500°C erfolgt.The method of any one of claims 1 to 7, wherein the converting the gate oxide layer ( 2 ) by introducing nitrogen with the aid of a CVD method in a nitrogen-containing atmosphere in a temperature range of 300 ° C to 500 ° C. Verfahren nach einem der Ansprüche 1 bis 7, wobei das Umwandeln der Gate-Oxidschicht (2) durch Einbringen von Stickstoff mittels eines stickstoffhaltigen Plasmas erfolgt.The method of any one of claims 1 to 7, wherein the converting the gate oxide layer ( 2 ) by introducing nitrogen by means of a nitrogen-containing plasma.
DE2001153200 2001-10-27 2001-10-27 Process for BPSG glass filling of openings in gate electrode layers Expired - Fee Related DE10153200B4 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE2001153200 DE10153200B4 (en) 2001-10-27 2001-10-27 Process for BPSG glass filling of openings in gate electrode layers

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE2001153200 DE10153200B4 (en) 2001-10-27 2001-10-27 Process for BPSG glass filling of openings in gate electrode layers

Publications (2)

Publication Number Publication Date
DE10153200A1 DE10153200A1 (en) 2003-05-15
DE10153200B4 true DE10153200B4 (en) 2005-08-04

Family

ID=7704008

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2001153200 Expired - Fee Related DE10153200B4 (en) 2001-10-27 2001-10-27 Process for BPSG glass filling of openings in gate electrode layers

Country Status (1)

Country Link
DE (1) DE10153200B4 (en)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10010286A1 (en) * 2000-02-25 2001-09-13 Infineon Technologies Ag Method for filling depressions in a surface of a semiconductor structure and a semiconductor structure filled in this way

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10010286A1 (en) * 2000-02-25 2001-09-13 Infineon Technologies Ag Method for filling depressions in a surface of a semiconductor structure and a semiconductor structure filled in this way

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Widmann, Madu, Fridrid Technologie hoch mt. Schalt., 2. Aufl., Springer, S. 70 *

Also Published As

Publication number Publication date
DE10153200A1 (en) 2003-05-15

Similar Documents

Publication Publication Date Title
DE10323013B4 (en) Method for producing a semiconductor device with PMOS and NMOS transistor
DE19516339B4 (en) Method for producing a semiconductor component with a low-resistance gate electrode
DE60312467T2 (en) DEVICE FOR PREVENTING SIDE OXIDATION IN A TRANSISTOR USING AN ULTRA-TIGHT OXYGEN DIFFUSION BARRIER
DE10201864B4 (en) CMOS semiconductor device and method of making the same
DE69133316T2 (en) Method of manufacturing a semiconductor device
DE69835203T2 (en) MANUFACTURING METHOD FOR NMOS AND PMOS COMPONENTS WITH REDUCED MASKING STEPS
DE102005024798B4 (en) A method of fabricating a semiconductor device having different gate dielectric layers
DE102008023622B4 (en) A method of fabricating a multi-thickness gate dielectric layer DRAM device
DE10255849B4 (en) Improved drain / source extension structure of a field effect transistor with high permittivity doped sidewall spacers and method of making the same
DE102008054075B4 (en) Semiconductor device having a lowered drain and source region in conjunction with a method of complex silicide fabrication in transistors
DE10021871A1 (en) Method for producing a barrier layer in an electronic component and method for producing an electronic component with a barrier layer
DE10355575B4 (en) A method of making sidewall spacers for a circuit element by increasing etch selectivity
DE3932621A1 (en) Semiconductor component with gate electrode - buried in groove of substrate element zone, with two=part source and drain zones
EP0244607A1 (en) Method of producing optimized CMOS field effect transistors of the VLSI technique
DE19615692C2 (en) Semiconductor device and manufacturing method of a semiconductor device
DE102008049725A1 (en) CMOS device with NMOS transistors and PMOS transistors with stronger strain-inducing sources and metal silicide regions at close range
DE10134444A1 (en) Semiconductor device for reducing junction leakage current and narrow width effect comprises channel stop impurity region self-aligned by spacer and locally formed only at lower portion of isolation region
DE19638793C2 (en) Method of manufacturing MOS transistors
DE19502392A1 (en) FET mfg. method
DE10250899B4 (en) A method of removing sidewall spacers of a semiconductor device using an improved etch process
DE2911726C2 (en) Process for the production of a field effect transistor
DE10158706A1 (en) Semiconductor device e.g. metal oxide semiconductor transistor, has gate electrode with polysilicon layer having reverse tapering portion to enlarge distance between gate electrode and contact plug
DE102008011928B4 (en) A method of fabricating a semiconductor device using a lesser thickness etch stop layer for patterning a dielectric material
DE10153200B4 (en) Process for BPSG glass filling of openings in gate electrode layers
DE19823133A1 (en) Multiple voltage MOS transistor production for sub-micron applications requiring selection between two or more voltages

Legal Events

Date Code Title Description
ON Later submitted papers
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee