DE10153200A1 - Filling openings in a gate electrode layer on a semiconductor wafer comprises growing a gate oxide layer on the wafer, producing a gate electrode layer on the gate oxide layer, defining opening regions, and further processing - Google Patents

Filling openings in a gate electrode layer on a semiconductor wafer comprises growing a gate oxide layer on the wafer, producing a gate electrode layer on the gate oxide layer, defining opening regions, and further processing

Info

Publication number
DE10153200A1
DE10153200A1 DE2001153200 DE10153200A DE10153200A1 DE 10153200 A1 DE10153200 A1 DE 10153200A1 DE 2001153200 DE2001153200 DE 2001153200 DE 10153200 A DE10153200 A DE 10153200A DE 10153200 A1 DE10153200 A1 DE 10153200A1
Authority
DE
Germany
Prior art keywords
oxide layer
layer
gate electrode
gate
gate oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE2001153200
Other languages
German (de)
Other versions
DE10153200B4 (en
Inventor
Juergen Amon
Juergen Faul
Thomas Schuster
Ralf Staub
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE2001153200 priority Critical patent/DE10153200B4/en
Publication of DE10153200A1 publication Critical patent/DE10153200A1/en
Application granted granted Critical
Publication of DE10153200B4 publication Critical patent/DE10153200B4/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28247—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon passivation or protection of the electrode, e.g. using re-oxidation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76825—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by exposing the layer to particle radiation, e.g. ion implantation, irradiation with UV light or electrons etc.
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76826—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by contacting the layer with gases, liquids or plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76837—Filling up the space between adjacent conductive structures; Gap-filling properties of dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66553—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using inside spacers, permanent or not

Abstract

Filling openings in a gate electrode layer on a semiconductor wafer comprises growing a gate oxide layer on the wafer; producing a gate electrode layer on the gate oxide layer; defining opening regions; etching the gate electrode layer up to the gate oxide layer in the opening regions; nitriding the gate oxide layer in the opening regions; and applying a BPSG layer to fill the opening regions. Preferred Features: After exposing the opening regions, an additional oxide layer is thermally produced which is nitrided in a further step. At least one opening region is a source/drain region, in which side wall spacers are exposed in the exposed source/drain region. A source/drain doping is formed in the wafer over the oxide layer in the exposed source/drain region.

Description

Die Erfindung betrifft ein Verfahren zum Verfüllen von Öffnungen, insbesondere von self aligned Kontakten zwischen Gateelektroden auf einer Halbleiterscheibe. The invention relates to a method for filling Openings, especially of self aligned contacts between Gate electrodes on a semiconductor wafer.

Zum Verfüllen von engen Spalten zwischen Gate-Leitungen auf einem Halbleiterchip wird üblicherweise die sogenannte Reflow-Technik mit dotierten Gläsern eingesetzt. Hierbei werden insbesondere mit Bor und Phosphor dotierte Gläser, sogenannte BPSG-Gläser verwendet, die bereits bei Temperaturen unter 900ºC gut verfließen. Der Bor- und Phosphorgehalt in den BPSG-Gläsern liegt dabei im allgemeinen zwischen ein und mehreren Prozent, wobei höhere Dotierkonzentrationen zu einem Absinken des Fließpunktes des BPSG-Glases und damit zu einem verbesserten Fließverhalten führen. Bei höheren Beimischungen von Bor und Phosphor steigt jedoch die Gefahr einer Hygroskopie der Glasschichten, da Oxid in Verbindung mit Feuchtigkeit zur Bildung von Phosphorsäure neigt, was insbesondere zu Korrosionen führen kann. The so-called reflow technique with doped glasses is usually used to fill narrow gaps between gate lines on a semiconductor chip. Glasses doped with boron and phosphorus, so-called BPSG glasses, are used in particular, which flow well even at temperatures below 900 ° C. The boron and phosphorus content in the BPSG glasses is generally between one and several percent, with higher doping concentrations leading to a lowering of the pour point of the BPSG glass and thus to an improved flow behavior. With higher admixtures of boron and phosphorus, however, the risk of hygroscopy of the glass layers increases, since oxide combined with moisture tends to form phosphoric acid, which in particular can lead to corrosion.

Wenn das BPSG-Glas zum Verfüllen von Öffnungen in der Gate- Elektrodenschicht direkt auf der üblicherweise aus Silizium bestehenden Halbleiterscheibe abgeschieden wird, kann weiterhin beim nachfolgenden Hochtemperaturschritt, der zum Verfließen des BPSG-Glases notwendig ist, Phosphor und Bor aus dem BPSG-Glas in die darunter liegende Siliziumschicht eindiffundieren. Hierdurch werden dann die in dieser Siliziumschicht eingestellten Dotierprofile unkontrollierbar verändert, was dazu führen kann, dass die Funktion der auf der Silizium Scheibe hergestellten Transistoren gefährdet und damit die Funktionalität des gesamten Halbleiterchips beeinträchtigt bzw. zerstört wird. If the BPSG glass is used to fill openings in the gate Electrode layer directly on the usually silicon existing semiconductor wafer can be deposited continue with the subsequent high temperature step, which is to Flouring of the BPSG glass is necessary to make phosphorus and boron the BPSG glass in the silicon layer underneath diffuse. This will then be the one in this Silicon layer set doping profiles uncontrollable changed, which can lead to the function of the on the Silicon wafer-made transistors are at risk and therefore the functionality of the entire semiconductor chip is impaired or destroyed.

Um das Problem eines unkontrollierbaren Ausdiffundierens von Bor und Phosphor in die Silizium-Scheibe zu verhindern, wird vor dem Abscheiden des BPSG-Glases üblicherweise eine als Diffusionssperre wirkende Linerschicht aufgebracht. Als Linerschicht wird dabei vor allem Silizium-Oxynitrid eingesetzt. Die in der Öffnung eingebrachte Linerschicht hat üblicherweise eine Dicke von 5 bis 25 nm, was zu einer lateralen Einengung insbesondere bei self aligned Kontakten führt. Dies ist insbesondere dann nachteilhaft, wenn in die Öffnungsbereiche im weiteren Prozessverlauf Bitline-Kontakte zum Anschluss einer in der Silizium-Scheibe ausgebildeten Source- bzw. Drain-Elektrode strukturiert werden. Die laterale Einengung der Kontaktöffnung durch die als Diffusionsbarriere eingesetzte Linerschicht führt nämlich dazu, dass das Prozessfenster zum Entfernen der BPSG-Glasfüllung in der Kontaktöffnung, d. h. das Kontaktfenster für die sogenannte CB (Contact Bitline)-Ätzung als auch die Kontaktfläche für den dann in die Öffnung eingebrachten Metallplug kleiner werden. Durch diese verkleinerte Kontaktfläche steigt wiederum der Kontaktwiderstand des Bitleitungskontaktes an. Dies stellt insbesondere ein Problem für Transistoren der Sub-0,25 µm-Technologie dar. To the problem of uncontrollable diffusion of Preventing boron and phosphorus in the silicon wafer before deposition of the BPSG glass usually one as Diffusion barrier acting liner layer applied. As Liner layer is mainly silicon oxynitride used. The liner layer inserted in the opening has usually a thickness of 5 to 25 nm, resulting in a lateral Narrowing leads especially to self-aligned contacts. This is particularly disadvantageous if in the Opening areas in the further course of the process Bitline contacts to Connection of a source formed in the silicon wafer or drain electrode can be structured. The lateral Narrowing of the contact opening through the diffusion barrier used liner layer leads to the fact that Process window for removing the BPSG glass filling in the Contact opening, d. H. the contact window for the so-called CB (Contact Bitline) etching as well as the contact area for the then in the opening of the inserted metal plug become smaller. By this reduced contact area in turn increases Contact resistance of the bit line contact. This poses particularly a problem for sub-0.25 µm technology transistors represents.

Um die ungewünschte laterale Einengung der Öffnungen in der Gate-Elektrodenschicht durch die notwendige Linerschicht zu vermindern, wird mit zunehmend kleineren Schichtdicken gearbeitet, wobei jedoch bei einer Schichtdicke unter 5 nm der Silizum-Oxynitrid-Liner seine Funktion als Diffusionssperre verliert. Alternativ wird deshalb statt Oxynitrid als Linerschicht auch Siliziumnitrid eingesetzt, bei dem bereits unter 5 nm liegende Schichtdicken eine effektive Diffusionsbarriere darstellen. Jedoch ist auch bei Siliziumnitrid eine Schichtdicke im nm-Bereich erforderlich, so dass der Einsatz einer solchen Linerschicht eine nicht unerhebliche Verkleinerung der Öffnungen nach sich zieht. To avoid the undesired lateral narrowing of the openings in the Gate electrode layer through the necessary liner layer too decrease with increasingly smaller layer thicknesses worked, but with a layer thickness of less than 5 nm Silicon oxynitride liner functions as a diffusion barrier loses. Alternatively, therefore, instead of oxynitride Liner layer also used silicon nitride, which is already under 5 nm layer thicknesses an effective diffusion barrier represent. However, there is also a problem with silicon nitride Layer thickness in the nm range required, so that the use of a such a liner layer a not inconsiderable reduction that creates openings.

Aufgabe der Erfindung ist es ein Verfahren zum Verfüllen von Öffnungen, insbesondere von Öffnungen in einer Gate-Elektrodenschicht mit BPSG-Glas bereitzustellen, bei dem eine ungewünschte laterale Einengung der Öffnungen beim Verfüllprozess vermieden wird. The object of the invention is a method for filling Openings, especially openings in one Provide gate electrode layer with BPSG glass, in which one undesired lateral narrowing of the openings during the filling process is avoided.

Diese Aufgabe wird erfindungsgemäß mit den Merkmalen des Anspruchs 1 oder des Anspruchs 2 gelöst. Bevorzugte Weiterbildungen sind in den abhängigen Ansprüchen angegeben. This object is achieved with the features of Claim 1 or claim 2 solved. preferred Developments are specified in the dependent claims.

Gemäß der Erfindung wird auf die Abscheidung einer Linerschicht als Diffusionsbarriere vor dem Aufbringen der BPSG- Glasschicht gänzlich verzichtet. Als Diffusionsbarriere wird statt dessen die bereits im Rahmen der Gate-Elektrodenherstellung ausgebildete Gate-Oxidschicht eingesetzt, die nitridiert wird und so eine effektive Diffusionsbarriere für Phosphor und Bor bildet. Dieses Gateoxid wird vor dem Erzeugen der Gate-Elektrodenschicht auf der Halbleiterscheibe aufgewachsen. Die hergestellte Gate-Elektrodenschicht wird dann in festgelegten Öffnungsbereichen bis zur Gate-Oxidschicht zurückgeätzt. Anschließend wird die BPSG-Glasschicht aufgebracht und dann durch thermisches Verfließen die freigelegten Öffnungsbereiche mit BPSG-Glas verfüllt. Da das als Diffusionssperre für das BPSG-Glas eingesetzte Gateoxid nur im Bodenbereich der Öffnungen ausgebildet ist, wird eine laterale Einengung der Öffnungen und damit eine nachträgliche Beschränkung der Bodenfläche, die z. B. zu einem erhöhten Kontaktwiderstand bei Bitline-Kontakten zum Anschluss der Source- bzw. Drain-Elektrode führen könnten, vermieden. According to the invention, the deposition of a Liner layer as diffusion barrier before applying the BPSG Glass layer entirely dispensed with. As a diffusion barrier instead, the already under the Gate electrode fabricated gate oxide layer used is nitrided and thus an effective diffusion barrier for Forms phosphorus and boron. This gate oxide is generated before the gate electrode layer on the semiconductor wafer grew up. The gate electrode layer produced is then in specified opening areas up to the gate oxide layer etched back. Then the BPSG glass layer applied and then the exposed by thermal flow Opening areas filled with BPSG glass. Since that as Diffusion barrier for the gate oxide used in the BPSG glass only in the Bottom area of the openings is formed, a lateral narrowing of the openings and thus a subsequent Limitation of the floor area, the z. B. to an increased Contact resistance for Bitline contacts to connect the Source or drain electrode could be avoided.

Durch die Nitridierung des Gateoxides wird die Eignung als Diffusionssperre für Bor und Phosphor gewährleistet. Gemäß der Erfindung kann die Nitridierung der Gate-Oxidschicht dabei entweder nach dem Freilegen der Öffnungsbereiche in der Gate-Elektrodenschicht erfolgen oder bereits nach dem Aufwachsen der Gate-Oxidschicht vor dem Erzeugen der Gate-Elektrodenschicht durchgeführt werden. The nitriding of the gate oxide makes it suitable as Diffusion barrier for boron and phosphorus guaranteed. According to The invention can nitride the gate oxide layer either after exposing the opening areas in the Gate electrode layer take place or already after Growing the gate oxide layer before generating the Gate electrode layer are performed.

Durch die Erfindung wird ein effektives Verfüllen von Öffnungsbereichen in einer Gate-Elektrodenschicht mit BPSG-Glas gewährleistet, und zugleich durch die nitridierte Gate-Oxidschicht ein Ausdiffundieren von Bor und Phosphor aus dem BPSG-Glas in die darunter liegende Halbleiterschicht vermieden, wobei die Verwendung der Gate-Oxidschicht als Diffusionsbarriere zu keiner lateralen Einschränkung der Öffnungsbereiche führt. An effective filling of Opening areas in a gate electrode layer with BPSG glass guaranteed, and at the same time by the nitrided Diffusion of boron and phosphorus from the gate oxide layer BPSG glass in the underlying semiconductor layer avoided, using the gate oxide layer as Diffusion barrier to no lateral restriction of the Leads to opening areas.

Gemäß einer bevorzugten Ausführungsform der Erfindung wird nach dem Freilegen der Öffnungsbereiche thermisch eine zusätzliche Oxidschicht, die sogenannte Seitenwand-Oxidschicht erzeugt, die dann in einem weiteren Prozessschritt, vorzugsweise zusammen mit der Gate-Oxidschicht, nitridiert wird. Durch diese Ausgestaltung lässt sich eine verbesserte Oxidschicht als Diffusionsbarriere für Bor bzw. Phosphor aus dem BPSG-Glas erzeugen. According to a preferred embodiment of the invention after exposing the opening areas thermally one additional oxide layer, the so-called sidewall oxide layer generated, which is then in a further process step, preferably nitrided together with the gate oxide layer. This configuration enables an improved Oxide layer as a diffusion barrier for boron or phosphorus from the Create BPSG glass.

Gemäß einer weiteren bevorzugten Ausführungsform wird dann, wenn die Öffnungsbereiche zum Anschluss von Source- und Drainbereichen eines in der Halbleiterscheibe ausgebildeten Transistors dienen, die Source- und Draindotierung über die freigelegte Oxidschicht in den Öffnungsbereichen ausgeführt. Die Oxidschicht weist dabei vorzugsweise eine Dicke 1 nm bis 6 nm auf. Bei dieser Schichtdicke lässt sich eine besonders effektive Dotierimplantation der Source- und Drainbereiche durchführen. According to a further preferred embodiment, if the opening areas for connecting source and Drain areas of a formed in the semiconductor wafer Transistors serve the source and drain doping via the exposed oxide layer executed in the opening areas. The oxide layer preferably has a thickness of 1 nm to 6 nm. With this layer thickness, one can be special effective doping implantation of the source and drain regions carry out.

Gemäß bevorzugten Ausführungsformen kann die Nitridierung der Oxidschicht auf verschiedene Arten durchgeführt werden. So besteht die Möglichkeit, die Nitridierung der Oxidschicht mittels einer flachen Ionenimplantation von Stickstoff in das Oxid auszuführen, wobei die Dosierung im Bereich von 1.1014 cm-2 bis 1.1015 cm-2 bei einer Ionenenergie von 1 keV bis 40 keV liegt. Das implantierte Stickstoff wird anschließend thermisch aktiviert, so dass sich eine als Diffusionsbarriere für Bor wirkende Siliziumnitrid-Schicht an der Grenzfläche zur darunter liegenden Halbleiterscheibe bildet. Alternativ besteht die Möglichkeit, die Oxidschicht mittels einer N2O oder NH3 Nachbehandlung in einem Temperaturbereich von 800 bis 1000ºC bei einer Zeitdauer von 1 bis 60 Min. zu nitridieren. According to preferred embodiments, the nitriding of the oxide layer can be carried out in various ways. There is the possibility of nitriding the oxide layer by means of a flat ion implantation of nitrogen into the oxide, the dosage being in the range from 1.10 14 cm -2 to 1.10 15 cm -2 at an ion energy of 1 keV to 40 keV. The implanted nitrogen is then thermally activated so that a silicon nitride layer acting as a diffusion barrier for boron forms at the interface with the semiconductor wafer underneath. Alternatively, there is the possibility of nitriding the oxide layer by means of an N 2 O or NH 3 aftertreatment in a temperature range from 800 to 1000 ° C. over a period of 1 to 60 minutes.

Gemäß einer dritten Variante kann die Nitridierung der Oxidschicht mit Hilfe eines CVD-Verfahrens in einer stickstoffhaltigen Atmosphäre in einem Temperaturbereich von 300 bis 500ºC erfolgen. Eine vierte Variante stellt eine Nitridierung der Oxidschicht mit Hilfe eines stickstoffhaltigen Plasmas dar. According to a third variant, the nitriding of the oxide layer can be carried out using a CVD process in a nitrogen-containing atmosphere in a temperature range from 300 to 500 ° C. A fourth variant is nitriding the oxide layer with the help of a nitrogen-containing plasma.

Die Erfindung wird anhand der beigefügten Zeichnungen näher erläutert. Es zeigen: The invention will become more apparent from the accompanying drawings explained. Show it:

Fig. 1A bis 1I schematisch eine erste Ausführungsform einer erfindungsgemäßen Prozessfolge zur Verfüllung einer Bitline- Kontakt-Öffnung zwischen Gate-Elektroden auf einem Halbleiterchip; und FIGS. 1A to 1I shows schematically a first embodiment of a process sequence according to the invention for filling a bitline contact opening between the gate electrodes on a semiconductor chip; and

Fig. 2A bis 2I schematisch eine zweite Ausführungsform einer erfindungsgemäßen Prozessfolge zur Verfüllung einer Bitline- Kontakt-Öffnung zwischen Gate-Elektroden auf einem Halbleiterchip. Fig. 2A to 2I schematically a second embodiment of a process sequence according to the invention for filling a bitline contact opening between the gate electrodes on a semiconductor chip.

Die Erfindung wird detailliert für die Verfüllung einer selbstjustierenden Bitline-Kontakt-Öffnung mit BPSG-Glas im Rahmen der Herstellung eines MOS-Transistors auf einer Silizium Scheibe dargestellt. Das erfindungsgemäße Verfahren kann jedoch grundsätzlich zur Verfüllung jeder Art von Öffnungen in einer Gate-Elektrodenschicht auf einer Halbleiterscheibe eingesetzt werden. The invention is detailed for backfilling a self-adjusting bitline contact opening with BPSG glass in the Framework of manufacturing a MOS transistor on a Silicon wafer shown. The method according to the invention can however, basically for filling any kind of openings in a gate electrode layer on a semiconductor wafer be used.

Fig. 1A bis 1I zeigt schematisch einen ersten möglichen Prozessablauf, wobei jeweils ein Querschnitt durch die Silizium- Scheibe nach dem zuletzt erläuterten Prozessschritt dargestellt ist. Fig. 1A zeigt dabei einen Ausschnitt eines Querschnitts einer Siliziumscheibe 1 in dem Prozessstadium vor der Erzeugung der Gate-Elektroden im Rahmen der Ausbildung von MOS-Transistoren auf der Siliziumscheibe. Zur Erzeugung der Gate-Elektrodenschicht wird in einem ersten Schritt die üblicherweise vorhandene dünne SiO2-Schicht entfernt. Dann wird die Siliziumoberfläche in einem zweiten Prozessschritt thermisch oxidiert, um, wie in Fig. 1B gezeigt ist, eine Gate-Oxidschicht 2 herzustellen. Bei der thermischen Oxidation strömt üblicherweise Sauerstoff als Reaktionsgas über die geheizte Siliziumoberfläche, wobei der Sauerstoff sich mit dem Silizium der Halbleiterscheibe zu SiO2 verbindet. Zur Erzeugung einer Gate-Oxidschicht wird herkömmlicherweise die sogenannte Trockenoxidation eingesetzt, bei der die Siliziumscheibe auf eine Temperatur von ca. 800ºC in einer reinen Sauerstoffatmosphäre aufgeheizt wird. Durch die chemische Reaktion zwischen der Siliziumoberfläche und dem Sauerstoff bildet sich eine extrem dünne Oxidschicht mit einer hohen Durchbruchsspannung und einer hohen Dichte, so dass ein elektrisch stark belastbares Oxid entsteht. Fig. 1A to 1I shows schematically a first possible process flow, wherein in each case a cross-sectional process step described is illustrated by the silicon wafer after the last. Fig. 1A shows a detail of a cross section of a silicon wafer 1 in the stage of the process prior to the generation of the gate electrodes in the context of forming MOS transistors on the silicon wafer. In order to produce the gate electrode layer, the thin SiO 2 layer that is usually present is removed in a first step. The silicon surface is then thermally oxidized in a second process step in order to produce a gate oxide layer 2 , as shown in FIG. 1B. In thermal oxidation, oxygen usually flows as a reaction gas over the heated silicon surface, the oxygen combining with the silicon in the semiconductor wafer to form SiO 2 . So-called dry oxidation is conventionally used to produce a gate oxide layer, in which the silicon wafer is heated to a temperature of approximately 800 ° C. in a pure oxygen atmosphere. The chemical reaction between the silicon surface and the oxygen forms an extremely thin oxide layer with a high breakdown voltage and a high density, so that an electrically strong oxide is created.

Auf dieser dünnen Gate-Schicht 2 mit einer Dicke von vorzugsweise einigen nm erfolgt dann in einem dritten Prozessschritt eine Poly-Siliziumabscheidung zur Erzeugung der Gate-Elektrodenschicht. Diese Polysiliziumschicht ist vorzugsweise mit Phosphor dotiert. Auf der Polysiliziumschicht wird dann ein Metallsilizid abgeschieden, auf dem wiederum eine Isolatorschicht, vorzugsweise Si3N4, erzeugt wird. Der so hergestellte Gateelektroden-Stapel ist in Fig. 1C durch Bezugszeichen 3 gekennzeichnet. In a third process step, a poly-silicon deposition is then carried out on this thin gate layer 2 with a thickness of preferably a few nm in order to produce the gate electrode layer. This polysilicon layer is preferably doped with phosphorus. A metal silicide is then deposited on the polysilicon layer, on which in turn an insulator layer, preferably Si 3 N 4 , is produced. The gate electrode stack thus produced is identified by reference number 3 in FIG. 1C.

Auf diesem Gateelektroden-Stapel 3 werden dann mit dem an sich bekannten photolithografischen Verfahren Leiterbahnen und die Source/Drain-Bereiche der MOS-Transistoren definiert. Die Strukturen werden dabei zunächst über eine Fotomaske in einem dünnen strahlungsempfindlichen Fotolack, der auf dem Gateelektroden-Stapel 3 aufgebracht wird, erzeugt und dann mit einem speziellen Ätzverfahren in die aus Si3N4-Silizit- Polysilizium bestehende Gate-Elektrodenschicht übertragen. Die Ätzung ist dabei so ausgelegt, dass die Gate-Oxidschicht 2 als Ätzstopp dient. Nach der Ätzung des Gateelektroden-Stapels wird der verbleibende als Ätzmaske dienende Fotolack wieder entfernt. Fig. 1D zeigt einen Querschnitt durch die Siliziumscheibe nach diesem Prozessschritt, wobei eine Öffnung 4 für einen Source/Drain-Bereich 4 ausgebildet ist. Conductor tracks and the source / drain regions of the MOS transistors are then defined on this gate electrode stack 3 using the photolithographic method known per se. The structures are first produced via a photomask in a thin radiation-sensitive photoresist, which is applied to the gate electrode stack 3 , and then transferred using a special etching process into the gate electrode layer consisting of Si 3 N 4 silicon polysilicon. The etching is designed such that the gate oxide layer 2 serves as an etching stop. After the etching of the gate electrode stack, the remaining photoresist serving as an etching mask is removed again. Fig. 1D shows a cross-sectional view of the silicon wafer after this process step, wherein an opening 4 for a source / drain region 4 is formed.

In einem weiteren Prozessschritt, der in Fig. 1E gezeigt ist, wird dann zum Einschluss des Gateelektroden-Stapels 2 eine weitere dünne Oxidschicht erzeugt. Diese zusätzliche dünne Oxidschicht 5 wird wiederum vorzugsweise durch thermische Oxidation der Silizium enthaltenden Oberfläche hergestellt. Durch diese weitere Oxidschicht 5 wird auch die am Boden der Öffnung 4 ausgebildete Gateoxid-Schicht 2 verstärkt. In a further process step, which is shown in FIG. 1E, a further thin oxide layer is then produced to enclose the gate electrode stack 2 . This additional thin oxide layer 5 is in turn preferably produced by thermal oxidation of the silicon-containing surface. The gate oxide layer 2 formed at the bottom of the opening 4 is also reinforced by this further oxide layer 5 .

Um einen selbstjustierenden Source/Drain-Kontakt in der Öffnung 4 in der Silizium-Scheibe 1 auszubilden, wird in einem weiteren Prozessschritt ein vorzugsweise aus Siliziumnitrid bestehender Spacer hergestellt. Hierzu wird eine Siliziumnitrid Schicht aufgebracht und dann anisotrop zurückgeätzt, wobei die Ätzung auf dem thermisch gewachsenen Oxid, das sich aus der Gate-Oxidschicht 2 und der zusätzlich abgeschiedenen Seitenwand-Oxidationsschicht 5 zusammensetzt, stoppt. Die Oxidschicht wird dabei im Bodenbereich der Öffnung 4 durch Überätzung auf eine Dicke von 1 bis 6 nm abgedünnt. Fig. 1F zeigt einen Querschnitt durch die Siliziumscheibe nach diesem Prozessschritt mit einer abgedünnten Oxidschicht 2a und einem Siliziumnitrid-Spacer 6 in Öffnungsbereich 4. In order to form a self-adjusting source / drain contact in the opening 4 in the silicon wafer 1 , a spacer, preferably made of silicon nitride, is produced in a further process step. For this purpose, a silicon nitride layer is applied and then anisotropically etched back, the etching on the thermally grown oxide, which is composed of the gate oxide layer 2 and the additionally deposited side wall oxidation layer 5 , stopped. The oxide layer is thinned in the bottom area of the opening 4 by overetching to a thickness of 1 to 6 nm. Fig. 1F shows a cross-sectional view of the silicon wafer after this process step with a thinned oxide layer 2 a and a silicon nitride spacer 6 in the opening area 4.

Durch diese abgedünnte Oxidschicht 2a im Öffnungsbereich 4 wird dann die Source/Drain-Dotierung vorzugsweise mittels Ionenimplantation von Dotieratomen durchgeführt. Fig. 1G zeigt einen Querschnitt durch die Siliziumscheibe nach Ausbildung des hochdotierten Source/Drain-Bereiches 7. Als n-Dotierung wird vorzugsweise Phosphor oder Arsen eingesetzt. Eine p-Dotierung wird dagegen vornehmlich mit Bor ausgeführt. By this thinned oxide layer 2 a in the opening area 4, the source / drain doping is then preferably carried out by ion implantation of doping atoms. Fig. 1G shows a cross-sectional view of the silicon wafer after formation of the highly doped source / drain region 7. Phosphorus or arsenic is preferably used as the n-doping. Ap doping, on the other hand, is primarily carried out with boron.

In einem weiteren Prozessschritt, der in Fig. 1H gezeigt ist, wird dann eine Nitridierung der abgedünnten Oxidschicht 2a am Boden der selbstjustierten Bitline-Kontakt-Öffnung 4 ausgeführt. Diese Nitridierung dient dazu, die Oxidschicht 2a, die bereits eine Diffusionsbarriere für Phosphor darstellt, zusätzlich in eine effektive Diffusionssperre für Bor umzuwandeln. Die Nitridierung kann dabei mit Hilfe folgender Methoden erfolgen. In a further process step, which is shown in FIG. 1H, nitriding of the thinned oxide layer 2 a is then carried out at the bottom of the self-aligned bitline contact opening 4 . This nitriding serves to additionally convert the oxide layer 2 a, which already represents a diffusion barrier for phosphorus, into an effective diffusion barrier for boron. The nitriding can be carried out using the following methods.

Gemäß einer ersten Variante kann eine flache Ionenimplantation von Stickstoff in die Oxidschicht 2a bzw. in die Silizium Scheibe 1 knapp unter die Oxidoberfläche ausgeführt werden. Der Dosisbereich für den Stickstoff liegt dabei vorzugsweise zwischen 1.1014 cm-2 und 1.1015 cm-2, wobei N+-Ionen eine Energie von 1 keV bis 20 keV und N2+-Ionen eine Energie von 1 keV bis 40 keV aufweisen. Zur eigentlichen Nitridierung der Oxidschicht 2a, bei der sich dann an der Grenzfläche eine Siliziumnitridschicht ausbildet, wird ein zusätzlicher Temperaturschritt, vorzugsweise bei einer Temperatur von 800ºC ausgeführt. Die Aktivierung des Nitrids kann jedoch auch statt im Rahmen eines eigenständigen Temperaturschritts zusammen mit dem Verfließen der später aufgetragenen BPSG-Glasschicht erfolgen. Gemäß einer zweiten Variante kann die Nitridierung der freiliegenden Oxidschicht 2a am Boden der Öffnung 4 mit Hilfe einer N2O oder NH3 Nachbehandlung in einem Temperaturbereich von 800 bis 1000ºC bei einer Zeitdauer von 1 bis 60 min ausgeführt werden. Als eine dritte Variante ist eine Nitridierung der Oxidschicht 2a mittels eines CVD-Verfahrens in einer stickstoffhaltigen Atmosphäre in einem Temperaturbereich von 300 bis 500ºC möglich. Eine vierte Variante stellt eine Nitridierung der Oxidschicht 2a mit Hilfe eines stickstoffhaltigen Plasmas dar. According to a first variant of a shallow ion implantation may be performed in the silicon wafer 1 just below the oxide surface of nitrogen in the oxide layer 2 a respectively. The dose range for the nitrogen is preferably between 1.10 14 cm -2 and 1.10 15 cm -2 , N + ions having an energy of 1 keV to 20 keV and N 2+ ions having an energy of 1 keV to 40 keV. For the actual nitridation of the oxide layer 2 a, in which a silicon nitride layer then forms at the interface, an additional temperature step is carried out, preferably at a temperature of 800 ° C. However, the nitride can also be activated together with the flowing of the BPSG glass layer applied later instead of in the course of an independent temperature step. According to a second variant, the nitriding of the exposed oxide layer 2 a at the bottom of the opening 4 can be carried out with the aid of an N 2 O or NH 3 aftertreatment in a temperature range from 800 to 1000 ° C. over a period of 1 to 60 minutes. As a third variant, a nitridation of the oxide layer 2 a by means of a CVD process in an atmosphere containing nitrogen in a temperature range of 300 to 500 ° C is possible. A fourth variant is nitriding the oxide layer 2 a with the help of a nitrogen-containing plasma.

Die gemäß einer der oben genannten vier Varianten nitridierte freiliegende Oxidschicht 2a im Öffnungsbereich 4 sorgt für eine effektive Diffusionssperre gegen Bor und Phosphor aus der nachfolgend aufgebrachten BPSG-Glasschicht zum Ausfüllen der Öffnung 4. Diese BPSG-Schicht, bei der der Bor- und Phosphorgehalt jeweils im Bereich von einigen Prozent liegt, wird zuerst auf der Oberfläche abgeschieden und anschließend dann auf eine Temperatur bis 900ºC aufgeheizt, so dass die BPSG- Glasschicht in den Öffnungsbereich 4 einfließt. Anschließend wird die BPSG-Glasschicht dann vorzugsweise mit Hilfe eines chemisch-mechanischen Polierverfahrens wieder bis auf das Niveau des Gate-Schichtstapels 3 abgetragen, so dass eine plane Oberfläche entsteht, wie sie in Fig. 1I gezeigt ist. Die BPSG-Glasschicht 8 füllt dann die Öffnung 4 vollständig auf. The exposed oxide layer 2 a nitrided in the opening area 4 according to one of the four variants mentioned above ensures an effective diffusion barrier against boron and phosphorus from the subsequently applied BPSG glass layer for filling the opening 4 . This BPSG layer, in which the boron and phosphorus content is in the range of a few percent, is first deposited on the surface and then heated to a temperature of up to 900 ° C., so that the BPSG glass layer flows into the opening area 4 . The BPSG glass layer is then removed again, preferably with the aid of a chemical-mechanical polishing process, down to the level of the gate layer stack 3 , so that a flat surface is produced, as shown in FIG. 1I. The BPSG glass layer 8 then completely fills the opening 4 .

Diese BPSG-Füllung 8 kann dann im weiteren Prozessverlauf durch eine sogenannte Bitleitung-Kontaktätzung in einem dafür vorgesehenen Bereich wieder geöffnet werden, wobei anschließend die Oxidschicht 2a am Boden des Kontaktlochbereich entfernt wird. Das so geöffnete Kontaktloch kann dann mit einem Metall oder Poly-Silizium aufgefüllt werden, um den Source/Drain-Bereich 7 des MOS-Transistors anzuschließen. This BPSG filling 8 can then be opened again in the further course of the process by so-called bit line contact etching in a region provided for this purpose, the oxide layer 2 a at the bottom of the contact hole region subsequently being removed. The contact hole opened in this way can then be filled with a metal or polysilicon in order to connect the source / drain region 7 of the MOS transistor.

Durch das erfindungsgemäße Verfahren wird gewährleistet, dass durch die für das BPSG-Glas erforderliche Diffusionssperre keine laterale Einengung der Öffnungsbereiche entsteht, da das dafür verwendete nitridierte Gateoxid ausschließlich im Bodenbereich erzeugt wird. The method according to the invention ensures that due to the diffusion barrier required for the BPSG glass there is no lateral narrowing of the opening areas because the nitrided gate oxide used for this only in Floor area is generated.

Anstelle der im dargestellten Prozessverlauf nach der Siliziumnitrid-Spacer Erzeugung erfolgten Nitridierung der Gate- Oxidschicht im Bodenbereich kann diese Nitridierung zu jedem beliebigen Zeitpunkt erfolgen, an dem diese Gate-Oxidschicht im Bodenbereich frei zugänglich ist. Instead of the process shown in the following Silicon nitride spacer generation, nitriding of the gate Oxide layer in the bottom area can cause this nitridation to anyone any time at which this gate oxide layer is freely accessible in the floor area.

Fig. 2 zeigt eine alternative Prozessfolge, bei der die Nitridierung bereits nach dem Aufbringen der Gate-Oxidschicht 2 vor dem Ausbilden des Gate-Stapels 3 erfolgt. Auch hierbei kann wiederum eine der vier oben dargestellten Varianten zur Nitridierung der Gate-Oxidschicht eingesetzt werden. Die übrigen Prozessschritte bei dem in Fig. 2 gezeigten Prozessablauf entsprechen dem Prozessablauf, wie er anhand von Fig. 1 erläutert wurde. FIG. 2 shows an alternative process sequence in which the nitriding takes place already after the application of the gate oxide layer 2 before the gate stack 3 is formed. Again, one of the four variants shown above can be used for nitriding the gate oxide layer. The remaining process steps in the process flow shown in FIG. 2 correspond to the process flow as was explained with reference to FIG. 1.

Die Nitridierung kann alternativ aber z. B. auch nach dem in Fig. 1E gezeigten Prozessstadium erfolgen. Vorteilhaft an einer erst nach der Erzeugung des Gateelektroden-Stapels durchgeführten Nitridierung ist dabei, dass die Nitridierung dann ausschließlich in elektrisch unkritischen Gebieten erfolgt, wodurch vermieden wird, dass die Nitridierung Auswirkung auf die Ladungsträgerbeweglichkeit im Kanal des MOS-Transistors hat. The nitriding can alternatively, for. B. also after the process stage shown in Fig. 1E. An advantage of a nitridation carried out only after the generation of the gate electrode stack is that the nitridation then takes place exclusively in electrically non-critical areas, as a result of which it is avoided that the nitridation has an effect on the mobility of the charge carriers in the channel of the MOS transistor.

Neben den dargestellten Prozessabläufen kann die Erfindung in jeder bekannten Prozessfolge eingesetzt werden, bei der eine BPSG-Glasverfüllung von Öffnungen durchgeführt wird und verhindert werden soll, dass Bor und Phosphor aus dieser BPSG- Schicht in die darunter liegende Halbleiterschicht eindiffundiert. Durch die vor der BPSG-Schicht aufgebrachte nitridierte Oxidschicht wird eine zuverlässige Diffusionsbarriere hergestellt, wobei die Oxidschicht so ausgebildet werden kann, dass eine laterale Einschnürung der Öffnungen verhindert wird. In addition to the process flows shown, the invention can be found in any known process sequence are used, in which one BPSG glass backfilling of openings is carried out and should be prevented that boron and phosphorus from this BPSG Layer in the underlying semiconductor layer diffused. Through the applied in front of the BPSG layer nitrided oxide layer becomes a reliable diffusion barrier produced, wherein the oxide layer can be formed that prevents a lateral constriction of the openings becomes.

Die in der vorstehenden Beschreibung, den Zeichnungen und den Ansprüchen offenbarten Merkmale der Erfindung können sowohl einzeln als auch in beliebiger Kombination für die Verwirklichung der Erfindung in ihren verschiedenen Ausgestaltungen von Bedeutung sein. The in the above description, the drawings and the Features of the invention disclosed in claims can be both individually as well as in any combination for the Realization of the invention in its various configurations to be of importance.

Claims (11)

1. Verfahren zum Verfüllen von Öffnungen in einer Gate- Elektrodenschicht auf einer Halbleiterscheibe mit den Verfahrensschritten:
Aufwachsen einer Gate-Oxidschicht auf der Halbleiterscheibe;
Erzeugen einer Gate-Elektrodenschicht auf der Gate-Oxidschicht;
Definition von Öffnungsbereichen;
Ätzung der Gate-Elektrodenschicht bis zur Gate-Oxidschicht in den festgelegten Öffnungsbereichen;
Nitridieren der Gate-Oxidschicht in freigelegten Öffnungsbereichen;
Aufbringen einer BPSG-Schicht; und
thermisches Verfließen der BPSG-Schicht zur Auffüllung der freigelegten Öffnungsbereiche. 1. Method for filling openings in a gate electrode layer on a semiconductor wafer with the method steps:
Growing a gate oxide layer on the semiconductor wafer;
Creating a gate electrode layer on the gate oxide layer;
Definition of opening areas;
Etching the gate electrode layer to the gate oxide layer in the defined opening areas;
Nitriding the gate oxide layer in exposed opening areas;
Applying a BPSG layer; and
thermal flow of the BPSG layer to fill up the exposed opening areas. 2. Verfahren zum Verfüllen von Öffnungen in einer Gate- Elektrodenschicht auf einer Halbleiterscheibe mit den Verfahrensschritten:
Aufwachsen einer Gate-Oxidschicht auf der Halbleiterscheibe;
Nitridieren der Gate-Oxidschicht;
Erzeugen einer Gate-Elektrodenschicht auf der Gate-Oxidschicht;
Definition von Öffnungsbereichen;
Ätzung der Gate-Elektrodenschicht bis zur Gate-Oxidschicht in den festgelegten Öffnungsbereichen;
Aufbringen einer BPSG-Schicht; und
thermisches Verfließen der BPSG-Schicht zur Auffüllung der freigelegten Öffnungsbereiche. 2. Method for filling openings in a gate electrode layer on a semiconductor wafer with the method steps:
Growing a gate oxide layer on the semiconductor wafer;
Nitriding the gate oxide layer;
Creating a gate electrode layer on the gate oxide layer;
Definition of opening areas;
Etching the gate electrode layer to the gate oxide layer in the defined opening areas;
Applying a BPSG layer; and
thermal flow of the BPSG layer to fill up the exposed opening areas. 3. Verfahren nach Anspruch 1 oder 2, wobei nach dem Freilegen der Öffnungsbereiche thermisch eine zusätzliche Oxidschicht erzeugt wird, die in einem weiteren Verfahrensschritt nitridiert wird. 3. The method according to claim 1 or 2, wherein according to the Exposing the opening areas thermally an additional Oxide layer is generated in a further process step is nitrided. 4. Verfahren nach einem der Ansprüche 1 bis 3, wobei wenigstens ein Öffnungsbereich ein Source/Drain-Bereich ist, in dem freigelegten Source/Drain-Bereich Seitenwandspacer erzeugt werden, und eine Source/Drain-Dotierung in der Halbleiterscheibe über die Oxidschicht in dem freigelegten Source/Drain-Bereich erfolgt. 4. The method according to any one of claims 1 to 3, wherein at least one opening area is a source / drain area, in the exposed source / drain area sidewall spacer are generated, and a source / drain doping in the semiconductor wafer via the Oxide layer takes place in the exposed source / drain region. 5. Verfahren nach Anspruch 4, wobei die Erzeugung von Seitenwandspacern durch Abscheidung einer Si3N4-Schicht und anschließenden anisotropen Rückätzung der Si3N4-Schicht mit Ätzstopp auf der Oxidschicht erfolgt. 5. The method according to claim 4, wherein the generation of sidewall spacers is carried out by depositing an Si 3 N 4 layer and subsequent anisotropic etching back of the Si 3 N 4 layer with an etch stop on the oxide layer. 6. Verfahren nach Anspruch 4 oder 5, die freigelegte Oxidschicht in dem Öffnungsbereich eine Dicke von 1 nm bis 6 nm aufweist. 6. The method according to claim 4 or 5, the exposed Oxide layer in the opening area a thickness of 1 nm to 6 nm having. 7. Verfahren nach einem der Ansprüche 1 bis 6, wobei die BPSG-Füllung lokal in einem in der Halbleiterscheibe ausgebildeten Source/Drain-Bereich wieder geöffnet wird, um eine Kontaktloch auszubilden, die Oxidschicht am Boden des Kontaktloch entfernt wird, und das Kontaktloch mit einem Metall oder Poly-Silizium aufgefüllt wird, um den Source/Drain-Bereich anzuschließen. 7. The method according to any one of claims 1 to 6, wherein the BPSG filling locally in one in the semiconductor wafer trained source / drain area is opened again to a To form a contact hole, the oxide layer at the bottom of the contact hole is removed, and the contact hole with a metal or polysilicon is filled to connect the source / drain region. 8. Verfahren nach einem der Ansprüche 1 bis 7, wobei die Nitridierung der Oxidschicht mittels einer flachen Ionenimplantation von Stickstoff in einem Dosisbereich zwischen 1E14 cm-2 und 1E15 cm-2 bei einer Energie zwischen 1 keV und 40 keV und einer anschließenden thermischen Aktivierung erfolgt. 8. The method according to any one of claims 1 to 7, wherein the nitriding of the oxide layer by means of a flat ion implantation of nitrogen in a dose range between 1E14 cm -2 and 1E15 cm -2 at an energy between 1 keV and 40 keV and a subsequent thermal activation , 9. Verfahren nach einem der Ansprüche 1 bis 7, wobei die Nitridierung der Oxidschicht mittels einer N2O- oder NH3- Nachbehandlung in einem Temperaturbereich von 800°C bis 1000°C mit einer Dauer von 1 bis 60 min erfolgt. 9. The method according to any one of claims 1 to 7, wherein the nitriding of the oxide layer by means of an N 2 O or NH 3 aftertreatment takes place in a temperature range from 800 ° C to 1000 ° C with a duration of 1 to 60 min. 10. Verfahren nach einem der Ansprüche 1 bis 7, wobei die Nitridierung der Oxidschicht mittels eines CVD-Verfahrens in stickstoffhaltiger Atmosphäre in einem Temperaturbereich von 300°C bis 500°C erfolgt. 10. The method according to any one of claims 1 to 7, wherein the nitriding of the oxide layer is carried out by means of a CVD process in a nitrogen-containing atmosphere in a temperature range from 300 ° C to 500 ° C. 11. Verfahren nach einem der Ansprüche 1 bis 7, wobei die Nitridierung der Oxidschicht mittels eines stickstoffhaltigen Plasmas erfolgt. 11. The method according to any one of claims 1 to 7, wherein the Nitriding the oxide layer using a nitrogenous one Plasma occurs.
DE2001153200 2001-10-27 2001-10-27 Process for BPSG glass filling of openings in gate electrode layers Expired - Fee Related DE10153200B4 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE2001153200 DE10153200B4 (en) 2001-10-27 2001-10-27 Process for BPSG glass filling of openings in gate electrode layers

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE2001153200 DE10153200B4 (en) 2001-10-27 2001-10-27 Process for BPSG glass filling of openings in gate electrode layers

Publications (2)

Publication Number Publication Date
DE10153200A1 true DE10153200A1 (en) 2003-05-15
DE10153200B4 DE10153200B4 (en) 2005-08-04

Family

ID=7704008

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2001153200 Expired - Fee Related DE10153200B4 (en) 2001-10-27 2001-10-27 Process for BPSG glass filling of openings in gate electrode layers

Country Status (1)

Country Link
DE (1) DE10153200B4 (en)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10010286A1 (en) * 2000-02-25 2001-09-13 Infineon Technologies Ag Method for filling depressions in a surface of a semiconductor structure and a semiconductor structure filled in this way

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10010286A1 (en) * 2000-02-25 2001-09-13 Infineon Technologies Ag Method for filling depressions in a surface of a semiconductor structure and a semiconductor structure filled in this way

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Widmann, Madu, Fridrid Technologie hoch mt. Schalt., 2. Aufl., Springer, S. 70 *

Also Published As

Publication number Publication date
DE10153200B4 (en) 2005-08-04

Similar Documents

Publication Publication Date Title
DE10323013B4 (en) Method for producing a semiconductor device with PMOS and NMOS transistor
DE60312467T2 (en) DEVICE FOR PREVENTING SIDE OXIDATION IN A TRANSISTOR USING AN ULTRA-TIGHT OXYGEN DIFFUSION BARRIER
DE102008011814B4 (en) CMOS device with buried insulating layer and deformed channel regions and method for producing the same
DE69835203T2 (en) MANUFACTURING METHOD FOR NMOS AND PMOS COMPONENTS WITH REDUCED MASKING STEPS
DE102008046400B4 (en) A method of fabricating a CMOS device comprising MOS transistors having depressed drain and source regions and a Si / Ge material in the drain and source regions of the PMOS transistor
DE10201864B4 (en) CMOS semiconductor device and method of making the same
DE10255849B4 (en) Improved drain / source extension structure of a field effect transistor with high permittivity doped sidewall spacers and method of making the same
DE102005024798B4 (en) A method of fabricating a semiconductor device having different gate dielectric layers
DE102008054075B4 (en) Semiconductor device having a lowered drain and source region in conjunction with a method of complex silicide fabrication in transistors
DE10355575B4 (en) A method of making sidewall spacers for a circuit element by increasing etch selectivity
DE3932621A1 (en) Semiconductor component with gate electrode - buried in groove of substrate element zone, with two=part source and drain zones
DE102008049725B4 (en) CMOS device with NMOS transistors and PMOS transistors with stronger strain-inducing sources and metal silicide regions in close proximity and method of manufacturing the device
DE19516339A1 (en) Method of manufacturing semiconductor device having low-resistance gate electrode
DE112008002270T5 (en) MOS structures with a lower contact resistance and method for their production
DE19615692C2 (en) Semiconductor device and manufacturing method of a semiconductor device
DE10229653A1 (en) Semiconductor device and method for its manufacture
DE19535629C1 (en) Integrated CMOS switch prodn. eliminating lateral dopant diffusion between gate electrodes
DE102007001134A1 (en) Semiconductor component e.g. n-type metal oxide semiconductor, has substrate with active region, and charge producing layer is formed along boundary surface between active region and gate dielectric layer on substrate
DE102006030264A1 (en) Semiconductor component for producing integrated circuits and transistors with deformed channel area, has crystalline semiconductor area, gate electrode, which is formed in crystalline semiconductor area with channel area
DE19638793C2 (en) Method of manufacturing MOS transistors
DE19502392A1 (en) FET mfg. method
DE10240422B4 (en) A method of manufacturing a semiconductor element having a metal-silicide enlarged conduction structure
DE102008011928B4 (en) A method of fabricating a semiconductor device using a lesser thickness etch stop layer for patterning a dielectric material
DE19823133A1 (en) Multiple voltage MOS transistor production for sub-micron applications requiring selection between two or more voltages
DE10153200B4 (en) Process for BPSG glass filling of openings in gate electrode layers

Legal Events

Date Code Title Description
ON Later submitted papers
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee