DE10151628A1 - Improving the conformability of a layer of an antireflection coating and for forming a first metal layer comprises preparing a substrate with a dielectric layer formed on the substrate surface, and further processing - Google Patents

Improving the conformability of a layer of an antireflection coating and for forming a first metal layer comprises preparing a substrate with a dielectric layer formed on the substrate surface, and further processing

Info

Publication number
DE10151628A1
DE10151628A1 DE10151628A DE10151628A DE10151628A1 DE 10151628 A1 DE10151628 A1 DE 10151628A1 DE 10151628 A DE10151628 A DE 10151628A DE 10151628 A DE10151628 A DE 10151628A DE 10151628 A1 DE10151628 A1 DE 10151628A1
Authority
DE
Germany
Prior art keywords
arc
substrate
coating
layer
dielectric layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE10151628A
Other languages
German (de)
Other versions
DE10151628C2 (en
Inventor
Yi-Haur Ding
Sheng-Fen Chiu
Chi-Long Chung
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Promos Technologies Inc
Original Assignee
Promos Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Promos Technologies Inc filed Critical Promos Technologies Inc
Priority to DE10151628A priority Critical patent/DE10151628C2/en
Publication of DE10151628A1 publication Critical patent/DE10151628A1/en
Application granted granted Critical
Publication of DE10151628C2 publication Critical patent/DE10151628C2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76808—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving intermediate temporary filling with material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H01L21/0276—Photolithographic processes using an anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment

Abstract

Improving the conformability of a layer of an antireflection coating and for forming a first metal layer comprises preparing a substrate with a dielectric layer formed on the substrate surface and openings formed in the dielectric layer; depositing a first antireflection layer on the dielectric layer; baking the first antireflection layer; reducing the thickness of the antireflection layer; depositing a second antireflection layer on the dielectric layer; and baking the second antireflection layer. Independent claims are also included for alternative methods for improving the conformability of a layer of an antireflection coating and for forming a first metal layer. Preferred Features: The substrate is provided with a semiconductor element on one active surface region of the substrate. The semiconductor element comprises a dynamic DRAM.

Description

HINTERGRUND DER ERFINDUNGBACKGROUND OF THE INVENTION (1) Gebiet der Erfindung(1) Field of the Invention

Die Erfindung betrifft die Herstellung integrierter Schaltungselemente und betrifft insbesondere ein Verfahren zur Erzeugung einer verbesserten antireflektierenden Beschichtung und damit verbesserte Kontaktanschlüsse für Sub-Mikrometerbauelemente. The invention relates to the manufacture of integrated circuit elements and relates in particular a method for producing an improved anti-reflective Coating and thus improved contact connections for sub-micrometer components.

(2) Beschreibung des Stands der Technik(2) Description of the Prior Art

Die ständige Verringerung der Abmessungen von Halbleiterelementen bringt strengere Anforderungen für die Erzeugung von Sub-Mikrometeröffnungen mit sich, die zur Erzeugung von Kontaktanschlüssen zu den Elementen verwendet werden. Typischerweise wird eine Fotolackschicht für die Strukturierung und Ätzung der Schichten aus Dielektrikum verwendet, in denen die Kontaktanschlüsse geschaffen werden. Das Anwenden fotolithografischer Verfahren beinhaltet das Reproduzieren eines Bildes, das in einer optischen Maske enthalten ist, in einer Fotolackschicht, die über der Oberfläche beispielsweise einer Dielektrikumsschicht abgeschieden ist. Die optische Maske ist zwischen einer Strahlungsenergiequelle und der Fotolackschicht angeordnet. Das Bild, das in oder über der Oberfläche der optischen Maske enthalten ist, wird auf die darunterliegende Fotolackschicht durch Belichten der Fotolackschicht durch die optische Maske übertragen. Das Muster, das über bzw. in der Oberfläche der optischen Maske enthalten ist, kann lichtdurchlässig sein, wobei ein undurchlässiger Hintergrund vorhanden ist, oder kann umgekehrt ein undurchlässiges Muster sein, das von einem transparenten Hintergrund umgeben ist. Durch Kombinieren der Lichttransmissionseigenschaften der optischen Maske mit Positiv- oder Negativ-Reaktionseigenschaften der Fotolackschicht wird die Fotolackschicht durch die fotolithografische Belichtung in eine leicht entfernbare Substanz umgewandelt, wodurch das in der Oberfläche der optischen Maske enthaltene Muster in der Fotolackschicht reproduziert wird. The constant reduction in the size of semiconductor elements brings stricter Requirements for the creation of sub-micrometer openings with it Generation of contact connections to the elements can be used. typically, becomes a photoresist layer for structuring and etching the layers Dielectric used in which the contact connections are created. Applying photolithographic process involves reproducing an image in a optical mask is contained in a photoresist layer that is above the surface for example, a dielectric layer is deposited. The optical mask is arranged between a radiation energy source and the photoresist layer. The picture that contained in or above the surface of the optical mask is applied to the underlying photoresist layer by exposing the photoresist layer through the optical mask transfer. The pattern contained above or in the surface of the optical mask can be translucent with an opaque background, or, conversely, can be an opaque pattern that is transparent Background is surrounded. By combining the light transmission properties of the optical mask with positive or negative reaction properties of the photoresist layer the photoresist layer is easily removed by the photolithographic exposure Substance converted, causing the contained in the surface of the optical mask Pattern is reproduced in the photoresist layer.

Selbstverständlich muss das Muster aus Öffnungen und Gräben, das in der Fotolackschicht erzeugt wird, sehr speziellen Entwurfsanforderungen genügen, um beispielsweise geeignet funktionierende Verbindungsleitungen oder Verbindungsöffnungen bzw. Durchgangsöffnungen zu schaffen. Die zuletzt genannte Anforderung führt zu der Erfordernis, dass die Belichtung der Fotolackschicht einheitlich sein muss und in diese mit gleicher Energie über die Höhe der Fotolackschicht hinweg eindringen muss. Die Gleichförmigkeit des Lichteinfalls in und durch die Fotolackschicht hindurch erlaubt keine willkürliche Reflexion des Lichtes, da eine derartige willkürliche Reflexion des Lichtes zu einer willkürlichen Verteilung der Lichtenergie durch das Belichtungsgebiet hinweg entlang des Weges der Belichtung beiträgt. Ein in eine Fotolackschicht eindringendes Licht wird reflektiert, wenn dieses Licht durch die Fotolackschicht hindurchläuft und nach dem Eindringen auf eine Oberfläche trifft, die das Licht ungefähr in die gleiche Richtung der Lichtenergiequelle zurückreflektiert. Diese ungefähre Richtung der Lichtreflexion wird unter anderem durch die Ebenheit oder Topografie der reflektierenden Oberfläche und durch das Material, das in der reflektierenden Oberfläche enthalten ist, beeinflusst. Weiterhin trägt zu dem negativen Einfluss, den das reflektierte Licht auf die Belichtungsqualität ausübt, die Tatsache bei, dass beim Durchlaufen einer Fotolackschicht die Lichtenergie absorbiert wird, wodurch die Konzentration oder Dichte des reflektierten Lichtes von der Höhe bzw. Dicke der Fotolackschicht abhängt und eine Wirkung in Abhängigkeit der Höhe der Fotolackschicht ausübt, die mit der Tiefe innerhalb der Fotolackschicht variiert. Um derartige Komplikationen zu vermeiden, besteht ein herkömmliches Verfahren darin, sicherzustellen, dass wenig oder kein Licht von einer darunterliegenden Oberfläche reflektiert wird; dies wird erreicht, indem für die darunterliegende Oberfläche ein Material verwendet wird, das Licht nicht reflektiert und im Allgemeinen als eine Schicht antireflektierender Beschichtung oder ARC bezeichnet wird. Die besten Ergebnisse zur Unterdrückung der Reflexion von Fotoenergie wird erhalten, indem organische Materialien für die ARC-Schicht verwendet werden; Beispiele für Materialien, die ebenso für antireflektierende Beschichtungen verwendbar sind, schließen mit ein: Aluminium, Silicium, Titan, Zirkonium, Hafnium, Chrom und dergleichen. Die Dicke einer antireflektierenden Beschichtung ist häufig nicht kritisch und kann im Bereich liegen zwischen ungefähr 50 und 2500 Ångström. Zusätzlich kann eine antireflektierende Beschichtung als eine Ätzstoppschicht verwendet werden. Of course, the pattern of openings and trenches in the Photoresist layer is generated, meet very special design requirements for example, suitably functioning connecting lines or connecting openings or To create through openings. The latter requirement leads to the Requirement that the exposure of the photoresist layer must be uniform and in this same energy must penetrate across the height of the photoresist layer. The Uniformity of light incidence in and through the photoresist layer allowed no arbitrary reflection of the light, since such an arbitrary reflection of the light to an arbitrary distribution of light energy across the exposure area contributes along the path of exposure. A penetrating into a layer of photoresist Light is reflected when this light passes through the photoresist layer and after penetrating a surface that hits the light roughly in the same direction reflected back from the light energy source. This approximate direction of light reflection is partly due to the flatness or topography of the reflective surface and influenced by the material contained in the reflective surface. It also contributes to the negative influence that the reflected light has on the Exposure quality exerts the fact that when passing through a photoresist layer the Light energy is absorbed, reducing the concentration or density of the reflected Light depends on the height or thickness of the photoresist layer and an effect in Depends on the height of the photoresist layer, which is related to the depth within the Photoresist layer varies. To avoid such complications, there is a traditional method in ensuring that little or no light from one underlying surface is reflected; this is accomplished by for the underlying A surface is used that does not reflect light and in general is referred to as a layer of anti-reflective coating or ARC. The best Results for suppressing the reflection of photo energy are obtained by organic materials are used for the ARC layer; Examples of materials, which can also be used for anti-reflective coatings include: Aluminum, silicon, titanium, zirconium, hafnium, chromium and the like. The thickness of one anti-reflective coating is often not critical and can be in the range between approximately 50 and 2500 angstroms. In addition, an anti-reflective Coating can be used as an etch stop layer.

In einem konventionellen Prozessablauf wird eine ARC-Schicht über einer Trägeroberfläche abgeschieden, und anschließend wird der ein Muster aus Gräben oder Öffnungen gebildet. Es wird ein Metall über den hergestellten Öffnungen abgeschieden und weiter verarbeitet, um Verbindungsleitungen oder Kontaktanschlüsse oder Kontaktdurchgangsöffnungen zu schaffen. Für viele Kontaktanschlüsse, die geschaffen werden, um Elemente zu verbinden, wird Polysilicium als das bevorzugte Material für die Kontaktanschlüsse verwendet. Für derartige Anwendungen ergeben sich keine Probleme bei der Abscheidung einer ARC-Schicht. Die Erfindung richtet sich an Probleme, die bei der Erzeugung von Kontaktanschlüssen mit kleinen kritischen Dimensionen entstehen, wobei bei Anwendung herkömmlicher Prozesse Schichten aus ARC-Material innerhalb von Kontaktöffnungen zurückbleiben, woraus nicht perfekte Kontaktöffnungen resultieren. In a conventional process flow, an ARC layer is placed over one Carrier surface deposited, and then the is a pattern of trenches or openings educated. A metal is deposited over the openings made and further processed to connecting lines or contact connections or To create contact openings. For many contact connections that are created to Connecting elements is considered the preferred material for the polysilicon Contact connections used. There are no problems with such applications Deposition of an ARC layer. The invention addresses problems that arise in the Generation of contact connections with small critical dimensions, where using conventional processes layers of ARC material within Contact openings remain, which results in imperfect contact openings.

US 5,883,006 (lba) offenbart einen Prozess zur Erzeugung von Öffnungen unter Verwendung einer BARL und Fotolack von Shipply. US 5,883,006 (lba) discloses a process for creating openings below Using a BARL and photo paint from Shipply.

US 6,090,674 (Hsieh et al.) zeigt ein Verfahren zum Bilden einer Öffnung unter Verwendung einer antireflektierenden Beschichtung. US 6,090,674 (Hsieh et al.) Shows a method of forming an opening under Use of an anti-reflective coating.

US 6,001,541 (lyer) zeigt ein Verfahren zum Bilden von Kontaktöffnungen mit einer antireflektierenden Beschichtung. US 6,001,541 (lyer) shows a method for forming contact openings with a anti-reflective coating.

ÜBERBLICK ÜBER DIE ERFINDUNGOVERVIEW OF THE INVENTION

Es ist eine wesentliche Aufgabe der Erfindung, die Gleichmäßigkeit der Dicke einer Schicht einer antireflektierenden Beschichtung zu verbessern, die für die Erzeugung von Kontaktöffnungen verwendet wird. It is an essential object of the invention to ensure uniformity in thickness Improve layer of an anti-reflective coating that is used for the generation of Contact openings is used.

Eine weitere erfindungsgemäße Aufgabe ist es, eine Schicht einer antireflektierenden Beschichtung zu schaffen, die gleichmäßig ist, die keine irregulären Effekte im Querschnitt zeigt, etwa eine Hohl-Form oder "Ohren-Effekte". Another object of the invention is a layer of an anti-reflective To create coating that is even, that has no irregular effects in the Cross section shows, such as a hollow shape or "ear effects".

Eine noch weitere erfindungsgemäße Aufgabe ist es, eine Schicht aus antireflektierender Beschichtung mit gleichförmiger Dicke über einer tragenden Oberfläche zu schaffen. Yet another object of the invention is to make a layer create an anti-reflective coating with a uniform thickness over a supporting surface.

Eine noch weitere erfindungsgemäße Aufgabe ist es, eine Schicht aus antireflektierender Beschichtung mit reduzierter Dicke über einer tragenden Oberfläche zu schaffen. Yet another object of the invention is to make a layer to create an anti-reflective coating with reduced thickness over a load-bearing surface.

Aufgabengemäß wird durch die Erfindung ein neuer Prozessablauf bereitgestellt für die Erzeugung einer ARC-Schicht. Es wird eine erste ARC-Schicht über einer tragenden Oberfläche abgeschieden, eine ganzflächige Ätzung wird an der Oberfläche der ersten ARC-Schicht durchgeführt, wobei Öffnungen, die in der tragenden Oberfläche geschaffen worden sind, im Wesentlichen mit ARC-Material gefüllt zurückbleiben. Anschließend wird eine zweite ARC-Schicht über der Oberfläche der geätzten ersten ARC-Schicht aufgebracht, wobei diese zweite ARC-Schicht eine ARC-Schicht bereitstellt, die eine gleichförmige Dicke über der tragenden Oberfläche zeigt. Es können Ausbackschritte auf jede der Schichten aus ARC angewendet werden, nachdem diese Schichten abgeschieden worden sind, oder nachdem die erste ARC-Schicht geätzt worden ist. According to the task, the invention provides a new process flow for the Creation of an ARC layer. There will be a first ARC layer over a load-bearing one Surface deposited, a whole-surface etching is on the surface of the first ARC layer performed, with openings made in the supporting surface have been created, remain essentially filled with ARC material. Subsequently becomes a second ARC layer over the surface of the etched first ARC layer applied, wherein this second ARC layer provides an ARC layer that a shows uniform thickness over the bearing surface. There can be baking steps be applied to each of the layers from ARC after these layers have been deposited, or after the first ARC layer has been etched.

KURZE BESCHREIBUNG DER ZEICHNUNGENBRIEF DESCRIPTION OF THE DRAWINGS

Fig. 1 zeigt einen Querschnitt in einer X-Richtung von herkömmlichen Kontaktanschlüssen, die zu einem Substrat, zu einer Source und zu der Oberfläche einer Gate-Elektrode hin gebildet sind. Fig. 1 shows a cross section in an X direction by conventional contact terminals formed on a substrate to a source and to the surface of a gate electrode.

Fig. 2 zeigt einen Querschnitt in einer Y-Richtung eines herkömmlichen Kontaktanschlusses, der zu einem Substrat hin ausgebildet ist. Fig. 2 shows a cross section in a Y direction of a conventional contact terminal which is formed towards a substrate.

Fig. 3 zeigt einen Querschnitt in einer Y-Richtung eines Kontaktanschlusses, der zu einem Substrat hin ausgebildet ist, wobei das erfindungsgemäße Verfahren verwendet ist. Fig. 3 shows a cross section in a Y-direction of a contact terminal which is formed toward a substrate, wherein the inventive method is used.

Fig. 4 und 5 zeigen Prozessabläufe der Erfindung. FIGS. 4 and 5 show processes of the invention.

BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSFORMENDESCRIPTION OF THE PREFERRED EMBODIMENTS

Die Anforderungen bei der Bauelementeerzeugung in der gegenwärtigen Ära von Elementen mit Bauteilabmessungen im Sub-Mikrometerbereich lassen es hinsichtlich der Bauteilleistungsfähigkeit und der Bauteilzuverlässigkeit wünschenswert erscheinen, Kontaktanschlüsse aus anderen Materialien als Polysilicium herzustellen. Bauteilkontaktpunkte können unterschieden werden in Kontaktanschlüsse, die die Oberfläche der Gate-Elektrode kontaktieren (CG-Anschlüsse), Kontaktanschlüsse, die die Source der Gate-Elektrode kontaktieren (CS-Anschlüsse) und Kontaktanschlüsse, die die Oberfläche des Substrats kontaktieren (CB-Anschlüsse). Ältere Technologien verwenden Anschlüsse aus Polysilicium für den CB-Anschluss und Anschlüsse aus Wolfram (W) für die CS- und CG-Anschlüsse. Da diese Anschlüsse vor der Beschichtung mit einer ARC- Schicht erzeugt worden sind, kann kein ARC-Material in die Anschlussöffnungen eindringen. The requirements for device production in the current era of Elements with component dimensions in the sub-micrometer range leave it in terms of Component performance and component reliability appear desirable Make contact connections from materials other than polysilicon. Component contact points can be differentiated into contact connections that cover the surface of the Contact gate electrode (CG connectors), contact connectors that are the source of the Contact the gate electrode (CS connections) and contact connections that the Contact the surface of the substrate (CB connections). Use older technologies Polysilicon connectors for the CB connector and tungsten (W) connectors for the CS and CG connectors. Since these connections are coated with an ARC ARC material cannot be inserted into the connection openings penetration.

Die CG-, CS- und CB-Kontaktanschlüsse stellen den elektrischen Kontakt mit Elementen konventioneller dynamischer Direktzugriffsspeicher-(DRAM) Elementen her, etwa mit Bit- und Word-Leitungen, die ein Teil eines DRAM-Elements sind. Die funktionellen und strukturellen Details dieser DRAM-Elemente sind für die Erfindung nicht von Bedeutung und werden daher nicht weiter erläutert. The CG, CS and CB contact connections provide the electrical contact Conventional dynamic random access memory (DRAM) elements, e.g. with bit and word lines that are part of a DRAM element. The functional and structural details of these DRAM elements are not relevant to the invention Meaning and are therefore not explained further.

Die Erfindung richtet sich an die zuvor aufgezeigten Probleme des Erzeugens einer gleichförmigen Schichtdicke der ARC über einer tragenden Oberfläche, derart, dass diese ARC-Schicht erfolgreich für die Erzeugung von Strukturelementen, etwa von Öffnungen und Gräben, in einer Fotolackschicht, die über der Oberfläche der ARC-Schicht abgeschieden ist, angewendet werden kann. The invention addresses the problems of generating a previously indicated uniform layer thickness of the ARC over a supporting surface, such that this ARC layer successfully for the generation of structural elements, such as Openings and trenches, in a layer of photoresist, over the surface of the ARC layer is deposited, can be applied.

Ein wichtiger Punkt bei der Erzeugung einer ARC-Schicht besteht darin, dass die Schicht eine gleichförmige Dicke über der tragenden Oberfläche aufweisen muss, d. h., die Dicke der ARC-Schicht darf nicht von dem Muster und der Topografie abhängen, die auf der tragenden Oberfläche erzeugt worden ist. Die Herstellung einer ARC-Schicht muss daher der Löcher-Dichte in der tragenden Oberfläche Rechnung tragen. In Oberflächenbereichen der tragenden Oberfläche, die eine hohe Kontaktdichte und damit eine hohe Dichte an Öffnungen in der Oberfläche aufweisen, dringt die ARC-Schicht in dieses dichte Muster aus Kontaktöffnungen mit einer höheren Rate ein, als in einem Oberflächenbereich, in dem die Kontaktöffnungen weniger dicht liegen. Dies führt letztlich zu einer ARC-Schicht, die über dem Oberflächenbereich der tragenden Oberfläche, der eine dichte Konzentration an Kontaktöffnungen aufweist, dünner ist und die relativ dicker über einem Oberflächenbereich ist, der ein weniger dichtes Muster aus Kontaktöffnungen aufweist. In der konventionellen Technologie führt dies zu keinem Problem, da alle Kontaktöffnungen (d. h. die CB-, CS- und CG-Anschlüsse) mit Polysilicium gefüllt sind und damit die abgeschiedene ARC-Schicht mit einer gleich großen Rate über die Oberfläche des Wafers hinweg absorbieren. Es hat sich herausgestellt, dass bei Verwendung der momentanen Bearbeitungsverfahren die Dicke der ARC-Schicht zwischen ungefähr 75 und 85 nm in dem Oberflächenbereich liegt, in dem die Arrays erzeugt werden (hohe Dichte an Kontaktöffnungen), und zwischen ungefähr 110 und 125 nm in dem Randoberflächenbereich, in dem CS- und CG-Kontaktanschlüsse geschaffen werden (geringe Dichte an Kontaktöffnungen). Es wurde ein flacher Oberflächenbereich unter diesen Bedingungen gemessen und dieser zeigte eine Dicke von mehr als 125 nm. Diese Zahlen gelten für die Abscheidung einer ARC-Schicht mit einer Soll-Dicke der Abscheidung von ungefähr 135 nm. Daraus folgt, dass der Prozess zum Erzeugen von Öffnungen in einer darüberliegenden Materialschicht, etwa einer Fotolackschicht, ein relativ kleines Prozessfenster aufweist, da diese Schicht nunmehr erfolgreich entwickelt werden muss, wobei dann die ARC-Schicht eine große Schwankung in der Dicke aufweist. Ein kleines Prozessfenster ist immer ein Nachteil bei der Halbleiterherstellung, da dies extreme Maßnahmen zur Steuerung der Prozessschritte verlangt. Dies macht dann die Steuerung der kritischen Dimension (CD) der erzeugten Öffnungen abhängig von dem Maß an Kontrolle, die während des Ätzvorgangs für die Erzeugung der Öffnungen ausgeführt wird. An important point in the creation of an ARC layer is that the Layer must have a uniform thickness over the supporting surface, d. H., the thickness of the ARC layer must not depend on the pattern and the topography has been created on the supporting surface. The creation of an ARC layer must therefore take into account the density of holes in the supporting surface. In Surface areas of the supporting surface that have a high contact density and thus a have high density of openings in the surface, penetrates the ARC layer this dense pattern of contact openings at a higher rate than in one Surface area in which the contact openings are less dense. This ultimately leads to an ARC layer, which over the surface area of the supporting surface, the has a dense concentration of contact openings, is thinner and relatively thicker is over a surface area that is a less dense pattern Has contact openings. In conventional technology, this does not lead to any problem as all Contact openings (i.e. the CB, CS and CG connections) are filled with polysilicon and thus the deposited ARC layer at an equal rate over the Absorb the surface of the wafer. It has been found that when in use the current machining process the thickness of the ARC layer is between approximately 75 and 85 nm lies in the surface area in which the arrays are created (high Density of contact openings), and between approximately 110 and 125 nm in the Edge surface area in which CS and CG contact connections are created (low Density of contact openings). There was a flat surface area under them Conditions measured and this showed a thickness of more than 125 nm. This Numbers apply to the deposition of an ARC layer with a target thickness of the deposition of approximately 135 nm. It follows that the process of creating openings in an overlying layer of material, such as a photoresist layer, is a relatively small one Process window, since this layer must now be successfully developed, the ARC layer then has a large variation in thickness. A small Process windows is always a disadvantage in semiconductor manufacturing as this is extreme Measures to control the process steps are required. This then does that Control of the critical dimension (CD) of the openings created depending on the degree Control carried out during the etching for the creation of the openings becomes.

Die Erfindung betrifft die Erzeugung einer ARC-Schicht, die für die Schaffung einer ersten Schicht aus Metall (M0), die über der ARC-Schicht liegt, verwendet wird. Insbesondere richtet sich die Erfindung an die Probleme:

  • - Wechseln des Materials, das für die Erzeugung eines CB-Anschlusses verwendet wird, von Polysilicium zu Wolfram (W)
  • - Probleme der schlechten Gleichförmigkeit der Dicke einer erzeugten ARC-Schicht, die unter einer Fotolackschicht erforderlich ist, die für die Erzeugung einer ersten Schicht aus Metall (M0) verwendet wird
  • - geringe Gleichförmigkeit der Dicke der ARC-Schicht führt dazu, dass eine dickere ARC-Schicht abgeschieden werden muss, d. h., es verlängert sich die zur Abscheidung der ARC-Schicht notwendige Zeit; dies ist notwendig, um sicherzustellen, dass eine geeignete Dicke einer ARC-Schicht über der steuernden flachen Oberfläche des Wafers erzeugt wird
  • - eine dicke ARC-Schicht über der flachen Oberfläche des Wafers hat ein Überätzen der ARC-Schicht, die über einem aktiven Oberflächengebiet des Wafers liegt, zur Folge, woraus wiederum ein negativer Einfluss auf die CD der erzeugten Öffnungen resultiert, die in der darüberliegenden Fotolackschicht erzeugt werden, und
  • - aus dem Obigen geht deutlich hervor, dass es entscheidend ist, dass die Gleichförmigkeit der Dicke der erzeugten ARC-Schicht verbessert werden muss.
The invention relates to the creation of an ARC layer, which is used for the creation of a first layer of metal (M0), which lies over the ARC layer. In particular, the invention addresses the problems:
  • - Switching the material used to create a CB connection from polysilicon to tungsten (W)
  • - Problems of poor uniformity in thickness of an ARC layer produced, which is required under a photoresist layer used for the production of a first layer of metal (M0)
  • low uniformity of the thickness of the ARC layer means that a thicker ARC layer has to be deposited, ie the time required to deposit the ARC layer is increased; this is necessary to ensure that an appropriate thickness of an ARC layer is created over the controlling flat surface of the wafer
  • - A thick ARC layer over the flat surface of the wafer results in an overetching of the ARC layer, which lies over an active surface area of the wafer, which in turn has a negative influence on the CD of the openings produced, which are in the overlying photoresist layer are generated, and
  • - The above clearly shows that it is crucial that the uniformity of the thickness of the ARC layer produced must be improved.

Es ist leicht einzusehen, dass eine ARC-Schicht, die über einer Oberfläche abgeschieden wird, sich über der Oberfläche zu einer Dicke ansammelt, die abhängig ist von der Dichte der Öffnungen, die in der Oberfläche ausgebildet sind. Insbesondere für eine Topografie, die ein dichtes Muster aus Öffnungen aufweist, sollte man erwarten, dass die Ansammlung der ARC-Schicht über dieser Topografie weniger ausgeprägt ist als die Ansammlung der ARC-Schicht über einer Oberfläche, die ein weniger dichtes Muster an Öffnungen aufweist. Mit einem dichten Muster aus Öffnungen ist das Gesamtvolumen der Öffnungen, die über einem gewissen Oberflächenbereich gebildet sind, offensichtlich größer als das Gesamtvolumen mit einer geringeren Dichte der Öffnungen, die über einem Oberflächenbereich mit gleicher Größe gebildet sind. Dieses größere Volumen wird mit ARC aufgefüllt, wodurch mehr ARC notwendig ist als in dem kleineren Volumen, wodurch eine geringere Ansammlung bzw. Akkumulation von ARC über dem dichten Muster an Öffnungen möglich ist, als im Falle der Akkumulation der ARC-Schicht über dem weniger dichten Muster. Folglich: es sollte erwartet werden, dass die über einem dichten Muster aus Öffnungen abgeschiedene ARC-Schicht eine Dicke aufweist, die geringer ist als die Dicke einer ARC-Schicht, die über einem weniger dichten Muster mit Öffnungen abgeschieden ist. Daraus ergibt sich das Problem der Gleichförmigkeit bei der Abscheidung einer ARC-Schicht. It is easy to see that an ARC layer is over a surface is deposited, accumulates above the surface to a thickness that is dependent on the Density of the openings formed in the surface. Especially for one Topography, which has a dense pattern of openings, should be expected to the accumulation of the ARC layer over this topography is less pronounced than that Accumulation of the ARC layer over a surface showing a less dense pattern Has openings. With a dense pattern of openings is the total volume the openings formed over a certain surface area, obviously larger than the total volume with a lower density of openings that over a surface area of the same size are formed. This larger volume is filled with ARC, which means that more ARC is required than in the smaller one Volume, resulting in a lower accumulation or accumulation of ARC over the dense pattern at openings is possible than in the case of accumulation of the ARC layer over the less dense pattern. Hence: it should be expected that the over ARC layer deposited in a dense pattern from openings, which is less than the thickness of an ARC layer over a less dense pattern is deposited with openings. Hence the problem of uniformity during the deposition of an ARC layer.

Die Fig. 1 bis 3 heben die zuvor angedeuteten Aspekte der Erfindung hervor. Figs. 1 to 3 emphasize the above-indicated aspects of the invention.

Insbesondere mit Bezug zu Fig. 1 ist ein Querschnitt einer DRAM-Zelle gezeigt, in der die folgenden Elemente dargestellt sind:

  • - 10, eine Halbleiteroberfläche - typischerweise die Oberfläche eines Substrats, über dem ein Array aus DRAM-Zellen gebildet wird
  • - 11, das Arraygebiet einer DRAM-Zelle
  • - 12, 14 und 16, drei Gate-Elektroden, die einen Teil eines Arrays von DRAM-Zellen bilden
  • - 13, das Randgebiet einer DRAM-Zelle
  • - 15, das flache Oberflächengebiet über der Oberfläche eines Wafers, wo im Wesentlichen keine aktiven Komponenten geschaffen werden und das daher als ein Kontroll- bzw. Steuerungsbereich für die Dicke der ARC-Schicht dienen kann, die über der Oberfläche des Wafers abgeschieden wird
  • - 18, eine Schicht aus Dielektrikum, die über den Gate-Elektroden der DRAM-Zelle liegt, wobei Kontaktanschlüsse durch die Schicht 18 aus Dielektrikum hindurch zu bilden sind
  • - 20, ein CB-Kontaktanschluss
  • - 22, ein CS-Kontaktanschluss
  • - 24, ein CG-Kontaktanschluss
  • - 26, eine ARC-Schicht, die über der Dielektrikumsschicht 18 gebildet ist
  • - 28, die Dicke der ARC-Schicht, die über dem CG-Kontaktanschluss 20 liegt
  • - 30, die Dicke der ARC-Schicht, die über dem CS-Kontaktanschluss 22 und dem CG- Kontaktanschluss 24 liegt
  • - 32, die Dicke der ARC-Schicht, die über dem flachen Oberflächengebiet des Wafers liegt.
. With particular reference to Figure 1, a cross section of a DRAM cell is shown, in which the following elements are shown:
  • 10, a semiconductor surface - typically the surface of a substrate over which an array of DRAM cells is formed
  • 11, the array area of a DRAM cell
  • - 12, 14 and 16, three gate electrodes which form part of an array of DRAM cells
  • - 13, the edge area of a DRAM cell
  • 15, the flat surface area over the surface of a wafer where essentially no active components are created and which can therefore serve as a control area for the thickness of the ARC layer that is deposited over the surface of the wafer
  • 18, a layer of dielectric which lies over the gate electrodes of the DRAM cell, contact connections being formed through the layer 18 of dielectric
  • - 20, a CB contact connector
  • - 22, a CS contact connector
  • - 24, a CG contact connector
  • - 26, an ARC layer formed over the dielectric layer 18
  • 28, the thickness of the ARC layer overlying the CG contact 20
  • 30, the thickness of the ARC layer overlying the CS contact 22 and the CG contact 24
  • - 32, the thickness of the ARC layer overlying the flat surface area of the wafer.

Für eine konventionelle und typische Anwendung einer ARC-Schicht 26 gilt das Folgende: der Wert von 32 ist größer als der Wert von 30, der wiederum größer als der Wert von 28 ist. Dies ist die Problematik, an die sich die Erfindung richtet. The following applies to a conventional and typical application of an ARC layer 26 : the value of 32 is greater than the value of 30, which in turn is greater than the value of 28. This is the problem to which the invention is directed.

Fig. 2 zeigt einen Querschnitt, der in einer Richtung genommen ist, die senkrecht zu der Richtung ist, in der der Querschnitt aus Fig. 1 gezeigt ist; der Querschnitt aus Fig. 1 kann als in der X-Richtung genommen betrachtet werden, wobei dann der Querschnitt aus Fig. 2 in einer Y-Richtung gezeigt ist. In dem Querschnitt aus Fig. 2 ist die Fotolackmaske 32 dargestellt, die über der Oberfläche der ARC-Schicht 26 bei der Vorbereitung für die Ätzung des Grabens 31 in die Dielektrikumsschicht 18 gebildet worden ist. Der CB-Anschluss 20 ist bei Verwendung herkömmlicher Verarbeitungsverfahren für die Erzeugung eines CB-Anschlusses mit Polysilicium bis zu einem Pegel 35 gefüllt, woraus eine Einkerbung 33 in dem Material der abgeschiedenen ARC-Schicht 26 resultiert. Dieses nichtlineare Oberflächenprofil der Schicht 26 ist für das gleichförmige Eindringen für Fotoenergie in die Dielektrikumsschicht 32, das für die Erzeugung der Fotolackmaske 32 angewendet wird, nachteilig. Fig. 2 shows a cross section taken in a direction perpendicular to the direction in which the cross section of Fig. 1 is shown; The cross section from FIG. 1 can be regarded as being taken in the X direction, the cross section from FIG. 2 then being shown in a Y direction. The cross-section from FIG. 2 shows the photoresist mask 32 that was formed over the surface of the ARC layer 26 during the preparation for the etching of the trench 31 into the dielectric layer 18 . The CB port 20 is filled with polysilicon to a level 35 using conventional processing techniques for creating a CB port, resulting in a notch 33 in the material of the deposited ARC layer 26 . This non-linear surface profile of the layer 26 is the uniform penetration for photo energy in the dielectric layer 32, which is used for the generation of the photoresist mask 32, disadvantageous.

Fig. 2 zeigt einen Querschnitt der gewünschten Topografie der Oberfläche der Schicht 26 aus ARC-Material, dort, wo die Oberfläche der Schicht 26 im Wesentlichen flach ist, wodurch zufällige Lichtreflexionen von der Oberfläche der Schicht 26 eliminiert werden. Fig. 2 shows a cross section of the desired topography of the surface of the layer 26 of ARC material, where the surface of the layer 26 is substantially flat, whereby random light reflections from the surface of the layer 26 are eliminated.

Der erfindungsgemäße Prozessablauf ist im Wesentlichen wie folgt:

  • 1. es wird eine erste ARC-Schicht-Material verwendet, um CB- und CS-Öffnungen zu füllen; anzumerken ist, dass diese Öffnungen diejenigen sind, die in der Dielektrikumsschicht ausgebildet sind (über die gesamte Höhe bzw. Dicke der Dielektrikumsschicht) und sind somit die Öffnungen mit der höchsten Bedeutung
  • 2. Zurückätzen der abgeschiedenen ersten ARC-Schicht unter Verwendung der flachen Oberfläche des Wafers als die steuernde Oberfläche beim Fortgang des Zurückätzens bis zu jenem Punkt, an dem kein ARC-Material mehr über der flachen Oberfläche des Wafers vorhanden ist
  • 3. Abscheiden einer zweiten ARC-Schicht-Material über der Oberfläche der zurückgeätzten ersten ARC-Schicht-Material.
The process flow according to the invention is essentially as follows:
  • 1. a first ARC layer material is used to fill CB and CS openings; It should be noted that these openings are those which are formed in the dielectric layer (over the entire height or thickness of the dielectric layer) and are therefore the openings with the greatest importance
  • 2. Etch back the deposited first ARC layer using the flat surface of the wafer as the controlling surface as the etch continues to the point where there is no ARC material above the flat surface of the wafer
  • 3. Deposit a second ARC layer material over the surface of the etched back first ARC layer material.

Es können diverse Ausführungsformen der oben erläuterten Sequenz angewendet werden, wobei die Rückätz-Bedingungen (Zeit und Druck) für die erste ARC-Schicht variiert und wobei Ausbackschritte für die abgeschiedenen ARC-Schichten verwendet werden. Various embodiments of the sequence explained above can be used with the etch back conditions (time and pressure) varying for the first ARC layer and baking steps are used for the deposited ARC layers.

Gemäß der ersten erfindungsgemäßen Ausführungsform werden die folgenden Prozessschritte bereitgestellt, siehe auch das Flussdiagramm aus Fig. 4:

  • 1. es werden Löcher für CB-, CS- und CG-Anschlüsse in einer Dielektrikumsschicht gebildet, Schritt 40, Fig. 4
  • 2. Abscheiden einer ersten ARC-Schicht, wobei die Dicke der abgeschiedenen ARC- Schicht als ein Prozesssteuerparameter verwendet wird; die bevorzugte Dicke der ersten abgeschiedenen ARC-Schicht beträgt ungefähr 80 nm, Schritt 41, Fig. 4
  • 3. Ausbacken der ersten abgeschiedenen ARC-Schicht bei einer Temperatur zwischen ungefähr 400 und 600 Grad C für eine Zeitdauer zwischen ungefähr 30 und 90 Sekunden, Schritt 42, Fig. 4
  • 4. Abscheiden einer zweiten ARC-Schicht; die bevorzugte Dicke der zweiten abgeschiedenen ARC-Schicht beträgt ungefähr 80 nm, Schritt 43, Fig. 4
  • 5. Ausbacken der abgeschiedenen zweiten ARC-Schicht bei einer Temperatur zwischen ungefähr 400 und 600 Grad C für eine Zeitdauer zwischen ungefähr 30 und 90 Sekunden, Schritt 44, Fig. 4
  • 6. Ausführen einer ersten Ätzung für das Ätzen von Gräben für die Abscheidung einer ersten Metallschicht, Schritt 45, Fig. 4
  • 7. Ausführen eine zweiten Ätzung, wobei im Wesentlichen das ARC-Material von den CB-, CS- und CG-Anschlüssen entfernt wird, Schritt 45, Fig. 4
  • 8. Abscheiden einer Wolfram-Schicht, wobei Wolfram-Anschlüsse in den CB-, CS- und CG-Anschlussöffnungen gebildet werden, Schritt 47, Fig. 4, und
  • 9. Abscheiden der ersten Metallschicht, Schritt 48, Fig. 4.
According to the first embodiment of the invention, the following process steps are provided, see also the flowchart from FIG. 4:
  • 1. Holes for CB, CS and CG connections are formed in a dielectric layer, step 40 , FIG. 4
  • 2. depositing a first ARC layer using the thickness of the deposited ARC layer as a process control parameter; the preferred thickness of the first deposited ARC layer is approximately 80 nm, step 41 , FIG. 4
  • 3. Bake the first deposited ARC layer at a temperature between approximately 400 and 600 degrees C for a period between approximately 30 and 90 seconds, step 42 , FIG. 4
  • 4. depositing a second ARC layer; the preferred thickness of the second deposited ARC layer is approximately 80 nm, step 43 , FIG. 4
  • 5. Bake the deposited second ARC layer at a temperature between approximately 400 and 600 degrees C for a period between approximately 30 and 90 seconds, step 44 , FIG. 4
  • 6. Execute a first etching for the etching of trenches for the deposition of a first metal layer, step 45 , FIG. 4
  • 7. Perform a second etch, essentially removing the ARC material from the CB, CS, and CG ports, step 45 , FIG. 4
  • 8. Deposit a tungsten layer, forming tungsten leads in the CB, CS and CG lead openings, step 47 , FIG. 4, and
  • 9. Deposit the first metal layer, step 48 , FIG. 4.

Das Anwenden der ersten obigen Ausführungsform der Erfindung führt zu:

  • - einer Dicke der ARC-Schicht, die über dem CB-Anschluss liegt, zwischen ungefähr 120 und 128 nm
  • - einer Dicke für die ARC-Schicht, die über dem CS-Anschluss liegt, zwischen ungefähr 136 und 146 nm
  • - einer Dicke der ARC-Schicht, die über der flachen Oberfläche des Wafers liegt, zwischen ungefähr 150 und 154 nm
  • - einer Verbesserung der Fähigkeit, die Öffnung zu füllen, die für den Wolfram- Anschluss gebildet wird, jedoch
  • - zu einer Differenz in der Dicke zwischen der ARC-Schicht, die über dem CB- Anschluss und dem CS-Anschluss liegt; diese ist mit ungefähr 30 nm unakzeptabel groß.
Applying the first embodiment of the invention above results in:
  • a thickness of the ARC layer, which lies above the CB connection, between approximately 120 and 128 nm
  • a thickness for the ARC layer, which lies above the CS connection, between approximately 136 and 146 nm
  • a thickness of the ARC layer, which lies above the flat surface of the wafer, between approximately 150 and 154 nm
  • - an improvement in the ability to fill the opening formed for the tungsten connection, however
  • a difference in thickness between the ARC layer, which lies above the CB connection and the CS connection; at around 30 nm, this is unacceptably large.

Entsprechend der zweiten erfindungsgemäßen Ausführungsform stellt die Erfindung die folgenden Prozessschritte bereit, siehe Fig. 5:

  • 1. Erzeugen von Kontaktlöchern für die CB-, CS- und CG-Anschlüsse in einer Dielektrikumsschicht, Schritt 50, Fig. 5
  • 2. Abscheiden einer ersten ARC-Schicht, wobei die Dicke der abgeschiedenen ARC- Schicht als ein Prozesssteuerparameter verwendet wird; die bevorzugte Dicke der ersten abgeschiedenen ARC-Schicht beträgt ungefähr 135 nm und kann im Bereich zwischen ungefähr 120 und 150 nm liegen, Schritt 51, Fig. 5
  • 3. Ausbacken der abgeschiedenen ersten ARC-Schicht bei einer Temperatur zwischen ungefähr 400 und 600 Grad C für eine Zeitdauer zwischen ungefähr 30 und 90 Sekunden, Schritt S2, Fig. 5
  • 4. Ausführen einer ersten Vertiefungsätzung an der abgeschiedenen ersten ARC- Schicht, die für eine Zeitdauer von ungefähr 90 Sekunden ausgeführt wird, Schritt 53, Fig. 5
  • 5. Ausführen einer zweiten Vertiefungsätzung an der abgeschiedenen ARC-Schicht, die für eine Zeitdauer von ungefähr 10 Sekunden angewendet wird, Schritt 54, Fig. 5
  • 6. Abscheiden einer zweiten ARC-Schicht, wobei die Dicke der abgeschiedenen ARC-Schicht als ein Prozesssteuerparameter verwendet wird; die bevorzugte Dicke der zweiten abgeschiedenen ARC-Schicht beträgt ungefähr 80 nm und kann im Bereich zwischen ungefähr 70 und 90 nm liegen, Schritt 55, Fig. 5
  • 7. Ausbacken der abgeschiedenen zweiten ARC-Schicht bei einer Temperatur zwischen ungefähr 400 und 600 Grad C für eine Zeitdauer zwischen ungefähr 30 und 90 Sekunden, Schritt 56, Fig. 5
  • 8. Ausführen einer ersten Ätzung für das Ätzen von Gräben für die Abscheidung einer ersten Metallschicht, Schritt 57, Fig. 5
  • 9. Ausführen einer zweiten Ätzung, wobei im Wesentlichen das ARC-Material aus den CB-, CS- und CG-Anschlüssen entfernt wird, Schritt 59, Fig. 5
  • 10. Abscheiden einer Wolfram-Schicht, wobei Wolfram-Anschlüsse in den CB-, CS- und CG-Anschlussöffnungen gebildet werden, Schritt 59, Fig. 5
  • 11. Abscheiden der ersten Metallschicht, Schritt 60, Fig. 5.
According to the second embodiment of the invention, the invention provides the following process steps, see Fig. 5:
  • 1. Create contact holes for the CB, CS and CG connections in a dielectric layer, step 50 , FIG. 5
  • 2. depositing a first ARC layer using the thickness of the deposited ARC layer as a process control parameter; the preferred thickness of the first deposited ARC layer is approximately 135 nm and can range between approximately 120 and 150 nm, step 51 , FIG. 5
  • 3. Bake the deposited first ARC layer at a temperature between approximately 400 and 600 degrees C for a time period between approximately 30 and 90 seconds, step S2, FIG. 5
  • 4. Perform a first recess etch on the deposited first ARC layer that is performed for a period of approximately 90 seconds, step 53 , FIG. 5
  • 5. Perform a second well etch on the deposited ARC layer that is applied for a period of approximately 10 seconds, step 54 , FIG. 5
  • 6. depositing a second ARC layer using the thickness of the deposited ARC layer as a process control parameter; the preferred thickness of the second deposited ARC layer is approximately 80 nm and can range between approximately 70 and 90 nm, step 55 , FIG. 5
  • 7. Bake the deposited second ARC layer at a temperature between approximately 400 and 600 degrees C for a period between approximately 30 and 90 seconds, step 56 , FIG. 5
  • 8. Perform a first etch for etching trenches for the deposition of a first metal layer, step 57 , FIG. 5
  • 9. Perform a second etch, essentially removing the ARC material from the CB, CS, and CG ports, step 59 , FIG. 5
  • 10. Deposition of a tungsten layer, wherein tungsten connections are formed in the CB, CS and CG connection openings, step 59 , FIG. 5
  • 11. Deposit the first metal layer, step 60 , FIG. 5.

Die erfindungsgemäße Ausführungsform führt zu:

  • - einer Dicke der ARC-Schicht, die über dem CB-Anschluss liegt, von ungefähr 60 nm
  • - einer Dicke der ARC-Schicht, die über dem CS-Anschluss liegt, von ungefähr 73 nm
  • - einer Dicke der ARC-Schicht, die über der flachen Oberfläche des Wafers liegt, von ungefähr 74 nm, wobei die Fähigkeit verbessert wird, eine Öffnung mit einem gewünschten Profil für den Wolfram-Anschluss zu bilden, und
  • - die Differenz in der Dicke zwischen der ARC-Schicht, die über dem CB-Anschluss und dem CS-Anschluss liegt, beträgt ungefähr 14 nm (ein wunschgemäßer geringer Wert).
The embodiment according to the invention leads to:
  • - A thickness of the ARC layer, which lies above the CB connection, of approximately 60 nm
  • a thickness of the ARC layer, which lies above the CS connection, of approximately 73 nm
  • a thickness of the ARC layer overlying the flat surface of the wafer of approximately 74 nm, improving the ability to form an opening with a desired profile for the tungsten lead, and
  • - The difference in thickness between the ARC layer, which lies above the CB connection and the CS connection, is approximately 14 nm (a small value as desired).

Entsprechend der dritten erfindungsgemäßen Ausführungsform liefert die Erfindung die Prozessschritte, die identisch zu den Prozessschritten sind, wie sie in der zweiten erfindungsgemäßen Ausführungsform bereitgestellt werden, die sich aber in dem Steuerparameter unterscheiden, der während des ersten Vertiefungsätzvorgangs für die abgeschiedene erste ARC-Schicht verwendet wird, wobei dieser nun für eine Zeitdauer von ungefähr 75 Sekunden angewendet wird. According to the third embodiment of the invention, the invention provides Process steps that are identical to the process steps as in the second Embodiment according to the invention are provided, but which are in the Distinguish control parameters that during the first deep etch for the deposited first ARC layer is used, this now for a period of about 75 seconds is applied.

Die Anwendung der obigen dritten Ausführungsform der Erfindung führt zu:

  • - einer Dicke der ARC-Schicht, die über dem CB-Anschluss liegt, von ungefähr 106 nm
  • - einer Dicke der ARC-Schicht, die über dem CS-Anschluss liegt, von ungefähr 109 nm
  • - einer Dicke der ARC-Schicht, die über der flachen Oberfläche des Wafers liegt, von ungefähr 132 nm, wobei die Fähigkeit verbessert wird, eine Öffnung mit einem gewünschten Profil für den Wolfram-Anschluss zu bilden, und
  • - die Differenz der Dicke zwischen der ARC-Schicht, die über dem CB-Anschluss und über dem CS-Anschluss liegt, beträgt ungefähr 26 nm.
Applying the above third embodiment of the invention results in:
  • - A thickness of the ARC layer, which lies above the CB connection, of approximately 106 nm
  • - A thickness of the ARC layer, which lies above the CS connection, of approximately 109 nm
  • a thickness of the ARC layer overlying the flat surface of the wafer of approximately 132 nm, improving the ability to form an opening with a desired profile for the tungsten lead, and
  • the difference in thickness between the ARC layer, which lies above the CB connection and above the CS connection, is approximately 26 nm.

Entsprechend der vierten erfindungsgemäßen Ausführungsform stellt die Erfindung Prozessschritte bereit, die identisch zu den Prozessschritten sind, wie sie bei der zweiten erfindungsgemäßen Ausführungsform dargestellt sind, sich aber im Steuerparameter unterscheiden, der für die erste Vertiefungsätzung der abgeschiedenen ersten ARC- Schicht verwendet wird, welche nunmehr für eine Zeitdauer von ungefähr 70 Sekunden angewendet wird. According to the fourth embodiment of the invention, the invention Process steps ready, which are identical to the process steps as in the second Embodiment according to the invention are shown, but in the control parameter differentiate that for the first deep etching of the deposited first ARC Layer is used, which is now for a period of about 70 seconds is applied.

Anwenden der obigen vierten Ausführungsform der Erfindung führt zu:

  • - einer Dicke der ARC-Schicht, die über dem CB-Anschluss liegt, von ungefähr 117 nm
  • - einer Dicke der ARC-Schicht, die über dem CS-Anschluss liegt, von ungefähr 119 nm
  • - einer Dicke der ARC-Schicht, die über der flachen Oberfläche des Wafers liegt, von ungefähr 131 nm, wobei die Fähigkeit verbessert wird, eine Öffnung mit einem gewünschten Profil für den Wolfram-Anschluss zu bilden, und
  • - die Differenz in der Dicke zwischen der ARC-Schicht, die über dem CB-Anschluss und über dem CS-Anschluss liegt, beträgt ungefähr 14 nm.
Applying the fourth embodiment of the invention above results in:
  • a thickness of the ARC layer, which lies above the CB connection, of approximately 117 nm
  • - A thickness of the ARC layer, which lies above the CS connection, of approximately 119 nm
  • a thickness of the ARC layer overlying the flat surface of the wafer of approximately 131 nm, which improves the ability to form an opening with a desired profile for the tungsten connection, and
  • - The difference in thickness between the ARC layer, which lies above the CB connection and above the CS connection, is approximately 14 nm.

Die Steuerparameter, die typischerweise für die erste und zweite Vertiefungsätzung der abgeschiedenen ARC-Schicht angewendet werden, sind wie folgt:

  • - die erste Vertiefungsätzung der ersten ARC-Schicht: Druck ungefähr 130 mTorr, Leistung von ungefähr 300 Watt, N2-Durchfluss bei einer Flussrate von ungefähr 20 sccm, H2-Durchfluss bei einer Durchflussrate von ungefähr 20 sccm, angewendet für eine Zeitdauer von ungefähr 75 Sekunden
  • - die zweite Vertiefungsätzung der ersten ARC-Schicht: Druck ungefähr 25 mTorr, Leistung ungefähr 300 Watt, N2-Durchfluss bei einer Rate von ungefähr 20 sccm, H2- Durchfluss bei einer Rate von ungefähr 20 sccm, angewendet für eine Zeitdauer von ungefähr 10 Sekunden.
The control parameters typically used for the first and second deep etch of the deposited ARC layer are as follows:
  • the first well etch of the first ARC layer: pressure about 130 mTorr, power about 300 watts, N 2 flow at a flow rate of about 20 sccm, H 2 flow at a flow rate of about 20 sccm, applied for a period of about 75 seconds
  • the second well etch of the first ARC layer: pressure about 25 mTorr, power about 300 watts, N 2 flow at a rate of about 20 sccm, H 2 flow at a rate of about 20 sccm, applied for a period of about 10 seconds.

Aus den obigen detaillierten Ausführungsformen der Erfindung können die folgenden Schlussfolgerungen gezogen werden:

  • 1. durch Verbessern der Dicke der ARC-Schicht kann die Abscheidezeit einer ARC- Schicht eingestellt werden (Feinabstimmung)
  • 2. die erfindungsgemäßen Ausführungsformen liefern zusätzliche Intervalle für das Zurückätzen und die Oberflächenbeschichtung, wodurch die Steuermöglichkeiten, die für das Erzeugen einer ARC-Schicht verfügbar sind, ausgedehnt werden, und
  • 3. die Öffnungen, die für das Ausbilden von Wolfram-Kontaktanschlüssen geschaffen werden, weisen wunschgemäße Profile auf.
The following conclusions can be drawn from the above detailed embodiments of the invention:
  • 1. by improving the thickness of the ARC layer, the deposition time of an ARC layer can be adjusted (fine-tuning)
  • 2. The embodiments of the invention provide additional intervals for the etch back and surface coating, thereby expanding the control options available for creating an ARC layer, and
  • 3. The openings that are created for the formation of tungsten contact connections have desired profiles.

Der erfindungsgemäße Prozessablauf kann wie folgt zusammengefasst werden:

  • - Bereitstellen eines Substrats, wobei auf dem Substrat zumindest ein Halbleiterbauelement über einem aktiven Oberflächengebiet des Substrats vorgesehen ist, wobei das zumindest eine Halbleiterelement zumindest einen dynamischen Direktzugriffsspeicher umfasst (DRAM), wobei die Oberfläche des Substrats in ein aktives Oberflächengebiet und ein flaches Oberflächengebiet unterteilt ist, in oder über dem keine aktiven Elemente ausgebildet sind
  • - Abscheiden einer Schicht eines Dielektrikums über der Oberfläche des Substrats einschließlich der Oberfläche der zumindest einen DRAM-Zelle, die über einem aktiven Oberflächengebiet des Substrats vorgesehen ist
  • - Festlegen von Kontaktöffnungen, die für die zumindest eine DRAM-Zelle vorzusehen sind, wobei die Kontaktöffnungen zumindest eine erste Kontaktöffnung zu der Oberfläche des Substrats zur Versorgung der zumindest einen DRAM-Zelle aufweisen, wobei die Kontaktöffnungen weiterhin zumindest eine zweite Kontaktöffnung zu einem Sourcegebiet der zumindest einen DRAM-Zelle umfassen, und wobei die Kontaktöffnungen ferner zumindest eine dritte Kontaktöffnung zu einer Gate-Elektrode der zumindest einen DRAM-Zelle umfassen
  • - Strukturieren und erstes Ätzen der Dielektrikumsschicht, wodurch Öffnungen durch die Dielektrikumsschicht hindurch geschaffen werden, die zu der zumindest einen ersten, zu der zumindest einen zweiten und zu der zumindest einen dritten Kontaktöffnung, die für die zumindest eine DRAM-Zelle vorzusehen sind, ausgerichtet sind
  • - Abscheiden einer ersten Schicht aus antireflektierenden Beschichtungsmaterial über der Oberfläche der Dielektrikumsschicht, wobei zumindest die zumindest eine erste, die zumindest eine zweite und die zumindest eine dritte Kontaktöffnung, die für die zumindest eine DRAM-Zelle vorzusehen sind, mit ARC-Material gefüllt werden
  • - Anwenden eines ersten Ausbackens auf die erste ARC-Beschichtung
  • - Ätzen der ersten ARC-Beschichtung, wodurch eine Dicke der ersten ARC- Beschichtung reduziert wird, und wobei die Ätzung bis zu einem Punkt fortgesetzt wird, an dem das gesamte ARC-Material im Wesentlichen aus dem flachen Oberflächengebiet des Substrats entfernt ist
  • - Abscheiden einer zweiten Beschichtung aus antireflektierendem Beschichtungsmaterial über der Oberfläche der Dielektrikumsschicht
  • - Anwenden eines zweiten Ausbackens auf die zweite ARC-Beschichtung
  • - Ausführen einer zweiten Ätzung der Dielektrikumsschicht, wobei die zweite Ätzung Gräben für eine erste Metallschicht in der Oberfläche der Dielektrikumsschicht bildet
  • - Ausführen einer dritten Ätzung der Dielektrikumsschicht, wobei die dritte Ätzung das ARC-Material von der zumindest einen ersten und der zumindest einen zweiten und der zumindest einen dritten Kontaktöffnung, die für die zumindest eine DRAM-Zelle mit ARC-Material zu versehen sind, entfernt und
  • - Füllen der zumindest einen ersten und der zumindest einen zweiten und der zumindest einen dritten Kontaktöffnung mit Wolfram, wodurch Wolfram-Anschlüsse durch die zumindest eine erste und die zumindest eine zweite und die zumindest eine dritte Kontaktöffnung geschaffen werden, und
  • - Abscheiden einer ersten Metallschicht über der Oberfläche der Dielektrikumsschicht.
The process flow according to the invention can be summarized as follows:
  • - Providing a substrate, at least one semiconductor component being provided on the substrate above an active surface area of the substrate, the at least one semiconductor element comprising at least one dynamic random access memory (DRAM), the surface of the substrate being subdivided into an active surface area and a flat surface area , in or above which no active elements are formed
  • Depositing a layer of a dielectric over the surface of the substrate including the surface of the at least one DRAM cell, which is provided over an active surface area of the substrate
  • - Establishing contact openings that are to be provided for the at least one DRAM cell, the contact openings having at least one first contact opening to the surface of the substrate for supplying the at least one DRAM cell, the contact openings further having at least one second contact opening to a source region of the comprise at least one DRAM cell, and wherein the contact openings further comprise at least one third contact opening to a gate electrode of the at least one DRAM cell
  • Structuring and first etching of the dielectric layer, as a result of which openings are created through the dielectric layer which are aligned with the at least one first, the at least one second and the at least one third contact opening which are to be provided for the at least one DRAM cell
  • Depositing a first layer of antireflective coating material over the surface of the dielectric layer, at least the at least one first, the at least one second and the at least one third contact opening, which are to be provided for the at least one DRAM cell, being filled with ARC material
  • - Apply a first bake to the first ARC coating
  • Etching the first ARC coating, thereby reducing a thickness of the first ARC coating, and continuing the etching to a point where all of the ARC material is substantially removed from the flat surface area of the substrate
  • - Deposition of a second coating of anti-reflective coating material over the surface of the dielectric layer
  • - Apply a second bake to the second ARC coating
  • Performing a second etch of the dielectric layer, the second etch forming trenches for a first metal layer in the surface of the dielectric layer
  • Performing a third etching of the dielectric layer, the third etching removing the ARC material from the at least one first and the at least one second and the at least one third contact opening which are to be provided with ARC material for the at least one DRAM cell and
  • Filling the at least one first and the at least one second and the at least one third contact opening with tungsten, as a result of which tungsten connections are created by the at least one first and the at least one second and the at least one third contact opening, and
  • - depositing a first metal layer over the surface of the dielectric layer.

Ferner kann die erste Beschichtung mit ARC-Material eine Dicke zwischen ungefähr 120 und 150 nm aufweisen. Die zweite Beschichtung aus ARC-Material kann eine Dicke zwischen ungefähr 120 und 150 nm aufweisen. Des Weiteren kann die erste Beschichtung aus ARC-Material eine Dicke zwischen ungefähr 70 und 90 nm aufweisen. Die Ätzung der ersten ARC-Beschichtung umfasst eine erste und eine zweite Ätzung. Furthermore, the first coating with ARC material can have a thickness between approximately 120 and have 150 nm. The second coating of ARC material can have a thickness between about 120 and 150 nm. Furthermore, the first Coating made of ARC material have a thickness between approximately 70 and 90 nm. The Etching the first ARC coating comprises a first and a second etching.

Die obige Zusammenfassung kann des Weiteren dahingehend erweitert werden, dass die Erfindung im Hinblick auf die folgende Problematik zu verwenden ist, die sich ergibt durch das Abscheiden einer ARC-Schicht über einer Oberfläche, die Muster aus Öffnungen mit variierenden Dichten enthält, von dicht gepackten Öffnungen bis weniger dicht gepackten Öffnungen. Für einen derartigen Anwendungsfall kann der folgende Ablauf verwendet werden:

  • - Bereitstellen eines Substrats, wobei das Substrat zumindest ein Halbleiterelement über einem aktiven Oberflächengebiet des Substrats aufweist, wobei das zumindest eine Halbleiterelement zumindest ein dynamisches Direktzugriffsspeicherelement (DRAM) umfasst, wobei die Oberfläche des Substrats in zumindest einen Oberflächenbereich mit einem ersten Muster aus dicht gepackten Kontaktöffnungen und mit zumindest einem zweiten Muster aus weniger dicht gepackten Kontaktöffnungen zu der Oberfläche des Substrats zur Versorgung der zumindest einen DRAM-Zelle unterteilt ist
  • - Abscheiden einer Schicht eines Dielektrikums über der Oberfläche des Substrats einschließlich der Oberfläche der zumindest einen DRAM-Zelle, die über einem aktiven Oberflächengebiet des Substrats vorgesehen ist
  • - Zuordnen von Kontaktöffnungen, die für die zumindest eine DRAM-Zelle vorzusehen sind, wobei die Kontaktöffnungen das zumindest eine erste Muster aus dicht gepackten Kontaktöffnungen zur Oberfläche des Substrats zur Versorgung der zumindest einen DRAM-Zelle umfassen, und wobei die Kontaktöffnungen ferner das zumindest eine zweite Muster mit weniger dicht gepackten Kontaktöffnungen zu der Oberfläche des Substrats zur Versorgung der zumindest einen DRAM-Zelle umfassen
  • - Strukturieren und erstes Ätzen der Dielektrikumsschicht, wodurch Öffnungen durch die Dielektrikumsschicht hindurch geschaffen werden, die mit dem zumindest einen ersten und dem zumindest einen zweiten Muster aus Kontaktöffnungen, die für die zumindest eine DRAM-Zelle vorzusehen sind, ausgerichtet sind
  • - Abscheiden einer ersten Beschichtung aus antireflektierendem Beschichtungsmaterial über der Oberfläche der Dielektrikumsschicht, wobei zumindest das zumindest eine erste und das zumindest eine zweite Muster aus Kontaktöffnungen, die für die zumindest eine DRAM-Zelle vorzusehen sind, mit ARC-Material gefüllt werden
  • - Anwenden eines ersten Ausbackens an der ersten ARC-Beschichtung
  • - Ätzen der ersten ARC-Beschichtung, wodurch eine Dicke der ersten ARC- Beschichtung reduziert wird, wobei das Ätzen bis zu einem Punkt fortgesetzt wird, an dem das gesamte ARC-Material im Wesentlichen mit einer gleichen Dicke über dem zumindest einen ersten und dem zumindest einen zweiten Muster aus Kontaktöffnungen abgeschieden ist
  • - Abscheiden einer zweiten Beschichtung aus antireflektierendem Beschichtungsmaterial über der Oberfläche der Dielektrikumsschicht
  • - Anwenden eines zweiten Ausbackens an der zweiten ARC-Beschichtung
  • - Ausführen einer zweiten Ätzung an der Dielektrikumsschicht, wobei die zweite Ätzung Gräben für eine erste Metallschicht in der Oberfläche der Dielektrikumsschicht erzeugt
  • - Ausführen einer dritten Ätzung an der Dielektrikumsschicht, wobei die dritte Ätzung das ARC-Material aus dem zumindest einem ersten und dem zumindest einem zweiten Muster an Kontaktöffnungen, die für die zumindest eine DRAM-Zelle mit ARC- Material zu versehen sind, entfernt
  • - Füllen des zumindest einen ersten und des zumindest einen zweiten Musters aus Kontaktöffnungen mit Wolfram, wodurch Wolfram-Anschlüsse durch das erste und zweite Muster aus Kontaktöffnungen gebildet werden, und
  • - Abscheiden einer ersten Metallschicht über der Oberfläche der Dielektrikumsschicht
The above summary can be further expanded to use the invention in view of the following problem that arises from depositing an ARC layer over a surface containing patterns of openings of varying densities from densely packed openings to less densely packed openings. The following procedure can be used for such an application:
  • - Providing a substrate, the substrate having at least one semiconductor element over an active surface area of the substrate, the at least one semiconductor element comprising at least one dynamic random access memory element (DRAM), the surface of the substrate having at least one surface area with a first pattern of densely packed contact openings and is subdivided with at least a second pattern of less densely packed contact openings to the surface of the substrate for supplying the at least one DRAM cell
  • Depositing a layer of a dielectric over the surface of the substrate including the surface of the at least one DRAM cell, which is provided over an active surface area of the substrate
  • Assigning contact openings that are to be provided for the at least one DRAM cell, the contact openings comprising the at least one first pattern of densely packed contact openings to the surface of the substrate for supplying the at least one DRAM cell, and wherein the contact openings furthermore the at least one include second patterns with less densely packed contact openings to the surface of the substrate for supplying the at least one DRAM cell
  • Structuring and first etching of the dielectric layer, as a result of which openings are created through the dielectric layer which are aligned with the at least a first and the at least a second pattern of contact openings which are to be provided for the at least one DRAM cell
  • Depositing a first coating of antireflective coating material over the surface of the dielectric layer, at least the at least one first and the at least one second pattern of contact openings which are to be provided for the at least one DRAM cell being filled with ARC material
  • - Apply a first bake to the first ARC coating
  • Etching the first ARC coating thereby reducing a thickness of the first ARC coating, the etching continuing to a point where all of the ARC material is substantially the same thickness over the at least a first and at least one a second pattern of contact openings is deposited
  • - Deposition of a second coating of anti-reflective coating material over the surface of the dielectric layer
  • - Apply a second bake to the second ARC coating
  • Performing a second etch on the dielectric layer, the second etch producing trenches for a first metal layer in the surface of the dielectric layer
  • Performing a third etch on the dielectric layer, the third etch removing the ARC material from the at least a first and the at least a second pattern of contact openings which are to be provided with ARC material for the at least one DRAM cell
  • Filling the at least a first and at least a second pattern of contact openings with tungsten, as a result of which tungsten connections are formed by the first and second pattern of contact openings, and
  • - depositing a first metal layer over the surface of the dielectric layer

Obwohl die Erfindung mit Bezug zu speziellen anschaulichen Ausführungsformen beschrieben und dargestellt ist, ist nicht beabsichtigt, die Erfindung auf diese anschaulichenden Ausführungsformen einzuschränken. Der Fachmann erkennt, dass Variationen und Modifikationen durchgeführt werden können, ohne vom Grundgedanken der Erfindung abzuweichen. Es ist daher beabsichtigt, alle derartigen Variationen und Modifikationen miteinzuschließen, die im Schutzbereich der angefügten Patentansprüche und deren Äquivalente liegen. Although the invention relates to specific illustrative embodiments The invention is not intended to be described and illustrated restrict illustrative embodiments. Those skilled in the art recognize that variations and modifications can be made without departing from the spirit of Deviate invention. It is therefore intended to include all such variations and Include modifications that are within the scope of the appended claims and their equivalents are.

Claims (26)

1. Verfahren zum Verbessern der Gleichförmigkeit einer Schicht einer antireflektierenden Beschichtung (ARC) und zur Bildung einer ersten Metallschicht, mit den Schritten:
Bereitstellen eines Substrats, wobei eine Dielektrikumsschicht über der Oberfläche des Substrats vorgesehen ist, wobei Öffnungen durch die Dielektrikumsschicht gebildet sind, durch die elektrische Kontaktpunkte über der Oberfläche des Substrats freigelegt sind;
Abscheiden einer ersten ARC-Schicht über der Oberfläche der Dielektrikumsschicht;
Ausbacken der ersten ARC-Schicht;
Reduzieren einer Dicke der ersten ARC-Schicht;
Abscheiden einer zweiten ARC-Schicht über der Oberfläche der Dielektrikumsschicht; und
Ausbacken der zweiten ARC-Schicht. 1. A method for improving the uniformity of a layer of an anti-reflective coating (ARC) and for forming a first metal layer, comprising the steps:
Providing a substrate, wherein a dielectric layer is provided over the surface of the substrate, openings being formed through the dielectric layer, through which electrical contact points are exposed over the surface of the substrate;
Depositing a first ARC layer over the surface of the dielectric layer;
Baking of the first ARC layer;
Reducing a thickness of the first ARC layer;
Depositing a second ARC layer over the surface of the dielectric layer; and
Bake the second ARC layer. 2. Verfahren nach Anspruch 1, wobei das Substrat mit zumindest einem Halbleiterelement über einem aktiven Oberflächengebiet des Substrats versehen ist, wobei das zumindest eine Halbleiterelement zumindest ein dynamisches Direktzugriffsspeicherelement (DRAM) umfasst, wobei die Oberfläche des Substrats in ein aktives Oberflächengebiet und ein flaches Oberflächengebiet, in oder über dem keine aktiven Elemente gebildet werden, unterteilt ist, wobei eine Dielektrikumsschicht über der Oberfläche des Substrats abgeschieden ist, einschließlich der Oberfläche der zumindest einen DRAM-Zelle, die über einem aktiven Oberflächengebiet des Substrats vorgesehen ist, wobei Kontaktöffnungen für die zumindest eine DRAM- Zelle vorgesehen sind, wobei die Kontaktöffnungen zumindest eine erste Kontaktöffnung zu der Oberfläche des Substrats zur Versorgung der zumindest einen DRAM-Zelle umfasst, wobei die Kontaktöffnungen ferner zumindest eine zweite Kontaktöffnung zu einem Sourcegebiet der zumindest einen DRAM-Zelle umfassen, und wobei die Kontaktöffnungen ferner zumindest eine dritte Kontaktöffnung zu einer Gate-Elektrode der zumindest einen DRAM-Zelle umfassen. 2. The method of claim 1, wherein the substrate with at least one Semiconductor element is provided over an active surface area of the substrate, wherein the at least one semiconductor element is at least one dynamic one Random access memory element (DRAM) comprises, wherein the surface of the substrate in one active surface area and a flat surface area in or above which none active elements are formed, being divided into a dielectric layer is deposited over the surface of the substrate, including the surface the at least one DRAM cell that over an active surface area of the Substrate is provided, wherein contact openings for the at least one DRAM Cell are provided, wherein the contact openings at least a first Contact opening to the surface of the substrate for supplying the at least one DRAM cell, wherein the contact openings further comprise at least a second Contact opening to a source region of the at least one DRAM cell comprise, and wherein the contact openings further at least a third contact opening to a gate electrode of the at least one DRAM cell. 3. Verfahren nach Anspruch 2, mit den zusätzlichen Prozessschritten:
Durchführen einer ersten Ätzung der Dielektrikumsschicht, wobei die erste Ätzung Gräben für eine erste Metallschicht in der Oberfläche der Dielektrikumsschicht bildet;
Durchführen einer zweiten Ätzung der Dielektrikumsschicht, wobei die zweite Ätzung das ARC-Material aus der zumindest einen ersten und aus der zumindest einen zweiten und aus der zumindest einen dritten Kontaktöffnung, die für die zumindest eine DRAM-Zelle mit ARC-Material zu sehen sind, entfernt;
Füllen der zumindest einen ersten und der zumindest einen zweiten und der zumindest einen dritten Kontaktöffnung mit Wolfram, wodurch Wolfram-Anschlüsse durch die zumindest eine erste und die zumindest eine zweite und die zumindest eine dritte Kontaktöffnung geschaffen werden; und
Abscheiden einer ersten Metallschicht über der Oberfläche der Dielektrikumsschicht. 3. The method according to claim 2, with the additional process steps:
Performing a first etch of the dielectric layer, the first etch forming trenches for a first metal layer in the surface of the dielectric layer;
Performing a second etching of the dielectric layer, the second etching removing the ARC material from the at least one first and from the at least one second and from the at least one third contact opening, which can be seen for the at least one DRAM cell with ARC material, away;
Filling the at least one first and the at least one second and the at least one third contact opening with tungsten, as a result of which tungsten connections are created by the at least one first and the at least one second and the at least one third contact opening; and
Depositing a first metal layer over the surface of the dielectric layer. 4. Verfahren nach Anspruch 1, wobei die erste Beschichtung aus ARC-Material eine Dicke zwischen ungefähr 120 und 150 nm aufweist, und wobei die zweite Beschichtung aus ARC-Material eine Dicke zwischen ungefähr 120 und 150 nm aufweist. 4. The method of claim 1, wherein the first coating of ARC material Thickness between about 120 and 150 nm, and being the second ARC material coating has a thickness between approximately 120 and 150 nm having. 5. Verfahren nach Anspruch 1, wobei die erste Beschichtung aus ARC-Material eine Dicke zwischen ungefähr 70 und 90 nm aufweist. 5. The method of claim 1, wherein the first coating of ARC material Thickness between about 70 and 90 nm. 6. Verfahren nach Anspruch 1, wobei Anwenden eines ersten Ausbackens auf die erste Beschichtung aus ARC das Einbringen des Substrats in eine Temperaturumgebung zwischen ungefähr 400 und 600 Grad C für eine Zeitdauer zwischen ungefähr 30 und 90 Sekunden umfasst, und wobei das Anwenden eines zweiten Ausbackens auf die erste Beschichtung aus ARC-Material das Einbringen des Substrats in eine Temperaturumgebung zwischen ungefähr 400 und 600 Grad C für eine Zeitdauer zwischen ungefähr 30 und 90 Sekunden umfasst. 6. The method of claim 1, wherein applying a first bake to the first coating of ARC the introduction of the substrate in a Temperature environment between approximately 400 and 600 degrees C for a period between comprises approximately 30 and 90 seconds, and wherein applying a second Baking on the first coating of ARC material introducing the Substrate in a temperature environment between approximately 400 and 600 degrees C. for a period between approximately 30 and 90 seconds. 7. Verfahren nach Anspruch 1, wobei Reduzieren einer Dicke der ersten ARC- Schicht eine erste und eine zweite Ätzung umfasst. 7. The method of claim 1, wherein reducing a thickness of the first ARC Layer comprises a first and a second etching. 8. Verfahren nach Anspruch 7, wobei die erste Ätzung Anwenden eines Druckes von ungefähr 130 mTorr, einer Leistung von 300 Watt, eines N2-Durchflusses bei einer Durchflussrate von ungefähr 20 sccm, eines H2-Durchflusses bei einer Durchflussrate von ungefähr 20 sccm, die für eine Zeitdauer von ungefähr 75 Sekunden angewendet werden, umfasst. 8. The method of claim 7, wherein the first etch applies a pressure of approximately 130 mTorr, a power of 300 watts, an N 2 flow at a flow rate of approximately 20 sccm, an H 2 flow at a flow rate of approximately 20 sccm applied for a period of approximately 75 seconds. 9. Verfahren nach Anspruch 7, wobei die erste Ätzung umfasst: Anwenden eines Druckes von ungefähr 25 mTorr, einer Leistung von ungefähr 300 Watt, eines N2- Durchflusses bei einer Durchflussrate von ungefähr 20 sccm, eines H2- Durchflusses bei einer Durchflussrate von ungefähr 20 sccm, angewendet für eine Zeitdauer von ungefähr 10 Sekunden. 9. The method of claim 7, wherein the first etch comprises: applying a pressure of about 25 mTorr, a power of about 300 watts, an N 2 flow at a flow rate of about 20 sccm, an H 2 flow at a flow rate of about 20 sccm, applied for a period of about 10 seconds. 10. Verfahren zur Verbesserung der Gleichförmigkeit einer Schicht aus antireflektierender Beschichtung (ARC) und zur Bildung einer ersten Metallebene, mit den Schritten:
Bereitstellen eines Substrats, wobei das Substrat mit zumindest einem Halbleiterelement über einem aktiven Oberflächengebiet des Substrats versehen ist, wobei das zumindest eine Halbleiterelement zumindest ein dynamisches Direktzugriffsspeicherelement (DRAM) umfasst, wobei die Oberfläche des Substrats in ein aktives Oberflächengebiet und ein flaches Oberflächengebiet, in oder auf dem keine aktiven Elemente gebildet werden, unterteilt ist, wobei eine Dielektrikumsschicht über der Oberfläche des Substrats abgeschieden ist, einschließlich der Oberfläche der zumindest einen DRAM-Zelle, die über einem aktiven Oberflächengebiet des Substrats vorgesehen ist, wobei Kontaktöffnungen durch die Dielektrikumsschicht hindurch vorgesehen sind, wobei die Kontaktöffnungen zumindest eine erste Kontaktöffnung zu der Oberfläche des Substrats zur Versorgung der zumindest einen DRAM-Zelle umfassen, wobei die Kontaktöffnungen ferner zumindest eine zweite Kontaktöffnung zu einem Sourcegebiet der zumindest einen DRAM-Zelle umfassen, und wobei die Kontaktöffnungen des Weiteren zumindest eine dritte Kontaktöffnung zu einer Gate-Elektrode der zumindest einen DRAM-Zelle umfassen;
Abscheiden einer ersten Beschichtung aus antireflektierendem Beschichtungsmaterial über der Oberfläche der Dielektrikumsschicht;
Anwenden eines ersten Ausbackens der ersten ARC-Beschichtung;
Ätzen der ersten ARC-Beschichtung, um damit eine Dicke der ersten ARC- Beschichtung zu reduzieren, wobei die Ätzung fortgeführt wird bis zu einem Punkt, an dem im Wesentlichen das gesamte ARC-Material aus dem flachen Oberflächengebiet des Substrats entfernt ist;
Abscheiden einer zweiten Beschichtung aus antireflektierendem Beschichtungsmaterial über der Oberfläche der Dielektrikumsschicht; und
Anwenden eines zweiten Ausbackens der zweiten ARC-Beschichtung. 10. A method for improving the uniformity of a layer of anti-reflective coating (ARC) and for forming a first metal level, comprising the steps:
Providing a substrate, the substrate being provided with at least one semiconductor element over an active surface area of the substrate, the at least one semiconductor element comprising at least one dynamic random access memory element (DRAM), the surface of the substrate being in an active surface area and a flat surface area, in or on which no active elements are formed, a dielectric layer being deposited over the surface of the substrate, including the surface of the at least one DRAM cell that is provided over an active surface area of the substrate, with contact openings provided through the dielectric layer , wherein the contact openings comprise at least a first contact opening to the surface of the substrate for supplying the at least one DRAM cell, the contact openings further comprising at least a second contact opening to a source region the at least one DRAM cell, and wherein the contact openings further comprise at least a third contact opening to a gate electrode of the at least one DRAM cell;
Depositing a first coating of anti-reflective coating material over the surface of the dielectric layer;
Applying a first bake of the first ARC coating;
Etching the first ARC coating to thereby reduce a thickness of the first ARC coating, the etching continuing to a point where substantially all of the ARC material is removed from the flat surface area of the substrate;
Depositing a second coating of anti-reflective coating material over the surface of the dielectric layer; and
Apply a second bake of the second ARC coating. 11. Verfahren nach Anspruch 10 mit den zusätzlichen Prozessschritten:
Ausführen einer zweiten Ätzung der Dielektrikumsschicht, wobei die zweite Ätzung Gräben für eine erste Metallschicht in der Oberfläche der Dielektrikumsschicht erzeugt;
Ausführen einer dritten Ätzung an der Dielektrikumsschicht, wobei die dritte Ätzung das ARC-Material aus der zumindest einen ersten und aus der zumindest einen zweiten und aus der zumindest einen dritten Kontaktöffnung, die für die zumindest eine DRAM-Zelle mit ARC-Material zu versehen sind, entfernt;
Füllen der zumindest einen ersten und der zumindest einen zweiten und der zumindest einen dritten Kontaktöffnung mit Wolfram, wodurch Wolfram-Anschlüsse durch die zumindest eine erste und die zumindest eine zweite und die zumindest eine dritte Kontaktöffnung gebildet werden; und
Abscheiden einer ersten Metallschicht über der Oberfläche der Dielektrikumsschicht. 11. The method according to claim 10 with the additional process steps:
Performing a second etch of the dielectric layer, the second etch creating trenches for a first metal layer in the surface of the dielectric layer;
Executing a third etching on the dielectric layer, the third etching the ARC material from the at least one first and from the at least one second and from the at least one third contact opening, which are to be provided with ARC material for the at least one DRAM cell , away;
Filling the at least one first and the at least one second and the at least one third contact opening with tungsten, as a result of which tungsten connections are formed by the at least one first and the at least one second and the at least one third contact opening; and
Depositing a first metal layer over the surface of the dielectric layer. 12. Verfahren nach Anspruch 10, wobei die über der Oberfläche der ersten Dielektrikumsschicht abgeschiedene erste Beschichtung aus antireflektierendem Beschichtungsmaterial zumindest ARC-Material in die zumindest eine erste, zumindest eine zweite und zumindest eine dritte Kontaktöffnung, die für die zumindest eine DRAM-Zelle vorzusehen sind, eindringen lässt. 12. The method of claim 10, wherein the above the surface of the first Dielectric layer deposited first coating made of antireflective Coating material at least ARC material in the at least one first, at least one second and at least one third contact opening, for the at least one DRAM cell must be provided. 13. Verfahren nach Anspruch 10, wobei die erste Beschichtung aus ARC-Material eine Dicke zwischen ungefähr 120 und 150 nm aufweist, und wobei die zweite Beschichtung aus ARC-Material eine Dicke zwischen ungefähr 120 und 150 nm aufweist. 13. The method of claim 10, wherein the first coating of ARC material Thickness between about 120 and 150 nm, and being the second ARC material coating has a thickness between approximately 120 and 150 nm having. 14. Verfahren nach Anspruch 10, wobei die erste Beschichtung aus ARC-Material eine Dicke zwischen ungefähr 70 und 90 nm aufweist. 14. The method of claim 10, wherein the first coating of ARC material Thickness between about 70 and 90 nm. 15. Verfahren nach Anspruch 10, wobei das Anwenden eines ersten Ausbackens auf die erste Beschichtung aus ARC-Material das Einbringen des Substrats in eine Temperaturumgebung zwischen ungefähr 400 und 600 Grad C für eine Zeitdauer zwischen ungefähr 30 und 90 Sekunden umfasst, und wobei das Anwenden eines zweiten Ausbackens auf die erste Beschichtung auf ARC-Material das Einbringen des Substrats in eine Temperaturumgebung zwischen ungefähr 400 und 600 Grad C für eine Zeitdauer zwischen ungefähr 30 und 90 Sekunden umfasst. 15. The method of claim 10, wherein applying a first bake to the first coating of ARC material introducing the substrate into a Temperature environment between approximately 400 and 600 degrees C for a period of time between about 30 and 90 seconds, and wherein applying one second baking onto the first coating on ARC material the substrate in a temperature environment between about 400 and 600 degrees C for a period between about 30 and 90 seconds. 16. Verfahren nach Anspruch 10, wobei das Ätzen der ersten ARC-Beschichtung eine erste und eine zweite Ätzung umfasst. 16. The method of claim 10, wherein the etching of the first ARC coating is a comprises first and a second etching. 17. Verfahren nach Anspruch 16, wobei die erste Ätzung umfasst: Anwenden eines Druckes von ungefähr 130 mTorr, einer Leistung von ungefähr 300 Watt, eines N2- Durchflusses bei einer Durchflussrate von ungefähr 20 sccm, eines H2- Durchflusses bei einer Durchflussrate von ungefähr 20 sccm, angewendet für eine Zeitdauer von ungefähr 75 Sekunden. 17. The method of claim 16, wherein the first etch comprises: applying a pressure of about 130 mTorr, a power of about 300 watts, an N 2 flow at a flow rate of about 20 sccm, an H 2 flow at a flow rate of about 20 sccm, applied for a period of about 75 seconds. 18. Verfahren nach Anspruch 16, wobei die erste Ätzung umfasst: Anwenden eines Druckes von ungefähr 25 mTorr, einer Leistung von ungefähr 300 Watt, eines N2- Durchflusses bei einer Durchflussrate von ungefähr 20 sccm, eines H2- Durchflusses bei einer Durchflussrate von ungefähr 20 sccm, angewendet für eine Zeitdauer von ungefähr 10 Sekunden. 18. The method of claim 16, wherein the first etch comprises: applying a pressure of about 25 mTorr, a power of about 300 watts, an N 2 flow at a flow rate of about 20 sccm, an H 2 flow at a flow rate of about 20 sccm, applied for a period of about 10 seconds. 19. Verfahren zur Verbesserung der Gleichförmigkeit einer Schicht aus antireflektierender Beschichtung (ARC) und zur Schaffung einer ersten Metallebene, mit den Schritten:
Bereitstellen eines Substrats, wobei das Substrat mit zumindest einem Halbleiterelement über einem aktiven Oberflächengebiet des Substrats versehen ist, wobei die Oberfläche des Substrats in zumindest einen Oberflächenbereich mit einem ersten Muster aus dicht gepackten Kontaktöffnungen und zumindest einem zweiten Muster aus weniger dicht gepackten Kontaktöffnungen zu der Oberfläche des Substrats zur Versorgung der zumindest einen DRAM-Zelle unterteilt ist;
Abscheiden einer Dielektrikumsschicht über der Oberfläche des Substrats, einschließlich der Oberfläche der zumindest einen DRAM-Zelle, die über einem aktiven Oberflächengebiet des Substrats vorgesehen ist;
Zuweisen von Kontaktöffnungen, die für die zumindest eine DRAM-Zelle vorzusehen sind, wobei die Kontaktöffnungen zumindest ein erstes Muster aus dicht gepackten Kontaktöffnungen zu der Oberfläche des Substrats zur Versorgung der zumindest einen DRAM-Zelle umfassen, wobei die Kontaktöffnungen ferner zumindest ein zweites Muster aus weniger dicht gepackten Kontaktöffnungen zu der Oberfläche des Substrats zur Versorgung der zumindest einen DRAM-Zelle umfassen;
Strukturieren und erstes Ätzen der Dielektrikumsschicht, wobei Öffnungen durch die Dielektrikumsschicht hindurch geschaffen werden, die mit dem zumindest einem ersten und dem zumindest einem zweiten Muster aus Kontaktöffnungen, die für die zumindest eine DRAM-Zelle vorzusehen sind, ausgerichtet sind;
Abscheiden einer ersten Beschichtung aus antireflektierendem Beschichtungsmaterial über der Oberfläche der Dielektrikumsschicht, wobei zumindest das zumindest eine erste und das zumindest eine zweite Muster aus Kontaktöffnungen, die für die zumindest eine DRAM-Zelle vorzusehen sind, mit ARC-Material gefüllt werden;
Anwenden eines ersten Ausbackens an der ersten ARC-Beschichtung;
Ätzen der ersten ARC-Beschichtung, wodurch eine Dicke der ersten ARC- Beschichtung reduziert wird, wobei die Ätzung fortgesetzt wird bis zu einem Punkt, an dem im Wesentlichen das gesamte ARC-Material mit einer gleichen Dicke über dem zumindest einen ersten und dem zumindest einen zweiten Muster aus Kontaktöffnungen abgeschieden ist;
Abscheiden einer zweiten Beschichtung aus antireflektierendem Beschichtungsmaterial über der Oberfläche der Dielektrikumsschicht;
Anwenden eines zweiten Ausbackens an der zweiten ARC-Beschichtung;
Durchführen einer zweiten Ätzung der Dielektrikumsschicht, wobei die zweite Ätzung Gräben für eine erste Metallschicht in der Oberfläche der Dielektrikumsschicht bildet;
Ausführen einer dritten Ätzung der Dielektrikumsschicht, wobei die dritte Ätzung das ARC-Material aus dem zumindest einem ersten und dem zumindest einem zweiten Muster aus Kontaktöffnungen, die für die zumindest eine DRAM-Zelle mit ARC-Material vorzusehen sind, entfernt;
Füllen des zumindest einen ersten und des zumindest einen zweiten Musters aus Kontaktöffnungen mit Wolfram, wodurch Wolfram-Anschlüsse durch das erste und das zweite Muster aus Kontaktöffnungen geschaffen werden; und
Abscheiden einer ersten Metallschicht über der Oberfläche der Dielektrikumsschicht. 19. A method of improving the uniformity of an anti-reflective coating (ARC) layer and creating a first metal level, comprising the steps of:
Providing a substrate, the substrate being provided with at least one semiconductor element over an active surface area of the substrate, the surface of the substrate in at least one surface area having a first pattern of densely packed contact openings and at least a second pattern of less densely packed contact openings to the surface the substrate for supplying the at least one DRAM cell is subdivided;
Depositing a dielectric layer over the surface of the substrate, including the surface of the at least one DRAM cell provided over an active surface area of the substrate;
Assigning contact openings to be provided for the at least one DRAM cell, the contact openings comprising at least a first pattern of densely packed contact openings to the surface of the substrate for supplying the at least one DRAM cell, the contact openings further comprising at least a second pattern comprise less densely packed contact openings to the surface of the substrate for supplying the at least one DRAM cell;
Patterning and first etching the dielectric layer, wherein openings are created through the dielectric layer that are aligned with the at least a first and the at least a second pattern of contact openings that are to be provided for the at least one DRAM cell;
Depositing a first coating of antireflective coating material over the surface of the dielectric layer, wherein at least the at least one first and the at least one second pattern of contact openings, which are to be provided for the at least one DRAM cell, are filled with ARC material;
Applying a first bake to the first ARC coating;
Etching the first ARC coating, thereby reducing a thickness of the first ARC coating, continuing the etching to a point where substantially all of the ARC material is of the same thickness over the at least one first and the at least one second pattern is deposited from contact openings;
Depositing a second coating of anti-reflective coating material over the surface of the dielectric layer;
Applying a second bake to the second ARC coating;
Performing a second etch of the dielectric layer, the second etch forming trenches for a first metal layer in the surface of the dielectric layer;
Performing a third etching of the dielectric layer, the third etching removing the ARC material from the at least one first and the at least one second pattern from contact openings which are to be provided for the at least one DRAM cell with ARC material;
Filling the at least a first and at least a second pattern of contact openings with tungsten, whereby tungsten connections are created by the first and the second pattern of contact openings; and
Depositing a first metal layer over the surface of the dielectric layer. 20. Verfahren nach Anspruch 19, wobei die erste Beschichtung aus ARC-Material eine Dicke zwischen ungefähr 120 und 150 nm aufweist, und wobei die zweite Beschichtung aus ARC-Material eine Dicke zwischen ungefähr 120 und 150 nm aufweist. 20. The method of claim 19, wherein the first coating of ARC material Thickness between about 120 and 150 nm, and being the second ARC material coating has a thickness between approximately 120 and 150 nm having. 21. Verfahren nach Anspruch 19, wobei die erste Beschichtung aus ARC-Material eine Dicke zwischen ungefähr 70 und 90 nm aufweist. 21. The method of claim 19, wherein the first coating of ARC material Thickness between about 70 and 90 nm. 22. Verfahren nach Anspruch 19, wobei das Anwenden eines ersten Ausbackens auch die erste Beschichtung aus ARC-Material umfasst: Einbringen des Substrats in eine Temperaturumgebung zwischen ungefähr 400 und 600 Grad C für eine Zeitdauer zwischen ungefähr 30 und 90 Sekunden, und wobei das Anwenden eines zweiten Ausbackens auf die erste Beschichtung aus ARC-Material umfasst: Einbringen des Substrats in eine Temperaturumgebung zwischen ungefähr 400 und 600 Grad C für eine Zeitdauer zwischen ungefähr 30 und 90 Sekunden. 22. The method of claim 19, wherein applying a first bake also the first coating of ARC material comprises: placing the substrate in a temperature environment between about 400 and 600 degrees C for one Time period between approximately 30 and 90 seconds, and applying one second baking on the first coating of ARC material includes: Placing the substrate in a temperature environment between about 400 and 600 degrees C for a period between about 30 and 90 seconds. 23. Verfahren nach Anspruch 19, wobei das Ätzen der ersten ARC-Beschichtung eine erste und eine zweite Ätzung umfasst. 23. The method of claim 19, wherein the etching of the first ARC coating is a comprises first and a second etching. 24. Verfahren nach Anspruch 19, wobei die erste Ätzung umfasst: Anwenden eines Druckes von ungefähr 130 mTorr, einer Leistung von 300 Watt, eines N2- Durchflusses bei einer Durchflussrate von ungefähr 20 sccm, eines H2- Durchflusses bei einer Durchflussrate von ungefähr 20 sccm, angewendet für eine Zeitdauer von ungefähr 75 Sekunden. 24. The method of claim 19, wherein the first etch comprises: applying a pressure of approximately 130 mTorr, a power of 300 watts, an N 2 flow at a flow rate of approximately 20 sccm, an H 2 flow at a flow rate of approximately 20 sccm, applied for a period of approximately 75 seconds. 25. Verfahren nach Anspruch 19, wobei die erste Ätzung umfasst: Anwenden eines Druckes von ungefähr 25 mTorr, einer Leistung von ungefähr 300 Watt, eines N2- Durchflusses bei einer Durchflussrate von ungefähr 20 sccm, eines H2- Durchflusses bei einer Durchflussrate von ungefähr 20 sccm, angewendet für eine Zeitdauer von ungefähr 10 Sekunden. 25. The method of claim 19, wherein the first etch comprises: applying a pressure of about 25 mTorr, a power of about 300 watts, an N 2 flow at a flow rate of about 20 sccm, an H 2 flow at a flow rate of about 20 sccm, applied for a period of about 10 seconds. 26. Verfahren nach Anspruch 19, wobei das zumindest eine Halbleiterelement zumindest ein dynamisches Direktzugriffsspeicherelement (DRAM) umfasst. 26. The method of claim 19, wherein the at least one semiconductor element comprises at least one dynamic random access memory element (DRAM).
DE10151628A 2001-10-19 2001-10-19 A method of improving the surface uniformity of an anti-reflective coating used to make contact connections Expired - Lifetime DE10151628C2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE10151628A DE10151628C2 (en) 2001-10-19 2001-10-19 A method of improving the surface uniformity of an anti-reflective coating used to make contact connections

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10151628A DE10151628C2 (en) 2001-10-19 2001-10-19 A method of improving the surface uniformity of an anti-reflective coating used to make contact connections

Publications (2)

Publication Number Publication Date
DE10151628A1 true DE10151628A1 (en) 2003-05-15
DE10151628C2 DE10151628C2 (en) 2003-10-16

Family

ID=7703037

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10151628A Expired - Lifetime DE10151628C2 (en) 2001-10-19 2001-10-19 A method of improving the surface uniformity of an anti-reflective coating used to make contact connections

Country Status (1)

Country Link
DE (1) DE10151628C2 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10310346A1 (en) * 2003-03-10 2004-09-30 Infineon Technologies Ag Manufacturing photomask on semiconductor structure, involves filling wells in semiconductor structure, removing filling layer, and forming photomask on planar surface of auxiliary layer
DE10326319B3 (en) * 2003-06-11 2004-12-16 Infineon Technologies Ag Production of an electrical contact in an integrated circuit comprises applying and structuring a hard mask layer on an insulating layer to form regions for contact hole openings in the insulating layer, and further processing

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0525942A2 (en) * 1991-05-31 1993-02-03 AT&T Corp. Integrated circuit fabrication process using a bilayer resist
US5705430A (en) * 1995-06-07 1998-01-06 Advanced Micro Devices, Inc. Dual damascene with a sacrificial via fill
US5879866A (en) * 1994-12-19 1999-03-09 International Business Machines Corporation Image recording process with improved image tolerances using embedded AR coatings
US5883066A (en) * 1993-06-28 1999-03-16 The Procter & Gamble Company Liquid detergent compositions containing cellulase and amine
US6004883A (en) * 1998-10-23 1999-12-21 Taiwan Semiconductor Manufacturing Company, Ltd. Dual damascene patterned conductor layer formation method without etch stop layer
EP1160843A1 (en) * 2000-05-30 2001-12-05 Semiconductor 300 GmbH & Co. KG Planarizing anti-reflective coating layer with improved light absorption
DE19927284C2 (en) * 1999-06-15 2002-01-10 Infineon Technologies Ag Method for producing an electrically conductive connection in a microelectronic structure

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0525942A2 (en) * 1991-05-31 1993-02-03 AT&T Corp. Integrated circuit fabrication process using a bilayer resist
US5883066A (en) * 1993-06-28 1999-03-16 The Procter & Gamble Company Liquid detergent compositions containing cellulase and amine
US5879866A (en) * 1994-12-19 1999-03-09 International Business Machines Corporation Image recording process with improved image tolerances using embedded AR coatings
US5705430A (en) * 1995-06-07 1998-01-06 Advanced Micro Devices, Inc. Dual damascene with a sacrificial via fill
US6004883A (en) * 1998-10-23 1999-12-21 Taiwan Semiconductor Manufacturing Company, Ltd. Dual damascene patterned conductor layer formation method without etch stop layer
DE19927284C2 (en) * 1999-06-15 2002-01-10 Infineon Technologies Ag Method for producing an electrically conductive connection in a microelectronic structure
EP1160843A1 (en) * 2000-05-30 2001-12-05 Semiconductor 300 GmbH & Co. KG Planarizing anti-reflective coating layer with improved light absorption

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10310346A1 (en) * 2003-03-10 2004-09-30 Infineon Technologies Ag Manufacturing photomask on semiconductor structure, involves filling wells in semiconductor structure, removing filling layer, and forming photomask on planar surface of auxiliary layer
DE10310346B4 (en) * 2003-03-10 2005-06-09 Infineon Technologies Ag Method for producing a photomask on a microstructure with trenches and corresponding use of the photomask
DE10326319B3 (en) * 2003-06-11 2004-12-16 Infineon Technologies Ag Production of an electrical contact in an integrated circuit comprises applying and structuring a hard mask layer on an insulating layer to form regions for contact hole openings in the insulating layer, and further processing

Also Published As

Publication number Publication date
DE10151628C2 (en) 2003-10-16

Similar Documents

Publication Publication Date Title
EP1444724B1 (en) Method for photolithographic structuring by means of a carbon hard mask layer which has a diamond-like hardness and is produced by means of a plasma-enhanced deposition method
DE69836943T2 (en) Planarization of a non-compliant device layer in semiconductor fabrication
EP0286708B1 (en) Method of producing contact holes in a double insulation layer
DE102010000033B4 (en) Method for producing a semiconductor component
DE69837313T2 (en) A method of making coplanar metal / insulating multilayer films using a damascene sacrificial oxide flow process
DE2953117A1 (en) Fabrication of integrated circuits utilizing thick high-resolution patterns
DE112006000811B4 (en) Etching process for CD reduction of ARC material
DE2922416A1 (en) SHADOW MASK FOR STRUCTURING SURFACE AREAS AND METHOD FOR THEIR PRODUCTION
DE102005020060B4 (en) A method of patterning a low-k dielectric using a hardmask
DE10223957B4 (en) An improved method of electroplating copper on a patterned dielectric layer
DE19929239A1 (en) MOSFET integrated circuit manufacture lithography masking technique
DE10252337A1 (en) Production of a semiconductor component comprises preparing an insulating layer for a hard mask on an etching layer, forming a sacrificial layer on the insulating layer, and further processing
DE102009046242A1 (en) Production of contact bushings with different sizes of a semiconductor device by dividing the contact hole patterning process
DE4413152B4 (en) Method for generating structure in a semiconductor component
EP0338102B1 (en) Process for manufacturing semiconductor integrated circuits comprising field effect transistors having submicron channels
DE2636971A1 (en) METHOD FOR PRODUCING AN INSULATING LAYER WITH A FLAT SURFACE ON A SUBSTRATE
DE3829015C2 (en) Method of manufacturing a semiconductor device with rounded corner portions
DE10225925B4 (en) Etching process using a photoresist etching barrier
DE10255936A1 (en) Improved technique for fabricating an oxide / nitride layer stack by controlling nitrogen ion concentration in a nitriding plasma
DE19829862A1 (en) Semiconductor component manufacture method
EP1303880B1 (en) Method for applying adjustment marks on a semiconductor disk
DE102004036753B4 (en) Process for the preparation of a nitrogen-free ARC topcoat
DE102004031453A1 (en) Method for producing a dielectric and semiconductor structure
DE10151628A1 (en) Improving the conformability of a layer of an antireflection coating and for forming a first metal layer comprises preparing a substrate with a dielectric layer formed on the substrate surface, and further processing
DE19845858A1 (en) Semiconductor device and method for manufacturing it

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8304 Grant after examination procedure
8364 No opposition during term of opposition
R071 Expiry of right