DE10139089C2 - Signal generator in particular for generating a dither signal - Google Patents

Signal generator in particular for generating a dither signal

Info

Publication number
DE10139089C2
DE10139089C2 DE2001139089 DE10139089A DE10139089C2 DE 10139089 C2 DE10139089 C2 DE 10139089C2 DE 2001139089 DE2001139089 DE 2001139089 DE 10139089 A DE10139089 A DE 10139089A DE 10139089 C2 DE10139089 C2 DE 10139089C2
Authority
DE
Germany
Prior art keywords
signal
frequency
generator
shift register
signal generator
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE2001139089
Other languages
German (de)
Other versions
DE10139089A1 (en
Inventor
Anton Steinegger
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohde and Schwarz GmbH and Co KG
Original Assignee
Rohde and Schwarz GmbH and Co KG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohde and Schwarz GmbH and Co KG filed Critical Rohde and Schwarz GmbH and Co KG
Priority to DE2001139089 priority Critical patent/DE10139089C2/en
Publication of DE10139089A1 publication Critical patent/DE10139089A1/en
Application granted granted Critical
Publication of DE10139089C2 publication Critical patent/DE10139089C2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/0617—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence
    • H03M1/0634—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale
    • H03M1/0636—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale in the amplitude domain
    • H03M1/0639—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale in the amplitude domain using dither, e.g. using triangular or sawtooth waveforms
    • H03M1/0641—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale in the amplitude domain using dither, e.g. using triangular or sawtooth waveforms the dither being a random signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters

Description

Die Erfindung betrifft eine Signalgenerator, insbesondere zum Erzeugen eines Dithersignals für einen Analog/Digital- Wandler, nach Gattung des Anspruchs 1.The invention relates to a signal generator, in particular for generating a dither signal for an analog / digital Converter, according to the preamble of claim 1.

Die Verwendung eines Frequenzumtastgenerators zum Erzeugen eines Dithersignals ist beispielsweise aus der US 5,525,984 bekannt. Dithersignale dienen der Verringerung von Quantisierungsfehlern und anderen systematischen Nichtlinearitäten von Analog/Digital-Wandlern und werden zu dem eigentlich zu digitalisierenden Basissignal addiert, so daß das resultierende Signal aus der Summe von Basissignal und Dithersignal an den Analog/Digital-Wandler übermittelt wird. In der US 5,525,984 ist vorgeschlagen, einen Frequenzumtastgenerator zu verwenden, der sinusförmige Signale verschiedener Frequenzen erzeugen kann. Die jeweils verwendete Frequenz wird mittels eines Pseudorandomgenerators bestimmt. Mittels einer Bitsequenz des Pseudorandomgenerators wird weiterhin in einem Verstärker die Amplitude des von dem Frequenzumtastgenerator erzeugten Sinussignals moduliert. Das so erzeugte frequenz- und amplitudenmodulierte Dithersignal wird dann zu dem Basissignal addiert und das resultierende Signal zur weiteren Verarbeitung dem Analog/Digital-Wandler zugeführt.The use of a frequency shift keying generator for generation a dither signal is, for example, from US 5,525,984 known. Dither signals are used to reduce Quantization errors and other systematic Non-linearities of analog / digital converters and become added to the base signal that is actually to be digitized, so that the resulting signal is the sum of the base signal and transmit the dither signal to the analog / digital converter becomes. No. 5,525,984 proposes one Frequency shift keying generator to use, the sinusoidal Can generate signals of different frequencies. The each frequency is used by means of a Pseudorandom generator determined. Using a bit sequence of the pseudorandom generator is still in one Amplifier the amplitude of the frequency shift keying generator generated sine signal modulated. The frequency and amplitude modulated dither signal then becomes the Base signal added and the resulting signal to further processing supplied to the analog / digital converter.

Nachteilig an dem bekannten Signalgenerator für Dithersignale ist die Gleichverteilung der auftretenden Frequenzen. Durch die Gleichverteilung der Zeitanteile der einzelnen Sinusfrequenzen ist das Frequenzspektrum sehr scharf um die Grundfrequenzen des Sinusgenerators verteilt.A disadvantage of the known signal generator for Dither signals is the even distribution of the occurring Frequencies. By evenly distributing the time shares of the individual sine frequencies, the frequency spectrum is very sharply distributed around the fundamental frequencies of the sine wave generator.

Der Erfindung liegt die Aufgabe zugrunde, einen Signalgenerator mit einem im Bereich einer bevorzugten Grundfrequenz verbreiterten Frequenzspektrum zu schaffen. The invention has for its object a Signal generator with one in the range of a preferred one Fundamental frequency to create broadened frequency spectrum.  

Die Aufgabe wird durch den erfindungsgemäßen Signalgenerators mit den Merkmalen des Anspruchs 1 gelöst.The object is achieved by the invention Signal generator with the features of claim 1 solved.

Der Vorteil des erfindungsgemäßen Signalgenerators liegt in der statistischen Übergewichtung des Zeitanteils zumindest einer bestimmten Frequenz eines Frequenzumtastgenerators. Dadurch wird das Frequenzspektrum des Signalgenerators um eine bevorzugte Grundfrequenz des Frequenzumtastgenerators, welche durch die statistische Übergewichtung betont wird, verbreitert. Das resultierende Frequenzspektrum kommt einem idealen Rauschsignal damit näher, ohne daß ein Einsatz stark temperaturabhängiger Rauschquellen, wie beispielsweise einer Diode, erforderlich ist.The advantage of the signal generator according to the invention lies in at least the statistical overweighting of the time component a certain frequency of a frequency shift keying generator. This changes the frequency spectrum of the signal generator a preferred fundamental frequency of the frequency shift keying generator, which is emphasized by the statistical overweight, widened. The resulting frequency spectrum comes to you ideal noise signal thus closer without an insert strong temperature-dependent noise sources, such as one Diode, is required.

Durch die in den Unteransprüchen aufgeführten Maßnahmen sind vorteilhafte Weiterbildungen des erfindungsgemäßen Signalgenerators möglich.By the measures listed in the subclaims advantageous developments of the invention Signal generator possible.

Insbesondere ist die Verwendung der durch einen Pseudorandomgenerator erzeugten pseudozufälligen Bitsequenz in Verbindung mit einem aus Komparator und Integrator aufgebauten Dreiecksgenerator als Frequenzumtastgenerator vorteilhaft. Damit wird eine preiswerte Lösung zum Erzwingen einer statistischen Übergewichtung bestimmter Frequenzen erreicht, ohne daß ein zusätzlicher Bauteileaufwand erforderlich ist. Die zum Bau eines solchen Signalgenerators erforderlichen Bauteile weisen eine geringe Empfindlichkeit gegenüber Temperaturschwankungen auf, so daß eine Temperaturkompensation nicht nötig ist.In particular, the use of the by Pseudorandom generator generated pseudorandom bit sequence in combination with a comparator and integrator built triangle generator as frequency shift keying generator advantageous. This makes an inexpensive solution to enforce a statistical overweight to certain frequencies achieved without additional components is required. To build such a signal generator required components have a low sensitivity against temperature fluctuations, so that a Temperature compensation is not necessary.

In den nachfolgend beschriebenen Zeichnungen ist ein Ausführungsbeispiel eines erfindungsgemäßen Signalgenerators dargestellt und ausführlich erläutert. Es zeigen:In the drawings described below is a Embodiment of a signal generator according to the invention shown and explained in detail. Show it:

Fig. 1 ein Ausführungsbeispiel eines erfindungsgemäßen Signalgenerators; Fig. 1 shows an embodiment of a signal generator according to the invention;

Fig. 2 eine Darstellung zweier durch einen Frequenzumtastgenerator erzeugter Dreiecksignale; Fig. 2 is an illustration of two signals generated by a Frequenzumtastgenerator triangle;

Fig. 3 ein Frequenzspektrum eines mit zwei Dreiecksignalen unterschiedlicher Frequenz arbeitenden Signalgenerators; und Fig. 3 is a frequency spectrum of different frequency signals with two triangular working signal generator; and

Fig. 4 eine beispielhafte Darstellung eines durch einen erfindungsgemäßen Signalgenerator erzeugten Ausgangssignals. Fig. 4 is an exemplary representation of an output signal generated by an inventive signal generator.

In Fig. 1 ist eine schematische Darstellung eines erfindungsgemäßen Signalgenerators 1 dargestellt. Der Signalgenerator 1 ist aus einem Frequenzumtastgenerator 2 und einem Pseudorandomgenerator 3 ausgebildet. Mittels eines Schieberegisters 4 wird eine Bitfolge erzeugt, wobei der Wert eines bestimmten Bits des Schieberegisters 4 jeweils eine Frequenz des Frequenzumtastgenerators 2 einstellt. Das Schieberegister 4 ist hierzu über eine Leitung 5 mit einer Umtasteinrichtung 6 des Frequenzumtastgenerators 2 verbunden.In Fig. 1 is a schematic representation of a signal generator 1 according to the invention. The signal generator 1 is formed from a frequency shift keying generator 2 and a pseudorandom generator 3 . A bit sequence is generated by means of a shift register 4 , the value of a specific bit of the shift register 4 each setting a frequency of the frequency shift keying generator 2 . For this purpose, the shift register 4 is connected via a line 5 to a switching device 6 of the frequency shift keying generator 2 .

Zur Erzeugung der neuen Werte des Schieberegisters 4 ist das Schieberegister 4 im Ausführungsbeispiel über ein "exklusives Oder-Gatter" (XOR-Gatter) 7 rückgekoppelt. Als Eingänge für das XOR-Gatter werden bestimmte Bits des Schieberegisters 4 verwendet, vorzugsweise das ausgangsseitig letzte und je nach Anzahl der Schieberegisterstufen ein oder mehrere andere Bits. Die Erzeugung neuer Bitwerte erfolgt mit einem vorgegebenen Takt T durch einen Taktgeber 8, der mit einem Takteingang 9 des Schieberegisters 4 verbunden ist. Die Taktung des Schieberegisters 4 wird solange von dem externen Taktgeber 8 bestimmt, wie ein "Enable"-Eingang 10 des Schieberegisters 4 durch ein Enable-Signal E gesetzt ist. Ist der Enable- Eingang 10 des Schieberegisters 4 nicht gesetzt, so wird die Erzeugung neuer Bits in dem Schieberegister 4 ausgesetzt und der die Frequenz des Frequenzumtastgenerators 2 bestimmende Wert des letzten Bits bleibt erhalten. To produce the new values of the shift register 4, the shift register 4 is fed back in the exemplary embodiment on an "exclusive OR gate" (XOR gate). 7 Certain bits of shift register 4 are used as inputs for the XOR gate, preferably the last bit on the output side and one or more other bits depending on the number of shift register stages. New bit values are generated with a predetermined clock T by a clock generator 8 , which is connected to a clock input 9 of the shift register 4 . The timing of the shift register 4 is determined by the external clock 8 as long as an "enable" input 10 of the shift register 4 is set by an enable signal E. If the enable input 10 of the shift register 4 is not set, the generation of new bits in the shift register 4 is suspended and the value of the last bit determining the frequency of the frequency shift keying generator 2 is retained.

Der Frequenzumtastgenerator 2 ist im dargestellten Ausführungsbeispiel für zwei Frequenzen f1 und f2 ausgelegt und über eine Umtasteinrichtung 6, welche zwei Zustände entsprechend dem Wert eines Bits des Schieberegisters 4 annehmen kann, über eine Leitung 5 mit dem Schieberegister 4 verbunden. Zur Erzeugung der Dreiecksignale ist der Frequenzumtastgenerator 2 aus einem Integrator 11 und einem Komparator 12 aufgebaut. Über zwei Widerstände 13a und 13b ist die Hysterese des Komparators 12 einstellbar, die letztlich die Amplitude des Dreieckssignals bestimmt. Die Umtasteinrichtung 6 ist eingangsseitig mit dem Ausgang des Komparators 12 verbunden. Anstelle eines im dargestellten Ausführungsbeispiel verwendeten schnellen Komparators 12 kann auch ein "LVDS" ("Low-Voltage-Differential-Signaling")- Empfänger verwendet werden.The Frequenzumtastgenerator 2 is in the illustrated embodiment two frequencies f 1 and f 2 designed and which can assume two states according to the value of a bit of the shift register 4 via a Umtasteinrichtung 6, connected via a line 5 to the shift register. 4 To generate the triangular signals, the frequency shift keying generator 2 is constructed from an integrator 11 and a comparator 12 . The hysteresis of the comparator 12 , which ultimately determines the amplitude of the triangular signal, can be set via two resistors 13 a and 13 b. The switching device 6 is connected on the input side to the output of the comparator 12 . Instead of a fast comparator 12 used in the exemplary embodiment shown, a "LVDS"("Low Voltage Differential Signaling") receiver can also be used.

Die Einstellung der Frequenzen f1 und f2 des Frequenzumtastgenerators 2 erfolgt im dargestellten Ausführungsbeispiel durch das eingangsseitige Verbinden des Integrators 11 mit jeweils einem der beiden Widerstände 14a oder 14b, wobei die Steilheit der Flanken der Dreiecksignale 18a und 18b und damit deren Frequenzen f1 und f2 von der Größe der Widerstände 14a bzw. 14b abhängt. Anstelle der Verwendung des Werts eines bestimmten Bits zur Festlegung von einer zweier möglicher Frequenzen f1 und f2 ist auch die Verwendung eines Bitworts des Schieberegisters 4 denkbar, mit dem eine erweiterte Umtasteinrichtung 6 für mehr als zwei Frequenzen ansteuerbar ist.The frequencies f 1 and f 2 of the frequency shift keying generator 2 are set in the exemplary embodiment shown by connecting the integrator 11 on the input side to one of the two resistors 14 a or 14 b, the steepness of the edges of the triangular signals 18 a and 18 b and thus theirs Frequencies f 1 and f 2 depend on the size of the resistors 14 a and 14 b, respectively. Instead of using the value of a specific bit to determine one of two possible frequencies f 1 and f 2, it is also conceivable to use a bit word of the shift register 4 with which an extended switching device 6 can be controlled for more than two frequencies.

Über eine Ausgangsleitung 15 ist der Ausgang des Integrators 11 mit einem Tiefpaßfilter 16 verbunden. Das auf der Ausgangsseite des Tiefpaßfilters 16 an einer Signalausgangsleitung 17 verfügbare Signal wird der weiteren Verarbeitung zugeführt, beispielsweise einem Addierer um einem Basissignal das erzeugte Dithersignal vor einer durchzuführenden Analog-Digital-Wandlung zuzufügen. The output of the integrator 11 is connected to a low-pass filter 16 via an output line 15 . The signal available on the output side of the low-pass filter 16 on a signal output line 17 is fed to further processing, for example an adder in order to add the generated dither signal to a base signal before an analog-to-digital conversion to be carried out.

Ohne den erfindungsgemäßen Aufbau würde durch die gleiche Wahrscheinlichkeit, mit der durch das rückgekoppelte Schieberegister 4 die Bitwerte "0" und "1" erzeugt werden, der Frequenzumtastgenerator 2 zu gleichen Zeitanteilen mit den beiden Frequenzen entsprechend den Widerständen 14a bzw. 14b betrieben, da für jeden Takt T des Taktgenerators 8 ein neuer Bitwert erzeugt wird. Die beiden Frequenzen seien eine erste Frequenz f1 und eine zweite Frequenz f2, wobei für die nachstehende Beschreibung f1 kleiner als f2 sei, und die erste Frequenz f1 für einen an der Umtasteinrichtung 6 anliegenden Wert "1" des Ausgangssignals 5 des Schieberegisters 4 erzeugt wird.Without the structure according to the invention, the frequency shift keying generator 2 would be operated at the same time portions with the two frequencies corresponding to the resistors 14 a and 14 b, respectively, by the same probability with which the bit values "0" and "1" are generated by the feedback shift register 4 . since a new bit value is generated for each clock T of the clock generator 8 . The two frequencies are a first frequency f 1 and a second frequency f 2 , with f 1 being less than f 2 for the description below, and the first frequency f 1 for a value "1" of the output signal 5 of the switching device 6 Shift register 4 is generated.

Zwei Dreiecksignale 18a und 18b mit der ersten bzw. zweiten Frequenz f1 und f2 sind beispielhaft in der Fig. 2 als Spannungsverlauf über der Zeit t aufgetragen. Die Amplituden der beidem Dreieckssignale 18a und 18b mit der ersten und zweiten Frequenz f1 und f2 sind identisch und liegen bei durch die Widerstände 13a und 13b festgelegten Werten +H und -H symmetrisch bezüglich der Nullinie.Two triangular signals 18 a and 18 b with the first and second frequencies f 1 and f 2 are shown as an example in FIG. 2 as a voltage curve over time t. The amplitudes of the two triangular signals 18 a and 18 b with the first and second frequencies f 1 and f 2 are identical and are at values + H and -H defined by the resistors 13 a and 13 b symmetrical with respect to the zero line.

Das Umtasten des Frequenzumtastgenerators 2 durch die Bitfolge des Schieberegisters 4 erfolgt mit einer durch den Taktgenerator 8 vorgegebenen Umtastfrequenz, die größer ist als die größte durch den Frequenzumtastgenerator 2 erzeugte Frequenz f2. Ein Ausschnitt eines Frequenzspektrums eines Ausgangssignals, welches entsprechend den vorstehenden Ausführungen mit gleichen Zeitanteilen das Dreiecksignal 18a mit der ersten Frequenz f1 und das Dreieckssignal 18b mit der zweiten Frequenz f2 enthält, ist in der Fig. 3 als durchgezogene Linie 19 dargestellt. Wird nun der Zeitanteil der niedrigeren ersten Frequenz f1 erfindungsgemäß statistisch übergewichtet, so ergibt sich als Frequenzspektrum der gepunktet dargestellte Verlauf 20 der Frequenzverteilung. Zusätzlich dargestellt ist eine Kennlinie 21 des Tiefpaßfilters 16.The keying of the Frequenzumtastgenerators 2 is performed by the bit sequence of the shift register 4 at a predetermined by the clock generator 8 Umtastfrequenz which is larger than the largest generated by the Frequenzumtastgenerator 2 frequency f 2. A section of a frequency spectrum of an output signal, which, according to the above statements, contains the triangular signal 18 a with the first frequency f 1 and the triangular signal 18 b with the second frequency f 2 with the same time components, is shown in FIG. 3 as a solid line 19 . If the time component of the lower first frequency f 1 is statistically overweighted according to the invention, the frequency spectrum is the curve 20 of the frequency distribution, shown in dotted lines. A characteristic curve 21 of the low-pass filter 16 is also shown .

Ein Ausschnitt eines Ausgangssignals des Signalgenerators 1 ist in Fig. 4 dargestellt. Oberhalb des Signalverlaufs 22 des Ausgangssignals ist der eingangsseitig an der Umtasteinrichtung 6 anliegende Wert des Ausgangssignals 5 des Schieberegisters 4 dargestellt. Das Ausgangssignal 5 ist entsprechend dem zeitlichen Verlauf der Bitwerte, und damit der Beschaltung des Integrators 11 durch die Umtasteinrichtung 6, aus aufeinanderfolgenden Abschnitten von Dreiecksignalen 18a und 18b gebildet. Die einzelnen Abschnitte weisen dabei zeitliche Ausdehnungen auf, die jeweils ganzzahlige Vielfache eines durch die Taktdauer ΔT vorgegebenen Grundabschnitts sind.A section of an output signal of the signal generator 1 is shown in FIG. 4. Above the signal curve 22 of the output signal, the value of the output signal 5 of the shift register 4 on the input side of the switching device 6 is shown. The output signal 5 is formed from successive sections of triangular signals 18 a and 18 b in accordance with the temporal course of the bit values, and thus the wiring of the integrator 11 by the switching device 6 . The individual sections have temporal expansions, each of which is an integer multiple of a basic section specified by the cycle duration ΔT.

Zur Erzeugung einer erfindungsgemäßen statistischen Übergewichtung des Zeitanteils des Bitwerts "1" des Ausgangssignals 5 des Schieberegisters 4 ist mit dem externen Taktgeber 8 zusätzlich ein Zähler 23 verbunden, dessen Ausgang 26 mit dem Enable-Eingang 10 des Schieberegisters 4 verbunden ist. Ein erster Eingang 24 des Zählers 23 ist weiterhin mit der Leitung 5 verbunden, so daß der Wert des die Frequenz bestimmenden Bits ebenfalls an dem Zähler 23 anliegt. Der Zähler 23 zählt die Impulse des Taktsignals T und wird durch den Zustand "1" des Signals an seinem Eingang 24 gestartet. Gleichzeitig wird der Ausgang 26 zurückgesetzt. Die Anzahl der Taktimpulse T bis zu welcher der Zähler 23 zählt, und bei deren Erreichen der Zustand seines Ausgangs 26 wieder gesetzt wird, wird durch die Bitwerte auf den Leitungen 25 vorgegeben. Die Leitungen 25 stellen Abgriffe bestimmter Stufen des Schieberegisters 4 dar. Ist der Wert an dem ersten Eingang 24 beispielsweise "1", so daß der Frequenzumtastgenerator 2 ein Dreiecksignal 18a mit der ersten Frequenz f1 erzeugt, so wird für eine vorbestimmte Zeitdauer der Enable-Eingang 10 zurückgesetzt. Die Erzeugung neuer Bitwerte in dem Schieberegister 4 wird dadurch ausgesetzt und durch das Aufrechterhalten des Werts des letzten Bits des Schieberegisters 4 erzeugt der Frequenzumtastgenerator 2 weiterhin das Dreiecksignal 18a mit der ersten Frequenz f1.To generate a statistical overweighting according to the invention of the time portion of the bit value "1" of the output signal 5 of the shift register 4 , a counter 23 is additionally connected to the external clock generator 8 , the output 26 of which is connected to the enable input 10 of the shift register 4 . A first input 24 of the counter 23 is also connected to the line 5 , so that the value of the bit determining the frequency is also present at the counter 23 . The counter 23 counts the pulses of the clock signal T and is started by the state "1" of the signal at its input 24 . At the same time, the output 26 is reset. The number of clock pulses T up to which the counter 23 counts, and when it reaches the state of its output 26 is set again by the bit values on the lines 25 . The lines 25 provide taps of certain stages of the shift register 4 is. If the value at the first input 24, for example, "1", so that the Frequenzumtastgenerator 2 a triangular signal 18 a at the first frequency f 1 is generated, is for a predetermined time period of the Enable -Input 10 reset. The generation of new bit values in the shift register 4 is thereby suspended and by maintaining the value of the last bit of the shift register 4 , the frequency shift keying generator 2 continues to generate the triangular signal 18 a with the first frequency f 1 .

Nach Ablauf der durch die Bitwerte auf den Leitungen 25 statistisch wechselnd vorbestimmten Zeitdauer wird der Enable-Eingang 10 des Schieberegisters 4 wieder gesetzt und die Erzeugung neuer Bitwerte wird wieder durch den Taktgeber 8 zeitlich gesteuert. Die vorbestimmte Zeitdauer ist somit pseudozufällig gesteuert, indem durch den Zähler 23 eine Bitsequenz über die Leitungen 25 als pseudozufälliges Bitwort eingelesen wird. Schematisch angedeutet in Fig. 1 ist die Verwendung von drei z. B. aufeinanderfolgenden Bits des Schieberegisters 4. Durch das Bitwort wird die Zeitdauer, für die der Enable-Eingang 10 zurückgesetzt ist, als Vielfaches der Taktperiode ΔT des Taktgenerators 8 festgelegt. Der Zähler 23, der seinerseits über den externen Taktgeber 8 getaktet ist, setzt hierfür den Enable-Eingang 10 des Schieberegisters 4 die entsprechende Anzahl Takte zurück. Damit ist die Erzeugung neuer Bitwerte für die vorbestimmte Zeitdauer ausgesetzt.After the time period statistically alternating predetermined by the bit values on the lines 25 , the enable input 10 of the shift register 4 is set again and the generation of new bit values is again timed by the clock generator 8 . The predetermined period of time is thus controlled in a pseudo-random manner in that a bit sequence is read in via the lines 25 as a pseudo-random bit word by the counter 23 . Schematically indicated in Fig. 1, the use of three z. B. consecutive bits of the shift register 4 . The time period for which the enable input 10 is reset is determined by the bit word as a multiple of the clock period ΔT of the clock generator 8 . The counter 23 , which in turn is clocked via the external clock generator 8 , resets the enable input 10 of the shift register 4 for this purpose by the corresponding number of clock cycles. The generation of new bit values is thus suspended for the predetermined period of time.

Die Verlängerung der Zeitdauer der Abschnitte, in denen der Frequenzumtastgenerator 2 ein Signal mit der ersten Frequenz f1 erzeugt, ist durch die Verwendung einer pseudozufälligen Bitfolge des Schieberegisters 4 ebenfalls pseudozufällig. Damit ist die Übergewichtung des Zeitanteils des Signals 18a mit der ersten Frequenz f1 nicht durch einen festen Faktor vorgegeben, sondern erfolgt statistisch verteilt.Generates the extension of the duration of the portions in which the Frequenzumtastgenerator 2 f a signal at the first frequency 1 is also pseudo-randomly by the use of a pseudo random bit sequence of the shift register. 4 The overweighting of the time portion of the signal 18 a with the first frequency f 1 is therefore not predetermined by a fixed factor, but is statistically distributed.

Der Verlauf des Eingangswerts der Umtasteinrichtung 6, der in der Fig. 4 dargestellt ist, ergibt sich also aus einer zufälligen Aneinanderreihung von Bitwerten durch den Pseudorandomgenerator 3. Jedes Bit des Pseudorandomgenerators 3 wird über die Zeitdauer ΔT bzw. eines ganzzahligen Vielfachen davon ausgegeben. Dabei wird jeder Bitwert "0" des Pseudorandomgenerators 3 nur während einer Taktperiode ΔT ausgegeben, so daß der Wert "0" nur dann eine Frequenz f2 über mehrere Grundabschnitte erzeugt, wenn mehrere Bits mit dem Wert "0" in dem Pseudorandomgenerator 3 aufeinanderfolgend erzeugt wurden. Hingegen wird jeder Bitwert "1" während eines ganzzahligen Vielfachen der Taktperiode ΔT ausgegeben, das vom Zustand der Leitungen 25 abhängig ist. Erzeugt der Pseudorandomgenerator 3 mehrmals hintereinander den Bitwert "1", wird die Frequenz f1 auch mehrmals hintereinander unabhängig voneinander über jeweils mehrere Grundabschnitte ausgegeben.The course of the input value of the switching device 6 , which is shown in FIG. 4, thus results from a random sequence of bit values by the pseudorandom generator 3 . Each bit of the pseudorandom generator 3 is output over the time period ΔT or an integer multiple thereof. Each bit value "0" of the pseudorandom generator 3 is only output during a clock period ΔT, so that the value "0" only generates a frequency f 2 over several basic sections if several bits with the value "0" are generated in the pseudorandom generator 3 in succession were. In contrast, each bit value "1" is output during an integer multiple of the clock period ΔT, which is dependent on the state of the lines 25 . If the pseudorandom generator 3 generates the bit value "1" several times in succession, the frequency f 1 is also output several times in succession independently of one another over a number of basic sections.

Der erfindungsgemäße Signalgenerator 1 ist insbesondere geeignet, die niedrigere von zwei möglichen Frequenzen f1 und f2 statistisch überzugewichten, um ein Dithersignal zu erzeugen, dessen bandbegrenztes Frequenzspektrum unterhalb der Frequenz des zu digitalisierenden Basissignals liegt. Eine nicht weiter ausgeführte Umkehrung des Prinzips ist jedoch ebenso möglich. Anstelle eines nachgeordneten Tiefpaßfilters 16 und einer statistischen Übergewichtung der niedrigeren Frequenz f1, wird dann die höhere Frequenz f2 übergewichtet und ein Bandpaßfilter nachgeschaltet.The signal generator 1 according to the invention is particularly suitable for statistically overweighting the lower of two possible frequencies f 1 and f 2 in order to generate a dither signal whose band-limited frequency spectrum lies below the frequency of the base signal to be digitized. However, a reversal of the principle that is not further elaborated is also possible. Instead of a downstream low-pass filter 16 and a statistical overweighting of the lower frequency f 1 , the higher frequency f 2 is then overweighted and a bandpass filter is connected downstream.

Claims (10)

1. Signalgenerator, insbesondere zum Erzeugen eines Dithersignals für einen Analog/Digital-Wandler, mit einem Pseudorandomgenerator (3) zum Erzeugen einer pseudozufälligen Bitsequenz, wobei in Abhängigkeit von dem Wert zumindest eines bestimmten Bits der pseudozufälligen Bitsequenz ein Frequenzumtastgenerator (2) zwischen zumindest einer ersten und einer zweiten Frequenz (f1, f2) umtastbar ist, dadurch gekennzeichnet, daß der Zeitanteil, in dem der Frequenzumtastgenerator (2) ein Signal (18a) mit der ersten Frequenz (f1) erzeugt, im Vergleich zu dem Zeitanteil, in dem der Frequenzumtastgenerator (2) ein Signal (18b) mit der zweiten Frequenz (f2) erzeugt, statistisch übergewichtet ist.1. Signal generator, in particular for generating a dither signal for an analog / digital converter, with a pseudorandom generator ( 3 ) for generating a pseudo-random bit sequence, a frequency shift keying generator ( 2 ) between at least one depending on the value of at least one specific bit of the pseudo-random bit sequence first and a second frequency (f 1 , f 2 ) can be keyed, characterized in that the time component in which the frequency key generator ( 2 ) generates a signal ( 18 a) with the first frequency (f 1 ) compared to the time component in which the Frequenzumtastgenerator (2) a signal (18 b) at the second frequency (f 2) generated is statistically weighted. 2. Signalgenerator nach Anspruch 1, dadurch gekennzeichnet, daß zur Übergewichtung des Zeitanteils der ersten Frequenz (f1) die Erzeugung der pseudozufälligen Bitsequenz für eine vorbestimmte Zeitdauer aussetzbar ist.2. Signal generator according to claim 1, characterized in that for overweighting the time portion of the first frequency (f 1 ) the generation of the pseudo-random bit sequence can be suspended for a predetermined period of time. 3. Signalgenerator nach einem der Ansprüche 1 oder 2, dadurch gekennzeichnet, daß der Pseudorandomgenerator (3) aus einem rückgekoppeltem Schieberegister (4) und einem Zähler (23), sowie einem Taktgeber (8) zur Vorgabe eines Takts (T) für das Schieberegister (4) und den Zähler (23) ausgebildet ist.3. Signal generator according to one of claims 1 or 2, characterized in that the pseudorandom generator ( 3 ) from a feedback shift register ( 4 ) and a counter ( 23 ), and a clock generator ( 8 ) for specifying a clock (T) for the shift register ( 4 ) and the counter ( 23 ) is formed. 4. Signalgeber nach Anspruch 3, dadurch gekennzeichnet, daß die Taktfrequenz des Taktgebers (8) größer ist, als die größte Signalfrequenz (f2) des Frequenzumtastgenerators (2).4. Signal generator according to claim 3, characterized in that the clock frequency of the clock generator ( 8 ) is greater than the largest signal frequency (f 2 ) of the frequency shift keying generator ( 2 ). 5. Signalgenerator nach Anspruch 3 oder 4, dadurch gekennzeichnet, daß die Zeitdauer des Aussetzens der Erzeugung der pseudozufälligen Bitsequenz durch den Zähler (8) vorbestimmbar ist.5. Signal generator according to claim 3 or 4, characterized in that the time period of the suspension of the generation of the pseudo-random bit sequence can be predetermined by the counter ( 8 ). 6. Signalgenerator nach einem der Ansprüche 3 bis 5, dadurch gekennzeichnet, daß durch den Zähler (23) in Abhängigkeit von einer Bitfolge des Schieberegisters (4) eine jeweils unterschiedliche Zeitdauer vorbestimmbar ist.6. Signal generator according to one of claims 3 to 5, characterized in that the counter ( 23 ) in dependence on a bit sequence of the shift register ( 4 ) each have a different duration can be predetermined. 7. Signalgenerator nach einem der Ansprüche 3 bis 6, dadurch gekennzeichnet, daß die Taktung des Schieberegisters (4) durch den Taktgeber (8) erfolgt, wenn ein Enable-Eingang (10) des Schieberegisters (4) gesetzt ist.7. Signal generator according to one of claims 3 to 6, characterized in that the clocking of the shift register ( 4 ) by the clock generator ( 8 ) takes place when an enable input ( 10 ) of the shift register ( 4 ) is set. 8. Signalgenerator nach einem der Ansprüche 3 bis 7, dadurch gekennzeichnet, daß zum Aussetzen der Erzeugung der pseudozufälligen Bitsequenz ein Enable-Eingang (10) des Schieberegisters (4) durch ein von dem Zähler (23) erzeugtes Enable-Signal (E) rücksetzbar ist.8. Signal generator according to one of claims 3 to 7, characterized in that for suspending the generation of the pseudo-random bit sequence, an enable input ( 10 ) of the shift register ( 4 ) by an enable signal (E) generated by the counter ( 23 ) can be reset is. 9. Signalgenerator nach einem der Ansprüche 1 bis 8, dadurch gekennzeichnet, daß der Frequenzumtastgenerator (2) ein Dreieckgenerator für zumindest zwei Frequenzen (f1, f2) ist.9. Signal generator according to one of claims 1 to 8, characterized in that the frequency shift keying generator ( 2 ) is a triangle generator for at least two frequencies (f 1 , f 2 ). 10. Signalgenerator nach einem der Ansprüche 1 bis 9, dadurch gekennzeichnet, daß der Dreieckgenerator (2) einen Integrator (11) einen Komparator (12), sowie eine Umtasteinrichtung (6) umfaßt.10. Signal generator according to one of claims 1 to 9, characterized in that the triangle generator ( 2 ) comprises an integrator ( 11 ), a comparator ( 12 ), and a switching device ( 6 ).
DE2001139089 2001-08-09 2001-08-09 Signal generator in particular for generating a dither signal Expired - Lifetime DE10139089C2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE2001139089 DE10139089C2 (en) 2001-08-09 2001-08-09 Signal generator in particular for generating a dither signal

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE2001139089 DE10139089C2 (en) 2001-08-09 2001-08-09 Signal generator in particular for generating a dither signal

Publications (2)

Publication Number Publication Date
DE10139089A1 DE10139089A1 (en) 2003-02-27
DE10139089C2 true DE10139089C2 (en) 2003-12-24

Family

ID=7694888

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2001139089 Expired - Lifetime DE10139089C2 (en) 2001-08-09 2001-08-09 Signal generator in particular for generating a dither signal

Country Status (1)

Country Link
DE (1) DE10139089C2 (en)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5451947A (en) * 1993-02-26 1995-09-19 Schlumberger Industries S. A. Modulated dither signal
US5525984A (en) * 1993-08-06 1996-06-11 Adc Telecommunications, Inc. Optimization of weighted signal-to-noise ratio for a digital video encoder
DE19720548A1 (en) * 1997-05-16 1998-11-19 Rohde & Schwarz A=D converter esp. for large scale dithering

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5451947A (en) * 1993-02-26 1995-09-19 Schlumberger Industries S. A. Modulated dither signal
US5525984A (en) * 1993-08-06 1996-06-11 Adc Telecommunications, Inc. Optimization of weighted signal-to-noise ratio for a digital video encoder
DE19720548A1 (en) * 1997-05-16 1998-11-19 Rohde & Schwarz A=D converter esp. for large scale dithering

Also Published As

Publication number Publication date
DE10139089A1 (en) 2003-02-27

Similar Documents

Publication Publication Date Title
DE1541947C3 (en) Filter arrangement for analog signals
WO2014177300A1 (en) System and method for generating random bits
DE19729650C2 (en) Control loop for phase and / or frequency control
DE2541163A1 (en) PHASE AND / OR FREQUENCY COMPARATOR
DE10233391C1 (en) Analogue/digital converter circuit has output of comparator in first A/D converter combined with signal from second A/D converter for residual error correction before low-pass filtering
DE102004031153B4 (en) High-resolution sigma-delta converter
EP0873588A1 (en) Method and device for modulating the frequency of a high-frequency signal
DE10139089C2 (en) Signal generator in particular for generating a dither signal
DE102006054776B4 (en) Apparatus and method for sigma-delta modulation
DE4431791C2 (en) Signal selection device
DE102016119244B4 (en) Time to digital converter
DE2060858B2 (en) DIGITAL CIRCUIT ARRANGEMENT FOR GENERATING PULSE TRAINS
DE102014203648A1 (en) Device for generating random bits in random number generator, has detecting device that is provided to detect various random bits when successive level of input signal changes
DE102018110325B3 (en) Method for counter-controlled signal shaping of the transmission signal of a serial interface to an output signal
DE102018110322B3 (en) Device for time-controlled signal shaping of the transmission signal of a serial interface to an output signal
DE10041331B4 (en) Generation method for an output clock and clock generation circuit corresponding therewith
DE102018110324B3 (en) Method for time-controlled signal shaping of the transmission signal of a serial interface to an output signal
DE3212103A1 (en) Method and arrangement for analog/digital conversion
DE102018110323B3 (en) Device for counter-controlled signal shaping of the transmission signal of a serial interface to an output signal
DE3823177A1 (en) Ultrasonic flow measurement using the evaluation of phase shifts
DE102008033162A1 (en) Physical random number generator
DE3208287A1 (en) Circuit arrangement for converting a data word
DE2735176A1 (en) Active power meter with nonlinear stochastic coding - uses noise source, D=A converter and stochastic decoding in controllable counter-frequency divider
DE102004033596B4 (en) Spread spectrum clock generator for producing a chaotic clock signal has integrator switch for positive or negative voltage flip flop memory element and data input
DE10115386A1 (en) Noise-shaping process

Legal Events

Date Code Title Description
OM8 Search report available as to paragraph 43 lit. 1 sentence 1 patent law
OP8 Request for examination as to paragraph 44 patent law
8304 Grant after examination procedure
8364 No opposition during term of opposition
R071 Expiry of right