DE10127074A1 - Treating hetero-epitaxial semiconductor layers on silicon-on-insulator used in the production of electronic devices comprises irradiating the surface of an epitaxial layer with a light impulse - Google Patents

Treating hetero-epitaxial semiconductor layers on silicon-on-insulator used in the production of electronic devices comprises irradiating the surface of an epitaxial layer with a light impulse

Info

Publication number
DE10127074A1
DE10127074A1 DE2001127074 DE10127074A DE10127074A1 DE 10127074 A1 DE10127074 A1 DE 10127074A1 DE 2001127074 DE2001127074 DE 2001127074 DE 10127074 A DE10127074 A DE 10127074A DE 10127074 A1 DE10127074 A1 DE 10127074A1
Authority
DE
Germany
Prior art keywords
layer
sic
light
silicon
epitaxial
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE2001127074
Other languages
German (de)
Inventor
Thoralf Gebel
Viton Heera
Dieter Panknin
Wolfgang Skorupa
Matthias Voelskow
Martin Eickhoff
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Forschungszentrum Dresden Rossendorf eV
Original Assignee
EADS Deutschland GmbH
Forschungszentrum Dresden Rossendorf eV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by EADS Deutschland GmbH, Forschungszentrum Dresden Rossendorf eV filed Critical EADS Deutschland GmbH
Priority to DE2001127074 priority Critical patent/DE10127074A1/en
Publication of DE10127074A1 publication Critical patent/DE10127074A1/en
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/0245—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation

Abstract

Process for treating hetero-epitaxial semiconductor layers on silicon-on-insulator comprises irradiating the surface of an epitaxial layer with a light impulse of 1-200 ms of an energy density of 50-150 J/cm<2> and an intensity maximum of wavelength 400-600 nm. Preferred Features: The hetero-epitaxial semiconductor layer is made from 3C-SiC. The coated silicon substrate is pre-heated using a halogen lamp to a temperature which is less than 1412 deg C. The time between light impulses is 1-10 minutes.

Description

Die Erfindung betrifft ein Verfahren zur Behandlung heteroepitaktisch auf SOI-Substraten abgeschiedener Halbleiterschichten. Die Erfindung soll insbesondere für die Herstellung elek­ tronischer Bauelemente eingesetzt werden.The invention relates to a method for treatment heteroepitaxically on SOI substrates deposited semiconductor layers. The invention is intended in particular for the manufacture of elec tronic components are used.

Einkristallines Siliziumkarbid - nachfolgend auch als SiC bezeichnet - besitzt gegenüber Sili­ zium eine Reihe von Eigenschaften, welche für eine Vielzahl von Anwendungen in der Elek­ tronik von großem Interesse sind, wie z. B. die Möglichkeit des Einsatzes bei hohen Tempera­ turen, in aggressiver Umgebung oder für strahlenresistente Anwendungen.Single-crystalline silicon carbide - hereinafter also referred to as SiC - has compared to sili zium a number of properties which are suitable for a variety of applications in the elec tronics are of great interest, such as. B. the possibility of use at high temperatures doors, in an aggressive environment or for radiation-resistant applications.

Demgegenüber betragen allerdings die Kosten zur Herstellung einkristalliner Siliziumkarbid­ wafer ein Vielfaches derer zur Herstellung von Si-Wafern, da das Material nicht aus der Schmelze gezogen werden kann, sondern üblicherweise durch Abscheidung aus der Gasphase aufwächst. Des weiteren gelingt es bisher nicht, große SiC-Waferdurchmesser, vergleichbar denen in der Si-Technologie (300 mm) herzustellen.In contrast, however, the costs for producing single-crystalline silicon carbide are wafer a multiple of that for the production of Si wafers, since the material is not made of Melt can be drawn, but usually by deposition from the gas phase grows up. Furthermore, it has so far not been possible to compare large SiC wafer diameters those in Si technology (300 mm).

Üblicherweise beträgt die notwendige Materialdicke, in denen elektronische Bauelemente er­ zeugt werden, in modernen Technologien nur einige Mikrometer. Das bedeutet aber, dass bei­ spielsweise eine mehrere Mikrometer dünne, auf einem Träger aufgebrachte SiC-Schicht be­ reits alle Anforderungen für eine SiC-Technologie mit den oben genannten Vorteilen erfüllen müsste, wenn es gelänge, diese Schichten einkristallin herzustellen.Usually, the necessary material thickness in which he is electronic components only a few micrometers in modern technologies. But that means that at for example, a several micrometer thin SiC layer applied to a carrier already meet all requirements for SiC technology with the advantages mentioned above if it were possible to manufacture these layers in a single crystal.

Seit einigen Jahren wird intensiv daran gearbeitet, Siliziumkarbid heteroepitaktisch auf Silizi­ um als Trägermaterial mit Hilfe von CVD- oder MBE-Prozessen abzuscheiden, um somit die Vorteile der großen Waferdurchmesser und der billigen Substrate zu nutzen (F. Bonzo, J. T. Yates, W. J. Choyke, L. Muehlhoff, J. Appl. Phys. 57 (1985) p. 2771, S. Nishino, J. A. Po­ well, H. A. Will, Appl-Phys. Lett. 42 (1983) p. 460). Aufgrund der hohen Gitterfehlanpas­ sung von ca. 21% zwischen SiC und Si treten Spannungen und Defekte, besonders an der Phasengrenze SiC/Si auf. Das bedeutet, dass besonders die Eigenschaften der SiC-Schicht zu Beginn der Abscheidung entscheidend für die Kristallqualität des SiC sind. Zur Verbesserung der Schichtqualität wird zu Beginn der Abscheidung der CVD-Schicht eine Karbonisierung der Si-Oberfläche in C3H8 durchgeführt. Dadurch entsteht eine dünne Übergangsschicht, die dann als Keim für das Wachstum der SiC-Schicht im CVD-Prozeß dient (V. Camilla, K. V. Karagodina, J. Petzoldt G. Eichhorn, Mater. Sci. Eng. B 29 (1994) 170). Trotzdem führen die Unterschiede in den Gitterkonstanten von Si und SiC zu einer sehr hohen Defektkonzentration im Anfangsstadium der Abscheidung (~ 1 × 1012 cm-2), die mit zunehmender SiC-Schichtdicke abnimmt (~ 1 × 109 cm-2 bei 2.5 µm Schichtdicke) (J. Stoemenos, C. Dezauzier. C. Arnaud, J. Camassel, J. Pasqual, J. L. Robert, Mat. Sci. Eng. B 29 (1995) 160).For several years, intensive work has been carried out to deposit silicon carbide heteroepitaxially onto silicon as a carrier material using CVD or MBE processes in order to take advantage of the large wafer diameters and cheap substrates (F. Bonzo, JT Yates, WJ Choyke, L. Muehlhoff, J. Appl. Phys. 57 ( 1985 ) p. 2771, S. Nishino, JA Po well, HA Will, Appl-Phys. Lett. 42 ( 1983 ) p. 460). Due to the high lattice mismatch of approx. 21% between SiC and Si, stresses and defects occur, especially at the SiC / Si phase boundary. This means that the properties of the SiC layer in particular are decisive for the crystal quality of the SiC at the beginning of the deposition. To improve the layer quality, carbonization of the Si surface in C 3 H 8 is carried out at the beginning of the deposition of the CVD layer. This creates a thin transition layer, which then serves as a seed for the growth of the SiC layer in the CVD process (V. Camilla, KV Karagodina, J. Petzoldt G. Eichhorn, Mater. Sci. Eng. B 29 ( 1994 ) 170) , Nevertheless, the differences in the lattice constants of Si and SiC lead to a very high defect concentration in the initial stage of the deposition (~ 1 × 10 12 cm -2 ), which decreases with increasing SiC layer thickness (~ 1 × 10 9 cm -2 at 2.5 µm Layer thickness) (J. Stoemenos, C. Dezauzier. C. Arnaud, J. Camassel, J. Pasqual, JL Robert, Mat. Sci. Eng. B 29 ( 1995 ) 160).

Für eine Vielzahl von Anwendungen, beispielsweise zur Herstellung strahlenresistenter Bau­ elemente, werden elektronische Komponenten benötigt, die galvanisch vom Substratmaterial getrennt sind. In modernen Technologien wird das beispielsweise dadurch erreicht, dass unter die Oberfläche der unbehandelten Wafer eine hohe Dosis von Sauerstoff- oder Stickstoffio­ nen durch Ionenimplantation eingebracht wird und anschließend durch eine konventionelle Ausheilung eine vergrabene Isolatorschicht erzeugt wird, über der sich jetzt, in Abhängigkeit von der Reichweite der Ionen eine etwa 100 nm dicke einkristalline Siliziumschicht befindet (W. Skorupa, "Ion Beam processing for silicon-on-insulator" in "Physical and Technical Pro­ blems of SOI-Structures and Devices", NATO ASI Series, 3. High Technology 4 (1995) 67; edited by: J. P. Colinge, V. S. Lysenko, A. N. Nazarov, Kluwer Acad. Publ., Dortrecht-Boston- London (1995)).For a large number of applications, for example for the production of radiation-resistant components, electronic components are required which are galvanically separated from the substrate material. In modern technologies, this is achieved, for example, by introducing a high dose of oxygen or nitrogen ions under the surface of the untreated wafers by ion implantation and then using conventional healing to produce a buried insulator layer, over which, depending on the Range of the ions is an approximately 100 nm thick single-crystalline silicon layer (W. Skorupa, "Ion Beam processing for silicon-on-insulator" in "Physical and Technical Problems of SOI-Structures and Devices", NATO ASI Series, 3rd High Technology 4 ( 1995 ) 67; edited by: JP Colinge, VS Lysenko, AN Nazarov, Kluwer Acad. Publ., Dortrecht-Boston-London ( 1995 )).

Diese einkristalline Silizium-Oberflächenschicht kann ebenso wie die Oberfläche eines her­ kömmlichen unbehandelten Si-Wafer als Unterlage für eine heteroepitaktisch zu erzeugende Schicht, beispielsweise Siliziumkarbid, genutzt werden. Bei der Abscheidung von Heteroepi­ taxieschichten bilden sich jedoch ähnliche Defektstrukturen, allerdings mit noch höherer Dichte, als im Fall der Heteroepitaxie auf konventionellen Si-Wafern (H. Möller, G. Krötz, M. Eickhoff, A. Nielsen, V. Papaioannou, J. Stoemenos, J. Electrochem. Soc. 148, issue 1, G16-G24). Aufgrund dieser hohen Defektkonzentration sind mit konventioneller Abscheide­ technik auf SOI-Substraten hergestellte Heteroepitaxieschichten für die Bauelementeherstel­ lung ungeeignet.This single-crystalline silicon surface layer can be like the surface of one conventional untreated Si wafers as a base for a heteroepitaxically generated Layer, for example silicon carbide, are used. When separating heteroepi However, taxis layers form similar defect structures, but with even higher ones Density than in the case of heteroepitaxy on conventional Si wafers (H. Möller, G. Krötz, M. Eickhoff, A. Nielsen, V. Papaioannou, J. Stoemenos, J. Electrochem. Soc. 148, issue 1, G16-G24). Due to this high defect concentration are using conventional separators Heteroepitaxial layers for the device manufacturing manufactured on SOI substrates unsuitable.

Der Erfindung liegt die Aufgabe zugrunde, ein Verfahren vorzuschlagen, mit dem auf SOI- Substraten abgeschiedene defektreiche Siliziumkarbidschichten in weitgehend defektfreien Schichtaufbau auf Silizium umgewandelt werden. Die Erfindung soll insbesondere zur Ver­ besserung der Qualität von Schichten für die Herstellung elektronischer Bauelemente dienen. The invention has for its object to propose a method with which on SOI Defective silicon carbide layers deposited on substrates in largely defect-free Layer structure can be converted to silicon. The invention is intended in particular for ver serve to improve the quality of layers for the production of electronic components.  

Erfindungsgemäß wird die Aufgabe mit den in den Patentansprüchen dargelegten Merkmalen gelöst. Dabei ist wesentlich, dass die SOI-Substrate, auf denen durch einen CVD-Prozess SiC mit relativ hoher Defektdichte epitaktisch abgeschieden wurde, einem kurzzeitigen intensiven Lichtimpuls, beispielsweise von Blitzlampen ausgesetzt werden, wobei die Wellenlänge des Lichtes so gewählt ist, dass nur ein geringer Teil der Strahlung in der defektreichen SiC- Oberflächenschicht und der Großteil der Strahlung in der SiC/Si-Grenzfläche und im Silizium oberhalb der vergrabenen Isolatorschicht absorbiert wird, wobei eine dünne Oberflächen­ schicht des Siliziumsubstrates ganzflächig und homogen aufgeschmolzen wird.According to the invention the object with the features set out in the claims solved. It is essential that the SOI substrates, on which by a CVD process SiC epitaxially deposited with a relatively high defect density, a short-term intensive Light pulse, for example from flash lamps are exposed, the wavelength of the Light is selected so that only a small part of the radiation in the defect-rich SiC Surface layer and most of the radiation in the SiC / Si interface and in silicon is absorbed above the buried insulator layer, leaving a thin surface layer of the silicon substrate is melted over the entire surface and homogeneously.

Die Dicke der homogen, ganzflächig und kurzzeitig aufgeschmolzenen Silizium-Grenzschicht wird durch eine geeignete Wahl der Bestrahlungsparameter, wie Energiedichte und Impuls­ länge auf einige Hundert Nanometer begrenzt. Aufgrund des kurzen Strahlungsimpulses, der hohen Wärmeleitfähigkeit des SiC und der begrenzten Wärmeleitfähigkeit des Si-Substrates und eines daraus resultierenden Temperaturgradienten in Richtung der Substratrückseite des Si-Wafers werden die Bereiche unterhalb der angeschmolzenen Si-Schicht bei niedrigerer Temperatur gehalten und somit eine nachteilige Wirkung auf das Substrat vermieden. Der Prozeß an der Phasengrenze ist adiabatisch, was zu einem Ansteigen der Temperatur und zur Auflösung einer schmalen, 10 nm dicken, SiC-Schicht an der Phasengrenze und zum Abbau der Spannungen an der Phasengrenze führt. Infolge der hohen Wärmeleitfähigkeit des SiC werden die Defekte oberhalb der aufgelösten SiC-Schicht ausgeheilt. Während des Abküh­ lungsprozesses findet eine Phasenseparation mit Rekristallisation statt.The thickness of the homogeneous, completely and briefly melted silicon boundary layer is determined by a suitable choice of radiation parameters, such as energy density and pulse length limited to a few hundred nanometers. Due to the short radiation pulse that high thermal conductivity of the SiC and the limited thermal conductivity of the Si substrate and a resulting temperature gradient towards the back of the substrate Si wafers are the areas below the fused Si layer at lower Maintained temperature and thus avoided an adverse effect on the substrate. The Process at the phase boundary is adiabatic, which leads to an increase in temperature and Dissolution of a narrow, 10 nm thick, SiC layer at the phase boundary and for degradation which leads to voltages at the phase boundary. Due to the high thermal conductivity of the SiC the defects above the dissolved SiC layer are healed. During the cooling phase separation with recrystallization takes place.

Aufgrund der geringen SiC-Schichtdicke und der hohen Wärmeleitfähigkeit von Siliziumkar­ bid tritt nur sehr geringer Temperaturgradient zur Scheibenoberfläche hin auf. Damit führt die hohe Temperatur, auf der sich die SiC-Schicht befindet und die gleich der Silizium-Schmelz­ temperatur ist, zur Ausheilung der Defekte in der gesamten SiC-Schicht.Due to the low SiC layer thickness and the high thermal conductivity of silicon kar bid only a very small temperature gradient occurs towards the surface of the pane. So that leads high temperature at which the SiC layer is located and which is equal to the silicon melt temperature, to heal the defects in the entire SiC layer.

Die Verweilzeit der SiC-Schicht auf dieser für die Defektausheilung vorteilhaften hohen Tem­ peratur wird in erster Linie bestimmt durch die Dicke des aufgeschmolzenen Si-Oberflächen­ filmes. Das resultiert daraus, dass nach der Beendigung des Lichtimpulses mit einer Dauer im Millisekundenbereich der Erstarrungsprozeß des geschmolzenen Si-Filmes vom Substrat her einsetzt und dabei ständig Erstarrungswärme in Richtung SiC-Schicht nachgeliefert wird.The residence time of the SiC layer on this high temperature, which is advantageous for defect healing temperature is primarily determined by the thickness of the melted Si surface filmes. This results from the fact that after the end of the light pulse with a duration in Millisecond range of solidification process of the molten Si film from the substrate is used and in the process solidification heat is continuously supplied in the direction of the SiC layer.

Die Temperatur in der SiC-Schicht fällt infolge der Wärmeabstrahlung an die Umgebung erst nach der vollständigen Erstarrung der Si-Oberflächenschicht. Das heißt aber, dass die effekti­ ve Temperzeit ein Mehrfaches der Impulsdauer betragen kann.The temperature in the SiC layer only drops as a result of the heat radiation to the environment after the complete solidification of the Si surface layer. But that means that the effekti ve annealing time can be a multiple of the pulse duration.

Das Anschmelzen der grenzflächennahen Si-Schicht ist damit in mehrerer Hinsicht von Vor­ teil für die Qualität der SiC-Oberflächenschicht:
Erzielen einer längeren Temperzeit, als die Lichtimpulsdauer beträgt (bis zum Mehrfachen), Einstellung der effektiven Temperzeit über die Energiedichte bei der Blitzlampenbestrahlung; Temperung der SiC-Schicht bei einer konstanten und zwar der für das Substrat maximal mög­ lichen Temperatur; Bildung eines flüssigen Si-Grenzflächenfilms, auf dem sich die SiC Schicht ungehindert lateral entspannen kann; epitaktische Rekristallisation der aufgeschmolze­ nen Si-Oberflächenschicht auf dem Si-Substrat, dabei gleichzeitige Ausheilung eventueller Defekte, die beim Epitaxieprozess an der Silizium Oberfläche entstehen, ähnlich dem Prozess der Laserausheilung im Flüssigphasenregime.The melting of the near-surface Si layer is therefore advantageous in several respects for the quality of the SiC surface layer:
Achieving a longer annealing time than the duration of the light pulse (up to several times), setting the effective annealing time via the energy density in the case of flash lamp irradiation; Annealing the SiC layer at a constant, namely the maximum possible temperature for the substrate; Formation of a liquid Si interface film on which the SiC layer can laterally relax unhindered; epitaxial recrystallization of the melted Si surface layer on the Si substrate, simultaneous healing of any defects that arise during the epitaxial process on the silicon surface, similar to the process of laser healing in the liquid phase regime.

Die Erfindung wird nachstehend an einem Ausführungsbeispiel näher erläutert.The invention is explained in more detail below using an exemplary embodiment.

In der zugehörigen Zeichnung zeigtIn the accompanying drawing shows

Fig. 1 die für das Verfahren benutzte Anordnung, Fig. 1 shows the used for the process arrangement,

Fig. 2 die schematische Darstellung der Phasen des Behandlungsprozesses des beschichteten SOI-Substrates mit
 Fig. 2 is a schematic representation of the stages of the treatment process of the coated SOI substrate with

  • 1. der Herstellung des SOI-Substrates,1. the production of the SOI substrate,
  • 2. dem SOI-Substrat,2. the SOI substrate,
  • 3. der Ausgangssituation nach der epitaktischen Abscheidung,3. the initial situation after the epitaxial deposition,
  • 4. eine Veränderung während des ersten Lichtimpulses,4. a change during the first light pulse,
  • 5. die Veränderung unmittelbar nach Impulsende und5. the change immediately after the end of the pulse and
  • 6. das nach der Behandlung weitgehend ausgeheilte beschichtete Siliziumsubstrat.6. the coated silicon substrate which has largely healed after the treatment.

Die in Fig. 1 dargestellte Anordnung besteht aus einem Aluminium-Spiegel 1, der das Licht von Xenon-Blitzlampen 2 auf das beschichtete Substrat 3 ganzflächig fokussiert. Das Substrat 3 ist dabei auf dünnen Quarzstäben 4 gelagert und durch eine Quarzplatte 5 von einer Vorheiz­ einrichtung, die aus Halogenlampen 6 besteht, getrennt. Die Leistung der Halogenlampen 6 beträgt 2 kW. Unterhalb der Halogenlampen 6 ist ein weiterer Aluminium-Spiegel 7 an­ gebracht.The arrangement shown in FIG. 1 consists of an aluminum mirror 1 , which focuses the light from xenon flash lamps 2 onto the coated substrate 3 over the entire surface. The substrate 3 is mounted on thin quartz rods 4 and by a quartz plate 5 from a preheating device, which consists of halogen lamps 6 , separated. The output of the halogen lamps 6 is 2 kW. Below the halogen lamps 6 , another aluminum mirror 7 is brought to.

Im folgenden wird die Herstellung einer defektfreien SiC-Epitaxieschicht auf einem SOI Sub­ strat beschrieben (Fig. 2).The production of a defect-free SiC epitaxial layer on a SOI substrate is described below ( FIG. 2).

Die Herstellung des SOI-Substrates erfolgt mittels Hochdosisimplantation von Sauerstoffio­ nen 9 in die Oberfläche eines (100)-Silizium-Wafers. Die dabei verwendeten Ionenenergien liegen bei 70 bis 300 keV und die Ionenfluenz im Bereich 1 × 1017 bis 1 × 1018 O+-Ionen/cm2. In der anschließenden Hochtemperaturausheilung, die bei Temperaturen von 1250 bis 1400°C für 6 bis 30 h erfolgt, bildet sich in der durch die Energie der eingeschossenen Ionen festgeleg­ ten Tiefe 10, die im Bereich 100 bis 300 nm liegt, eine vergrabene stöchiometrische SiO2- Schicht 11 mit einer Dicke von 100 bis 300 nm. Die einkristalline Si-Deckschicht 12 bleibt dabei weitgehend defektfrei (Fig. 2b).The SOI substrate is produced by high-dose implantation of oxygen ions 9 into the surface of a ( 100 ) silicon wafer. The ion energies used are 70 to 300 keV and the ion fluence in the range 1 × 10 17 to 1 × 10 18 O + ions / cm 2 . In the subsequent high-temperature curing, which takes place at temperatures of 1250 to 1400 ° C. for 6 to 30 h, a buried stoichiometric SiO 2 is formed in the depth 10 defined by the energy of the injected ions, which is in the range from 100 to 300 nm - Layer 11 with a thickness of 100 to 300 nm. The single-crystalline Si cover layer 12 remains largely defect-free ( FIG. 2b).

Nun erfolgt eine konventionelle epitaktische Abscheidung einer ca. 20-200 nm dicken 3C- SiC-Schicht 13 auf dem SOI-Substrat. Das obenliegende SiC/Si-Deckschichtsystem besitzt die bereits oben beschriebenen typischen Defekte 14, sowohl in der 3C-SiC-Epitaxieschicht 13, als auch in der dünnen Siliziumschicht 12, aber insbesondere an deren Grenzfläche (Fig. 2c).A conventional epitaxial deposition of an approximately 20-200 nm thick 3C-SiC layer 13 now takes place on the SOI substrate. The overhead SiC / Si top layer system has the typical defects 14 already described above, both in the 3C-SiC epitaxial layer 13 and in the thin silicon layer 12 , but in particular at their interface ( FIG. 2c).

Anschließend wird das beschichtete Substrat zunächst durch die in Fig. 1 beschriebene Vor­ heizeinrichtung auf 600-800°C vorgeheizt und im Anschluss einem Lichtimpuls von 20 ms Dauer und einer Energiedichte von 100-150 Jcm2 in einer Blitzlampenanlage ausgesetzt (skiz­ ziert in Abb. 2d). Während des gesamten Prozesses befindet sich das beschichtete Substrat unter einer Argon-Atmosphäre. Das Licht der Xenon-Blitzlampen mit einem Intensitätsmaxi­ mum bei einer Wellenlänge bei ca. 500 nm wird in dem beschriebenen Schichtsystem haupt­ sächlich im Bereich der stark gestörten SiC/Si-Grenzfläche absorbiert sowie in der Si-Schicht 12 oberhalb der SiO2-Schicht 11 und bewirkt dort ein Aufschmelzen der Si-Schicht 12, die somit als flüssiger Si-Film vorliegt 15 (Fig. 2d).The coated substrate is then preheated to 600-800 ° C by the pre-heating device described in Fig. 1 and then exposed to a light pulse of 20 ms duration and an energy density of 100-150 Jcm 2 in a flash lamp system (sketched in Fig. 2d). The coated substrate is under an argon atmosphere throughout the process. The light of the xenon flash lamps with an intensity maximum at a wavelength at approximately 500 nm is mainly absorbed in the layer system described in the region of the severely disturbed SiC / Si interface and in the Si layer 12 above the SiO 2 layer 11 and there causes the Si layer 12 to melt, which is thus present as a liquid Si film 15 ( FIG. 2d).

Nach Impulsende (Fig. 2e) beginnt aufgrund der sich durch Wärmestrahlung abkühlenden Substrates die epitaktische Kristallisation des flüssigen Si-Films 15 ausgehend von der Grenzfläche zum oben liegenden SiC. Dabei wird ständig Wärme frei als latente Wärme, so dass der Erstarrungsvorgang dadurch verzögert wird. Aufgrund der dünnen Schicht und der hohen Wärmeleitfähigkeit der Materialien befindet sich die 3C-SiC-Epitaxieschicht 13 wäh­ rend der gesamten Phase des Aufschmelzens und Wiedererstarrens des flüssigen Si-Films 15 stets auf der Schmelztemperatur des Siliziums und beginnt sich erst abzukühlen, wenn die ge­ samte Si-Schicht wieder erstarrt ist. In Abhängigkeit davon, wieviel Silizium aufgeschmolzen wurde, verlängert sich proportional die Temperzeit der 3C-SiC-Epitaxieschicht 13.After the end of the pulse ( FIG. 2e), due to the substrate cooling by thermal radiation, the epitaxial crystallization of the liquid Si film 15 begins, starting from the interface with the SiC lying on top. Thereby heat is constantly released as latent heat, so that the solidification process is delayed. Because of the thin layer and the high thermal conductivity of the materials, the 3C-SiC epitaxial layer 13 is currency rend the entire period of melting and resolidification of the liquid Si film 15 always on the melting temperature of the silicon and starts to cool down until the ge entire Si layer has solidified again. Depending on how much silicon was melted, the annealing time of the 3C-SiC epitaxial layer 13 increases proportionally.

Im Ergebnis der Temperung ergibt sich ein nahezu defektfreies SiC/SOI-Schichtsystem (Fig. 2f).The result of the tempering is an almost defect-free SiC / SOI layer system ( Fig. 2f).

Claims (7)

1. Verfahren zur Behandlung heteroepitaktischer Halbleiterschichten auf Silicon-on- insulator(SOI)-Substraten, wobei Licht zur Behandlung eingesetzt wird, dadurch ge­ kennzeichnet, dass die Oberfläche der Epitaxieschicht ganzflächig mit einem Lichtim­ puls zwischen 1 und 200 ms der Energiedichte von 50 bis 150 Joule/cm2 und einem Intensitätsmaximum der Wellenlänge zwischen 400 und 600 nm bestrahlt wird.1. A method for the treatment of heteroepitaxial semiconductor layers on silicon-on-insulator (SOI) substrates, wherein light is used for the treatment, characterized in that the surface of the epitaxial layer over the entire area with a pulse of light between 1 and 200 msec of the energy density from 50 to 150 Joule / cm 2 and an intensity maximum of the wavelength between 400 and 600 nm is irradiated. 2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass als heteroepitaktische Halb­ leiterschicht 3C-SiC eingesetzt wird.2. The method according to claim 1, characterized in that as a heteroepitaxial half conductor layer 3C-SiC is used. 3. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass das beschichtete Silizium­ substrat mit Hilfe einer Vorheizung, beispielsweise Halogenlampen, auf eine Tempera­ tur, kleiner als die Schmelztemperatur des Siliziums, also unter 1412°C, vorgeheizt wird.3. The method according to claim 1, characterized in that the coated silicon substrate with the help of a preheater, for example halogen lamps, to a tempera ture, lower than the melting temperature of the silicon, i.e. below 1412 ° C, preheated becomes. 4. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass anstelle eines Lichtimpul­ ses mehrere zeitlich aufeinanderfolgende Lichtimpulse verwendet werden, wobei die Wartezeit zwischen den Impulsen zur Abkühlung des beschichteten Siliziumsubstrates genutzt wird.4. The method according to claim 1, characterized in that instead of a light pulse ses several temporally successive light pulses are used, the Waiting time between the pulses for cooling of the coated silicon substrate is being used. 5. Verfahren nach Anspruch 4, dadurch gekennzeichnet, dass die Wartezeit zwischen den Lichtimpulsen zwischen einer und 10 Minuten beträgt.5. The method according to claim 4, characterized in that the waiting time between the Light pulses are between one and 10 minutes. 6. Verfahren nach Anspruch 4, dadurch gekennzeichnet, dass der nachfolgende Licht­ blitz gezündet wird, wenn die Temperatur des beschichteten Siliziumsubstrates 500 bis 1000°C unter der maximalen Aufheiztemperatur liegt. 6. The method according to claim 4, characterized in that the subsequent light is fired when the temperature of the coated silicon substrate 500 to 1000 ° C below the maximum heating temperature.   7. Verfahren nach Anspruch 1 bis 6, dadurch gekennzeichnet, dass die Behandlung nach einer weiteren epitaktischen Abscheidung erneut vorgenommen wird.7. The method according to claim 1 to 6, characterized in that the treatment after another epitaxial deposition is carried out again.
DE2001127074 2001-06-02 2001-06-02 Treating hetero-epitaxial semiconductor layers on silicon-on-insulator used in the production of electronic devices comprises irradiating the surface of an epitaxial layer with a light impulse Ceased DE10127074A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE2001127074 DE10127074A1 (en) 2001-06-02 2001-06-02 Treating hetero-epitaxial semiconductor layers on silicon-on-insulator used in the production of electronic devices comprises irradiating the surface of an epitaxial layer with a light impulse

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE2001127074 DE10127074A1 (en) 2001-06-02 2001-06-02 Treating hetero-epitaxial semiconductor layers on silicon-on-insulator used in the production of electronic devices comprises irradiating the surface of an epitaxial layer with a light impulse

Publications (1)

Publication Number Publication Date
DE10127074A1 true DE10127074A1 (en) 2002-12-12

Family

ID=7687129

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2001127074 Ceased DE10127074A1 (en) 2001-06-02 2001-06-02 Treating hetero-epitaxial semiconductor layers on silicon-on-insulator used in the production of electronic devices comprises irradiating the surface of an epitaxial layer with a light impulse

Country Status (1)

Country Link
DE (1) DE10127074A1 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006034672A2 (en) * 2004-09-30 2006-04-06 Forschungszentrun Rossendorf E.V. Method for treating semiconductor substrates that are annealed by means of intensive light pulses
EP1750297A3 (en) * 2005-08-04 2008-07-02 Forschungszentrum Dresden - Rossendorf e.V. Method for surface treatment of semiconductor substrates, which are briefly melted by means of intensive light pulses

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
Insper-Abstract 2001:6927199 *
Materials Science Forum, Bd. 353-356, 2001, S. 151-154 *

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006034672A2 (en) * 2004-09-30 2006-04-06 Forschungszentrun Rossendorf E.V. Method for treating semiconductor substrates that are annealed by means of intensive light pulses
WO2006034672A3 (en) * 2004-09-30 2006-09-21 Forschungszentrun Rossendorf E Method for treating semiconductor substrates that are annealed by means of intensive light pulses
EP1750297A3 (en) * 2005-08-04 2008-07-02 Forschungszentrum Dresden - Rossendorf e.V. Method for surface treatment of semiconductor substrates, which are briefly melted by means of intensive light pulses

Similar Documents

Publication Publication Date Title
DE1933690C3 (en) Method for producing an at least regionally monocrystalline film on a substrate
EP1402567B1 (en) Film or layer made of semi-conductive material and method for producing said film or layer
DE3043676C2 (en) Process for the production of a monocrystalline silicon layer on desired areas of a semiconductor substrate
DE112015004143B4 (en) Method of manufacturing a single crystal, method of manufacturing a silicon wafer and method of manufacturing an epitaxial silicon wafer
DE102019111985A1 (en) METHOD FOR MANUFACTURING SILICON CARBIDE DEVICES AND WAFER COMPOSITES CONTAINING LASER MODIFIED ZONES IN A HANDLING SUBSTRATE
DE4443908C2 (en) Process for the production of crystallographically oriented thin layers of silicon carbide by laser deposition of carbon on silicon
DE112015000137T5 (en) Method for producing a semiconductor device
DE102015004603A1 (en) Combined wafer fabrication process with laser treatment and temperature-induced stresses
DE3231671C2 (en)
EP3147068B1 (en) Novel wafer production method
DE112018002163B4 (en) Method of manufacturing a silicon single crystal, method of manufacturing an epitaxial silicon wafer, silicon single crystal, and epitaxial silicon wafer
DE10127074A1 (en) Treating hetero-epitaxial semiconductor layers on silicon-on-insulator used in the production of electronic devices comprises irradiating the surface of an epitaxial layer with a light impulse
DE10127073A1 (en) Process for the treatment of heteroepitaxial semiconductor layers on silicon substrates
DE102019003331A1 (en) SEMICONDUCTOR SUBSTRATE MANUFACTURING SYSTEMS AND RELATED METHODS
DE102015218218B4 (en) Method for producing a bonded SiC wafer
DE102015115961B4 (en) Process for the production of a monocrystalline SiC wafer
DE4440072C1 (en) Forming trenched monocrystalline silicon carbide layer in substrate
EP0334110B1 (en) Process for producing polycristalline layers with large crystals for thin film semiconductor devices, like solar cells
DE19825635C1 (en) Method of producing polycrystalline silicon thin films for microelectronic components, especially thin film transistors on glass substrates
EP1750297A2 (en) Method for surface treatment of semiconductor substrates, which are briefly melted by means of intensive light pulses
DE3822905A1 (en) JOSEPHSON TUNNEL ELEMENT WITH METAL-OXIDIC SUPER LADDER MATERIAL AND METHOD FOR PRODUCING THE ELEMENT
EP1794779A2 (en) Method for producing a strained layer on a substrate and layered structure
WO2023046427A1 (en) Method for producing a growth substrate, growth substrate, and method for producing a plurality of optoelectronic semiconductor chips
DE3813737A1 (en) METHOD FOR PRODUCING SOLAR CELLS AND MIRROR STOVES FOR CARRYING OUT THE METHOD
DE10344986B4 (en) Method of producing improved heteroepitaxial grown silicon carbide layers on silicon substrates

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8127 New person/name/address of the applicant

Owner name: FORSCHUNGSZENTRUM ROSSENDORF EV, 01328 DRESDEN, DE

8131 Rejection