DE10344986B4 - Method of producing improved heteroepitaxial grown silicon carbide layers on silicon substrates - Google Patents

Method of producing improved heteroepitaxial grown silicon carbide layers on silicon substrates Download PDF

Info

Publication number
DE10344986B4
DE10344986B4 DE2003144986 DE10344986A DE10344986B4 DE 10344986 B4 DE10344986 B4 DE 10344986B4 DE 2003144986 DE2003144986 DE 2003144986 DE 10344986 A DE10344986 A DE 10344986A DE 10344986 B4 DE10344986 B4 DE 10344986B4
Authority
DE
Germany
Prior art keywords
layer
sic
silicon
light pulse
heteroepitaxial
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE2003144986
Other languages
German (de)
Other versions
DE10344986A1 (en
Inventor
Wolfgang Dr. Skorupa
Dieter Dr. Panknin
Gabriel Dr. Ferro
Thoralf Dr. Gebel
Rossen Dr. Yankov
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Forschungszentrum Dresden Rossendorf eV
Universite Claude Bernard Lyon 1 UCBL
Original Assignee
Forschungszentrum Dresden Rossendorf eV
Universite Claude Bernard Lyon 1 UCBL
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Forschungszentrum Dresden Rossendorf eV, Universite Claude Bernard Lyon 1 UCBL filed Critical Forschungszentrum Dresden Rossendorf eV
Priority to DE2003144986 priority Critical patent/DE10344986B4/en
Priority to EP04786866A priority patent/EP1665350A1/en
Priority to PCT/DE2004/002153 priority patent/WO2005031825A1/en
Publication of DE10344986A1 publication Critical patent/DE10344986A1/en
Application granted granted Critical
Publication of DE10344986B4 publication Critical patent/DE10344986B4/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H01L21/3245—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering of AIIIBV compounds
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/16—Oxides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/36—Carbides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/60—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape characterised by shape
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/0245—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02694—Controlling the interface between substrate and epitaxial layer, e.g. by ion implantation followed by annealing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H01L21/477—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

Verfahren zur Erzeugung verbesserter heteroepitaktischer gewachsener Siliziumkarbidschichten auf Siliziumsubstraten,
wobei das Siliziumsubstrat vorgeheizt und die Oberfläche der Epitaxieschicht mit einem Lichtimpuls bestrahlt wird,
dadurch gekennzeichnet,
daß vor dem Vorheizen und vor der Lichtimpulsbestrahlung ein aus einer Zwischenschicht und einer Abdeckschicht bestehendes Hilfsschichtsystem aufgebracht wird und
daß das Hilfsschichtsystem nach erfolgter Lichtimpulsbehandlung und eingetretener Strukturumwandlung entfernt wird.Method of producing improved heteroepitaxial grown silicon carbide layers on silicon substrates,
wherein the silicon substrate is preheated and the surface of the epitaxial layer is irradiated with a light pulse,
characterized,
in that an auxiliary layer system comprising an intermediate layer and a cover layer is applied before the preheating and before the light pulse irradiation, and
that the auxiliary layer system is removed after light pulse treatment and structure conversion has taken place.

Description

Die Erfindung betrifft ein Verfahren zur Erzeugung verbesserterer heteroepitaktischer gewachsener Siliziumkarbidschichten auf Siliziumsubstraten. Insbesondere sollen dünne kubische SiC-Schichten (3C-SiC) mit verbesserter Qualität abgeschieden werden können.The The invention relates to a process for producing improved heteroepitaxial grown silicon carbide layers on silicon substrates. Especially should be thin deposited cubic SiC layers (3C-SiC) with improved quality can be.

Die Eignung von SiC für die Verwendung in elektronischen Bauelementen zum Einsatz bei hohen Temperaturen, hoher Leistung und hohen Frequenzen ist in der Halbleitertechnologie bestens bekannt.The Suitability of SiC for the use in electronic components for use at high temperatures, high power and high frequencies is in semiconductor technology well known.

SiC existiert in zwei kristallinen Hauptmodifikationen, der hexagonalen und der kubischen. Die hexagonale Modifikation, allgemein als α-SiC bezeichnet, hat eine große Zahl von Polytypen, wovon 4H-SiC und 6H-SiC die bekanntesten sind. Die kubische Modifikation hat die Zinkblendestruktur und ist als β-SiC oder 3C-SiC bekannt. Rein theoretisch sollte dem kubischen Material der Vorzug gegeben werden, da es die höchste Elektronenbeweglichkeit aller SiC-Polytype im Temperaturbereich von 300 bis 1000 K hat. Darüber hinaus sollten sorgfältig hergestellte kubische Schichten frei von bestimmten kristallografischen Defekten sein, die in hexagonalen Modifikationen unvermeidlich sind. Ebenso zeigen die in kubischem Material erzeugten Bauelemente eine niedrigere Dioden-Einsatzspannung. Nachteilig ist vor allem, dass kubisches Material in Form von einkristallinen Substraten hoher Qualität und ausreichender Größe noch nicht kommerziell verfügbar ist.SiC exists in two major crystalline modifications, the hexagonal ones and the cubic. The hexagonal modification, commonly referred to as α-SiC, Has a size Number of polytypes of which 4H-SiC and 6H-SiC are the best known. The cubic modification has the zincblende structure and is referred to as β-SiC or 3C-SiC known. Theoretically, the cubic material of the Preference will be given, as it has the highest electron mobility all SiC polytype in the temperature range of 300 to 1000 K has. In addition, carefully crafted cubic Be layers free from certain crystallographic defects, which are unavoidable in hexagonal modifications. Likewise show the components produced in cubic material have a lower one Diode threshold voltage. The main disadvantage is that cubic Material in the form of single-crystal substrates of high quality and sufficient size yet not commercially available is.

Die vielversprechendste Technik für die Erzeugung von 3C-SiC ist das heteroepitaktische CVD-Wachstum auf einkristallinen, (100)-orientierten Si-Substraten, da es sich bei letzteren um Material exzellenter Qualität mit vergleichsweise niedrigen Kosten handelt. Bis jetzt sind aber alle Versuche zur Erzeugung von 3C-SiC/Si-Substraten ausreichender Größe nicht erfolgreich gewesen.The most promising technology for the generation of 3C-SiC is heteroepitaxial CVD growth on monocrystalline, (100) -oriented Si substrates, since the latter are more excellent material quality with comparatively low costs. So far, though not all attempts to produce 3C SiC / Si substrates of sufficient size been successful.

Ein in der Natur der Sache liegendes Problem der 3C-SiC/Si-Heteroepitaxie ist die Gitterfehlanpassung von ca. 20% zwischen den beiden Gittern, die zur Erzeugung einer sehr hohen Dichte kristallografischer Defekte in der dünnen (20–40 nm) 3C-SiC-Schicht schon während der Anfangsphase des Wachstums führt. Diese Defekte führen dann während des weiteren Wachstums zur Ausbildung ausgedehnter Defekte, die sich durch die gesamte aufgewachsene Schicht ziehen. Diese werden als Ursache für die schlechten Bauelementeigenschaften gegenüber den auf hexagonalem 4H- oder 6H-SiC hergestellten Bauelementen angesehen.One natural problem of 3C SiC / Si heteroepitaxy is the lattice mismatch of about 20% between the two lattices, for generating a very high density of crystallographic defects in the thin one (20-40 nm) 3C-SiC layer already during the initial phase of growth leads. These defects lead then while further growth to the formation of extensive defects, the to go through the entire grown up layer. These will as cause for the poor device properties over those on hexagonal 4H or 6H-SiC manufactured components.

Es ist bereits ein Verfahren zur Behandlung heteroepitaktischer Halbleiterschichten auf Siliziumsubstraten bekannt, bei dem die Oberfläche der Epitaxieschicht ganzflächig mit einem Lichtimpuls bestrahlt wird ( DE 101 27 073 A1 ). Dieses Verfahren erzeugt eine komplexe SiC/Si-Heterostruktur, in welcher die SiC-Schicht aus zwei Bereichen unterschiedlicher kristalliner Qualität besteht, einer oberen von minderer Qualität und einer unteren – direkt auf dem Silizium – von guter Qualität hinsichtlich der Höhe der Defektdichte. Deshalb kann der Vorteil des qualitativ besseren Bereiches der SiC-Schicht nicht direkt für das weitere Wachstum genutzt werden. Außerdem kommt es zu einer erheblichen Welligkeit in der Schicht. Diese komplexe Heterostruktur besitzt in der Folge eine raue, unebene Oberfläche. Solche Inhomogenitäten machen in Verbindung mit der vorher beschriebenen besseren SiC-Teilschicht unterhalb der schlechteren die resultierenden Heterostrukturen für die nachfolgende epitaktische Abscheidung und Bauelementerzeugung ungeeignet. Andererseits ist ein Entfernen nur der oberen Schicht nicht möglich. Somit kann die untere Schicht mit ihren gewünschten Eigenschaften nicht wirksam werden.A method for treating heteroepitaxial semiconductor layers on silicon substrates is already known, in which the surface of the epitaxial layer is irradiated over the entire surface with a light pulse (US Pat. DE 101 27 073 A1 ). This process produces a complex SiC / Si heterostructure in which the SiC layer consists of two regions of different crystalline quality, an upper one of lower quality and a lower one - directly on the silicon - of good quality with regard to the level of defect density. Therefore, the advantage of the better quality region of the SiC layer can not be used directly for further growth. In addition, there is a considerable waviness in the layer. This complex heterostructure subsequently has a rough, uneven surface. Such inhomogeneities, in combination with the better SiC sublayer described above below the worse ones, render the resulting heterostructures unsuitable for subsequent epitaxial deposition and device fabrication. On the other hand, removal of only the upper layer is not possible. Thus, the lower layer with its desired properties can not be effective.

Aufgabe der Erfindung ist es, ein Verfahren vorzuschlagen, mit dem es möglich ist, die in der unteren Schicht vorhandenen gewünschten Eigenschaften der mit Lichtimpulsen behandelten Substrate für den weiteren Prozess verwertbar zu machen und die Welligkeit der Schicht zu verringern oder zu vermeiden.task The invention is to propose a method with which it is possible to the present in the lower layer desired properties of Light pulses treated substrates usable for the further process and to reduce or avoid the waviness of the layer.

Erfindungsgemäß wird die Aufgabe mit den in den Patentansprüchen dargelegten Merkmalen gelöst.According to the invention Problem solved by the features set out in the claims.

Dabei ist wesentlich, dass das Verfahren über die bereits in DE 101 27 073 A1 beschriebene Wärmebehandlung mittels Substratvorheizung und Lichtimpulsbestrahlung hinaus das Aufbringen eines Hilfsschichtsystems vor dieser Wärmebehandlung sowie dessen Entfernung nach dieser Wärmebehandlung umfasst. Die Methode umfasst (i) die Abscheidung einer Schicht eines geeigneten Materials (im weiteren Zwischenschicht genannt) auf dem SiC/Si-Substrat, (ii) darauf die Abscheidung einer weiteren geeigneten Schicht (im weiteren Abdeckschicht genannt), sowie (iii) die Entfernung der Abdeckschicht sowie der Zwischenschicht, um die SiC-Schicht mit verbesserter Kristallqualität freizulegen. Erfindungsgemäß kann das Hilfsschichtsystem aber auch aus einer oder drei und mehr Schichten entsprechender Dicke bzw. Zusammensetzung bestehen. Wesentlich ist weiterhin, dass vor der Schichtabscheidung bzw. zwischen den entsprechenden Abscheidungen eine Reinigung der Substrate erfolgt. Ebenso soll die Entfernung des Hilfsschichtsystems mit geeigneten chemischen und/oder physikalischen Verfahren ohne Beeinträchtigung der Eigenschaften der SiC-Schicht erfolgen.It is essential that the procedure on the already in DE 101 27 073 A1 described heat treatment by substrate preheating and Lichtimpulsbestrahlung addition, the application of an auxiliary layer system before this heat treatment and its removal after this heat treatment comprises. The method comprises (i) depositing a layer of a suitable material (hereinafter referred to as interlayer) on the SiC / Si substrate, (ii) depositing another suitable layer (hereinafter called cover layer), and (iii) removing the cover layer and the intermediate layer to expose the SiC layer with improved crystal quality. According to the invention, however, the auxiliary layer system can also consist of one or three or more layers of corresponding thickness or composition. It is also essential that the substrates are cleaned before the layer deposition or between the corresponding deposits. Likewise, the removal of the auxiliary layer system should be carried out by suitable chemical and / or physical processes without adversely affecting the properties of the SiC layer.

Die Erfindung wird nachstehend an einem Ausführungsbeispiel näher erläutert.The invention will be described below on a Embodiment explained in more detail.

Die Herstellung einer 3C-SiC-Si-Heterostruktur mit verbesserter Qualität umfasst die folgenden Schritte:

  • (a) Ein kommerzielles, (100)-orientiertes Si-Substrat wird mit einer in der Halbleiterindustrie üblichen chemischen Standardreinigung zur Erzeugung einer sauberen Oberfläche behandelt. Das kann z. B. die Spülung in Methanol und einen HF-Dip zur Entfernung der natürlichen Oxidschicht umfassen.
  • (b) Das optimierte CVD-Wachstum einer dünnen 3C-SiC-Schicht auf Si erfolgt entsprechend der Beschreibung von T. Chassange et al. in Thin Solid Films 402 (2002) 83. In diesem Fall wird die Ausgangsschicht bei Atmosphärendruck in einem vertikalen Kaltwand-Reaktor unter Verwendung von Silan (1% in H2) und Propan (5% in H2) als Reaktionsgase und gereinigtem H2 als Trägergas gewachsen. Der Wachstumsprozess umfasst die Karbonisierung des Si-Substrates bei 1150°C unter Verwendung eines Gemisches von H2 (12 slm) and propane (C3H8, 12 sccm) für 10 min. Die Bildung von Hohlräumen an der 3C-SiC-Si Grenzfläche wird dadurch vermieden, dass zuerst Propan in den Reaktor eingeleitet wird und danach die Aufheizung des Substrates mit 8K/s erfolgt. Nach Abschluss der Karbonisierung wird die Temperatur auf 1350°C mit einer Heizrate von 4,5 K/s erhöht Danach wird Silan in den Reaktor eingeleitet, um das epitaktische 3C-SiC-Wachstum durchzuführen. Die Dicke der so gewachsenen Schicht ist üblicherweise unter 50 nm und typischerweise 35 nm.
  • (c) Danach wird eine Zwischenschicht aus polykristallinem, amorphem oder defektreichem einkristallinem Silizium auf der 3C-SiC-Schicht nach (b) abgeschieden. Die Si-Schicht kann in demselben CVD-Reaktor wie die 3C-SiC-Schicht aufgewachsen werden, wobei Silangas bei einer Temperatur von 1000°C verwendet werden kann. Die Dicke der Si-Schicht sollte erfindungsgemäß im Bereich 0,1–1 μm liegen.
  • (d) Danach wird eine dünne Abdeckschicht aus SiC, SiO2 oder SiOXNYauf die Zwischenschicht nach (c) abgeschieden. Die Dicke dieser Schicht sollte im Bereich von 20 bis 50 nm liegen.
  • (e) Nachfolgend wird die Wärmebehandlung mit Vorheizung und Lichtimpuls in bekannter Weise an der vorher beschriebenen Schichtstruktur durchgeführt.
The preparation of an improved quality 3C SiC-Si heterostructure comprises the following steps:
  • (a) A commercial, (100) oriented Si substrate is treated with a standard chemical cleaning standard in the semiconductor industry to produce a clean surface. This can z. For example, the rinse in methanol and an HF dip to remove the natural oxide layer include.
  • (b) The optimized CVD growth of a thin 3C-SiC layer on Si is done as described by T. Chassange et al. in Thin Solid Films 402 (2002) 83. In this case, the starting layer is dried at atmospheric pressure in a vertical cold wall reactor using silane (1% in H 2 ) and propane (5% in H 2 ) as reaction gases and purified H 2 grown as a carrier gas. The growth process involves carbonizing the Si substrate at 1150 ° C using a mixture of H 2 (12 slm) and propane (C 3 H 8 , 12 sccm) for 10 min. The formation of voids at the 3C-SiC-Si interface is avoided by first introducing propane into the reactor and then heating the substrate at 8K / s. After completion of the carbonization, the temperature is raised to 1350 ° C with a heating rate of 4.5 K / s. Thereafter, silane is introduced into the reactor to carry out the epitaxial 3C-SiC growth. The thickness of the thus grown layer is usually below 50 nm and typically 35 nm.
  • (c) Thereafter, an intermediate layer of polycrystalline, amorphous or defect-rich monocrystalline silicon is deposited on the 3C-SiC layer according to (b). The Si layer can be grown in the same CVD reactor as the 3C-SiC layer, whereby silane gas can be used at a temperature of 1000 ° C. According to the invention, the thickness of the Si layer should be in the range 0.1-1 μm.
  • (d) Thereafter, a thin capping layer of SiC, SiO 2 or SiO X N Y is deposited on the intermediate layer of (c). The thickness of this layer should be in the range of 20 to 50 nm.
  • (e) Subsequently, the heat treatment with preheating and light pulse is carried out in a known manner on the previously described layer structure.

Die typischen Prozessbedingungen, mit welchen die gegenwärtige Erfindung angewendet wird, sind wie folgt: Die Dauer des Lichtimpulses, der mittels Xenon-Lampen realisiert wird, ist im Bereich von 1–100 ms. Vorzugsweise wird ein Prozess mit einer Pulsdauer von 20 ms verwendet. Die Energiedichte muss genügend hoch sein, um den geforderten Effekt zu erreichen, typischerweise 50–200 J/cm2. Vorzugsweise sollte ein Wert von 100 J/cm2 verwendet werden. Die Vorheizung erfolgt mittels einer Bank von Halogenlampen. Der Bereich der Vorheiztemperatur sollte zwischen 200° und 2000°C liegen. Ein bevorzugter Wert ist 800°C. Der gesamte Temperprozess erfolgt in inerter Atmosphäre bei Normaldruck, vorzugsweise in Argongas.

  • (f) Schließlich werden die Deckschicht und die Zwischenschicht durch eine geeignete physikalische und/oder chemische Ätzprozedur entfernt, um die mit verbesserter Qualität erzeugte 3C-SiC-Schicht freizulegen. Typischerweise wird nasschemisches Ätzen oder reaktives Ionenätzen angewendet.
The typical process conditions with which the present invention is applied are as follows: The duration of the light pulse realized by xenon lamps is in the range of 1-100 ms. Preferably, a process with a pulse duration of 20 ms is used. The energy density must be high enough to achieve the required effect, typically 50-200 J / cm 2 . Preferably, a value of 100 J / cm 2 should be used. The preheating is done by means of a bank of halogen lamps. The preheat temperature range should be between 200 ° and 2000 ° C. A preferred value is 800 ° C. The entire annealing process takes place in an inert atmosphere at normal pressure, preferably in argon gas.
  • (f) Finally, the capping layer and the intermediate layer are removed by an appropriate physical and / or chemical etching procedure to expose the improved quality 3C-SiC layer. Typically, wet chemical etching or reactive ion etching is used.

Nach dem Abschluss von Schritt (b) enthält die abgeschiedene SiC-Schicht mikrostrukturelle Defekte hoher Dichte, deren Ursache wesentlich in der hohen Gitterfehlanpassung von ca. 20% zwischen Si und 3C-SiC liegen. Beispielsweise haben Untersuchungen gezeigt, dass die Versetzungsdichte in der Nähe der Grenzfläche SiC/Si im Bereich von 1 × 1011 bis 1 × 1012 cm–2 liegt. Eine zusätzliche Spannung in der Grenzflächenregion wird durch den Unterschied der thermischen Ausdehnungskoeffizienten der beiden Materialien bewirkt.Upon completion of step (b), the deposited SiC layer contains high density microstructural defects, the cause of which is substantially in the high lattice mismatch of about 20% between Si and 3C-SiC. For example, studies have shown that the dislocation density in the vicinity of the SiC / Si interface is in the range of 1 × 10 11 to 1 × 10 12 cm -2 . Additional stress in the interface region is caused by the difference in thermal expansion coefficients of the two materials.

Eine direkte Behandlung der abgeschiedenen 3C-SiC-Schicht mit hoher Defektdichte nach (b) mit der Wärmebehandlung nach (e) ohne die vorherige Abscheidung der zusätzlichen Schichten nach (c) und (d), wie dies in DE 101 27 073 A1 beschrieben wird, führt zu einer deutlichen Reduzierung sowohl der Versetzungsdichte als auch der akkumulierten Spannungen, hat allerdings zwei ungewollte Konsequenzen. Zum einen besteht die 3C-SiC-Schicht aus zwei Zonen deutlich unterschiedlicher kristalliner Qualität, wobei der oberflächennahe Teil von schlechterer Qualität als der substratnahe Teil ist. Zum anderen zeigt sich der buckling-Effekt (Erzeugung einer Schichtwelligkeit) als unvermeidbar, obwohl die Spannungen nach der Wärmebehandlung gemäß (e) deutlich reduziert worden sind.A direct treatment of the deposited high-density 3C SiC layer according to (b) with the heat treatment of (e) without the previous deposition of the additional layers of (c) and (d), as in DE 101 27 073 A1 leads to a significant reduction of both the dislocation density and the accumulated voltages, but has two unwanted consequences. On the one hand, the 3C-SiC layer consists of two zones of distinctly different crystalline quality, the near-surface part being of poorer quality than the substrate-near part. On the other hand, the buckling effect (generation of layer waviness) is unavoidable, although the stresses after the heat treatment according to (e) have been significantly reduced.

Die oben angeführten Nachteile des Standes der Technik werden jetzt durch die Einführung der Zwischenschicht aus Silizium nach Schritt (c) beseitigt. Die Rolle dieser Schicht wird aus der folgenden Beschreibung deutlich. Die Funktion der Abdeckschicht nach (d) dient der Vermeidung der Inselbildung der Zwischenschicht bzw. ihrer Verdampfung während des Temperprozesses. Die Qualität der resultierenden 3C-SiC-Schichten hängt entscheidend von der Wärmebehandlung nach (e) ab. Dieser Prozess umfasst drei Schritte: (i) einen Vorheizschritt für das Aufheizen des Substrates auf eine ausgewählte Temperatur, z. B. mit einer Halogenlampen-Bank für eine Zeitdauer, die für das Erreichen des thermischen Gleichgewichtes ausreichend ist und damit einen thermischen Schock während der eigentlichen Lichtimpuls-Temperung vermeiden soll, (ii) den eigentlichen Ausheilschritt mittels Lichtimpuls bei einer höheren Temperatur und einer deutlich kürzeren Zeit und, (iii) einen Abkühlschritt, währenddessen Prozesse wie Stressausgleich, Erstarrung und Rekristallisation stattfinden können.The above-mentioned disadvantages of the prior art are now overcome by the introduction of the intermediate layer of silicon after step (c). The role of this layer will become apparent from the following description. The function of the covering layer according to (d) serves to avoid islanding of the intermediate layer or its evaporation during the annealing process. The quality of the resulting 3C-SiC layers depends critically on the heat treatment after (e). This process comprises three steps: (i) a preheating step for heating the substrate to a selected temperature, e.g. B. with a halogen lamp bank for a period of time that is sufficient for the achievement of thermal equilibrium and thus a (ii) the actual annealing step by means of a light pulse at a higher temperature and a much shorter time; and (iii) a cooling step during which processes such as stress balance, solidification and recrystallization can take place.

Es ist zu unterstreichen, dass die Vorheizung der Anordnung auf eine bestimmte Temperatur ein wesentlicher Teil des Temperprozesses ist. Sobald die Temperatur der Anordnung den geforderten Wert erreicht, werden die Blitzlampen aktiviert, einen Lichtimpuls zu erzeugen. Dieser führt dann zu einem Temperatursprung auf der Oberseite der Anordnung.It is to emphasize that the preheating of the arrangement on a certain temperature is an essential part of the annealing process. As soon as the temperature of the arrangement reaches the required value, The flash lamps are activated to generate a light pulse. This leads then to a temperature jump on the top of the arrangement.

Der von der den Xenonlampen-Anordnung generierte Lichtimpuls ist auf das Substratmaterial gerichtet, bestrahlt dessen nahe Oberfläche und beeinflusst selektiv darin befindliche Regionen. Die durch den Lichtimpuls deponierte Energie führt zu einem extrem schnellen thermischen Prozess auf der Substratoberseite, wobei in der bearbeiteten Region hohe Temperaturen für effektive Zeitdauern im Millisekunden-Bereich erreicht werden, solange bis der thermische Ausgleich nach dem Ende des Lichtimpulses stattgefunden hat.Of the from the xenon lamp array generated light pulse is on the substrate material is directed, irradiating its near surface and selectively affects regions in it. The light pulse deposited energy leads to an extremely fast thermal process on the substrate top, where in the processed region high temperatures for effective Periods in the millisecond range can be achieved as long as to the thermal compensation took place after the end of the light pulse Has.

Dabei wird erfindungsgemäß die aus Si bestehende Zwischenschicht aufgeschmolzen und in den flüssigen Zustand versetzt. Entsprechend dem Si-SiC Phasendiagramm erfolgt nun ein Auflösen des oberen Teils der dünnen 3C-SiC-Schicht und mit dem Ende des Lichtimpulses eine Abkühlung, wobei es zur Erstarrung des flüssigen Bereiches und damit einhergehend einer epitaktischen Rekristallisation kommt.there is according to the invention from Si existing intermediate layer melted and in the liquid state added. According to the Si-SiC phase diagram is now a Dissolve the upper part of the thin one 3C-SiC layer and with the end of the light pulse, a cooling, wherein it to the solidification of the liquid Range and accompanied by an epitaxial recrystallization comes.

Infolge des eben beschriebenen Prozesses wird eine 3C-SiC-Schicht erzeugt, deren oberer Teil von deutlich besserer Qualität als der der Ausgangsschicht ist.As a result of the process just described, a 3C-SiC layer is produced, the upper part of much better quality than the original layer is.

Ein kontrolliert gerichtetes und selektives Schmelzen der Schicht kann durch zweckgerichtete Wahl der Parameter der Wärmebehandlung erreicht werden.One controlled directional and selective melting of the layer can be achieved by purposeful choice of the parameters of the heat treatment.

Die resultierende dünne SiC-Schicht mit deutlich verbesserter Qualität kann als Keim für das weitere epitaktische Wachstum einer dicken (bis zu 10 μm) 3C-SiC-Schicht dienen. Die Möglichkeit der Herstellung solcher Schichten vereinfacht wiederum die Entwicklung von (100)-orientierten 3C-SiC-Substraten.The resulting thin SiC layer with significantly improved quality can be used as a germ for the further epitaxial growth of a thick (up to 10 microns) 3C-SiC layer serve. The possibility the production of such layers in turn simplifies the development of (100) -oriented 3C-SiC substrates.

Während der offengelegte grundsätzliche Aspekt der jetzigen Erfindung sich auf die Erzeugung einer dünnen 3C-SiC-Schicht bezieht, ergibt sich für die mit dem Fachgebiet Vertrauten sofort, dass andere epitaktische Schichten wie Galliumnitrid (GaN) unter Verwendung der hier beschriebenen SiC-Schicht hoher Qualität ebenso aufgewachsen werden können. In ähnlicher Weise ist das Verfahren auf andere heteroepitaktische Schicht/Schicht bzw. Schicht/Substrat-Systeme erweiterbar.During the disclosed fundamental aspect In the present invention, the production of a thin 3C-SiC layer relates, results for the Familiar with the subject immediately that other epitaxial layers such as gallium nitride (GaN) using the ones described herein SiC layer of high quality can be raised as well. In similar Way is the method to other heteroepitaxial layer / layer or layer / substrate systems expandable.

Claims (5)

Verfahren zur Erzeugung verbesserter heteroepitaktischer gewachsener Siliziumkarbidschichten auf Siliziumsubstraten, wobei das Siliziumsubstrat vorgeheizt und die Oberfläche der Epitaxieschicht mit einem Lichtimpuls bestrahlt wird, dadurch gekennzeichnet, daß vor dem Vorheizen und vor der Lichtimpulsbestrahlung ein aus einer Zwischenschicht und einer Abdeckschicht bestehendes Hilfsschichtsystem aufgebracht wird und daß das Hilfsschichtsystem nach erfolgter Lichtimpulsbehandlung und eingetretener Strukturumwandlung entfernt wird.A method for producing improved heteroepitaxial grown silicon carbide layers on silicon substrates, wherein the silicon substrate is preheated and the surface of the epitaxial layer is irradiated with a light pulse, characterized in that before the preheating and before the light pulse irradiation, an auxiliary layer system consisting of an intermediate layer and a cover layer is applied and that Auxiliary layer system is removed after the light pulse treatment and structure conversion occurred. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß als heteroepitaktische Siliziumkarbidschicht 3C-SiC eingesetzt wird.Method according to claim 1, characterized in that that as heteroepitaxial silicon carbide layer 3C-SiC is used. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Zwischenschicht aus amorphem, polykristallinen oder defektreichem einkristallinen Silizium einer Dicke von 0,1 bis 1 μm besteht.Method according to claim 1, characterized in that that the Intermediate layer of amorphous, polycrystalline or defect-rich monocrystalline silicon has a thickness of 0.1 to 1 micron. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß das Material der Abdeckschicht aus amorphem oder polykristallinem SiC, Siliziumdioxid oder Siliziumoxynitrid besteht und eine Dicke von 20 bis 50 nm aufweist.Method according to claim 1, characterized in that that this Material of the covering layer of amorphous or polycrystalline SiC, Silicon dioxide or silicon oxynitride exists and has a thickness of 20 to 50 nm. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Entfernung des Hilfsschichtsystems durch einen oder mehrere chemische und/oder physikalische Ätzprozesse erfolgt.Method according to claim 1, characterized in that that the Removal of the auxiliary layer system by one or more chemical and / or physical etching processes he follows.
DE2003144986 2003-09-27 2003-09-27 Method of producing improved heteroepitaxial grown silicon carbide layers on silicon substrates Expired - Fee Related DE10344986B4 (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
DE2003144986 DE10344986B4 (en) 2003-09-27 2003-09-27 Method of producing improved heteroepitaxial grown silicon carbide layers on silicon substrates
EP04786866A EP1665350A1 (en) 2003-09-27 2004-09-27 Method for treating heteroepitaxially grown semi-conductor layers on semi-conductor substrates, semi-conductor substrate comprising a treated semi-conductor layer and semi-conductor component made of said type of semi-conductor substrate
PCT/DE2004/002153 WO2005031825A1 (en) 2003-09-27 2004-09-27 Method for treating heteroepitaxially grown semi-conductor layers on semi-conductor substrates, semi-conductor substrate comprising a treated semi-conductor layer and semi-conductor component made of said type of semi-conductor substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE2003144986 DE10344986B4 (en) 2003-09-27 2003-09-27 Method of producing improved heteroepitaxial grown silicon carbide layers on silicon substrates

Publications (2)

Publication Number Publication Date
DE10344986A1 DE10344986A1 (en) 2005-04-28
DE10344986B4 true DE10344986B4 (en) 2008-10-23

Family

ID=34384315

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2003144986 Expired - Fee Related DE10344986B4 (en) 2003-09-27 2003-09-27 Method of producing improved heteroepitaxial grown silicon carbide layers on silicon substrates

Country Status (3)

Country Link
EP (1) EP1665350A1 (en)
DE (1) DE10344986B4 (en)
WO (1) WO2005031825A1 (en)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10127073A1 (en) * 2001-06-02 2002-12-12 Rossendorf Forschzent Process for the treatment of heteroepitaxial semiconductor layers on silicon substrates

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58500609A (en) * 1981-04-16 1983-04-21 マサチユ−セツツ・インステチユ−ト・オブ・テクノロジ− Lateral epitaxy growth by seeding and solidification
US5306662A (en) * 1991-11-08 1994-04-26 Nichia Chemical Industries, Ltd. Method of manufacturing P-type compound semiconductor
JP4406995B2 (en) * 2000-03-27 2010-02-03 パナソニック株式会社 Semiconductor substrate and method for manufacturing semiconductor substrate
US20020157596A1 (en) * 2001-04-30 2002-10-31 Stockman Stephen A. Forming low resistivity p-type gallium nitride
US6653166B2 (en) * 2001-05-09 2003-11-25 Nsc-Nanosemiconductor Gmbh Semiconductor device and method of making same
US20030015760A1 (en) * 2001-07-20 2003-01-23 Motorola, Inc. Structure and process for fabricating semiconductor structures and devices utilizing the formation of a compliant substrate for materials used to form the same including a combined anneal of CMOS and compound semiconductor regions

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10127073A1 (en) * 2001-06-02 2002-12-12 Rossendorf Forschzent Process for the treatment of heteroepitaxial semiconductor layers on silicon substrates

Also Published As

Publication number Publication date
EP1665350A1 (en) 2006-06-07
WO2005031825A1 (en) 2005-04-07
DE10344986A1 (en) 2005-04-28

Similar Documents

Publication Publication Date Title
DE602004003910T2 (en) Buffer structure for heteroepitaxy on a silicon substrate
DE69030822T2 (en) Semiconductor device and method for its manufacture
DE69916177T2 (en) Method for producing a silicon carbide monocrystal
DE60004722T2 (en) Method of manufacturing a group III nitride compound semiconductor substrate
DE69305238T2 (en) Process for the production of large monocrystals
DE69811824T2 (en) SiC single crystal and process for its production
DE102007047231B4 (en) Silicon carbide semiconductor device and process for its production
DE3587377T2 (en) METHOD FOR PRODUCING SEMICONDUCTOR ARRANGEMENTS USING SILICON-ON-INSULATOR TECHNIQUES.
DE69117077T2 (en) Process for growing a thin layer of diamond or c-BN
DE4234508C2 (en) Method for producing a wafer with a monocrystalline silicon carbide layer
DE102015202131B4 (en) A method of manufacturing a silicon carbide semiconductor device and a silicon carbide semiconductor device
DE69422229T2 (en) Method for producing a semiconductor thin film and method for producing a Hall effect arrangement
DE102011079855A1 (en) Silicon carbide single crystal and process for its preparation
DE3446956C2 (en)
DE4029060A1 (en) METHOD FOR PRODUCING COMPONENTS FOR ELECTRONIC, ELECTRO-OPTICAL AND OPTICAL COMPONENTS
DE112009000328B4 (en) Process for growing a silicon carbide single crystal
DE102018213437B4 (en) Method of making gallium nitride substrate using hydride gas phase epitaxy
DE19725900A1 (en) Process for the epitaxy of gallium nitride on silicon substrates
DE112017005034T5 (en) SILICON CARBIDE EPITAXIS SUBSTRATE AND METHOD FOR PRODUCING A SILICON CARBIDE SEMICONDUCTOR DEVICE
DE102012217631B4 (en) Optoelectronic component with a layer structure
DE10393440T5 (en) Process for treating semiconductor material
DE2153862A1 (en) Method of manufacturing a monocrystalline semiconductor-on-insulator (SOI) device
DE112018002540T5 (en) SIC epitaxial wafer and method of manufacturing the same
DE60303014T2 (en) Intermediate for the production of optical, electronic or optoelectronic components
DE68901735T2 (en) METHOD FOR PRODUCING SEMI-CONDUCTING CRYSTALS.

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8128 New person/name/address of the agent

Representative=s name: CBDL PATENTANWAELTE, 47051 DUISBURG

8128 New person/name/address of the agent

Representative=s name: CBDL PATENTANWAELTE, 47051 DUISBURG

8127 New person/name/address of the applicant

Owner name: NANOPARC GMBH, 01454 RADEBERG, DE

Owner name: FORSCHUNGSZENTRUM DRESDEN - ROSSENDORF E.V., 0, DE

Owner name: UNIVERSITE CLAUDE BERNARD - LYON 1, VILLEURBAN, FR

8127 New person/name/address of the applicant

Owner name: UNIVERSITE CLAUDE BERNARD - LYON 1, VILLEURBAN, FR

Owner name: FORSCHUNGSZENTRUM DRESDEN - ROSSENDORF E.V., 0, DE

8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee