DE10123744A1

DE10123744A1 - Reducing digital clock generator noise effect involves expanding noise signal spectrum with clock signal phase modulation and feeding phase modulated input clock signal to clock network

Info

Publication number: DE10123744A1
Application number: DE2001123744
Authority: DE
Inventors: Johannes Bozenhardt
Original assignee: Siemens AG
Current assignee: Siemens AG
Priority date: 2001-05-16
Filing date: 2001-05-16
Publication date: 2002-11-28

Abstract

The method involves expanding the signal spectrum of the noise radiation with phase modulation of the clock signal and feeding a phase modulated input clock signal (TS) to the clock network (4). The phase of the input clock signal (TS') is shifted in relation to the phase of the clock signal for a number of clock cycles. AN Independent claim is also included for the following: a digital circuit, especially an ASIC, CPLD or FPGA.

Description

Die Erfindung bezieht sich auf ein Verfahren zur Reduzierung der Störwirkung eines digitalen Taktgebers. Sie bezieht sich weiter auf einen danach arbeitenden Taktgeber mit einem Takt generator und mit einem Taktnetzwerk.The invention relates to a method for reduction the interference of a digital clock. It relates continue to a clock generator working thereafter with one cycle generator and with a clock network.

Die Signale eines digitalen Taktgebers in einem üblicherweise durch Leiterbahnverdrahtungen bestimmten digitalen Taktsystem weisen ein Frequenzspektrum auf, das zu unerwünschten Störun gen führen kann. Die Störungen werden durch ein vom Takt system abgestrahltes so genanntes EMV-Spektrum (elektromagne tische Verträglichkeit) hervorgerufen. So kann beispielsweise in der Umgebung eines ein Taktsystem mit einem solchen digi talen Taktgeber aufweisenden elektronischen Gerätes eine Störstrahlung auftreten, die einen ungestörten Funkbetrieb einer mobilen oder stationären Sende- und Empfangseinrichtung einschränkt oder sogar verhindert.The signals of a digital clock in a common digital clock system determined by conductor wiring have a frequency spectrum that leads to undesired interference can lead. The disturbances are caused by a clock system emitted so-called EMC spectrum (electromagnetic table compatibility). For example in the area of a clock system with such a digi tal clock electronic device having a Interference radiation occur, which allows undisturbed radio operation a mobile or stationary transmitting and receiving device restricted or even prevented.

Der digitale Taktgeber umfasst üblicherweise einen Taktgene rator in Form beispielsweise eines Quarzoszillators, der ein steilflankiges, angenähertes Rechtecksignal erzeugt und mit diesem quarzfrequenzbestimmten Taktsignal ein Taktnetz ver sorgt. Das Frequenzspektrum der von einem einen derartigen Taktgeber aufweisenden Taktsystem erzeugten elektromagneti schen Strahlung setzt sich aus der Grundfrequenz des Oszilla tors und deren Harmonischen zusammen. Die Bandbreite der je weiligen Frequenzanteile ist sehr gering mit der Folge, dass die Leistungsdichte der Strahlung im Bereich der Grund frequenz und Harmonischen sehr hoch ist.The digital clock generator usually comprises a clock gene rator in the form of a quartz oscillator, for example steep-sided, approximate square wave signal generated and with a clock network ver this clock frequency-determined clock signal provides. The frequency spectrum of such a Clock system having clock generated electromagnetic radiation is made up of the fundamental frequency of the oszilla tors and their harmonics together. The range of ever frequency shares is very low with the result that the power density of the radiation in the area frequency and harmonics is very high.

Um die EMV (elektromagnetische Verträglichkeit) verschiedener Geräte zu gewährleisten, wurden in nationalen oder interna tionalen Vorschriften, z. B. in den CE-Normen, Grenzwerte für die spektrale Leistungsdichte festgelegt. Für eine Zulassung werden derartige Geräte daher hinsichtlich der Einhaltung dieser Grenzwerte geprüft.To the EMC (electromagnetic compatibility) different To ensure devices have been national or internal national regulations, e.g. B. in the CE standards, limit values for set the spectral power density. For an approval such devices are therefore in terms of compliance of these limits checked.

Der Erfindung liegt die Aufgabe zugrunde, ein zuverlässiges Verfahren zur Reduzierung der Störwirkung eines einen digita len Taktgeber aufweisenden Taktsystems anzugeben. Des Weite ren soll ein zur Durchführung des Verfahrens besonders geeig neter und mit möglichst geringem Aufwand realisierbarer Takt geber angegeben werden.The invention has for its object a reliable Process for reducing the interference of a digita To specify len clock system having clock. The vastness Ren is said to be particularly suitable for carrying out the method neter and realizable with the least possible effort be specified.

Bezüglich des Verfahrens wird diese Aufgabe erfindungsgemäß gelöst durch die Merkmale des Anspruchs 1. Dazu wird bei ei nem digitalen Taktgeber mit einem Taktgenerator und mit einem von diesem mit einem frequenzkonstanten Taktsignal beauf schlagten Taktnetzwerk das Signalspektrum der Störstrahlung durch Phasenmodulation des Taktsignals verbreitert.With regard to the method, this object is achieved according to the invention solved by the features of claim 1. This is at ei nem digital clock with a clock generator and with a from this with a frequency-constant clock signal beat clock network the signal spectrum of the interference radiation broadened by phase modulation of the clock signal.

Die Erfindung geht dabei von der Überlegung aus, dass die Am plitude des Signalspektrums der Störstrahlung in einfacher Weise vermindert und damit die spektrale Leistungsdichte der Störstrahlung reduziert werden kann, wenn unter Konstant haltung der Taktfrequenz durch eine Phasenmodulation des Taktsignals das Störspektrum bei gleicher Strahlungsenergie verbreitert wird. Dieser Überlegung liegt die erkannte Tat sache zugrunde, dass ein schmalbandiger Störer, der die ge samte Störleistung auf ein enges Frequenzband konzentriert, insbesondere bei einem Funkempfänger einen stärkeren Stör effekt bewirkt als ein breitbandiger Störer, der die gleiche Störenergie auf ein breites Störstrahlungsspektrum verteilt.The invention is based on the consideration that the Am plitude of the signal spectrum of the interference radiation in simple Way reduced and thus the spectral power density of the Interference radiation can be reduced if under constant keeping the clock frequency by a phase modulation of the Clock signal the interference spectrum with the same radiation energy is widened. The recognized fact lies in this consideration cause that a narrowband interferer, the ge entire interference power is concentrated on a narrow frequency band, especially with a radio receiver, a stronger interference effect effects as a broadband jammer that does the same Interference energy distributed over a broad spectrum of interference radiation.

Zwar kann das abgestrahlte Störspektrum auch durch eine Fre quenzmodulation verbreitert werden. Allerdings ist eine der artige Frequenzmodulation in digitalen Schaltungssystemen entweder nicht oder nur mit vergleichsweise hohem Aufwand realisierbar. Demgegenüber ist eine Phasenmodulation mit vergleichsweise geringem Aufwand und daher vergleichsweise kostengünstig, insbesondere innerhalb einer integrierten Schaltung, realisierbar.The radiated interference spectrum can also be caused by a fre sequence modulation can be broadened. However, one of the like frequency modulation in digital circuit systems either not or only at a comparatively high cost realizable. In contrast, phase modulation is included comparatively little effort and therefore comparatively inexpensive, especially within an integrated Circuit, realizable.

So ist ein hierzu vorzugsweise vorgesehener Phasenschieber vollständig digital realisierbar. Der Phasenschieber kann ein Laufzeitglied in Form beispielsweise auf- oder abschaltbarer kapazitiver Lasten sein. Vorteilhafterweise ist der Phasen schieber eine Laufzeitkette, deren gesamte Durchlaufzeit durch Hintereinanderschaltung von einzelnen Verzögerungs elementen bestimmt oder festgelegt wird. Dabei ist eine Durchlaufzeit in der Größenordnung der Periodendauer des ver wendeten Taktes besonders vorteilhaft.A phase shifter is preferably provided for this purpose completely digitally realizable. The phase shifter can be a Runtime element in the form, for example, can be switched on or off capacitive loads. The phase is advantageous push a term chain, its total lead time by cascading individual delays elements is determined or determined. There is one Lead time in the order of the period of the ver turned clock particularly advantageous.

Die zweckmäßigerweise innerhalb einer integrierten Schaltung aus einzelnen Gattern aufgebaute Laufzeitkette wird von dem vom Taktgenerator erzeugten Taktsignal gespeist, so dass in nerhalb der Laufzeitkette das diese durchlaufende Signal be dingt durch die Durchlaufzeitverzögerung eine Phasenverschie bung gegenüber dem eingespeisten Signal aufweist. Dabei wird eine Phasenverschiebung des Ausgangstaktsignals der Laufzeit kette, das als Eingangstaktsignal dem Taktnetzwerk zugeführt wird, durch Variation der Durchlaufzeitverzögerung erreicht, die zweckmäßigerweise durch Verschieben einer Anzapfung ent lang der Laufzeitkette realisiert wird.The expediently within an integrated circuit runtime chain constructed from individual gates is used by the clock signal generated by the clock generator, so that in within the runtime chain the signal passing through it due to the lead time delay a phase shift exercise compared to the input signal. Doing so a phase shift of the output clock signal of the runtime chain, which is fed to the clock network as an input clock signal is achieved by varying the lead time delay, which expediently ent by moving a tap along the runtime chain.

Diese Verschiebungen können in einfacher Art und Weise derart eingestellt werden, dass einerseits durch die dadurch bewirk te Phasenmodulation des Taktsignals eine ausreichende Ver breiterung des Störstrahlungsspektrums erreicht wird, während andererseits die dazu erforderlichen kurzzeitigen Änderungen der Abstände zwischen gleichsinnigen Takten oder Taktflanken sich insbesondere in Digitalanwendungen nicht störend aus wirken.These shifts can be done in a simple manner be adjusted so that on the one hand through the te phase modulation of the clock signal sufficient Ver broadening of the interference radiation spectrum is achieved while on the other hand the necessary short-term changes of the distances between clockwise measures or clock edges are not disruptive, especially in digital applications Act.

Bezüglich des Taktgenerators wird die Aufgabe erfindungsgemäß gelöst durch die Merkmale des Anspruchs 5. Vorteilhafte Ausgestaltungen und zweckmäßige Anwendungen sind Gegenstand der Unteransprüche.With regard to the clock generator, the task is inventively solved by the features of claim 5. Advantageous embodiments and appropriate applications are the subject of Dependent claims.

Die dazu zwischen einen Taktgenerator und ein Taktnetzwerk geschaltete und zweckmäßigerweise nach dem Prinzip einer Ver zögerungs- oder Laufzeitkette arbeitende Phasenschieber-Ein richtung weist eine Anzahl von Verzögerungsgliedern oder Gat tern auf. Eine an diesen abgreifende Ablaufsteuerung bewirkt infolge einer gesteuerten Umschaltung zwischen den einzelnen Verzögerungsgliedern oder -elementen eine Phasenverschiebung einzelner Takte innerhalb des Taktsignals. Dabei wird die Phase des dem Taktnetzwerk zugeführten Eingangstaktsignals bezogen auf die Phase des vom Taktgenerator erzeugten Takt signals für eine Anzahl von Taktzyklen verschoben.That between a clock generator and a clock network switched and expediently on the principle of a ver phase shifter on-delay or delay chain direction has a number of delay elements or gat tern on. A sequential control system tapping at these effects as a result of controlled switching between the individual Delay elements or elements a phase shift individual clocks within the clock signal. The Phase of the input clock signal supplied to the clock network based on the phase of the clock generated by the clock generator signals shifted for a number of clock cycles.

Die mit der Erfindung erzielten Vorteile bestehen insbeson dere darin, dass durch Einsatz eines zwischen einen Taktgene rator und ein Taktnetzwerk eines Taktgenerators geschalteten variablen Phasenschiebers bei gleichbleibender Taktfrequenz eine Verbreiterung des Signalspektrums des in das Taktnetz eingespeisten Taktsignals erreicht wird. Dadurch werden ins besondere Funkempfänger ungünstig beeinflussende Störstrah lungen in einfacher Art und Weise reduziert und dabei aus reichend unterdrückt. Ein auf dem Prinzip der Phasenmodula tion zur Reduzierung der Störstrahlung oder Störabstrahlung basierender Taktgeber, dessen dem Taktnetzwerk zugeführtes Eingangstaktsignal phasenmoduliert ist, ist insbesondere auch im Vergleich zu einer auf einer Frequenzmodulation basieren den PLL-Wobbler-Schaltung hinsichtlich des schaltungstechni schen Aufwandes wesentlich vereinfacht.The advantages achieved with the invention are in particular another is that by inserting a between a clock genes rator and a clock network of a clock generator switched variable phase shifter with constant clock frequency a broadening of the signal spectrum in the clock network fed clock signal is reached. This ins special radio receivers adversely affecting interference lungs reduced in a simple manner and thereby sufficiently suppressed. One on the principle of phase modules tion to reduce interference or radiation based clock, the one supplied to the clock network Input clock signal is phase-modulated, in particular compared to one based on frequency modulation the PLL wobbler circuit in terms of circuit technology eased considerably.

Ein derartiger Taktgeber ist besonders vorteilhaft geeignet zur Integration in ein so genanntes ASIC (Application Specific Integrated Circuit), in ein CPLD (Complex Programmable Logic Device) und/oder in ein FPGA (Field Programmable Gate Array), zumal die zur Phasenmodulation vorgesehene Phasenschieber-Einrichtung vollständig digital realisierbar ist.Such a clock is particularly advantageously suitable for integration into a so-called ASIC (Application Specific Integrated Circuit), in a CPLD (Complex Programmable Logic Device) and / or in an FPGA (Field Programmable gate array), especially for phase modulation provided phase shifter device completely digital is feasible.

Nachfolgend wird ein Ausführungsbeispiel der Erfindung anhand einer Zeichnung näher erläutert. Darin zeigt:An exemplary embodiment of the invention is described below a drawing explained in more detail. It shows:

Fig. 1 schematisch ein Blockschaltbild eines Taktgebers mit Funktionskomponenten zur Phasenmodulation eines Taktsignals und Fig. 1 shows schematically a block diagram of a clock generator with functional components for phase modulation of a clock signal and

Fig. 2 Zeitdiagramme eines Taktsignals mit unterschied licher Verzögerung und eines phasenmodulierten Ein gangstaktsignals. Fig. 2 timing diagrams of a clock signal with differing delay and a phase-modulated input clock signal.

Der Taktgeber 1 gemäß Fig. 1 umfasst einen Taktgenerator 2, der über eine Phasenschieber-Einrichtung 3 mit einem Takt netzwerk 4 verbunden ist. Der beispielsweise als Quarzoszil lator ausgeführte Taktgenerator 2 als Taktquelle erzeugt ein frequenzkonstantes Taktsignal TS, das in eine Hintereinander schaltung von Verzögerungselementen oder -gliedern V₁ bis V_n eingespeist wird. In den eine lineare Verzögerungs- oder Laufzeitkette bildenden und beispielsweise als Gatter reali sierten Verzögerungselementen V_n wird das jeweilige Ein gangssignal um eine Verzögerungszeit von beispielsweise 0,1 ns = 100 ps verzögert.The clock generator 1 in FIG. 1 includes a clock generator 2 which is connected via a phase shifter device 3 with a clock network 4. The clock generator 2, designed as a crystal oscillator, for example, generates a frequency-constant clock signal TS, which is fed into a series connection of delay elements or elements V ₁ to V _n . In the delay elements V _n which form a linear delay or delay chain and are implemented, for example, as gates, the respective input signal is delayed by a delay time of, for example, 0.1 ns = 100 ps.

Während an einem Abgriff A₀ vor dem ersten Verzögerungs element V₁ der Laufzeitkette das unverzögerte Taktsignal TS abgreifbar ist, sind an Abgriffen A₁ bis A_n hinter den je weiligen Verzögerungselementen V₁ bis V_n jeweils Taktsignale abgreifbar, die gegenüber dem in die Phasenschieber-Einrich tung 3 eingespeisten Taktsignal TS um n.0,1 ns verzögert sind. Mittels einer Ablaufsteuerung 5, die eine Auswahlsteue rung 6 und einen Umschalter 7 umfasst, ist eines der Takt signale an den Abgriffen A₀ bzw. A₁ bis A_n auswählbar. Auf grund dieser Auswählbarkeit des oder jedes Abgriffes A_n er hält man somit ein phasenmoduliertes Eingangstaktsignal TS' für das Taktnetzwerk 4. While the undelayed clock signal TS can be tapped off at a tap A ₀ before the first delay element V _{1 of} the runtime chain, taps A ₁ to A _n behind the respective delay elements V ₁ to V _n can be tapped off in each case, clock signals which are compared to that in the phase shifter Device 3 fed clock signal TS are delayed by n.0.1 ns. By means of a sequence control 5 , which includes a selection control 6 and a changeover switch 7 , one of the clock signals at the taps A ₀ or A ₁ to A _{n can be selected} . On the basis of this selectability of the or each tap A _n he thus holds a phase-modulated input clock signal TS 'for the clock network 4 .

Die an den jeweiligen Abgriffen A₀ bis A₃ abgreifbaren ver zögerten Taktsignale TS sind in entsprechenden Zeitdiagrammen in Fig. 2 beispielhaft veranschaulicht. Dabei ist zwischen dem Taktgenerator 2 und dem ersten Verzögerungselement V₁ am Ab griff A₀ das unverzögerte Taktsignal TS abgreifbar. Zwischen dem ersten Verzögerungselement V₁ und dem zweiten Verzöge rungselement V₂ ist am Abgriff A₁ ein gegenüber dem Abgriff A₀ um Δt verzögertes Taktsignal TS abgreifbar. Analog ist zwi schen dem zweiten Verzögerungselement V₂ und dem dritten Ver zögerungselement V₃ am Abgriff A₂ sowie zwischen dem dritten Verzögerungselement V₃ und dem vierten Verzögerungselement V₄ am Abgriff A₃ ein gegenüber dem Abgriff A₁ bzw. A₂ um Δt ver zögertes Taktsignal TS abgreifbar. Die Verzögerung am Abgriff A₃ gegenüber dem Abgriff A₀ beträgt somit 3.Δt und ent spricht dabei im Ausführungsbeispiel der Taktdauer, d. h. einem halben Taktzyklus oder einer halben Taktperiode des Taktsignals TS.The delayed clock signals TS which can be tapped at the respective taps A ₀ to A ₃ are illustrated by way of example in corresponding time diagrams in FIG. 2. In this case, the undelayed clock signal TS can be tapped between the clock generator 2 and the first delay element V ₁ at A ₀ . Between the first delay element V ₁ and the second delay element V ₂ , a clock signal TS which is delayed by Δt compared to the tap A _{0 can} be tapped off at the tap A ₁ . Similarly, Zvi rule the second delay element V ₂ and the third Ver deceleration element V ₃ at the tap A ₂ as well as between the third delay element V ₃ and the fourth delay element V ₄ at the tapping point A ₃ a towards the tap A ₁ or A ₂ to .DELTA.t ver delayed clock signal TS can be tapped. The delay at tap A ₃ compared to tap A ₀ is thus 3.Δt and speaks ent in the exemplary embodiment of the clock duration, ie half a clock cycle or half a clock period of the clock signal TS.

Das untere Zeitdiagramm, über dem das unverzögerte Taktsignal TS am Abgriff A₀ noch einmal eingetragen ist, zeigt das re sultierende Eingangstaktsignal TS' bei einer mittels der Ab laufsteuerung 5 eingestellten oder durchgeführten Schaltfolge in der Reihenfolge der Abgriffe A₀, A₁, A₂, A₃, A₂, A₁, A₀. Die dadurch innerhalb dieses Eingangstaktsignals TS' über die Zeit t zunächst von ϕ_i bis ϕ₃ zunehmende und anschließende gleichermaßen von ϕ₃ bis ϕ_i abnehmende Phasenverschiebung re sultiert im Zeitpunkt t_x in einer zeitlichen Übereinstimmung der ansteigenden Taktflanken des unverzögerten Taktsignals TS und des phasenmodulierten Eingangstaktsignals TS'. In dem be trachteten Zeitfenster ist somit lediglich die Taktdauer der einzelnen Takte der beiden Taktsignale TS und TS' unter schiedlich, während die Anzahl der Takte der beiden Takt signale TS und TS' gleich ist.The lower timing diagram, over which the undelayed clock signal TS is entered again at tap A ₀ , shows the resultant input clock signal TS 'in a switching sequence set or carried out by sequence controller 5 in the order of taps A ₀ , A ₁ , A ₂ , A ₃ , A ₂ , A ₁ , A ₀ . The resulting phase shift within this input clock signal TS 'over time t initially increasing from ϕ _i to ϕ ₃ and subsequently decreasing equally from ϕ ₃ to ϕ _i results at time t _x in a temporal correspondence between the rising clock edges of the undelayed clock signal TS and the phase-modulated one Input clock signal TS '. In the time window considered, only the clock duration of the individual clocks of the two clock signals TS and TS 'is thus different, while the number of clocks of the two clock signals TS and TS' is the same.

Das Taktnetzwerk 4 ist eine beispielsweise innerhalb einer integrierten Schaltung realisierte baumartige Leitungsstruk tur, die mit diesem Eingangstaktsignal TS' versorgt wird. Dabei können beispielsweise auf einer Leiterplatte oder Platine mit mehreren Bauteilen oder frei programmierbaren Baugruppen, z. B. einer Logik-Baugruppe, einem Mikroprozessor und einer Anzahl von ASIC's, die Bauteile bzw. Baugruppen über dem Taktnetzwerk 4 entsprechende Leitungsabschnitte miteinander verbunden sein, über die derselbe Takt zu den verschiedenen Bauteilen oder Baugruppen geführt wird.The clock network 4 is a tree-like line structure realized, for example, within an integrated circuit, which is supplied with this input clock signal TS '. Here, for example, on a circuit board or board with several components or freely programmable modules, for. B. a logic module, a microprocessor and a number of ASIC's, the components or modules via the clock network 4 corresponding line sections can be connected to each other, via which the same clock is passed to the different components or modules.

Das phasenmodulierte Eingangstaktsignal TS', das in das Takt netzwerk 4 eingespeist wird, versorgt somit alle an diesem baumstrukturartigen Taktnetzwerk 4 angeschlossenen Baugruppen einer Schaltung mit demselben Takt. Dieser stets gleiche Takt für alle Baugruppen ist wichtig, wenn diese untereinander kommunizieren.The phase-modulated input clock signal TS ', which is fed into the clock network 4, thus supplying all devices connected to this clock tree-like network 4 modules of a circuit with the same clock. This constant cycle for all modules is important when they communicate with each other.

Der erfindungsgemäße Taktgeber 1 eignet sich daher besonders als integraler Bestandteil eines ASIC's, eines CPLD's oder eines FPGA's. Dabei kann das Taktnetzwerk 4 als eine entspre chende Verdrahtung ausschließlich innerhalb eines ASIC's oder integrierten Bausteins realisiert sein.The clock generator 1 according to the invention is therefore particularly suitable as an integral part of an ASIC, a CPLD or an FPGA. The clock network 4 can be implemented as a corre sponding wiring exclusively within an ASIC or integrated module.

Claims

1. A method for reducing the interference effect of a digital clock generator ( 1 ) with a clock generator ( 2 ) and with a clock network ( 4 ) acted upon by it with a frequency-constant clock signal (TS), the signal spectrum of the interference radiation using phase modulation of the clock signal (TS) widened and a phase-modulated input clock signal (TS ') is fed to the clock network ( 4 ).

2. The method of claim 1, wherein the phase of the input clock signal (TS ') related to the phase of the clock signal (TS) is shifted for a number of clock cycles.

3. The method of claim 1 or 2, wherein the clock signal (TS) runs through a runtime chain, the total run time is determined by series connection of a number of individual delay elements (V _n ).

4. The method of claim 3, wherein the lead time delay by moving a tap (An) along the Runtime chain is varied.

5. Clock generator with a clock generator ( 2 ) and with a clock network ( 4 ), which a frequency generator generated by the clock generator ( 2 ) frequency constant clock signal (TS) via a controllable phase shifter device ( 3 ) as a phase-modulated input clock signal (TS ') is fed.

6. Clock according to claim 5, wherein the phase shifter device ( 3 ) has a number of series delay elements (V _n ), at which a sequence control ( 6 ) picks up the phase-modulated input clock signal (TS ').

7. Clock according to claim 6, wherein the throughput time of the gripped input clock signal (TS ') at least approximately Period duration of the clock of the clock signal (TS) corresponds.

8. Clock according to claim 6 or 7, wherein the sequence control ( 6 ) comprises an evaluation control ( 7 ) and a switch ( 6 ) for controllable selection of the delay elements (V _n ) associated taps (A _n ).

9. Digital circuit, especially ASIC, CPLD or FPGA, with a clock generator according to one of claims 5 to 8.