DE10122361A1 - Semiconductor element used as a MOSFET or IGBT comprises a semiconductor layer of first conductivity embedded in semiconductor body - Google Patents

Semiconductor element used as a MOSFET or IGBT comprises a semiconductor layer of first conductivity embedded in semiconductor body

Info

Publication number
DE10122361A1
DE10122361A1 DE10122361A DE10122361A DE10122361A1 DE 10122361 A1 DE10122361 A1 DE 10122361A1 DE 10122361 A DE10122361 A DE 10122361A DE 10122361 A DE10122361 A DE 10122361A DE 10122361 A1 DE10122361 A1 DE 10122361A1
Authority
DE
Germany
Prior art keywords
semiconductor
zone
dopants
semiconductor component
doping
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE10122361A
Other languages
German (de)
Other versions
DE10122361C2 (en
Inventor
Hans Weber
Gerald Deboy
Dirk Ahlers
Franz Auerbach
Armin Willmeroth
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE10122361A priority Critical patent/DE10122361C2/en
Publication of DE10122361A1 publication Critical patent/DE10122361A1/en
Application granted granted Critical
Publication of DE10122361C2 publication Critical patent/DE10122361C2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802Vertical DMOS transistors, i.e. VDMOS transistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/167Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table further characterised by the doping material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/8605Resistors with PN junctions
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843Source or drain regions of field-effect devices
    • H01L29/0847Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873Drain regions
    • H01L29/0878Impurity concentration or distribution

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

Semiconductor element comprises a semiconductor layer (5) of first conductivity embedded in semiconductor body (1). The semiconductor layer has a partial dopant (16) of first conductivity which is incompletely ionized at room temperature and has a degree of ionization which increases with increasing temperature. Preferred Features: The dopant is arranged in a first region (15) of a body zone, in which the first region is arranged at a distance from a channel zone (10). The dopant is uniformly distributed within the semiconductor layer and/or in the body zone.

Description

Die Erfindung betrifft Halbleiterbauelemente gemäß den Ober­ begriffen der Patentansprüche 1 und 2.The invention relates to semiconductor devices according to the Ober understood the claims 1 and 2.

Ein solches Halbleiterbauelement kann beliebig ausgebildet sein, d. h. es kann sich hier um einen Widerstand, eine Zeh­ nerdiode, ein Transistor, ein IGBT, ein Thyristor oder ähnli­ ches handeln. Im folgenden soll als Beispiel eines Halblei­ terbauelementes von einem durch Feldeffekt gesteuerten MOS- Transistor - auch kurz MOSFET genannt - ausgegangen werden, ohne jedoch die Erfindung auf dieses Halbleiterbauelement zu beschränken.Such a semiconductor component can have any configuration be d. H. it can be a resistance, a toe nerdiode, a transistor, an IGBT, a thyristor or similar act. The following is an example of a half lead terbauelementes of a controlled by field effect MOS Transistor - also called MOSFET for short - but without the invention to this semiconductor device restrict.

Der ohmsche Widerstand von Halbleiterbauelementen ist be­ kanntlich mehr oder weniger stark temperaturabhängig, d. h. mit steigender Temperatur wird auch der Widerstand größer. So kann beispielsweise der Durchlasswiderstand eines auf 600 V- Sperrspannung ausgelegten MOSFETs um bis zu einem Faktor 2,5 steigen, was zu deutlich höheren Verlusten im Warmzustand führt. Diese Verluste, die bei Halbleiterbauelementen durch sehr aufwendige und somit teuere Maßnahmen ausgeglichen wer­ den, gilt es zu vermeiden.The ohmic resistance of semiconductor components is be known to be more or less temperature dependent, d. H. the resistance increases with increasing temperature. So For example, the forward resistance of 600 V Reverse voltage designed MOSFETs by up to a factor of 2.5 rise, resulting in significantly higher losses when warm leads. These losses caused by semiconductor devices very complex and therefore expensive measures compensated for who it is important to avoid that.

Viel gravierender ist jedoch, wenn die temperaturabhängige Widerstandserhöhung in die Funktionalität von Halbleiterbauelementen störend eingreift. Anhand eines Beispiels wird dies erklärt:
Die folgenden Ausführungen gelten für einen n-Kanal-MOSFET, lassen sich aber in entsprechender Weise auch auf einen p- Kanal-MOSFET anwenden. Ein n-Kanal-MOSFET beinhaltet für heu­ te gängige Ausführungsformen immer auch einen dem MOSFET in­ härenten npn-Bipolartransistor. Die einzelnen Schichten dieses Bipolartransistors werden durch die n-dotierte, span­ nungsaufnehmende Innen- oder Driftzone, das p-dotierte Body­ gebiet, in dem sich bei Anlegen eines Gatepotenzials eine Ka­ nalzone ausbildet, und die n-dotierte Sourcezone des MOSFETs gebildet. Dieser Bipolartransistor stellt für den MOSFET eine parasitäre, also applikationsstörende Struktur dar.
However, it is much more serious if the temperature-dependent increase in resistance interferes with the functionality of semiconductor components. This is explained using an example:
The following statements apply to an n-channel MOSFET, but can also be applied in a corresponding manner to a p-channel MOSFET. For current common embodiments, an n-channel MOSFET always also includes an npn bipolar transistor which is inherent to the MOSFET. The individual layers of this bipolar transistor are formed by the n-doped, voltage-absorbing inner or drift zone, the p-doped body in which a channel zone is formed when a gate potential is applied, and the n-doped source zone of the MOSFET. For the MOSFET, this bipolar transistor represents a parasitic, i.e. application-disturbing, structure.

Durchlaufen die Löcher, die im Falle eines Avalanche- Durchbruchs oder einer Kommutierung entstehen, das p-dotierte Bodygebiet, so baut sich ohne entsprechende Vorkehrungsmaß­ nahmen dort lokal ein Spannungsabfall auf, der als Einschalt­ signal für den Steueranschluss bzw. die Basis des parasitären Bipolartransistors wirkt und diesen einschaltet. Dadurch wer­ den Ladungsträger emittiert, wodurch sich dieser Zellbereich lokal stärker als dessen Umgebung erwärmt. Da mit steigender Temperatur der Widerstand einer Halbleiterschicht und die Stromverstärkung eines Bipolartransistors zunimmt, entsteht hier ein quasi selbstgesteuerter Regelkreis mit positiver Rückkopplung. Der Emitterstrom wird also im Bereich des para­ sitären Bipolartransistors sprunghaft ansteigen und zwar so­ lange, bis das Bauteil auf Grund thermischer Überlastung zer­ stört wird.Pass through the holes that are available in the case of an avalanche Breakthrough or commutation arise, the p-doped Body area, so builds without appropriate precaution recorded a voltage drop there locally, which signal for the control connection or the base of the parasitic Bipolar transistor acts and turns it on. Because of who emits the charge carrier, causing this cell area locally warmed more than its surroundings. Since with increasing Temperature the resistance of a semiconductor layer and the Current gain of a bipolar transistor increases, arises here a quasi self-controlled control loop with positive Feedback. The emitter current is in the para soar bipolar transistor soar long until the component breaks due to thermal overload is disturbed.

Heute verwendete MOSFETs weisen daher Mittel auf, die diesen Selbstzerstörungsmechanismus vorbeugen, indem sichergestellt wird, dass der parasitäre Bipolartransistor gar nicht erst in den eingeschalteten Zustand kommt. In der Regel ist hierzu die Basis des parasitären Bipolartransistors ausreichend hoch dotiert, so dass die Spannungsschwelle (ca. 0,7 V), die zum Einschalten des parasitären Bipolartransistors benötigt wird, nie überschritten wird. Hierzu wird vorzugsweise eine "Unter­ strukturierung" des p-dotierten Bodygebietes verwendet:
Die Hindergrunddotierung des p-dotierten Bodygebietes wird so ausgelegt, dass eine definierte Einsatzspannung im Bereich der Kanalzone des MOSFETs einstellbar ist. Dies liefert al­ lerdings einen relativ hochohmigen Schichtwiderstand im Body­ gebiet. Zur Verhinderung des parasitären Bipolartransistors wird nun der Leitwert derjenigen Bodyzonenbereiche, die au­ ßerhalb des Bereichs der Kanalzone angeordnet sind und somit hinsichtlich der Einsatzspannung des MOSFETs nicht wirksam sind, durch eine zusätzliche Dotierung - beispielsweise durch eine tiefe Implantation - angehoben. Es ergibt sich dadurch eine weit von der Kanalzone entfernte, sehr niederohmige Schicht, die den Löcherpfad im Durchbruchs-/Kommutierungsfall vorgibt.
MOSFETs used today therefore have means which prevent this self-destruction mechanism by ensuring that the parasitic bipolar transistor does not even come into the switched-on state. As a rule, the base of the parasitic bipolar transistor is doped sufficiently high so that the voltage threshold (approx. 0.7 V) required to switch on the parasitic bipolar transistor is never exceeded. For this purpose, an "under structuring" of the p-doped body region is preferably used:
The background doping of the p-doped body region is designed such that a defined threshold voltage can be set in the region of the channel zone of the MOSFET. However, this provides a relatively high-resistance film resistance in the body area. To prevent the parasitic bipolar transistor, the conductance of those body zone regions which are arranged outside the region of the channel zone and are therefore not effective with regard to the threshold voltage of the MOSFET is increased by additional doping, for example by deep implantation. This results in a very low-resistance layer far from the channel zone, which specifies the hole path in the event of breakdown / commutation.

Ein weiteres Problem ergibt sich dadurch, dass bei einem Leistungs-MOSFET bedingt durch Fertigungsschwankungen einzel­ ne Zellen früher, d. h. bei geringeren Spannungen, als die üb­ rigen Zellen des Zellenfeldes, in den Durchbruch gehen. Daher werden auch nur einzelne parasitäre Bipolartransistoren auf den durch Spannungsdurchbruch generierten Löcherstrom anspre­ chen. Der temperaturbedingte Anstieg der Stromverstärkung dieser Bipolartransistoren führt dazu, dass sich der Span­ nungsdurchbruch und damit das Ausbilden der parasitären Bipo­ lartransistoren nicht gleichmäßig über das Zellenfeld ver­ teilt, sondern auf die wenigen, zuerst ansprechenden Zellen beschränkt. Wird von dem MOSFET nun eine Stromtragfähigkeit im Bereich seines Nennstromes gefordert, so muss dieser Strom von nur sehr wenigen Zellen geliefert werden, wodurch dort sehr hohe Stromdichten entstehen, die das Bauteil zerstören können. Um dies zu vermeiden, müssen die Bodyzonen aller Zel­ len möglichst homogen, dass heißt mit möglichst identischen Dotierungskonzentrationen, über das ganze Zellenfeld dotiert sein, was technologisch sehr aufwendig und somit sehr teuer ist.Another problem arises from the fact that with a Power MOSFET due to manufacturing fluctuations individually ne cells earlier, i.e. H. at lower voltages than usual cells of the cell field, go into the breakthrough. Therefore only single parasitic bipolar transistors address the hole current generated by voltage breakdown chen. The temperature-related increase in current gain of these bipolar transistors causes the span breakthrough and thus the formation of parasitic bipo Lar transistors are not evenly distributed across the cell array divides, but on the few cells that respond first limited. Now the MOSFET has a current carrying capacity required in the range of its nominal current, this current must be delivered by very few cells, making it there very high current densities arise which destroy the component can. To avoid this, the body zones of all cells len as homogeneous as possible, that is, with as identical as possible Doping concentrations, doped across the entire cell field be what is technologically very complex and therefore very expensive is.

Bekannte Halbleiterbauelemente versuchen daher durch techno­ logisch sehr aufwendige Prozesse das Ausschalten des parasi­ tären Bipolartransistors zu vermeiden. Ein Halbleiterbauele­ ment, welches so ausgebildet ist, dass die temperaturabhängi­ ge Charakteristik und dadurch die Wirkung eines parasitären Bipolartransistors verringert wird, ist bislang nicht be­ kannt. Known semiconductor devices therefore try techno logically very complex processes switching off the parasi to avoid secondary bipolar transistors. A semiconductor device ment, which is designed so that the temperature-dependent ge characteristic and thereby the effect of a parasitic Bipolar transistor is reduced is not yet known.  

Ausgehend davon liegt der vorliegenden Erfindung die Aufgabe zugrunde, ein Halbleiterbauelement bereitzustellen, welches eine temperaturbedingte Veränderungen der elektrischen Leit­ fähigkeit eines Halbleiterbauelements mehr oder weniger aus­ gleicht.Based on this, the present invention has the object to provide a semiconductor device which a temperature-related changes in electrical conductance ability of a semiconductor device more or less like.

Erfindungsgemäß wird diese Aufgabe durch Halbleiterbauelemen­ te mit den Merkmalen der Patentansprüche 1 und 2 gelöst. Dem­ gemäss sind gattungsgemäße Halbleiterbauelemente vorgesehen, die dadurch gekennzeichnet sind, dass eine Halbleiterschicht bzw. eine Bodyzone zumindest teilweise Dotierstoffe gleicher Polarität aufweist, die bei Raumtemperatur nur zum Teil ioni­ siert sind und deren Ionisationsgrad mit steigender Tempera­ tur zunimmt.According to the invention, this object is achieved by means of semiconductor components te solved with the features of claims 1 and 2. the according to generic semiconductor components are provided, which are characterized in that a semiconductor layer or a body zone of at least partially dopants of the same type Has polarity that is only partially ionic at room temperature are based and their degree of ionization with increasing tempera increases.

In völliger Abkehr zu bisherigen Lösungsansätzen ("Bekämpfung der Ursache") besteht der Grundgedanke der vorliegenden Er­ findung vor allem darin, den bislang gültigen, allgemeinen Zusammenhang für Halbleiterbauelemente nach dem Stand der Technik, gemäß dem die Stromverstärkung B bei Halbleiter­ bauelementen mit steigender Temperatur T steigt, also dB(T)/dT<0, zu durchbrechen. Erfindungsgemäß wird dabei die Eigenschaft einer dotierten Halbleiterschicht eines Halblei­ terbauelementes so abgeändert, dass die Temperaturabhängig­ keit der Leitfähigkeit einer dotierenden Schicht beseitigt bzw. zumindest weitestgehend verringert wird ("Optimierung der Wirkung"). Im Falle der Bodyzonen eines MOSFETs werden diese hinsichtlich ihrer Temperaturabhängigkeit so angepasst, dass bei einem hohen Löcherstrom der parasitäre Bipolartran­ sistor zwar eingeschaltet wird, es jedoch hier zu keiner bzw. zu einer sehr geringen Erhöhung des elektrischen Widerstandes kommt. Eine Bauelementzerstörung kann dadurch vermieden wer­ den.In complete departure from previous approaches ("Combat the cause ") is the basic idea of the present Er Above all, in the generally applicable Relation for semiconductor components according to the state of the Technology according to which the current gain B in semiconductors components with increasing temperature T, so dB (T) / dT <0 to break through. According to the invention Property of a doped semiconductor layer of a semi-lead terbauelementes modified so that the temperature dependent eliminates the conductivity of a doping layer or at least largely reduced ("Optimization the effect "). In the case of the body zones of a MOSFET these are adjusted in terms of their temperature dependency, that with a high hole current, the parasitic bipolar trans sistor is turned on, but there is no or to a very small increase in electrical resistance comes. This can avoid component destruction the.

Erfindungsgemäß werden additiv zur oder anstelle der Hinter­ grunddotierung der dotierten Halbleiterschicht zusätzliche Dotierelemente gleicher Polarität eingebracht. Unter Hinter­ grunddotierung ist diejenige Dotierung zu verstehen, die "normal" dotierende Dotierstoffe aufweist, deren Energieni­ veau in der Größenordnung der thermischen Anregungsenergie ist, die also bei Raumtemperatur vollständig ionisiert sind. Solche Elemente sind z. B. Arsen, Phosphor, Bor, Aluminium, etc.According to the invention, additive to or instead of the rear basic doping of the doped semiconductor layer additional  Doping elements of the same polarity introduced. Under Behind basic doping is to be understood as the doping that Has "normally" doping dopants whose energies i veau in the order of magnitude of the thermal excitation energy which are completely ionized at room temperature. Such elements are e.g. B. arsenic, phosphorus, boron, aluminum, Etc.

Das Energieniveau der zusätzlichen Dotierelemente weist einen relativ großen Abstand zu dem entsprechendem Valenzband bzw. Leitungsband auf. Es wird hier die Eigenschaft ausgenutzt, dass für solche Dotierelemente nur ein Bruchteil der Ladungs­ träger bei Raumtemperatur in das jeweilige Leitungsband ange­ regt, d. h. ionisiert ist und dass dieser Bruchteil sehr stark von der Temperatur abhängt. Dieser physikalische Mechanismus ist als unvollständige Ionisation bekannt. Es werden also Do­ tierelemente bereitgestellt, die unter "normalen" Bedingun­ gen, d. h. bei Betriebstemperatur des Halbleiterbauelementes oder bei Raumtemperatur, nur zum Teil ionisiert sind. Der Ab­ stand des Dotierstoffniveaus dieser, Elemente von der jewei­ ligen Bandkante legt dabei den Ionisationsgrad sowie thermi­ sche Generationsrate fest. Derartige Elemente werden nachfol­ gend auch als Elemente mit unvollständiger Ionisation oder unvollständig ionisierte Elemente bezeichnet. Mit steigender Temperatur steigt deren Ionisationsgrad, d. h. es wird eine zunehmende Anzahl an freien Ladungsträger freigesetzt. Die temperaturbedingte Abnahme der Beweglichkeit der Hintergrund­ dotierung kann durch die unvollständig ionisierten Elemente somit teil- oder überkompensiert werden.The energy level of the additional doping elements has one relatively large distance from the corresponding valence band or Conduction band on. The property is used here, that for such doping elements only a fraction of the charge carrier at room temperature in the respective conduction band stimulates, d. H. is ionized and that this fraction is very strong depends on the temperature. This physical mechanism is known as incomplete ionization. So it will be Thursday animal elements provided under "normal" conditions gen, d. H. at the operating temperature of the semiconductor component or at room temperature, are only partially ionized. The Ab level of the dopant level of these, elements of the respective band edge sets the degree of ionization and thermi generation rate. Such elements will follow also as elements with incomplete ionization or incompletely ionized elements. With increasing Temperature increases their degree of ionization, i. H. it will be one increasing number of free charge carriers released. The temperature-related decrease in mobility of the background Doping can result from the incompletely ionized elements thus be partially or overcompensated.

Die Dotierstoffe mit unvollständiger Ionisation können vor­ teilhafterweise in allen denkbaren Halbleiterschichten ver­ wendet werden. Besonders vorteilhaft ist es, wenn sie in ei­ ner Widerstandsschicht oder in einer Bodyzone eines MOSFETs- verwendet werden. Im Falle von Bodyzone eines MOSFETs wäre es vorteilhaft, wenn die unvollständig ionisierten Dotierstoffe lediglich in Teilbereichen der Bodyzonen, die von den strom­ führenden Kanälen beabstandet sind, angeordnet ist.The dopants with incomplete ionization can ge in some conceivable semiconductor layers be applied. It is particularly advantageous if they are in egg a resistance layer or in a body zone of a MOSFET be used. In the case of a body zone of a MOSFET, it would be advantageous if the incompletely ionized dopants  only in parts of the body zones affected by the current leading channels are spaced apart.

Ferner ist es vorteilhafterweise, wenn der Dotierstoff mit unvollständiger Ionisation weitestgehend gleichmäßig inner­ halb einer Widerstandsschich oder einer Bodyzone verteilt ist.It is also advantageous if the dopant with incomplete ionization largely uniform inside distributed in a resistance layer or a body zone is.

Als n-dotierendes Element mit unvollständiger Ionisation eig­ net sich vor allem Selen, als p-dotierendes Element vor allem Palladium. Diese Elemente weisen bei Raumtemperatur einen Io­ nisationsgrad von etwa 10-20% auf. Jedoch sei die Erfindung nicht auf diese Elemente beschränkt. Vielmehr könnten an Stelle dieser Elemente auch andere unvollständig ionisierte Elemente verwendet werden. Zum Beispiel könnte als n- dotierendes Element auch Wismut, Titan, Tantal, etc. verwen­ det werden. Alternativ könnte als p-dotierendes Element auch Indium, Thallium, etc. verwendet werden.As an n-doping element with incomplete ionization selenium is particularly useful as a p-doping element Palladium. These elements have an Io at room temperature Degree of degree of about 10-20%. However, the invention not limited to these elements. Rather could Place these elements also other incompletely ionized ones Elements are used. For example, as n- doping element also use bismuth, titanium, tantalum, etc. be det. Alternatively, could also be used as a p-doping element Indium, thallium, etc. can be used.

Das Halbleiterbauelement weist typischerweise ein Zellenfeld mit einer Vielzahl von Zellen auf, wobei in jeder Zelle min­ destens ein Einzeltransistor angeordnet ist. Diese Einzel­ transistoren, die über ihre Laststrecken parallel geschaltet und über eine gemeinsame Ansteuerung steuerbar sind, definie­ ren einen aktiven Bereich. Im aktiven Bereich des Zellenfel­ des ist ein erster Bereich vorhanden, in dem die Dotierungs­ konzentration der unvollständig ionisierten Elemente höher ist als in den übrigen Bereichen des aktiven Bereiches. Auf diese Weise kann definiert festgelegt werden, in welchem Be­ reich das Halbleiterbauelement zuerst durchbricht.The semiconductor component typically has a cell field with a large number of cells, with min at least a single transistor is arranged. This single transistors connected in parallel across their load paths and can be controlled via a common control, definie active area. In the active area of the cell field there is a first area in which the doping concentration of incompletely ionized elements higher than in the other areas of the active area. On in this way it can be defined in what way rich breaks through the semiconductor device first.

Das Halbleiterbauelement weist einen aktiven, zum Stromfluss beitragenden Bereich und einen Randbereich auf, über den bei Anlegen einer Spannung an das Halbleiterbauelement die Feld­ linien definiert aus dem Halbleiterkörper geführt werden. Da­ bei nimmt die Dotierungskonzentration der unvollständig ionisierten Dotierstoffe vom aktiven Bereich des Zellenfeldes zu dessen Randbereich hin ab.The semiconductor component has an active current flow contributing area and a border area over which at Applying a voltage to the semiconductor device the field lines defined are led out of the semiconductor body. because at increases the doping concentration of the incompletely ionized  Dopants from the active area of the cell field the edge area down.

Der Halbleiterkörper besteht vorteilhafterweise aus kristal­ linem Silizium. Jedoch ist die Erfindung selbstverständlich auch bei anderen Halbleitermaterialien, wie z. B. Silizium­ karbid, Galliumarsenid, Germanium, etc., anwendbar.The semiconductor body advantageously consists of crystalline linem silicon. However, the invention is self-evident also with other semiconductor materials, such as. B. silicon carbide, gallium arsenide, germanium, etc., applicable.

Die Erfindung eignet sich bei allen Halbleiterbauelementen, bei denen zum Zwecke der Reduzierung der Temperaturabhängig­ keit Elemente mit unvollständiger Ionisation eingebracht wer­ den. Die Erfindung eignet sich also insbesondere bei Lei­ stungshalbleiterbauelementen, wie z. B. MOSFETs - insbesonde­ re Leistungs-MOSFETs oder als Kompensationsbauelement ausge­ bildete MOSFETs -, bei denen die Wirkung eines parasitären Bipolartransistors abgeschwächt werden soll. Jedoch sei die Erfindung nicht auf MOSFETs beschränkt, sondern kann im Rah­ men der Erfindung auch auf andere steuerbare Halbleiterschal­ ter, beispielsweise J-FETs, IGBTs, Thyristoren, Bipolartran­ sistoren und dergleichen, erweitert werden. Die Erfindung eignet sich darüber hinaus auch bei Halbleiterwiderständen, beispielsweise bei einem Trimmwiderstand, oder bei Dioden.The invention is suitable for all semiconductor components, in which for the purpose of reducing the temperature dependent elements with incomplete ionization the. The invention is therefore particularly suitable for lei stung semiconductor devices, such as. B. MOSFETs - in particular re power MOSFETs or as a compensation component formed MOSFETs - which have the effect of a parasitic Bipolar transistor should be weakened. However, that is Invention is not limited to MOSFETs, but can in the framework men of the invention also on other controllable semiconductor scarf ter, for example J-FETs, IGBTs, thyristors, bipolar trans sistors and the like, are expanded. The invention is also suitable for semiconductor resistors, for example with a trim resistor or with diodes.

Vorteilhafte Ausgestaltungen und Weiterbildungen der Erfin­ dung sind den Unteransprüchen sowie der Beschreibung unter Bezugnahme auf die Zeichnung entnehmbar.Advantageous refinements and developments of the Erfin are the subclaims and the description below Removable reference to the drawing.

Die Erfindung wird nachfolgend anhand der in den Figuren der Zeichnung angegebenen Ausführungsbeispiele näher erläutert. Dabei zeigt:The invention is based on the in the figures of the Exemplary embodiments illustrated in the drawing. It shows:

Fig. 1 in einem Teilschnitt ein erstes Ausführungsbeispiel eines erfindungsgemäßen, als n-Kanal D-MOSFET aus­ gebildeten Halbleiterbauelementes; Fig. 1 in partial cross-section a first embodiment of the present invention, an n-channel D-MOSFET formed in a semiconductor device;

Fig. 2 in einem Teilschnitt ein zweites Ausführungsbei­ spiel eines erfindungsgemäßen, als n-Kanal D-MOSFET ausgebildeten Halbleiterbauelementes; Fig. 2 is a partial section of a second game of a Ausführungsbei invention, formed as an n-channel D-MOSFET semiconductor device;

Fig. 3 das Bändermodell bei Raumtemperatur (a) und bei er­ höhter Temperatur (b) im Falle einer mit Bor und Palladium dotierten Schicht; FIG. 3 shows the energy band diagram at room temperature (a) höhter and at he temperature (b) in the case of a boron-doped layer, and palladium;

Fig. 4 die Dotierungskonzentrationen für ein Halbleiterbau­ element entsprechend Fig. 1 entlang der Linie C-D bei Raumtemperatur (a) und bei erhöhter Temperatur (b); FIG. 4 shows the doping concentrations for a semiconductor assembly element according to Figure 1 along the line CD at room temperature (a) and at elevated temperature (b).

Fig. 5 in einem Teilschnitt ein drittes Ausführungsbei­ spiel eines erfindungsgemäßen Halbleiterbauelemen­ tes, das als n-Kanal Leistungs-D-MOSFET ausgebildet ist; Fig. 5 is a partial section of a third Ausführungsbei play a Halbleiterbauelemen invention tes, which is designed as n-channel power MOSFET D;

Fig. 6 in einem Teilschnitt ein viertes Ausführungsbei­ spiel eines erfindungsgemäßen Halbleiterbauele­ ments, welches als n-Kanal Leistungs-MOSFET nach dem Prinzip der Ladungsträgerkompensation ausgebil­ det ist; Fig. 6 is a partial section of a fourth Ausführungsbei play a Halbleiterbauele ments according to the invention, which is det as n-channel power MOSFET according to the principle of charge carrier compensation ausgebil;

Fig. 7 in einem Teilschnitt ein fünftes Ausführungsbei­ spiel eines erfindungsgemäßen Halbleiterbauelemen­ tes, das hier als integrierter Widerstand ausgebil­ det ist; Fig. 7 is a partial section of a fifth Ausführungsbei play a Halbleiterbauelemen invention tes, which is det ausgebil here as an integrated resistor;

Fig. 8 die Abhängigkeit der elektrisch aktiven, ionisierten Dotierung von der Temperatur für eine n-dotierte Schicht gemäß Fig. 7; Fig. 8 shows the dependence of the electrically active ionised dopant doped n-type of temperature for a layer of FIG. 7;

Fig. 9 die Abhängigkeit des normierten spezifischen Wider­ standes von der Temperatur für eine herkömmlich n- dotierte Schicht (A) und eine erfindungsgemäße n- dotierte Schicht gemäß Fig. 7 (B). Fig. 9 shows the dependence of the normalized specific resistance state of the temperature for a conventional n-doped layer (A) and an n-doped layer of the invention according to Fig. 7 (B).

In allen Figuren der Zeichnung sind gleiche bzw. funktions­ gleiche Elemente - sofern nichts anderes angegeben ist - mit gleichen Bezugszeichen versehen.In all figures of the drawing are the same or functional same elements - unless otherwise stated - with provided with the same reference numerals.

Fig. 1 zeigt einen Teilschnitt eines erstes Ausführungsbei­ spiels eines erfindungsgemäßen Halbleiterbauelements. Das Halbleiterbauelement ist hier als n-Kanal D-MOSFET ausgebil­ det. Fig. 1 shows a partial section of a first game Ausführungsbei of a semiconductor device according to the invention. The semiconductor device is configured here as an n-channel D-MOSFET.

In Fig. 1 mit 1 ein Halbleiterkörper - beispielsweise eine einkristalline Siliziumscheibe - bezeichnet. Der Halbleiter­ körper 1 weist eine erste Oberfläche 2, die sogenannte Schei­ benvorderseite, und eine zweite Oberfläche 3, die sogenannte Scheibenrückseite, auf. Der Halbleiterkörper 1 weist eine an beide Oberflächen 2, 3 angrenzende, stark n-dotierte Drainzo­ ne 4 auf. Die Drainzone 4 ist über eine großflächig auf die Oberfläche 3 aufgebrachte Drain-Metallisierung 12 mit dem Drainanschluss D verbunden.In FIG. 1, 1 denotes a semiconductor body - for example a single-crystalline silicon wafer. The semiconductor body 1 has a first surface 2 , the so-called front pane, and a second surface 3 , the so-called rear pane. The semiconductor body 1 has a strongly n-doped Drainzo ne 4 adjacent to both surfaces 2 , 3 . The drain zone 4 is connected to the drain connection D via a large area drain metallization 12 applied to the surface 3 .

An der entgegengesetzten Oberfläche 2 sind mehrere p-dotierte Bodyzonen 5 wannenförmig in die Drainzone 4 eingebettet. In jeweils eine Bodyzone 5 sind eine oder mehrere stark n- dotierte Sourcezonen 6 eingebettet. Die Bodyzonen 5 und Sour­ cezonen 6 können in bekannter Art und Weise durch Ionenim­ plantation oder Diffusion in den Halbleiterkörper 1 einge­ bracht werden. Die Bodyzonen 5 sind an der Oberfläche 2 von­ einander durch eine Zwischenzone 7, die Bestandteil der Drainzone 4 ist, beabstandet. Oberhalb der Zwischenzonen 7 ist jeweils eine Gateelektrode 8 vorgesehen, die lateral ver­ laufend bis oberhalb der Sourcezonen 6 reicht. Die Gate­ elektroden 8 sind gegen die Oberfläche 2 über ein dünnes Ga­ teoxid 9 isoliert. Die Bereiche der Bodyzone 5, die unterhalb der Gateelektroden 8 angeordnet sind, definieren somit eine Kanalzone 10, in der sich bei Anlegen eines Gatepotenzials an den Gateanschluss G ein durch Ladungsinversion hervorgerufe­ ner, stromführender Kanal ausbilden kann. Ferner ist eine Source-Metallisierung 11 vorgesehen, die die Sourcezonen 6 und Bodyzonen 5 über einen Nebenschluss, der hier als Kon­ taktlochkontaktierung ausgebildet ist, elektrisch kontak­ tiert. Die Source-Metallisierung 11 ist gegen die Gate­ elektrode 8 über ein Schutz-Oxid 13 beabstandet. Die Source- Metallisierung 11 ist an der Scheibenvorderseite 2 mit einem Sourceanschluss S. die Gateelektrode 8 mit einem Gatean­ schluss G verbunden.On the opposite surface 2 , a plurality of p-doped body zones 5 are embedded in the drain zone 4 in the form of a trough. One or more heavily n-doped source zones 6 are embedded in each body zone 5 . The body zones 5 and 6 sour zones 6 can be introduced in a known manner by ion implantation or diffusion into the semiconductor body 1 . The body zones 5 are spaced apart from one another on the surface 2 by an intermediate zone 7 which is part of the drain zone 4 . Above the intermediate zones 7 , a gate electrode 8 is provided, which extends laterally ver above the source zones 6 . The gate electrodes 8 are insulated from the surface 2 via a thin Ga teoxid 9 . The regions of the body zone 5 , which are arranged below the gate electrodes 8 , thus define a channel zone 10 in which a current-carrying channel, caused by charge inversion, can form when a gate potential is applied to the gate terminal G. Furthermore, a source metallization 11 is provided which electrically contacts the source zones 6 and 5 body zones 5 via a shunt, which is formed here as contact hole contacting. The source metallization 11 is spaced against the gate electrode 8 via a protective oxide 13 . The source metallization 11 is connected to the front face 2 with a source connection S. The gate electrode 8 is connected to a gate connection G.

Die Gateelektroden 8 bestehen typischerweise aus Polysilizi­ um, jedoch können sie auch aus einem anderen Material, bei­ spielsweise aus Metall oder Silicid, bestehen, wenngleich diese Materialien herstellungstechnisch und aufgrund deren physikalischen und elektrischen Eigenschaften nicht so vor­ teilhaft sind wie hochdotiertes Polysilizium. Gleichsam kann für das Gateoxid 9 und Schutz-Oxid 13 statt Siliziumdioxid (SiO2) auch jedes andere isolierende Material, beispielsweise Siliziumnitrid (Si3N4) oder auch ein Vakuum Verwendung fin­ den, jedoch ist thermisch hergestelltes Siliziumdioxid insbe­ sondere bei Verwendung als Gateoxid 9 qualitativ am hochwer­ tigsten und deshalb vorzuziehen. Als Source-Metallisierung 11 und Drain-Metallisierung 12 wird typischerweise Aluminium verwendet, jedoch könnte hier auch jedes andere hochleitfähi­ ge Material, das einen guten Kontakt zu dem Halbleiterkörper gewährleistet, verwendet werden.The gate electrodes 8 typically consist of polysilicon, but they can also be made of another material, for example of metal or silicide, although these materials are not as advantageous as highly doped polysilicon due to their manufacturing technology and their physical and electrical properties. At the same time, any other insulating material, for example silicon nitride (Si 3 N 4 ) or a vacuum can also be used for the gate oxide 9 and protective oxide 13 instead of silicon dioxide (SiO 2 ), but thermally produced silicon dioxide is particularly useful when used as a gate oxide 9 highest quality and therefore preferable. Aluminum is typically used as the source metallization 11 and drain metallization 12 , but any other highly conductive material that ensures good contact with the semiconductor body could also be used here.

Im Layout des Halbleiterkörpers 1 bezeichnen die mit Gate- Elektroden 8 sowie mit Bodyzonen 5 und Sourcezonen 6 bedeck­ ten Bereiche das aus einer Vielzahl von Zellen bestehende Zellenfeld eines MOSFETs, wobei in Fig. 1 ausschnittsweise nur drei Zellen dargestellt sind. Jeweils eine Zelle beinhal­ tet einen Einzeltransistor. Die Parallelschaltung der Last­ strecken der Vielzahl von Einzeltransistoren ergibt den MOS- FET.In the layout of the semiconductor body 1 , the regions covered with gate electrodes 8 and with body zones 5 and source zones 6 denote the cell field of a MOSFET consisting of a multiplicity of cells, only three cells being shown in detail in FIG. 1. Each cell contains a single transistor. The parallel connection of the load stretch of the large number of individual transistors results in the MOSFET.

Erfindungsgemäß weisen nun die Bodyzonen 5 jeweils zumindest einen Bereich 15 auf, der neben der p-Hintergrunddotierung auch unvollständig ionisierte p-dotierende Dotierstoffe 16 (Kreuze) enthält. Als p-dotierenden Dotierstoffe 16 wurde hier Palladium verwendet.According to the invention, the body zones 5 now each have at least one region 15 which, in addition to the p-background doping, also contains incompletely ionized p-doping dopants 16 (crosses). Palladium was used here as p-doping dopants 16 .

Die Dotierelemente mit unvollständiger Ionisation 16 sind in den nicht spannungsmäßig ausgeräumten Bereichen 15 der Body­ zonen 5, dass heißt in den Bereichen der Bodyzone 5 außerhalb der Kanalzone 10, angeordnet. Die unvollständig ionisierten Dotierelemente 16 müssen hier zwingend die gleiche Ladungspo­ larität aufweisen wie die Dotierelemente der Hintergrunddo­ tierung, um eine Ladungskompensation zu vermeiden. Bei einem n-Kanal-MOSFET muss z. B. die Hintergrunddotierung der Bodyzo­ ne sowie die Dotierelemente 16 p-dotierend sein.The doping elements with incomplete ionization 16 are arranged in the regions 15 of the body zones 5 which are not stress-relieved, that is to say in the regions of the body zone 5 outside the channel zone 10 . The incompletely ionized doping elements 16 must necessarily have the same charge polarity as the doping elements of the background doping in order to avoid charge compensation. With an n-channel MOSFET z. B. the background doping of the Bodyzo ne and the doping elements 16 p-doping.

In einer alternativen Ausgestaltung der Erfindung sind die unvollständig ionisierten Elemente 16 in der gesamten Bodyzo­ ne 5 verteilt, das heißt der Bereich 15 umfasst die gesamte Bodyzone 5. Dieses alternative Ausführungsbeispiel ist im Teilschnitt eines vertikalen n-Kanal D-MOSFETs gemäß Fig. 2 dargestellt. Diese Ausgestaltung ist insbesondere aus techno­ logischen Gründen besonders vorteilhaft, da hier die unvoll­ ständig ionisierten Dotierstoffe und die Dotierstoffe der Hintergrunddotierung unter Verwendung desselben Dotierungs­ prozesses in den Halbleiterkörper 1 eingebracht werden kön­ nen. Das erfindungsgemäße Halbleiterbauelement bietet hier den Vorteil, dass die unvollständig ionisierten Elemente 16 nicht von der Kanalzone 10 abgeschirmt werden müssen, sondern sogar die gesamte Bodyzone 5 durchsetzen können. Die Einsatz­ spannung des MOSFETs ergibt sich hier aus der Gesamtheit der freien, ionisierten Ladungsträger in der Kanalzone 10. Dies führt gegenüber bekannten Bauelementen zu einer sehr einfa­ chen und auch fertigungstechnisch sehr schwankungsunanfälli­ gen Herstellung der MOSFETs.In an alternative embodiment of the invention, the incompletely ionized elements 16 are distributed throughout the body zone 5 , that is to say the region 15 comprises the entire body zone 5 . This alternative exemplary embodiment is shown in partial section of a vertical n-channel D-MOSFET according to FIG. 2. This configuration is particularly advantageous for technological reasons, since here the incompletely ionized dopants and the dopants of the background doping can be introduced into the semiconductor body 1 using the same doping process. The semiconductor component according to the invention offers the advantage here that the incompletely ionized elements 16 do not have to be shielded from the channel zone 10 , but can even penetrate the entire body zone 5 . The operating voltage of the MOSFET results here from the totality of the free, ionized charge carriers in the channel zone 10 . Compared to known components, this leads to a very simple and also technically very unstable to fluctuating production of the MOSFETs.

Nachfolgend wird der erfindungsgemäße Mechanismus anhand der Fig. 3 und 4 näher beschrieben, wobei ein Halbleiterbauelement entsprechend den Fig. 1 und 2 zugrunde gelegt wird:
Fig. 3(a) zeigt das Bänderschema der Basiszone 5 im Bereich der Bereiche 15. Die Basiszone 5 weist hier vollständig ioni­ sierte Boratome auf, d. h. sämtlich Löcher sind hier auf dem Energieniveau EV des Valenzbandes. Ferner sind Palladiumato­ me, die jedoch nur zum Teil ionisiert sind, vorgesehen. Die Energieniveaus von Bor und Palladium sind mit EPalladium und EBor bezeichnet.
The mechanism according to the invention is described in more detail below with reference to FIGS. 3 and 4, a semiconductor component corresponding to FIGS. 1 and 2 being used as a basis:
Fig. 3 (a) shows the band diagram of the base region 5 in the area of the regions 15. The base zone 5 here has completely ionized boron atoms, ie all holes are here at the energy level E V of the valence band. Palladium atoms are also provided, but are only partially ionized. The energy levels of boron and palladium are designated E palladium and E boron .

Fig. 4 zeigt die Dotierungskonzentrationen des Halbleiter­ bauelementes entsprechend Fig. 1 längs der Linie C-D. Es zeigt sich, dass sich die elektrisch aktive Gesamtdotierung Nges in der Bodyzone 5, das heißt im Bereich zwischen x1 und x2, aus der Summe der Dotierungen der Bor-Hintergrund­ dotierung Nb und der ionisierten Palladiumatome Npa ergibt. Fig. 4 shows the doping concentrations of the semiconductor device corresponding to Fig. 1 along the line CD. It can be seen that the electrically active total doping Nges in the body zone 5 , that is to say in the range between x1 and x2, results from the sum of the doping of the boron background doping Nb and the ionized palladium atoms Npa.

Spricht ein einzelner parasitärer Bipolartransistor "ver­ früht" auf durch einen Durchbruch generierte Löcher an, so führt der daraus resultierende Löcherstrom in dieser Zelle lokal zu einer Temperatursteigerung. Dieser Anstieg der Tem­ peratur geht einher mit einem höheren Ionisationsgrad der un­ vollständig ionisierten Dotierstoffe. Fig. 3(b) zeigt, dass bei einer Temperatur von 150°C eine im Vergleich zu Raumtem­ peratur (25°C) größere Anzahl an Palladiumatomen ionisiert ist. Somit steigt die elektrisch aktive Palladiumdotierung Npa und damit die Gesamtmenge Nges an freien Ladungsträgern (Fig. 4(b)). Dies hat eine Reduzierung des Schichtwiderstan­ des in der Bodyzone 5 zur Folge. Ziel ist es, dass trotz steigender Temperatur die Stromverstärkung B reduziert wird, d. h. es gilt dB/dT < 0. Der allgemein bekannte Zusammenhang zwischen Stromverstärkung und Temperatur (dB/dT < 0) wird damit durchbrochen.If a single parasitic bipolar transistor responds "prematurely" to holes generated by a breakthrough, the resulting hole current in this cell leads to a local temperature increase. This increase in temperature goes hand in hand with a higher degree of ionization of the incompletely ionized dopants. Fig. 3 (b) shows that at a temperature of 150 ° C compared to room temperature (25 ° C) larger number of palladium atoms is ionized. The electrically active palladium doping Npa and thus the total amount N total free charge carriers increase ( FIG. 4 (b)). This results in a reduction in the layer resistance in the body zone 5 . The aim is that despite increasing temperature, the current gain B is reduced, ie dB / dT <0 applies. The generally known relationship between current gain and temperature (dB / dT <0) is thereby broken.

Mit steigendem Strom gehen nun immer mehr Zellen in den Durchbruch und z. T. auch in das Ansprechen der jeweiligen parasitären Bipolartransistoren. Der durch Durchbruch gene­ rierte Löcherstrom verteilt sich jedoch aufgrund der Bereiche 15 gleichmäßig über alle Zellen des Zellenfeldes, wodurch die Stromdichte in jeder Zelle gering gehalten werden kann. Eine aufgrund einer zu hohen Stromdichte in einzelnen Zellberei­ chen verursachte Zerstörung des Halbleiterbauelementes wird dadurch unterbunden.With increasing current, more and more cells are now in the breakthrough and z. T. also in the response of the respective parasitic bipolar transistors. However, the hole current generated by breakthrough is distributed evenly over all cells of the cell array due to the regions 15 , as a result of which the current density in each cell can be kept low. A destruction of the semiconductor component caused by a too high current density in individual cell areas is thereby prevented.

Wird eine möglichst homogene Durchbruchsverteilung ange­ strebt, dann werden die unvollständig ionisierten Elemente in allen Bodyzonen 5 mit möglichst gleicher Konzentration einge­ bracht.If a breakthrough distribution that is as homogeneous as possible is sought, then the incompletely ionized elements are introduced in all body zones 5 with the same concentration as possible.

In einer alternativen Ausgestaltung (in den Fig. 1 und 2 nicht dargestellt) könnten spezielle Bereiche eines Halblei­ terbauelementes, die im Hinblick auf einen Spannungsdurch­ bruch besonders gefährdet sind, auch überproportional ge­ schützt werden. Solche Bereiche sind z. B. die Zellen im äu­ ßeren Bereich des Zellenfeldes eines Halbleiterbauelementes. Sämtliche im Randbereich des Halbleiterbauelementes generier­ te Löcher werden durch diese Randzellen kanalisiert, wodurch naturgemäß ein sehr viel höherer Spannungsabfall in den Body­ zonen dieser Zellen entsteht. Vorteilhafterweise weisen Body­ zonen dieser Randzellen daher eine höhere Konzentration un­ vollständig ionisierter Atome auf, so dass sich dort der pa­ rasitäre Bipolareffekt gegenüber den Zellen im Inneren des Zellenfeldes besonders effektiv entschärfen lässt.In an alternative embodiment (not shown in FIGS . 1 and 2), special areas of a semiconductor component, which are particularly at risk with regard to a voltage breakdown, could also be protected disproportionately. Such areas are e.g. B. the cells in the outer region of the cell field of a semiconductor device. All holes generated in the edge region of the semiconductor component are channeled through these edge cells, which naturally results in a much higher voltage drop in the body zones of these cells. Body zones of these marginal cells therefore advantageously have a higher concentration of incompletely ionized atoms, so that the parasitic bipolar effect compared to the cells in the interior of the cell field can be defused particularly effectively there.

Dies führt zwar zu einer sehr hohen Einsatzspannung für die Zellen im Randbereich des Zellenfeldes, jedoch wird genau ei­ ne solche Applikation dort ohnehin angestrebt. In einer sehr vorteilhaften Applikation können die Zellen im Randbereich des Zellenfeldes sogar nahezu inaktiv sein, d. h. die Einsatz­ spannung dieser Zellen wird so stark erhöht, das in jedem Schaltzustand des Halbleiterbauelementes von einer elektri­ schen Inaktivität dieser Zellen auszugehen ist. Auf diese Weise wird die Emission von Ladungsträgern in den Randbereich des MOSFETs hinein und eine damit einhergehende Schädigung des Randbereiches verhindert.This leads to a very high threshold voltage for the Cells in the border area of the cell field, however, exactly egg ne such application sought anyway. In a very The cells can be advantageously applied in the edge area the cell field may even be almost inactive, d. H. the stake tension of these cells is increased so much that in each Switching state of the semiconductor device from an electri Inactivity of these cells can be assumed. To this The way is the emission of charge carriers in the peripheral area  of the MOSFET and a related damage the edge area prevented.

Insbesondere bei Anwendung in lateralen MOSFET-Strukturen (in den Fig. 1 und 2 nicht dargestellt) könnte die Erfindung auch dazu verwendet werden, Solldurchbruchstellen im Halblei­ terkörper zu generieren. So könnte beispielsweise in einigen Bereichen des Halbleiterkörpers keine oder nur eine geringe Menge an unvollständig ionisierten Atomen angeordnet sein. Bei einer Temperaturerhöhung erwärmen sich diese Bereiche aufgrund des durchfließenden Stromes sehr viel schneller als die erfindungsgemäß dotierten Bereiche. Übersteigt der Strom eine vorgegebene Grenze, "brennen" die niedriger dotierten Halbleiterschichten zuerst durch. Dadurch wird mithin eine Überlastsicherung bereitgestellt.In particular when used in lateral MOSFET structures (not shown in FIGS . 1 and 2), the invention could also be used to generate predetermined breakdown points in the semiconductor body. For example, no or only a small amount of incompletely ionized atoms could be arranged in some regions of the semiconductor body. When the temperature rises, these areas heat up much more quickly than the areas doped according to the invention due to the current flowing through them. If the current exceeds a predetermined limit, the lower-doped semiconductor layers "burn out" first. As a result, overload protection is provided.

Fig. 5 zeigt in einem Teilschnitt ein drittes Ausführungs­ beispiel eines erfindungsgemäßen Halbleiterbauelementes, das als n-Kanal Leistungs-D-MOSFET ausgebildet ist. Der MOSFET in Fig. 5 zeichnet sich gegenüber dem in Fig. 1 darin aus, dass zwischen den p-dotierten Bodyzonen 5 und der stark n- dotierten Drainzone 4 eine schwach n-dotierte Driftzone 20 angeordnet ist, die sogar bis an die Oberfläche 2 reichen kann. Fig. 5 shows a partial section of a third embodiment example of a semiconductor device according to the invention, which is designed as an n-channel power D-MOSFET. The MOSFET in FIG. 5 is distinguished from that in FIG. 1 in that a weakly n-doped drift zone 20 is arranged between the p-doped body zones 5 and the heavily n-doped drain zone 4 , which even extends to the surface 2 can be enough.

Fig. 6 zeigt ein viertes Ausführungsbeispiel eines erfin­ dungsgemäßen Halbleiterbauelements, welches als n-Kanal Leistungs-MOSFET nach dem Prinzip der Ladungsträgerkompensa­ tion ausgebildet ist. Der MOSFET in Fig. 6 zeichnet sich ge­ genüber dem in Fig. 5 darin aus, dass die Driftzone als Kom­ pensationsschicht 21 ausgebildet ist. Die Kompensations­ schicht 21, die bei einem Kompensationsbauelement die Funkti­ on der Driftstrecke inne hat und somit der Aufnahme einer Sperrspannung dient, weist abwechselnd nebeneinander angeord­ nete Dotierungsgebiete 22, 23 beider Leitfähigkeitstypen, die die Kompensationsstruktur bilden, auf. Die p-dotierten Gebie­ te 22 werden häufig auch als Ausräumzonen bezeichnet, während die n-dotierten Gebiete 23 als Komplementärausräumzonen be­ zeichnet werden. Der Aufbau und die Funktionsweise solcher Kompensationsbauelemente ist vielfach bekannt und beispiels­ weise in den US-Patenten US 5,216,275 und US 5,754,310 wie auch in der WO 97/29518, der DE 43 09 764 C2 und der DE 198 40 032 C1 beschrieben. Deren Gegenstände werden hiermit voll­ inhaltlich in die vorliegende Patentanmeldung mit einbezogen. Fig. 6 shows a fourth embodiment of a semiconductor device according to the invention, which is designed as an n-channel power MOSFET according to the principle of charge carrier compensation. The MOSFET in FIG. 6 is distinguished from that in FIG. 5 in that the drift zone is designed as a compensation layer 21 . The compensation layer 21 , which has the function of the drift path in a compensation component and thus serves to receive a blocking voltage, has alternatingly arranged doping regions 22 , 23 of both conductivity types which form the compensation structure. The p-doped regions 22 are often also referred to as clearance zones, while the n-doped areas 23 are referred to as complementary clearance zones. The structure and operation of such compensation components is widely known and is described, for example, in US Pat. Nos. 5,216,275 and 5,754,310 as well as in WO 97/29518, DE 43 09 764 C2 and DE 198 40 032 C1. The subject matter is hereby fully incorporated into the present patent application.

In Fig. 6 sind die Ausräumzonen 22 und Komplementärausräum­ zonen 23 der Kompensationsschicht 21 nicht an die rückseitige Drainzone 4 angeschlossen, dass heißt zwischen den Zonen 22, 23 ist noch eine schwach n-dotierte Driftzone 24 angeordnet. Die Zonen 22, 23 sind somit in der Kompensationsschicht 21 mehr oder weniger floatend ausgebildet. Jedoch sei darauf hingewiesen, dass diese Zonen 22, 23 selbstverständlich auch an die Drainzone 4 angeschlossen sein können. Darüber hinaus sind die Zonen 22, 23 auf das Raster des Zellenfeldes jus­ tiert, jedoch wäre auch eine nicht zellenfeldjustierte Anord­ nung dieser Zonen 22, 23 denkbar.In FIG. 6, the depletion zones 22 and Komplementärausräum zones 23 of the compensation layer 21 is not at the rear drain region 4 is connected, that is, between the zones 22, 23 is still a weakly n-doped drift region 24. The zones 22 , 23 are thus designed to be more or less floating in the compensation layer 21 . However, it should be pointed out that these zones 22 , 23 can of course also be connected to the drain zone 4 . In addition, the zones 22 , 23 are adjusted to the grid of the cell array, but a non-cell array-adjusted arrangement of these zones 22 , 23 would also be conceivable.

Fig. 7 zeigt einen Teilschnitt eines fünften Ausführungsbei­ spiels eines erfindungsgemäßen Halbleiterbauelementes. Das Halbleiterbauelement ist hier als integrierter Widerstand ausgebildet. Fig. 7 shows a partial section of a fifth exemplary embodiment of a semiconductor device according to the invention. The semiconductor component is designed here as an integrated resistor.

Der Widerstand weist einen Halbleiterkörper 1 auf, in dem ei­ ne schwach n-dotierte Widerstandsschicht 30 eingebettet ist. Die Widerstandsschicht 30 weist eine Phosphor-Hintergrund­ dotierung sowie Selen als unvollständig ionisiertes Element 17 (Kreise) auf. Ferner sind in den Halbleiterkörper 1 min­ destens zwei stark n-dotierte, jeweils an die Widerstands­ schicht 30 angrenzende Kontaktanschlusszonen 31, 32 eingebet­ tet, die jeweils mit Kontaktelektroden 33, 34 niederohmig kontaktiert sind. The resistor has a semiconductor body 1 in which a weakly n-doped resistance layer 30 is embedded. The resistance layer 30 has a phosphorus background doping and selenium as an incompletely ionized element 17 (circles). Furthermore, in the semiconductor body 1 min at least two heavily n-doped, each adjacent to the resistance layer 30 contact terminal zones 31 , 32 are embedded, which are each contacted with contact electrodes 33 , 34 with low resistance.

Der spezifische ohmsche Widerstand ρ einer solchen Wider­ standsschicht 30 ist im Allgemeinen mehr oder weniger stark temperaturabhängig und genügt folgender Beziehung:
The specific ohmic resistance ρ of such a resistance layer 30 is generally more or less strongly temperature-dependent and satisfies the following relationship:

wobei mit σ die elektrische Leitfähigkeit, mit q die Elemen­ tarladung, mit µ und mit N die Beweglichkeit bzw. die Anzahl der freien, d. h. ionisierten Ladungsträger bezeichnet ist.where with σ the electrical conductivity, with q the elements Tar load, with µ and with N the mobility or the number the free, d. H. ionized charge carrier.

Die Anzahl N der freien Ladungsträger wird, wie bereits er­ wähnt, mit steigender Temperatur T größer. Unter Zugrundele­ gen einer Dotierungskonzentration von 1.1015 cm-3 sowohl für Selen als auch für Phosphor ergibt sich ein Anstieg der ioni­ sierten Ladungsträger um etwa 50% im Temperaturbereich T = 25°C-150°C (siehe Fig. 8). Das Energieniveau für Selen wurde hier mit 0,25 eV und für Phosphor mit 0,045 eV angenom­ men. Fig. 8 ist ferner zu entnehmen, dass für den Fall, dass Phosphor bei Raumtemperatur (25°C) vollständig ionisiert ist, was anzunehmen ist, Selen einen Ionisationsgrad von etwa 20% aufweist. Fig. 8 ist auch entnehmbar, dass bei einem stei­ genden Anteil von Selen die Temperaturabhängigkeit der gesam­ ten ionisierten Dotieratome stark zunimmt.The number N of free charge carriers, as he already mentioned, increases with increasing temperature T. Underlying a doping concentration of 1.10 15 cm -3 for both selenium and phosphorus, there is an increase in the ionized charge carriers by about 50% in the temperature range T = 25 ° C-150 ° C (see Fig. 8). The energy level for selenium was assumed to be 0.25 eV and for phosphorus 0.045 eV. FIG. 8 also shows that in the event that phosphorus is completely ionized at room temperature (25.degree. C.), which can be assumed, selenium has a degree of ionization of approximately 20%. Fig. 8 can also be seen that the temperature dependence of the total ionized dopant atoms increases sharply with an increasing proportion of selenium.

Die Beweglichkeit µ ist ebenfalls temperaturabhängig und ge­ nügt nach S. M. Sze, "Physics of Semiconductor Devices", S. 29, 2. Ausgabe, J. Wiley & Sons folgender Beziehung:
The mobility µ is also temperature-dependent and is sufficient according to SM Sze, "Physics of Semiconductor Devices", p. 29, 2nd edition, J. Wiley & Sons following relationship:

Hier bezeichnet µn die Beweglichkeit der ionisierten Selen und Phosphorionen. Unter Berücksichtigung der Gleichungen (1) und (2) ergeben sich für den spezifischen ohmschen Widerstand ρ (normiert auf Raumtemperatur) in Abhängigkeit von der Tem­ peratur T die in Fig. 9 angegebenen Kurven. Dabei ist mit A die Kurve für eine Widerstandsstruktur, die ausschließlich mit Phosphor dotiert ist, bezeichnet. Kurve B bezeichnet eine erfindungsgemäß dotierte Schicht gemäß Fig. 7, wobei für beide Kurven gleiche absolute Dotierungskonzentrationen zugrunde gelegt wurden.Here µ n denotes the mobility of the ionized selenium and phosphorus ions. Taking into account equations (1) and (2), the curves given in FIG. 9 result for the specific ohmic resistance ρ (normalized to room temperature) as a function of the temperature T. A denotes the curve for a resistance structure which is doped exclusively with phosphorus. Curve B denotes a layer doped according to the invention according to FIG. 7, the same absolute doping concentrations being used as the basis for both curves.

Es zeigt sich, dass im Temperaturbereich T = 25°C-150°C der normierte spezifische Widerstand ρ(T)/ρ(25°C) sich nur um das 1,8-fache vergrößert, während er sich bei einer bekannten Struktur um mehr als das 2,3-fache vergrößert.It can be seen that in the temperature range T = 25 ° C-150 ° C the standardized specific resistance ρ (T) / ρ (25 ° C) is only about that Magnified 1.8 times while viewing a known one Structure enlarged by more than 2.3 times.

Kurve B zeigt den Fall, dass Selen und Phosphor in gleichen Konzentrationsverhältnissen vorliegen. Für den Fall, das der Anteil von Selen vergrößert wird bzw. im Extremfall aus­ schließlich Selen verwendet wird, verringert sich der Gra­ dient der Widerstandskurve weiter bzw. könnte bei ausreichend hoher Selenkonzentration und/oder im Falle eines sehr niedri­ gen Ionisationsgrades sogar negativ werden.Curve B shows the case where selenium and phosphorus are in the same Concentration ratios exist. In the event that the Proportion of selenium is increased or in extreme cases eventually selenium is used, the gra decreases serves the resistance curve further or could be sufficient high selenium concentration and / or in the case of a very low even become negative due to the degree of ionization.

Die Erfindung sei nicht ausschließlich auf die Ausführungs­ beispiele gemäß der Fig. 1, 2, 5 bis 7 beschränkt. Viel­ mehr können dort beispielsweise durch Austauschen der Leitfä­ higkeitstypen n gegen p und umgekehrt sowie durch Variation der Dotierungskonzentration eine Vielzahl neuer Bauelementva­ rianten angegeben werden.The invention is not limited to the execution examples according to FIGS. 1, 2, 5 to 7. Much more can be given there, for example, by exchanging the conductivity types n for p and vice versa and by varying the doping concentration, a large number of new component variants.

In den vorstehenden Ausführungsbeispielen wurden jeweils ver­ tikal ausgebildete Halbleiterbauelemente beschrieben. Jedoch sei die Erfindung nicht auf vertikale Halbleiterbauelemente beschränkt, sondern ließe sich bei entsprechender Anpassung der Strukturen auch auf laterale Halbleiterbauelemente anwen­ den. Ferner wurde die Erfindung anhand von MOSFET mit Zellen­ struktur beschrieben, jedoch ist sie bei diskreten Halblei­ terbauelementen gleichermaßen anwendbar.In the above exemplary embodiments, ver tical semiconductor devices described. however be the invention not on vertical semiconductor devices limited, but could be adjusted accordingly of the structures also apply to lateral semiconductor components the. The invention was further based on MOSFET with cells structure described, but it is with discrete semi-lead terbauelemente equally applicable.

Zusammenfassend kann festgestellt werden, dass durch das Ein­ bringen von dotierenden Elementen mit unvollständiger Ionisa­ tion in gleich dotierte Halbleitergebiete in völliger Abkehr von bekannten Halbleiterbauelemente ein neues Bauelement an­ gegeben werden kann, bei dem die aktive Dotierung in diesen Gebieten mit steigender Temperatur zunimmt, wodurch der spe­ zifische Widerstand dieser Dotierung bei steigender Tempera­ tur schwächer zunimmt bzw. sogar abnimmt.In summary, it can be stated that the one bring doping elements with incomplete ionisa tion in equally doped semiconductor regions in complete turnaround  a known component from known semiconductor components can be given in which the active doping in this Areas with increasing temperature increases, whereby the spe tic resistance of this doping with increasing tempera tur weaker increases or even decreases.

Die vorliegende Erfindung wurde anhand der vorstehenden Be­ schreibung so dargelegt, um das Prinzip der Erfindung und dessen praktische Anwendung bestmöglichst zu erklären, jedoch lässt sich die vorliegende Erfindung im Rahmen des fachmänni­ schen Handelns und Wissens in geeigneter Weise abwandeln. The present invention has been accomplished based on the foregoing Be spelled out the principle of the invention and to explain its practical application as best as possible, however the present invention can be within the scope of the expert appropriate actions and knowledge.  

BezugszeichenlisteLIST OF REFERENCE NUMBERS

11

Halbleiterkörper
Semiconductor body

22

erste Oberfläche, Scheibenvorderseite
first surface, disc front

33

zweite Oberfläche, Scheibenrückseite
second surface, disc back

44

Drainzone
drain region

55

Bodyzone
Body zone

66

Sourcezone
source zone

77

Zwischenzone
intermediate zone

88th

Gateelektrode
gate electrode

99

Dielektrikum, Gateoxid
Dielectric, gate oxide

1010

Kanalzone
canal zone

1111

Sourceelektrode, Source-Metallisierung
Source electrode, source metallization

1212

Drainelektrode, Drain-Metallisierung
Drain electrode, drain metallization

1313

Schutzoxid
protective oxide

1515

Bereiche in der Bodyzone mit unvollständig ionisier­ ten Elementen
Areas in the body zone with incompletely ionized elements

1616

p-dotierende Elemente mit unvollständiger Ionisation (Kreuze)
p-doping elements with incomplete ionization (crosses)

1717

n-dotierende Elemente mit unvollständiger Ionisation (Kreise)
n-doping elements with incomplete ionization (circles)

2020

Driftzone
drift region

2121

Kompensationszone
compensation zone

2222

p-dotierter Bereich, Ausräumzonen
p-doped area, clearing zones

2323

n-dotierter Bereich, Komplementärausräumzonen
n-doped area, complementary clearance zones

2424

Driftzone
drift region

3030

dotierte Widerstandsschicht
doped resistance layer

3131

, .

3232

Kontaktanschlusszonen
Contact connection zones

3333

, .

3434

Kontaktelektroden
D Drainanschluss
G Gateanschluss
S Sourceanschluss
contact electrodes
D drain connection
G gate connection
S source connection

Claims (14)

1. Halbleiterbauelement mit mindestens einer in einem Halb­ leiterkörper (1) eingebetteten Halbleiterschicht (5, 30) des ersten Leitungstyps, dadurch gekennzeichnet, dass die erste Halbleiterschicht (5, 30) zumindest teilweise Dotierstoffe (16, 17) des ersten Leistungstyps aufweist, die bei Raumtemperatur unvollständig ionisiert sind und deren Io­ nisationsgrad mit steigender Temperatur zunimmt.1. Semiconductor component with at least one semiconductor layer ( 5 , 30 ) of the first conductivity type embedded in a semiconductor body ( 1 ), characterized in that the first semiconductor layer ( 5 , 30 ) has at least partially dopants ( 16 , 17 ) of the first power type which are incompletely ionized at room temperature and their degree of ionization increases with increasing temperature. 2. In einem Halbleiterkörper (1) angeordnetes, durch Feldef­ fekt steuerbares Halbleiterbauelement,
mit mindestens einer Sourcezone (6) und mit mindestens einer Drainzone (3) des jeweils zweiten Leitungstyps,
mit mindestens einer jeweils zwischen Sourcezone (4) und Drainzone (3) angeordneten Bodyzone (5) des ersten Leitungs­ typs,
mit mindestens einer Gateelektrode (8), über die bei Anlegen eines Gate-Potenzials an die Gateelektrode (8) eine Kanalzone (10) in der Bodyzone (5) ausbildbar ist,
dadurch gekennzeichnet,
dass die Bodyzone (5) zumindest teilweise Dotierstoffe (16) des ersten Leistungstyps aufweist, die bei Raumtemperatur nur zum Teil ionisiert sind und deren Ionisationsgrad mit stei­ gender Temperatur zunimmt.
2. A semiconductor component arranged in a semiconductor body ( 1 ) and controllable by field effects,
with at least one source zone ( 6 ) and with at least one drain zone ( 3 ) of the respective second conduction type,
with at least one body zone ( 5 ) of the first line type arranged between the source zone ( 4 ) and drain zone ( 3 ),
with at least one gate electrode ( 8 ), via which a channel zone ( 10 ) can be formed in the body zone ( 5 ) when a gate potential is applied to the gate electrode ( 8 ),
characterized,
that the body zone ( 5 ) has at least partially dopants ( 16 ) of the first power type which are only partially ionized at room temperature and whose degree of ionization increases with increasing temperature.
3. Halbleiterbauelement nach Anspruch 2, dadurch gekennzeichnet,
dass die Dotierstoffe mit unvollständiger Ionisation (16) in einem ersten Bereich (15) der Bodyzone (5) angeordnet sind,
wobei der erste Bereich (15) von der Kanalzone (10) beabstan­ det ist.
3. A semiconductor device according to claim 2, characterized in that
that the dopants with incomplete ionization ( 16 ) are arranged in a first region ( 15 ) of the body zone ( 5 ),
wherein the first region ( 15 ) is distant from the channel zone ( 10 ).
4. Halbleiterbauelement nach einem der Ansprüche 1 oder 2, dadurch gekennzeichnet, dass die Dotierstoffe mit unvollständiger Ionisation (16, 17) weitestgehend gleichmäßig innerhalb der Halbleiterschicht (5, 30) und/oder der Bodyzone (5) verteilt sind.4. A semiconductor device according to any one of claims 1 or 2, characterized in that the dopants with incomplete ionization (16, 17) are distributed largely evenly within the semiconductor layer (5, 30) and / or the body zone (5). 5. Halbleiterbauelement nach einem oder mehreren der vorste­ henden Ansprüchen, dadurch gekennzeichnet, dass die Halbleiterschicht (5, 30) und/oder die Bodyzone (5) und/oder der erste Bereich (15) als Dotierung ausschließlich Dotierstoffe mit unvollständiger Ionisation (16, 17) aufwei­ sen.5. Semiconductor component according to one or more of the preceding claims, characterized in that the semiconductor layer ( 5 , 30 ) and / or the body zone ( 5 ) and / or the first region ( 15 ) as doping exclusively dopants with incomplete ionization ( 16 , 17 ). 6. Halbleiterbauelement nach einem oder mehreren der vorste­ henden Ansprüchen, dadurch gekennzeichnet, dass die Halbleiterschicht (5, 30) und/oder die Bodyzone (5) eine p-Dotierung aufweist und dass der Dotierstoff (16) mit unvollständiger Ionisation Palladium ist.6. Semiconductor component according to one or more of the preceding claims, characterized in that the semiconductor layer ( 5 , 30 ) and / or the body zone ( 5 ) has a p-doping and that the dopant ( 16 ) is palladium with incomplete ionization. 7. Halbleiterbauelement nach einem oder mehreren der vorste­ henden Ansprüchen, dadurch gekennzeichnet, dass die Halbleiterschicht (5, 30) und/oder die Bodyzone (5) eine n-Dotierung aufweist und dass der Dotierstoff (17) mit unvollständiger Ionisation Selen ist.7. Semiconductor component according to one or more of the preceding claims, characterized in that the semiconductor layer ( 5 , 30 ) and / or the body zone ( 5 ) has an n-doping and that the dopant ( 17 ) with incomplete ionization is selenium. 8. Halbleiterbauelement nach einem oder mehreren der vorste­ henden Ansprüchen, dadurch gekennzeichnet, dass das Halbleiterbauelement aus einer Vielzahl in Zellen eines Zellenfeldes angeordneter Einzeltransistoren bestehen, die über ihre Laststrecken parallel geschaltet sind, die über eine gemeinsame Ansteuerung (G) steuerbar sind und die somit einen aktiven Bereich definieren, wobei im Zellenfeld ein zweiter Bereich vorhanden ist, in dem die Dotierungskonzent­ ration der Dotierstoffe mit unvollständiger Ionisation (16, 17) höher ist als in den übrigen Bereichen des Zellenfeldes.8. Semiconductor component according to one or more of the preceding claims, characterized in that the semiconductor component consists of a plurality of individual transistors arranged in cells of a cell field, which are connected in parallel over their load paths, which can be controlled via a common control (G) and which thus define an active area, a second area being present in the cell field, in which the doping concentration of the dopants with incomplete ionization ( 16 , 17 ) is higher than in the other areas of the cell field. 9. Halbleiterbauelement nach einem oder mehreren der vorste­ henden Ansprüche, dadurch gekennzeichnet, dass das Halbleiterbauelement einen aktiven, zum Stromfluss beitragenden Bereich und einen Randbereich aufweist, über den bei Anlegen einer Spannung an das Halbleiterbauelement die Feldlinien definiert aus dem Halbleiterkörper (1) geführt werden, wobei die Dotierungskonzentration der Dotierstoffe mit unvollständiger Ionisation (16, 17) im Randbereich gerin­ ger ist als im aktiven Bereich.9. The semiconductor component according to one or more of the preceding claims, characterized in that the semiconductor component has an active area which contributes to the current flow and an edge region, via which the field lines are guided in a defined manner out of the semiconductor body ( 1 ) when a voltage is applied to the semiconductor component , wherein the doping concentration of the dopants with incomplete ionization ( 16 , 17 ) is lower in the edge area than in the active area. 10. Halbleiterbauelement Anspruch 9, dadurch gekennzeichnet, dass die Zellen im Randbereich des Zellenfeldes eine niedri­ gere Dotierungskonzentration der Dotierstoffe mit unvollstän­ diger Ionisation (16, 17) aufweisen.10. The semiconductor component of claim 9, characterized in that the cells in the edge region of the cell field have a lower doping concentration of the dopants with incomplete ionization ( 16 , 17 ). 11. Halbleiterbauelement nach einem oder mehreren der vorste­ henden Ansprüchen, dadurch gekennzeichnet, dass der Halbleiterkörper (1) aus kristallinen Silizium be­ steht.11. A semiconductor device according to one or more of the preceding claims, characterized in that the semiconductor body ( 1 ) is made of crystalline silicon. 12. Halbleiterbauelement nach einem oder mehreren der vorste­ henden Ansprüchen, dadurch gekennzeichnet, dass das Halbleiterbauelement als MOSFET - insbesondere als Leistungs-MOSFET - oder als IGBT ausgebildet ist.12. Semiconductor device according to one or more of the foregoing existing claims, characterized,  that the semiconductor device as a MOSFET - in particular as Power MOSFET - or is designed as an IGBT. 13. Halbleiterbauelement nach einem oder mehreren der Ansprü­ chen 1-11, dadurch gekennzeichnet, dass das Halbleiterbauelement als integrierter Widerstand ausgebildet ist.13. Semiconductor component according to one or more of the claims Chen 1-11, characterized, that the semiconductor device as an integrated resistor is trained. 14. Halbleiterbauelement nach einem oder mehreren der Ansprü­ chen 1-11, dadurch gekennzeichnet, dass das Halbleiterbauelement als Trimmdiode, als Trimmwider­ stand oder als Zenerdiode ausgebildet ist.14. Semiconductor component according to one or more of the claims Chen 1-11, characterized, that the semiconductor device as a trimming diode, as a trimming resistor stood or is designed as a Zener diode.
DE10122361A 2001-05-09 2001-05-09 Semiconductor component controllable by field effect Expired - Fee Related DE10122361C2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE10122361A DE10122361C2 (en) 2001-05-09 2001-05-09 Semiconductor component controllable by field effect

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10122361A DE10122361C2 (en) 2001-05-09 2001-05-09 Semiconductor component controllable by field effect

Publications (2)

Publication Number Publication Date
DE10122361A1 true DE10122361A1 (en) 2002-11-21
DE10122361C2 DE10122361C2 (en) 2003-06-18

Family

ID=7684051

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10122361A Expired - Fee Related DE10122361C2 (en) 2001-05-09 2001-05-09 Semiconductor component controllable by field effect

Country Status (1)

Country Link
DE (1) DE10122361C2 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10357796A1 (en) * 2003-12-10 2005-07-07 Infineon Technologies Ag Power semiconductor component has number of charge carriers in second region which is dependent on operational state
DE102007057728A1 (en) * 2007-11-30 2009-06-04 Infineon Technologies Ag Semiconductor device having a short-circuit structure comprising a partial transistor of the semiconductor device, which has a low temperature dependence and method for producing such a semiconductor device

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19942677A1 (en) * 1999-09-07 2001-03-22 Infineon Technologies Ag Compensating component used in metal oxide semiconductor transistor (MOST) comprises an n-conducting drift zone provided in a silicon semiconductor body

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19942677A1 (en) * 1999-09-07 2001-03-22 Infineon Technologies Ag Compensating component used in metal oxide semiconductor transistor (MOST) comprises an n-conducting drift zone provided in a silicon semiconductor body

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10357796A1 (en) * 2003-12-10 2005-07-07 Infineon Technologies Ag Power semiconductor component has number of charge carriers in second region which is dependent on operational state
DE10357796B4 (en) * 2003-12-10 2007-09-27 Infineon Technologies Ag Shock-current resistant power semiconductor component and method for its production
DE102007057728A1 (en) * 2007-11-30 2009-06-04 Infineon Technologies Ag Semiconductor device having a short-circuit structure comprising a partial transistor of the semiconductor device, which has a low temperature dependence and method for producing such a semiconductor device
DE102007057728B4 (en) * 2007-11-30 2014-04-30 Infineon Technologies Ag Method for producing a semiconductor device with a short circuit structure
US9269769B2 (en) 2007-11-30 2016-02-23 Infineon Technologies Ag Semiconductor component including a short-circuit structure
US9876004B2 (en) 2007-11-30 2018-01-23 Infineon Technologies Ag Semiconductor component including a short-circuit structure

Also Published As

Publication number Publication date
DE10122361C2 (en) 2003-06-18

Similar Documents

Publication Publication Date Title
DE10217610B4 (en) Metal-semiconductor contact, semiconductor device, integrated circuit and method
DE4013643C2 (en) Bipolar transistor with insulated control electrode and method for its production
DE102010039258B4 (en) Transistor device with reduced short-circuit current
EP0833386B1 (en) Vertical semiconductor device controllable by field effect
DE69938562T2 (en) POWER SEMICONDUCTOR COMPONENTS WITH IMPROVED HIGH FREQUENCY SWITCHING AND BROKEN PROPERTIES
DE19539541B4 (en) Lateral trench MISFET and process for its preparation
DE2910566C2 (en) Static induction semiconductor device
DE19701189B4 (en) Semiconductor device
DE102007057728B4 (en) Method for producing a semiconductor device with a short circuit structure
DE112014001050B4 (en) TRANSISTOR WITH INSULATED GATE AND TEMPERATURE COMPENSATION
DE3145592C2 (en)
DE112019003790T5 (en) SUPERJUNCTION SILICON CARBIDE SEMICONDUCTOR DEVICE AND METHOD OF MANUFACTURING A SUPERJUNCTION SILICON CARBIDE SEMICONDUCTOR DEVICE
DE102017126853B4 (en) Semiconductor device with buffer region
DE69010034T2 (en) Semiconductor arrangement with a protective circuit.
DE19813509A1 (en) Thyristor with isolated gate
DE2613692A1 (en) BISTABLE FIELD EFFECT TRANSISTOR
DE69533134T2 (en) Power component of high density in MOS technology
DE19528998C2 (en) Bi-directional semiconductor switch and method for its control
DE4026121B4 (en) Conductivity modulated MOSFET
EP0913000A1 (en) Field effect controllable semiconductor component
DE10061529A1 (en) Semiconductor component arranged in a semiconductor body used as a MOSFET comprises a source zone and a drain zone both, a body zone arranged between the source and drain zones, and a gate electrode insulated from the body via a dielectric
DE102015118616B3 (en) Latchup-solid transistor
DE10249009A1 (en) Semiconductor device
DE10122361C2 (en) Semiconductor component controllable by field effect
DE19638437C2 (en) Semiconductor component controllable by field effect and method for its production

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8304 Grant after examination procedure
8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee