DE10120418B4 - Common module for DDR SDRAM and SDRAM - Google Patents

Common module for DDR SDRAM and SDRAM Download PDF

Info

Publication number
DE10120418B4
DE10120418B4 DE2001120418 DE10120418A DE10120418B4 DE 10120418 B4 DE10120418 B4 DE 10120418B4 DE 2001120418 DE2001120418 DE 2001120418 DE 10120418 A DE10120418 A DE 10120418A DE 10120418 B4 DE10120418 B4 DE 10120418B4
Authority
DE
Germany
Prior art keywords
sdram
common module
ddr
signals
dimm
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE2001120418
Other languages
German (de)
Other versions
DE10120418A1 (en
Inventor
Johnson Lin
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Giga Byte Technology Co Ltd
Original Assignee
Giga Byte Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Giga Byte Technology Co Ltd filed Critical Giga Byte Technology Co Ltd
Priority to DE2001120418 priority Critical patent/DE10120418B4/en
Publication of DE10120418A1 publication Critical patent/DE10120418A1/en
Application granted granted Critical
Publication of DE10120418B4 publication Critical patent/DE10120418B4/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/06—Arrangements for interconnecting storage elements electrically, e.g. by wiring
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • G11C5/04—Supports for storage elements, e.g. memory modules; Mounting or fixing of storage elements on such supports
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1066—Output synchronization
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1072—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers for memories with random access ports synchronised on clock signal pulse trains, e.g. synchronous memories, self timed memories

Abstract

Gemeinsames Modul für einen DDR-SDRAM und einen SDRAM mit mindestens einem DDR-SDRAM-DIMM und mindestens einem SDRAM-DIMM, mit:
– Abschlusswiderständen (60, 62), die mit dem gemeinsamen Modul (12) verbunden sind und eine Abschlussspannung (70) ausgeben;
– wobei CMD-Signale, ADD-Signale und Datensignale über einen Controller (10) an das gemeinsame Modul übertragen werden.Common module for DDR SDRAM and SDRAM with at least one DDR SDRAM DIMM and at least one SDRAM DIMM, with:
Termination resistors (60, 62) connected to the common module (12) and outputting a termination voltage (70);
- In which CMD signals, ADD signals and data signals via a controller (10) are transmitted to the common module.

Figure 00000001
Figure 00000001

Description

Die Erfindung betrifft ein gemeinsames Modul für einen DDR-SDRAM und einen SDRAM.The The invention relates to a common module for a DDR SDRAM and an SDRAM.

Wenn eine CPU (zentrale Verarbeitungseinheit) mit hohen Frequenzen betrieben wird, werden eine Erhöhung der Busbandbreite und der Speichergeschwindigkeit ebenfalls zu Schlüsselfaktoren des Systemwirkungsgrads. Eine Analyse der Rambus-Struktur und der Struktur SDRAM-II oder DDR-SDRAM (Double Data Rate Synchronous DRAM) zeigt, dass beide den Vorteil erhöhter Datenübertragungsrate zeigen.If a CPU (central processing unit) operated at high frequencies will be an increase bus bandwidth and memory speed are also key factors of system efficiency. An analysis of the Rambus structure and the Structure SDRAM-II or DDR-SDRAM (Double Data Rate Synchronous DRAM) shows that both show the advantage of increased data transfer rate.

Andererseits ist die Anwendung der DDR-SDRAM-Struktur viel einfacher als die der Rambus-Struktur, da die erstere mit der aktuellen SDRAM-Struktur verträglich ist, während für die Letztere der Sockelstandard neu definiert werden muss.on the other hand the application of DDR SDRAM structure is much easier than that the Rambus structure, since the former uses the current SDRAM structure compatible is while for the The latter the pedestal standard must be redefined.

Ein SDRAM (Synchronous DRAM) ist ein neues Modell von DRAMs mit viel höherer Taktrate als bei herkömmlichen Speichern. Da Synchronität mit dem CPU-Bus bestehen kann und gleichzeitig zwei Speicherseiten geöffnet werden können, kann die Betriebsgeschwindigkeit 133 MHz erreichen. Die aktuelle Intelserie von Pentium-CPUs nutzt Busse von 100 und 133 MHz, weswegen ein SDRAM das System unterstützen kann. Jedoch können zukünftige PCs Busse von über 200 MHz benutzen, wodurch ein SDRAM diesen Standard nicht mehr unterstützen kann. Daher wird die Entwicklung von Speichern mit höherer Geschwindigkeit wie von DDR-SDRAMs immer dringender.One SDRAM (Synchronous DRAM) is a new model of DRAMs with a lot higher Clock rate than conventional To save. Because synchronicity with can exist on the CPU bus and at the same time two memory pages are opened can, The operating speed can reach 133 MHz. The actual Intelseries of Pentium CPUs uses buses of 100 and 133 MHz, which is why a SDRAM support the system can. However, you can future PCs buses from over 200 MHz, which means that an SDRAM can no longer support this standard. Therefore, the development of higher-speed memories such as DDR SDRAMs more urgent.

Da ein DDR-SDRAM Datenübertragungsvorgänge entsprechend den Taktsignalraten an beiden Enden übertragen kann, wird die Datenübertragungsmenge für einen Speicherchip verdoppelt. Daher wird ein solcher DRAM auch als SDRAM-II bezeichnet.There a DDR SDRAM data transfer operations accordingly can transmit the clock signal rates at both ends, becomes the data transmission amount for one Memory chip doubles. Therefore, such a DRAM is also called SDRAM-II designated.

Das bekannte Verfahren zum gleichzeitigen Unterstützen von DDR-SDRAMs und SDRAMs besteht in der Verwendung eines schnellen Schalt-IC zum Steuern und Schalten der Abschlusswiderstände zum Erzielen eines gemeinsamen Layouts für beide Speicherarten.The known methods for simultaneously supporting DDR SDRAMs and SDRAMs consists of using a fast switching IC to control and switching the terminators to achieve a common Layouts for both types of memory.

In der US 6 215 686 B1 wird ein Speichersystem offenbart, das Schalter zur Steuerung des Datentransfers aufweist, die auf dem Motherboard angeordnet sind. Die Schalter sind selektiv an einen Controller und an sogenannte "connector receptacles" gekoppelt, die derart angepasst sind, dass sie ein Speichermodul aufnehmen können. In einer Ausführungsform umfasst das Speichersystem acht Speichermodule, die DDR-SDRAM-Komponenten verwenden.In the US Pat. No. 6,215,686 B1 discloses a memory system having switches for controlling the data transfer, which are arranged on the motherboard. The switches are selectively coupled to a controller and to so-called "connector receptacles" which are adapted to receive a memory module. In one embodiment, the memory system includes eight memory modules using DDR SDRAM components.

Der Erfindung liegt die Aufgabe zu Grunde, ein gemeinsames Modul für einen DDR-SDRAM und einen SDRAM zu schaffen, das ein gemeinsames Layout für diese beiden Speicherarten ermöglicht, ohne dass ein zusätzlicher schneller Schalt-IC erforderlich wäre.Of the The invention is based on the object, a common module for a DDR SDRAM and SDRAM create a common layout for this allows both types of memory, without that an additional faster switching IC would be required.

Diese Aufgabe ist durch das Modul gemäß dem beigefügten Anspruch 1 gelöst.These The object is achieved by the module according to the appended claim 1 solved.

Nach dem Testen des erfindungsgemäßen gemeinsamen Moduls können die Abschlusswiderstände auf einem Motherboard zwischen 220 und 1250 Ω eingestellt werden. Ein bevorzugter Wert beträgt 330 Ω. Innerhalb des bevorzugten Bereichs arbeiten sowohl ein DDR-SDRAM als auch ein SDRAM normal, und der Arbeitsstrom fällt in den vom SDRAM-Controller zugelassenen Bereich.To the testing of the common invention Module can the terminators be set on a motherboard between 220 and 1250 Ω. A preferred value is 330 Ω. Within the preferred range work both a DDR SDRAM as well as a SDRAM normal, and the working current falls in the SDRAM controller approved area.

Die Erfindung wird aus der nachfolgenden detaillierten Beschreibung und den zugehörigen Figuren, die nur zur Veranschaulichung dienen und demgemäß für die Erfindung nicht beschränkend sind, vollständiger zu verstehen sein.The The invention will become apparent from the following detailed description and its associated Figures, which serve only for illustration and accordingly for the invention are not restrictive, complete to be understood.

1 und 2 zeigen die Struktur eines erfindungsgemäßen gemeinsamen Moduls für einen DDR-SDRAM und einen SDRAM gemäß einem ersten bzw. zweiten Ausführungsbeispiel der Erfindung. 1 and 2 show the structure of a common module according to the invention for a DDR SDRAM and an SDRAM according to a first and second embodiment of the invention.

Im Allgemeinen beträgt die Abschlussspannung für CMD(command = Befehl)-Signale, ADD(Adress)-Signale und Datensignale in einem DDR-SDRAM 1,25V. Die Abschlussspannung für diese Signale beträgt in einem SDRAM 3,3V. Dabei benötigt ein DDR-SDRAM einen Abschlusswiderstand von 33 Ω, was für einen SDRAM nicht gilt.in the General amounts the final voltage for CMD (command) signals, ADD (address) signals and data signals in a DDR-SDRAM 1.25V. The final tension for this Signals amounts in a SDRAM 3.3V. Needed a DDR SDRAM one Termination resistance of 33 Ω, what kind of an SDRAM does not apply.

Ein Abschlusswiderstand ist ein spezieller Widerstandsbaustein oder -block, der einem Computer mitteilt, wo Signalübertragungen enden sollen, und der für Stabilität des gesamten Schaltkreisesignals sorgt. Der Abschlusswiderstand wirkt wie ein Filter, wobei er durch viele umgebende Kabel und Einrichtungen erzeugte elektrische Störsignale beseitigt.One Termination resistor is a special resistor module or -block, which tells a computer where to send signal transmissions, and the for stability the entire circuit signal provides. The terminator Acts like a filter, passing through many surrounding cables and devices generated electrical noise eliminated.

Daher benötigen ein DDR-SDRAM und ein SDRAM ein gemeinsames Layout, um CMD-Signale, ADD-Signale und Datensignale gemeinsam zu nutzen. Ein geeigneter Abschlusswiderstand wurde so ausgewählt, dass ein DDR-SDRAM und ein SDRAM bei unverändert bleibender Abschlussspannung korrekt funktionieren.Therefore need a DDR SDRAM and a SDRAM share a common layout to CMD signals, ADD signals and sharing data signals. A suitable termination resistor was chosen that a DDR-SDRAM and a SDRAM with the terminating voltage remaining unchanged work correctly.

Neben der Nutzung der Abschlussfunktion der Abschlusswiderstände werden sie auch dazu verwendet, DDR-SDRAM-Bauteil zu erkennen. Wenn ein DDR-SDRAM-Bauteil erkannt wird, wird der Busübertragungsmodus automatisch auf den DDR-SDRAM-Modus umgeschaltet. Dabei benutzt der gesamte Bus die schnelle Geschwindigkeit zum Übertragen von Daten. Beim offenbarten Design kann ein SDRAM-Bauteil mit demselben Kanal verbunden werden, um das Ziel eines gemeinsamen Layouts zu erreichen.In addition to using the termination function of the terminators, they are also used to detect DDR SDRAM devices. When a DDR SDRAM device is detected, the bus transfer mode is automatically switched to DDR SDRAM mode. Used the entire bus the fast speed for transferring data. In the disclosed design, an SDRAM device may be connected to the same channel to achieve the goal of a common layout.

Wie es in 1 dargestellt ist, werden CMD-Signale, ADD-Signale und Datensignale über einen Controller 10 an ein gemeinsames Modul 12 übertragen. Das gemeinsame Modul 12 enthält zumindestens einen DDR-SDRAM-DIMM (Dual In-line Memory Module) und mindestens einen SDRAM-DIMM.As it is in 1 shown are CMD signals, ADD signals and data signals via a controller 10 to a common module 12 transfer. The common module 12 contains at least one DDR SDRAM (Dual In-line Memory Module) DIMM and at least one SDRAM DIMM.

Bei einem ersten Ausführungsbeispiel verfügt das gemeinsame Modul 12 über einen ersten DIMM 20, einen zweiten DIMM 30, einen dritten DIMM 40 und einen vierten DIMM 50 zur Konfiguration verschiedener Anzahlen von DDR-SDRAM- und SDRAM-Bauteilen. Zum Beispiel arbeiten zwei SDRAM-Bauteile (ein erster und ein zweiter DDR-SDRAM-DIMM) mit zwei SDRAM-Bauteilen (einem ersten und einem zweiten SDRAM-DIMM); ein DDR-SDRAM-Bauteil (DDR-SDRAM-DIMM) arbeitet mit drei SDRAM-Bauteilen (erster, zweiter und dritter SDRAM-DIMM); oder drei DDR-SDRAM-Bauteile (erster, zweiter und dritter DDR-SDRAM-DIMM) arbeiten mit einem SDRAM-Bauteil (SDRAM-DIMM). Ferner kann durch das Design der Abschlusswiderstände 60, 62 das Ziel eines gemeinsamen Moduls erreicht werden, während die Abschlussspannung 70 unverändert gehalten wird.In a first embodiment, the common module 12 over a first DIMM 20 , a second DIMM 30 , a third DIMM 40 and a fourth DIMM 50 to configure different numbers of DDR SDRAM and SDRAM devices. For example, two SDRAM devices (a first and a second DDR-SDRAM DIMM) work with two SDRAM devices (a first and a second SDRAM DIMM); a DDR SDRAM device (DDR SDRAM DIMM) uses three SDRAM devices (first, second, and third SDRAM DIMMs); or three DDR-SDRAM devices (first, second, and third DDR-SDRAM DIMMs) work with one SDRAM device (SDRAM-DIMM). Furthermore, by the design of the terminators 60 . 62 the goal of a common module can be achieved while the final tension 70 kept unchanged.

Gemäß 2 verfügt das gemeinsame Modul 12 ferner über einen fünften DIMM 52, damit ein Benutzer verschiedene Anzahlen von DDR-SDRAM- und SDRAM-Bauteilen auswählen kann, wie beim vorigen Ausführungsbeispiel.According to 2 has the common module 12 also via a fifth DIMM 52 for a user to select different numbers of DDR SDRAM and SDRAM components, as in the previous embodiment.

Gemäß den Ergebnissen von Berechnungen und Versuchen für das offenbarte gemeinsame Modul können ein DDR-SDRAM und ein SDRAM dann normal arbeiten, wenn die Abschlusswiderstände 60, 62 Widerstandswerte zwischen 220 und 1250 Ω aufweisen. Dabei ist berücksichtigt, dass der elektrische Strom in den durch einen SDRAM-Controller eingestellten Bereich fallen muss, damit ein SDRAM-Signal die Werte HOCH und NIEDRIG einnehmen kann.According to the results of calculations and attempts for the disclosed common module, a DDR SDRAM and SDRAM can then operate normally when the terminators 60 . 62 Resistance values between 220 and 1250 Ω have. It is taken into account that the electric current must fall within the range set by an SDRAM controller for an SDRAM signal to take the values HIGH and LOW.

Die Ergebnisse dafür, dass CMD-Signale, ADD-Signale und Datensignale für einen SDRAM die Werte HOCH (IH) und NIEDRIG (IL) einnehmen, sind die Folgenden:

  • – für Abschlusswiderstände von 330 Ω: IH = (3,3 – 1,25)/0,33K = 6,2 mA; IL = 1,25/0,33K = 3,79 mA.
  • – für Abschlusswiderstände von 220 Ω: IH = (3,3 – 1,25)/0,22K = 9,31 mA; IL = 1,25/0,22K = 5,68 mA.
  • – für Abschlusswiderstände von 1250 Ω: IH = (3,3 – 1,25)/1,25K = 1,64 mA; IL = 1,25/1,25K = 1 mA.
The results that CMD signals, ADD signals and data signals for an SDRAM take the values HIGH (IH) and LOW (IL) are the following:
  • - for terminators of 330 Ω: IH = (3.3 - 1.25) / 0.33K = 6.2 mA; IL = 1.25 / 0.33K = 3.79 mA.
  • - for terminating resistors of 220 Ω: IH = (3.3 - 1.25) / 0.22K = 9.31 mA; IL = 1.25 / 0.22K = 5.68 mA.
  • - for 1250 Ω termination resistors: IH = (3.3 - 1.25) / 1.25K = 1.64 mA; IL = 1.25 / 1.25K = 1mA.

Ein DRAM muss kontinuierlich mit einer bestimmten Potenzialdifferenz aufgefrischt werden. Andernfalls kann die Potenzialdifferenz klein werden, dass sie keiner ausreichenden Energie zum Repräsentieren des Zustands, den eine Speichereinheit einnimmt, entspricht. Gemäß der obigen Berechnung befinden sich IH und IL beide zwischen 9,31 mA und 1 mA, wenn die Widerstandswerte der Abschlusswiderstände 60, 62 zwischen 220 und 1250 Ω variiert werden. Dies beeinflusst die Signalübertragungsqualität eines DDR-SDRAM nicht, und der elektrische Strom fällt in den von einem SDRAM-Controller erzwungenen zulässigen Bereich. So ergibt sich tatsächlich ein gemeinsames Modul.A DRAM must be refreshed continuously with a certain potential difference. Otherwise, the potential difference may become small such that it does not correspond to sufficient energy to represent the state that a storage unit occupies. According to the above calculation, IH and IL are both between 9.31 mA and 1 mA when the resistance values of the terminating resistors 60 . 62 be varied between 220 and 1250 Ω. This does not affect the signal transmission quality of a DDR SDRAM, and the electric current falls within the allowable range imposed by an SDRAM controller. This actually results in a common module.

Durch das erfindungsgemäße Modul werden die folgenden Vorteile erzielt:

  • 1. Es ergibt sich eine billigere Speicherumgebung auf dem Motherboard bei größerer Kompatibilität. Benutzer können das beste Speichermodul gemäß ihren eigenen Bedürfnissen auswählen, was ganz verschieden von den herkömmlichen eindeutigen Speicherumgebungen auf Motherboards ist. Durch die Erfindung werden zwei Speichermodule zur Auswahl bereitgestellt. Für Computerhersteller ist der Preis flexibler. Für DIY-Benutzer dient die Erfindung als gutes Werkzeug zum eigenen Zusammenbauen eines Computers mit optimalem Preis-Leitungs-Verhältnis.
  • 2. Die Erfindung muss sich auf keinen anderen IC stützen. So kann ein gemeinsames Layout für einen DDR-SDRAM und einen SDRAM ohne Erhöhung der Kosten erzielt werden.
  • 3. Das Design eines schnellen Schalt-IC wird vereinfacht, die Kosten werden gesenkt, es ergibt sich mehr Layoutraum für das Motherboard und es werden elektromagnetische Störungen gesenkt, wie sie durch komplizierte Schaltkreise hervorgerufen werden.
The module according to the invention achieves the following advantages:
  • 1. It results in a cheaper storage environment on the motherboard with greater compatibility. Users can choose the best memory module according to their own needs, which is very different from the traditional unique storage environment on motherboards. The invention provides two memory modules for selection. For computer manufacturers, the price is more flexible. For DIY users, the invention serves as a good tool for assembling a computer of optimal price-to-lead ratio.
  • 2. The invention need not rely on any other IC. Thus, a common layout for DDR SDRAM and SDRAM can be achieved without increasing the cost.
  • 3. The design of a fast switching IC is simplified, costs are reduced, there is more layout space for the motherboard, and electromagnetic interference caused by complicated circuits is reduced.

Claims (5)

Gemeinsames Modul für einen DDR-SDRAM und einen SDRAM mit mindestens einem DDR-SDRAM-DIMM und mindestens einem SDRAM-DIMM, mit: – Abschlusswiderständen (60, 62), die mit dem gemeinsamen Modul (12) verbunden sind und eine Abschlussspannung (70) ausgeben; – wobei CMD-Signale, ADD-Signale und Datensignale über einen Controller (10) an das gemeinsame Modul übertragen werden.Common module for DDR SDRAM and SDRAM with at least one DDR SDRAM DIMM and at least one SDRAM DIMM, with: - Terminators ( 60 . 62 ) with the common module ( 12 ) and a terminating voltage ( 70 ) output; - where CMD signals, ADD signals and data signals via a controller ( 10 ) are transmitted to the common module. Gemeinsames Modul nach Anspruch 1, dadurch gekennzeichnet, dass die Abschlussspannung für den DDR-SDRAM 1,25V beträgt.Common module according to claim 1, characterized in that that the termination voltage for the DDR SDRAM is 1.25V. Gemeinsames Modul nach Anspruch 1, dadurch gekennzeichnet, dass die Abschlussspannung für den SDRAM 3,3V beträgt.Common module according to claim 1, characterized in that that the termination voltage for the SDRAM is 3.3V. Gemeinsames Modul nach Anspruch 1, dadurch gekennzeichnet, dass der Abschlusswiderstand (60, 62) dazu verwendet wird, einen Computer darüber zu informieren, wo Signalübertragungen enden sollen, und er für die Stabilität der Signale im gesamten Schaltkreis sorgt.Common module according to claim 1, characterized in that the terminating resistor ( 60 . 62 ) is used to inform a computer where signal transmissions should end and to provide stability of the signals throughout the circuit. Gemeinsames Modul nach Anspruch 1, dadurch gekennzeichnet, dass der Widerstandswert der Abschlusswiderstände (60, 62) zwischen 220 und 1250 Ω liegt.Common module according to claim 1, characterized in that the resistance value of the terminating resistors ( 60 . 62 ) is between 220 and 1250 Ω.
DE2001120418 2001-04-26 2001-04-26 Common module for DDR SDRAM and SDRAM Expired - Fee Related DE10120418B4 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE2001120418 DE10120418B4 (en) 2001-04-26 2001-04-26 Common module for DDR SDRAM and SDRAM

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE2001120418 DE10120418B4 (en) 2001-04-26 2001-04-26 Common module for DDR SDRAM and SDRAM

Publications (2)

Publication Number Publication Date
DE10120418A1 DE10120418A1 (en) 2002-11-07
DE10120418B4 true DE10120418B4 (en) 2008-04-30

Family

ID=7682774

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2001120418 Expired - Fee Related DE10120418B4 (en) 2001-04-26 2001-04-26 Common module for DDR SDRAM and SDRAM

Country Status (1)

Country Link
DE (1) DE10120418B4 (en)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6215686B1 (en) * 1999-02-09 2001-04-10 Silicon Graphics, Inc. Memory system with switching for data isolation

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6215686B1 (en) * 1999-02-09 2001-04-10 Silicon Graphics, Inc. Memory system with switching for data isolation

Also Published As

Publication number Publication date
DE10120418A1 (en) 2002-11-07

Similar Documents

Publication Publication Date Title
DE60308183T2 (en) BUFFER ARRANGEMENT FOR MEMORY
DE112005002178B4 (en) Adjacent inverted memory address and command buses
DE69725519T2 (en) Connection of a double voltage module
DE60016220T2 (en) MEMORY EXPANSION MODULE WITH A VARIETY OF MEMORY BANKS AND A BANK CONTROL SWITCHING
DE10208726B4 (en) Signal processing system for use with one or more modules
DE10354535B4 (en) Chip integrated termination circuit, associated memory arrangement and associated termination method
DE10233865B4 (en) memory module
DE60014600T2 (en) INSERT CARD WITH AUTOMATIC POWER SUPPLY SWITCHING
DE4218787A1 (en) SELF-SWITCHING DEVICE FOR A CENTRAL UNIT LOGIC
DE10229120A1 (en) Method, adapter card and arrangement for installing memory modules
EP0691655B1 (en) Module card
DE10022479B4 (en) Arrangement for the transmission of signals between a data processing device and a functional unit in a main memory system of a computer system
DE19933257A1 (en) Semiconducting IC, especially microcontroller with flexible external equipment interface, has I/O pins configurable to output 3 sets of signals selected from read, write, address strobe signal group
EP1205938B1 (en) Integrated circuit with test mode and method for testing a plurality of such circuits
DE102004022347B4 (en) Memory system with motherboard and associated mounting procedure
DE60033598T2 (en) Semiconductor memory device
DE10120418B4 (en) Common module for DDR SDRAM and SDRAM
DE10233429A1 (en) Double interface SD chip card has two internal bus circuits that can be changed and card coupled to adapter
DE10345384B3 (en) Circuit system for computer memory arrangement has first and second circuit units connected to control device via first and second signal lines of differential signal line respectively
DE102005022687A1 (en) Semiconductor memory system has dynamic RAM (DRAM) that generates mirror mode control signal in response to chip reset signal and one of non-shared command signal received from memory controller, to operate DRAM in normal or mirror modes
DE10208737B4 (en) Adapter device for memory modules
EP0459001B1 (en) Integrated semiconductor memory
DE10127124A1 (en) Electronic circuit for chip card interfaces has communication device switched between alternate chip card interfaces with selective activation of corresponding analogue interface
DE102007057321B4 (en) Assessment unit in a storage device
DE3831530A1 (en) Data processing circuit to process data with different bit lengths

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee