DE10114767B4 - Method for implementing integrated circuit and integrated circuit wiring options - Google Patents

Method for implementing integrated circuit and integrated circuit wiring options Download PDF

Info

Publication number
DE10114767B4
DE10114767B4 DE10114767.8A DE10114767A DE10114767B4 DE 10114767 B4 DE10114767 B4 DE 10114767B4 DE 10114767 A DE10114767 A DE 10114767A DE 10114767 B4 DE10114767 B4 DE 10114767B4
Authority
DE
Germany
Prior art keywords
contact
contact points
gate
wiring
inputs
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE10114767.8A
Other languages
German (de)
Other versions
DE10114767A1 (en
Inventor
Dipl.-Ing. Wagner Eckart
Dipl.-Phys. Winterer Martin
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Micronas GmbH
Original Assignee
TDK Micronas GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Micronas GmbH filed Critical TDK Micronas GmbH
Priority to DE10114767.8A priority Critical patent/DE10114767B4/en
Priority to PCT/EP2002/003326 priority patent/WO2002078076A2/en
Priority to KR10-2003-7009485A priority patent/KR20040024539A/en
Priority to JP2002576007A priority patent/JP4036263B2/en
Priority to EP02753718A priority patent/EP1374295A2/en
Publication of DE10114767A1 publication Critical patent/DE10114767A1/en
Application granted granted Critical
Publication of DE10114767B4 publication Critical patent/DE10114767B4/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54433—Marks applied to semiconductor devices or parts containing identification or tracking information
    • H01L2223/5444—Marks applied to semiconductor devices or parts containing identification or tracking information for electrical read out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Wire Bonding (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

Verfahren zur Realisierung von Verdrahtungsoptionen bei einem integrierten Schaltkreis aus einem Chip mit mehreren Kontaktstellen (P1, P2, P3), die mit Kontaktstiften (PI) verdrahtbar sind, wobei mindestens ein Kontaktstift (PI) für Verdrahtungsoptionen vorhanden ist, wobei jedem dieser Kontaktstifte (PI) mindestens zwei Kontaktstellen (P1, P2, P3) zugeordnet werden, wobei die Kontaktstifte (PI) nach Regeln der Kombinatorik mit den zugeordneten Kontaktstellen (P1, P2, P3) verdrahtbar sind, wobei die jeweils gewählte Verdrahtung eine Codierung darstellt, die im Chip ausgewertet wird, um die Verdrahtungsoption zu erkennen, wobei – die einem Kontaktstift (PI) zugeordneten Kontaktstellen (P1, P2, P3) über je einen Pullup- oder Pulldown-Widerstand (R1, R2) auf ein Potential gelegt werden, das zu dem am zugeordneten Kontaktstift (PI) angelegten Potential entgegengesetzt ist, – dass alle einem Kontaktstift (PI) zugeordneten Kontaktstellen (P1, P2, P3), die über die Pullup-Widerstände (R1) auf hohem Pegel (H) liegen, an Eingänge eines UND-Gatters (U) und an Eingängen einer im Chip angeordneten Auswerteeinheit (A) angeschlossen sind, – dass alle einem Kontaktstift (PI) zugeordneten Kontaktstellen (P1, P2, P3), die über einen Pulldown-Widerstand (R2) auf niederem Pegel (L) liegen, an Eingänge eines ODER-Gatters und an Eingängen der im Chip angeordneten Auswerteeinheit (A) angeschlossen sind, – dass ein Ausgangssignal des UND-Gatters (U) oder des ODER-Gatters (O) und die Pegel der einem Kontaktstift zugeordneten Kontaktstellen (P1, P2, P3) in der Auswerteschaltung (A) des Chips ausgewertet werden, – wobei die Auswerteschaltung (A) anhand des Ausgangssignals des UND-Gatters (U) oder des ODER-Gatters (O) erkennt, ob der Kontaktstift mit mindestens einer Kontaktstelle verdrahtet ist und – wobei die Auswerteschaltung (A) anhand der Pegel der Kontaktstellen (P1, P2, P3) erkennt, welche Kontaktstellen (P1, P2, P3) mit dem Kontaktstift verdrahtet sind.A method of realizing wiring options in a multi-pad chip integrated circuit (P1, P2, P3) wireable to pins (PI), wherein at least one wiring option pin (PI) is provided with each of said pins (PI ) are assigned to at least two contact points (P1, P2, P3), wherein the contact pins (PI) according to rules of the combinatorial with the associated contact points (P1, P2, P3) are wired, wherein the respectively selected wiring represents an encoding that in the chip is evaluated to detect the wiring option, wherein - the contact pin (PI) associated contact points (P1, P2, P3) via a respective pull-up or pull-down resistor (R1, R2) are set to a potential corresponding to the at associated contact pin (PI) applied potential is opposite, - that all a contact pin (PI) associated contact points (P1, P2, P3), via the pull-up resistors (R1) are at a high level (H), are connected to inputs of an AND gate (U) and to inputs of a chip arranged in the evaluation unit (A), - that all a contact pin (PI) associated pads (P1, P2, P3 ), which are at a low level (L) via a pull-down resistor (R2), are connected to inputs of an OR gate and to inputs of the evaluation unit (A) arranged in the chip, - that an output signal of the AND gate (U) or the OR gate (O) and the level of a contact pin associated contact points (P1, P2, P3) are evaluated in the evaluation circuit (A) of the chip, - wherein the evaluation circuit (A) based on the output signal of the AND gate (U ) or the OR gate (O) detects whether the contact pin is wired to at least one contact point and - wherein the evaluation circuit (A) based on the levels of the contact points (P1, P2, P3) detects which contact points (P1, P2, P3 ) are wired to the contact pin.

Description

Die Erfindung betrifft ein Verfahren zur Realisierung von Verdrahtungsoptionen bei einem integrierten Schaltkreis aus einem Chip mit mehreren Kontaktstellen, sog. Pads, die mit den Anschlussstiften, den sog. Pins, verdrahtbar sind.The invention relates to a method for the realization of wiring options in an integrated circuit of a chip with a plurality of contact points, so-called. Pads, with the pins, the so-called., Pins are wired.

Die Erfindung betrifft weiter einen integrierten Schaltkreis aus einem Chip mit mehreren Kontaktstellen, den sog. Pads, die mit den Anschlussstiften, den sog. Pins, verdrahtbar sind.The invention further relates to an integrated circuit of a chip with a plurality of contact points, the so-called. Pads, which can be wired to the pins, the so-called. Pins.

Verdrahtungsoptionen, sog. Bondoptionen, stellen eine einfache Möglichkeit dar, einen integrierten Schaltkreis bei gleicher Hardware unterschiedlich zu konfigurieren oder mit unterschiedlichem Funktionsumfang auszustatten. Weil der integrierte Schaltkreis von der Schaltung her trotz unterschiedlichem Funktionsumfang gleich bleibt, werden Vorteile bei der Produktion erzielt. Ein erster Vorteil zeigt sich darin, dass beim Waferproben ein einziges Testprogramm genügt. Ein weiterer Vorteil liegt darin, dass erst zum spätest möglichen Zeitpunkt, nämlich beim Verpacken der integrierten Schaltkreise in verschiedene Gehäuse, entschieden wird, um welche Variante des integrierten Schaltkreises es sich handelt.Wiring options, so-called bond options, provide an easy way to configure an integrated circuit differently with the same hardware or to provide different functionalities. Because the integrated circuit of the circuit remains the same despite different functions, advantages in production are achieved. A first advantage is that a single test program is sufficient for wafer samples. Another advantage is that only at the latest possible time, namely when packaging the integrated circuits into different housings, it is decided which variant of the integrated circuit is involved.

Eine Halbleiterschaltung mit Verdrahtungsoptionen ist beispielsweise aus DE 43 32 783 A1 bekannt. Zum Testen der Verdrahtungsoption werden gemäß DE 198 52 071 C2 im Normalbetrieb nicht verwendete Bondpads verwenden. Aus DE 39 11 450 C2 ist ein internes Bestimmungssignal zur Bestimmung einer Verdrahtungsoption bekannt. Das Bestimmungssignal zeigt an, ob ein offener oder ein verbundener Zustand vorliegt.For example, a semiconductor circuit with wiring options is off DE 43 32 783 A1 known. To test the wiring option, see DE 198 52 071 C2 Use unused bond pads during normal operation. Out DE 39 11 450 C2 For example, an internal determination signal for determining a wiring option is known. The determination signal indicates whether there is an open or a connected condition.

Bekannte Verfahren zur Realisierung von Bondoptionen sehen Plattformbonds oder Stegbonds vor.Well-known procedures for realizing bond options include platform bonds or bridge bonds.

Plattformbonds haben den einen Nachteil, dass der Bonddraht sehr kurz ist, und den zweiten Nachteil, dass zwischen der Plattform und dem Kristall ein Höhenversatz besteht. Diese beiden Nachteile bedingen einen dritten Nachteil beim Bondverfahren, das in mechanischen Festigkeitsproblemen liegt.Platform bonds have the one disadvantage that the bond wire is very short, and the second disadvantage is that there is a height offset between the platform and the crystal. These two disadvantages cause a third disadvantage in the bonding process, which is in mechanical strength problems.

Stegbonds weisen den Nachteil auf, daß die Stege bei unterschiedlichen Gehäusen an unterschiedlichen Stellen liegen. Beispielsweise gibt es integrierte Schaltkreise mit zwei Stegen in der Mitte oder mit vier Stegen in den Ecken. Stegbonds sind daher für intergrierte Schaltkreise, die in unterschiedlichen Gehäusen verpackt werden, nicht geeignet. Außerdem läßt die Haftung der Drähte bei Stegbonds zu wünschen übrig.Webbonds have the disadvantage that the webs are at different locations at different locations. For example, there are integrated circuits with two bars in the middle or four bars in the corners. Stegbonds are therefore not suitable for integrated circuits that are packaged in different housings. In addition, the adhesion of the wires in Stegbonds leaves something to be desired.

Verfahrensmäßig wird diese Aufgabe mit den im Anspruch 1 angegebenen Merkmalen dadurch gelöst, daß Kontaktstifte für Verdrahtungsoptionen vorgesehen werden, daß jedem dieser Kontaktstifte mindestens zwei Kontaktstellen zugeordnet werden, daß die Kontaktstifte nach den Regeln der Kombinatorik mit den zugeordneten Kontaktstellen verdrahtbar sind, daß die jeweils gewählte Verdrahtung eine Codierung darstellt, die im Chip ausgewertet wird, um die Verdrahtungsoptionen zu identifizieren.Technically, this object is achieved with the features specified in claim 1, characterized in that pins are provided for wiring options that each of these pins at least two contact points are assigned, that the pins are wired according to the rules of combinatorics with the associated contact points that each selected Wiring represents an encoding that is evaluated in the chip to identify the wiring options.

Vorrichtungsmäßig wird diese Aufgabe mit den im Anspruch 5 angegebenen Merkmalen dadurch gelöst, daß Kontaktstifte für Verdrahtungsoptionen vorgesehen sind, daß jedem dieser Kontaktstifte mindestens zwei Kontaktstellen zugeordnet sind, die über je einen Pullup- oder Pulldown-Widerstand auf einem Potential liegen, das zu dem am zugeordneten Kontaktstift anliegenden Potential entgegengesetzt ist, daß alle einem Kontaktstift zugeordneten Kontaktstellen, die über die Pullup-Widerstände auf hohem Pegel liegen, an die Eingänge eines UND-Gatters und einer Auswerteschaltung im Chip angeschlossen sind, daß alle einem Kontaktstift zugeordneten Kontaktstellen, die über einen Pulldown-Widerstand auf niederem Pegel liegen, an die Eingänge eines ODER-Gatters und der Auswerteschaltung angeschlossen sind, daß die Kontaktstifte mit den zugeordneten Kontaktstellen nach den Regeln der Kombinatorik verdrahtbar sind, daß die jeweils gewählte Verdrahtung eine Codierung zur Identifikation der Verdrahtungsoption darstellt und daß die Ausgänge der Gatter an Eingänge der Auswerteschaltung angeschlossen sind.Vorrichtungsmäßig this object is achieved with the features specified in claim 5, characterized in that pins are provided for wiring options that each of these pins are associated with at least two contact points, each of which is a pull-up or pull-down resistor at a potential to the on associated contact pin applied potential is opposite, that all a contact pin associated contact points, which are on the pull-up resistors at a high level, connected to the inputs of an AND gate and an evaluation circuit in the chip that all contact pins assigned to a contact point, via a Pulldown resistor are at a low level, are connected to the inputs of an OR gate and the evaluation that the pins are wired to the associated pads according to the rules of combinatorics that the respectively selected wiring encoding for identification de r Wiring option represents and that the outputs of the gates are connected to inputs of the evaluation circuit.

Ein intergrierter Schaltkreis ist aus einem Chip aufgebaut, der Kontaktstellen nach außen, die sog. Pads, aufweist, welche die Ein- und Ausgangskontakte des Chips darstellen. Für die externen Anschlüsse sind Kontaktstifte, die sog. Pins, vorgesehen, die je nach Ausführung des integrierten Schaltkreises mit den Kontaktstellen mittels eines dünnen Drahtes verbunden sind. Meist wird für die Verdrahtung der Kontaktstifte mit den Kontaktstellen Golddraht verwendet, der an den Kontaktstiften und den Kontaktstellen angeschweißt wird. Das Verdrahten der Kontaktstifte mit den Kontaktstellen wird auch als Bonden bezeichnet.An integrated circuit is constructed of a chip having outward pads, the so-called pads, which represent the input and output contacts of the chip. For the external connections pins are provided, the so-called pins, which are connected depending on the design of the integrated circuit with the contact points by means of a thin wire. For the wiring of the contact pins with the contact points, gold wire is usually used, which is welded to the contact pins and the contact points. The wiring of the contact pins with the contact points is also referred to as bonding.

Das erfindungsgemäße Verfahren sieht vor, daß mindestens einer der Kontaktstifte eines integrierten Schaltkreises für Verdrahtungsoptionen vorgesehen wird. Jedem dieser Kontaktstifte sind mindestens zwei Kontaktstellen zugeordnet, die nach den Regeln der Kombinatorik mit dem zugeordneten Kontaktstift verdrahtbar sind. Die jeweils gewählte Verdrahtung stellt eine Codierung dar, die im Chip ausgewertet wird, um die Verdrahtungsoption zu erkennen.The inventive method provides that at least one of the pins of an integrated circuit for wiring options is provided. Each of these contact pins are associated with at least two contact points, which can be wired according to the rules of combinatorics with the associated contact pin. Each selected wiring represents an encoding that is evaluated in the chip to detect the wiring option.

Bei einem erfindungsgemäßen integrierten Schaltkreis sind jedem der für die Verdrahtungsoption vorgesehenen Kontaktstifte mindestens zwei Kontaktstellen zugeordnet, die über je einen Pullup- oder Pulldown-Widerstand auf einem Potential liegen, das zu dem am zugeordneten Kontaktstift anliegenden Potential entgegengesetzt ist. Die einem Kontaktstift zugeordneten Kontaktstellen können über einen Pullup-Widerstand auf hohem Pegel liegen oder über einen Pulldown-Widerstand an niederem Pegel liegen. Die über Pullup-Widerstände auf hohem Pegel liegenden Kontaktstellen sind mit den Eingängen eines UND-Gatters verbunden, während die über Pulldown-Widerstände auf niederem Potential liegenden Kontaktstellen mit den Eingängen eines ODER-Gatters verbunden sind. Die Ausgänge der Gatter sind mit einer Auswerteschaltung im Chip verbunden, die am Pegel der Kontaktstellen die Verdrahtung zwischen dem Kontaktstift und den zugeordneten Kontaktstellen identifiziert. Die Pegel an den Kontaktstellen sind daher eine Codierung für die Verdrahtung. Der Ausgang des UND- bzw. ODER-Gatters realisiert dabei die Normalfunktion des Kontaktstiftes. In an integrated circuit according to the invention, each of the contact pins provided for the wiring option is assigned at least two contact points, which are each at a potential opposite to the potential applied to the associated contact pin via a respective pull-up or pull-down resistor. The pads associated with a pin can be high through a pull-up resistor or low at a pull-down resistor. The high level pullup resistors are connected to the inputs of an AND gate while the low potential pulldown resistors are connected to the inputs of an OR gate. The outputs of the gates are connected to an evaluation circuit in the chip, which identifies the wiring between the contact pin and the associated contact points at the level of the contact points. The levels at the pads are therefore a coding for the wiring. The output of the AND or OR gate realizes the normal function of the contact pin.

Ein erstes Ausführungsbeispiel eines erfindungsgemäßen integrierten Schaltkreises sieht vor, daß zwischen den Kontaktstellen und den Eingängen der zugeordneten Gatter je eine Eingangsschaltung liegt. Diese Eingangsschaltungen sind gleich gewählt. Vorzugsweise werden Schmitt-Trigger für die Eingangsschaltungen vorgesehen.A first embodiment of an integrated circuit according to the invention provides that an input circuit is located between the contact points and the inputs of the associated gates. These input circuits are chosen the same. Preferably Schmitt triggers are provided for the input circuits.

Es sind solche Kontaktstifte zur Verdrahtung mit den Kontaktstellen vorzusehen, die in Normalfunktion auf einem festen Potential liegen, bei falscher Potentialbelegung aber zu einer Fehlfunktion des integrierten Schaltkreises führen.Such contact pins are to be provided for the wiring with the contact points which are in normal function at a fixed potential, but lead to a malfunction of the integrated circuit in case of incorrect potential assignment.

Das erfindungsgemäße Verfahren und der erfindungsgemäße integrierte Schaltkreis werden anhand eines in den Figuren gezeigten Ausführungsbeispieles näher beschrieben und erläutert.The method according to the invention and the integrated circuit according to the invention are described and explained in more detail with reference to an embodiment shown in the figures.

In der Zeichnung zeigen:In the drawing show:

1: Das Ausführungsbeispiel ohne Verdrahtung mit einem auf hohem Pegel liegenden Kontaktstift, 1 : The embodiment without wiring with a high level pin,

2: Das Ausführungsbeipiel ohne Verdrahtung bei einem auf niederem Pegel liegenden Kontaktstift und 2 : The Ausführungsbeipiel without wiring at a lying on low level pin and

die 4–16: Alle kombinatorischen Möglichkeiten der Verdrahtung des Ausführungsbeispieles.the 4 - 16 All combinatorial possibilities of the wiring of the embodiment.

In der 1 ist das Ausführungsbeispiel ohne Verdrahtung mit einem auf niederem Pegel L liegenden Kontaktstift PI gezeigt. Dem Kontaktstift PI sind drei Kontaktstellen P1, P2 und P3 zugeordnet, die über je einen Pullup-Widerstand R1 auf hohem Pegel H liegen und unmittelbar mit dem Eingang je eines Schmitt-Triggers ST verbunden sind. Die Ausgänge der drei Schmitt-Trigger ST sind mit den Eingängen einer im Chip angeordneten Auswerteschaltung A und mit den Eingängen eines UND-Gatters U verbunden, dessen Ausgang ebenfalls mit der Auswerteschaltung A verbunden ist. Im nicht verdrahteten Zustand liegt der Pegel an den Ausgängen der Schmitt-Trigger ST und am Ausgang des UND-Gatters U auf hohem Pegel H. Die Auswerteschaltung A erkennt am hohen Pegel H an allen ihren Eingängen, daß der Kontaktstift PI nicht mit den Kontaktstellen P1–P3 verdrahtet ist. Die Pegel an den Ausgängen der Schmitt-Trigger ST und am Ausgang des UND-Gatters U stellen daher eine Codierung für die Verdrahtung des Kontaktstiftes PI mit den Kontaktstellen P1–P3 dar. Der Ausgang des UNO-Gatters U realisiert die Normalfunktion N des Kontaktstiftes.In the 1 For example, the embodiment is shown without wiring with a low level L contact pin PI. The contact pin PI three contact points P1, P2 and P3 are assigned, which are each a pull-up resistor R1 to a high level H and are connected directly to the input of each Schmitt trigger ST. The outputs of the three Schmitt triggers ST are connected to the inputs of an evaluation circuit A arranged in the chip and to the inputs of an AND gate U whose output is likewise connected to the evaluation circuit A. In the non-wired state, the level at the outputs of the Schmitt trigger ST and the output of the AND gate U is at high level H. The evaluation circuit A detects the high level H at all its inputs, that the contact pin PI not with the pads P1 -P3 is wired. The levels at the outputs of the Schmitt trigger ST and the output of the AND gate U therefore represent an encoding for the wiring of the contact pin PI with the contact points P1-P3. The output of the UNO gate U realizes the normal function N of the contact pin.

In der 2 ist das Ausführungsbeispiel ohne Verdrahtung mit einem auf hohem Pegel H liegenden Kontaktstift PI dargestellt. Es unterscheidet sich von der in 1 gezeigten Ausführung dadurch, daß der Kontaktstift PI nicht auf niederem, sondern auf hohem Pegel H liegt, daß die Kontaktstellen P1–P3 nicht auf hohem Pegel, sondern über Pulldown-Widerstände R2 auf niederem Pegel L liegen und daß das UND-Gatter durch ein ODER-Gatter O ersetzt ist. Die Pegel an den Ausgängen der Schmitt-Trigger ST und am Ausgang des ODER-Gatters O liegen alle auf niederem Pegel L. Der Ausgang des ODER-Gatters O realisiert die Normalfunktion des Kontaktstiftes.In the 2 the embodiment is shown without wiring with a high level H contact pin PI. It is different from the one in 1 shown embodiment in that the contact pin PI is not low, but at a high level H, that the contact points P1-P3 are not high level, but via pull-down resistors R2 at low level L and that the AND gate by an OR Gate O is replaced. The levels at the outputs of the Schmitt trigger ST and the output of the OR gate O are all at low level L. The output of the OR gate O realizes the normal function of the contact pin.

Die Pegel an den Ausgängen der Schmitt-Trigger ST und am Ausgang des ODER-Gatters O stellen eine Codierung dar, welche die Verdrahtung – in diesem Fall keinerlei Verdrahtung – repräsentiert und von der Auswerteschaltung A ausgewertet wird.The levels at the outputs of the Schmitt trigger ST and at the output of the OR gate O represent an encoding which represents the wiring - in this case no wiring - and is evaluated by the evaluation circuit A.

In den 4–16 sind alle kombinatorischen Möglichkeiten der Verdrahtung dargestellt. Bei N = 3 einem Kontaktstift zugeordneten Kontaktstellen ergeben sich unter der Annahme, daß Doppel- und Tripelbonds montagetechnisch machbar sind, N + (N über 2) + (N über 3) = 7 unterschiedliche Möglichkeiten der Verdrahtung.In the 4 - 16 All the combinatorial possibilities of the wiring are shown. At N = 3 contact points associated with a contact pin arise under the assumption that double and triple bonds are technically feasible assembly, N + (N over 2) + (N over 3) = 7 different ways of wiring.

In den 3–8 sind alle drei Möglichkeiten mit nur einer Drahtverbindung, i0n den 9–14 alle drei Möglichkeiten mit zwei Drahtverbindungen und schließlich in den 15 und 16 die einzige Möglichkeit mit drei Drahtverbindungen gezeigt.In the 3 - 8th are all three options with only one wire connection, i0n the 9 - 14 all three possibilities with two wire connections and finally in the 15 and 16 the only way shown with three wire connections.

Bei einem auf niederem Pegel L liegenden Kontaktstift liegen die Pegel an den Ausgängen derjenigen Schmitt-Trigger ST auf niederem Pegel L, deren Eingang mit denjenigen der Kontaktstellen P1–P3 verbunden ist, die mit dem Kontaktstift PI verdrahtet sind. Die Pegel an den Ausgängen derjenigen Schmitt-Trigger ST, deren Eingang mit denjenigen der Kontaktstellen P1–P3 verbunden sind, die nicht mit dem Kontaktstift PI verdrahtet sind, liegen auf hohem Pegel H. Der Ausgang des UND-Gatters U liegt auf niederem Pegel L.In the case of a contact pin which is at a low level L, the levels at the outputs of those Schmitt triggers ST are at a low level L whose input is connected to those of the contact points P1-P3 which are wired to the contact pin PI. The levels at the outputs of those Schmitt triggers ST, whose input is connected to those of the pads P1-P3, which are not wired to the contact pin PI, are at high level H. The output of the AND gate U is at low level L. ,

Bei einem auf hohem Pegel H liegenden Kontaktstift PI liegen die Pegel an den Ausgängen derjenigen Schmitt-Trigger ST auf hohem Pegel H, deren Eingang mit denjenigen der Kontaktstellen P1–P3 verbunden ist, die mit dem Kontaktstift PI verdrahtet sind. Die Pegel an den Ausgängen derjenigen Schmitt-Trigger ST, deren Eingang mit denjenigen der Kontaktstellen P1–P3 verbunden sind, die nicht mit dem Kontaktstift PI verdrahtet sind, liegen auf niedrem Pegel L. Der Ausgang des ODER-Gatters O liegt auf hohem Pegel H.In a high level H pin PI levels are at the outputs of those Schmitt trigger ST at high level H, whose input is connected to those of the pads P1-P3, which are wired to the contact pin PI. The levels at the outputs of those Schmitt triggers ST whose inputs are connected to those of the pads P1-P3 which are not wired to the contact pin PI are at low level L. The output of the OR gate O is high level H. ,

Die Auswerteschaltung A erkennt am Pegel des Ausgangs der Gatter, ob eine Kontaktstelle mit dem Kontaktstift verdrahtet ist und am Pegel an den Ausgängen der Schmitt-Trigger, welche der Kontaktstellen P1–P3 mit dem Kontaktstift verdrahtet sind.The evaluation circuit A detects at the level of the output of the gate, whether a contact point is wired to the pin and at the level at the outputs of the Schmitt trigger, which are the pads P1-P3 wired to the pin.

Bei der Dimensionierung der Pullup- und der Pulldown-Widerstände ist auf einen ausreichenden Wert zu achten, damit noch ein sauberer logischer Pegel am Kontaktstift anliegt, weil ein Spannungsteiler zwischen dem Ausgangswiderstand der an den Kontaktstift angeschlossenen Signalquelle und dem Eingangswiderstand gebildet wird. Damit werden gleichzeitig der ständig fließende Eingangsstrom und die dadurch verursachte Verlustleistung begrenzt. Bei Verlustleistungskritischen integrierten Schaltkreisen kann der Eingangswiderstand geschaltet werden; das Schaltsignal kann als Abtastsignal für die Bondoptionen dienen.When dimensioning the pull-up and the pull-down resistors is to pay attention to a sufficient value so that even a clean logic level is applied to the contact pin, because a voltage divider between the output resistance of the signal source connected to the pin and the input resistance is formed. This simultaneously limits the constantly flowing input current and the power loss caused thereby. For loss-performance critical integrated circuits, the input resistance can be switched; the switching signal can serve as a sampling signal for the bonding options.

Mittels des erfindungsgemäßen Verfahrens lassen sich bei einem integrierten Schaltkreis Bondoptionen ohne die bei den bekannten Plattformbonds und Stegbonds üblichen Nachteile realisieren.By means of the method according to the invention, bonding options without the disadvantages customary in the known platform bonds and web bonds can be realized in the case of an integrated circuit.

BezugszeichenlisteLIST OF REFERENCE NUMBERS

  • HH
    hoher Pegelhigh level
    LL
    niederer Pegellow level
    NN
    Normalfunktionnormal function
    OO
    ODER-GatterOR gate
    PIPI
    Kontaktstiftpin
    P1–P3P1-P3
    Kontaktstellecontact point
    R1R1
    Pullup-WiderstandPullup resistor
    R2R2
    Pulldown-WiderstandPull-down resistor
    STST
    Schmitt-TriggerSchmitt trigger
    UU
    UND-GatterAND gate

Claims (10)

Verfahren zur Realisierung von Verdrahtungsoptionen bei einem integrierten Schaltkreis aus einem Chip mit mehreren Kontaktstellen (P1, P2, P3), die mit Kontaktstiften (PI) verdrahtbar sind, wobei mindestens ein Kontaktstift (PI) für Verdrahtungsoptionen vorhanden ist, wobei jedem dieser Kontaktstifte (PI) mindestens zwei Kontaktstellen (P1, P2, P3) zugeordnet werden, wobei die Kontaktstifte (PI) nach Regeln der Kombinatorik mit den zugeordneten Kontaktstellen (P1, P2, P3) verdrahtbar sind, wobei die jeweils gewählte Verdrahtung eine Codierung darstellt, die im Chip ausgewertet wird, um die Verdrahtungsoption zu erkennen, wobei – die einem Kontaktstift (PI) zugeordneten Kontaktstellen (P1, P2, P3) über je einen Pullup- oder Pulldown-Widerstand (R1, R2) auf ein Potential gelegt werden, das zu dem am zugeordneten Kontaktstift (PI) angelegten Potential entgegengesetzt ist, – dass alle einem Kontaktstift (PI) zugeordneten Kontaktstellen (P1, P2, P3), die über die Pullup-Widerstände (R1) auf hohem Pegel (H) liegen, an Eingänge eines UND-Gatters (U) und an Eingängen einer im Chip angeordneten Auswerteeinheit (A) angeschlossen sind, – dass alle einem Kontaktstift (PI) zugeordneten Kontaktstellen (P1, P2, P3), die über einen Pulldown-Widerstand (R2) auf niederem Pegel (L) liegen, an Eingänge eines ODER-Gatters und an Eingängen der im Chip angeordneten Auswerteeinheit (A) angeschlossen sind, – dass ein Ausgangssignal des UND-Gatters (U) oder des ODER-Gatters (O) und die Pegel der einem Kontaktstift zugeordneten Kontaktstellen (P1, P2, P3) in der Auswerteschaltung (A) des Chips ausgewertet werden, – wobei die Auswerteschaltung (A) anhand des Ausgangssignals des UND-Gatters (U) oder des ODER-Gatters (O) erkennt, ob der Kontaktstift mit mindestens einer Kontaktstelle verdrahtet ist und – wobei die Auswerteschaltung (A) anhand der Pegel der Kontaktstellen (P1, P2, P3) erkennt, welche Kontaktstellen (P1, P2, P3) mit dem Kontaktstift verdrahtet sind.A method of realizing wiring options in a multi-pad chip integrated circuit (P1, P2, P3) wireable to pins (PI), wherein at least one wiring option pin (PI) is provided with each of said pins (PI ) are assigned to at least two contact points (P1, P2, P3), wherein the contact pins (PI) according to rules of the combinatorial with the associated contact points (P1, P2, P3) are wired, wherein the respectively selected wiring represents an encoding that in the chip is evaluated to detect the wiring option, in which The contact points (P1, P2, P3) assigned to a contact pin (PI) are each set to a potential which is opposite to the potential applied to the associated contact pin (PI) via a respective pull-up or pull-down resistor (R1, R2), - That all a pin (PI) associated pads (P1, P2, P3), which are on the pull-up resistors (R1) at a high level (H), to inputs of an AND gate (U) and inputs one in the chip arranged evaluation unit (A) are connected, In that all contact points (P1, P2, P3) assigned to a contact pin (PI), which are at a low level (L) via a pull-down resistor (R2), are connected to inputs of an OR gate and to inputs of the evaluation unit ( A) are connected, - That an output signal of the AND gate (U) or the OR gate (O) and the level of a contact pin associated contact points (P1, P2, P3) are evaluated in the evaluation circuit (A) of the chip, - Wherein the evaluation circuit (A) based on the output signal of the AND gate (U) or the OR gate (O) detects whether the contact pin is wired to at least one contact point and - Wherein the evaluation circuit (A) on the basis of the levels of the contact points (P1, P2, P3) detects which contact points (P1, P2, P3) are wired to the contact pin. Verfahren nach Anspruch 1, wobei zwischen den Kontaktstellen (P1, P2, P3) und den Eingängen der zugeordneten Gatter (U, O) Eingangsschaltungen (ST) vorhanden sind.Method according to claim 1, wherein input circuits (ST) are present between the contact points (P1, P2, P3) and the inputs of the associated gates (U, O). Verfahren nach Anspruch 2, wobei die Eingangsschaltungen (ST) gleich gewählt werden.Method according to claim 2, wherein the input circuits (ST) are chosen to be the same. Verfahren nach Anspruch 2 oder 3, wobei für die Eingangsschaltungen (ST) Schmitt-Trigger gewählt werden.Method according to claim 2 or 3, wherein Schmitt triggers are selected for the input circuits (ST). Integrierter Schaltkreis zur Realisierung von Verdrahtungsoptionen aus einem Chip mit mehreren Kontaktstellen (P1, P2, P3), die mit den Kontaktstiften (PI) verdrahtbar sind, – wobei mindestens ein Kontaktstift (PI) für Verdrahtungsoptionen vorhanden ist, – wobei jedem dieser Kontaktstifte (PI) mindestens zwei Kontaktstellen (P1, P2, P3) zugeordnet sind, die über je einen Pullup- oder Pulldown-Widerstand (R1, R2) auf einem Potential liegen, das zu dem am zugeordneten Kontaktstift (PI) anliegenden Potential entgegengesetzt ist, – wobei die Kontaktstifte (PI) mit den zugeordneten Kontaktstellen (P1, P2, P3) nach den Regeln der Kombinatorik verdrahtbar sind und wobei die jeweils gewählte Verdrahtung eine Codierung zur Identifikation der Verdrahtungsoption darstellt, wobei alle einem Kontaktstift (PI) zugeordneten Kontaktstellen (P1, P2, P3), die über die Pullup-Widerstände (R1) auf hohem Pegel (H) liegen, an die Eingänge eines UND-Gatters (U) und einer Auswerteschaltung (A) im Chip angeschlossen sind, dass alle einem Kontaktstift (PI) zugeordneten Kontaktstellen (P1, P2, P3), die über einen Pulldown-Widerstand (R2) auf niederem Pegel (L) liegen, an die Eingänge eines ODER-Gatters (O) und der Auswerteschaltung (A) angeschlossen sind und dass die Ausgänge der Gatter (U, O) an die Eingänge der Auswerteschaltung (A) angeschlossen sind. Integrated circuit for realizing wiring options from a chip having a plurality of contact points (P1, P2, P3), which can be wired to the contact pins (PI), - wherein there is at least one contact pin (PI) for wiring options, - wherein each of these contact pins (PI ) are assigned at least two contact points (P1, P2, P3), which are each a pull-up or pull-down resistor (R1, R2) at a potential which is opposite to the voltage applied to the associated contact pin (PI) potential, - the contact pins (PI) with the associated contact points (P1, P2, P3) are wired according to the rules of Kombinatorik and wherein the respectively selected wiring represents a coding for identifying the wiring option, all a contact pin (PI) associated pads (P1, P2 , P3), which are on the pull-up resistors (R1) at a high level (H), to the inputs of an AND gate (U) and an evaluation circuit (A) in Chip are connected, that all a pin (PI) associated pads (P1, P2, P3), which are connected via a pulldown resistor (R2) at low level (L), to the inputs of an OR gate (O) and the Evaluation circuit (A) are connected and that the outputs of the gates (U, O) are connected to the inputs of the evaluation circuit (A). Integrierter Schaltkreis nach Anspruch 5, dadurch gekennzeichnet, dass zwischen den Kontaktstellen (P1, P2, P3) und den Eingängen der zugeordneten Gatter (U, O) je eine Eingangsschaltung (ST) liegt.Integrated circuit according to Claim 5, characterized in that an input circuit (ST) is located between each of the contact points (P1, P2, P3) and the inputs of the associated gates (U, O). Integrierter Schaltkreis nach Anspruch 6, dadurch gekennzeichnet, dass die Eingangsschaltungen (ST) gleich gewählt sind.Integrated circuit according to Claim 6, characterized in that the input circuits (ST) are chosen to be the same. Integrierter Schaltkreis nach Anspruch 6 oder 7, dadurch gekennzeichnet, dass für die Eingangsschaltungen (ST) Schmitt-Trigger vorhanden sind.Integrated circuit according to Claim 6 or 7, characterized in that Schmitt triggers are present for the input circuits (ST). Integrierter Schaltkreis nach einem der Ansprüche 5 bis 8, dadurch gekennzeichnet, dass Kontaktstifte (PI) zur Verdrahtung mit den Kontaktstellen (P1, P2, P3) vorhanden sind, die in Normalfunktion auf einem festen Potential liegen, und bei denen eine falsche Potentialbelegung zu einer Fehlfunktion des integrierten Schaltkreises führt.Integrated circuit according to one of claims 5 to 8, characterized in that contact pins (PI) are for wiring to the contact points (P1, P2, P3) is present, which are in normal operation at a fixed potential, and in which an incorrect potential assignment to a Malfunction of the integrated circuit leads. Verfahren nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, dass solche Kontaktstifte (PI) zur Verdrahtung mit den Kontaktstellen (P1, P2, P3) verwendet werden, die in Normalfunktion auf einem festen Potential liegen, und bei denen eine falsche Potentialbelegung zu einer Fehlfunktion des integrierten Schaltkreises führt.Method according to one of claims 1 to 4, characterized in that such pins (PI) are used for wiring to the contact points (P1, P2, P3), which are in a normal function at a fixed potential, and in which a false potential assignment to a Malfunction of the integrated circuit leads.
DE10114767.8A 2001-03-26 2001-03-26 Method for implementing integrated circuit and integrated circuit wiring options Expired - Lifetime DE10114767B4 (en)

Priority Applications (5)

Application Number Priority Date Filing Date Title
DE10114767.8A DE10114767B4 (en) 2001-03-26 2001-03-26 Method for implementing integrated circuit and integrated circuit wiring options
PCT/EP2002/003326 WO2002078076A2 (en) 2001-03-26 2002-03-25 Method for realizing wiring options in an integrated circuit and a corresponding integrated circuit
KR10-2003-7009485A KR20040024539A (en) 2001-03-26 2002-03-25 Method for realizing wiring options in an integrated circuit and a corresponding integrated circuit
JP2002576007A JP4036263B2 (en) 2001-03-26 2002-03-25 Method for implementing wiring options in an integrated circuit and integrated circuit
EP02753718A EP1374295A2 (en) 2001-03-26 2002-03-25 Method for realizing wiring options in an integrated circuit and a corresponding integrated circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10114767.8A DE10114767B4 (en) 2001-03-26 2001-03-26 Method for implementing integrated circuit and integrated circuit wiring options

Publications (2)

Publication Number Publication Date
DE10114767A1 DE10114767A1 (en) 2002-10-17
DE10114767B4 true DE10114767B4 (en) 2017-04-27

Family

ID=7679059

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10114767.8A Expired - Lifetime DE10114767B4 (en) 2001-03-26 2001-03-26 Method for implementing integrated circuit and integrated circuit wiring options

Country Status (5)

Country Link
EP (1) EP1374295A2 (en)
JP (1) JP4036263B2 (en)
KR (1) KR20040024539A (en)
DE (1) DE10114767B4 (en)
WO (1) WO2002078076A2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006294930A (en) * 2005-04-12 2006-10-26 Denso Corp Semiconductor integrated circuit device and mounting method thereof

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3911450C2 (en) * 1988-05-07 1993-07-01 Mitsubishi Denki K.K., Tokio/Tokyo, Jp
DE4332783A1 (en) * 1993-09-27 1995-03-30 Reichhardt Bernd Configurable electronic component for surface mounting
DE19852071C2 (en) * 1998-11-11 2000-08-24 Siemens Ag Integrated semiconductor chip with data input / data output organizational form preset via bond pads

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0057645A1 (en) * 1981-02-04 1982-08-11 FAIRCHILD CAMERA & INSTRUMENT CORPORATION Electrically coded identification of integrated circuit devices
US5414380A (en) * 1993-04-19 1995-05-09 Motorola, Inc. Integrated circuit with an active-level configurable and method therefor
US6211575B1 (en) * 1999-08-18 2001-04-03 Sigmatel Inc. Method and apparatus for identifying customized integrated circuits
US6798076B2 (en) * 1999-12-21 2004-09-28 Intel Corporation Method and apparatus for encoding information in an IC package

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3911450C2 (en) * 1988-05-07 1993-07-01 Mitsubishi Denki K.K., Tokio/Tokyo, Jp
DE4332783A1 (en) * 1993-09-27 1995-03-30 Reichhardt Bernd Configurable electronic component for surface mounting
DE19852071C2 (en) * 1998-11-11 2000-08-24 Siemens Ag Integrated semiconductor chip with data input / data output organizational form preset via bond pads

Also Published As

Publication number Publication date
KR20040024539A (en) 2004-03-20
JP2004527121A (en) 2004-09-02
EP1374295A2 (en) 2004-01-02
WO2002078076A3 (en) 2003-10-02
JP4036263B2 (en) 2008-01-23
WO2002078076A2 (en) 2002-10-03
DE10114767A1 (en) 2002-10-17

Similar Documents

Publication Publication Date Title
DE3712178C2 (en)
DE10297097T5 (en) Melt programmable I / O organization
EP1088239B1 (en) Device for measuring and analyzing electrical signals of an integrated circuit component
DE102005004608B3 (en) Method of checking electrical contacts between output pins of power circuits of power circuit device and external node between device and load
DE19625904C2 (en) Fuse signature circuit for electrical fuses of a semiconductor memory device
EP0882308B1 (en) Optimizing the power connection between chip and circuit board for a power switch
DE10114767B4 (en) Method for implementing integrated circuit and integrated circuit wiring options
DE19825009C1 (en) Semiconductor chip bond pad testing device
DE10051937A1 (en) Circuit arrangement for programming a delay time of a signal path
DE10028145C2 (en) Integrated circuit arrangement for testing transistors and semiconductor wafer with such a circuit arrangement
DE19852071C2 (en) Integrated semiconductor chip with data input / data output organizational form preset via bond pads
EP0733910B1 (en) Printed circuit board with built-in testing of connections to ICs
DE19528733C1 (en) Integrated circuit
DE19506325C1 (en) Test circuit and test method for functional testing of electronic circuits
DE102006017260A1 (en) Circuit inspection procedure
EP1860447B1 (en) Circuit test arrangement and test method for testing a path in a circuit
DE4244083A1 (en) Semiconductor memory device with internal state determining circuit - has region of chip surface for alternative connections of internal circuit to ends of supply lines
EP1189350B1 (en) Circuit arrangement and indicating element
DE4307578A1 (en) Integrated semiconductor resistor ladder for A=D or D=A converter - has pair of serially connected MOS-transistors having common contact port connected in parallel across each resistor
DE4127392A1 (en) Current and-or voltage limiter monitor - contains parallel current and-or series voltage limiters with individual switching and current and-or voltage sensors
DE19933800C1 (en) Semiconductor integrated circuit
DE102004059506B3 (en) Arrangement for testing embedded circuits using a separate supply voltage
DE10041670B4 (en) Locating loop for determining the fault location of a faulty cable
DE2262504A1 (en) TEST ARRANGEMENT FOR TESTING OPERATING LOGICAL CIRCUITS
DE10329646A1 (en) Electronic component with several identical, parallel-connected electronic circuit units, e.g. integrated circuits

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R016 Response to examination communication
R016 Response to examination communication
R081 Change of applicant/patentee

Owner name: TDK-MICRONAS GMBH, DE

Free format text: FORMER OWNER: MICRONAS GMBH, 79108 FREIBURG, DE

R082 Change of representative

Representative=s name: KOCH-MUELLER PATENTANWALTSGESELLSCHAFT MBH, DE

R018 Grant decision by examination section/examining division
R020 Patent grant now final
R071 Expiry of right