DE10114767A1 - Method for realizing wiring options in an integrated circuit and integrated circuit - Google Patents

Method for realizing wiring options in an integrated circuit and integrated circuit

Info

Publication number
DE10114767A1
DE10114767A1 DE10114767A DE10114767A DE10114767A1 DE 10114767 A1 DE10114767 A1 DE 10114767A1 DE 10114767 A DE10114767 A DE 10114767A DE 10114767 A DE10114767 A DE 10114767A DE 10114767 A1 DE10114767 A1 DE 10114767A1
Authority
DE
Germany
Prior art keywords
contact
assigned
contact points
integrated circuit
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE10114767A
Other languages
German (de)
Other versions
DE10114767B4 (en
Inventor
Eckart Wagner
Martin Winterer
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Micronas GmbH
Original Assignee
TDK Micronas GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Micronas GmbH filed Critical TDK Micronas GmbH
Priority to DE10114767.8A priority Critical patent/DE10114767B4/en
Priority to KR10-2003-7009485A priority patent/KR20040024539A/en
Priority to PCT/EP2002/003326 priority patent/WO2002078076A2/en
Priority to JP2002576007A priority patent/JP4036263B2/en
Priority to EP02753718A priority patent/EP1374295A2/en
Publication of DE10114767A1 publication Critical patent/DE10114767A1/en
Application granted granted Critical
Publication of DE10114767B4 publication Critical patent/DE10114767B4/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54433—Marks applied to semiconductor devices or parts containing identification or tracking information
    • H01L2223/5444—Marks applied to semiconductor devices or parts containing identification or tracking information for electrical read out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Wire Bonding (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

Zur Realisierung von Bondoptionen sind bei einem IC mehrere Pads (P1, P2, P3) nach den Regeln der Kombinatorik mit einem Pin (PI) verdrahtbar. Die unterschiedlichen Verdrahtungsmöglichkeiten stellen eine Codierung zur Identifikation der Bondoptionen dar. Jeder der einem Pin (PI) zugeordneten Pads (P1, P2, P3) liegt entweder über einen Pullup-Widerstand (R1) oder einen Pulldown-Widerstand (R2) auf einem Potential, das entgegengesetzt zu dem des zugeordneten Pins (PI) ist, und ist an den Eingang einer Eingangsschaltung, z. B. eines Schmitt-Triggers (ST), angeschlossen. Die Ausgänge der Schmitt-Trigger (ST) sind an eine Auswerteschaltung (A) im Chip und an die Eingänge eines UND-Gatters (U) oder eines ODER-Gatters (O) angeschlossen, deren Ausgänge ebenfalls mit der Auswerteschaltung (A) verbunden sind.To implement bond options, several pads (P1, P2, P3) can be wired to one pin (PI) according to the rules of combinatorics. The different wiring options represent coding for identifying the bond options. Each of the pads (P1, P2, P3) assigned to a pin (PI) is connected to a potential either via a pull-up resistor (R1) or a pull-down resistor (R2), which is opposite to that of the assigned pin (PI), and is connected to the input of an input circuit, e.g. B. a Schmitt trigger (ST) connected. The outputs of the Schmitt trigger (ST) are connected to an evaluation circuit (A) in the chip and to the inputs of an AND gate (U) or an OR gate (O), the outputs of which are also connected to the evaluation circuit (A) ,

Description

Die Erfindung betrifft ein Verfahren zur Realisierung von Verdrahtungsoptionen bei einem integrierten Schaltkreis aus einem Chip mit mehreren Kontaktstellen, sog. Pads, die mit den Anschlußstiften, den sog. Pins, verdrahtbar sind.The invention relates to a method for realizing Wiring options with an integrated circuit a chip with several contact points, so-called pads, which with the Connection pins, the so-called pins, can be wired.

Die Erfindung betrifft weiter einen integrierten Schaltkreis aus einem Chip mit mehreren Kontaktstellen, den sog. Pads, die mit den Anschlußstiften, den sog. Pins, verdrahtbar sind.The invention further relates to an integrated circuit from a chip with several contact points, the so-called pads, the can be wired to the connecting pins.

Verdrahtungsoptionen, sog. Bondoptionen, stellen eine einfache Möglichkeit dar, einen integrierten Schaltkreis bei gleicher Hardware unterschiedlich zu konfigurieren oder mit unterschiedlichem Funktionsumfang auszustatten. Weil der integrierte Schaltkreis von der Schaltung her trotz unterschiedlichem Funktionsumfang gleich bleibt, werden Vorteile bei der Produktion erzielt. Ein erster Vorteil zeigt sich darin, daß beim Waferproben ein einziges Testprogramm genügt. Ein weiterer Vorteil liegt darin, daß erst zum spätest möglichen Zeitpunkt, nämlich beim Verpacken der integrierten Schaltkreise in verschiedene Gehäuse, entschieden wird, um welche Variante des integrierten Schaltkreises es sich handelt.Wiring options, so-called bond options, provide a simple one Possibility of an integrated circuit with the same To configure hardware differently or with different functions. Because the integrated circuit despite the circuit different functionality remains the same Production benefits achieved. A first advantage shows the fact that a single test program for wafer samples enough. Another advantage is that only until the latest possible point in time, namely when packing the integrated Circuits in different housings, it is decided to which variant of the integrated circuit it is is.

Bekannte Verfahren zur Realisierung von Bondoptionen sehen Plattformbonds oder Stegbonds vor.See known methods for realizing bond options Platform bonds or bridge bonds.

Plattformbonds haben den einen Nachteil, daß der Bonddraht sehr kurz ist, und den zweiten Nachteil, daß zwischen der Plattform und dem Kristall ein Höhenversatz besteht. Diese beiden Nachteile bedingen einen dritten Nachteil beim Bondverfahren, das in mechanischen Festigkeitsproblemen liegt. Platform bonds have the one disadvantage that the bond wire is very short, and the second disadvantage that between the Platform and the crystal there is a height offset. This Both disadvantages result in a third disadvantage Bonding process, which lies in mechanical strength problems.  

Stegbonds weisen den Nachteil auf, daß die Stege bei unterschiedlichen Gehäusen an unterschiedlichen Stellen liegen. Beispielsweise gibt es integrierte Schaltkreise mit zwei Stegen in der Mitte oder mit vier Stegen in den Ecken. Stegbonds sind daher für intergrierte Schaltkreise, die in unterschiedlichen Gehäusen verpackt werden, nicht geeignet. Außerdem läßt die Haftung der Drähte bei Stegbonds zu wünschen übrig.Web bonds have the disadvantage that the webs at different housings in different places lie. For example, there are integrated circuits with two bars in the middle or with four bars in the corners. Bridge bonds are therefore for integrated circuits that are in packed in different housings, not suitable. In addition, the adhesion of the wires to bridge bonds leaves something to be desired left.

Verfahrensmäßig wird diese Aufgabe mit den im Anspruch 1 angegebenen Merkmalen dadurch gelöst, daß Kontaktstifte für Verdrahtungsoptionen vorgesehen werden, daß jedem dieser Kontaktstifte mindestens zwei Kontaktstellen zugeordnet werden, daß die Kontaktstifte nach den Regeln der Kombinatorik mit den zugeordneten Kontaktstellen verdrahtbar sind, daß die jeweils gewählte Verdrahtung eine Codierung darstellt, die im Chip ausgewertet wird, um die Verdrahtungsoptionen zu identifizieren.In procedural terms, this task is performed with the in claim 1 specified features solved in that contact pins for Wiring options are provided that each of these Contact pins assigned to at least two contact points be that the contact pins according to the rules of combinatorics are wired to the associated contact points that the each selected wiring represents a coding that in Chip is evaluated to the wiring options too identify.

Vorrichtungsmäßig wird diese Aufgabe mit den im Anspruch 6 angegebenen Merkmalen dadurch gelöst, daß Kontaktstifte für Verdrahtungsoptionen vorgesehen sind, daß jedem dieser Kontaktstifte mindestens zwei Kontaktstellen zugeordnet sind, die über je einen Pullup- oder Pulldown-Widerstand auf einem Potential liegen, das zu dem am zugeordneten Kontaktstift anliegenden Potential entgegengesetzt ist, daß alle einem Kontaktstift zugeordneten Kontaktstellen, die über die Pullup- Widerstände auf hohem Pegel liegen, an die Eingänge eines UND- Gatters und einer Auswerteschaltung im Chip angeschlossen sind, daß alle einem Kontaktstift zugeordneten Kontaktstellen, die über einen Pulldown-Widerstand auf niederem Pegel liegen, an die Eingänge eines ODER-Gatters und der Auswerteschaltung angeschlossen sind, daß die Kontaktstifte mit den zugeordneten Kontaktstellen nach den Regeln der Kombinatorik verdrahtbar sind, daß die jeweils gewählte Verdrahtung eine Codierung zur Identifikation der Verdrahtungsoption darstellt und daß die Ausgänge der Gatter an Eingänge der Auswerteschaltung angeschlossen sind. In terms of the device, this task is carried out with those in claim 6 specified features solved in that contact pins for Wiring options are provided that each of these Contact pins are assigned to at least two contact points, each with a pullup or pulldown resistor on one Potential lie that on the associated contact pin opposite potential is that all one Contact pin assigned contact points that via the pull-up Resistors are at a high level to the inputs of an AND Gate and an evaluation circuit connected in the chip are that all contact points assigned to a contact pin, which are at a low level via a pulldown resistor, to the inputs of an OR gate and the evaluation circuit are connected that the contact pins with the assigned Contact points can be wired according to the rules of combinatorics are that the selected wiring is a coding for Identification of the wiring option and that the Outputs of the gates to inputs of the evaluation circuit are connected.  

Ein intergrierter Schaltkreis ist aus einem Chip aufgebaut, der Kontaktstellen nach außen, die sog. Pads, aufweist, welche die Ein- und Ausgangskontakte des Chips darstellen. Für die externen Anschlüsse sind Kontaktstifte, die sog. Pins, vorgesehen, die je nach Ausführung des integrierten Schaltkreises mit den Kontaktstellen mittels eines dünnen Drahtes verbunden sind. Meist wird für die Verdrahtung der Kontaktstifte mit den Kontaktstellen Golddraht verwendet, der an den Kontaktstiften und den Kontaktstellen angeschweißt wird. Das Verdrahten der Kontaktstifte mit den Kontaktstellen wird auch als Bonden bezeichnet.An integrated circuit is made up of a chip, of the contact points to the outside, the so-called pads, which represent the input and output contacts of the chip. For the external connections are contact pins, the so-called pins, provided, depending on the version of the integrated Circuit with the contact points using a thin Wire are connected. Most is used for wiring the Contact pins are used with the contact points gold wire that welded to the contact pins and the contact points becomes. Wiring the contact pins to the contact points is also known as bonding.

Das erfindungsgemäße Verfahren sieht vor, daß mindestens einer der Kontaktstifte eines integrierten Schaltkreises für Verdrahtungsoptionen vorgesehen wird. Jedem dieser Kontaktstifte sind mindestens zwei Kontaktstellen zugeordnet, die nach den Regeln der Kombinatorik mit dem zugeordneten Kontaktstift verdrahtbar sind. Die jeweils gewählte Verdrahtung stellt eine Codierung dar, die im Chip ausgewertet wird, um die Verdrahtungsoption zu erkennen.The inventive method provides that at least one the pins of an integrated circuit for Wiring options are provided. Each one of these Contact pins are assigned to at least two contact points, which according to the rules of combinatorics with the assigned Contact pin are wirable. The selected one Wiring represents a coding that is evaluated in the chip to recognize the wiring option.

Bei einem erfindungsgemäßen integrierten Schaltkreis sind jedem der für die Verdrahtungsoption vorgesehenen Kontaktstifte mindestens zwei Kontaktstellen zugeordnet, die über je einen Pullup- oder Pulldown-Widerstand auf einem Potential liegen, das zu dem am zugeordneten Kontaktstift anliegenden Potential entgegengesetzt ist. Die einem Kontaktstift zugeordneten Kontaktstellen können über einen Pullup-Widerstand auf hohem Pegel liegen oder über einen Pulldown-Widerstand an niederem Pegel liegen. Die über Pullup- Widerstände auf hohem Pegel liegenden Kontaktstellen sind mit den Eingängen eines UND-Gatters verbunden, während die über Pulldown-Widerstände auf niederem Potential liegenden Kontaktstellen mit den Eingängen eines ODER-Gatters verbunden sind. Die Ausgänge der Gatter sind mit einer Auswerteschaltung im Chip verbunden, die am Pegel der Kontaktstellen die Verdrahtung zwischen dem Kontaktstift und den zugeordneten Kontaktstellen identifiziert. Die Pegel an den Kontaktstellen sind daher eine Codierung für die Verdrahtung. Der Ausgang des UND- bzw. ODER-Gatters realisiert dabei die Normalfunktion des Kontaktstiftes.In an integrated circuit according to the invention any of those provided for the wiring option Contact pins assigned to at least two contact points that via a pullup or pulldown resistor on each Potential lie that on the associated contact pin applied potential is opposite. The one Contact points assigned to contact pins can be accessed via a Pullup resistance is high or above one Pulldown resistance is at a low level. The pullup Resistors at high level contact points are included connected to the inputs of an AND gate, while the over Pulldown resistors are at low potential Contact points connected to the inputs of an OR gate are. The outputs of the gates are equipped with an evaluation circuit connected in the chip, which at the level of the contact points Wiring between the contact pin and the associated one Contact points identified. The levels at the contact points are therefore a coding for the wiring. The exit of the  The AND or OR gate realizes the normal function of the Contact pin.

Ein erstes Ausführungsbeispiel eines erfindungsgemäßen integrierten Schaltkreises sieht vor, daß zwischen den Kontaktstellen und den Eingängen der zugeordneten Gatter je eine Eingangsschaltung liegt. Diese Eingangsschaltungen sind gleich gewählt. Vorzugsweise werden Schmitt-Trigger für die Eingangsschaltungen vorgesehen.A first embodiment of an inventive integrated circuit provides that between the Contact points and the inputs of the assigned gates each there is an input circuit. These are input circuits chosen immediately. Schmitt triggers are preferred for the Input circuits provided.

Es sind solche Kontaktstifte zur Verdrahtung mit den Kontaktstellen vorzusehen, die in Normalfunktion auf einem festen Potential liegen, bei falscher Potentialbelegung aber zu einer Fehlfunktion des integrierten Schaltkreises führen.There are such contact pins for wiring to the Provide contact points that function normally on a fixed potential, but with incorrect potential assignment cause the integrated circuit to malfunction.

Das erfindungsgemäße Verfahren und der erfindungsgemäße integrierte Schaltkreis werden anhand eines in den Figuren gezeigten Ausführungsbeispieles näher beschrieben und erläutert.The inventive method and the inventive Integrated circuit are based on one in the figures shown embodiment described in more detail and explained.

In der Zeichnung zeigen:The drawing shows:

Fig. 1 Das Ausführungsbeispiel ohne Verdrahtung mit einem auf hohem Pegel liegenden Kontaktstift, Fig. 1 The embodiment without wiring with a lying at the high level contact pin,

Fig. 2 Das Ausführungsbeipiel ohne Verdrahtung bei einem auf niederem Pegel liegenden Kontaktstift und Fig. 2 The exemplary embodiment without wiring with a contact pin and at a low level

die Fig. 4-16 Alle kombinatorischen Möglichkeiten der Verdrahtung des Ausführungsbeispieles. Fig. 4-16 All combinatorial ways of wiring the embodiment.

In der Fig. 1 ist das Ausführungsbeispiel ohne Verdrahtung mit einem auf niederem Pegel L liegenden Kontaktstift PI gezeigt. Dem Kontaktstift PI sind drei Kontaktstellen P1, P2 und P3 zugeordnet, die über je einen Pullup-Widerstand R1 auf hohem Pegel H liegen und unmittelbar mit dem Eingang je eines Schmitt-Triggers ST verbunden sind. Die Ausgänge der drei Schmitt-Trigger ST sind mit den Eingängen einer im Chip angeordneten Auswerteschaltung A und mit den Eingängen eines UND-Gatters U verbunden, dessen Ausgang ebenfalls mit der Auswerteschaltung A verbunden ist. Im nicht verdrahteten Zustand liegt der Pegel an den Ausgängen der Schmitt-Trigger ST und am Ausgang des UND-Gatters U auf hohem Pegel H. Die Auswerteschaltung A erkennt am hohen Pegel H an allen ihren Eingängen, daß der Kontaktstift PI nicht mit den Kontaktstellen P1-P3 verdrahtet ist. Die Pegel an den Ausgängen der Schmitt-Trigger ST und am Ausgang des UND- Gatters U stellen daher eine Codierung für die Verdrahtung des Kontaktstiftes PI mit den Kontaktstellen P1-P3 dar. Der Ausgang des UNO-Gatters U realisiert die Normalfunktion N des Kontaktstiftes.In FIG. 1, the embodiment is shown without wiring with a low level L lying on contact pin PI. The contact pin PI is assigned three contact points P1, P2 and P3, which are each at a high level H via a pull-up resistor R1 and are directly connected to the input of a Schmitt trigger ST. The outputs of the three Schmitt triggers ST are connected to the inputs of an evaluation circuit A arranged in the chip and to the inputs of an AND gate U, the output of which is also connected to the evaluation circuit A. In the non-wired state, the level at the outputs of the Schmitt trigger ST and at the output of the AND gate U is at a high level H. The evaluation circuit A recognizes at the high level H at all of its inputs that the contact pin PI is not in contact with the contact points P1 -P3 is wired. The levels at the outputs of the Schmitt trigger ST and at the output of the AND gate U therefore represent a coding for the wiring of the contact pin PI to the contact points P1-P3. The output of the UNO gate U realizes the normal function N of the contact pin.

In der Fig. 2 ist das Ausführungsbeispiel ohne Verdrahtung mit einem auf hohem Pegel H liegenden Kontaktstift PI dargestellt. Es unterscheidet sich von der in Fig. 1 gezeigten Ausführung dadurch, daß der Kontaktstift PI nicht auf niederem, sondern auf hohem Pegel H liegt, daß die Kontaktstellen P1-P3 nicht auf hohem Pegel, sondern über Pulldown-Widerstände R2 auf niederem Pegel L liegen und daß das UND-Gatter durch ein ODER-Gatter O ersetzt ist. Die Pegel an den Ausgängen der Schmitt-Trigger ST und am Ausgang des ODER-Gatters O liegen alle auf niederem Pegel L. Der Ausgang des ODER-Gatters O realisiert die Normalfunktion des Kontaktstiftes.In FIG. 2, the exemplary embodiment is shown without wiring with a lying at a high level H pin PI. It differs from the embodiment shown in FIG. 1 in that the contact pin PI is not at a low, but at a high level H, that the contact points P1-P3 are not at a high level, but at a low level L via pull-down resistors R2 and that the AND gate is replaced by an OR gate O. The levels at the outputs of the Schmitt trigger ST and at the output of the OR gate O are all at a low level L. The output of the OR gate O realizes the normal function of the contact pin.

Die Pegel an den Ausgängen der Schmitt-Trigger ST und am Ausgang des ODER-Gatters O stellen eine Codierung dar, welche die Verdrahtung - in diesem Fall keinerlei Verdrahtung - repräsentiert und von der Auswerteschaltung A ausgewertet wird.The levels at the outputs of the Schmitt trigger ST and at Output of the OR gate O represent a coding, which the wiring - in this case no wiring - represents and evaluated by the evaluation circuit A. becomes.

In den Fig. 4-16 sind alle kombinatorischen Möglichkeiten der Verdrahtung dargestellt. Bei N = 3 einem Kontaktstift zugeordneten Kontaktstellen ergeben sich unter der Annahme, daß Doppel- und Tripelbonds montagetechnisch machbar sind, N + (N über 2) + (N über 3) = 7 unterschiedliche Möglichkeiten der Verdrahtung. In FIGS. 4-16 all combinatorial wiring options are shown. With N = 3 contact points assigned to a contact pin, assuming that double and triple bonds are technically feasible, N + (N over 2) + (N over 3) = 7 different wiring options.

In den Fig. 3-8 sind alle drei Möglichkeiten mit nur einer Drahtverbindung, i0n den Fig. 9-14 alle drei Möglichkeiten mit zwei Drahtverbindungen und schließlich in den Fig. 15 und 16 die einzige Möglichkeit mit drei Drahtverbindungen gezeigt.FIGS . 3-8 show all three possibilities with only one wire connection, in FIGS . 9-14 all three possibilities with two wire connections and finally in FIGS. 15 and 16 the only possibility with three wire connections.

Bei einem auf niederem Pegel L liegenden Kontaktstift liegen die Pegel an den Ausgängen derjenigen Schmitt-Trigger ST auf niederem Pegel L, deren Eingang mit denjenigen der Kontaktstellen P1-P3 verbunden ist, die mit dem Kontaktstift PI verdrahtet sind. Die Pegel an den Ausgängen derjenigen Schmitt-Trigger ST, deren Eingang mit denjenigen der Kontaktstellen P1-P3 verbunden sind, die nicht mit dem Kontaktstift PI verdrahtet sind, liegen auf hohem Pegel H. Der Ausgang des UND-Gatters U liegt auf niederem Pegel L.If the contact pin is at a low level L, lie the levels at the outputs of those Schmitt triggers ST low level L, the input of which with that Contact points P1-P3 is connected to the contact pin PI are wired. The levels at the outputs of those Schmitt trigger ST, whose input matches that of the Contact points P1-P3 are not connected to the Contact pins PI are wired, are at a high level H. The The output of the AND gate U is at a low level L.

Bei einem auf hohem Pegel H liegenden Kontaktstift PI liegen die Pegel an den Ausgängen derjenigen Schmitt-Trigger ST auf hohem Pegel H, deren Eingang mit denjenigen der Kontaktstellen P1-P3 verbunden ist, die mit dem Kontaktstift PI verdrahtet sind. Die Pegel an den Ausgängen derjenigen Schmitt-Trigger ST, deren Eingang mit denjenigen der Kontaktstellen P1-P3 verbunden sind, die nicht mit dem Kontaktstift PI verdrahtet sind, liegen auf niedrem Pegel L. Der Ausgang des ODER-Gatters O liegt auf hohem Pegel H.If the contact pin PI is at a high level H, the levels at the outputs of those Schmitt triggers ST high level H, the input of which with that of the contact points P1-P3 is connected, which is wired to the contact pin PI are. The levels at the outputs of those Schmitt triggers ST, the input of which corresponds to that of the contact points P1-P3 are connected, which are not wired to the contact pin PI are at a low level L. The output of the OR gate O is at a high level H.

Die Auswerteschaltung A erkennt am Pegel des Ausgangs der Gatter, ob eine Kontaktstelle mit dem Kontaktstift verdrahtet ist und am Pegel an den Ausgängen der Schmitt-Trigger, welche der Kontaktstellen P1-P3 mit dem Kontaktstift verdrahtet sind.The evaluation circuit A recognizes the level of the output of the Gates whether a contact point is wired to the contact pin and the level at the outputs of the Schmitt triggers, which the contact points P1-P3 wired to the contact pin are.

Bei der Dimensionierung der Pullup- und der Pulldown- Widerstände ist auf einen ausreichenden Wert zu achten, damit noch ein sauberer logischer Pegel am Kontaktstift anliegt, weil ein Spannungsteiler zwischen dem Ausgangswiderstand der an den Kontaktstift angeschlossenen Signalquelle und dem Eingangswiderstand gebildet wird. Damit werden gleichzeitig der ständig fließende Eingangsstrom und die dadurch verursachte Verlustleistung begrenzt. Bei Verlustleistungskritischen integrierten Schaltkreisen kann der Eingangswiderstand geschaltet werden; das Schaltsignal kann als Abtastsignal für die Bondoptionen dienen.When dimensioning the pull-up and pull-down Resistors must be of sufficient value to ensure that there is still a clean logic level on the contact pin, because a voltage divider between the output resistance of the connected to the contact pin and the signal source Input resistance is formed. With that, at the same time the constantly flowing input current and the resulting  power loss caused is limited. at Power loss critical integrated circuits can Input resistance can be switched; the switching signal can serve as a scanning signal for the bond options.

Mittels des erfindungsgemäßen Verfahrens lassen sich bei einem integrierten Schaltkreis Bondoptionen ohne die bei den bekannten Plattformbonds und Stegbonds üblichen Nachteile realisieren. By means of the method according to the invention, a integrated circuit bond options without those at the known disadvantages of platform bonds and bridge bonds realize.  

BezugszeichenlisteLIST OF REFERENCE NUMBERS

H hoher Pegel
L niederer Pegel
N Normalfunktion
0 ODER-Gatter
PI Kontaktstift
P1-P3 Kontaktstelle
R1 Pullup-Widerstand
R2 Pulldown-Widerstand
ST Schmitt-Trigger
U UND-Gatter
H high level
L low level
N normal function
0 OR gate
PI contact pin
P1-P3 contact point
R1 pullup resistor
R2 pulldown resistor
ST Schmitt trigger
U AND gate

Claims (10)

1. Verfahren zur Realisierung von Verdrahtungsoptionen bei einem integrierten Schaltkreis aus einem Chip mit mehreren Kontaktstellen (P1, P2, P3), sog. Pads, die mit den Kontaktstiften (PI), den sog. Pins, verdrahtbar sind, dadurch gekennzeichnet, daß mindestens ein Kontaktstift (PI) für Verdrahtungsoptionen vorgesehen wird, daß jedem dieser Kontaktstifte (PI) mindestens zwei Kontaktstellen (P1, P2, P3) zugeordnet werden, daß die Kontaktstifte (PI) nach den Regeln der Kombinatorik mit den zugeordneten Kontaktstellen (P1, P2, P3) verdrahtbar sind, daß die jeweils gewählte Verdrahtung eine Codierung darstellt, die im Chip ausgewertet wird, um die Verdrahtungsoption zu erkennen.1. A method for realizing wiring options in an integrated circuit from a chip with a plurality of contact points (P1, P2, P3), so-called pads that can be wired to the contact pins (PI), the so-called pins, characterized in that at least a contact pin (PI) is provided for wiring options, that at least two contact points (P1, P2, P3) are assigned to each of these contact pins (PI), that the contact pins (PI) according to the rules of the combinatorics with the assigned contact points (P1, P2, P3) can be wired so that the respectively selected wiring represents a coding that is evaluated in the chip in order to recognize the wiring option. 2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die einem Kontaktstift (PI) zugeordneten Kontaktstellen (P1, P2, P3) über je einen Pullup- oder Pulldown-Widerstand (R1, R2) auf ein Potential gelegt werden, das zu dem am zugeordneten Kontaktstift (PI) angelegten Potential entgegengesetzt ist, daß alle einem Kontaktstift (PI) zugeordneten Kontaktstellen (P1, P2, P3), die über die Pullup-Widerstände (R1) auf hohem Pegel (H) liegen, an die Eingänge eines UND-Gatters (U) angeschlossen sind, daß alle einem Kontaktstift (PI) zugeordneten Kontaktstellen (P1, P2, P3), die über einen Pulldown-Widerstand (R2) auf niederem Pegel (L) liegen, an die Eingänge eines ODER- Gatters angeschlossen sind und daß die Ausgangssignale der Gatter (U, O) in der Auswerteschaltung (A) des Chips ausgewertet werden.2. The method according to claim 1, characterized in that the one Contact pin (PI) assigned contact points (P1, P2, P3) via a pull-up or pull-down resistor (R1, R2) to be placed on a potential that corresponds to the assigned contact pin (PI) applied potential opposite is that all a contact pin (PI) assigned contact points (P1, P2, P3), which via the Pullup resistors (R1) are at a high level (H) to which Inputs of an AND gate (U) are connected that all contact points assigned to a contact pin (PI) (P1, P2, P3), which have a pulldown resistor (R2) low level (L), to the inputs of an OR Gates are connected and that the output signals of the Gate (U, O) in the evaluation circuit (A) of the chip be evaluated. 3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß zwischen den Kontaktstellen (P1, P2, P3) und den Eingängen der zugeordneten Gatter (U, O) Eingangsschaltungen (ST) vorgesehen sind. 3. The method according to claim 1 or 2, characterized in that between the contact points (P1, P2, P3) and the inputs of the assigned gates (U, O) input circuits (ST) are provided.   4. Verfahren nach Anspruch 3, dadurch gekennzeichnet, daß die Eingangsschaltungen (ST) gleich gewählt werden.4. The method according to claim 3, characterized in that the Input circuits (ST) can be selected the same. 5. Verfahren nach Anspruch 3 oder 4, dadurch gekennzeichnet, daß für die Eingangsschaltungen Schmitt-Trigger (ST) gewählt werden.5. The method according to claim 3 or 4, characterized in that for the Input circuits Schmitt trigger (ST) can be selected. 6. Integrierter Schaltkreis zur Realisierung von Verdrahtungsoptionen aus einem Chip mit mehreren Kontaktstellen (P1, P2, P3), sog. Pads, die mit den Kontaktstiften (PI), den sog. Pins, verdrahtbar sind, dadurch gekennzeichnet, daß mindestens ein Kontaktstift (PI) für Verdrahtungsoptionen vorgesehen ist, daß jedem dieser Kontaktstifte (PI) mindestens zwei Kontaktstellen (P1, P2, P3) zugeordnet sind, die über je einen Pullup- oder Pulldown-Widerstand (R1, R2) auf einem Potential liegen, das zu dem am zugeordneten Kontaktstift (PI) anliegenden Potential entgegengesetzt ist, daß alle einem Kontaktstift (PI) zugeordneten Kontaktstellen (P2, P2, P3), die über die Pullup-Widerstände (R1) auf hohem Pegel (H) liegen, an die Eingänge eines UND-Gatters (U) und einer Auswerteschaltung (A) im Chip angeschlossen sind, daß alle einem Kontakt­ stift (PI) zugeordneten Kontaktstellen (P1, P2, P3), die über einen Pulldown-Widerstand (R2) auf niederem Pegel (L) liegen, an die Eingänge eines ODER-Gatters (O) und der Auswerteschaltung (A) angeschlossen sind, daß die Kontaktstifte (PI) mit den zugeordneten Kontaktstellen (P1, P2, P3) nach den Regeln der Kombinatorik verdrahtbar sind, daß die jeweils gewählte Verdrahtung eine Codierung zur Identifikation der Verdrahtungsoption darstellt und daß die Ausgänge der Gatter (U, O) an die Eingänge der Auswerteschaltung (A) angeschlossen sind.6. Integrated circuit for realizing Wiring options from one chip with multiple Contact points (P1, P2, P3), so-called pads, with the Contact pins (PI), the so-called pins, can be wired, characterized in that at least one contact pin (PI) for wiring options it is provided that each of these contact pins (PI) assigned to at least two contact points (P1, P2, P3) are each with a pullup or pulldown resistor (R1, R2) are at a potential that is related to the am assigned contact pin (PI) applied potential opposite is that all a contact pin (PI) assigned contact points (P2, P2, P3), which via the Pullup resistors (R1) are at a high level (H) to which Inputs of an AND gate (U) and an evaluation circuit (A) are connected in the chip that all have a contact pin (PI) assigned contact points (P1, P2, P3), the via a pulldown resistor (R2) at low level (L) are to the inputs of an OR gate (O) and the Evaluation circuit (A) are connected that the Contact pins (PI) with the assigned contact points (P1, P2, P3) can be wired according to the rules of combinatorics are that the selected wiring is a coding to identify the wiring option and that the outputs of the gates (U, O) to the inputs of the Evaluation circuit (A) are connected. 7. Integrierter Schaltkreis nach Anspruch 6, dadurch gekennzeichnet, daß zwischen den Kontaktstellen (P1, P2, P3) und den Eingängen der zugeordneten Gatter (U, O) je eine Eingangsschaltung (ST) liegt.7. Integrated circuit according to claim 6, characterized in that between the contact points (P1, P2, P3) and the inputs of the  assigned gates (U, O) one input circuit (ST) each lies. 8. Integrierter Schaltkreis nach Anspruch 7, dadurch gekennzeichnet, daß die Eingangsschaltungen (ST) gleich gewählt sind.8. Integrated circuit according to claim 7, characterized in that the Input circuits (ST) are chosen the same. 9. Integrierter Schaltkreis nach Anspruch 7 oder 8, dadurch gekennzeichnet, daß für die Eingangsschaltungen Schmitt-Trigger vorgesehen sind.9. Integrated circuit according to claim 7 or 8, characterized in that for the Input circuits Schmitt triggers are provided. 10. Verfahren oder integrierter Schaltkreis nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, daß solche Kontaktstifte (PI) zur Verdrahtung mit den Kontaktstellen (P1, P2, P3) vorgesehen werden bzw. sind, die in Normalfunktion auf einem festen Potential liegen, und bei denen eine falsche Potentialbelegung zu einer Fehlfunktion des integrierten Schaltkreises führt.10. Method or integrated circuit according to one of the preceding claims, characterized in that such Contact pins (PI) for wiring to the contact points (P1, P2, P3) are provided, which are in Normal function are at a fixed potential, and at an incorrect potential assignment to a malfunction of the integrated circuit leads.
DE10114767.8A 2001-03-26 2001-03-26 Method for implementing integrated circuit and integrated circuit wiring options Expired - Lifetime DE10114767B4 (en)

Priority Applications (5)

Application Number Priority Date Filing Date Title
DE10114767.8A DE10114767B4 (en) 2001-03-26 2001-03-26 Method for implementing integrated circuit and integrated circuit wiring options
KR10-2003-7009485A KR20040024539A (en) 2001-03-26 2002-03-25 Method for realizing wiring options in an integrated circuit and a corresponding integrated circuit
PCT/EP2002/003326 WO2002078076A2 (en) 2001-03-26 2002-03-25 Method for realizing wiring options in an integrated circuit and a corresponding integrated circuit
JP2002576007A JP4036263B2 (en) 2001-03-26 2002-03-25 Method for implementing wiring options in an integrated circuit and integrated circuit
EP02753718A EP1374295A2 (en) 2001-03-26 2002-03-25 Method for realizing wiring options in an integrated circuit and a corresponding integrated circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10114767.8A DE10114767B4 (en) 2001-03-26 2001-03-26 Method for implementing integrated circuit and integrated circuit wiring options

Publications (2)

Publication Number Publication Date
DE10114767A1 true DE10114767A1 (en) 2002-10-17
DE10114767B4 DE10114767B4 (en) 2017-04-27

Family

ID=7679059

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10114767.8A Expired - Lifetime DE10114767B4 (en) 2001-03-26 2001-03-26 Method for implementing integrated circuit and integrated circuit wiring options

Country Status (5)

Country Link
EP (1) EP1374295A2 (en)
JP (1) JP4036263B2 (en)
KR (1) KR20040024539A (en)
DE (1) DE10114767B4 (en)
WO (1) WO2002078076A2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006294930A (en) * 2005-04-12 2006-10-26 Denso Corp Semiconductor integrated circuit device and mounting method thereof

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3911450C2 (en) * 1988-05-07 1993-07-01 Mitsubishi Denki K.K., Tokio/Tokyo, Jp
DE19852071C2 (en) * 1998-11-11 2000-08-24 Siemens Ag Integrated semiconductor chip with data input / data output organizational form preset via bond pads

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0057645A1 (en) * 1981-02-04 1982-08-11 FAIRCHILD CAMERA & INSTRUMENT CORPORATION Electrically coded identification of integrated circuit devices
US5414380A (en) * 1993-04-19 1995-05-09 Motorola, Inc. Integrated circuit with an active-level configurable and method therefor
DE4332783A1 (en) * 1993-09-27 1995-03-30 Reichhardt Bernd Configurable electronic component for surface mounting
US6211575B1 (en) * 1999-08-18 2001-04-03 Sigmatel Inc. Method and apparatus for identifying customized integrated circuits
US6798076B2 (en) * 1999-12-21 2004-09-28 Intel Corporation Method and apparatus for encoding information in an IC package

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3911450C2 (en) * 1988-05-07 1993-07-01 Mitsubishi Denki K.K., Tokio/Tokyo, Jp
DE19852071C2 (en) * 1998-11-11 2000-08-24 Siemens Ag Integrated semiconductor chip with data input / data output organizational form preset via bond pads

Also Published As

Publication number Publication date
KR20040024539A (en) 2004-03-20
JP2004527121A (en) 2004-09-02
JP4036263B2 (en) 2008-01-23
WO2002078076A3 (en) 2003-10-02
WO2002078076A2 (en) 2002-10-03
EP1374295A2 (en) 2004-01-02
DE10114767B4 (en) 2017-04-27

Similar Documents

Publication Publication Date Title
DE3712178C2 (en)
DE68918040T2 (en) Integrated semiconductor circuit with input and output connections that allow an independent connection test.
DE3526485C2 (en)
DE10297097T5 (en) Melt programmable I / O organization
DE4243592C2 (en) Parallel test circuit for a semiconductor memory chip
DE3520003A1 (en) ELECTRICALLY PROGRAMMABLE LINK MATRIX
WO1999066337A2 (en) Device for measuring and analyzing electrical signals of an integrated circuit component
DE2514012C2 (en) MONOLITHICALLY INTEGRATED SEMICONDUCTOR CIRCUIT ARRANGEMENT, IN PARTICULAR FOR COUPLING COMPONENTS OF SWITCHING SYSTEMS
DE10051937C2 (en) Circuit arrangement for programming a delay time of a signal path
DE19825009C1 (en) Semiconductor chip bond pad testing device
DE3834760C2 (en)
DE10114767B4 (en) Method for implementing integrated circuit and integrated circuit wiring options
DE19852071C2 (en) Integrated semiconductor chip with data input / data output organizational form preset via bond pads
DE4244083C2 (en) Semiconductor device
DE10060585A1 (en) Device and method for examining a semiconductor integrated circuit
DE60121820T2 (en) Process for the production of integrated circuits with improved conductor tracks in so-called "saw arm" shape
EP0733910B1 (en) Printed circuit board with built-in testing of connections to ICs
DE4307578C2 (en) Resistance chain
EP0427328B1 (en) Method of manufacturing integrated circuits as well as integrated circuit
EP0494436A2 (en) Testing device
DE19528733C1 (en) Integrated circuit
EP0905892B1 (en) RS flipflop with enable inputs
DE19836753B4 (en) Integrated semiconductor chip with leads to one or more external connections
EP0743756B1 (en) Configurable integrated circuit
DE10146509C2 (en) Integrated circuit with an input circuit

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R016 Response to examination communication
R016 Response to examination communication
R081 Change of applicant/patentee

Owner name: TDK-MICRONAS GMBH, DE

Free format text: FORMER OWNER: MICRONAS GMBH, 79108 FREIBURG, DE

R082 Change of representative

Representative=s name: KOCH-MUELLER PATENTANWALTSGESELLSCHAFT MBH, DE

R018 Grant decision by examination section/examining division
R020 Patent grant now final
R071 Expiry of right