DE10112811A1 - Verfahren und Vorrichtung zur Datenübertragung in der ATM Kommunikation - Google Patents
Verfahren und Vorrichtung zur Datenübertragung in der ATM KommunikationInfo
- Publication number
- DE10112811A1 DE10112811A1 DE2001112811 DE10112811A DE10112811A1 DE 10112811 A1 DE10112811 A1 DE 10112811A1 DE 2001112811 DE2001112811 DE 2001112811 DE 10112811 A DE10112811 A DE 10112811A DE 10112811 A1 DE10112811 A1 DE 10112811A1
- Authority
- DE
- Germany
- Prior art keywords
- channel
- cells
- atm
- lbm
- interface
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q11/00—Selecting arrangements for multiplex systems
- H04Q11/04—Selecting arrangements for multiplex systems for time-division multiplexing
- H04Q11/0428—Integrated services digital network, i.e. systems for transmission of different types of digitised signals, e.g. speech, data, telecentral, television signals
- H04Q11/0478—Provisions for broadband connections
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
- H04L2012/5638—Services, e.g. multimedia, GOS, QOS
- H04L2012/5646—Cell characteristics, e.g. loss, delay, jitter, sequence integrity
- H04L2012/5652—Cell construction, e.g. including header, packetisation, depacketisation, assembly, reassembly
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
- H04L2012/5638—Services, e.g. multimedia, GOS, QOS
- H04L2012/5665—Interaction of ATM with other protocols
- H04L2012/5667—IP over ATM
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
Abstract
Die Erfindung betrifft ein Verfahren und eine Vorrichtung zur Datenübertragung in der ATM-Kommunikation. Bei diesem Verfahren und mit dieser Vorrichtung können die Hardwareressourcen eines Mikrocontrollers (muM) für die Segmentation und die Reassemblierung von Datenpaketen (D, Z) bei Verwendung von nicht für ATM-Kommunikation spezifizierten Schnittstellen genutzt werden. Dazu werden die für ATM-Kommunikation spezifizierten Schnittstellen (LBM) im Loopback Mode betrieben. Die integrierte Hardware ist damit in der Lage, sich selbst über diese Schnittstelle (LBM) zu Zellen (Z) segmentierte Daten zu schicken und diese einem Empfangkanal (ED) zuzuführen, der wahlweise Reassemblierung durchführt (Figur 3).
Description
Die vorliegende Erfindung bezieht sich auf ein Verfahren und
eine Vorrichtung zur Durchführung des Verfahrens gemäß der
Ansprüche 1 und 2.
Beim Übertragen von Sprachdaten und Allgemeindaten sollen die
Übertragungskapazitäten optimal genutzt werden. Unter Allge
meindaten seien hier Daten unterschiedlicher Kategorien wie
z. B. Dateidaten, Videodaten, Emaildaten etc. zusammenge
fasst.
In Breitbandnetzen (z. B. IP = Internet Protokoll oder ATM =
Asynchronous Transfer Mode) muss für eine bestimmte Anzahl
von Teilnehmern eine bestimmte Anzahl von Linecard Ressourcen
in öffentlichen Vermittlungsnetzen wie z. B. EWSD (Elektroni
sches WählSystem Digital) bereitgestellt werden.
Asynchron Transfer Modus (ATM) wird, aus der Sicht der Daten
übertragung, als ein spezieller, paketorientierter Übertra
gungsmodus angesehen, der auf asynchronem Zeitvielfach-
Multiplex und dem Einsatz von Zellen mit fester Länge be
ruht. Jede Zelle besteht aus einem Datenfeld und einem Daten
kopf (Header). Der Kopf wird vor allem zur Identifikation von
Zellen, die zum selben virtuellen Kanal innerhalb des asyn
chronen Zeitvielfach-Multiplexverfahrens gehören, und zur
Durchführung der entsprechenden Wegefestlegung eingesetzt.
Das Datenfeld von ATM-Zellen bleibt beim Transport durch das
Netzwerk transparent.
Alle Dienste können mittels ATM befördert werden, einschließ
lich der verbindungslosen Dienste. Dazu wurden ATM-
Anpassungsschichten (AAL) festgelegt. Die AAL-eigene Informa
tion ist im Datenfeld der ATM-Zelle enthalten.
Die Durchschaltung der Daten im ATM-basierten Netz ist ver
bindungsorientiert. Es sind zwei Arten von Verbindungen mög
lich: Verbindungen über virtuelle Kanäle (VCC), die
die Übermittlungs- und Anwenderdaten transportieren und Ver
bindungen über virtuelle Pfade (VPC). Ein VPC kann als eine
Ansammlung von VCC betrachtet werden.
Die Erkennung einer ATM-Zelle auf einem physischen Übertra
gungsmedium erfolgt durch ATM-Zellkennzeichnung. Dies ist die
Grundlage für alle weiteren Arbeitsschritte.
Eine ATM-Zelle besteht aus einem fünf Bytes langen Header und
einem 48 Bytes langen Informations- oder Nutzdatenteil. Bei
dem ATM-Datenübertragungsverfahren werden also Datenpakete
variabler Größe vor der Übertragung von einem Mikrocontroller
in 48 Byte lange Stücke zerteilt und mit einem 5 Byte langen
Header versehen - dies nennt sich "Segmentation". Diese Zel
len werden an die Bausteine weitergegeben, welche die physi
kalische Schicht bearbeiten. Diese Bausteine verfügen über
standardisierte Schnittstellen (UTOPIA; Serial ATM) um mit
den Mikrocontrollern kommunizieren zu können. Jene verfügen
aber auch über andere standardisierte Schnittstellen, wie z. B.
einen Standard Daten- und Adressbus, die jedoch nicht für
die Übertragung von ATM-Daten spezifiziert sind.
Um den Inhalt der Datenpakete bei einer Übertragung auch am
Ende der Übertragungsverbindung wieder zu erhalten, müssen
die einzelnen segmentierten Stücke (Zellen) im Zellstrom wie
dergefunden (Anfang und Ende) und in der richtigen Reihenfol
ge durch Reassemblierung wieder zum Originaldatenpaket zusam
mengesetzt werden (Reassembly). Dazu werden sogenannte Prüf
summen der Datenpakete berechnet und verglichen (Prüfsummen-
Checks).
Jede Sendestation muss daher vor dem Versenden einer ATM-
Zelle eine Prüfsumme über den gesamten ATM-Header errechnen.
Dafür gibt es ein 8 Bit Header-Prüfsummenfeld (Header Error
Control HEC). Um aus einem Bitstrom den Beginn einer Zelle
erkennen zu können, wird ein bestimmter Algorithmus ange
wandt, der hier nicht weiter abgehandelt werden muss, da er
zur vorliegenden Erfindung nichts beiträgt. Je nach Implemen
tierung werden auch die einzelnen Zellen mit Prüfsummen abge
sichert, die dann sowohl beim Senden als auch beim Empfang zu
berechnen sind.
Die Funktionen "Segmentation" und "Reassambly" erfordern bei
den Mikrocontrollern einen speziellen Hardwareblock, der die
se Aufgabe um ein Vielfaches effizienter bewältigen kann, als
eine reine Software-Lösung. Dieser Hardwareblock ist aller
dings für die vorstehend genannten standardisierten Schnitt
stellen zu den physikalischen Bausteinen (PHY-Bausteine) ent
wickelt worden und bei der Lösung der genannten Aufgaben auch
auf diese begrenzt.
Die für die ATM-Kommunikation zwischen den Mikrokontrollern
und den PHY-Bausteinen optimierte standardisierte Schnitt
stelle "UTOPIA" ist aufgrund der Anzahl von zur Verfügung
stehenden Adressen in ihrer Anwendung begrenzt. Obwohl die
Mikrocontroller über eine ausreichende Hardware-Kapazität für
die Funktionen "Segmentation" und "Reassambly" verfügen, kann
diese nicht vollständig genutzt werden, da die genannte
Schnittstelle nicht über ausreichend viele Adressen verfügt.
Software-Lösungen sind hingegen um ein Vielfaches zeitaufwen
diger.
Der Erfindung liegt daher die Aufgabe zugrunde, bei der ATM-
Datenübertragung die vorhandenen Hardware-Kapazitäten des
Mikrocontrollers besser zu nutzen, und ein Verfahren an
zugeben, welches eine effizientere ATM-Datenübertragung er
möglicht, ohne auf die geringe Anzahl von Adressen der stan
dardisierten Schnittstelle "UTOPIA" beschränkt zu sein. Eine
weitere Aufgabe besteht darin, eine Vorrichtung zu schaffen,
mit welcher das erfindungsgemäße Verfahren in vorteilhafter
Weise durchgeführt werden kann.
Diese Aufgaben werden durch ein Verfahren mit den Merkmalen
des Anspruches 1 und durch eine Vorrichtung mit den Merkmalen
des Anspruche 2 gelöst.
Vorteilhafte Ausgestaltungen der Erfindung finden sich in den
abhängigen Ansprüchen.
Die Vorteile des erfindungsgemäßen Verfahrens und der Vor
richtung zur Durchführung des Verfahrens liegen vor allem
darin, dass die vorhandenen Hardware-Kapazitäten des Mikro
controllers optimal genutzt werden können, und dass die Da
tenübertragung besonders effizient erfolgen kann.
Mit Hilfe eines bevorzugten Ausführungsbeispiels wird die Er
findung nachstehend anhand der Zeichnungen noch näher erläu
tert.
Es zeigt
Fig. 1 ein Prinzipschaltbild eines Datenübertragungsschemas,
Fig. 2 ein Ablaufdiagramm und
Fig. 3 einen schematisch dargestellten Mikrocontrollerbau
stein.
In Fig. 1 ist ein Prinzipschaltbild eines Datenübertragungs
schemas zwischen zwei Teilnehmern A und B einer ATM-Daten
übertragungsverbindung dargestellt. Bei dieser ATM-Daten
übertragungsverbindung können die Endkunden am Teilnehmer A
angeschlossen sein und der Teilnehmer B stellt den Internet-
Service-Provider ISP dar. Die Linecard LC und der Paket-Hub
PHub sind technisch ähnlich und durch entsprechende Bausteine
realisiert. Diese enthalten u. a. Mikrocontroller als Master
M sowie sogenannte PHY-Bausteine als Slave S, welche die phy
sikalischen Schichten - die miteinander logisch verknüpft
sind - der sogenannten Protokoll-Stacks beinhalten.
Eine der physikalischen Schichten eines Protokoll-Stacks ist
die ATM 25-Schicht. Über eine ATM 25-Strecke Ü kommunizieren
die ATM 25-Schichten der PHY-Bausteine - Slaves - Sn(A) und
Sn(B) der Teilnehmer A und B miteinander. Die Mikrocontroller
- Master - M(A) bzw. M(B) und die PHY-Bausteine - Slaves -
S(A) bzw. S(B)korrespondieren über die standardisierten
Schnittstellen UA bzw. UB miteinander. Die standardisierten
Schnittstellen sind beispielsweise als sogenannte UTOPIA-
Schnittstelle oder als Serial-ATM-Schnittstelle ausgebildet.
UTOPIA-Schnittstellen verfügen nur über eine begrenzte Anzahl
von beispielsweise 31 Adressen.
Wenn mehr als 31 PHY-Bausteine S0 bis S30 mit einem Mikro
controller M korrespondieren sollen, mussten beim Stand der
Technik diese Verbindungen durch Software-Lösungen realisiert
werden. Derartige Software-Lösungen sind für diese Aufgaben
aber um ein vielfaches ineffizienter, als Hardware-Lösungen.
Die Mikrocontroller M verfügen zwar über ausreichende Hard
ware-Ressourcen zur erforderlichen Segmentation und Reas
semblierung von Datenpaketen, aber die standardisierten
Schnittstellen, wie UTOPIA-Schnittstellen oder Serial-ATM-
Schnittstellen, verfügen nicht über genügend viele Adressen,
für die Kommunikation der Mikrocontroller M mit einer ausrei
chenden Anzahl von PHY-Bausteinen Sn. Andere Standard Daten-
und Adressbusse der Mikrocontroller M sind als Schnittstellen
für die Kommunikation mit den PHY-Bausteinen jedoch nicht oh
ne weiteres geeignet.
Hier greift die Erfindung ein, wie nachstehend anhand der
Fig. 2 und 3 noch näher erläutert wird.
Das in Fig. 2 schematisch dargestellte Ablaufdiagramm zeigt
einen sogenannten Protokoll-Stack, welcher die physikalischen
Schichten eines PHY-Bausteins Sn beinhaltet und einen Spei
cher HS für die zu übertragenden Daten darstellt. Gezeigt ist
eine TCP-Schicht, welche das Transmission Convergency Protocol
repräsentiert, eine IP-Schicht, welche das Internet Pro
tocol repräsentiert und die bereits erwähnte ATM 25-Schicht.
Aus dem Speicher HS können komplette Datenpakete D von der
IP-Schicht über einen Sendekanal SD zu der ATM 25-Schicht ü
bertragen werden, wobei in einem Segmentierungsbaustein Sb
eine automatische Segmentierung in einzelne Zellen Z erfolgt.
Wenn die Richtung stimmt und die Adresse noch im Adressbe
reich einer standardisierten Schnittstelle U(A), U(B) liegt,
werden die automatisch segmentierten Zellen Z des ursprüng
lich kompletten Datenpakets D der ATM 25-Schicht direkt zuge
führt (punktiert dargestellte Verbindungslinie). Wenn aber
die Adresse außerhalb des Adressbereichs der Standard-
Schnittstelle U(A), U(B) liegt, werden die segmentierten Zel
len Z über eine im Loopback Modus arbeitende Schnittstelle
LBM in einen Empfängerkanal EZ eingespeist und ohne Reas
semblierung in die ATM 25-Schicht des Speichers HS zurückge
schleift.
In der anderen Richtung werden aus der ATM 25-Schicht des
Speichers HS bereits segmentierte Zellen Z über einen Sende
kanal SZ und eine standardisierte Schnittstelle U(A), U(B)
direkt in eine IP-Schicht des Speichers HS übertragen, wobei
sie automatisch in einem Reassemblierungsbaustein Rb reas
sembliert werden, wenn ihre Adresse in dem zulässigen Adress
bereich der Schnittstelle U(A), U(B) liegt und die Richtung
stimmt (punktiert dargestellte Verbindungslinie). Wenn die
Adresse jedoch nicht in dem zulässigen Adressbereich der
standardisierten Schnittstellen U(A), U(B) liegt, werden die
Zellen Z, die bereits über die richtige Adresse verfügen müs
sen, über eine im Loopback Modus arbeitende Schnittstelle LBM
in einen für Reassemblierung konfigurierten Empfangskanal ED
geschleift, der dazu einen Reassemblierungsbaustein Rb auf
weist, und von dort als komplettes Datenpaket D wieder der
IP-Schicht des Speichers HS zugeführt.
In Fig. 3 ist ein mögliches Ausführungsbeispiel in Form ei
nes Mikrocontrollerbausteins µM schematisch dargestellt. In
einem Hauptspeicher HS befinden sich Daten, welche übertragen
werden sollen. Dieser Hauptspeicher HS entspricht dem Spei
cher HS der vorstehenden Beschreibung und kann den Protokoll-
Stack verkörpern. Die im Hauptspeicher HS befindlichen Daten
sind in unterschiedlichen Formaten abgespeichert.
In einem Format ist ein komplettes Datenpaket D vorhanden,
welches segmentiert und übertragen werden soll. Um die Seg
mentation durchzuführen wird dieses Datenpaket D aus dem
Hauptspeicher HS entnommen und einem Sendekanal SD zugeführt.
Dieser ist mit einem Segmentationsbaustein Sb ausgestattet,
somit für eine Segmentation eingerichtet, und teilt das Da
tenpaket D in mehrere Zellen Z auf. Anschließend werden diese
Zellen Z - mit der richtigen Adresse im Header versehen - ei
nem Multiplexer MPX zugeführt. Die Zellen Z werden nun über
eine im Loopback Mode arbeitende Schnittstelle LBM zurückge
schleift. Ein Demultiplexer DMPX erkennt den richtigen Emp
fangskanal EZ anhand der mitgegebenen Adresse. Der Empfangs
kanal EZ ist so konfiguriert, das er die Zellen Z direkt in
den Hauptspeicher HS schreibt, ohne eine Reassemblierung
durchzuführen. Somit ist das Datenpaket in mehrere Zellen
zerlegt worden und diese können nun über eine nicht für ATM
spezifizierte Schnittstelle an einen PHY-Baustein Sn weiter
gereicht werden (ATM 25-Schicht).
Die über die nicht für ATM spezifizierte Schnittstelle in den
Hauptspeicher gelangten Zellen Z müssen vor der Übergabe an
die IP-Schicht wieder reassembliert werden.
Dazu werden die im Hauptspeicher HS als Zellen Z vorliegenden
Daten einem Sendekanal SZ zugeführt, der keine Segmentation
durchführt, sondern bereits segmentierte Daten in Form von
Zellen Z erwartet. Diese Zellen Z, die bereits die richtige
Adresse enthalten müssen, werden zum Multiplexer MPX weiter
gereicht und über eine im Loopback Mode arbeitende Schnittstelle
LBM vom Demultiplexer DMPX empfangen, welcher sie ei
nem für Reassemblierung konfigurierten Empfangskanal ED zu
ordnet. Bei der Reassemblierung im Reassemblierungsbaustein
Rb des Empfangskanals ED wird der Zellenanfang anhand eines
sogenannten Flags im Header gesucht und die bereits erwähnten
48 Byte Datenstücke dieser und der nachfolgenden Zellen Z bis
zum Flag für das Zellenende wieder zu einem kompletten Daten
paket D zusammengebaut. Wenn die Eingangs erwähnte Checksum
menprüfung erfolgreich war, kann das Datenpaket D den höheren
Protokollschichten (IP-Schichten) zur Verfügung gestellt wer
den.
Claims (7)
1. Verfahren zur Nutzung von hardwareunterstützter
Segmentation und Reassemblierung bei Verwendung von nicht für
ATM-Kommunikation spezifizierten Schnittstellen auf Mikro
controllern, gekennzeichnet durch folgende Ver
fahrensschritte:
Auf dem Mikrocontroller (M(A); M(B)) werden mehrere Sende- (SD; SZ) und Empfangskanäle (ED; EZ) eingerichtet, welche durch ihre Wirkungsrichtung als Sende-(SD; SZ) oder Empfangs kanal (ED; EZ) fungieren und Kanalpärchen (SD, EZ und SZ, ED) bilden;
Die Sende- (SD; SZ) und Empfangskanäle (ED; EZ) werden über eine für ATM-Kommunikation spezifizierte Schnittstelle (LBM) so miteinander verbunden, dass sie im sogenannten Loopback Mode arbeiten können;
Die zu übertragenden Daten werden aus einem Speicher (HS) entweder als bereits segmentierte Zellen (Z) oder als kom plettes Datenpaket (D), jeweils einem Sendekanal (SD; SZ) zu geführt;
Über die Schnittstelle (LBM) werden die bereits segmentierten Zellen (Z) durch einen Empfangskanal (EZ), welcher so konfi guriert sein kann, dass er die segmentierten Zellen (Z) reas semblieren kann, im Loopback Mode zurück in den Speicher (HS) geschleift;
Die kompletten Datenpakete (D) werden über die Schnittstelle (LBM) und einen segmentierenden Sendekanal (SD) automatisch segmentiert und durch einen Empfangskanal (EZ), der keine Reassemblierung durchführt, im Loopback Mode zurück in den Speicher (HS) geschleift.
Auf dem Mikrocontroller (M(A); M(B)) werden mehrere Sende- (SD; SZ) und Empfangskanäle (ED; EZ) eingerichtet, welche durch ihre Wirkungsrichtung als Sende-(SD; SZ) oder Empfangs kanal (ED; EZ) fungieren und Kanalpärchen (SD, EZ und SZ, ED) bilden;
Die Sende- (SD; SZ) und Empfangskanäle (ED; EZ) werden über eine für ATM-Kommunikation spezifizierte Schnittstelle (LBM) so miteinander verbunden, dass sie im sogenannten Loopback Mode arbeiten können;
Die zu übertragenden Daten werden aus einem Speicher (HS) entweder als bereits segmentierte Zellen (Z) oder als kom plettes Datenpaket (D), jeweils einem Sendekanal (SD; SZ) zu geführt;
Über die Schnittstelle (LBM) werden die bereits segmentierten Zellen (Z) durch einen Empfangskanal (EZ), welcher so konfi guriert sein kann, dass er die segmentierten Zellen (Z) reas semblieren kann, im Loopback Mode zurück in den Speicher (HS) geschleift;
Die kompletten Datenpakete (D) werden über die Schnittstelle (LBM) und einen segmentierenden Sendekanal (SD) automatisch segmentiert und durch einen Empfangskanal (EZ), der keine Reassemblierung durchführt, im Loopback Mode zurück in den Speicher (HS) geschleift.
2. Vorrichtung zur Durchführung des Verfahrens nach
Anspruch 1,
dadurch gekennzeichnet,
dass der Mikrocontroller (M(A); M(B)) über mehrere Sende- (SD;
SZ) und Empfangskanäle (ED; EZ) verfügt, welche durch ihre
Wirkungsrichtung als Sende- (SD; SZ) oder Empfangskanal (ED;
EZ) fungieren und Kanalpärchen (SD, EZ und SZ, ED) bilden,
die über die Schnittstelle (LBM) so miteinander verbunden
sind, dass sie im sogenannten Loopback Mode arbeiten können,
und bei der die zu übertragenden Daten (D, Z) aus einem Spei
cher (HS) entweder als bereits segmentierte Zellen (Z) oder
als komplettes Datenpaket (D), jeweils einem Sendekanal (SZ;
SD) zuführbar sind, und bei der die bereits segmentierten
Zellen (Z) von dem Sendekanal (SZ) im Loopback Mode über die
Schnittstelle (LBM) durch den Empfangskanal (ED), welcher ei
nen Reassemblierungsbaustein (Rb) zum reassemblieren der seg
mentierten Zellen (Z) aufweist, in den Speicher (HS) zurück
schleifbar sind, und bei der die kompletten Datenpakete (D)
über einen segmentierenden Sendekanal (SD) durch einen Seg
mentationsbaustein (Sb) automatisch segmentierbar, über die
Schnittstelle (LBM) im Loopback Mode einem nicht reassemblie
renden Empfangskanal (EZ) zuführbar und in den Speicher (HS)
zurück schleifbar sind.
3. Vorrichtung nach Anspruch 2,
dadurch gekennzeichnet,
dass als im Loopback Mode arbeitende Schnittstellen (LBM) so
genannte UTOPIA-Schnittstellen verwendet werden.
4. Vorrichtung nach Anspruch 2,
dadurch gekennzeichnet,
dass die Sende- (SD; SZ) und Empfangskanäle (ED; EZ) für meh
rere Datenpakete (D) eingesetzt werden, und dass der Multi
plexer (MPX) und der Demultiplexer (DMPX) die Zuordnung der
Datenpakete (D) vornehmen.
5. Vorrichtung nach Anspruch 2,
dadurch gekennzeichnet,
dass die Kanalpärchen (SD, EZ und SZ, ED) jeweils von einem
Sendekanal (SD) für komplette Datenpakete (D) und einem Emp
fangskanal (EZ) für Zellen (Z) sowie von einem Sendekanal
(SZ) für Zellen (Z) und einem Empfangskanal (ED) für komplet
te Datenpakete (D) gebildet werden.
6. Vorrichtung nach Anspruch 2,
dadurch gekennzeichnet
dass jeder Sende- (SD; SZ) oder Empfangskanal (ED; EZ) im Mik
rocontrollerbaustein (µM) eine ATM-Verbindung repräsentiert.
7. Vorrichtung nach Anspruch 2,
dadurch gekennzeichnet,
dass der Hauptspeicher (HS) von einem Protokoll-Stack gebil
det wird, welcher die physikalischen Schichten eines PHY-
Bausteines (Sn) enthält.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE2001112811 DE10112811A1 (de) | 2001-03-16 | 2001-03-16 | Verfahren und Vorrichtung zur Datenübertragung in der ATM Kommunikation |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE2001112811 DE10112811A1 (de) | 2001-03-16 | 2001-03-16 | Verfahren und Vorrichtung zur Datenübertragung in der ATM Kommunikation |
Publications (1)
Publication Number | Publication Date |
---|---|
DE10112811A1 true DE10112811A1 (de) | 2002-10-02 |
Family
ID=7677780
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE2001112811 Withdrawn DE10112811A1 (de) | 2001-03-16 | 2001-03-16 | Verfahren und Vorrichtung zur Datenübertragung in der ATM Kommunikation |
Country Status (1)
Country | Link |
---|---|
DE (1) | DE10112811A1 (de) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5303302A (en) * | 1992-06-18 | 1994-04-12 | Digital Equipment Corporation | Network packet receiver with buffer logic for reassembling interleaved data packets |
WO2000074317A1 (en) * | 1999-06-02 | 2000-12-07 | Pliant Systems, Inc. | Multi-atm layer, multi-phy layer bus architecture |
-
2001
- 2001-03-16 DE DE2001112811 patent/DE10112811A1/de not_active Withdrawn
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5303302A (en) * | 1992-06-18 | 1994-04-12 | Digital Equipment Corporation | Network packet receiver with buffer logic for reassembling interleaved data packets |
WO2000074317A1 (en) * | 1999-06-02 | 2000-12-07 | Pliant Systems, Inc. | Multi-atm layer, multi-phy layer bus architecture |
Non-Patent Citations (1)
Title |
---|
The ATM Forum. (Hrsg.): Utopia Level 2, Version 1.0 af-phy-0039.000, Juni 1995, S. 5+6+49+50 * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE69727936T2 (de) | Verfahren und vorrichtung zur wiederzusammensetzung von paketen in eine nachricht, in einem atm-kommunikationssystem | |
DE3904403C2 (de) | ||
DE69534081T2 (de) | Atm-nachrichtenübertragung mit inverser multiplexierung über mehrfach-verbindungen | |
DE69736664T2 (de) | Segmentierung und wiederzusammensetzung von minizellen | |
DE69831670T2 (de) | Verfahren und gerät zur verminderung der varianz der zeitverzögerung durch zeitverschachtelte übertragungen | |
DE69532899T2 (de) | ATM Übermittlungssystem | |
DE69924732T2 (de) | Quellknoten fuer ein breitbandnetzwerk mit atm zellen | |
EP0528085A1 (de) | Fernmeldenetz mit ATM- und STM-Vermittlung | |
DE19848993A1 (de) | Inverses Multiplexverfahren in Kommunikationssystemen mit asynchronem Übertragungsmodus | |
DE69729089T2 (de) | Partieller atm-durchgang | |
DE69936840T2 (de) | Mobilübertragungssystem mit einer atm-verbindungskonfiguration | |
DE10260453A1 (de) | Generischer Nachrichtenkopf-Parser für die Unterstützung von Paketsprachlösungen, die vom Datentransportprotokoll unabhängig sind | |
DE69928464T2 (de) | Vorrichtung für Asynchronen transfer mode | |
EP1118246B1 (de) | Verfahren zum anschliessen von kommunikationsendgeräten an eine vermittlungsanlage über ein kommunikationsnetz | |
DE69832186T2 (de) | Verfahren und Vorrichtung zur Erzeugung von Datenzellen und Anordnung zum Empfang von Datenzellen | |
DE10112811A1 (de) | Verfahren und Vorrichtung zur Datenübertragung in der ATM Kommunikation | |
DE4446248C2 (de) | Übertragungssystem | |
DE19707061C2 (de) | ATM-Kommunikationssystem zum Vermitteln von Internet-Datenpaketen | |
DE10146315B4 (de) | Basisstations-Modulator/Demodulator und ATM-Zellen-Sende-/Emfangsverfahren | |
DE10241718B4 (de) | Vorrichtung und Verfahren zum Aufbereiten von Datenzellen | |
DE69827379T2 (de) | Datenunterdrückung und -regenerierung | |
AT408172B (de) | Verfahren zur konfigurierung einer netzwerksabschluss-einheit | |
EP1142434B1 (de) | Verfahren zur datenübermittlung über ein paket-orientiertes kommunikationsnetz | |
DE69733613T2 (de) | Wegesuche für pakete in einem fernmeldesystem | |
EP1116411B1 (de) | Verfahren zur identifizierung einer an einer verbindung zwischen einem kommunikationsendgerät und einer vermittlungsanlage beteiligten übergabeeinheit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
8139 | Disposal/non-payment of the annual fee |