DE10109449A1 - Method for storage of test-bit words of segmented program store e.g. for micro-controlled systems of motor vehicles, esp. braking systems, has address word of program memory address broken down into segment address bits - Google Patents

Method for storage of test-bit words of segmented program store e.g. for micro-controlled systems of motor vehicles, esp. braking systems, has address word of program memory address broken down into segment address bits

Info

Publication number
DE10109449A1
DE10109449A1 DE10109449A DE10109449A DE10109449A1 DE 10109449 A1 DE10109449 A1 DE 10109449A1 DE 10109449 A DE10109449 A DE 10109449A DE 10109449 A DE10109449 A DE 10109449A DE 10109449 A1 DE10109449 A1 DE 10109449A1
Authority
DE
Germany
Prior art keywords
address
memory
bits
parity
word
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE10109449A
Other languages
German (de)
Other versions
DE10109449B4 (en
Inventor
Adrian Traskov
Jan Truoel
Andreas Kirschbaum
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Continental Teves AG and Co OHG
Original Assignee
Continental Teves AG and Co OHG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Continental Teves AG and Co OHG filed Critical Continental Teves AG and Co OHG
Priority to DE10109449A priority Critical patent/DE10109449B4/en
Publication of DE10109449A1 publication Critical patent/DE10109449A1/en
Application granted granted Critical
Publication of DE10109449B4 publication Critical patent/DE10109449B4/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory

Abstract

A method of storing test-bit words of a segmented (10) program store (4) in a correspondingly segmented parity bit store (3), is characterized in that the parity store in distinction to the program store is not continuously filled with test-words so that it is not continuously addressable, and the addresses of the non-continuously addressable memory zone (2) are assigned certain addresses of the continuously addressable memory zone (1). The address word of the program memory address (1) is broken down into one or more segment address bits (5), one or more test-bits (6) and one or more unused bits (7). The address word of the parity memory address (2) is generated from the segments bit(s), from the zero-bit(s) (8) and from the shifted test-bit(s) (9), the latter being generated from the test bits of the address word by shifting to lower order bits.

Description

Die Erfindung betrifft ein Verfahren gemäß Oberbegriff von Anspruch 1.The invention relates to a method according to the preamble of Claim 1.

In mikroprozessorgesteuerten Systemen für Kraftfahrzeuge, insbesondere in elektronischen Steuergeräten für Bremsen, werden zunehmend sicherheitskritische Programme und Daten verarbeitet. Zum Beispiel in einem System zur Regelung der Fahrdynamik (ESP, TCS) müssen Fehlfunktionen unbedingt ver­ mieden werden, da eine Fehlfunktion zu einem selbsttätigen Ansprechen der Bremsen führen könnte. Daher besteht ein großer Bedarf an Verfahren, die die Sicherheit eines mikropro­ zessorgesteuerten System erhöhen.In microprocessor-controlled systems for motor vehicles, especially in electronic control units for brakes, programs and data are becoming increasingly critical processed. For example in a system for regulating the Driving dynamics (ESP, TCS) must definitely prevent malfunctions be avoided as a malfunction to an automatic Brake response could result. So there is a big one Need for procedures that ensure the safety of a mikropro increase processor-controlled system.

Gleichzeitig besteht der Wunsch, in einer Massenproduktion die elektronischen Systeme für Kraftfahrzeuge kostengünstig zu produzieren.At the same time, there is a desire to mass produce the electronic systems for motor vehicles inexpensively to produce.

Einen nicht unerheblichen Einfluß auf den Preis haben die benötigten Speicherelemente zum Speichern der Programme. In Systemen zur Bremsensteuerung kommen heute vielfach löschbare Nur-Lese-Speicher, wie z. B. Flash-ROMs zum Einsatz.They have a not inconsiderable influence on the price required memory elements for storing the programs. In Brake control systems come in many ways today Read-only memory, such as B. Flash ROMs are used.

Diese Speicher sind in der Regel nicht speziell zur Speiche­ rung von Paritätsdaten konzipiert, so sind z. B. Speicherwor­ te mit einer Breite von 16 oder 32 Bit üblich. Werden bei­ spielsweise, wie in der internationalen Patentanmeldung PC/EP 0008398 vorgeschlagen, für jedes Speicherwort mit ei­ ner Breite von 32 Bit ein Paritätswort mit einer Breite von 2 Bits erzeugt, so wäre eine Speicherwortbreite von 34 Bits aus Gründen der Laufzeit von Vorteil.These memories are usually not specific to the spoke tion of parity data designed, for. B. memory word 16 or 32 bit wide is common. Will be at for example, as in the international patent application PC / EP 0008398 proposed, for each memory word with egg a width of 32 bits a parity word with a width of  2 bits generated, would be a memory word width of 34 bits Advantageous for the duration.

Speicherbauelemente mit diesen Wortbreiten sind jedoch ko­ stengünstig nicht verfügbar.However, memory devices with these word widths are knocked out inexpensively not available.

Die Aufgabe der Erfindung besteht nun darin, ein Verfahren für den Speicherzugriff vorzuschlagen, bei dem kostengünsti­ ge löschbare Nur-Lese-Speicher, die handelsüblich sind, zur Speicherung von Programmen mit Paritätsinformation in mikro­ prozessorgesteuerten Systemen eingesetzt werden können, ohne daß Einbußen in der Laufzeit des Microcontrollers und der Sicherheit in Kauf genommen werden müssen.The object of the invention is now a method to propose for memory access at which inexpensive Erasable read-only memory that are commercially available for Storage of programs with parity information in micro processor-controlled systems can be used without that losses in the runtime of the microcontroller and the Security must be accepted.

Die Aufgabe wird erfindungsgemäß gelöst durch das Verfahren gemäß Anspruch 1.The object is achieved by the method according to claim 1.

Prüfbit-Worte im Sinne der Erfindung können auf im Prinzip beliebige Weise erzeugt sein, solange sie eine Information über das zu prüfende Wort enthalten, die eine Erhöhung der Sicherheit bei der Speicherung des zu prüfenden Wortes nach sich zieht. Im einfachsten Fall handelt es sich um Paritäts­ bits, die aus einem Speicherwort erzeugt werden. Bevorzugt werden gemäß dem erfindungsgemäßen Verfahren mehrere Prüf­ bits zu einem Prüfbit-Wort zusammengefaßt.Check bit words in the sense of the invention can in principle be generated in any way as long as it contains information contain about the word to be checked, which is an increase in Security when saving the word to be checked pulls itself. In the simplest case, it is parity bits that are generated from a memory word. Prefers are several tests according to the inventive method bits combined into a check bit word.

Bevorzugte Ausführungsformen ergeben sich aus den Unteran­ sprüchen.Preferred embodiments result from the subordinate claims.

Das Verfahren gemäß der Erfindung läßt sich schaltungstech­ nisch in das Bussystem eines Mikrocontrollers integrieren. Die Erfindung betrifft daher auch eine Schaltungsanordnung, insbesondere einen Adreßdekoder zur Erzeugung einer Spei­ cheradresse gemäß Anspruch 6.The method according to the invention can be circuit-related nically integrated into the bus system of a microcontroller. The invention therefore also relates to a circuit arrangement, in particular an address decoder for generating a memory  cheradresse according to claim 6.

Nachfolgend wird die Erfindung an Hand eines Ausführungsbei­ spiels und den Figuren näher erläutert.The invention will now be explained in more detail by means of an embodiment game and the figures explained in more detail.

Es zeigenShow it

Fig. 1 eine schematische Darstellung eine Programmspei­ chers und eines Speichers für Prüfbit-Worte, und Fig. 1 is a schematic representation of a program memory and a memory for check bit words, and

Fig. 2 eine schematische Darstellung des erfindungsgemä­ ßen Verfahrens. Fig. 2 is a schematic representation of the inventive method.

In Fig. 1 ist ein Programmspeicher 4 mit einer Speichergröße von z. B. 256 K mit einem Paritätsspeicher der Größe 64K dargestellt. Gemäß dem Ausführungsbeispiel der Erfindung handelt es sich um einen segmentweise löschbaren Flash-Speicher.In Fig. 1, a program memory 4 with a memory size of z. B. 256 K with a parity memory of 64K size. According to the exemplary embodiment of the invention, the flash memory can be erased in segments.

Typischerweise ist der Speicherbereich in einzelne Segmente 10 von z. B. jeweils 32 KB Größe aufgeteilt. Die Wortbreite handelsüblicher Flashspeicher beträgt beispielsweise 8 oder 16 Bit. Jedem Segment wird genau ein Segment 10' im Pari­ tätsspeicherbereich 3 eindeutig zugeordnet, so daß bei einer Löschung eines Programmspeichersegments auch die zugehörigen Prüfdaten unabhängig von anderen Programmsegmenten gelöscht werden können.The memory area is typically divided into individual segments 10 of e.g. B. each 32 KB in size. The word width of commercially available flash memory is, for example, 8 or 16 bits. Exactly one segment 10 'in the parity memory area 3 is uniquely assigned to each segment, so that when a program memory segment is deleted, the associated test data can also be deleted independently of other program segments.

Zur Beibehaltung der segmentweisen Löschbarkeit einzelner Programmfunktionen oder Programmodule kann ein Prüfdaten­ speicher unter Verwendung handelsüblicher Speicherbausteine daher nur erreicht werden, wenn in jedem Segment 10' des Flash-Speichers nur bestimmte Anzahl von Speicheradressen z. B. in einem Bereich 11 benutzt wird. Aufgrund der nicht zur Verfügung stehenden leeren Adreßplätze entsteht im Prüf­ datenspeicher ein nicht kontinuierlich adressierbarer Spei­ cherbereich.To maintain the segment-wise erasability of individual program functions or program modules, a test data memory can therefore only be achieved using commercially available memory modules if only a certain number of memory addresses, for example, in each segment 10 'of the flash memory. B. is used in an area 11 . Because the empty address spaces are not available, a non-continuously addressable memory area is created in the test data memory.

In Fig. 2 ist dargestellt, auf welche Weise eine Abbildung der Adressen des nicht kontinuierlichen Speicherbereichs für die Prüfdaten 10' auf einen kontinuierlichen Adreßbereich für Programme 10 erfolgen kann. Das Verfahren gemäß der Er­ findung bewirkt eine Adreßkontinuität bei der Adressierung des Paritätsspeichers. FIG. 2 shows how the addresses of the non-continuous memory area for the test data 10 ′ can be mapped to a continuous address area for programs 10 . The method according to the invention causes an address continuity in the addressing of the parity memory.

Die Symbole in Fig. 2 haben folgende Bedeutung:
2m - Sektorgröße des Programmspeichers 4, wobei m die Anzahl der Adreßbits für diesen Sektor ist,
2n - Sektorgröße des Paritätsspeichers 3, wobei n die Anzahl der Adreßbits für diesen Sektor ist,
s,s' - Anzahl der Sektoren in Programm- und Paritätsspei­ cher,
p - die Anzahl der Bits, aus denen ein Paritätsbit ge­ bildet wird und
ld(X) - Logarithmus zur Basis 2 von X.The symbols in FIG. 2 have the following meaning:
2 m - sector size of the program memory 4 , where m is the number of address bits for this sector,
2 n - sector size of the parity memory 3 , where n is the number of address bits for this sector,
s, s' - number of sectors in program and parity memory,
p - the number of bits from which a parity bit is formed and
ld (X) - logarithm to base 2 of X.

Gemäß der zuvor erläuterten Bedingung, daß der Paritätsspei­ cher nicht kontinuierlich ist, gilt der Zusammenhang, daß 2n größer als 2m/p ist.According to the previously explained condition that the parity memory is not continuous, the connection applies that 2 n is greater than 2 m / p.

Die Adresse des Programmspeichers ist mit dem Bezugszeichen 1 bezeichnet. Aus dieser Adresse wird nach dem Verfahren der Erfindung die Paritätsspeicheradresse 2 abgeleitet. The address of the program memory is designated by the reference number 1 . The parity memory address 2 is derived from this address in accordance with the method of the invention.

Die in der Figur angegebenen Formeln 12, 13, 14, 15, 16 und 17 dienen zur Berechnung der Bitanzahl der jeweiligen extra­ hierten Wortstücke.Formulas 12, 13, 14, 15, 16 and 17 given in the figure are used to calculate the number of bits of the respective extra here word pieces.

Zunächst werden aus der Adresse 1 die höchstwertigen Segmen­ tadreßbits 5 zur Adressierung der Segmente 10 abgetrennt. Dann werden die Bits zur Adressierung der Paritätsbits aus einem Mittelstück der Programmadresse extrahiert. Die nied­ rigerwertigen ungenutzten Bits 7 werden nicht weiterverar­ beitet.First, the most significant segments address bits 5 for addressing the segments 10 are separated from the address 1 . Then the bits for addressing the parity bits are extracted from a center of the program address. The low-order unused bits 7 are not further processed.

In einem weiteren Verfahrensschritt wird aus den Segmentbits und den Patitätsbits die Paritätsadresse erzeugt. Hierzu werden die Segmentbits direkt in die Paritätsadresse über­ tragen. Am niederwertigen Ende 9 der Paritätsadresse werden die Paritätsbits eingetragen. Die Erstellung der Paritäts­ adresse wird abgeschlossen, in dem der nicht mit Bits ge­ füllte Bereich 8 der Paritätsadresse mit Nullbits gefüllt wird.In a further step, the parity address is generated from the segment bits and the patity bits. For this purpose, the segment bits are transferred directly to the parity address. The parity bits are entered at the lower end 9 of the parity address. The creation of the parity address is completed by filling the area 8 of the parity address not filled with bits with zero bits.

Das Verfahren der Erfindung erlaubt die Dekomposition der Programmspeicheradresse, vorzugsweise während eines Taktzy­ klusses der CPU, sowie die nachfolgende Komposition einer kontinuierlichen Paritätsspeicheradresse zur sequentiellen Adressierung eines nicht sequentiellen Speicherbereichs mit einem speziellen Adreßdekoder. Vorteilhafterweise können so handelsübliche Speicherbausteine eingesetzt werden, ohne daß Laufzeitverluste während des Speicherzugriffs in Kauf genom­ men werden müssen.The method of the invention allows the decomposition of the Program memory address, preferably during a clock cycle conclusion of the CPU, as well as the subsequent composition of a Continuous parity memory address for sequential Addressing a non-sequential memory area with a special address decoder. Advantageously, so commercially available memory modules can be used without Loss of runtime during the memory access in genom need to be.

Claims (6)

1. Verfahren zur Speicherung von Prüfbit-Worten (11) eines in Segmente (10) segmentierbaren kontinuierlich adres­ sierbaren Programmspeichers (4) in einem entsprechend dem Programmspeicher in Segmente (10') segmentierbaren Paritätsspeicher (3), dadurch gekennzeichnet, daß der Paritätsspeicher im Gegensatz zum Programmspeicher nicht kontinuierlich mit Prüfbit-Worten gefüllt wird, so daß dieser nicht kontinuierlich adressierbar ist, und die Adressen des nicht kontinuierlich adressierbaren Spei­ cherbereichs (2) jeweils bestimmten Adressen des konti­ nuierlich adressierbaren Speicherbereichs (1) zugeordnet werden, indem
das Adreßwort der Programmspeicheradresse (1) in ein oder mehrere Segmentadreßbits (5), ein oder mehrere Prüfbits (6) und ein oder mehrere unbenutzte Bits (7) zerlegt wird und
das Adreßwort der Paritätsspeicheradresse (2) aus dem/den Segmentbit/s, aus dem/den Nullbits (8) und aus dem/den verschobenen Prüfbits (9) erzeugt wird, wobei die verschobenen Prüfbits aus den Prüfbits des Adreß­ worts durch Verschieben zu niedriger signifikanten Bits hin erzeugt werden.1. A method for storing test bit words ( 11 ) in a segment ( 10 ) segmentable continuously addressable program memory ( 4 ) in a corresponding to the program memory in segments ( 10 ') segmentable parity memory ( 3 ), characterized in that the parity memory in Contrary to the program memory is not continuously filled with test bit words, so that it is not continuously addressable, and the addresses of the non-continuously addressable memory area ( 2 ) are each assigned to specific addresses of the continuously addressable memory area ( 1 ) by
the address word of the program memory address ( 1 ) is broken down into one or more segment address bits ( 5 ), one or more check bits ( 6 ) and one or more unused bits ( 7 ) and
the address word of the parity memory address ( 2 ) is generated from the segment bit (s), from the zero bits ( 8 ) and from the shifted check bits ( 9 ), the shifted check bits from the check bits of the address word being shifted too low significant bits are generated. 2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß dieses in einem elektronischen Steuergerät in Kraftfahr­ zeugen ausgeführt wird, insbesondere in einem Steuerge­ rät für Kraftfahrzeugbremsanlagen mit Blockierschutz. 2. The method according to claim 1, characterized in that this in an electronic control unit in motor vehicles witness is running, especially in a Steuerge advises for motor vehicle brake systems with anti-lock protection.   3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeich­ net, daß das im Programmspeicher abgelegte Programm Al­ gorithmen zum Steuern einer Kraftfahrzeugbremsanlage oder Daten, die durch solche Algorithmen erzeugt worden sind, umfaßt.3. The method according to claim 1 or 2, characterized net that the program Al gorithms for controlling a motor vehicle brake system or data generated by such algorithms are included. 4. Verfahren nach mindestens einem der vorherigen Ansprü­ che, dadurch gekennzeichnet, daß der nicht kontinuier­ lich adressierbare Speicherbereich (2) und der kontinu­ ierlich adressierbare Speicherbereich (1) auf einem ge­ meinsamen Speicherbaustein, insbesondere auf einem seg­ mentweise löschbaren Speicherbaustein untergebracht sind.4. The method according to at least one of the preceding claims, characterized in that the non-continuously addressable memory area ( 2 ) and the continuously addressable memory area ( 1 ) are accommodated on a common memory module, in particular on a segmentally erasable memory module. 5. Verfahren nach mindestens einem der vorherigen Ansprü­ che, dadurch gekennzeichnet, daß aus jedem Datenwort im Programmspeicher ein 2 Bit Paritätswort gebildet wird, wobei aus jedem Daten-Halbwort jeweils ein Paritätsbit ermittelt wird.5. The method according to at least one of the preceding claims che, characterized in that from each data word in Program memory a 2 bit parity word is formed, one parity bit from each data halfword is determined. 6. Schaltungsanordnung zur Erzeugung einer Speicheradresse, dadurch gekennzeichnet, daß das Verfahren gemäß einem der Ansprüche 1 bis 5 in eine elektronische Schaltung umgesetzt ist.6. Circuit arrangement for generating a memory address, characterized in that the method according to a of claims 1 to 5 in an electronic circuit is implemented.
DE10109449A 2000-08-02 2001-02-27 Method and circuit arrangement for storing check bit words Expired - Fee Related DE10109449B4 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE10109449A DE10109449B4 (en) 2000-08-02 2001-02-27 Method and circuit arrangement for storing check bit words

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE10038032.8 2000-08-02
DE10038032 2000-08-02
DE10109449A DE10109449B4 (en) 2000-08-02 2001-02-27 Method and circuit arrangement for storing check bit words

Publications (2)

Publication Number Publication Date
DE10109449A1 true DE10109449A1 (en) 2002-02-14
DE10109449B4 DE10109449B4 (en) 2012-11-08

Family

ID=7651300

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10109449A Expired - Fee Related DE10109449B4 (en) 2000-08-02 2001-02-27 Method and circuit arrangement for storing check bit words

Country Status (1)

Country Link
DE (1) DE10109449B4 (en)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5477553A (en) * 1994-07-22 1995-12-19 Professional Computer Systems, Inc. Compressed memory address parity checking apparatus and method
US5671239A (en) * 1993-09-20 1997-09-23 Fujitsu Limited Semiconductor memory of xN type having error correcting circuit by parity
US6002612A (en) * 1995-12-04 1999-12-14 Sony Corporation Nonvolatile semiconductor memory with fast data programming and erasing function using ECC

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04157700A (en) * 1990-10-19 1992-05-29 Nec Corp Prom built-in integrated circuit
US6901552B1 (en) * 1999-09-22 2005-05-31 Continental Teves Ag & Co. Ohg System for storing data words in a RAM module

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5671239A (en) * 1993-09-20 1997-09-23 Fujitsu Limited Semiconductor memory of xN type having error correcting circuit by parity
US5477553A (en) * 1994-07-22 1995-12-19 Professional Computer Systems, Inc. Compressed memory address parity checking apparatus and method
US6002612A (en) * 1995-12-04 1999-12-14 Sony Corporation Nonvolatile semiconductor memory with fast data programming and erasing function using ECC

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
JP 4-157700 A.,In: Patents Abstracts of Japan, P-1424,Sept. 18,1992,Vol.16,No.451 *

Also Published As

Publication number Publication date
DE10109449B4 (en) 2012-11-08

Similar Documents

Publication Publication Date Title
DE19782077B4 (en) Method and apparatus for correcting a multilevel cell memory by using error locating codes
DE2646162C3 (en) Circuit arrangement for replacing incorrect information in memory locations of a non-changeable memory
DE10027006B4 (en) System for controlling the operation of a motor vehicle and a method for starting such a system
DE102005006863B4 (en) Data processing device in a vehicle control system
EP0995637B1 (en) Device for storing data in a motor vehicle
DE10308545A1 (en) Method and device for updating a distributed program
DE2328869A1 (en) PROCEDURE FOR TESTING A DIGITAL STORAGE SYSTEM AND FOR CARRYING OUT THIS PROCEDURE BY A SELF-CHECKING DIGITAL STORAGE SYSTEM
DE2813128A1 (en) MICRO PROGRAM MEMORY
DE2355993B2 (en) PROGRAMMABLE DATA PROCESSING SYSTEM
DE2926322A1 (en) STORAGE SUBSYSTEM
DE102018202446A1 (en) Method for modularizing a software architecture
DE102005058950A1 (en) Program re-recordable system for re-recording of application program has external device in which application program is stored which can be send to first memory of system in which first application program is stored
WO2004064075A1 (en) Method for the recognition and/or correction of memory access errors and electronic circuit arrangement for carrying out said method
WO2017125181A1 (en) Method for updating control device software, preferably for a motor vehicle
DE10109449A1 (en) Method for storage of test-bit words of segmented program store e.g. for micro-controlled systems of motor vehicles, esp. braking systems, has address word of program memory address broken down into segment address bits
DE60226276T2 (en) METHOD AND ARRANGEMENT FOR MODIFYING THE CONTENT OF A CORRECTION IDENTIFICATION REGISTER
EP0664387B1 (en) Process to change the working mode of a control device in vehicles
DE1296429B (en) Data processing system
DE3217024A1 (en) WORD GENERATOR
WO2004057465A2 (en) Method and device for modifying software in a control unit and corresponding control unit
DE102008040366A1 (en) System e.g. antilock brake system, for controlling functional components of e.g. sports vehicle, has RAM connected with electrically EPROM utilized for storing control parameters, which parameterize system for different vehicle variants
DE102007059355A1 (en) Method for operating a control unit and control unit
DE102013003593A1 (en) Method for performing deletion process in non-volatile memory element for controlling motor car components, involves deleting memory areas including status flags, in which status state is adjusted, during performing entire deleting process
DE102018221786B4 (en) Arrangement with a first control unit for a vehicle and a second control unit for a vehicle; wherein the first control unit and the second control unit are each transmission control units and control or regulate a transmission of the vehicle depending on instructions contained in software
DE102005034572B4 (en) Method for error analysis when storing data in electronic control units

Legal Events

Date Code Title Description
OM8 Search report available as to paragraph 43 lit. 1 sentence 1 patent law
8110 Request for examination paragraph 44
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final

Effective date: 20130209

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee