DE3217024A1

DE3217024A1 - WORD GENERATOR

Info

Publication number: DE3217024A1
Application number: DE19823217024
Authority: DE
Inventors: Steven Robert 97005 Beaverton Oreg. Palmquist
Original assignee: Tektronix Inc
Current assignee: Tektronix Inc
Priority date: 1981-06-02
Filing date: 1982-05-06
Publication date: 1982-12-23
Also published as: CA1189191A; NL8202113A; GB2099618A; GB2099618B; JPS57204955A; FR2506973A1

Description

Patentanwälte Dipl.-Ing. H.^EJCKMiNN;, "Riipt.-JPhys. Dr. K. FinckePatent attorneys Dipl.-Ing. H. ^ EJCKMiNN ;, "Riipt.-JPhys. Dr. K. Fincke

Dipl.-Ing. E A.Weickmann, Dipl.-Chem. B. Huber Dr.-Ing. H. LiskaDipl.-Ing. E A.Weickmann, Dipl.-Chem. B. Huber Dr.-Ing. H. Liska

8000 MÜNCHEN 86 POSTFACH 860 820 MÖHLSTRASSE 22 TELEFON (089) 980352 TELEX 522621 8000 MUNICH 86 POST BOX 860 820 MÖHLSTRASSE 22 TELEPHONE (089) 980352 TELEX 522621

T ekt r onix, Ine. Telegramm patentweickmann MünchenT ect r onix, Ine. Telegram patentweickmann Munich

WortgeneratorWord generator

Beschreibungdescription

Die vorliegende Erfindung "bezieht sich auf einen Wortgenerator, der ein logisches Wortmuster erzeugt, zur • Anregung oder Simulierung einer digitalen Schaltung oder eines digitalen Systems.The present invention "relates to a word generator, which generates a logical word pattern for • stimulating or simulating a digital circuit or of a digital system.

Bekanntlich werden digitale elektronische Apparate mit Mikroprozessoren "bestückt, um intelligente Punktionen auszuführen. Zur Anregung oder zur Simulierung derartiger Apparate, ist im allgemeinen das Wissen von Emulatoren, Editoren, Compilern.oder Assemblern erforderlich. Die Erlangung dieses Wissens durch das Personal, das dieAs is well known, digital electronic devices are "equipped with microprocessors" for intelligent punctures to execute. To excite or simulate such devices, the knowledge of emulators is generally required, Editors, compilers. Or assemblers required. The attainment of this knowledge by the staff working the

Apparate entwickelt, erzeugt und auswertet, ist jedoch unerfreulich und mühsam.Apparatus is developed, produced and evaluated, however unpleasant and troublesome.

Bekanntlich können Wortgeneratoren verwendet werden, welche es dem Benutzer ermöglichen, digitale Apparate anzuregen und zu prüfen, mit Hilfe von einfachen simulierenden logischen Blöcken oder Sammelstrukturen. Bekannte funktionierende Apparate können verwendet werden, um schadhafte Apparate in einer Art zu simulieren, ohne daß ein Wissen der Emulatoren, Editoren, Compiler oder Assembler erforderlich wäre. Die Fähigkeit zur Simulierung, der meisten Sammelstrukturen, ergibt ein Werkzeug zur Fehlersuche, welches ansonsten nicht.verfügbar ist.As is known, word generators can be used which enable the user to use digital apparatus stimulate and examine with the help of simple simulating logical blocks or collective structures. Acquaintance working apparatus can be used, to simulate defective devices in a way without the knowledge of the emulators, editors, compilers or Assembler would be required. The ability to simulate most of the collection structures results in a tool for troubleshooting which is otherwise not available.

Ein konventioneller Wortgenerator ist in Fig. 1 dargestellt. Der Adressenzähler 1o zählt die Taktimpulse des Taktgenerators 12 um ein Adressensignal zu gewinnen für die Speicherschaltungsanordnung 14 - beispielsweise ein Speicher mit wahlfreiem Zugriff, welcher das Taktsignal erhält. Die Steuerschaltung 16 stellt den Zähler' ein und zurück und steuert die lese/schreib Betriebsart der Speicherschaltungsanordnung 14. Bei Schreibbetrieb schreibt die.Steuerschaltung 16 vorgegebene Worte in die Speicherschal tungsanordnung 14 mit Hilfe eines Adressensignals. Bei Lesebetrieb wird das in der Speicherschaltungsanordnung 14 gespeicherte Wort gelesen mit Hilfe des Adressensignals und wird über den Treiber 18 dem .zu prüfenden Apparat zugeleitet.A conventional word generator is shown in FIG. The address counter 1o counts the clock pulses of the clock generator 12 to obtain an address signal for the memory circuitry 14 - for example, a Random access memory that receives the clock signal. The control circuit 16 sets the counter 'and and controls the read / write mode of operation of the memory circuit arrangement 14. In the write mode, writes die.Steuerschaltung 16 predetermined words in the memory circuit arrangement 14 with the aid of an address signal. In the read operation, the word stored in the memory circuit arrangement 14 is read with the aid of the address signal and is fed via the driver 18 to the device to be tested.

Beispielsweise wird angenommen, daß das Prüfpersonal die folgenden 8-Bitworte (Hexadezimal) wünscht: 01, 02, 03, 04, 05, 17, 03, 08, 09, OA, OB, G2, 04, 08, 09, OA, OB, und 09. Das erste Wort 01 (000 0001) wird gespeichert unter der Adresse 0 in der SpeicherschaltungsanordnungFor example, it is assumed that the test personnel wants the following 8-bit words (hexadecimal): 01, 02, 03, 04, 05, 17, 03, 08, 09, OA, OB, G2, 04, 08, 09, OA, OB, and 09. The first word 01 (000 0001) is stored at address 0 in the memory circuitry

und das zweite Wort 02 (0000 0010) wird gespeichert unter der Adresse 1. Die Worte ab dem dritten Ms zum siebzehnten werden gespeichert unter den Adressen 2 bis 17 in der Speicherschaltungsanordnung 14 wie aus Pig. 2 ersichtlich ist. Die links dargestellten Zahlen der Pig. 2 beziehen sich auf die Adressen der SpeicherschäLtungsanordnung 14 und die rechts dargestellten alphanumerischen Zeichen beziehen sich auf die Inhalte der Speicherschaltung sanordnung die den Adressen zugeordnet sind.and the second word 02 (0000 0010) is stored at address 1. The words from the third Ms to the seventeenth are stored at addresses 2 to 17 in memory circuitry 14 as shown in Pig. 2 can be seen is. The figures shown on the left the Pig. 2 relate to the addresses of the memory circuit arrangement 14 and the alphanumeric ones shown on the right Characters relate to the contents of the memory circuit arrangement associated with the addresses.

Diese -vorangegangene Beschreibung soll zeigen, daß ein konventioneller Wortgenerator nicht geeignet ist, um einen langen, aus vielen Worten bestehenden, Vektor zu erzeugen, weil alle Worte nacheinander gespeichert werden müssen. Es ist also mühsam und zeitraubend jedes Wort in den Wortgenerator· einzugeben. Die Bedienung dieses bekannten Wortgenerators ist damit sehr zeitraubend. Außerdem ist eine große Speicherkapazität erforderlich·, um- einen langen Vektor zu erzeugen.This previous description is intended to show that a conventional word generator is not suitable to generate a long vector consisting of many words because all words have to be saved one after the other. So it's tedious and time consuming to put every word in enter the word generator ·. The operation of this well-known word generator is therefore very time-consuming. aside from that a large storage capacity is required · to- a long vector to generate.

Der Erfindung liegt die Aufgabe zugrunde, einen Wortgenerator anzugeben, dessen Bedienung relativ einfach und weniger zeitraubend ist als die Bedienung bekannter Wortgeneratoren.. The invention is based on the object of specifying a word generator whose operation is relatively simple and less demanding is more time consuming than the use of well-known word generators ..

Die der Erfindung zugrunde liegende Aufgabe wird gelöst durch die im Kennzeichen des vorliegenden Patentanspruches 1 angegebenen Merkmale. Die Erfindung zeichnet sich durch einfache Bedienung aus.The object on which the invention is based is achieved by the characterizing features of the present claim 1 specified features. The invention is characterized by simple operation.

In vielen Fällen ist es zweckmäßig, einen Wortgenerator zu verwenden, der in algorithmischer Weise Worte erzeugt und dazu einen Mikroprozessor verwendet. Erwünscht ist auch ein Wortgenerator mit einer leicht verständlichenIn many cases it is convenient to use a word generator that generates words in an algorithmic manner and used a microprocessor for this purpose. A word generator with an easily understandable one is also desirable

Folge von Instruktionen, die für eine Anregung und Simulation von digitalen Schaltungsanordnungen und Systemen brauchbar ist. Insbesondere ist ein Wortgenerator erwünscht, der tausende von Vektoren erzeugen kann, mit einer relativ kurzen Folge von Instruktionen und unter-Verwendung einer relativ kleinen Speicherkapazität.Sequence of instructions for the excitation and simulation of digital circuits and systems is useful. In particular, a word generator that can generate thousands of vectors is desired a relatively short sequence of instructions and using a relatively small amount of memory.

Ein bekannter Wortgenerator wurde bereits anhand der Pig. 1. und 2 beschrieben. Im folgenden werden Ausführungsbeispiele der Erfindung anhand der Fig. 3-9 beschrieben. Es zeigen:
Fig. 3 ein vereinfachtes Blockdiagramm der vorliegenden Erfindung,A well-known word generator was already based on the Pig. 1. and 2 described. In the following, exemplary embodiments of the invention are described with reference to FIGS. 3-9. Show it:
3 is a simplified block diagram of the present invention.

Fig. 4 ein detaillierteres Blockdiagramm der vorliegenden Erfindung,4 is a more detailed block diagram of the present invention.

Fig. 5 ein Programm zur Erklärung der in Fig. 4 dargestellten Anordnung,FIG. 5 is a program for explaining those shown in FIG Arrangement,

Fig. 6 einige Inhalte von Mikrokode und Vektorspeicher, wie sie gemäß Fig. 4 verwendet werden, Fig. 7 eine schematische Darstellung eines Mikrokodespeichers, wie er in Fig. 4 verwendet·wird, Fig. 8 eine schematische Darstellung eines Vektorspeichers und eines gemäß Fig. 4 verwendeten Zählers und Fig. 8 eine schematische Darstellung des "PC +1" Schaltungsanordnung wie sie gemäß Fig. 4 verwendet wird.6 shows some contents of microcode and vector memory, as they are used according to FIG. 4, FIG. 7 a schematic representation of a microcode memory, as used in Fig. 4, Fig. 8 is a schematic representation of a vector memory and a counter used in accordance with FIG. 4 and FIG. 8 a schematic representation of the "PC +1" circuit arrangement as it is used according to FIG.

Fig. 3 zeigt ein vereinfachtes Blockdiagramm der vorliegenden Erfindung. Die Steuerschaltung 2o bestehend aus dem Mikrokodespeicher 22 und aus der Steuerstufe 24 gibt einen Programmkode zum Vektorspeicher 26. Das Ausgangssignal des Vektorspeichers 26 wird mit mehreren Bits parallel an den Ausgangszähler 28 gegeben.. Die Steuerschaltung 2o steuert den Ladebetrieb bzw. den· Zählbetrieb des Ausgangszählers 28. Der Taktgenerator 12 gibt das Taktsignal an die Steuerschaltung 2o, an den Vektorspeicher3 shows a simplified block diagram of the present invention. The control circuit 2o consisting of the microcode memory 22 and from the control stage 24 there a program code to the vector memory 26. The output of the vector memory 26 becomes a plurality of bits in parallel given to the output counter 28 .. The control circuit 2o controls the loading operation or the · counting operation of the Output counter 28. The clock generator 12 outputs the clock signal to the control circuit 2o, to the vector memory

1702417024

und an den Ausgangszähler 28 zum Zwecke der Synchronisierung. Das Ausgangssignal des Zählers 28 gelangt über den Treiber 18 zu dem zu prüfenden Apparat.and to the output counter 28 for the purpose of synchronization. The output signal of the counter 28 is passed through the driver 18 to the apparatus to be tested.

Wenn das gewünschte Wortmuster bestimmt ist, werden Instruktionen bzw. Worte im Mikrokodespeicher 22 bzw. im Vektorspeicher 26 gespeichert, wobei eine konventionelle Technik verwendet wird, entsprechend dem gewünschten Wort muster. Die im Speicher 22 gespeicherten Instruktionen werden zum Programmkode dekodiert und zu einem Steuersignal mit Hilfe der Steuerstufe 24. Der Programmkode wird verwendet als Adressensignal für die Speicher 22 undWhen the desired word pattern is determined, instructions or words are stored in the microcode memory 22 and im Vector memory 26 is stored using a conventional technique, corresponding to the desired word template. The instructions stored in memory 22 are decoded into program code and a control signal with the aid of the control stage 24. The program code is used as an address signal for the memories 22 and

26. Wenn der Vektor nicht aus Folgenummern besteht, dann gibt die Steuerstufe 24 eine Ladeinstruktion als Steuersignal zum Ausgangszähler 28 und das Wort, das in der auf gerufenen Adresse des Speichers 26 gespeichert ist, wird, in den Zähler 28 eingegeben. Das geladene Wort wird an den Treiber 18 abgegeben. Wenn .der Vektor aus Folgenummern besteht, dann wird mit dem Wort, welches unter der aufgerufenen Adresse im Speicher 26 gespeichert ist, der Zähler 28 voreingestellt und die Steuerstufe 24 gibt eine Zählinstruktion als Steuersignal zum Zähler 28 während einer vorgegebenen Dauer, die von einer Instruktion im Mikrokodespeicher 22 bestimmt wird. Der Zähler 28 zählt die Taktsignale und beginnt zu zählen ab einer gesetzten Zahl und beendet die Zählung, wenn die Zählinstruktion endet. Auf diese Weise werden über den Ausgang des Zählers 28 Folgenummern abgegeben und dem Treiber 18 zugeführt. Da der Zähler 28 die Folgenummern (Folgevektor) durch Zählung der Taktsignale erzeugt, können lange Folge wörter erzeugt werden mit nur einer einzigen Instruktion im Mikrokodespeicher 22 und mit einem Startwort im Speieher 26. Auf diese Weise kann mit Hilfe der vorliegenden Erfindung Speicherraum gespart werden.26. If the vector does not consist of sequence numbers, then the control stage 24 outputs a loading instruction as a control signal to the output counter 28 and the word that is in the called address of the memory 26 is stored, is entered into the counter 28. The loaded word will be on the driver 18 delivered. If .the vector consists of sequence numbers, then with the word, which under the called address is stored in the memory 26, the counter 28 is preset and the control stage 24 is a Counting instruction as a control signal to the counter 28 for a predetermined duration, which is determined by an instruction in the Microcode memory 22 is determined. The counter 28 counts the clock signals and starts counting from a set one Count and stop counting when the counting instruction ends. This way it will be across the output of the counter 28 sequence numbers issued and fed to the driver 18. Since the counter 28 the sequence numbers (sequence vector) Generated by counting the clock signals, long sequence words can be generated with only a single instruction in the microcode memory 22 and with a start word in the memory 26. In this way, with the help of the present Invention memory space can be saved.

Wenn der Mikrokodespeicher 22 den Programmkode als Adressensignal von der Kontrollstufe 24 erhält,.dann gibt der Speicher 22 die nächste' Instruktion zur Steuerstufe 24. Diese nächste Instruktion wird dekodiert und in gleicher Weise verwendet, wie die frühere bereits "beschriebene Instruktion. Wenn die Vektorworte zu verschiedenen Zeiten das gleiche Muster enthalten - bestehend aus einer Vielzahl von Worten - dann kann eine Unterprogrammtechnik benutzt werden. Dieses Muster wird in vorgegebenen Adressen des Speichers 26 gespeichert und wird abgerufen durch eine Instruktion des Speichers 22. Außerdem ist mit Hilfe der vorliegenden Erfindung eine Sprungtechnik durchführbar. Auf diese Weise kann mit Hilfe der vorliegenden Erfindung eine weitere Speicherkapazität eingespart werden und es kann eine große Zahl von Vektoren erzeugt werden mit Hilfe einer kurzen Folge von Instruktionen.When the microcode memory 22 receives the program code as an address signal from the control stage 24, then gives the memory 22 the next 'instruction to the control stage 24. This next instruction is decoded and used in the same way as the previous one already described " Instruction. If the vector words contain the same pattern at different times - consisting of one Multiple words - then a subroutine technique can be used. This pattern is given in Addresses of the memory 26 are stored and retrieved by an instruction of the memory 22. Also is a jumping technique using the present invention feasible. In this way, with the aid of the present invention, a further storage capacity can be saved and a large number of vectors can be generated with the aid of a short sequence of Instructions.

··

Details der vorliegenden Erfindung werden nun anhand der Pig. 4 beschrieben.· Die Instruktion, die aus mehreren • Bits besteht und im Speicher 22 gespeichert ist, wird in das Instruktionsregister 3o übernommen, welches die Instruktion teilt in die oberen Bits als Steuersignal und die unteren Bits als Adressensignal. .Das Steuersignal wird der Steuerlogik 32 zugeführt, welche das Steuersignal in viele Steuersignale dekodiert und das Adressensignal wird dem Multiplexer 34 zugeführt· als Sprungadresse oder als Rufadresse. Der Ausgang des Mutiplizierers 34 ist der Programmkode, der dem Programmzähler 36 und dem Speicher 22 zugeführt wird. Der Zähler 36 wirkt wie eine Verzögerungsleitung zur synchronisierung und zeitlichen Adjustierung des Programmkodes. Der Programmkode des Zählers 36 bestimmt die Adresse des Vektorspeichers 26 und wird abgegeben an die "PC +1"Details of the present invention will now be made with reference to Pig. 4. · The instruction made up of several • Bits exists and is stored in memory 22, is transferred to instruction register 3o, which contains the instruction divides into the upper bits as a control signal and the lower bits as an address signal. .The control signal is fed to the control logic 32, which decodes the control signal into many control signals and the address signal is fed to the multiplexer 34 · as a jump address or as a call address. The output of the multiplier 34 is the program code which is fed to the program counter 36 and the memory 22. The counter 36 acts like a delay line for the synchronization and time adjustment of the program code. Of the The program code of the counter 36 determines the address of the vector memory 26 and is sent to the "PC +1"

-44.-44.

Schaltung 38, welche die nächste Adresse ("PC + 1") der gegenwärtigen Adresse (PG) erzeugt. Der Ausgang der Schaltung 38 wird im Speicher 4o gespeichert. Der Instruktionsmultipiexer 34 erhält den Ausgang der "PC + 1" Schaltung 38 als Vorrückadresse und erhält den Ausgang des Speichers 4o als Rückkehradresse. Das im Vektorspeicher 26 gespeicherte Wort, wird dem Zähler 28 zugeführt, der wie "bereits "beschrieben als Zähler oder Register wirkt. Der Ausgang des Zählers 28 gelangt über den Treiber. 18 zu dem zu prüfenden Apparat. Die Steuerlogik 32 erzeugt Tier Steuersignale, nämlich ein Eingangsauswahlsignal für den Multiplexer 34, ferner ein Steuersignal für den Speicher 4o, ein Lade/Zählsignal für den Zähler 28 und ein Abtastsignal für die Abtastschaltung 42, entsprechend der Instruktion des Registers 3o. Die Abtastschaltung 42 erzeugt ein Abtastsignal, das dem zu prüfenden Apparat.zugeführt wird und der Taktgeneratorliefert das Taktsignal für jeden Block. Die Blöcke 3o bis 4o entsprechen der Steuerstufe 24 gemäß I¹Xg. 3.Circuit 38 which generates the next address ("PC + 1") of the current address (PG). The output of circuit 38 is stored in memory 4o. The instruction multiplexer 34 receives the output of the "PC + 1" circuit 38 as an advance address and receives the output of the memory 4o as a return address. The word stored in the vector memory 26 is fed to the counter 28 which, as "already" described, acts as a counter or register. The output of the counter 28 is passed through the driver. 18 to the device to be tested. The control logic 32 generates animal control signals, namely an input selection signal for the multiplexer 34, also a control signal for the memory 4o, a load / count signal for the counter 28 and a sampling signal for the sampling circuit 42, according to the instruction of the register 3o. The sampling circuit 42 generates a sampling signal which is applied to the apparatus under test and the clock generator supplies the clock signal for each block. The blocks 3o to 4o correspond to the control stage 24 according to I ¹ Xg. 3.

Wie bereits beschrieben wurde, speichert der Mikrokodespeicher 22 die Instruktionsinformation und Adresseninformation und der Vektorspeicher 26 speichert die Wortinformation. Diese Information wird in konventioneller Weise .gespeichert und die vorliegende Erfindung verwendet eine konventionelle Komputertechnik mit Unterprogrammen, Sprungbefehlen oder ähnlichem. Wenn das vom Speieher 22 ausgelesene Signal eine Vorrückinstruktion einschließt, dann wird diese Instruktion über das Instruktionsregister 3o der Steuerlogik 32 zugeführt. Andererseits erzeugt die "PC +1" Schaltung 38 die Vorrückadresse (die nächste Adresse der vorliegenden Adresse).As already described, the microcode memory stores 22 the instruction information and address information, and the vector memory 26 stores the word information. This information is conventionally stored and the present invention used a conventional computer technology with subroutines, jump instructions or the like. If that from the Speieher 22 signal read out includes an advance instruction, then this instruction is transmitted via the instruction register 3o of the control logic 32 is supplied. On the other hand, the "PC +1" circuit 38 generates the advance address (the next address of the present address).

Der Instruktionsmultipiexer 34 übernimmt diese Vorrückadresse in Abhängigkeit vom Steuersignal der Steuerlogik 32 und gibt den Ausgang zum Vektorspeicher 26 über denThe instruction multiplexer 34 adopts this advance address depending on the control signal of the control logic 32 and gives the output to the vector memory 26 via the

Programmzähler 36 und zum Speicher 22. Das Wort in der Vorrückadresse des VektorSpeichers 26 wird- an den Zäler 2-8 gegeben, welcher wie ein Register wirkt,' weil er· die Ladeinstruktion von der Steuerlogik 32 erhält. Der Ausgang des Zählers 28 wird an den Treiber 18 abgegeben. Wenn die im Speicher 22 gespeicherte Instruktion einen Zählbefehl enthält, dann gibt die Steuerlogik 32 diesen Befehl zum Ausgangszähler 28, so daß er die vorgegebene Anzahl der Taktimpulse zählt, welche durch die Instruktion des Speichers 22 bestimmt wird. In diesem Pail wird der Zähler 28 voreingestellt mit einem Wort des Vektorspeichers 26, wie bereits beschrieben wurde. Der Speieher 22 erzeugt die nächste Instruktion in Übereinstimmung mit dem Programmkode des Instruktionsmultiplexers 34.Program counter 36 and to memory 22. The word in the The forward address of the vector memory 26 is sent to the counter 2-8, which acts like a register, 'because it · the Load instruction received from control logic 32. The exit of the counter 28 is output to the driver 18. When the instruction stored in memory 22 is a Counting command contains, then the control logic 32 gives this command to the output counter 28, so that it is the predetermined Number of clock pulses counted by the instruction of the memory 22 is determined. In this pail, the counter 28 is preset with a word from the vector memory 26, as already described. The store 22 generates the next instruction in accordance with the program code of the instruction multiplexer 34.

Wenn das vom Speicher 22 ausgelesene Signal eine Sprung-Instruktion und ein Adressensignal enthält, dann gibt das Instruktionsregister 3o die Sprungadresse bzw. die Sprung instruktion zum Instruktionsmultiplexer 34 bzw. zur Steuerlogik 32. In Übereinstimmung mit dem Steuersignal der Steuerlogik 32 übernimmt der Multiplexer 34 die Sprungadresse und gibt sie zum Vektorspeicher 26 über den Zähler 36 und dem Speicher 22. Das Wort in der Sprung adresse des Vektorspeichers 26 erhält der Zähler 28 welcher die Ladeinstruktion von der Steuerlogik 32 empfängt. Der Ausgang des Zählers 28 wird dem Treiber 18 zugeführt. Wenn der Mikrokodespeicher 22 die Sprungadresse erhält, kann er die nächste in der Adresse gespeicherte Instruktion erzeugen.If the signal read out from memory 22 is a jump instruction and contains an address signal, then that gives Instruction register 3o the jump address or the jump instruction to the instruction multiplexer 34 or to Control logic 32. In accordance with the control signal of the control logic 32, the multiplexer 34 takes over the Jump address and gives it to the vector memory 26 via the counter 36 and the memory 22. The word in the jump The counter 28, which receives the load instruction from the control logic 32, receives the address of the vector memory 26. The output of the counter 28 is fed to the driver 18. When the microcode memory 22 receives the jump address, it can generate the next instruction stored in the address.

Wenn das vom Speicher 22 ausgelesene Signal eine Rufinstruktion und ein Adressensignal enthält, dann gibt das Instruktionsregister 3o die Ruf Instruktion bzw.- die Rufadresse zur Steuerlogik 32 bzw. zum Multiplexer 34. DerIf the signal read out from the memory 22 contains a call instruction and an address signal, then that gives Instruction register 3o the call instruction or call address to the control logic 32 or to the multiplexer 34. The

Multiplexer 34 übernimmt die Rufadresse in Abhängigkeit vom Steuersignal der Steuerlogik 32 und gibt sie ab an den Speicher 26 über den Zähler 36 und zum Speicher 22. Andererseits, in Übereinstimmung mit dem Steuersignal der Steuerlogik 32 speichert der Speicher 4o die der derzeitigen Adresse folgende Adresse wegen der "PG + 1" Schaltung 38. Mikrokode und Vektorspeicher 22 und 26 speichern die Instruktionen und Worte als Unterprogramm mit den Adressen.ab der Rufadresse. Die letzte Instruktion des Unterprogrammes im Speicher 22 ist ein Rückkehrbefehl. Wenn die Steuerlogik 32 den Rückkehrbefehl empfängt über das Instruktionsregister 3o, dann übernimmt der Instruktionsmultiplexer 34 die Rückkehradresse, die im Speicher 4o gespeichert ist und welche gleich der nächsten Adresse ist bezogen auf jene frühere Adresse vor der Rufoperation. Die Rückkehradresse wird dem Speicher 22 zugeführt und dem Speicher 26, so daß wieder der normale BetriebMultiplexer 34 takes over the call address as a function of the control signal of the control logic 32 and outputs it the memory 26 via the counter 36 and to the memory 22. On the other hand, in accordance with the control signal from the control logic 32, the memory 4o stores that of the current one Address following address because of the "PG + 1" circuit 38. Microcode and vector memories 22 and 26 store the instructions and words as a subroutine with the Addresses. From the calling address. The last instruction of the subroutine in memory 22 is a return command. When control logic 32 receives the return command over the instruction register 3o, then the instruction multiplexer takes over 34 is the return address which is stored in memory 4o and which is equal to the next address is related to that earlier address before the call operation. The return address is supplied to the memory 22 and the memory 26, so that normal operation again

2ο beginnt.2ο begins.

Die Wirkungsweise der vorliegenden Erfindung wird nun unter Bezugnahme auf die Figuren 5 und 6 beschrieben. Es wird beispielsweise angenommen, daß der Wortgenerator der vorliegenden Erfindung das folgende Wortmuster (8 Bits, hexadezimal) erzeugt: 01, 02, 03, 04, 05, 17, G3, 08, 09, OA, OB, G2, C4, 08, 09, OA, OB, G9. Es sollte bemerkt werden, daß dieses Wortmuster dem in Pig. 2 dargestellten Muster gleicht. Die Fig. 5 zeigt das Programm für·das Wortmuster. Die erste Zeile "01 COUNT 05" bedeutet, daß der Ausgangszähler 28 zählt von "01" bis "05". Die. zweite Zeile "17" ist der nächste Vektor und die dritte Zeile "03 GALL X" bedeutet, daß das Unterprogramm "X" aufgerufen wurde nach dem Vektor "03". Die vierte Zeile "C2" zeigt den nächsten Vektor und die fünfte Zeile "04 CALL X" bedeutet, daß das Unterprogramm "X" aufgerufen wurde nachThe operation of the present invention will now be explained below Described with reference to FIGS. 5 and 6. It is assumed, for example, that the word generator of the present invention generates the following word pattern (8 bits, hexadecimal): 01, 02, 03, 04, 05, 17, G3, 08, 09, OA, OB, G2, C4, 08, 09, OA, OB, G9. It should be noted that this word pattern corresponds to that in Pig. 2 shown Pattern is the same. Fig. 5 shows the program for the word pattern. The first line "01 COUNT 05" means that the Output counter 28 counts from "01" to "05". The. second line "17" is the next vector and the third line "03" GALL X "means that the subroutine" X "was called after the vector" 03 ". The fourth line shows" C2 " the next vector and the fifth line "04 CALL X" means that the subroutine "X" was called after

dem Vektor "04". Die 6. Zeile "09 HALT» bedeutet, daß dieses Wortmuster nach dem Vektor "C9" beendet ist. Das "X" in der 7. Zeile bedeutet ein Unterprogramm und "08" dieser 7. Zeile ist das erste Wort dieses Unterprogrammes. "09", "OA" und "OB" sind das zweite Ms vierte Wort dieses Unterprogrammes. "RETURN" bedeutet die Rückkehr zur nächsten Adresse von "CALL". Anhand der Pig. 5 istthe vector "04". The 6th line "09 HALT" means that this word pattern is terminated after the vector "C9". That "X" in the 7th line means a subroutine and "08" this 7th line is the first word of this subroutine. "09", "OA" and "OB" are the second Ms fourth word of this subroutine. "RETURN" means the return to the next address of "CALL". Look the Pig. 5 is

to leicht einzusehen, daß die vorliegende Erfindung mit einer leicht verständlichen Instruktion bedienbar ist.to easily see that the present invention with an easily understandable instruction can be operated.

Die Figuren 6A und 6B zeigen die Inhalte des Mikrokodespeichers 22 bzw. des Vektorspeichers 26. Die Nummern außerhalb der Rechtecke beziehen sich auf die Adressen der Speicher 22 und 26, die alphanumerischen Zeichen innerhalb der Rechtecke sind Instruktionen und Worte, welche in den Speichern 22 und 26 gespeichert sind. Diese Instruktionen und Worte werden in konventioneller Weise in die Speicher eingeschrieben.Figures 6A and 6B show the contents of the microcode memory 22 or the vector memory 26. The numbers outside the rectangles refer to the addresses the memories 22 and 26, the alphanumeric characters within the rectangles are instructions and words which are stored in the memories 22 and 26. These instructions and words are presented in a conventional manner written into the memories.

In zeitlicher Hinsicht wird zunächst der Inhalt. "01" entsprechend der Adresse 0 des Speichers 26 in den Zähler geladen und die Zählinstruktion (bis 5) in der Adresse 0 des Speichers 22 bis der Steuerlogik 32 zugeführt. Der Zähler 28 zählt von 01 bis 05 entsprechend dieser Instruktion. Nach dem Zählbetrieb übernimmt der Instruktionsmultiplexer 34 die Vorrückadresse "1" von der "PC +1" Schaltung 38. (In diesem Pail ist PC = 0 und PC + 1 = 1).In terms of time, the first thing is the content. "01" accordingly the address 0 of the memory 26 is loaded into the counter and the counting instruction (up to 5) in the address 0 of the memory 22 to the control logic 32 supplied. The counter 28 counts from 01 to 05 according to this instruction. After the counting operation, the instruction multiplexer 34 takes over the advance address "1" from the "PC +1" Circuit 38. (In this Pail PC = 0 and PC + 1 = 1).

Das Wort "F7" in der Adresse 1 des Speichers 26 wird eingegeben in den Ausgangszähler 28 und der Mikrokodespeicher 22 erzeugt die Vorrückinstruktion aus der Adresse Der Instruktionsmultiplexer 34 übernimmt den Ausgang (2) von· der "PC +1" Schaltung 38 und der Programmkode (2) wird dem Vektorspeicher 26 zugeführt und dem Speicher Das Wort "C3" in der Adresse 2 des Speichers 26 wird inThe word "F7" in address 1 of memory 26 is entered in the output counter 28 and the microcode memory 22 generates the advance instruction from the address The instruction multiplexer 34 takes over the output (2) from · the "PC +1" circuit 38 and the program code (2) is fed to the vector memory 26 and the memory The word "C3" in address 2 of the memory 26 is in

VCVC

den Ausgangszähler 28 eingegeben. Der Mikrokodespeicher 22 erzeugt die Rufinstruktion und die Adresse X aus der Adresse 2. Der Stapelspeicher 4o speichert 3 (2 + 1) aus der "PC +1" Schaltung 38 und der Instruktionsmultiplexer 34 übernimmt die Rufadresse (X). Das Wort "08" in der Adresse X des Vektorspeichers 26 wird in den Ausgangszähler 28 eingegeben und der Mikrokodespeicher 22 erzeugt die Yorrückinstruktion. Die "PO + 1"Schaltung 38 erzeugt "X + 1"und der Instruktionsmultiplexer 34 übernimmt die Vorrückadresse (X + 1). Die ähnlichen Operationen wiederholen sich.the output counter 28 entered. The microcode memory 22 generates the call instruction and the address X from the Address 2. The stack memory 4o stores 3 (2 + 1) the "PC +1" circuit 38 and the instruction multiplexer 34 takes over the call address (X). The word "08" in the address X of the vector memory 26 is input into the output counter 28 and the microcode memory 22 generates the return instruction. The "PO + 1" circuit 38 generates "X + 1" and the instruction multiplexer 34 takes over the advance address (X + 1). Similar operations repeat themselves.

Wenn der Instruktionsmultiplexer 34 die Vorrückadresse (X + 3) erzeugt, dann wird das Wort ¹¹OB" in der Adresse X + 3 vom Speicher 26 in den Ausgangszähler 28 übernommen und der Speicher 22 gibt die Rückkehrinstruktion ab. Der Instruktionsmultiplexer 34 übernimmt den Ausgang vom Stapelspeicher 4o und erzeugt die Adresse "3" als Programmierkode. Das Wort "C2" in der Adresse 3 des Vektorspeichers 26 wird in den Zähler 28 eingegeben und die Vorrückinstruktion wird mit Hilfe der Adresse 3 des Speichers 22 erzeugt. Ähnliche Operationen werden wiederholt und dann wird das vorgegebene Wortmuster "01, 02, 03, 04, 05, 17, 03, 08, 09, OA, OB, 02, 0.4, 08, 09, OA, OB, 09" erhalten. Pur Fachleute ist es verständlich, daß je Zähl-Sprung-Ruf-.und Vorrückinstruktionen sehr nützlich sind, um große Zahlen von Vektoren mit Hilfe einer kurzen PoI-ge von Instruktionen zu erzeugen. Es sollte bemerkt werden, daß .die Abtastschaltung 42, das Abtastsignal für jedes Wort erzeugt.If the instruction multiplexer 34 generates the advance address (X + 3), then the word ¹¹ OB "in the address X + 3 is transferred from the memory 26 to the output counter 28 and the memory 22 issues the return instruction. The instruction multiplexer 34 takes over the output from Stack memory 4o and generates address "3" as a programming code. The word "C2" in address 3 of vector memory 26 is entered into counter 28 and the advance instruction is generated using address 3 of memory 22. Similar operations are repeated and then the predefined word pattern "01, 02, 03, 04, 05, 17, 03, 08, 09, OA, OB, 02, 0.4, 08, 09, OA, OB, 09" is obtained. Only those skilled in the art understand that each count, jump, call, and advance instructions are very useful for generating large numbers of vectors using a short sequence of instructions It should be noted that the sampling circuit 42 generates the sampling signal for each word.

Die Pig, 7 zeigt schematisch eine Schaltung des Mikrokodespeichers 22, wie er gemäß Pig. 4 verwendet wird. Es gibt zwei Speicherteile 44 und 46, jeder mit einemPig, 7 schematically shows a circuit of the microcode memory 22, as he said, according to Pig. 4 is used. There are two memory sections 44 and 46, each with one

Adressendekoder 48 und Speicherzellen 5o. Der Speicherten 44 ist für eine 5-Bit-Parallelinstruktion vorgesehen und der Speicherteil 46 ist für eine 8-Bit Parallelinstruktion vorgesehen. Diese Teile 44 und 46 können aus Kombinationen von vielen integrierten Bauteilen, beispielsweise der Type 1044 gebildet werden. Das Adressensignal (der Programmkode) vom InstruktionsmultiplexerAddress decoder 48 and memory cells 5o. The saved 44 is intended for a 5-bit parallel instruction and the memory part 46 is for an 8-bit parallel instruction intended. These parts 44 and 46 can consist of combinations of many integrated components, For example, type 1044 can be formed. The address signal (program code) from the instruction multiplexer

Ίο 34 wird in die Register 52 und 54 eingegeben., beispielsweise in die Typen 10176 und 10131. Der Programmkode der Register 52 und 54 wird den Klemmen AO bis A7 des Adressendekoders 48 zugeführt. Bei Lesebetrieb empfangen die Klemmen Wl der Teile 44 und 46 ein "Hochsignal" von einem Mikroprozessorsystem (juP, in Pig. 4 nicht gezeigt) und die unter der aufgerufenen Adresse in den Speichern 5o gespeicherten Daten werden von den Klemmen D dem Instruktionsregister 3o zugeführt. Bei Schreibbetrieb liegt an den Klemmen Wl der Teile 44 und 46 ein "Tiefsignal" und die vorgegebenen Daten werden den Klemmen D-™· der Speicher 5o zugeführt und zwar vom bereits erwähnten Mikroprozessorsystem und in Übereinstimmung mit einem Programm, das beispielsweise in Pig. 5 dargestellt ist.Ίο 34 is entered into registers 52 and 54, for example into types 10176 and 10131. The program code of registers 52 and 54 is transferred to terminals AO to A7 of the address decoder 48 supplied. In the reading mode, the terminals Wl of parts 44 and 46 receive a "high signal" from one Microprocessor system (juP, not shown in Pig. 4) and those under the called up address in the memories 5o Stored data is transferred from terminals D to the instruction register 3o fed. During write operation, there is a "low signal" at terminals Wl of parts 44 and 46 and the specified data are transferred to terminals D- ™ · the Memory 5o supplied by the aforementioned microprocessor system and in accordance with a Program, for example in Pig. 5 is shown.

Pig. 8 zeigt schematisch den Vektorspeicher 26 und den Ausgangszähler 28, wie sie gemäß Pig. 4 vorausgesetzt werden. Der Yektorspeicher 26 besteht aus den Speicherteilen 56 und 58 und jeder dieser Teile enthält einen Adressendekoder 48 und Speicherzellen 5o, ähnlich jenen gemäß Pig. 7. Die Klemmen Wl der Teile 56 und 58 gleichen denen der Teile 44 und 46 gemäß Pig. 7. Bei Schreibbetrieb gibt das nicht dargestellte Mikroprozessorsystem die vorgegebenen Daten an die Klemmen Dj_n der Speicher 5o in Übereinstimmung mit dem Adressensignal.Pig. 8 schematically shows the vector memory 26 and the output counter 28 as they are according to Pig. 4 are required. The yector memory 26 consists of the memory parts 56 and 58 and each of these parts contains an address decoder 48 and memory cells 50 similar to those according to Pig. 7. The terminals Wl of parts 56 and 58 are the same as those of parts 44 and 46 according to Pig. 7. In the write operation, the microprocessor system, not shown, gives the predetermined data to the terminals Dj _{n of} the memory 5o in accordance with the address signal.

Bei Lesebetrieb empfangen die Klemmen AO bis A7 des Adressendekoder 48 das Adressensignal (Programmkode) vomIn read mode, terminals AO to A7 of the address decoder receive 48 the address signal (program code) from

programmierbaren Zähler 36 und. die gespeicherten Daten werden von den Klemmen D der Speicherzellen 5ο den Kl emmen D "bis D3 des Zählers 28 zugeführt, der aus vier Teilzählern 6o, 62, 64 und 66 "besteht. Die Ladeklemmen ES der Zähler 6o Ms 66 empfangen das Lade-/Zählsteuersignal von der Steuerlogik 32. Wenn als Steuersignal ein "Tiefsignal" anliegt, "befinden sich die Zähler im Ladebetrieb. Wenn als Steuersignal ein "Hochsignal" vorliegt, dann "befinden sich die Zähler im Zähl"betrie"b. Die Ausgänge der Klemmen QO "bis Q3 werden dem Treiber 18 zugeführt. Das Taktsignal wird den Taktklemmen der Zähler vom Taktgenerator 12 zugeführt. Die Zähler 6ο "bis 66 können aus integrierten Bauteilen bestehen, "beispielsweise der Type I0I36.programmable counter 36 and. the stored data are connected to terminals D of the memory cells 5ο D ″ to D3 of the counter 28, which consists of four partial counters 6o, 62, 64 and 66 ″. The charging clips ES the counter 6o Ms 66 receive the load / count control signal from the control logic 32. If a "low signal" is present as the control signal, "the counters are in loading mode. If the control signal is a "high signal", then the counters are "in operation" b. The outputs the terminals Q0 ″ to Q3 are fed to the driver 18. The clock signal is fed from the clock generator 12 to the clock terminals of the counters. The counters 6ο "to 66 can consist of integrated components, "for example type I0I36.

Mg. 9 zeigt schematisch die "PC +1" Schaltung 38, die gemäß Fig. 4 verwendet wird. Der Programmkode vom Programmzähler 36 wird den Klemmen DO bis D3 der arithmetischen logischen Einheiten 68 und 7o zugeführt, beispielsweise intengrierten Bauteilen der Type I0I8I und wird Jeweils um eine 1 inkrementiert. Die Einheiten 68 und 7o addieren in binärer Weise die Zahl 0000 zum Programmkode, aber der Übertrag wird aktiviert. Die Ausgänge von den Einheiten 68 und 7o werden getaktet über die Register 72 und 74, beispielsweise integrierte Bauteile der Typen 10131 und 10176. Die Ausgägne der Register 72 und 74 werden als Yorrückadresse verwendet, um die Werte des-Programmzählers 36 um eine 1 zu erhöhen und werden dem Stapelspeicher 40 zugeführt.Mg. 9 schematically shows the "PC +1" circuit 38 used in accordance with FIG. The program code from the program counter 36 is applied to the terminals DO to D3 of the arithmetic logic units 68 and 7o, for example integrated components of type I0I8I and is incremented by 1 each time. The units 68 and 7o add the number 0000 to the program code in a binary manner, but the carry is activated. The exits from the units 68 and 7o are clocked via the registers 72 and 74, for example integrated components of types 10131 and 10176. The outputs of registers 72 and 74 are used as return addresses to to increase the values of the program counter 36 by a 1 and are fed to the stack memory 40.

Zusammenfassend kann gesagt werden, daß gemäß der vorliegenden Erfindung ein mikro-programmierbares Worterzeugungssystem vorgesehen ist. Die vorliegende Erfindung verwendet zwei Hochgeschwindigkeitsspeicher,In summary it can be said that according to the present invention a micro-programmable word generation system is provided. The present invention uses two high speed memories,

nämlich einen Mikrokodespeicher (1. Speicher) und einen Vektorspeicher (2. Speicher) und einen Ausgangszähler.namely a microcode memory (1st memory) and a Vector memory (2nd memory) and an output counter.

Der Mikrokodespeicher enthält Instruktionen, welche mit Hilfe einer Steuerlogik verarbeitet werden und welche verwendet werden, um Nummern zu erzeugen, die als Programmkode bezeichnet werden. Dieser Programmkode kann in algorithmischer Weise erzeugt werden, unter Verwendung von Vorrück-, Sprung-, Ruf- und RückkehrInstruktionen. Auf diese Weise kann der Vektorspeicher auf algo -rithmische Art Adressiert werden. Der Vektorspeicher speichert die Worte als Komponenten des Vektors. Daher können mit einer kuzen Folge von Instruktionen tausende von Vektoren erzeugt werden. Da die Ausgänge des Vektorspeichers über einen Ausgangszähler und nicht über ein Register geführt werden, kann mit einer Instruktion ein Vektor erzeugt und um eine vorgegebene Anzahl vergrößert werden. Zusätzlich zu den Vektorausgängen kann der Wortgenerator der vorliegenden Erfindung programmierbare Abtastausgänge besitzen, welche den zu prüfenden Apparat ' in die Lage versetzen, verschiedene Sammelstrukturen zu simulieren.The microcode memory contains instructions which start with Be processed with the help of a control logic and which can be used to generate numbers called program codes. This program code can generated in an algorithmic manner using advance, jump, call and return instructions. In this way the vector memory can be addressed in an algo-rithmic way. The vector memory stores the words as components of the vector. Therefore, with a short sequence of instructions, thousands can be achieved generated by vectors. Since the outputs of the vector memory have an output counter and not a Registers are kept, a vector can be generated with one instruction and enlarged by a specified number will. In addition to the vector outputs, the word generator of the present invention can have programmable scan outputs have, which enable the device to be tested to have various collection structures simulate.

Während -.anhand der Figuren ein bevorzugtes Ausführungsbeispiel der Erfindung beschrieben wurde, werden Fachleute erkennen, daß viele Änderungen und Modifikationen gemacht werden können, ohne von der durch die Erfindung vermittelten Lehre abzuweichen. Beispielsweise kann die Steuerlogikschaltung 32 ein Teil eines Mikroprozessorsystems sein, bestehend aus einem Mikropozessor, aus einem Festwertspeicher für Festwerte, aus einem Speicher mit wahlfreiem Zugriff zur vorübergehenden Speicherung und aus einem Bedienungspult als Eingabeeinrichtung. Die Inhalte des Mikrokodespeichers 22 und des Vektorspeichers 26 können mit einem derartigen Mikroprozessorsystem eingeschrieben werden. Beim bevorzugten Ausführungs-While a preferred exemplary embodiment of the invention has been described with reference to the figures, those skilled in the art will recognize that many changes and modifications can be made without departing from the invention to deviate from the teaching taught. For example, control logic circuit 32 can be part of a microprocessor system consisting of a microprocessor, a read-only memory for read-only values, a memory with random access for temporary storage and from a control panel as an input device. the Contents of the microcode memory 22 and the vector memory 26 can with such a microprocessor system be enrolled. In the preferred embodiment

beispiel arbeitet der Ausgangs zähl er 28 sowohl als Register als auch als Inkrementzähler. Der Zähler 28 kann jedoch auch wie ein Register und ein Dekrementzähler oder wie ein Register und ein Aufwärts- Abwärtszähler arbeiten. Die im Mikrokodespeicher 22 gespeicherten Instruktionen können ferner auch V/iederholinstruktionen und Halteinstruktionen sein. Im Falle der Wiederholinstruktionen werden die unter vorgegebenen Adressen im Yektorspeicher 26 gespeicherten Worte wiederholt zu vorgegebenen Zeiten ausgelesen. Im Falle der Halteinstruktionen werden die·ausgelesenen Wörter dauernd abgegeben.For example, the output counter 28 works both as a register as well as an increment counter. The counter 28 can but also like a register and a decrement counter or like a register and an up-down counter work. The instructions stored in the microcode memory 22 can also include repeat instructions and holding instructions. In the case of repeat instructions, the addresses specified in the Yector memory 26 read out stored words repeatedly at predetermined times. In the case of holding instructions the words read out are output continuously.

LeerseiteBlank page

Claims

Word generator characterized by a first memory device (2.2) for storing instructions;
second memory means (26) for storing words; and

by a control device (24) for generating address information for the first memory device and second storage device in response to instructions from the first storage device, wherein the first memory device and the second memory device the next instruction or a Word depending on the address information

produce. (Pig. 3).

2. Word generator according to claim 1, characterized by a logic device (28) which words from the ' receives second memory device (26), this' logic device (28) being selectively operable as Register or counter as a function of a control signal from the control device (24, 32) (Pig. 3 and 4).

3. Word generator according to claim 2, characterized in that the control signal of the control device (24, ·

32) is generated depending on an instruction the first storage device (22, 3o) (Pig. 4).

4. Word generator according to claim 2, characterized in that the logic device (28) is operated as an increment counter, as a decrement counter and as an upward / It counts down depending on the control signal. (Pig. 4).

5. Word generator according to claim 1, characterized by the following components of the control device:

■ An instruction register. (3o) for subdividing the output signals of the first storage device (22) in command signals and address signals; a multiplexer. (34) for receiving the address signals from the first memory means (22); an adder (38) for adding a one for the output signal of the multiplexer (34) and for forwarding the output signal of the adding device (38) to the multiplexer;

a stack memory (4o) for storing the output signal of the adding device (38) and forwarding it

of the output signal from the stack to the multiplexer (34) and

a control and logic device (32) for decoding of the command signal into a control signal for the Multiplexer (34) and the stack memory (4o), wherein the output signal of the multiplexer of the first memory device (22) and the second storage device (26) is supplied. (Figures 3 and 4).

6. Word generator according to claim 5, characterized in that a microprocessor system is used as the control and logic device is provided. (Pig. 3):

7. Word generator according to claim 1, characterized in that a sampling circuit (42) is provided, for generating a scanning signal as a function of a control signal from the control device (32) Pig. 4)

8. Word generator according to claim 1, characterized in that writing devices are provided for Writing the instructions and words to the first storage device and the second storage device.

9. Word generator according to claim 1, characterized by a microcode memory (22) for storing the from Instruction signals and address signals;

a vector memory (26) for storing the words? an output counter (28) for receiving the signal from the yector memory (26) and operating as a register or as a counter depending on a selectable operating mode; and

a control circuit (32) for receiving the output

32 1702A

signals of the microcode memory (22) and for supplying address information and a control signal

5 to the microcode memory, the vector memory and the output memory, the microcode memory (22) tizw. the vector memory (26) the next instruction "or deliver a word and the control signal of the control circuit determines the operating mode" (Fig. 4).