DE10066124B4 - Silicon wafer used in the production of a single crystal silicon ingot consists of a perfect domain with a lower detection boundary of agglomerates - Google Patents
Silicon wafer used in the production of a single crystal silicon ingot consists of a perfect domain with a lower detection boundary of agglomerates Download PDFInfo
- Publication number
- DE10066124B4 DE10066124B4 DE10066124A DE10066124A DE10066124B4 DE 10066124 B4 DE10066124 B4 DE 10066124B4 DE 10066124 A DE10066124 A DE 10066124A DE 10066124 A DE10066124 A DE 10066124A DE 10066124 B4 DE10066124 B4 DE 10066124B4
- Authority
- DE
- Germany
- Prior art keywords
- domain
- wafer
- silicon
- agglomerates
- point defects
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
- C30B29/02—Elements
- C30B29/06—Silicon
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B15/00—Single-crystal growth by pulling from a melt, e.g. Czochralski method
- C30B15/20—Controlling or regulating
- C30B15/203—Controlling or regulating the relationship of pull rate (v) to axial thermal gradient (G)
Landscapes
- Chemical & Material Sciences (AREA)
- Engineering & Computer Science (AREA)
- Crystallography & Structural Chemistry (AREA)
- Materials Engineering (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
Abstract
Description
HINTERGRUND DER ERFINDUNGBACKGROUND OF THE INVENTION
1. Gebiet der Erfindung1. Field of the invention
Die Erfindung betrifft einen Silicium-Wafer, der aus einem Einkristall-Silicium-Ingot hergestellt wird, welcher mittels des Czochralski-Verfahrens (im folgenden "CZ-Verfahren" genannt) hergestellt wird. Sie betrifft insbesondere einen Silicium-Wafer, der zur Herstellung eines Halbleiter-Bauteils, etwa einem LSI oder dergleichen, zu verwenden ist.The The invention relates to a silicon wafer made from a single crystal silicon ingot which is produced by the Czochralski method (hereinafter referred to as "CZ method") becomes. It relates in particular to a silicon wafer used for the production a semiconductor device, such as an LSI or the like to use is.
2. Beschreibung des technischen Hintergrundes2. Description of the technical background
Als Grund zur Verminderung der Ausbeute bei einem Verfahren zur Herstellung einer integrierten Halbleiterschaltung werden in den vergangenen Jahren genannt: die Existenz von Mikrodefekten durch Sauerstoffabscheidungen, die zu einem Kern von oxidationsbedingten Stapelfehlern (im folgenden "OSF" genannt) werden, oder eines Teilchens kristallinen Ursprungs (im folgenden "COP" genannt) oder großen zwischengitterartigen Versetzungen (im folgenden "L/D" genannt). Die OSFs entstehen aufgrund der Tatsache, dass ein Mikrodefekt, der als Kern eines Kristalles dienen soll, beim Züchten des Kristalls eingebracht wird und bei einem thermischen Oxidationsverfahren und dergleichen bei der Herstellung eines Halbleiter-Bauteils wirksam werden, und einen Fehler, wie etwa das Ansteigen des Leckstroms in einem fertigen Bauteil bewirken. Und wenn ein hochglanzpolierter Silicium-Wafer mit einem Lösungsgemisch aus Ammoniak und Wasserstoffperoxid gereinigt wird, werden Grübchen auf der Wafer-Oberfläche erzeugt, und wenn der Wafer mittels eines Teilchenzählers gemessen wird, werden solche Grübchen als reelle Teilchen nachgewiesen. Solche Grübchen sind durch Kristalle bedingt und werden zu ihrer Unterscheidung von reellen Teilchen COPs genannt. COPs, die Grübchen auf einer Wafer-Oberfläche darstellen, führen zu einer Verschlechterung der elektrischen Eigenschaften, etwa des zeitabhängigen dielektrischen Durchschlags (TDDB), des elektrischen Durchschlags zum Zeitpunkt Null (TZDB) und dergleichen eines Oxidfilms. Außerdem ist die Existenz von COPs in einer Wafer-Oberfläche der Grund für Stufen bei einem Verdrahtungsvorgang eines Bauteils und kann einen Drahtbruch verursachen. Und es kann ein Leck und dergleichen in einem Isolationsteil eines Bauteils verursachen und die Ausbeute eines Produktes vermindern. Außerdem wird ein L/D als Versetzungs-Cluster oder auch als Versetzungs-Grübchen bezeichnet, da sich ein Grübchen bildet, wenn ein Silicium-Wafer mit diesem Defekt in eine selektive Ätzlösung, die Fluorwasserstoffsäure als Hauptbestandteil enthält, eingetaucht wird. Das L/D bewirkt auch eine Verschlechterung der elektrischen Eigenschaften, wie etwa der Leckstromeigenschaft, der Isoliereigenschaft und dergleichen.When Reason for reducing the yield in a process for the preparation a semiconductor integrated circuit in the past Called: the existence of microdefects through oxygenation, which become a core of oxidation-related stacking faults (hereinafter called "OSF"), or a particle of crystalline origin (hereinafter called "COP") or large interstitial Offsets (hereinafter called "L / D"). The OSFs arise due to the fact that a microdefect acting as the core a crystal is intended to be introduced in growing the crystal and in a thermal oxidation process and the like become effective in the manufacture of a semiconductor device, and an error, such as the increase in leakage current in a finished one Effect component. And if a highly polished silicon wafer with a mixed solution purged from ammonia and hydrogen peroxide, dimples are formed the wafer surface generated, and when the wafer measured by means of a particle counter will be such dimples detected as real particles. Such dimples are due to crystals conditioned and become their distinction from real particles Called COPs. COPs, the dimples on a wafer surface represent, lead to a deterioration of the electrical properties, such as time-dependent dielectric breakdown (TDDB), of electrical breakdown at time zero (TZDB) and the like of an oxide film. Besides that is the existence of COPs in a wafer surface is the reason for stages during a wiring process of a component and may cause a wire break. And there may be a leak and the like in an insulating part of a Cause component and reduce the yield of a product. Furthermore an L / D is referred to as an offset cluster or as an offset dimple, there is a dimple forms when a silicon wafer with this defect in a selective etching solution, the Hydrofluoric acid contains as main component, is immersed. The L / D also causes deterioration of the electrical properties, such as the leakage current characteristic, the Insulating property and the like.
Aufgrund der obigen Umstände ist eine Verminderung von OSFs, COPs und L/Ds in einem zur Herstellung einer integrierten Halbleiterschaltung verwendeten Silicium-Wafer erforderlich.by virtue of the above circumstances is a reduction of OSFs, COPs and L / Ds in one to manufacture a silicon wafer used in a semiconductor integrated circuit required.
Ein defektfreier Silicium-Wafer, der frei ist von OSFs, COPs und L/Ds, ist in der offengelegten japanischen Patentanmeldung Nr. Hei 11-1393 offenbart. Wenn man annimmt, dass eine perfekte Domäne in einem Einkristall-Silicium-Ingot, in welcher es keine Agglomerate von Leerstellen-Punktdefekten oder Agglomerate von Zwischengitter-Silicium-Punktdefekten gibt, [P] ist, handelt es sich bei diesem defektfreien Silicium-Wafer um einen Silicium-Wafer, der aus einem aus einer perfekten Domäne [P] bestehenden Ingot geschnitten wurde. Eine perfekte Domäne [P] ist vorhanden zwischen einer Domäne [I], in welcher Zwischengitter-Silicium-Punktdefekte vorherrschen, und einer Domäne (V], in welcher Leerstellen-Punktdefekte in einem Einkristall-Silicium-Ingot vorherrschen. Wenn man annimmt, dass die Ziehgeschwindigkeit des Ingot V mm/min und der Temperaturgradient an der Grenzfläche zwischen Siliciumschmelze und Ingot in vertikaler Richtung G °C/mm beträgt, wird ein aus einer solchen perfekten Domäne [P] bestehender Silicium-Wafer dadurch hergestellt, dass der Wert von V/G mm2/(min °C) so bestimmt wird, dass OSFs, die während einer thermischen Oxidationsbehandlung in Ringform erzeugt werden, im Zentrum des Wafers verschwinden.A defect-free silicon wafer free of OSFs, COPs, and L / Ds is disclosed in Japanese Patent Application Laid-Open No. Hei 11-1393. Assuming that a perfect domain in a single crystal silicon ingot in which there are no agglomerates of vacancy point defects or agglomerates of interstitial silicon point defects is [P], this defect-free silicon wafer is a silicon wafer cut from an ingot consisting of a perfect domain [P]. A perfect domain [P] is present between a domain [I] in which interstitial silicon point defects predominate and a domain (V] in which vacancy point defects predominate in a single crystal silicon ingot the pulling rate of the ingot V mm / min and the temperature gradient at the interface between silicon melt and ingot in the vertical direction is G ° C / mm, a silicon wafer consisting of such a perfect domain [P] is prepared by setting the value of V / G mm 2 / (min ° C) is determined so that OSFs generated in a ring during a thermal oxidation treatment disappear in the center of the wafer.
Andererseits fordern einige Halbleiter-Hersteller Silicium-Wafer, welche die Fähigkeit besitzen, bei einem Bauteil-Herstellungsverfahren auftretende metallische Verunreinigungen zu gettern, und die keine OSFs, COPs oder L/Ds aufweisen. Wenn ein Wafer mit unzureichendem Getter-Vermögen in einem Bauteil-Herstellungsverfahren durch Metall verunreinigt wird, bedingt diese metallische Verunreinigung Fehlfunktionen des Bauteils aufgrund undichter Übergänge oder eines "gefangenen" Zustands, und dadurch wird die Produktausbeute vermindert.on the other hand some semiconductor manufacturers are calling for silicon wafers containing the ability possess, occurring in a component manufacturing process metallic Pollute impurities, and no OSFs, COPs or L / Ds exhibit. If a wafer with insufficient getter assets in one Device manufacturing method contaminated by metal causes this metallic contamination Malfunction of the component due to leaky transitions or a "trapped" state, and thereby the product yield is reduced.
Ein Silicium-Wafer, der aus einem aus dieser perfekten Domäne [P] bestehenden Ingot ausgeschnitten wurde, ist frei von OSFs, COPs und L/Ds. Jedoch treten bei diesen aus der perfekten Domäne [P] bestehenden Silicium-Wafern, in einem Wafer, welcher eine vergleichsweise geringe Leerstellen-Punktdefekt-Konzentration aufweist, bei einem Bauteil-Herstellungsverfahren Sauerstoffabscheidungen im Wafer bei der Wärmebehandlung nicht immer gleichmäßig auf, und daher kann der Wafer manchmal keinen ausreichenden Getter-Effekt erzielen.A silicon wafer cut out of an ingot consisting of this perfect domain [P] is free of OSFs, COPs and L / Ds. However, in these perfect domain [P] silicon wafers, in a wafer having a comparatively small vacancy point defect concentration, in a device manufacturing process, oxygen depositions in the wafer do not always uniformly occur in the heat treatment, and therefore sometimes the wafers do not achieve a sufficient gettering effect.
INHALT DER ERFINDUNGCONTENT OF THE INVENTION
Ein Ziel der Erfindung besteht darin, einen Silicium-Wafer bereitzustellen, welcher aus einem aus einer perfekten Domäne [P] bestehenden Ingot geschnitten wird und durch eine Wärmebehandlung bei einem Bauteil-Herstellungsverfahren einen einheitlichen Getter-Effekt über die gesamte Wafer-Oberfläche erzielen kann.One The aim of the invention is to provide a silicon wafer, which is cut from an ingot consisting of a perfect domain [P] is and by a heat treatment in a device manufacturing process a uniform getter effect over the entire wafer surface can achieve.
Ein Aspekt der Erfindung betrifft einen Silicium-Wafer, der aus einem aus einer perfekten Domäne [P] bestehenden Ingot ausgeschnitten wurde, bei welchem, wenn man annimmt, dass die untere Nachweisgrenze von Agglomeraten von Zwischengitter-Silicium-Punktdefekten oder Agglomeraten von Leerstellen-Punktdefekten 1 × 103 Agglomerate/cm3 beträgt, die Konzentration der Agglomerate von Punktdefekten nicht oberhalb dieser unteren Nachweisgrenze liegt, wobei der Silicium-Wafer aus den beiden Domänen [PV] und [PI] besteht, wobei das Flächenverhältnis von Domäne [PV]/Domäne [PI] etwa 1 beträgt. Dieser Silicium-Wafer besitzt eine Kohlenstoffkonzentration von 1 × 1015 bis 5 × 1015 Atome/cm3.One aspect of the invention relates to a silicon wafer cut out of a perfect domain [P] ingot, which, assuming the lower detection limit of agglomerates of interstitial silicon point defects or vacancy point defect agglomerates 1 × 10 3 agglomerates / cm 3 , the concentration of agglomerates of point defects is not above this lower limit of detection, the silicon wafer consisting of the two domains [P V ] and [P I ], wherein the area ratio of domain [P V ] / domain [P I ] is about 1. This silicon wafer has a carbon concentration of 1 × 10 15 to 5 × 10 15 atoms / cm 3 .
Ein Silicium-Wafer gemäß dem obigen Aspekt der Erfindung kann einen einheitlichen Getter-Effekt ohne Änderung zwischen Rand und Mitte des Wafers bereitstellen, Dank der Tatsache, dass eine Sauerstoffabscheidung gleichmäßig über die gesamte Wafer-Oberfläche erfolgt, dadurch dass der Wafer in diesem Bereich eine höhere Kohlenstoffkonzentration als ein gewöhnlicher CZ-Wafer aufweist, oder dieser Wafer einer Wärmebehandlung, beispielsweise für 4 Stunden bei 800° C und dann für 16 Stunden bei 1000 °C, unterzogen wurde.One Silicon wafer according to the above Aspect of the invention can have a uniform gettering effect without change between edge and center of the wafer, thanks to the fact that oxygen deposition occurs uniformly over the entire wafer surface, in that the wafer in this area has a higher carbon concentration as an ordinary one CZ wafer, or this wafer a heat treatment, for example for 4 hours at 800 ° C and then for 16 hours at 1000 ° C, was subjected.
KURZE BESCHREIBUNG DER ZEICHNUNGENBRIEF DESCRIPTION OF THE DRAWINGS
DETAILLIERTE BESCHREIBUNG DER AUSFÜHRUNGSFORMEN DER ERFINDUNGDETAILED DESCRIPTION THE EMBODIMENTS THE INVENTION
Ein Silicium-Wafer gemäß einer Ausführungsform der Erfindung wird hergestellt, indem ein Ingot mit einem spezifischen Ziehgeschwindigkeitsprofil basierend auf der Voronkov-Theorie aus einer im Inneren eines Zonenschmelzofens befindli chen Siliciumschmelze mittels des CZ-Verfahrens gezogen wird und dann in Scheiben geschnitten wird.One Silicon wafer according to a embodiment The invention is made by adding an ingot with a specific Pulling speed profile based on the Voronkov theory a silicon melt located inside a zone melting furnace is pulled by the CZ method and then sliced becomes.
Für gewöhnlich werden, wenn ein Einkristall-Silicium-Ingot aus einer in einem Zonenschmelzofen befindlichen Siliciumschmelze mittels des CZ-Verfahrens gezogen wird, Punktdefekte und Agglomerate von Punktdefekten (dreidimensionale Defekte) als Defekte in einem Einkristall-Silicium erzeugt. Ein Punktdefekt beinhaltet zwei allgemeine Formen, einen Leerstellen-Punktdefekt und einen Zwischengitter-Silicium-Punktdefekt. Ein Leerstellen-Punktdefekt ist ein Defekt, bei welchem sich ein Siliciumatom aus einer normalen Position in einem Silicium-Kristallgitter verschoben hat. Ein derartiges Loch wird zu einem Leerstellen-Punktdefekt. Andererseits wird ein Atom, welches bei einer anderen Position (Zwischengitter-Stelle) als bei Gitterpunkten eines Siliciumkristalls gefunden wird, zu einem Zwischengitter-Silicium-Punktdefekt.Usually, when a single crystal silicon ingot from one in a zone melting furnace drawn silicon melt by means of the CZ method becomes, point defects and agglomerates of point defects (three-dimensional Defects) as defects in a single crystal silicon. One Point defect involves two general forms, a blank point defect and an interstitial silicon point defect. A blank point defect is a defect in which a silicon atom is normal Position in a silicon crystal lattice has moved. Such a hole becomes a vacancy point defect. on the other hand becomes an atom, which at another position (interstitial site) as found at lattice points of a silicon crystal an interstitial silicon point defect.
Ein Punktdefekt entsteht im allgemeinen an der Grenzfläche zwischen Siliciumschmelze (geschmolzenes Silicium) und Ingot (festes Silicium). Jedoch beginnt ein Abschnitt, welcher die Grenzfläche gebildet hat, beim Ziehen abzukühlen. Während des Abkühlens werden Leerstellen-Punktdefekte oder Zwischengitter-Silicium-Punktdefekte bedingt durch Diffusion zusammengebracht, und Agglomerate von Leerstellen-Punktdefekten oder Agglomerate von Zwischengitter-Silicium-Punktdefekten entstehen. Mit anderen Worten haben Agglomerate eine dreidimensionale Struktur, die durch eine Vereinigung von Punktdefekten verursacht wird.A point defect generally arises at the interface between silicon melt (molten zenes silicon) and ingot (solid silicon). However, a portion that has formed the interface begins to cool as it is drawn. During cooling, vacancy point defects or interstitial silicon point defects are brought together by diffusion to form agglomerates of vacancy point defects or agglomerates of interstitial silicon point defects. In other words, agglomerates have a three-dimensional structure caused by an association of point defects.
Leerstellen-Punktdefekt-Agglomerate umfassen Defekte, die "LSTD" (Laser Scattering Tomography Defects) oder "FPD" (Flow Pattern Defects) genannt werden, zusätzlich zu den vorgenannten COPs, hingegen beinhalten Agglomerate von Zwischengitter-Silicium-Punktdefekten Defekte, die "L/D" genannt werden, wie zuvor erwähnt. FPDs sind Quellen von Spuren, die ein eigenartiges Muster aufweisen, welches auftritt, wenn ein Silicium-Wafer, der durch In-Scheiben-Schneiden eines Ingot hergestellt wurde, 30 Minuten lang ohne Rühren mit einer Secco-Ätzlösung (Lösungsgemisch aus K2Cr2O7 : 50% HF : reines Wasser = 44 g 2000 ccm : 1000 ccm) angeätzt wird, und LSTD weist einen von Silicium verschiedenen Brechungsindex auf und ist eine Quelle für Streulicht, wenn ein Einkristall-Silicium mit infraroten Strahlen bestrahlt wird.Blank point defect agglomerates include defects called "LSTD" (Laser Scattering Tomography Defects) or "FPD" (Flow Pattern Defects) in addition to the aforementioned COPs, while agglomerates of interstitial silicon point defects include defects called "L / D "as previously mentioned. FPDs are sources of traces that have a peculiar pattern that occurs when a silicon wafer prepared by slicing an ingot is left for 30 minutes without stirring with a Secco etching solution (mixed solution of K 2 Cr 2 O 7 : 50% HF: pure water = 44 g 2000 cc: 1000 cc) is etched, and LSTD has a refractive index other than silicon and is a source of scattered light when a single crystal silicon is irradiated with infrared rays.
Wenn
man annimmt, dass die Ziehgeschwindigkeit eines Ingot V mm/min beträgt und der
Temperaturgradient an der Grenzfläche zwischen Ingot und Siliciumschmelze
in einem Zonenschmelzofen G °C/mm
beträgt,
besagt die Voronkov-Theorie,
dass das V/G-Verhältnis
(mm2/min °C)
gesteuert wird, um einen hochreinen Ingot mit einer geringen Anzahl
von Defekten zu züchten.
Konkret handelt es sich bei G um den Temperaturgradienten in vertikaler
Richtung in einem Ingot von einer Temperatur von 1412 bis 1300 °C, in der
Nähe der
Grenzfläche
zwischen Ingot und Siliciumschmelze. Wie in
Ein spezifiziertes Ziehgeschwindigkeitsprofil der Ausführungsform der Erfindung wird so bestimmt, dass, beim Ziehen eines Ingots aus einer in einem Zonenschmelzofen befindlichen Siliciumschmelze, das Verhältnis von Ziehgeschwindigkeit zu Temperaturgradient (V/G) oberhalb des ersten kritischen Verhältnisses (V/G)1 gehalten wird, um ein Auftreten von Agglomeraten von Zwischengitter-Silicium-Punktdefekten zu vermeiden, und unterhalb eines zweiten kritischen Verhältnisses (V/G)2, um Agglomerate von Leerstellen-Punktdefekten in einer in der Mitte des Ingot befindlichen Domäne zu begrenzen, in welcher Leerstellen-Punktdefekte vorherrschen.A specified pull rate profile of the embodiment of the invention is determined such that, when drawing an ingot from a molten zone melt furnace, the ratio of pull rate to temperature gradient (V / G) is maintained above the first critical ratio (V / G) 1 , to avoid the occurrence of agglomerates of interstitial silicon point defects and below a second critical ratio (V / G) 2 to confine vacancy point defects agglomerates in a mid-ingot domain in which vacancy point defects prevalence.
Das
Ziehgeschwindigkeitsprofil wird auf Basis der oben erwähnten Voronkov-Theorie bestimmt,
und zwar durch eine Simulation, bei welcher ein Referenz-Ingot experimentell
in axialer Richtung zerschnitten wird und ein Referenz-Ingot experimentell
zu Wafern zerschnitten wird, oder durch Kombination dieser Verfahren. Und
zwar wird diese Bestimmung durchgeführt, indem ein Ingot nach der
Simulation in axialer Richtung zerschnitten wird und ein abgeschnittener
Wafer überprüft wird,
und die Simulation weiter wiederholt wird. Zum Zweck der Simulation
werden eine Mehrzahl von Ziehgeschwindigkeiten innerhalb eines spezifizierten
Bereichs bestimmt, und eine Mehrzahl von Ingots werden gezüchtet. Das
Ziehgeschwindigkeitsprofil wird von einer höheren Ziehgeschwindigkeit,
etwa 1,2 mm/min wie dargestellt in
Mehrere, bei unterschiedlichen Geschwindigkeiten gezogene Ingots werden jeweils in axialer Richtung in Scheiben geschnitten. Ein optimales V/G-Verhältnis wird aus der Korrelation zwischen den in axialer Richtung geschnittenen Scheiben, einer Überprüfung der Wafer und dem Simulationsergebnis bestimmt, und demzufolge wird das optimale Ziehgeschwindigkeitsprofil bestimmt und ein Ingot mittels dieses Profils hergestellt. Das tatsächliche Ziehgeschwindigkeitsprofil hängt von verschiedenen Parametern ab, wie Durchmesser eines gewünschten Ingot, dem speziell verwendeten Zonenschmelzofen und der Qualität der Siliciumschmelze, ist jedoch nicht auf diese beschränkt.Several, ingots grown at different speeds are each sliced in the axial direction. An optimal V / G ratio will from the correlation between the cut in the axial direction Slices, a review of Wafer and the simulation result determined, and consequently determines the optimal pull rate profile and an ingot by means of made of this profile. The actual pull rate profile depends on different parameters, such as diameter of a desired Ingot, the specially used zone melting furnace and the quality of the silicon melt, but is not limited to these.
Wie
offensichtlich aus
Wenn
jedoch dieser Silicium-Wafer W1 in einer
Sauerstoffatmosphäre
bei einer Temperatur von 1000 °C ± 30 °C 2 bis 5
Stunden lang wärmebehandelt
wird und anschließend
bei einer Temperatur von 1130 °C ± 30 °C 1 bis 16
Stunden lang wärmebehandelt
wird, treten OSFs auf. Diese Wärmebehandlung
wird als OSF- erzeugende
Wärmebehandlung
bezeichnet. Wie in
In einem Silicium-Wafer der Ausführungsform der Erfindung wie oben beschrieben, in dem das Flächenverhältnis von [PV]/[PI] etwa 1 beträgt, wird, da die Leerstellen-Punktdefektkonzentration gering ist, die Kohlenstoffkonzentration im Wafer auf einen Wert von 1 × 1015 bis 5 × 1015 Atome/cm3 eingestellt. Zusätzlich wird vorzugsweise eine Polysiliciumschicht von 0,1 bis 1,6 μm Dicke auf der Rückseite des Wafers erzeugt. Durch das Durchführen der obigen Steuerung oder Verarbeitung wird, selbst wenn die Leerstellen-Punktdefektkonzentration gering ist, ein BMD durch eine spezielle Wärmebehandlung erzeugt und ein gleichbleibender IG-Effekt über die gesamte Wafer-Oberfläche erzielt. Diese spezielle Wärmebehandlung beinhaltet eine Wafer-Wärmebehandlung und dergleichen in einem Bauteil-Herstellungsverfahren. Beispielsweise wird in einer ersten Stufe der Wärmebehandlung ein Wafer bei einer Temperatur von 600 bis 800 °C 1 bis 24 Stunden lang in einer Stickstoff oder Sauerstoff Atmosphäre wärmebehandelt und dann in einer zweiten Stufe der Wärmebehandlung bei einer Temperatur von 1000 bis 1150 °C 1 bis 16 Stunden lang in einer Stickstoff oder Sauerstoff Atmosphäre wärmebehandelt. Vorzugsweise wird er bei 800 °C 4 Stunden lang wärmebehandelt und dann bei 1000 °C 16 Stunden lang wärmebehandelt.In a silicon wafer of the embodiment of the invention as described above, in which the area ratio of [P V ] / [P I ] is about 1, since the vacancy point defect concentration is small, the carbon concentration in the wafer becomes 1 × 10 15 to 5 × 10 15 atoms / cm 3 . In addition, it is preferable to form a polysilicon layer of 0.1 to 1.6 μm in thickness on the back side of the wafer. By performing the above control or processing, even if the void point defect concentration is low, a BMD is generated by a special heat treatment and a uniform IG effect is obtained over the entire wafer surface. This special heat treatment includes a wafer heat treatment and the like in a component manufacturing process. For example, in a first stage of the heat treatment, a wafer is heat treated at a temperature of 600 to 800 ° C for 1 to 24 hours in a nitrogen or oxygen atmosphere and then in a second stage of heat treatment at a temperature of 1000 to 1150 ° C 1 to Heat treated for 16 hours in a nitrogen or oxygen atmosphere. Preferably, it is heat-treated at 800 ° C for 4 hours and then heat-treated at 1000 ° C for 16 hours.
Die Steuerung der Kohlenstoffkonzentration in einem Wafer wird so durchgeführt, dass sich eine Kohlenstoffkonzentration [Cs] in einem Ingot von 1 × 1015 bis 5 × 1015 Atome/cm3 einstellt, indem beim Schmelzen von polykristallinem Silicium auf Basis des CZ-Verfahrens reiner Kohlenstoff zugesetzt wird. Wenn die Konzentration des Kohlenstoffs weniger als 1 × 1015 Atome/cm3 beträgt, kann kein ausreichender IG-Effekt erzielt werden, und wenn die Kohlenstoffkonzentration mehr als 5 × 1015 Atome/cm3 beträgt, tritt bei einer speziellen Wärmebehandlung eine exzessive Abscheidung von Sauerstoffabscheidungskernen auf, und es besteht der Nachteil, dass ein Übermaß von BMDs erzeugt wird.The control of the carbon concentration in a wafer is performed so that a carbon concentration [Cs] in an ingot of 1 × 10 15 to 5 × 10 15 atoms / cm 3 is established by melting is added of polycrystalline silicon based on the CZ method pure carbon. When the concentration of carbon is less than 1 × 10 15 atoms / m cm 3, a sufficient IG effect can be obtained, and when the carbon concentration is more than 5 × 10 15 atoms / cm 3, occurs in a special heat treatment, an excessive deposition Of oxygen deposition cores, and there is the disadvantage that an excess of BMDs is generated.
Und bei der Erzeugung einer Polysiliciumschicht auf der Rückseite des Wafers wird eine Polysiliciumschicht von 0,1 bis 1,6 μm, vorzugsweise 0,5 bis 1,0 μm Dicke bei einer Temperatur von 650 °C ± 30 °C beispielsweise unter Verwendung von SiH4 mittels eines CVD-Verfahrens (Chemical-Vapor-Deposition-Verfahren) auf der Rückseite eines Wafers erzeugt, der durch In-Scheiben-Schneiden eines unter diesen Konditionen gezogenen Ingot hergestellt wurde. Eine Polysiliciumschicht von weniger als 0,1 μm Dicke kann keinen ausreichenden IG-Effekt liefern und eine Polysiliciumschicht von mehr als 1,6 μm Dicke hat den Nachteil, dass sie die Produktivität senkt. Die Sauerstoffkonzentration in einem Silicium-Wafer der Ausführungsform beträgt 1 × 1018 bis 1,45 × 1018 Atome/cm3 (alte ASTM).And when a polysilicon layer is formed on the back side of the wafer, a polysilicon layer of 0.1 to 1.6 μm, preferably 0.5 to 1.0 μm thick at a temperature of 650 ° C ± 30 ° C, for example, using SiH 4 produced by means of a CVD (Chemical Vapor Deposition) method on the back of a wafer, which was prepared by slicing an ingot grown under these conditions. A polysilicon layer of less than 0.1 μm thick can not provide a sufficient IG effect, and a polysilicon layer of more than 1.6 μm thick has the disadvantage of lowering productivity. The oxygen concentration in a silicon wafer of the embodiment is 1 × 10 18 to 1.45 × 10 18 atoms / cm 3 (old ASTM).
Wie oben beschrieben kann gemäß der Ausführungsform, selbst wenn die Konzentration von Leerstellen-Punktdefekten gering ist, BMD durch eine spezielle Wärmebehandlung erzeugt werden und ein IG-Effekt kann erzielt werden.As As described above, according to the embodiment, even if the concentration of vacancy point defects is low is, BMD through a special heat treatment can be generated and an IG effect can be achieved.
[Ausführungsbeispiele][Embodiments]
Als nächstes werden Ausführungsbeispiele der Erfindung zusammen mit Vergleichsbeispielen erläutert.When next Be exemplary embodiments of the invention together with comparative examples.
<Ausführungsbeispiel 1><Embodiment 1>
Als
Rohmaterial dienendes polykristallines Silicium, welchem reiner
Kohlenstoff zugesetzt war, wurde geschmolzen und aus dieser Siliciumschmelze
wurde ein Ingot gezogen. Dieser Ziehvorgang wurde so durchgeführt, dass
eine Domäne,
welcher der in
<Ausführungsbeispiel 2><Embodiment 2>
Ein hochglanzpolierter Wafer wurde in gleicher Weise wie in Ausführungsbeispiel 1 erhalten, außer dass die Menge des reinen Kohlenstoffs, die dem als Rohmaterial dienenden polykristallinen Silicium zugesetzt war, größer war als in Ausführungsbeispiel 1. Die Kohlenstoffkonzentration des Wafers betrug 5 × 1015 Atome/cm3.A mirror-finished wafer was obtained in the same manner as in Embodiment 1 except that the amount of pure carbon added to the raw material polycrystalline silicon was larger than in Embodiment 1. The carbon concentration of the wafer was 5 × 10 15 atoms / cm 3 .
<Vergleichsbeispiel 1><Comparative Example 1>
Nachdem
die Menge an reinem Kohlenstoff, die dem als Rohmaterial dienenden
polykristallinen Silicium zugesetzt war, niedriger gewählt wurde
als in Ausführungsbeispiel
1, wurde ein Ingot so gezogen, dass eine Domäne, welche der in
<Vergleichsbeispiel 2><Comparative Example 2>
Ein hochglanzpolierter Wafer wurde in gleicher Weise wie in Vergleichsbeispiel 1 erhalten, außer dass eine Polysiliciumschicht auf der Wafer-Rückseite in 1,0 μm Dicke erzeugt wurde. Die Kohlenstoffkonzentration des Wafers betrug 5 × 1014 Atome/cm3.A mirror-finished wafer was obtained in the same manner as in Comparative Example 1 except that a polysilicon layer was formed on the wafer backside in 1.0 μm thickness. The carbon concentration of the wafer was 5 × 10 14 atoms / cm 3 .
<Vergleichsbeispiel 3><Comparative Example 3>
Ein hochglanzpolierter Wafer wurde in gleicher Weise wie in Vergleichsbeispiel 1 erhalten, außer dass eine Polysiliciumschicht auf der Wafer-Rückseite in 1,5 μm Dicke erzeugt wurde. Die Kohlenstoffkonzentration des Wafers betrug 5 × 1014 Atome/cm3.A mirror-finished wafer was obtained in the same manner as in Comparative Example 1, except that a polysilicon layer was formed on the backside of the wafer in 1.5 μm thickness. The carbon concentration of the wafer was 5 × 10 14 atoms / cm 3 .
<Ausführungsbeispiel 3><Embodiment 3>
Die
gleiche Menge an reinem Kohlenstoff wie in Ausführungsbeispiel 1 wurde einem
als Rohmaterial dienenden polykristallinen Silicium zugesetzt, dieses
ge schmolzen und ein Ingot so gezogen, dass eine Domäne, welche
der in
<Ausführungsbeispiel 4><Embodiment 4>
Ein hochglanzpolierter Wafer wurde in gleicher Weise wie in Ausführungsbeispiel 3 erhalten, außer dass die Menge an reinem Kohlenstoff, die dem als Rohmaterial dienenden polykristallinen Silicium zugesetzt wurde, genau so groß war wie in Ausführungsbeispiel 2. Die Kohlenstoffkonzentration des Wafers betrug 5 × 1015 Atome/cm3.A mirror-finished wafer was obtained in the same manner as in Embodiment 3, except that the amount of pure carbon added to the raw material polycrystalline silicon was the same as in Embodiment 2. The carbon concentration of the wafer was 5 × 10 15 atoms / cm 3 .
<Ausführungsbeispiel 5><Embodiment 5>
Ein hochglanzpolierter Wafer wurde in gleicher Weise wie in Ausführungsbeispiel 3 erhalten, außer dass auf der Wafer-Rückseite eine Polysiliciumschicht von 1,5 μm Dicke erzeugt wurde. Die Kohlenstoffkonzentration des Wafers betrug 1 × 1015 Atome/cm3.A mirror-finished wafer was obtained in the same manner as in Embodiment 3, except that a polysilicon layer of 1.5 μm in thickness was formed on the back of the wafer. The carbon concentration of the wafer was 1 × 10 15 atoms / cm 3 .
<Ausfihrungsbeispiel 6><Ausfihrungsbeispiel 6>
Ein hochglanzpolierter Wafer wurde in gleicher Weise wie in Ausführungsbeispiel 4 erhalten, außer dass eine Polysiliciumschicht auf der Wafer-Rückseite in 1,5 μm Dicke erzeugt wurde. Die Kohlenstoffkonzentration des Wafers betrug 5 × 1015 Atome/cm3.A mirror-finished wafer was obtained in the same manner as in Embodiment 4 except that a polysilicon layer was formed on the backside of the wafer in 1.5 μm thickness. The carbon concentration of the wafer was 5 × 10 15 atoms / cm 3 .
<Vergleichsbeispiel 4><Comparative Example 4>
Nachdem
die Menge an reinem Kohlenstoff, die dem als Rohmaterial dienenden
polykristallinen Silicium zugesetzt war, niedriger gewählt wurde
als in Ausführungsbeispiel
1, wurde ein Ingot so gezogen, dass eine Domäne, welche der in
<Vergleichsbeispiel 5><Comparative Example 5>
Ein hochglanzpolierter Wafer wurde in gleicher Weise wie in Ausführungsbeispiel 2 erhalten, außer dass die Menge an reinem Kohlenstoff, welche dem als Rohmaterial dienenden polykristallinen Silicium zugesetzt war, größer war als in Ausführungsbeispiel 2. Die Kohlenstoffkonzentration des Wafers betrug 1 × 106 Atome/cm3.A mirror-finished wafer was obtained in the same manner as in Embodiment 2 except that the amount of pure carbon added to the raw material polycrystalline silicon was larger than in Embodiment 2. The carbon concentration of the wafer was 1 × 10 6 atoms / cm 3 .
<Vergleichsbeispiel 6><Comparative Example 6>
Ein hochglanzpolierter Wafer wurde in gleicher Weise wie in Ausführungsbeispiel 3 erhalten, außer dass die Menge an reinem Kohlenstoff, welche dem als Rohmaterial dienenden polykristallinen Silicium zugesetzt war, größer war als in Ausführungsbeispiel 3. Die Kohlenstoffkonzentration des Wafers betrug 1 × 1016 Atome/cm3.A mirror-finished wafer was obtained in the same manner as in Embodiment 3 except that the amount of pure carbon added to the raw material polycrystalline silicon was larger than in Embodiment 3. The carbon concentration of the wafer was 1 × 10 16 atoms / cm 3 .
<Vergleichsbeispiel 7><Comparative Example 7>
Ein hochglanzpolierter Wafer wurde in gleicher Weise wie in Vergleichsbeispiel 6 erhalten, außer dass eine Polysiliciumschicht auf der Wafer-Rückseite in 1,5 μm Dicke erzeugt wurde.One mirror-polished wafer was in the same manner as in Comparative Example 6 received, except that produces a polysilicon layer on the back of the wafer in 1.5 microns thickness has been.
<Vergleichsauswertung><Comparative evaluation>
Bei jedem der Wafer der Ausführungsbeispiele 1 bis 6 und der Vergleichsbeispiele 1 bis 7 wurde die Kohlenstoffkonzentration mittels einer Ladungspartikel-Aktivierungsanalyse gemessen, und die Sauerstoffkonzentration in jedem der Wafer wurde mittels einer Fourier-Transformations-Infrarot-Spektroskopie (FT-IR) gemessen. Weiter wurde jeder Wafer 4 Stunden lang bei 800 °C in einer Sauerstoffatmosphäre wärmebehandelt und dann bei 1000 °C 16 Stunden lang in einer Sauerstoffatmosphäre wärmebehandelt. Nach der Wärmebehandlung wurde jeder Wafer gespaltet und die Wafer-Oberfläche durch eine Wright-Ätzlösung selektiv geätzt, und BMDs wurden in der Mitte und in der Nähe des halben Radius des Wafers in einer Tiefe von 300 μm von der Wafer-Oberfläche durch Betrachtung durch ein optisches Mikroskop gemessen und die Konzentration der BMDs berechnet. Das Ergebnis davon ist in Tabelle 1 gezeigt.at each of the wafers of the embodiments 1 to 6 and Comparative Examples 1 to 7 became the carbon concentration by means of a charge-particle activation analysis and the oxygen concentration in each of the wafers was measured measured by Fourier transform infrared spectroscopy (FT-IR). Further, each wafer was heat-treated at 800 ° C for 4 hours in an oxygen atmosphere and then at 1000 ° C Heat treated in an oxygen atmosphere for 16 hours. After the heat treatment For example, each wafer was cleaved and the wafer surface selectively selected by a Wright etch solution etched and BMDs were in the middle and near half the radius of the wafer at a depth of 300 μm the wafer surface measured by observation through an optical microscope and the Concentration of BMDs calculated. The result of this is in table 1 shown.
Wie offensichtlich aus Tabelle 1 zu ersehen, lag nach der Wärmebehandlung jedes Silicium-Wafers, sowohl in der Mitte als auch in der Nähe des halben Radius des Wafers, die Konzentration der BMDs in den Wafern der Vergleichsbeispiele 4, 6 und 7 nicht in einem Bereich von 108 bis 1011 BMDs/cm3, in welchem es einen IG-Effekt gibt, hingegen lag die Konzentration der BMDs in den Wafern der Ausführungsbeispiele 1 bis 6 in einem Bereich von 108 bis 1011 BMDs/cm3, in welchem es einen IG-Effekt gibt. Die Konzentration des BMD im Wafer von Vergleichsbeispiel 5 unterscheidet sich stark zwischen Mitte und Umgebung des halben Radius des Wafers. Ein einheitlicher IG-Effekt konnte nicht über die gesamte Oberfläche des Wafers von Vergleichsbeispiel 2 erzielt werden. Tabelle 1 As apparent from Table 1, after the heat treatment of each silicon wafer, both in the middle and near half the radius of the wafer, the concentration of BMDs in the wafers of Comparative Examples 4, 6 and 7 was not in a range from 10 8 to 10 11 BMDs / cm 3 in which there is an IG effect, on the other hand, the concentration of BMDs in the wafers of Working Examples 1 to 6 was in a range of 10 8 to 10 11 BMDs / cm 3 , in which there is an IG effect. The concentration of BMD in the wafer of Comparative Example 5 differs greatly between the center and the vicinity of the half radius of the wafer. A uniform IG effect could not be achieved over the entire surface of the wafer of Comparative Example 2. Table 1
Claims (2)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE2000158320 DE10058320B8 (en) | 2000-11-24 | 2000-11-24 | Production process for silicon wafers |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE2000158320 DE10058320B8 (en) | 2000-11-24 | 2000-11-24 | Production process for silicon wafers |
Publications (1)
Publication Number | Publication Date |
---|---|
DE10066124B4 true DE10066124B4 (en) | 2007-12-13 |
Family
ID=38664044
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE10066124A Expired - Lifetime DE10066124B4 (en) | 2000-11-24 | 2000-11-24 | Silicon wafer used in the production of a single crystal silicon ingot consists of a perfect domain with a lower detection boundary of agglomerates |
Country Status (1)
Country | Link |
---|---|
DE (1) | DE10066124B4 (en) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE69022269T2 (en) * | 1989-03-31 | 1996-05-02 | Shinetsu Handotai Kk | Process for the thermal treatment of silicon. |
DE19806045A1 (en) * | 1997-02-13 | 1998-08-27 | Samsung Electronics Co Ltd | Single crystal silicon rod growth process |
WO2001021861A1 (en) * | 1999-09-23 | 2001-03-29 | Memc Electronic Materials, Inc. | Czochralski process for growing single crystal silicon by controlling the cooling rate |
-
2000
- 2000-11-24 DE DE10066124A patent/DE10066124B4/en not_active Expired - Lifetime
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE69022269T2 (en) * | 1989-03-31 | 1996-05-02 | Shinetsu Handotai Kk | Process for the thermal treatment of silicon. |
DE19806045A1 (en) * | 1997-02-13 | 1998-08-27 | Samsung Electronics Co Ltd | Single crystal silicon rod growth process |
WO2001021861A1 (en) * | 1999-09-23 | 2001-03-29 | Memc Electronic Materials, Inc. | Czochralski process for growing single crystal silicon by controlling the cooling rate |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE10047345B4 (en) | Heat treatment process of a silicon wafer and treated silicon wafers | |
EP0962555B1 (en) | Process for producing a single crystal | |
DE69902494T2 (en) | A method of manufacturing a single crystal silicon wafer, and a single crystal silicon wafer produced by the method | |
DE69900210T2 (en) | Single crystalline silicon wafer and process for its manufacture | |
DE19609107B4 (en) | Method for producing silicon wafers | |
DE60115078T2 (en) | NITROGEN-DOTTED SILICONES ARE ESSENTIALLY FREE OF OXIDATION-INDUCED STACKING ERRORS | |
DE69915729T2 (en) | Nitrogen-doped single-crystalline silicon wafer with minor defects and process for its production | |
DE69833610T2 (en) | Method and apparatus for producing silicon Single crystal with reduced crystal defects and silicon single crystal and silicon wafer produced thereafter | |
DE112013001054B4 (en) | Method of manufacturing a silicon single crystal wafer | |
DE69604235T2 (en) | METHOD FOR PRODUCING A SILICON CRYSTAL WITH A LOW ERROR DENSITY | |
DE112014006165B4 (en) | Process for manufacturing a silicon wafer | |
DE112012000306B4 (en) | Method for manufacturing a silicon single crystal wafer | |
DE69703028T2 (en) | Silicon single crystal without crystal defects in the peripheral wafer part | |
DE20118092U1 (en) | Device for the production of high quality silicon single crystals | |
DE112014000431B4 (en) | Method for producing a silicon single crystal ingot | |
DE112006000816T5 (en) | Production process for silicon single crystal, annealed wafer and annealed wafer production process | |
DE69904675T2 (en) | Process for producing a nitrogen-doped silicon single crystal with a low defect density | |
DE112012000607B4 (en) | Method of manufacturing a silicon substrate and silicon substrate | |
DE112016003025T5 (en) | Wafer and wafer defect analysis method | |
DE10236023A1 (en) | Manufacturing process for silicon single crystal wafers and silicon single crystal wafers | |
DE10143231A1 (en) | Single crystalline silicon wafer, blank and manufacturing method thereof | |
DE10052411B4 (en) | Heat treatment method of a silicon wafer and the heat-treated silicon wafer | |
DE10047346B4 (en) | Method for producing a silicon wafer for depositing an epitaxial layer and epitaxial wafer | |
DE60010496T2 (en) | Czochralski process for producing silicon monocrystals by controlling the cooling rate | |
DE112015000282B4 (en) | Process for the heat treatment of silicon single crystal wafers |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
AC | Divided out of |
Ref document number: 10058320 Country of ref document: DE Kind code of ref document: P |
|
AC | Divided out of |
Ref document number: 10058320 Country of ref document: DE Kind code of ref document: P |
|
AC | Divided out of |
Ref document number: 10058320 Country of ref document: DE Kind code of ref document: P |
|
8364 | No opposition during term of opposition | ||
R071 | Expiry of right |