DE10062639A1 - Production of conducting pathways, especially aluminum pathways used in CMOS circuits or DRAM cells comprises applying an aluminum conducting layer, a titanium nitride layer and a lacquer mask onto a substrate, and structuring - Google Patents
Production of conducting pathways, especially aluminum pathways used in CMOS circuits or DRAM cells comprises applying an aluminum conducting layer, a titanium nitride layer and a lacquer mask onto a substrate, and structuringInfo
- Publication number
- DE10062639A1 DE10062639A1 DE2000162639 DE10062639A DE10062639A1 DE 10062639 A1 DE10062639 A1 DE 10062639A1 DE 2000162639 DE2000162639 DE 2000162639 DE 10062639 A DE10062639 A DE 10062639A DE 10062639 A1 DE10062639 A1 DE 10062639A1
- Authority
- DE
- Germany
- Prior art keywords
- layer
- titanium nitride
- nitride layer
- aluminum
- conducting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 title claims abstract description 37
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 title claims abstract description 33
- 229910052782 aluminium Inorganic materials 0.000 title claims abstract description 33
- 239000004922 lacquer Substances 0.000 title claims abstract description 16
- 239000000758 substrate Substances 0.000 title claims abstract description 9
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 8
- 230000037361 pathway Effects 0.000 title abstract description 7
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims abstract description 20
- 239000010936 titanium Substances 0.000 claims abstract description 20
- 229910052719 titanium Inorganic materials 0.000 claims abstract description 20
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims abstract description 6
- 239000010949 copper Substances 0.000 claims abstract description 6
- 229910052802 copper Inorganic materials 0.000 claims abstract description 6
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 5
- 239000010703 silicon Substances 0.000 claims abstract description 5
- 239000000654 additive Substances 0.000 claims abstract description 3
- 238000000034 method Methods 0.000 claims description 37
- 239000004020 conductor Substances 0.000 claims description 28
- 239000003973 paint Substances 0.000 claims description 15
- 238000005530 etching Methods 0.000 claims description 8
- 238000001312 dry etching Methods 0.000 claims description 7
- 239000007789 gas Substances 0.000 claims description 4
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 claims description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 3
- 239000000460 chlorine Substances 0.000 claims description 3
- 229910052801 chlorine Inorganic materials 0.000 claims description 3
- 239000001301 oxygen Substances 0.000 claims description 3
- 229910052760 oxygen Inorganic materials 0.000 claims description 3
- GNFTZDOKVXKIBK-UHFFFAOYSA-N 3-(2-methoxyethoxy)benzohydrazide Chemical compound COCCOC1=CC=CC(C(=O)NN)=C1 GNFTZDOKVXKIBK-UHFFFAOYSA-N 0.000 claims description 2
- FGUUSXIOTUKUDN-IBGZPJMESA-N C1(=CC=CC=C1)N1C2=C(NC([C@H](C1)NC=1OC(=NN=1)C1=CC=CC=C1)=O)C=CC=C2 Chemical compound C1(=CC=CC=C1)N1C2=C(NC([C@H](C1)NC=1OC(=NN=1)C1=CC=CC=C1)=O)C=CC=C2 FGUUSXIOTUKUDN-IBGZPJMESA-N 0.000 claims description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 7
- 230000000694 effects Effects 0.000 description 6
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- 238000007796 conventional method Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000005240 physical vapour deposition Methods 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- LJCZNYWLQZZIOS-UHFFFAOYSA-N 2,2,2-trichlorethoxycarbonyl chloride Chemical compound ClC(=O)OCC(Cl)(Cl)Cl LJCZNYWLQZZIOS-UHFFFAOYSA-N 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 235000013312 flour Nutrition 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 108090000623 proteins and genes Proteins 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 239000002966 varnish Substances 0.000 description 1
- 230000003313 weakening effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
- H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
- H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
- H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Drying Of Semiconductors (AREA)
Abstract
Description
Die vorliegende Erfindung betrifft ein Verfahren zur Er zeugung von Leiterbahnen, insbesondere zur Erzeugung von Alu miniumleiterbahnen.The present invention relates to a method for Er Generation of conductor tracks, in particular for the production of aluminum miniumleiterbahnen.
Integrierte Schaltkreise, insbesondere CMOS-Schaltungen oder DRAM-Speicherbausteine, werden mit einer Vielzahl von Prozeßschritten hergestellt. Die Herstellungskosten dieser Schaltkreise werden dabei durch die Prozeßkomplexität und die physikalische Bearbeitungszeit bestimmt. Hochkomplexe Bau steine erfordern häufig mehrere hundert einzelne Prozeß schritte und eine Vielzahl von Tagen für den Prozessdurchlauf des Produkts.Integrated circuits, especially CMOS circuits or DRAM memory chips, are available with a variety of Process steps produced. The manufacturing cost of this Circuits are characterized by the process complexity and physical processing time determined. Highly complex construction stones often require several hundred individual processes steps and a multitude of days for the process run of the product.
Ein Teil der Prozeßschritte muß dabei für die Herstel lung der Verdrahtung für die integrierte Schaltung aufgewen det werden. Aluminium ist dabei das bis heute am häufigsten verwendete Material für die obersten Leiterbahnenebenen ge blieben. Dies liegt darin begründet, daß Aluminium alle we sentlichen Anforderungen erfüllt, die ein solches Material erfüllen muß. Insbesondere besitzt Aluminium einen ausrei chend geringen elektrischen Widerstand und es kam mit her kömmlichen Verfahren strukturiert und kontaktiert werden.Part of the process steps must be for the manufacturer wiring of the integrated circuit be det. Aluminum is the most common to this day used material for the uppermost interconnect levels ge remained. This is because aluminum we all meets the essential requirements that such a material must meet. In particular, aluminum has a sufficient amount low electrical resistance and it came along conventional procedures can be structured and contacted.
Zur Strukturierung von Aluminiumleiterbahnen werden in der Regel Ätzverfahren eingesetzt. Die Fig. 1a bis 1c zei gen ein solches Verfahren nach dem Stand der Technik. Dabei wird in der Regel eine zuerst eine Titan- oder Titannitrid schicht 2 auf eine Oxidschicht 1 aufgebracht, welche eine Isolation zu darunter liegenden Leiterbahnen bzw. zu darun terliegenden Transistoren (nicht gezeigt) gewährleistet. An schließend wird ein Aluminiumschicht 3 auf die Ti tan/Titannitridschicht 2 aufgebracht. Zur weiteren Verbesse rung der Eigenschaften der Aluminiumschicht 3 wird der Aluminiumschicht ein gewisser Prozentsatz an Kupfer zugegeben. Nachfolgend wird auf die Aluminiumschicht 3 eine weitere dün ne Titannitridschicht 4 abgeschieden. Diese Titannitrid schicht wird unter anderem als Antireflexionsschicht für die noch zuerzeugende Lackschicht 5 verwendet. Anschließend wird eine Lackschicht 5 auf die Titannitridchicht 4 aufgebracht wird. Die sich daraus ergebende Situation ist in Fig. 1a ge zeigt.Etching processes are generally used to structure aluminum conductor tracks. Figs. 1a to 1c zei such a method according to the state of the art gene. As a rule, a titanium or titanium nitride layer 2 is first applied to an oxide layer 1 , which ensures insulation to underlying conductor tracks or to underlying transistors (not shown). An aluminum layer 3 is then applied to the titanium / titanium nitride layer 2 . To further improve the properties of the aluminum layer 3 , a certain percentage of copper is added to the aluminum layer. Subsequently, a further thin ne titanium nitride layer 4 is deposited on the aluminum layer 3 . This titanium nitride layer is used, inter alia, as an antireflection layer for the lacquer layer 5 still to be produced. A lacquer layer 5 is then applied to the titanium nitride layer 4 . The resulting situation is shown in Fig. 1a ge.
Zur Erzeugung einer Lackmaske 6 wird die Lackschicht 5 belichtet und entwickelt. Die sich daraus ergebende Situation ist in Fig. 1b gezeigt. Mit Hilfe dieser Lackmaske 6 wird nun der Schichtstapel bestehend aus der Aluminiumschicht 3 und den Titan/Titannitridschichten 2 und 4 mit Hilfe eines ani sotropen Ätzverfahrens strukturiert, wodurch die eigentlichen Leiterbahnen 7 fertiggestellt sind. Die sich daraus ergebende Situation ist in Fig. 1c gezeigt.To produce a resist mask 6 , the resist layer 5 is exposed and developed. The resulting situation is shown in Fig. 1b. With the help of this resist mask 6 , the layer stack consisting of the aluminum layer 3 and the titanium / titanium nitride layers 2 and 4 is now structured with the aid of an anisotropic etching process, as a result of which the actual conductor tracks 7 are completed. The resulting situation is shown in Fig. 1c.
Mit der zunehmenden Verkleinerung der Leiterbahnen kön nen diese herkömmlichen Verfahren, wie sie beispielsweise in Druckschrift US 5,858,879 offenbart sind, jedoch nicht mehr zuverlässig durchgeführt werden. Die zunehmende Verkleinerung der lateralen Abmessungen der Leiterbahnen hat insbesondere zur Folge, daß das sogenannte Aspektverhältnisse der Leiter bahnen immer größer wird. Das heißt die Leiterbahnen werden zwar immer schmaler aber auch immer höher. Die Zunahme in der Höhe der Leiterbahnen dient dazu, eine ausreichende Leitfä higkeit der Leiterbahn zur Verfügung stellen zu können. Dem entsprechend werden Leiterbahnen aus Aluminium zukünftig ein Aspektverhältnis von mindestens 2 aufweisen.With the increasing reduction in the number of conductor tracks NEN these conventional methods, such as in Publication US 5,858,879 are disclosed, but no longer be carried out reliably. The increasing downsizing has the lateral dimensions of the conductor tracks in particular as a result, the so-called aspect ratio of the ladder pathways is getting bigger. That means the conductor tracks will be more and more narrow, but always higher. The increase in the The height of the conductor tracks serves to ensure adequate guidance ability to provide the conductor track. the Accordingly, conductor tracks made of aluminum will be used in the future Have aspect ratio of at least 2.
Das relativ große Aspektverhältnis der Leiterbahnen hat zur Folge, daß immer dickere Lackmasken verwendet werden müs sen, um die gewünschten Strukturen in die Aluminiumschicht übertragen zu können. Typischerweise sollte die Dicke der Lackschicht größer als 600 nm sein. Damit besitzen aber auch die einzelenen Strukturen der Lackmaske ein immer größeres Aspektverhältnis. Würde man beispielsweise ein Leiterbahn mit einer Breite von 200 nm herstellen und dazu eine Lackmaske mit einer Dicke von etwa 800 nm verwenden, so hätten die ent sprechenden Lackstrukturen ein Aspektverhältnis von etwa 4. Eine derartig großes Aspektverhältnis wirkt sich jedoch nega tiv auf die mechanische Stabilität der Lackmaske aus. Dies kann in extremen Fällen dazu führen, daß eine sehr schmale aber sehr hohe hohe Lackstruktur während der Aluminiumätzung einfach umkippt, was eine fehlerhafte Strukturübertragung zur Folge hat.Has the relatively large aspect ratio of the conductor tracks the consequence that increasingly thick paint masks must be used to the desired structures in the aluminum layer to be able to transfer. Typically, the thickness of the Lacquer layer larger than 600 nm. But with that too the individual structures of the paint mask an ever larger Aspect ratio. Would you use a track, for example with a width of 200 nm and a paint mask with a thickness of about 800 nm, the ent speaking lacquer structures an aspect ratio of about 4. However, such a large aspect ratio has a negative effect tiv on the mechanical stability of the paint mask. This can, in extreme cases, result in a very narrow but very high high paint structure during aluminum etching simply tips over, resulting in a faulty structure transfer Consequence.
Es ist daher die Aufgabe der vorliegenden Erfindung, ein Verfahren zur Erzeugung von Leiterbahnen, insbesondere zur Erzeugung von Aluminiumleiterbahnen bereitzustellen, das die genannten Nachteile des Standes der Technik vermeidet oder mindert. Insbesondere ist es eine Aufgabe der vorliegenden Erfindung, ein Verfahren zur Erzeugung von Leiterbahnen be reitzustellen, das sich auch für Leiterbahnen mit einem gro ßen Aspektverhältnis einsetzen läßt.It is therefore the object of the present invention Method for producing conductor tracks, in particular for To provide generation of aluminum traces that the avoids mentioned disadvantages of the prior art or decreases. In particular, it is an object of the present Invention, a method for producing conductor tracks be to sit there, which is also suitable for tracks with a large ß aspect ratio.
Diese Aufgabe wird von dem Verfahren gemäß Patentanspruch 1 gelöst. Weitere vorteilhafte Ausführungsformen, Ausgestal tungen und Aspekte der vorliegenden Erfindung ergeben sich aus den Unteransprüchen der Beschreibung und den beiliegenden Zeichnungen.This object is achieved by the method according to claim 1 solved. Further advantageous embodiments, Ausgestal tations and aspects of the present invention from the subclaims of the description and the enclosed Drawings.
Erfindungsgemäß wird ein Verfahren zur Erzeugung von Lei
terbahnen bereitgestellt. Das erfindungsgemäße Verfahren um
faßt die Schritte:
According to the invention, a method for producing conductor tracks is provided. The method according to the invention comprises the steps:
- a) ein Substrat wird bereitgestellt;a) a substrate is provided;
- b) eine leitende Schicht, insbesondere eine Aluminium schicht, wird auf das Substrat aufgebracht,b) a conductive layer, in particular an aluminum layer is applied to the substrate,
- c) eine Titannitridschicht wird auf die leitende Schicht aufgebracht, c) a titanium nitride layer is placed on the conductive layer applied,
- d) eine Lackmaske wird die Titannitridschicht aufgebracht,d) a lacquer mask is applied to the titanium nitride layer,
- e) mit Hilfe der Lackmaske wird die Titannitridschicht zu einer Hartmaske strukturiert,e) with the help of the paint mask, the titanium nitride layer structured a hard mask,
- f) die Lackmaske wird entfernt, undf) the paint mask is removed, and
- g) mit Hilfe der Hartmaske wird die leitende Schicht zu Leiterbahnen strukturiert.g) with the help of the hard mask, the conductive layer becomes Structured conductor tracks.
Das erfindungsgemäße Verfahren besitzt den Vorteil, daß durch den Einsatz der Hartmaske aus Titannitrid zur Struktu rierung der Leiterbahnen eine deutlich dünnere Lackmaske ver wendet werden kann als dies bei herkömmlichen Verfahren zur Erzeugung von Leiterbahnen der Fall ist. Auf diese Weise kön nen können große Aspektverhältnisse bei den Strukturen der Lackmaske verhindert und die mechanische Stabilität der Lack maske gewährleistet werden.The process according to the invention has the advantage that by using the hard mask made of titanium nitride for the structure a significantly thinner paint mask can be used as this in conventional methods for Generation of conductor tracks is the case. In this way Large aspect ratios in the structures of the Paint mask prevents and the mechanical stability of the paint mask are guaranteed.
Gemäß einer bevorzugten Ausführungsform wird die Titanni tridschicht mit eine Dicke zwischen 60 und 200 nm, insbeson dere zwischen 100 und 150 nm aufgebracht. Weiterhin ist es bevorzugt, wenn als leitende Schicht eine Aluminiumschicht verwendet wird, welche Zusätze aus Kupfer und/oder Silizium aufweist.According to a preferred embodiment, the Titanni trid layer with a thickness between 60 and 200 nm, in particular applied between 100 and 150 nm. Furthermore it is preferred if an aluminum layer as the conductive layer what additives are used made of copper and / or silicon having.
Bevorzugt wird vor dem Aufbringen der leitenden Schicht in Schritt b) eine Titan- oder Titannitridschicht oder Ti tan/Titannitridschicht auf das Substrat aufgebracht. Weiter hin ist es bevorzugt, wenn vor dem Aufbringen der Titanni tridschicht in Schritt c) eine Titanschicht auf die leitende Schicht aufgebracht wird. Darüber hinaus ist es bevorzugt, wenn vor dem Aufbringen der Lackmaske in Schritt d) eine An tireflexionschicht auf die Titannitridschicht aufgebracht wird. Preference is given to applying the conductive layer in Step b) a titanium or titanium nitride layer or Ti Tan / titanium nitride layer applied to the substrate. more it is preferred if before applying the Titanni tridschicht in step c) a titanium layer on the conductive Layer is applied. In addition, it is preferred if an on before applying the paint mask in step d) tireflexionschicht applied to the titanium nitride layer becomes.
Gemäß einer bevorzugten Ausführungsform wird in Schritt e) die Titannitridschicht mit Hilfe eines anisotropen Troc kenätzverfahrens zu einer Hartmaske strukturiert.According to a preferred embodiment, in step e) the titanium nitride layer using an anisotropic Troc structured into a hard mask.
wird in Schritt g) die leitende Schicht mit Hilfe eines anisotropen Trockenätzverfahrens zu Leiterbahnen struktu riert. Dabei ist es insbesondere bevorzugt, wenn das ani sotrope Trockenätzverfahren mit einem chlorhaltigem Ätzgas durchgeführt wird. Darüber hinaus ist es bevorzugt, wenn in Schritt f) die Lackmaske mit einem sauerstoffhaltigem Plasma entfernt wird.is the conductive layer in step g) using a anisotropic dry etching process to conductors struktu riert. It is particularly preferred if the ani sotropic dry etching process with a chlorine-containing etching gas is carried out. In addition, it is preferred if in Step f) the paint mask with an oxygen-containing plasma Will get removed.
Gemäß einer bevorzugten Ausführungsform weisen die Leiter bahnen ein Aspektverhältnis größer als 2 auf. Dabei ist es insbesondere bevorzugt, wenn die Leiterbahnen eine Höhe von mehr als 350 nm und eine Breite von weniger als 180 nm auf weisen. Weiterhin ist es bevorzugt, wenn die Dicke der Lack maske kleiner als 800 nm, bevorzugt kleiner 600 nm, ist.According to a preferred embodiment, the conductors establish an aspect ratio greater than 2. It is particularly preferred if the conductor tracks have a height of more than 350 nm and a width of less than 180 nm point. It is further preferred if the thickness of the varnish mask is less than 800 nm, preferably less than 600 nm.
Die Erfindung wird nachfolgend anhand der Figuren der Zeichnungen näher dargestellt. Es zeigen:The invention is described below with reference to the figures of the Drawings shown in more detail. Show it:
die Fig. 1a bis 1c eine schematische Darstellung eines Verfahren nach dem Stand der Technik, und Figs. 1a to 1c is a schematic representation of a method according to the prior art, and
die Fig. 2a bis 2d eine schematische Darstellung einer Ausführungsform des erfindungsgemäßen Verfahren. FIGS. 2a to 2d is a schematic representation of an embodiment of the method according to the invention.
Die Fig. 2a bis 2d zeigen eine schematische Darstel lung einer bevorzugten Ausführungsform des erfindungsgemäßen Verfahren. Dazu wird in einem ersten Schritt ein Substrat mit einer Oberfläche aus Siliziumoxid 11 bereitgestellt. In die ser Oberfläche aus Siliziumoxid 11 sind in der Regel bereits Anschlüsse (nicht gezeigt) vorgesehen, welche die noch zu erzeugenden Leiterbahnen mit bereit erzeugten Leiterbahnen (nicht gezeigt) oder mit bereits fertiggestellten Transisto ren (nicht gezeigt) verbinden. FIGS. 2a to 2d show a schematic depicting development of a preferred embodiment of the method according to the invention. For this purpose, a substrate with a surface made of silicon oxide 11 is provided in a first step. In this surface made of silicon oxide 11 , connections (not shown) are generally already provided, which connect the conductor tracks that are still to be produced with conductor tracks that have already been produced (not shown) or with transistors that have already been completed (not shown).
Anschließend wird eine dünne Titanschicht 12 auf die Si liziumoxidschicht 11 aufgebracht. Die Titanschicht 12 verbes sert die Haftung der noch aufzubringenden Aluminiumschicht auf dem Siliziumdioxid 11. Die Titanschicht 12 kann bei spielsweise durch PVD-Verfahren auf die Siliziumoxidschicht 11 abgeschieden werden. Anschließend wird ein Aluminium schicht 13 auf die Titanschicht 12 aufgebracht. Zur weiteren Verbesserung der Eigenschaften der Aluminiumschicht 13 wird der Aluminiumschicht 13 ein gewisser Prozentsatz an Kupfer und/oder Silizium zugegeben. Dabei beträgt der Anteil an Kup fer und/oder Silizium typischweise zwischen 0,5 und 2%.A thin titanium layer 12 is then applied to the silicon oxide layer 11 . The titanium layer 12 improves the adhesion of the aluminum layer still to be applied to the silicon dioxide 11 . The titanium layer 12 can, for example, be deposited on the silicon oxide layer 11 by means of a PVD method. Then an aluminum layer 13 is applied to the titanium layer 12 . To further improve the properties of the aluminum layer 13 , a certain percentage of copper and / or silicon is added to the aluminum layer 13 . The proportion of copper and / or silicon is typically between 0.5 and 2%.
Die Aluminiumschicht 13 kann beispielsweise durch Sput tern auf die Titanschicht 12 aufgebracht werden. Bevorzugt wird der Wafer dabei auf einer erhöhten Temperatur von etwa 200 bis 400°C gehalten. Dadurch erhöht sich die Beweglichkeit der auftreffenden Atome. Nachfolgend wird auf die Aluminium schicht 13 eine dünne Titanschicht 14 abgeschieden. Dies kann ebenfalls durch Sputtern erfolgen. Die Titanschicht 14 dient zum einen zur Verbesserung der Elektromigrationsfestigkeit und zum anderen zur Verbesserung des Kontaktwiderstands zu der nachfolgenden Metallisierungs-Ebene.The aluminum layer 13 can, for example, be applied to the titanium layer 12 by sputtering. The wafer is preferably kept at an elevated temperature of about 200 to 400 ° C. This increases the mobility of the striking atoms. Subsequently, a thin titanium layer 14 is deposited on the aluminum layer 13 . This can also be done by sputtering. The titanium layer 14 serves on the one hand to improve the electromigration resistance and on the other hand to improve the contact resistance to the subsequent metallization level.
Auf die Titanschicht 14 wird nun eine etwa 100 bis 120 nm dicke Titannitridschicht 15 aufgebracht, die in einem spä teren Abschnitt des erfindungsgemäßen Verfahrens eine Hart maske für die Strukturierung der Aluminiumschicht 13 bildet. Zur Erzeugung dieser Titannitridschicht 15 kann ein PVD- oder ein CVD-Verfahren eingesetzt werden.An approximately 100 to 120 nm thick titanium nitride layer 15 is now applied to the titanium layer 14 , which forms a hard mask for structuring the aluminum layer 13 in a later section of the method according to the invention. A PVD or a CVD method can be used to produce this titanium nitride layer 15 .
Anschließend wird auf die Titannitridschicht 15 eine or ganische Antireflexionsschicht 16 aufgebracht, auf die wie derum eine Lackschicht 17 aufgebracht wird. Obwohl auch eine Titannitridschicht in einem gewissen Umfang als Antirefle xionsschicht verwendet kann, könnte es bei der späteren Be lichtung der Lackschicht 17 durch Reflexion und Streuung des eingestrahlten Lichts an der Oberfläche der Titannitrid schicht 15 zu Interferenzeffekten in der Lackschicht 17 kom men. Diese Interferenzeffekte wirken sich nachteilig auf die Genauigkeit aus, mit der ein vorgesehenes Muster in der Lack schicht 17 erzeugt werden kann.An organic antireflection layer 16 is then applied to the titanium nitride layer 15 , to which a lacquer layer 17 is applied in turn. Although a titanium nitride layer can be used to a certain extent as an antireflection layer, it could come to interference effects in the lacquer layer 17 during the subsequent exposure of the lacquer layer 17 by reflection and scattering of the incident light on the surface of the titanium nitride layer 15 . These interference effects have a disadvantageous effect on the accuracy with which an intended pattern in the lacquer layer 17 can be generated.
Um diese Effekte zu verringern, wird die organische An tireflexionsschicht 16 eingesetzt. Diese Schicht verringert die nachteiligen Interferenzeffekte, indem sie die Reflexion des eingestrahlten Lichtes schwächt. Darüber hinaus wird durch die Verwendung der Antireflexionsschicht 16 die Refle xion an eventuell vorhandenen Stufen verringert und somit ei ne Belichtung der Lackschicht 17 in unerwünschten Bereichen weitgehend unterdrückt. Die sich daraus ergebende Situation ist in Fig. 2a gezeigt.To reduce these effects, the organic anti-reflection layer 16 is used. This layer reduces the adverse interference effects by weakening the reflection of the incident light. In addition, the use of the antireflection layer 16 reduces the reflection on any stages present and thus largely suppresses exposure of the lacquer layer 17 in undesired areas. The resulting situation is shown in Fig. 2a.
Zur Erzeugung einer Lackmaske 18 wird nun die Lack schicht 17 belichtet und entwickelt. Anschließend wird mit Hilfe der Lackmaske 18 die Antireflexionsschicht 16 geöffnet. Die sich daraus ergebende Situation ist in Fig. 2b gezeigt.To produce a resist mask 18 , the resist layer 17 is now exposed and developed. The anti-reflection layer 16 is then opened with the aid of the lacquer mask 18 . The resulting situation is shown in Fig. 2b.
Mit Hilfe eines anisotropen Trockenätzverfahrens wird nun die Titannitridschicht 15 zu einer Hartmaske 19 struktu riert. Dabei wird bevorzugt ein flourhaltiges Ätzgas einge setzt, welches die Titannitridschicht 15 ätzt. Dabei wird der Ätzprozeß kurz vor oder in der Titannitridschicht gestoppt. Anschließend wird der Rest der Lackmaske 17 sowie die Antire flexionschicht 16 mit Hilfe eines sauerstoffhaltigen Plasmas verascht. Die sich daraus ergebende Situation ist in Fig. 2c gezeigt.With the help of an anisotropic dry etching process, the titanium nitride layer 15 is now structured into a hard mask 19 . A flour-containing etching gas is preferably used, which etches the titanium nitride layer 15 . The etching process is stopped shortly before or in the titanium nitride layer. The rest of the resist mask 17 and the anti-reflection layer 16 are then incinerated with the aid of an oxygen-containing plasma. The resulting situation is shown in Fig. 2c.
Es folgt die Strukturierung des Schichtstapels betehend aus der Titanschicht 14, der Aluminiumschicht 13 und der Ti tanschicht 12. Auch diese Strukturierung wird wiederum mit Hilfe eines anisotropen Trockenätzverfahrens durchgeführt. Dabei wird bevorzugt ein chlorhaltiges Ätzgas eingesetzt. Durch die Strukturierung der Titanschicht 14, der Aluminium schicht 13 und der Titanschicht 12 sind die Leiterbahnen 20 fertiggestellt. Die Hartmaske 19 wird bei dieser Strukturie rung weitgehend verbraucht. Eventuell noch vorhandene Reste der Hartmask 19 werden nicht entfernt. Die sich daraus erge bende Situation ist in Fig. 2d gezeigt.There follows the structuring of the layer stack consisting of the titanium layer 14 , the aluminum layer 13 and the titanium layer 12 . This structuring is again carried out using an anisotropic dry etching process. A chlorine-containing etching gas is preferably used. The conductor tracks 20 are completed by the structuring of the titanium layer 14 , the aluminum layer 13 and the titanium layer 12 . The hard mask 19 is largely consumed in this structuring. Any remaining hard mask 19 will not be removed. The resulting situation is shown in Fig. 2d.
Claims (12)
- a) ein Substrat wird bereitgestellt;
- b) eine leitende Schicht, insbesondere eine Aluminium schicht, wird auf das Substrat aufgebracht,
- c) eine Titannitridschicht wird auf die leitende Schicht aufgebracht,
- d) eine Lackmaske wird die Titannitridschicht aufgebracht,
- e) mit Hilfe der Lackmaske wird die Titannitridschicht zu einer Hartmaske strukturiert,
- f) die Lackmaske wird entfernt, und
- g) mit Hilfe der Hartmaske wird die leitende Schicht zu Leiterbahnen strukturiert.
- a) a substrate is provided;
- b) a conductive layer, in particular an aluminum layer, is applied to the substrate,
- c) a titanium nitride layer is applied to the conductive layer,
- d) a lacquer mask is applied to the titanium nitride layer,
- e) the titanium nitride layer is structured into a hard mask with the aid of the lacquer mask,
- f) the paint mask is removed, and
- g) the conductive layer is structured into conductor tracks with the aid of the hard mask.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE2000162639 DE10062639A1 (en) | 2000-12-15 | 2000-12-15 | Production of conducting pathways, especially aluminum pathways used in CMOS circuits or DRAM cells comprises applying an aluminum conducting layer, a titanium nitride layer and a lacquer mask onto a substrate, and structuring |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE2000162639 DE10062639A1 (en) | 2000-12-15 | 2000-12-15 | Production of conducting pathways, especially aluminum pathways used in CMOS circuits or DRAM cells comprises applying an aluminum conducting layer, a titanium nitride layer and a lacquer mask onto a substrate, and structuring |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| DE10062639A1 true DE10062639A1 (en) | 2002-07-04 |
Family
ID=7667339
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE2000162639 Withdrawn DE10062639A1 (en) | 2000-12-15 | 2000-12-15 | Production of conducting pathways, especially aluminum pathways used in CMOS circuits or DRAM cells comprises applying an aluminum conducting layer, a titanium nitride layer and a lacquer mask onto a substrate, and structuring |
Country Status (1)
| Country | Link |
|---|---|
| DE (1) | DE10062639A1 (en) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19728473A1 (en) * | 1997-07-03 | 1999-01-07 | Siemens Ag | Layer structuring by dry etching process |
| US5968711A (en) * | 1998-04-28 | 1999-10-19 | Vanguard International Semiconductor Corporation | Method of dry etching A1Cu using SiN hard mask |
| EP0987745A1 (en) * | 1998-09-15 | 2000-03-22 | Siemens Aktiengesellschaft | Metallization etching method using a hard mask layer |
| US6087269A (en) * | 1998-04-20 | 2000-07-11 | Advanced Micro Devices, Inc. | Method of making an interconnect using a tungsten hard mask |
| US6143654A (en) * | 1998-01-13 | 2000-11-07 | Samsung Electronics Co. Ltd. | Method of forming tungsten pattern for a semiconductor device |
-
2000
- 2000-12-15 DE DE2000162639 patent/DE10062639A1/en not_active Withdrawn
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19728473A1 (en) * | 1997-07-03 | 1999-01-07 | Siemens Ag | Layer structuring by dry etching process |
| US6143654A (en) * | 1998-01-13 | 2000-11-07 | Samsung Electronics Co. Ltd. | Method of forming tungsten pattern for a semiconductor device |
| US6087269A (en) * | 1998-04-20 | 2000-07-11 | Advanced Micro Devices, Inc. | Method of making an interconnect using a tungsten hard mask |
| US5968711A (en) * | 1998-04-28 | 1999-10-19 | Vanguard International Semiconductor Corporation | Method of dry etching A1Cu using SiN hard mask |
| EP0987745A1 (en) * | 1998-09-15 | 2000-03-22 | Siemens Aktiengesellschaft | Metallization etching method using a hard mask layer |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE102005030588B4 (en) | A technique for reducing etch damage during the fabrication of vias and trenches in interlayer dielectrics | |
| DE102012216153B4 (en) | Semiconductor components with copper compounds and processes for their manufacture | |
| DE69935100T2 (en) | Process for etching a metallization by means of a hard mask | |
| DE102007026372B4 (en) | Method for forming a microstructure in a semiconductor device | |
| DE102008059650B4 (en) | A method of fabricating a microstructure having a metallization structure with self-aligned air gaps between dense metal lines | |
| DE69031357T2 (en) | Semiconductor arrangement with multilayer conductor | |
| DE102008021568B3 (en) | A method of reducing erosion of a metal cap layer during via formation in semiconductor devices and semiconductor device with a protective material for reducing erosion of the metal cap layer | |
| DE102005020132B4 (en) | Technique for the production of self-aligned feedthroughs in a metallization layer | |
| DE102005020060B4 (en) | A method of patterning a low-k dielectric using a hardmask | |
| DE102005057076A1 (en) | Increasing adhesion of metal layers comprises determination of regions of reduced contact hole density and formation of position-holding contacts with metal | |
| DE102017208466B4 (en) | Method of forming a low-resistance noble metal interconnection | |
| DE102008016425A1 (en) | A method of patterning a metallization layer by reducing degradation of the dielectric material caused by resist removal | |
| DE102004037089A1 (en) | A technique for making a passivation layer prior to depositing a barrier layer in a copper metallization layer | |
| DE4342047A1 (en) | Semiconductor component with silylazide layer among diffusion barriers - improves step coverage characteristic by rendering diffusion barrier layer arrangement more amenable to metallisation | |
| DE4102422A1 (en) | METHOD FOR PRODUCING A LADDER STRUCTURE OF A SEMICONDUCTOR DEVICE ARRANGED IN MULTIPLE LEVELS | |
| DE19520768B4 (en) | Method for producing a semiconductor device with thin-film resistor | |
| DE10244570A1 (en) | Filling a damascene structure involves coating damascene structure by liner providing poor step coverage, depositing tungsten by chemical vapor deposition, and performing metal isolation process | |
| DE102004028026B4 (en) | Two-layer metal hard masks for use in dual damascene etch schemes and methods of providing metal hard masks | |
| DE19531602C2 (en) | Connection structure of a semiconductor device and its manufacturing method | |
| DE19840988A1 (en) | Method for manufacturing a contact structure for integrated circuits | |
| DE69416808T2 (en) | Method of manufacturing a multilayer semiconductor device | |
| DE102006004428A1 (en) | Non-destructive metal delamination monitoring method e.g. for semiconductor devices, involves forming metal-comprising test plate in metallization layer stack of semiconductor device formed above substrate | |
| DE69935401T2 (en) | A method of fabricating an intermetal dielectric of air in an integrated circuit | |
| DE19608883C2 (en) | Manufacturing method for a semiconductor device and semiconductor device manufactured thereby | |
| DE19719909A1 (en) | Dual damascene process for integrated circuits |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| OP8 | Request for examination as to paragraph 44 patent law | ||
| 8130 | Withdrawal |