DE10040452A1 - Vertical semiconductor device controlled by field effect, e.g. source-down MOSFET has auxiliary electrode regions in drain zones - Google Patents
Vertical semiconductor device controlled by field effect, e.g. source-down MOSFET has auxiliary electrode regions in drain zonesInfo
- Publication number
- DE10040452A1 DE10040452A1 DE10040452A DE10040452A DE10040452A1 DE 10040452 A1 DE10040452 A1 DE 10040452A1 DE 10040452 A DE10040452 A DE 10040452A DE 10040452 A DE10040452 A DE 10040452A DE 10040452 A1 DE10040452 A1 DE 10040452A1
- Authority
- DE
- Germany
- Prior art keywords
- auxiliary electrode
- semiconductor component
- source
- zone
- electrode regions
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 87
- 230000005669 field effect Effects 0.000 title claims description 4
- 239000002800 charge carrier Substances 0.000 claims abstract description 4
- 241000587161 Gomphocarpus Species 0.000 claims description 2
- 210000000746 body region Anatomy 0.000 claims description 2
- 230000000903 blocking effect Effects 0.000 abstract description 5
- 238000001465 metallisation Methods 0.000 description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- 230000015556 catabolic process Effects 0.000 description 6
- 238000004519 manufacturing process Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 4
- 230000003071 parasitic effect Effects 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 229920005591 polysilicon Polymers 0.000 description 4
- 238000013461 design Methods 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 229910021332 silicide Inorganic materials 0.000 description 3
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 3
- 235000012239 silicon dioxide Nutrition 0.000 description 3
- 239000000377 silicon dioxide Substances 0.000 description 3
- 238000010276 construction Methods 0.000 description 2
- 230000006378 damage Effects 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000000407 epitaxy Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 241000169624 Casearia sylvestris Species 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 241001080526 Vertica Species 0.000 description 1
- NHWNVPNZGGXQQV-UHFFFAOYSA-J [Si+4].[O-]N=O.[O-]N=O.[O-]N=O.[O-]N=O Chemical compound [Si+4].[O-]N=O.[O-]N=O.[O-]N=O.[O-]N=O NHWNVPNZGGXQQV-UHFFFAOYSA-J 0.000 description 1
- 238000005352 clarification Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000007667 floating Methods 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 230000001788 irregular Effects 0.000 description 1
- 238000005304 joining Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 108090000623 proteins and genes Proteins 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/781—Inverted VDMOS transistors, i.e. Source-Down VDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0843—Source or drain regions of field-effect devices
- H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
Abstract
Description
Die Erfindung betrifft ein durch Feldeffekt steuerbares, ver tikales Halbleiterbauelement der im Oberbegriff von Patentan spruch 1 genannten Art.The invention relates to a controllable by field effect, ver tical semiconductor device in the preamble of patent pronoun 1 mentioned.
Ein derartiges, durch Feldeffekt steuerbares Halbleiterbau element, bei dem sich die Sourceelektrode an der Scheiben rückseite und die Drain- und Gateelektroden an der Scheiben vorderseite befindet, ist auch als sogenannter Source-Down- Transistor oder Source-Down-MOSFET bekannt und beispielsweise in der DE 196 38 439 C2 beschrieben.Such a semiconductor construction controllable by field effect element where the source electrode is on the discs back and the drain and gate electrodes on the windows located on the front is also known as a source-down Transistor or source-down MOSFET known and for example described in DE 196 38 439 C2.
Fig. 1 der Zeichnung zeigt einen in der DE 196 38 439 C2 be schriebenen Source-Down-MOSFET. Der Halbleiterkörper 1 bildet bei dem dort dargestellten Halbleiterbauelement gleichzeitig die an die Scheibenrückseite 3 angrenzende Sourcezone 2. Auf die Sourcezone 2 ist in Richtung der Scheibenvorderseite 7 nacheinander die Bodyzone 5 und die an die Scheibenvordersei te 7 angrenzende Drainzone 6, in die Drainkontaktzonen 8 ein gebettet sind, angeordnet. Das Halbleiterbauelement weist Gräben 10 auf, die von der Scheibenvorderseite 7 von der Drainzone 6 über die Bodyzone 5 bis in die Sourcezone 2 rei chen. Die in den Gräben 10 angeordneten und über ein Gateoxid 11 gegenüber dem Halbleiterkörper 1 isolierten Gateelektroden 12 ragen aus den Gräben 10 und damit aus dem Halbleiterkörper 1 heraus und bilden an der Scheibenvorderseite 7 in etwa na gelkopfförmige Feldplatten 12' aus. Der Abstand a zweier be nachbarter Gräben 10 beträgt hier typischerweise etwa 1-10 µm. Fig. 1 of the drawing shows a source-down MOSFET described in DE 196 38 439 C2. In the semiconductor component shown there, the semiconductor body 1 simultaneously forms the source zone 2 adjoining the rear side 3 of the wafer. On the source zone 2 in the direction of the disc front 7 , the body zone 5 and the te 7 adjacent to the disc front te drain zone 6 , in which drain contact zones 8 are embedded, one after the other. The semiconductor component has trenches 10 , the surfaces of the front of the pane 7 from the drain zone 6 through the body zone 5 to the source zone 2 . The arranged in the trenches 10 and over a gate oxide 11 over the semiconductor body 1, insulated gate electrodes 12 protrude from the grooves 10 and thus from the semiconductor body 1 out and form on the wafer front side 7 in about na gelkopfförmige field plates 12 '. The distance a between two neighboring trenches 10 is typically about 1-10 μm.
Im Sperrbetrieb solcher vertikaler Halbleiterbauelemente kön nen Spannungen auftreten, die größer sind als die Durchbruch spannung des Halbleiterbauelements, wodurch ein Drain/Source- Sperrstrom entsteht, der aufgrund des ohmschen Widerstandes in der Bodyzone einen diesem Widerstand entsprechenden Span nungsabfall verursacht. Übersteigt dieser Spannungsabfall die Einschaltspannung des durch die Sourcezone und die Bodyzone gebildeten pn-Übergangs, so wird ein parasitärer Bipolartran sistor, dessen Emitter, Basis und Kollektor durch die Source zone, Bodyzone und Drainzone gebildet wird, unerwünschterwei se eingeschaltet. Ein derartiges unerwünschtes Einschalten ist als sogenannter "Latch-up"-Effekt bekannt. Die parasitäre Diode zwischen Sourcezone und Bodyzone wird dadurch veran lasst, Elektronen in die Raumladungszone zu injizieren, was letztendlich einen unerwünschten, sogenannten Lawinendurch bruch verursacht. Tritt dieser Fall ein, so sinkt die Sperr spannung des Halbleiterbauelements signifikant, d. h. um etwa 30% bis 50%, wodurch das Halbleiterbauelement in der Regel zerstört wird.In the blocking operation of such vertical semiconductor components Tensions occur that are greater than the breakdown voltage of the semiconductor component, whereby a drain / source Reverse current arises due to the ohmic resistance a span corresponding to this resistance in the body zone waste caused. If this voltage drop exceeds Switch-on voltage of the through the source zone and the body zone pn junction formed, so becomes a parasitic bipolar tran sistor, its emitter, base and collector through the source zone, body zone and drain zone is formed, undesirably se switched on. Such unwanted switching on is known as the so-called "latch-up" effect. The parasitic This causes the diode between the source zone and the body zone let's inject electrons into the space charge zone what ultimately an undesirable, so-called avalanche break caused. If this happens, the lock drops voltage of the semiconductor device significantly, d. H. at about 30% to 50%, which usually makes the semiconductor device gets destroyed.
Wie bei praktisch allen bekannten Source-Down-Transistor strukturen ist es zur Vermeidung eines solchen unerwünschten "Latch-up"-Effektes zwischen Sourcezone und Bodyzone notwen dig, die Sourcezone niederohmig an die Bodyzone anzukoppeln. Dies kann beispielsweise durch einen elektrischen Kurzschluss zwischen Sourcezone und Bodyzone realisiert werden, was in Fig. 1 mit einer Kontaktverbindung 16 schematisch darge stellt wurde.As with practically all known source-down transistor structures, it is necessary to avoid such an undesirable “latch-up” effect between the source zone and body zone, to couple the source zone to the body zone with low resistance. This can be realized, for example, by an electrical short circuit between the source zone and body zone, which was illustrated schematically in FIG. 1 with a contact connection 16 .
Ein wesentlicher Nachteil von Source-Down-Transistoren nach dem Stand der Technik besteht darin, dass die Bodyzone in vergleichsweise kurzen Abständen von etwa 10 µm mit der Sourcezone verbunden werden muss, um eine ausreichend nieder ohmige Verbindung zwischen diesen Zonen zu gewährleisten und damit einen Latch-up-Effekt zu vermeiden. Damit einhergehend ist jedoch ein unerwünscht hoher spezifischer Einschaltwider stand RON, der aus dem für solche Bauelemente größeren Platz bedarf auf dem Halbleiterchip herrührt. Halbleiterbauelemente mit derartig hohen Einschaltwiderständen sind jedoch hin sichtlich deren Leistungsaufnahme häufig nicht akzeptabel.A major disadvantage of prior art source-down transistors is that the body zone must be connected to the source zone at comparatively short intervals of approximately 10 μm in order to ensure a sufficiently low-ohmic connection between these zones and thus a latch -Avoid effect. However, this is accompanied by an undesirably high specific switch-on resistance R ON , which results from the larger space required for such components on the semiconductor chip. Semiconductor components with such high turn-on resistances are, however, often not acceptable in terms of their power consumption.
Der vorliegenden Erfindung liegt daher die Aufgabe zugrunde, ein Halbleiterbauelement der eingangs genannten Art bereitzu stellen, das einen möglichst geringen spezifischen Einschalt widerstand aufweist und bei dem Latch-up-Effekte dennoch wei testgehend vermieden werden.The present invention is therefore based on the object ready a semiconductor device of the type mentioned make the lowest possible specific switch-on resistance and yet with the latch-up effects white be avoided on a test basis.
Erfindungsgemäß wird diese Aufgabe durch ein Halbleiterbau element mit den Merkmalen des Patentanspruchs 1 gelöst. Dem gemäss ist ein gattungsgemäßes Halbleiterbauelement vorgese hen, das gekennzeichnet ist durch Hilfselektrodenbereiche, die in den Drainzonen angeordnet sind und die im Sperrfall des Halbleiterbauelementes Ladungsträger aus der Drainzone absaugen.According to the invention, this object is achieved by a semiconductor construction element with the features of claim 1 solved. the According to a generic semiconductor device is vorese hen, which is characterized by auxiliary electrode areas, which are arranged in the drain zones and those in the blocking case of the semiconductor device charge carriers from the drain zone aspirate.
Im Sperrbetrieb des Halbeiterbauelements werden in der Raum ladungszone zwischen Draingebiet und Bodygebiet drainseitig Elektronen-Loch-Paare durch thermische Generation erzeugt. Die Elektronen werden von der Drainkontaktzone abgesaugt, wo hingegen die Löcher in die Bodyzone abfließen. Ist die Body zone nicht oder sehr hochohmig an die Sourcezone angeschlos sen, so kann dies dazu führen, dass die durch die Sourcezone und Bodyzone gebildete pn-Diode in Flussrichtung gepolt wird. Es werden dadurch Elektronen in die Raumladungszone der Drainzone injiziert. Durch Stoßionisation werden in der Drainzone weitere Elektronen-Loch-Paare generiert, was zu dem bekannten Lawinendurchbruch und somit zu einem unerwünschten "Latchen" der Halbleiterstruktur führt.When the semiconductor device is locked, the room charge zone between the drain area and the body area on the drain side Electron-hole pairs generated by thermal generation. The electrons are drawn off from the drain contact zone, where however, the holes flow into the body zone. Is the body zone not or very high impedance connected to the source zone sen, this can lead to that through the source zone and body zone formed pn diode is poled in the direction of flow. This will cause electrons to enter the space charge zone Injected drain zone. By impact ionization in the Drain zone generates more electron-hole pairs, leading to that known avalanche breakdown and thus an undesirable "Latch" of the semiconductor structure leads.
Durch das erfindungsgemäße Halbleiterbauelement mit einem oder mehreren in der Drainzone angeordneten Hilfselektroden bereiche werden nahezu alle Löcher abgesaugt, so dass sie nicht oder nur in stark reduzierter Menge in die Bodyzone ge langen können. Mit der erfindungsgemäßen Anordnung kann darauf verzichtet werden, die Bodyzone niederohmig mit der Sour cezone zu verbinden.By the semiconductor device according to the invention with a or several auxiliary electrodes arranged in the drain zone areas are suctioned off almost all holes so that they not or only in a greatly reduced amount in the body zone can be long. With the arrangement according to the invention can be done to be dispensed with, the body zone with low resistance with the sour to connect cezone.
Zweckmäßigerweise sind die Hilfselektrodenbereiche elektrisch jeweils mit der Sourceelektrode gekoppelt, so dass die Hilfs elektrodenbereiche auf dem Potential des Sourceanschluss lie gen.The auxiliary electrode regions are expediently electrical each coupled to the source electrode so that the auxiliary electrode areas on the potential of the source connection lie gene.
Typischerweise weisen die Hilfselektrodenbereiche dieselbe Dotierung wie die Bodyzonen auf. Besonders vorteilhaft ist es in diesem Zusammenhang, wenn die Hilfselektrodenbereiche eine sehr hohe Dotierung aufweisen. Jedoch wäre es auch denkbar, wenn die Hilfselektrodenbereiche ein Metall, ein Silizid oder hochdotiertes Polysilizium enthalten.Typically, the auxiliary electrode areas have the same Endowment like the body zones. It is particularly advantageous in this context, if the auxiliary electrode areas a have very high doping. However, it would also be conceivable if the auxiliary electrode areas are a metal, a silicide or contain highly doped polysilicon.
In einer bevorzugten Ausgestaltung grenzen die Hilfselektro denbereiche unmittelbar an das Dielektrikum der Gräben an. Diese an das Dielektrikum angrenzenden Hilfselektrodenberei che können an die Scheibenoberfläche treten. Auf diese Weise wird das mitunter sehr empfindliche Gateoxid bzw. Gatedi elektrikum bei einem Spannungsdurchbruch vor Zerstörung ge schützt. Es ist hier nicht notwendig, dass die in den Gräben angeordneten Gateelektroden nagelkopfartig aus der Scheiben oberfläche herausragen. Vielmehr reicht es gemäss einer her stellungstechnisch besonders einfachen und deshalb sehr vor teilhaften Ausführungsform aus, wenn die Gateelektroden aus schließlich innerhalb der Gräben angeordnet sind. Diese Aus gestaltung bietet insbesondere in Bezug auf die Herstellungs kosten Vorteile.In a preferred embodiment, the auxiliary electrodes limit areas directly to the dielectric of the trenches. This auxiliary electrode area adjacent to the dielectric che can come to the surface of the pane. In this way sometimes the very sensitive gate oxide or gate di electrical in the event of a voltage breakdown before destruction protects. It is not necessary here that in the trenches arranged gate electrodes like a nail head from the disks protrude surface. Rather, it is sufficient according to one positionally particularly simple and therefore very before partial embodiment from when the gate electrodes off are finally arranged within the trenches. This out design offers especially in relation to the manufacturing cost benefits.
Weiterhin wäre es auch denkbar, dass die Hilfselektrodenbe reiche zumindest teilweise auch unmittelbar an die Bodyberei che angrenzen. Furthermore, it would also be conceivable that the auxiliary electrodes pass at least partially directly to the body border.
Die erfindungsgemäßen Hilfselektrodenbereiche ermöglichen, dass deren Anschlüsse in der Ebene der Scheibenvorderseite einen Abstand von 100 bis 1000 µm zueinander aufweisen. Solch große Abstände fallen bei einem gattungsgemäßen Halbleiter bauelement flächenmäßig jedoch nicht weiter in Gewicht. Auf diese Weise lässt sich ein Chipflächen sparendes Design ange ben, was wiederum aus Kostengründen vorteilhaft ist.The auxiliary electrode areas according to the invention enable that their connections in the plane of the front of the window have a distance of 100 to 1000 microns to each other. Such large distances fall in a generic semiconductor Component in terms of area, however, no further weight. On in this way, a chip-saving design can be achieved ben, which in turn is advantageous for cost reasons.
Für den Fall, dass die Drainzonen n-dotiert sind, werden von den Hilfselektrodenbereichen Löcher abgesaugt, im anderen Fall bei p-dotierten Drainzonen werden Elektronen abgesaugt.In the event that the drain zones are n-doped, holes are extracted from the auxiliary electrode areas, in the other In the case of p-doped drain zones, electrons are extracted.
Die erfindungsgemäßen Halbleiterbauelemente sind vorteilhaft erweise als MOSFETs ausgebildete Source-Down-Bauelemente, je doch wären auch andere Bauelemente, wie zum Beispiel IGBTs, Thyristoren oder ähnliche Halbleiterbauelemente denkbar.The semiconductor components according to the invention are advantageous prove source-formed devices designed as MOSFETs, each but other components, such as IGBTs, Thyristors or similar semiconductor components are conceivable.
In einer Ausgestaltung der Erfindung sind die Hilfselektro denbereiche über einen extern ausgebildeten Kurzschluss mit der Source-Elektrode elektrisch verbunden.In an embodiment of the invention, the auxiliary electrical the areas via an externally trained short circuit the source electrode electrically connected.
In einer besonders bevorzugten Ausgestaltung der Erfindung sind die Hilfselektrodenbereiche über Kurzschlussbereiche des ersten Leitungstyps, die innerhalb des Halbleiterkörpers an geordnet sind, mit der Sourcezone elektrisch leitend verbun den. Typischerweise sind diese die Hilfselektrodenbereiche und Sourcezone miteinander verbindenden Kurzschlussbereiche außerhalb des Zellenfeldes des Halbleiterbauelementes, vor zugsweise im Randbereich des Halbleiterbauelementes, angeord net.In a particularly preferred embodiment of the invention are the auxiliary electrode areas over short circuit areas of the first conduction type that within the semiconductor body are arranged, electrically connected to the source zone the. Typically these are the auxiliary electrode areas and short-circuit areas connecting the source zone outside the cell field of the semiconductor component preferably arranged in the edge region of the semiconductor component net.
Über die wie in den beiden vorstehenden Absätzen beschriebe nen externen und/oder internen Kurzschlüsse lassen sich die Hilfselektrodenbereiche mit dem Potential der Sourcezone be aufschlagen. About as described in the two previous paragraphs external and / or internal short circuits Auxiliary electrode areas with the potential of the source zone be crack open.
In einer vorteilhaften Ausgestaltung der Erfindung sind die Hilfselektrodenbereiche innerhalb des Halbleiterkörpers im wesentlichen in vertikaler und/oder im wesentlichen in hori zontaler Richtung angeordnet. Jedoch können die Hilfselektro denbereiche selbstverständlich innerhalb der Drainzonen be liebig angeordnet sein.In an advantageous embodiment of the invention, the Auxiliary electrode areas within the semiconductor body in the essentially in vertical and / or essentially in hori zontal direction. However, the auxiliary electronics of course within the drain zones be arranged lovingly.
Im Falle von im wesentlichen vertikal ausgerichteten Hilfs elektrodenbereiche sind vorteilhafterweise keine Feldplatten für die Gateelektroden erforderlich, da bereits die vertika len Hilfselektrodenbereiche den Schutz des Gateoxids sicher stellen können.In the case of essentially vertically oriented auxiliary Electrode areas are advantageously not field plates required for the gate electrodes, since the vertica already The auxiliary electrode areas ensure the protection of the gate oxide can put.
Im Falle von im wesentlichen in horizontaler Richtung ange ordneten Hilfselektrodenbereiche weisen die Gateelektroden vorteilhafterweise Feldplatten auf. Die Feldplatten ragen da bei typischerweise nagelkopfförmig aus den Gräben heraus und überdecken dabei zumindest teilweise die sourceseitige Ober fläche des Halbleiterbauelementes. Durch die nagelkopfförmige Querschnittsform der Gateelektroden wird mithin vermieden, dass das maximal zulässige elektrische Feld im Gateoxid bei Anlegen der maximalen Drainspannung überschritten wird. Weitere vorteilhafte Ausgestaltungen und Weiterbildungen der Erfindung sind den Unteransprüchen sowie der Beschreibung un ter Bezugnahme auf die Zeichnung entnehmbar.In the case of substantially in the horizontal direction ordered auxiliary electrode areas have the gate electrodes advantageously field plates. The field plates protrude there at typically nail head-shaped out of the trenches and at least partially cover the upper source area of the semiconductor device. Through the nail head-shaped Cross-sectional shape of the gate electrodes is therefore avoided, that the maximum allowable electric field in the gate oxide at Applying the maximum drain voltage is exceeded. Further advantageous refinements and developments of Invention are the dependent claims and the description un ter reference to the drawing can be removed.
Die Erfindung wird nachfolgend anhand der in den Figuren der Zeichnung angegebenen Ausführungsbeispiele näher erläutert.The invention is based on the in the figures of the Exemplary embodiments illustrated in the drawing.
Es zeigt dabei:It shows:
Fig. 1 in einem Teilschnitt einen sogenannten Source-Down- MOSFET nach dem Stand der Technik; Fig. 1 in partial cross-section a so-called source-down MOSFET according to the prior art;
Fig. 2 in einem Teilschnitt ein erstes Ausführungsbeispiel eines erfindungsgemäßen, als MOSFET ausgebildeten Source-Down-Transistors; Fig. 2 is a partial section of a first embodiment of the present invention, constructed as a MOSFET source-down transistor;
Fig. 3 in einem Teilschnitt ein zweites Ausführungsbeispiel eines erfindungsgemäßen Source-Down-Transistors; Fig. 3 is a partial section of a second embodiment of an inventive source-down transistor;
Fig. 4 in einem Teilschnitt ein drittes Ausführungsbeispiel eines erfindungsgemäßen Source-Down-Transistors; Fig. 4 is a partial section of a third embodiment of an inventive source-down transistor;
Fig. 5 in einem Teilschnitt ein viertes Ausführungsbeispiel eines erfindungsgemäßen Source-Down-Transistors; Fig. 5 is a partial section of a fourth exemplary embodiment of a source-down transistor;
Fig. 6 in perspektivischer Ansicht einen Ausschnitt eines erfindungsgemäßen Halbleiterbauelementes entsprechend Fig. 5; Fig. 6 is a perspective view of a section of a semiconductor device according to the invention corresponding to FIG. 5;
Fig. 7 in einem Teilschnitt ein Ausführungsbeispiel zur Rea lisierung eines internen Kurzschlusses zwischen den Hilfselektrodenbereichen und der Sourcezone; FIG. 7 shows in a partial section an embodiment for Rea capitalization an internal short circuit between the auxiliary electrode regions and the source region;
Fig. 8 die Draufsicht eines MOSFETs entsprechend Fig. 2 in der Ebene der Scheibenoberfläche. Fig. 8 is a plan view of a MOSFET corresponding to Fig. 2 in the plane of the wafer surface.
In allen Figuren der Zeichnung wurden gleich bzw. funktions gleiche Elemente - sofern nichts anderes angegeben ist - mit gleichen Bezugszeichen versehen,In all figures of the drawing were the same or functional same elements - unless otherwise stated - with provided with the same reference numerals,
Fig. 2 zeigt in einem Teilschnitt ein erstes Ausführungsbei spiel eines erfindungsgemäßen als MOSFET ausgebildeten Sour ce-Down-Transistors mit Hilfselektroden. Fig. 2 shows a partial section of a first Ausführungsbei game of a MOSFET source-down transistor according to the invention with auxiliary electrodes.
In Fig. 2 ist mit 1 ein Halbleiterkörper - beispielsweise aus Silizium - bezeichnet. Der Halbleiterkörper 1 weist eine n+ dotierte Sourcezone 2 auf. Die Sourcezone 2 ist an einer ersten Oberfläche 3 (Scheibenrückseite) großflächig mit einer Source-Metallisierung 4 (Sourceelektrode) kontaktiert. An der der Sourceelektrode 4 entgegengesetzten Seite der Sourcezone 2 ist nacheinander eine (oder mehrere) p-dotierte Bodyzone 5 sowie eine (oder mehrere) n-dotierte Drainzone 6 aufgebracht. Die Bodyzone 5 und Drainzone 6 können in bekannter Art und Weise durch Ionen-Implantation oder Diffusion in den Halblei terkörper 1 eingebracht und/oder durch Epitaxie auf den Halb leiterkörper 1 aufgebracht werden. An einer zweiten Oberflä che 7 des Halbleiterkörpers 1 sind n+ dotierte Drain- Kontaktzonen 8 in die Drainzonen 6 eingebettet. Die Drain- Kontaktzonen 8 sind jeweils über Drain-Metallisierungen 9 (Drainelektrode) kontaktiert. Die Drain-Kontaktzonen 8 dienen dem Zweck eines möglichst guten, das heißt ohmschen Kontaktes zwischen der Drain-Metallisierung 9 und dem Halbleiterkörper 1.In FIG. 2, 1 denotes a semiconductor body, for example made of silicon. The semiconductor body 1 has an n + doped source zone 2 . The source zone 2 is in large-area contact with a source metallization 4 (source electrode) on a first surface 3 (rear side of the pane). On the side of the source zone 2 opposite the source electrode 4 , one (or more) p-doped body zone 5 and one (or more) n-doped drain zone 6 are applied in succession. The body region 5 and drain region 6 may terkörper 1 introduced and / or applied by epitaxy on the semiconductor body 1 in a known manner by ion implantation or diffusion into the semiconducting. On a second surface 7 of the semiconductor body 1 , n + doped drain contact zones 8 are embedded in the drain zones 6 . The drain contact zones 8 are each contacted via drain metallizations 9 (drain electrode). The drain contact zones 8 serve the purpose of the best possible, that is to say ohmic contact between the drain metallization 9 and the semiconductor body 1 .
An der zweiten Oberfläche 7 sind ferner Gräben 10 in den Halbleiterkörper 1 derart eingebracht, dass diese von den Drainzonen 6 über die Bodyzonen 5 bis in die Sourcezone 2 hinein reichen. In einem Graben 10 ist jeweils eine Gate elektrode 12 angeordnet, die über ein Dielektrikum 11 von den Wandungen 13 der Gräben 10 beabstandet und isoliert ist. Fer ner ist die Gateelektrode 12 gegenüber dem Halbleiterkörper 1 sowie gegenüber der Drain-Metallisierung 9 über ein weiteres Dielektrikum 18, z. B. Siliziumdioxid, isoliert.On the second surface 7 , trenches 10 are also introduced into the semiconductor body 1 in such a way that they extend from the drain zones 6 via the body zones 5 into the source zone 2 . In a trench 10 , a gate electrode 12 is arranged, which is spaced and insulated from the walls 13 of the trenches 10 via a dielectric 11 . Fer ner is the gate electrode 12 with respect to the semiconductor body 1 and with respect to the drain metallization 9 via a further dielectric 18 , for. B. silicon dioxide isolated.
Die im Bereich der Bodyzone 5 an die Wandungen 13 der Gräben 10 angrenzenden Bereiche definieren eine Kanalzone 14. Im eingeschalteten Zustand des Halbleiterbauelementes kann sich im Bereich der Kanalzone 14 ein stromführender Pfad ausbil den.The areas adjacent to the walls 13 of the trenches 10 in the area of the body zone 5 define a channel zone 14 . When the semiconductor component is switched on, a current-carrying path can form in the region of the channel zone 14 .
Auf diese Weise wird ein vertikales, sogenanntes Source-Down- Halbleiterbauelement gebildet, bei dem der Source-Anschluss 5 sich an der Scheibenrückseite 3 befindet und mit der Source elektrode 4 verbunden ist und der Gate-Anschluss G und Drain- Anschluss D an der Scheibenvorderseite 7 angeordnet sind und jeweils mit der Gateelektrode 12 und der Drainelektrode 9 verbunden sind.In this way, a vertical, so-called source-down semiconductor component is formed, in which the source connection 5 is located on the rear side of the pane 3 and is connected to the source electrode 4 and the gate connection G and drain connection D on the front side of the pane 7 are arranged and are each connected to the gate electrode 12 and the drain electrode 9 .
Die Gräben 10 können in bekannter Weise, beispielsweise durch ein sogenanntes "Deep-Trench"-Verfahren, in den Halbleiter körper 1 eingeätzt werden. Anschließend kann eine thermische Oxidation zur Bildung des typischerweise als Gateoxid ausge bildeten Dielektrikums 11 durchgeführt werden. In die Gräben 10 wird anschließend hochdotiertes Polysilizium zur Bildung der Gateelektroden 12, beispielsweise durch Abscheiden, ein gebracht. Für die Gateelektroden 12 kann jedoch auch ein an deres Material, beispielsweise ein Metall oder ein Silizid, zum Einsatz kommen, wenngleich diese Materialien herstel lungstechnisch und aufgrund deren physikalischen und elektri schen Eigenschaften nicht so vorteilhaft sind wie hochdotier tes Polysilizium. Gleichsam kann als Dielektrikum 11 statt Siliziumdioxid (SiO2) auch jedes andere isolierende Material, beispielsweise Siliziumnitrit (Si3N4) oder auch ein Vakuum, Verwendung finden, jedoch ist thermisch hergestelltes Silizi umdioxid als Gateoxid qualitativ am hochwertigsten und des halb vorzuziehen.The trenches 10 can be etched into the semiconductor body 1 in a known manner, for example by a so-called “deep trench” method. A thermal oxidation can then be carried out to form the dielectric 11 , which is typically formed as a gate oxide. Highly doped polysilicon is then brought into the trenches 10 to form the gate electrodes 12 , for example by deposition. For the gate electrodes 12 , however, another material, for example a metal or a silicide, can also be used, although these materials are not as advantageous in terms of production technology and because of their physical and electrical properties as highly doped polysilicon. At the same time, any other insulating material, for example silicon nitrite (Si 3 N 4 ) or a vacuum, can also be used as the dielectric 11 instead of silicon dioxide (SiO 2 ), but thermally produced silicon dioxide as the gate oxide is of the highest quality and therefore preferable.
Erfindungsgemäß sind im Bereich der Drainzone 6 an den Wan dungen 13 der Gräben 10 angrenzende p+ dotierte Hilfselektro denbereiche 15 vorgesehen. Diese Hilfselektrodenbereiche 15, die an die Gräben 10 und somit an das Dielektrikum 11 angren zen, sind über Hilfselektrodenanschlüsse H elektrisch ange schlossen. Vorteilhafterweise, jedoch nicht notwendigerweise, sind die Hilfselektrodenanschlüsse H elektrisch mit dem Source-Anschluss S an der Scheibenrückseite 3 verbunden, so dass die Hilfselektrodenbereiche 15 das Sourcepotential auf weisen. According to the invention, in the area of the drain zone 6 adjacent to the walls 13 of the trenches 10, adjacent p + doped auxiliary electrode areas 15 are provided. These auxiliary electrode areas 15 , which border on the trenches 10 and thus on the dielectric 11 , are electrically connected via auxiliary electrode connections H. Advantageously, but not necessarily, the auxiliary electrode connections H are electrically connected to the source connection S on the rear side 3 of the pane, so that the auxiliary electrode regions 15 have the source potential.
Im Ausführungsbeispiel gemäß Fig. 2 grenzen die Hilfselekt rodenbereiche 15 zwar an die Gräben 10 an, jedoch ist dies nicht zwingend notwendig, sondern sie können mehr oder weni ger beliebig in der Nähe der Gräben 10 bzw. auch in der Nähe der Bodyzone 5 angeordnet sein. Drei weitere Ausführungsbei spiele von Source-Down-Halbleiterbauelementen, bei denen die Hilfselektrodenbereiche 15 auf andere Weise angeordnet sind, sind in den Fig. 3 bis 5 dargestellt. In Fig. 3 sind die Hilfselektrodenbereiche 15 zusätzlich noch an die Bodyzonen 5 angeschlossen. Gemäß Fig. 4 sind die Hilfselektrodenbereiche 15 zwar von den Wandungen 13 der Gräben 10 beabstandet, je doch in unmittelbarer Nähe zu diesen angeordnet. In Fig. 2 bis 4 sind die Hilfselektrodenbereiche 15 im wesentlichen vertikal ausgrichtet.In the exemplary embodiment according to FIG. 2, the auxiliary electrode regions 15 adjoin the trenches 10 , but this is not absolutely necessary, but they can be arranged more or less anywhere near the trenches 10 or in the vicinity of the body zone 5 , Three further exemplary embodiments of source-down semiconductor components in which the auxiliary electrode regions 15 are arranged in a different way are shown in FIGS. 3 to 5. In FIG. 3, the auxiliary electrode areas 15 are additionally connected to the body zones 5 . According to FIG. 4, the auxiliary electrode regions 15 are spaced apart from the walls 13 of the trenches 10 , but are each arranged in the immediate vicinity of these. In FIGS. 2 to 4, the auxiliary electrode portions 15 are ausgrichtet substantially vertically.
Fig. 5 zeigt in einem Teilschnitt ein viertes Ausführungs beispiel eines erfindungsgemäßen Source-Down-Transistors. Dort sind die Hilfselektrodenbereiche 15 innerhalb der Drain zone 6 im wesentlichen horizontal ausgerichtet und in unmit telbarer Nähe zur Bodyzone 5 angeordnet. In Fig. 5 erstre cken sich die Hilfselektrodenbereiche 15 somit im wesentli chen horizontal und nahezu über die gesamte Breite einer Zel le bzw. der Drainzonen 6 des Halbleiterbauelementes. Fig. 5 shows a partial section of a fourth embodiment example of a source-down transistor according to the invention. There, the auxiliary electrode regions 15 are aligned substantially horizontally within the drain zone 6 and arranged in the immediate vicinity of the body zone 5 . In Fig. 5 erstre the auxiliary electrode portions 15 thus CKEN in wesentli chen horizontally and almost over the entire width of a cell h le or the drain regions 6 of the semiconductor device.
In Fig. 5 sind die Hilfselektrodenbereiche 15 als durchge hende Schicht dargestellt, jedoch ist dies nicht zwingend notwendig; vielmehr können die Hilfselektrodenbereiche 15 mehr oder weniger, beispielsweise rasterförmig, unterbrochen sein. An dieser Stelle sei daraufhingewiesen, dass auch die vertikal sich in die Tiefe des Halbleiterkörpers 1 erstre ckenden Hilfselektrodenbereiche 15 gemäß der Fig. 2 bis 4 mehr oder weniger unterbrochen angeordnet sein können.In Fig. 5, the auxiliary electrode areas 15 are shown as a continuous layer, but this is not absolutely necessary; rather, the auxiliary electrode regions 15 can be interrupted more or less, for example in a grid-like manner. At this point, it should be pointed out that the auxiliary electrode regions 15 , which extend vertically into the depth of the semiconductor body 1, can also be arranged in a more or less interrupted manner according to FIGS . 2 to 4.
Fig. 6 zeigt in perspektivischer Ansicht einen Ausschnitt eines erfindungsgemäßen Halbleiterbauelementes entsprechend Fig. 5. Die Zellen des Halbleiterbauelementes sind hier streifenförmig angeordnet. Allerdings sei die Erfindung nicht ausschließlich auf ein Halbleiterbauelelement beschränkt, dessen Zellen streifenförmig bzw. mehr oder weniger parallel zueinander angeordnet sind. Vielmehr ist die Erfindung sehr vorteilhaft auf alle möglichen Halbleiterbauelemente mit run den, ovalen, quadratischen, rechteckförmigen, hexagonalen, etc. oder mehr oder weniger unregelmäßigen Zellendesign an wendbar. Die Erfindung ist darüber hinaus nicht ausschließ lich auf in einem Zellenfeld angeordnete Halbleiterbauelemen te beschränkt, sondern kann auch bei diskreten oder Einzel halbleiterbauelelementen, wie z. B. einem einzelnen Transis tor, sehr vorteilhaft angewendet werden. FIG. 6 shows a perspective view of a section of a semiconductor component according to the invention corresponding to FIG. 5. The cells of the semiconductor component are arranged in strips here. However, the invention is not restricted exclusively to a semiconductor component whose cells are arranged in strips or more or less parallel to one another. Rather, the invention is very advantageously applicable to all possible semiconductor components with round, oval, square, rectangular, hexagonal, etc. or more or less irregular cell design. In addition, the invention is not limited exclusively to semiconductor components arranged in a cell array, but can also be used for discrete or individual semiconductor components, such as, for. B. a single transistor gate can be used very advantageously.
Vorteilhafterweise weisen die Hilfselektrodenbereiche 15 das Potential der Source-Elektrode 4 auf. Dies kann beispielswei se durch einen externen Kurzschluss erreicht werden, der in Fig. 6 symbolisch mit einer mit Bezugszeichen 19 versehen Verbindung dargestellt wurde.The auxiliary electrode regions 15 advantageously have the potential of the source electrode 4 . This can be achieved, for example, by an external short circuit, which was symbolically represented in FIG. 6 with a connection provided with reference number 19 .
Fig. 7 zeigt ein alternatives, eleganteres Ausführungsbei spiel, die Hilfselektrodenbereiche 15 mit dem Potential der Source-Elektrode 4 zu beaufschlagen. Es wurde hier ein Halb leiterbauelement entsprechend Fig. 6 mit einem Schnitt ent lang der Gerade A-A' dargestellt. Hierbei werden vorzugsweise außerhalb des Zellenfeldes, insbesondere im Randbereich des Halbleiterbauelementes, die Hilfselektrodenbereiche 15 mit der Sourcezone 2 kurzgeschlossen. Dieser Kurzschluss erfolgt hier innerhalb des Halbleiterkörpers 1 mittels Kurzschlussbe reiche 20 vom selben Leitungstyp wie die Sourcezone 2 und die Hilfselektrodenbereiche 15. Die Kurzschlussbereiche 20, die durch die Bereiche der Drainzone 6 gebildet werden, jedoch p- dotiert sind, verbinden die Sourcezone 2 und die Hilfselekt rodenbereiche 15 elektrisch miteinander. Fig. 7 zeigt in ei nem Teilschnitt entlang der Gerade A-A' entsprechend Fig. 6 die Realisierung eines derartigen internen Kurzschlusses. Fig. 7 shows an alternative, more elegant game Ausführungsbei to apply the potential of the source electrode 4 to the auxiliary electrode regions 15 . A semiconductor component according to FIG. 6 with a section along line AA 'was shown here. In this case, the auxiliary electrode regions 15 are preferably short-circuited to the source zone 2 outside the cell field, in particular in the edge region of the semiconductor component. This short circuit takes place here within the semiconductor body 1 by means of short circuit regions 20 of the same conductivity type as the source zone 2 and the auxiliary electrode regions 15 . The short-circuit regions 20 , which are formed by the regions of the drain zone 6 , but are p-doped, connect the source zone 2 and the auxiliary electrode regions 15 to one another electrically. FIG. 7 shows in a partial section along the straight line AA ′ corresponding to FIG. 6 the implementation of such an internal short circuit.
In den vorliegenden Ausführungsbeispielen gemäß der Fig. 2 bis 7 sind die Hilfselektrodenbereiche 15 stark p-dotiert. Es wäre selbstverständlich auch denkbar, dass die Hilfselektro denbereiche 15 eine geringere Dotierung derart aufweisen, dass sich über die Dotierungskonzentration gezielt eine ge eignete Sperrfähigkeit einstellen lässt. Darüber hinaus wäre auch denkbar, dass die Hilfselektrodenbereiche 15 ein anderes Material, beispielsweise hochdotiertes Polysilizium, ein Si lizid, ein Metall oder ein ähnlich leitendes Material, ent halten.In the present exemplary embodiments according to FIGS. 2 to 7, the auxiliary electrode regions 15 are heavily p-doped. It would of course also be conceivable for the auxiliary electrode regions 15 to have a lower doping in such a way that a suitable blocking ability can be set in a targeted manner via the doping concentration. In addition, it would also be conceivable for the auxiliary electrode regions 15 to contain another material, for example highly doped polysilicon, a silicide, a metal or a similarly conductive material.
Nachfolgend wird die Herstellung und die Funktionsweise eines
erfindungsgemäßen Halbleiterbauelementes anhand von Fig. 2
näher beschrieben:
Wird eine positive Spannung an die Gateelektroden 12 ange
legt, dann bildet sich innerhalb der Bodyzone 5 eine Kanalzo
ne 14 aus, die je nach angelegter Spannung mehr oder weniger
n-leitend ist. Wird der Drainanschluss D auf positives Poten
tial gelegt, dann bildet sich ein Strompfad von der Sourcezo
ne 2 über den sich ausgebildeten Kanal 14 zu den Drainzonen 6
aus. Die Dicke der Bodyzone 5 ist hier ein Maß für die Kanal
länge. Der effektive Weg der Elektronen in der Drainzone 6
entspricht der Driftstrecke und ist somit ein Maß für die
Spannungsfestigkeit des Halbleiterbauelementes. Die Ausdeh
nung und die Dotierungskonzentration der Bodyzone 5 kann bei
spielsweise bei dessen Herstellung, also bei der Epitaxie
oder Diffusion, durch die Wahl der Prozessparameter so einge
stellt werden, dass die Einsatzspannung und die Kanallänge
der MOSFETs genau einstellbar ist. Bei der Dimensionierung
der Sourcezone 2 ist darauf zu achten, dass dessen Dotie
rungskonzentration möglichst hoch ist, um so eine möglichst
niederohmige Verbindung zur Scheibenrückseite 3 zu gewähr
leisten.
The manufacture and operation of a semiconductor component according to the invention is described in more detail below with reference to FIG. 2:
If a positive voltage is applied to the gate electrodes 12 , then a channel zone 14 forms within the body zone 5 , which is more or less n-conducting depending on the voltage applied. If the drain terminal D is placed on positive potential, then a current path is formed from the source zone 2 via the channel 14 formed to the drain zones 6 . The thickness of the body zone 5 is a measure of the channel length. The effective path of the electrons in the drain zone 6 corresponds to the drift path and is therefore a measure of the dielectric strength of the semiconductor component. The expansion and the doping concentration of the body zone 5 can be set by the choice of the process parameters, for example during its manufacture, that is to say during epitaxy or diffusion, in such a way that the threshold voltage and the channel length of the MOSFETs can be set precisely. When dimensioning the source zone 2 , care must be taken to ensure that its doping concentration is as high as possible, in order to ensure the lowest possible resistance to the rear side of the pane 3 .
Im ausgeschalteten, dass heißt im gesperrten Zustand des Halbleiterbauelementes kann durch die Hilfselektrodenbereiche 15 gewährleistet werden, dass überschüssige Löcher in der Drainzone 6 quasi zielgerichtet in Richtung der Hilfselektro denbereiche 15 abgesaugt werden (in Fig. 2 mit Bezugszeichen 17 dargestellt). Diese Löcher können dadurch nicht oder nur zu einem sehr geringen Anteil in die Bodyzone 5 gelangen. Durch die Verwendung der Hilfselektrodenbereiche 15 kann so mit auf eine niederohmige Verbindung bzw. einen Kurzschluss zwischen der Bodyzone 5 und der Sourcezone 2 verzichtet wer den, wobei dennoch ein unerwünschtes "Latchen" des Halblei terbauelement vermieden wird.Be in the off, that is in the blocked state of the semiconductor device can be ensured through the auxiliary electrode portions 15 that excess holes in the drain region 6 in a targeted or less in the direction of the secondary electric denbereiche aspirated 15 (shown in Fig. 2 by reference numeral 17). As a result, these holes cannot get into the body zone 5 or only to a very small extent. By using the auxiliary electrode regions 15 , a low-resistance connection or a short circuit between the body zone 5 and the source zone 2 can be dispensed with, while an undesirable “latching” of the semiconductor terbauelement is avoided.
Der Löcheranteil des in der Raumladungszone entstehenden Sperrstromes wird also zum größten Teil von den Hilfselektro den 15 abgesaugt, so dass die Basis des parasitären Bipo lartransistors, dass heißt die floatende Bodyzone 5, bei ei ner gleichen Sperrspannung mit einem deutlich geringerem Strom angesteuert wird. Da innerhalb der Bodyzone 5 also deutlich weniger Ladungsträger vorhanden sind, als dies bei Halbleiterbauelementen nach dem Stand der Technik der Fall ist, beginnt der parasitären Bipolartransistors und damit die gesamte Halbleiterstruktur erst bei wesentlich höheren Sperr spannungen zu latchen.The hole portion of the reverse current arising in the space charge zone is therefore largely sucked off by the auxiliary electric 15 , so that the base of the parasitic bipolar transistor, that is, the floating body zone 5 , is driven at a same reverse voltage with a significantly lower current. Since there are significantly fewer charge carriers within the body zone 5 than is the case with semiconductor components according to the prior art, the parasitic bipolar transistor and thus the entire semiconductor structure only begins to latch at much higher blocking voltages.
Die Abstände und Dotierungsprofile werden vorteilhafterweise derart eingestellt, dass ein Spannungsdurchbruch nicht wie bei einer Halbleiterstruktur gemäss dem Stand der Technik zwischen der Drainzone 6 und der Bodyzone 5, sondern vielmehr zwischen der Drainzone 6 und den Hilfselektrodenbereichen 15 zustande kommt. Ein derartiger Spannungsabfall in den Hilfs elektrodenbereichen 15 ist hier unkritisch, so dass die Ab stände b für einen Anschluss der Hilfselektrode H sehr groß sein können. Zur Verdeutlichung zeigt Fig. 8 in einer Drauf sicht in der Ebene der Scheibenvorderseite 7, wie und mit welchen Abständen die Hilfselektrodenbereiche 15 elektrisch miteinander verschaltet werden können. Typische Abstände b bewegen sich im Bereich von 100 bis 1000 µm. Derartige große Abstände fallen jedoch flächenmäßig nicht besonders ins Ge wicht.The distances and doping profiles are advantageously set such that a voltage breakdown does not occur between the drain zone 6 and the body zone 5 as in the case of a semiconductor structure according to the prior art, but rather between the drain zone 6 and the auxiliary electrode regions 15 . Such a voltage drop in the auxiliary electrode regions 15 is not critical here, so that the distances b for connecting the auxiliary electrode H can be very large. For clarification, FIG. 8 shows a top view in the plane of the pane front side 7 , and how and at what intervals the auxiliary electrode regions 15 can be electrically connected to one another. Typical distances b range from 100 to 1000 µm. Such large distances are not particularly important in terms of area.
Die Hilfselektrodenbereiche 15 dienen darüber hinaus auch dem Schutz des Gateoxids 12 vor Spannungsdurchbrüchen, die norma lerweise zur Zerstörung des Gateoxids 12 und somit zum Aus fall des gesamten Halbleiterbauelementes führen kann. Gegen über der Source-Down-Struktur gemäss dem Stand der Technik (siehe Fig. 1) sind bei der erfindungsgemäßen Struktur ent sprechen der Fig. 2-4, dass heißt also bei im wesentli chen vertikalen ausgerichteten Hilfselektrodenbereiche 15, keine Feldplatten 12' für die Gateelektroden 12 erforderlich, da bereits die vertikalen Hilfselektrodenbereiche 15 den Schutz des Gateoxids 11 sicherstellen können. Es reicht hier also, dass die Gateelektroden 12 gänzlich innerhalb der Grä ben 10 angeordnet sind. Neben der herstellungstechnisch ein fachen Herstellung ist damit auch eine höhere Integrations dichte und somit eine bessere Ausnutzung der Chipfläche mög lich.The auxiliary electrode regions 15 also serve to protect the gate oxide 12 against voltage breakdowns, which can normally lead to the destruction of the gate oxide 12 and thus to failure of the entire semiconductor component. In relation to the source-down structure according to the prior art (see FIG. 1), in the structure according to the invention, FIGS . 2-4 correspond, that is to say that in the case of essentially vertically aligned auxiliary electrode regions 15 , no field plates 12 'for the gate electrodes 12 are necessary since the vertical auxiliary electrode regions 15 can already ensure the protection of the gate oxide 11 . It is therefore sufficient here that the gate electrodes 12 are arranged entirely within the trenches 10 . In addition to the simple manufacturing technology, a higher integration density and thus better utilization of the chip area is possible.
Die Erfindung sei nicht ausschließlich auf die Ausführungs beispiele gemäß der Fig. 2 bis 8 beschränkt. Vielmehr kön nen dort beispielsweise durch Austauschen der Leitfähigkeits typen n gegen p eine Vielzahl neuer Bauelementvarianten ange geben werden. Bezüglich weiterer Ausführungsbeispiele wird auch auf die eingangs erwähnte DE 198 38 439 C2 verwiesen, die vollinhaltlich in die vorliegende Patentanmeldung mit einbezogen wird.The invention is not limited to the execution examples according to FIGS. 2 to 8. Rather, a large number of new component variants can be specified there, for example by exchanging the conductivity types n for p. With regard to further exemplary embodiments, reference is also made to DE 198 38 439 C2 mentioned at the outset, which is incorporated in full in the present patent application.
Die Erfindung eignet sich insbesondere bei sogenannten, als MOSFETs ausgebildeten Source-Down-Transistoren. Jedoch sei die Erfindung nicht auf MOSFETs beschränkt, sondern kann im Rahmen der Erfindung auf beliebige Halbleiterbauelemente, beispielsweise JFETs, IGBTs und dergleichen, erweitert wer den.The invention is particularly suitable for so-called MOSFETs formed source-down transistors. However be the invention is not limited to MOSFETs, but can in Framework of the invention on any semiconductor components, for example, JFETs, IGBTs and the like, who expanded the.
Zusammenfassend kann festgestellt werden, dass durch das Ein fügen von Hilfselektrodenbereiche bei Source-Down- Transistoren auf einfache, jedoch nichts desto trotz sehr ef fektive Weise auf eine niederohmige Verbindung zwischen Sour ce und Body verzichtet werden kann, ohne dass gleichzeitig die bei Halbleiterbauelementen nach dem Stand der Technik einhergehenden Nachteile einer geringen Chipflächenausnutzung bzw. eines geringen Einschaltwiderstandes in Kauf genommen werden müssten.In summary, it can be stated that the one joining of auxiliary electrode areas for source-down Transistors on simple, but nevertheless despite very ef effective way in a low-resistance connection between Sour ce and body can be dispensed with, without that at the same time the semiconductor devices according to the prior art associated disadvantages of a small chip area utilization or a low on-resistance would have to be.
Die vorliegende Erfindung wurde anhand der vorstehenden Be schreibung so dargelegt, um das Prinzip der Erfindung und dessen praktische Anwendung bestmöglich zu erklären. Selbst verständlich lässt sich die vorliegende Erfindung im Rahmen des fachmännischen Handels und Wissens in geeigneter Weise in mannigfaltigen Ausführungsformen und Abwandlungen realisie ren. The present invention has been accomplished based on the foregoing Be spelled out the principle of the invention and explain its practical application as best as possible. itself the present invention can be understood within the framework professional trade and knowledge in a suitable manner in manifold embodiments and modifications realisie ren.
11
Halbleiterkörper
Semiconductor body
22
Sourcezone
source zone
33
erste Oberfläche, Scheibenrückseite
first surface, rear of disc
44
Sourceelektrode, Source-Metallisierung
Source electrode, source metallization
55
Bodyzone
Body zone
66
Drainzone
drain region
77
zweite Oberfläche, Scheibenvorderseite
second surface, disc front
88th
Drain-Kontaktzonen
Drain contact zones
99
Drainelektrode, Drain-Metallisierung
Drain electrode, drain metallization
1010
Gräben
trenches
1111
Dielektrikum, Gateoxid
Dielectric, gate oxide
1212
Gateelektrode
gate electrode
1212
' Feldplatte (an der Gateelektrode)
'' Field plate (on the gate electrode)
1313
Wandungen
walls
1414
Kanalzone
canal zone
1515
Hilfselektrodenbereiche
Subsidiary electrode regions
1616
elektrischer Kurzschluss zwischen Sourcezone
und Bodyzone
electrical short circuit between source zone
and body zone
1717
Spannungsdurchbruch, Löcherstromrichtung
Voltage breakdown, hole current direction
1818
weiteres Dielektrikum
another dielectric
1919
externer Kurzschluss
external short circuit
2020
Kurzschlussbereiche, interner Kurzschluss
S Source-Anschluss
G Gate-Anschluss
D Drain-Anschluss
H Hilfselektroden-Anschluss
a Abstand benachbarter Gräben
b Abstand der Hilfselektroden-Metallisierung
Short circuit areas, internal short circuit
S source connector
G gate connector
D drain connector
H Auxiliary electrode connection
a Distance between adjacent trenches
b Distance of the auxiliary electrode metallization
Claims (15)
mit mindestens einer Sourcezone (2) vom ersten Leitungstyp, die an die Scheibenrückseite (3) angrenzt und dort mit einer Sourceelektrode (4) verbunden ist,
mit mindestens einer Bodyzone (5) vom zweiten Leitungstyp, die an der der Scheibenrückseite (6) entgegengesetzten Seite an die Sourcezone (2) angrenzt,
mit mindestens einer Drainzone (6) vom ersten Leitungstyp, die an die Bodyzone und an die Scheibenvorderseite (7) angrenzt und die an der Scheibenvorderseite (7) mit einer Drainelektrode (9) verbunden ist,
mit mindestens einer Gateelektrode (12), die jeweils in einem Graben (10) angeordnet ist und gegenüber dem Halbleiter körper (1) über ein Dielektrikum (11) isoliert ist, wobei die Gateelektroden (12) von den Drainzonen (6, 8) über die Bodyzonen (5) bis in die Sourcezone (2) hineinragen,
dadurch gekennzeichnet,
dass Hilfselektrodenbereiche (15) vorgesehen sind, die in den Drainzonen (6) angeordnet sind und die im Sperrfall des Halbleiterbauelementes Ladungsträger aus den Drainzonen (6, 8) absaugen.1. Vertical semiconductor component, controllable by field effect, consisting of a semiconductor body ( 1 )
with at least one source zone ( 2 ) of the first conductivity type, which adjoins the rear side of the pane ( 3 ) and is connected there to a source electrode ( 4 ),
with at least one body zone ( 5 ) of the second conduction type, which adjoins the source zone ( 2 ) on the side opposite the rear of the pane ( 6 ),
with at least one drain zone (6) of the first conductivity type that adjoins the body region and to the wafer front side (7) and which is connected on the wafer front side (7) having a drain electrode (9),
with at least one gate electrode ( 12 ), each of which is arranged in a trench ( 10 ) and is insulated from the semiconductor body ( 1 ) via a dielectric ( 11 ), the gate electrodes ( 12 ) from the drain zones ( 6 , 8 ) the body zones ( 5 ) protrude into the source zone ( 2 ),
characterized by
that auxiliary electrode regions ( 15 ) are provided which are arranged in the drain zones ( 6 ) and which, in the event of the semiconductor component being blocked, suck charge carriers out of the drain zones ( 6 , 8 ).
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE10040452A DE10040452B4 (en) | 2000-08-18 | 2000-08-18 | Field effect controllable semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE10040452A DE10040452B4 (en) | 2000-08-18 | 2000-08-18 | Field effect controllable semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| DE10040452A1 true DE10040452A1 (en) | 2002-03-07 |
| DE10040452B4 DE10040452B4 (en) | 2006-05-24 |
Family
ID=7652894
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE10040452A Expired - Fee Related DE10040452B4 (en) | 2000-08-18 | 2000-08-18 | Field effect controllable semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| DE (1) | DE10040452B4 (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107968120A (en) * | 2016-10-19 | 2018-04-27 | 晶能光电（江西）有限公司 | A kind of GaN base electronic device vertical chip |
| CN107968074A (en) * | 2016-10-19 | 2018-04-27 | 江西省昌大光电科技有限公司 | A kind of GaN base electronic device |
| DE102022208031A1 (en) | 2022-08-03 | 2024-02-08 | Siemens Aktiengesellschaft | Semiconductor component |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19638439C2 (en) * | 1996-09-19 | 2000-06-15 | Siemens Ag | Vertical semiconductor device controllable by field effect and manufacturing process |
| DE19854915C2 (en) * | 1998-11-27 | 2002-09-05 | Infineon Technologies Ag | MOS field effect transistor with auxiliary electrode |
-
2000
- 2000-08-18 DE DE10040452A patent/DE10040452B4/en not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107968120A (en) * | 2016-10-19 | 2018-04-27 | 晶能光电（江西）有限公司 | A kind of GaN base electronic device vertical chip |
| CN107968074A (en) * | 2016-10-19 | 2018-04-27 | 江西省昌大光电科技有限公司 | A kind of GaN base electronic device |
| DE102022208031A1 (en) | 2022-08-03 | 2024-02-08 | Siemens Aktiengesellschaft | Semiconductor component |
Also Published As
| Publication number | Publication date |
|---|---|
| DE10040452B4 (en) | 2006-05-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE112014000679B4 (en) | Insulating layer silicon carbide semiconductor device and process for its production | |
| DE19539541B4 (en) | Lateral trench MISFET and process for its preparation | |
| DE19811297B4 (en) | High breakdown voltage MOS semiconductor device | |
| DE102010064588B3 (en) | Semiconductor device with a potential-free semiconductor zone | |
| DE19954352B4 (en) | Semiconductor component and method for producing the same | |
| DE102008000660B4 (en) | The silicon carbide semiconductor device | |
| DE10216633B4 (en) | Semiconductor device and method for manufacturing the semiconductor device | |
| DE10041344B4 (en) | SJ semiconductor device | |
| EP1155458B1 (en) | Field effect transistor arrangement with a trench gate electrode and an additional highly doped layer in the body region | |
| DE102005041838B3 (en) | Semiconductor component with space saving edge structure with more highly doped side region | |
| DE10358697A1 (en) | Semiconductor device and method of manufacturing the same | |
| DE102014110366B4 (en) | MOS POWER TRANSISTOR WITH INTEGRATED GATE RESISTOR | |
| WO1999023703A1 (en) | High voltage resistant edge structure for semiconductor elements | |
| DE112012000748T5 (en) | Silicon carbide semiconductor device and method of manufacturing the same | |
| DE102004046697A1 (en) | High-voltage resistant semiconductor device with vertically conductive semiconductor body regions and a trench structure and method for producing the same | |
| DE3537004A1 (en) | VDMOS BLOCK | |
| DE102008023316A1 (en) | Semiconductor device | |
| DE102005018378A1 (en) | Semiconductor device of dielectric isolation type | |
| DE102016103384A1 (en) | A semiconductor device having acicular field plate structures in a transistor cell region and in an inner termination region | |
| DE10004548A1 (en) | Trench bipolar transistor with insulated gate (IGBT) in which the MOS structure metal film is formed in trench of substrate surface section | |
| DE19533956A1 (en) | Solid state power switching device | |
| DE102008032547A1 (en) | Trench isolated gate MOS semiconductor device | |
| DE19922187C2 (en) | Low-resistance VDMOS semiconductor component and method for its production | |
| DE112021002169T5 (en) | SEMICONDUCTOR DEVICE | |
| DE19641838A1 (en) | Termination structure for semiconductor components and method for producing such termination structures |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| OP8 | Request for examination as to paragraph 44 patent law | ||
| 8364 | No opposition during term of opposition | ||
| R119 | Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee |