DE10038135B4

DE10038135B4 - Circuit arrangement for controlling a switch

Info

Publication number: DE10038135B4
Application number: DE2000138135
Authority: DE
Inventors: Rainald Sander
Original assignee: Infineon Technologies AG
Current assignee: Infineon Technologies AG
Priority date: 2000-08-04
Filing date: 2000-08-04
Publication date: 2005-02-24
Anticipated expiration: 2020-08-05
Also published as: DE10038135A1

Abstract

Schaltungsanordnung zur Ansteuerung eines Schalters (T1), die folgende Merkmale aufweist:
– eine Ansteuerschaltung (ANS) zur Bereitstellung eines Ansteuersignals (AS) für den Schalter (T1), die eine erste Eingangsklemme (EK1) zum Anlegen eines Schaltsignals (INS) und eine zweite Eingangsklemme (EK2) aufweist;
– einen an die zweite Eingangsklemme (EK2) der Ansteuerschaltung angeschlossenen Rückkopplungszweig (RZ) zur Bereitstellung eines von einer Spannung (Ua) über der Laststrecke (D-S) des Schalters (T1) abhängigen Spannungssignals (KS);
– die Ansteuerschaltung (ANS) weist einen Kondensator (C) auf, der nach Maßgabe des Schaltsignals (INS) und des Spannungssignals (KS) geladen und entladen wird, wobei das Ansteuersignal (AS) von einer über dem Kondensator (C) anfallenden Spannung (Uc) abhängig ist;
– eine Reihenschaltung mit einer ersten Stromquelle (I1) und einem ersten Schalter (T2), die zwischen eine Klemme für ein Versorgungspotential (V+) und eine erste Anschlussklemme (K1) des Kondensators (C) geschaltet ist, wobei der erste Schalter nach Maßgabe des Schaltsignals (INS)...Circuit arrangement for driving a switch (T1), which has the following features:
- A drive circuit (ANS) for providing a drive signal (AS) for the switch (T1) having a first input terminal (EK1) for applying a switching signal (INS) and a second input terminal (EK2);
A feedback branch (RZ) connected to the second input terminal (EK2) of the drive circuit for providing a voltage signal (KS) dependent on a voltage (Ua) across the load path (DS) of the switch (T1);
- The drive circuit (ANS) has a capacitor (C) which is charged and discharged in accordance with the switching signal (INS) and the voltage signal (KS), wherein the drive signal (AS) from a voltage across the capacitor (C) voltage ( Uc) is dependent;
A series connection comprising a first current source (I1) and a first switch (T2) connected between a terminal for a supply potential (V +) and a first terminal (K1) of the capacitor (C), the first switch being in accordance with Switching signal (INS) ...

Description

Die vorliegende Erfindung betrifft eine Schaltungsanordnung zur Ansteuerung eines Schalters, insbesondere zur Ansteuerung eines Halbleiterschalters, beispielsweise eines Leistungs-MOSFET (metal oxide semiconductor field effect transistor).The The present invention relates to a circuit arrangement for driving a switch, in particular for driving a semiconductor switch, for example, a power MOSFET (metal oxide semiconductor field effect transistor).

Leistungstransistoren, die in der Lage sind, Spannungen bis zu einigen hundert Volt oder Ströme bis zu einigen Ampere zu schalten, sind zum Schalten von Lasten weit verbreitet. Der Leistungstransistor ist dazu in Reihe zu der Last an eine Versorgungsspannung angeschlossen, um die Versorgungsspannung bei leitendem Transistor an die Last anzulegen.Power transistors, which are capable of voltages up to a few hundred volts or Currents up Switching to a few amps are far to switching loads common. The power transistor is in series with the load connected to a supply voltage to the supply voltage to be applied to the load when the transistor is conducting.

Probleme können bei einer derartigen Anwendung von Leistungstransistoren auftreten, wenn ein Kurzschluss der Last vorliegt. Die Versorgungsspannung liegt dann permanent über der Laststrecke des Transistors an, was bei einem leitenden Transistor einen großen Strom durch den Transistor hervorruft. Hierbei besteht die Gefahr einer Überhitzung und dadurch einer Zerstörung des Transistors.issues can occur in such an application of power transistors, if there is a short circuit of the load. The supply voltage is then permanently over the load path of the transistor, which is a conductive transistor a big Current through the transistor causes. This is the danger overheating and thereby a destruction of the transistor.

Eine Schaltungsanordnung, die ein Einschalten eines Leistungsschalters bei Überlast verhindert, ist aus der deutschen Patentschrift 197 42 930 C1 bekannt. Die bekannte Schaltungsanordnung weist ein Verzögerungselement auf, durch das eine über dem Schalter abfallende Spannung, die Versorgungsspannung und eine Temperaturreserve des Leitungsschalters gegenüber einer maximal zulässigen Sperrschichttemperatur ausgewertet werden. Das Verzögerungselement weist einen Kondensator auf, der mittels Stromquellen abhängig von den genannten Größen geladen und entladen wird. Aus der Kondensatorspannung und einem Temperatursignal wird ein Abschaltsignal erzeugt, das eine Treiberschaltung des Leistungsschalters bei Übertemperatur abschaltet.A Circuitry that turns on a circuit breaker in case of overload is known from German Patent 197 42 930 C1. The known circuit arrangement has a delay element through which one above the Switch dropping voltage, the supply voltage and a temperature reserve of the line switch opposite a maximum allowable Junction temperature are evaluated. The delay element has a capacitor which depends on current sources by loaded the named sizes and unloaded. From the capacitor voltage and a temperature signal is generates a shutdown signal, which is a driver circuit of the circuit breaker at over temperature off.

In der deutschen Offenlegungsschrift DE 197 01 958 A1 ist eine Leistungsstufe für eine Sitzheizungsschaltung beschrieben, die einen Leistungstransistor und eine Ansteuerschaltung für den Leistungstransistor aufweist. Die Ansteuerschaltung stellt abhängig von einem Schaltsignal und abhängig von einer Laststreckenspannung des Leistungstransistors ein Ansteuersignal für den Leistungstransistor zur Verfügung, der dem Gate-Anschluss des Leistungstransistors zugeführt ist. Zur Glättung des Ansteuersignals ist ein Kondensator zwischen die Ausgangsklemme der Ansteuerschaltung, an der das Ansteuersignal anliegt, und ein Bezugspotential geschaltet.In the German Offenlegungsschrift DE 197 01 958 A1 For example, a power stage for a seat heater circuit including a power transistor and a drive transistor for the power transistor is described. Depending on a switching signal and depending on a load path voltage of the power transistor, the drive circuit provides a drive signal for the power transistor, which is supplied to the gate terminal of the power transistor. In order to smooth the drive signal, a capacitor is connected between the output terminal of the drive circuit, to which the drive signal is applied, and a reference potential.

Ziel der vorliegenden Erfindung ist es, eine Schaltungsanordnung zur Ansteuerung eines Schalters zur Verfügung zu stellen, die ein Einschalten des Schalters bei einem Kurzschluss einer daran angeschlossenen Last verhindert und die einfach und mit einer geringen Anzahl von Bauelementen realisierbar ist.aim The present invention is a circuit arrangement for Activation of a switch to provide, the one power of the switch in case of a short circuit of a connected Prevents the load and the simple and with a small number of Components is feasible.

Diese Aufgabe wird durch eine Schaltungsanordnung gemäß den Merkmalen des Anspruchs 1 gelöst.These The object is achieved by a circuit arrangement according to the features of the claim 1 solved.

Vorteilhafte Ausgestaltungen der Erfindung sind Gegenstand der Unteransprüche.advantageous Embodiments of the invention are the subject of the dependent claims.

Die erfindungsgemäße Schaltungsanordnung weist eine Ansteuerschaltung zur Bereitstellung eines Ansteuersignals für den Schalter auf, wobei die Ansteuerschaltung eine erste Ein gangsklemme zum Anlegen eines Schaltsignals und eine zweite Eingangsklemme aufweist. An die zweite Eingangsklemme der Ansteuerschaltung ist dabei ein Rückkopplungszweig angeschlossen, der ein von einer Spannung über der Laststrecke des Schalters abhängiges Spannungssignals bereitstellt. Zur Erzeugung des Ansteuersignals weist die Ansteuerschaltung einen Kondensator auf, der nach Maßgabe des Schaltsignals und des Spannungssignals geladen und entladen wird, wobei das Ansteuersignal von einer über dem Kondensator anfallenden Spannung abhängig ist. Die erfindungsgemäße Schaltungsanordnung weist weiterhin eine erste Stromquelle auf, durch welche der Kondensator geladen wird, wenn das Spannungssignal auf eine Überlast am Schalter, bzw. auf eine Kurzschluss der Last, hindeutet, und wenn das Schaltsignal einen Pegel annimmt, bei welchem ein Einschalten des Leistungsschalters erfolgen soll. Die Stromquelle ist über einen ersten Schalter an den Kondensator angeschlossen.The inventive circuit arrangement has a drive circuit for providing a drive signal for the Switch on, wherein the drive circuit a first input terminal A for applying a switching signal and a second input terminal. At the second input terminal of the drive circuit is a Feedback path connected, one of a voltage across the load path of the switch dependent voltage signal provides. For generating the drive signal, the drive circuit a capacitor, in accordance with the switching signal and the voltage signal is charged and discharged, the drive signal from one above the Capacitor voltage is dependent. The circuit arrangement according to the invention has further comprising a first power source through which the capacitor is loaded when the voltage signal to an overload on the switch, or on a Short circuit of the load, and if the switching signal indicates a Level assumes at which switching on the circuit breaker should be done. The power source is connected via a first switch connected the capacitor.

Des weiteren ist eine zweite Stromquelle vorgesehen, über welche der Kondensator entladen wird, wenn das Spannungssignal nicht auf eine Überlast am Schalter hindeutet oder wenn das Schaltsignal einen Pegel annimmt, bei welchem der Schalter ausgeschaltet werden soll. Solange die über dem Kondensator anfallende Spannung unterhalb eines einstellbaren Schwellenwertes bleibt, wird das Schaltsignal durch die Ansteuerschaltung unverändert als Ansteuersignal für den Schalter weitergegeben. Übersteigt die Kondensatorspannung den Schwellenwert wird der Schalter abgeschaltet und kann vorzugsweise solange nicht wieder eingeschaltet werden, bis die Kondensatorspannung unter einen zweiten Schwellenwert abgesunken ist.Of Furthermore, a second current source is provided, via which the capacitor is discharged when the voltage signal is not on an overload indicates at the switch or when the switching signal assumes a level, at which the switch is to be switched off. As long as the above the capacitor resulting voltage below an adjustable threshold remains, the switching signal is unchanged by the drive circuit as Control signal for passed the switch. exceeds the capacitor voltage the threshold, the switch is turned off and preferably can not be turned on again until until the capacitor voltage has dropped below a second threshold is.

Die erfindungsgemäße Schaltungsanordnung ist mit geringem Schaltungsaufwand unter Einsatz herkömmlicher Bauelemente realisierbar.The circuit arrangement according to the invention is under a low circuit complexity set of conventional components feasible.

Gemäß einer Ausführungsform der Erfindung ist vorgesehen, dass die zweite Stromquelle in Reihe zu einem zweiten Schalter zwischen der ersten Klemme des Kondensators und einem Bezugspotential verschaltet ist. Zur Ansteuerung des ersten und zweiten Schalters ist gemäß einer Ausführungsform der Erfindung ein invertierendes Und-Glied vorgesehen, dessen Eingängen das Schaltsignal und das Spannungssignal zugeführt ist. Die ersten und zweiten Schalter sind vorzugsweise komplementäre Halbleiterschalter, beispielsweise CMOS-Transistoren, so dass bei Ansteuerung der Halbleiterschalter mittels des Ausgangssignals des invertierenden UND-Glieds nur jeweils einer der beiden Schalter leitet, um den Kondensator zu laden oder zu entladen.According to one embodiment The invention provides that the second current source in series to a second switch between the first terminal of the capacitor and a reference potential is connected. To control the first and second switch is according to a Embodiment of Invention, an inverting AND gate provided whose inputs the Switching signal and the voltage signal is supplied. The first and second Switches are preferably complementary semiconductor switches, for example CMOS transistors, so that when driving the semiconductor switch means the output signal of the inverting AND gate only one each the two switches conduct to charge or to the capacitor discharged.

Die über dem Kondensator anliegende Spannung ist vorzugsweise einer Vergleicheranordnung zugeführt, bei der ein Einschaltpegel und ein Ausschaltpegel nicht übereinstimmen. Eine derartige Vergleicheranordnung ist beispielsweise ein Schmitt-Trigger. Ein Ausgangssignal dieser Vergleicheranordnung ist neben dem Schaltsignal einem Und-Glied zur Bildung des Ansteuersignals für den Schalter zugeführt. Übersteigt die Kondensatorspannung den Wert des Ausschaltpegels der Vergleicheranordnung nimmt das Ausgangssignal der Vergleicheranordnung einen Wert an, bei welchem der Schalter abgeschaltet wird. Das Ausgangssignal der Vergleicheranordnung wechselt seinen Pegel zum Einschalten des Schalters erst dann wieder, wenn die Kondensatorspannung unter den Einschaltpegel der Vergleicheranordnung abgesunken ist.The above the Capacitor voltage applied is preferably a comparator arrangement supplied where a turn-on level and a turn-off level do not match. Such a comparator arrangement is for example a Schmitt trigger. An output signal This comparator arrangement is in addition to the switching signal an AND gate supplied to form the drive signal for the switch. exceeds the capacitor voltage is the value of the turn-off level of the comparator arrangement assumes the output signal of the comparator arrangement a value, in which the switch is turned off. The output signal of the comparator arrangement will not change its level to turn on the switch until when the capacitor voltage is below the turn-on level of the comparator arrangement has dropped.

Vorzugsweise ist parallel zu der ersten Stromquelle ein dritter Schalter geschaltet, der abhängig von dem Ausgangssignal der Vergleicheranordnung ansteuerbar ist, um den Kondensator unter Kurzschließen der ersten Stromquelle bei Erreichen des Ausschaltpegels der Vergleicheranordnung auf den Wert des Versorgungspotentials aufzuladen. Die Zeitdauer, die vergeht, bis der Kondensator über die zweite Stromquelle wieder auf den Wert des Einschaltpegels der Vergleicheranordnung abgesunken ist, kann durch diese Erhöhung der Kondensatorspannung verlängert werden.Preferably a third switch is connected in parallel to the first current source, the dependent is controllable by the output signal of the comparator arrangement, around the capacitor, short-circuiting the first power source upon reaching the turn-off level of the comparator arrangement on the Value of the supply potential. The amount of time that passes until the capacitor over the second current source back to the value of the switch-on of the Comparator arrangement has dropped, can by this increase in the Capacitor voltage extended become.

Vorzugsweise ist ein vierter Schalter parallel zu der zweiten Stromquelle und ein fünfter Schalter parallel zu der ersten Stromquelle geschaltet, die jeweils abhängig von einem Ausgangssignal einer zweiten Vergleichereinheit angesteuert werden, der ebenfalls die Kondensatorspannung zugeführt ist. Über den fünften Schalter kann die Kapazität unter Umgehung der ersten Stromquelle sehr schnell aufgeladen werden, während sie über den vierten Schalter unter Umgehung der zweiten Stromquelle sehr schnell entladen werden kann. Der fünfte Schalter dient dazu, den Kondensator im Überlastfall zunächst soweit aufzuladen, bis ein Schaltpegel der zweiten Vergleichereinheit erreicht wird, wobei das weitere Aufladen des Kondensators durch die erste Stromquelle bewirkt wird. Der vierte Schalter dient dazu, bei der Entladung des Kondensators den Kondensator bei Erreichen der Schaltschwelle der zweiten Vergleichereinheit schnell vollständig zu entladen.Preferably is a fourth switch in parallel with the second power source and a fifth Switch connected in parallel with the first power source, respectively dependent driven by an output signal of a second comparator unit which is also fed to the capacitor voltage. On the fifth Switch can the capacity be charged very fast bypassing the first power source, while she over the fourth switch, bypassing the second power source very fast can be unloaded. The fifth Switch is used to the capacitor in case of overload initially so far until a switching level of the second comparator unit is reached is, with the further charging of the capacitor by the first power source is effected. The fourth switch serves to discharge of the capacitor the capacitor when reaching the switching threshold quickly completely discharge the second comparator unit.

Die vorliegende Erfindung wird nachfolgend in Ausführungsbeispielen anhand von Figuren näher erläutert. Es zeigen:The The present invention will be described below in exemplary embodiments with reference to FIG Figures explained in more detail. It demonstrate:

1: Schaltbild einer erfindungsgemäßen Schaltungsanordnung zur Ansteuerung eines Schalters gemäß einer ersten Ausführungsform der Erfindung; 1 : Circuit diagram of a circuit arrangement according to the invention for driving a switch according to a first embodiment of the invention;

2: Schaltbild einer erfindungsgemäßen Schaltungsanordnung gemäß einer zweiten Ausführungsform der Erfindung; 2 : Circuit diagram of a circuit arrangement according to the invention according to a second embodiment of the invention;

3: Verläufe ausgewählter Signale der Schaltungsanordnungen gemäß den 1 und 2 über der Zeit; 3 : Curves of selected signals of the circuit arrangements according to the 1 and 2 over time;

4: Erfindungsgemäße Schaltungsanordnung gemäß einer weiteren Ausführungsform der Erfindung; 4 : Circuit arrangement according to a further embodiment of the invention;

5: Verläufe ausgewählter Signale der Schaltungsanordnung gemäß 4 über der Zeit. 5 : Curves of selected signals of the circuit arrangement according to 4 over time.

In den Figuren bezeichnen, sofern nicht anders angegeben, gleiche Bezugszeichen gleiche Teile mit gleicher Bedeutung.In denote the figures, unless otherwise indicated, like reference numerals same parts with the same meaning.

1 zeigt ein erstes Ausführungsbeispiel einer erfindungsgemäßen Schaltungsanordnung zur Ansteuerung eines Schalters T1, der in Reihe zu einer Last Z zwischen ein Versorgungspotential Vbb und ein Bezugspotential GND geschaltet ist. Als Schalter T1 ist bei der Schaltungsanordnung gemäß 1 ein MOSFET, insbesondere ein Leistungs-MOSFET verwendet, dessen Drain-Source-Strecke, die in Reihe zu der Last Z geschaltet ist, die Laststrecke des Schalters T1 bildet, und der einen Gate-Anschluss G als Steueranschluss aufweist, dem ein Ansteuersignal AS von einer Ansteuerschaltung ANS zugeführt ist. Der dargestellte n-leitende MOSFET T1 leitet, wenn das Ansteuersignal AS einen oberen Pegel (High-Pegel) annimmt, und sperrt, wenn das Ansteuersignal AS einen unteren Pegel (Low-Pegel) annimmt. 1 shows a first embodiment of a circuit arrangement according to the invention for driving a switch T1, which is connected in series with a load Z between a supply potential Vbb and a reference potential GND. As a switch T1 is in the circuit according to 1 a MOSFET, in particular a power MOSFET used whose drain-source path, which is connected in series with the load Z, the load path of the switch T1 forms, and having a gate terminal G as a control terminal, which a drive signal AS of a drive circuit ANS is supplied. The illustrated n-type MOSFET T1 conducts when the drive signal AS assumes an upper level (high level), and blocks when the drive signal AS assumes a low level (low level).

Die Ansteuerschaltung ANS zur Bereitstellung des Ansteuersignals AS weist eine erste Eingangsklemme EK1 auf, der ein Schaltsignal INS zugeführt ist, nach dessen Maßgabe der Schalter T1 während des normalen, das heißt kurzschlussfreien Betriebs angesteuert werden soll. Die Ansteuerschaltung ANS weist eine zweite Eingangsklemme EK2 auf, der ein Spannungssignal KS zugeführt ist, das von einer Spannung Ua über der Laststrecke D-S des Schalters T1 abhängig ist. Dazu ist ein Anschluss eines Rückkopplungszweiges RZ an den Drain-Anschluss D des MOSFET T1 und ein weiterer Anschluss des Rückkopplungszweiges RZ an die zweite Eingangsklemme EK2 der Ansteuerschaltung ANS angeschlossen. Die Laststreckenspannung Ua des MOSFET T1 ist in dem Rückkopplungszweig RZ einem Komparator K3 zugeführt, der die Laststreckenspannung Ua mit einer Referenzspannung Uref3 vergleicht, wobei das Spannungssignal KS einen High-Pegel annimmt, wenn die Laststreckenspannung Ua den Wert der Referenzspannung Uref3 übersteigt. Die Referenzspannung Uref3 ist unter Berücksichtigung des Einschaltwiderstandes des MOSFET T1 und des im Normalbetrieb fließenden Laststromes I_D so gewählt, dass die Laststreckenspannung Ua die Referenzspannung Uref3 nur dann übersteigt, wenn der MOSFET T1 sperrt und somit die gesamte Versorgungsspannung Vbb über der Laststrecke D-S anliegt oder wenn ein Kurzschluss der Last Z vorliegt, so dass die Versorgungsspannung Vbb permanent über der Laststrecke D-S des MOSFET T1 anliegt.The drive circuit ANS for providing the drive signal AS has a first on Transient terminal EK1, which is supplied with a switching signal INS, according to which the switch T1 is to be controlled during normal, ie short-circuit-free operation. The drive circuit ANS has a second input terminal EK2, to which a voltage signal KS is supplied, which is dependent on a voltage Ua across the load path DS of the switch T1. For this purpose, one terminal of a feedback branch RZ is connected to the drain terminal D of the MOSFET T1 and another terminal of the feedback branch RZ is connected to the second input terminal EK2 of the drive circuit ANS. The load path voltage Ua of the MOSFET T1 is supplied in the feedback branch RZ to a comparator K3, which compares the load path voltage Ua with a reference voltage Uref3, wherein the voltage signal KS assumes a high level when the load path voltage Ua exceeds the value of the reference voltage Uref3. Taking into account the on-resistance of the MOSFET T1 and the load current I _D flowing during normal operation, the reference voltage Uref3 is selected such that the load path voltage Ua only exceeds the reference voltage Uref3 when the MOSFET T1 blocks and thus the entire supply voltage Vbb is applied across the load path DS or if there is a short circuit of the load Z, so that the supply voltage Vbb permanently applied to the load path DS of the MOSFET T1.

Die Ansteuerschaltung ANS weist einen Kondensator C auf, wobei eine erste Stromquelle I1 in Reihe zu einem ersten Schalter T2 zwischen ein zweites Versorgungspotential V+ und eine erste Anschlussklemme K1 des Kondensator C geschaltet ist und wobei eine zweite Stromquelle I2 in Reihe zu einem zweiten Schalter T3 zwischen die erste Anschlussklemme K1 des Kondensators C und eine Klemme für Bezugspotential GND geschaltet ist. Der erste Schalter T2 ist in dem Ausführungsbeispiel ein p-leitender MOSFET und der zweite Schalter T3 ist ein n-leitender MOSFET, wobei die Gate-Anschlüsse G der beiden MOS-FET T2, T3 gemeinsam an einen Ausgang eines invertierenden Und-Gliedes NAND angeschlossen sind, dessen Eingängen das Schaltsignal INS und das Spannungssignal KS zugeführt sind. Die Verwendung komplementärer MOSFET T2, T3, die gemeinsam angesteuert sind, in Reihe zu der ersten und zweiten Stromquelle I1, I2 bewirkt, dass jeweils nur einer der beiden MOS-FET T2, T3 leitet, um den Kondensator C entweder mittels des Stromes der ersten Stromquelle I1 aufzuladen oder mittels des Stromes der zweiten Stromquelle I2 zu entladen.The Drive circuit ANS has a capacitor C, wherein a first current source I1 in series with a first switch T2 between a second supply potential V + and a first terminal K1 of the capacitor C is connected and wherein a second current source I2 in series with a second switch T3 between the first terminal K1 of the capacitor C and a terminal for reference potential GND connected is. The first switch T2 is a p-type in the embodiment MOSFET and the second switch T3 is an n-type MOSFET, wherein the gate terminals G of the both MOS-FET T2, T3 connected in common to an output of an inverting AND gate NAND are whose entrances the switching signal INS and the voltage signal KS are supplied. The use of complementary MOSFET T2, T3, which are driven together, in series with the first and second current source I1, I2 causes only one of each of both MOS-FET T2, T3 conducts to the capacitor C either by means of the current of charging the first current source I1 or by means of the current of the second Power source I2 to discharge.

Die Ansteuerschaltung ANS weist weiterhin eine Vergleicheranordnung ST auf, die an die erste Anschlussklemme K1 des Kondensators C angeschlossen ist, um einem Eingang der Vergleicheranordnung ST eine über dem Kondensator C anliegende Spannung Uc zuzuführen. Die dargestellte Vergleicheranordnung ST weist einen Einschaltpegel und einen Ausschaltpegel auf, die nicht übereinstimmen, wobei ein Ausgangssignal ES der dargestellten Vergleicheranordnung ST einen Low-Pegel annimmt, wenn die Kondensatorspannung Uc den Wert des Ausschaltpegels erreicht, und wobei das Ausgangssignal ES erst dann wieder einen High-Pegel annimmt, wenn die Kondensatorspannung Uc auf den Wert des unterhalb des Ausschaltpegels liegenden Einschaltpegels abgesunken ist. Eine derartige Vergleicheranordnung ST ist beispielsweise als invertierender Schmitt-Trigger realisierbar.The Drive circuit ANS also has a comparator arrangement ST connected to the first terminal K1 of the capacitor C. is to an input of the comparator ST one above the To supply capacitor C applied voltage Uc. The illustrated comparator arrangement ST has a turn-on level and a turn-off level that do not match, wherein an output signal ES of the illustrated comparator arrangement ST assumes a low level when the capacitor voltage Uc the Value of the switch-off level is reached, and where the output signal It only takes a high level again when the capacitor voltage Uc to the value of below the switch-off level lying Einschaltpegels has dropped. Such a comparator arrangement ST is for example can be realized as an inverting Schmitt trigger.

Das Ausgangssignal ES der Vergleicheranordnung ST und das Schaltsignal INS sind einem Und-Glied AND zugeführt, dessen Ausgang das Ansteuersignal AS für den Schalter T1 zur Verfügung steht. Das Ansteuersignal AS nimmt nur dann einen High-Pegel zur Ansteuerung des Schalters T1 an, wenn das Schaltsignal INS einen High-Pegel annimmt und wenn das Ausgangssignal ES einen High-Pegel annimmt.The Output signal ES of the comparator arrangement ST and the switching signal INS are supplied to an AND gate AND whose output is the drive signal AS for the switch T1 is available. The drive signal AS only takes a high level for driving the switch T1 on, when the switching signal INS assumes a high level and if the output signal ES assumes a high level.

Zur Veranschaulichung der Funktionsweise der Schaltungsanordnung gemäß 1 zeigt 3 den zeitlichen Verlauf einiger der in 1 eingezeichneten Signale der Schaltungsanordnung. 3 zeigt den Signalverlauf des Schaltsignals INS, 3b den Verlauf des Spannungssignals KS, 3c den Verlauf des Ausgangssignals NDS des invertierenden Und-Glieds NAND, 3d den Verlauf der Kondensatorspannung Uc und 3f den Verlauf des Ansteuersignals AS. Die Ansteuerung der Last Z im fehlerfreien Zustand, d.h. wenn kein Kurzschluss der Last Z vorliegt, ist dabei zu Beginn der zeitlichen Darstellung in 3 gezeigt. In diesem Fall ist der Kondensator C nicht aufgeladen, die Kondensatorspannung Uc liegt damit unterhalb der Ausschaltschwelle Soff der Vergleicheranordnung 5T, so dass sich das Ausgangssignal ES der Vergleicheranordnung ST auf einem High-Pegel befindet, wodurch das Ansteuersignal AS bedingt durch das Und-Glied AND dem Schaltsignal INS entspricht. Bei Einschalten des Schalters T1 durch das Ansteuersignal AS sinkt die Laststreckenspannung Ua unter den Wert der Referenzspannung Uref3 ab, wodurch das Spannungssignal KS beim Einschalten des Schalters T1 auf einen Low-Pegel absinkt. Im Normalbetrieb befindet sich damit entweder das Schaltsignal INS oder das Spannungssignal KS auf einem Low-Pegel, so dass sich das Ausgangssignal NDS des invertierenden Und-Glieds NAND stets auf einem High-Pegel befindet, wodurch der erste Schalter T2 stets sperrt und der zweite Schalter T3 stets leitet, so dass der Kondensator C nicht aufgeladen wird. Bei der Darstellung gemäß 3 sind Verzögerungen beim Absinken des Pegels des Spannungssignals KS nach dem Einschalten des Schalters T1 nicht berücksichtigt. Das heißt, nach dem Einschalten des Schalters T1 kann sich das Spannungssignal KS noch kurzzeitig auf einem High-Pegel befinden, so dass der erste Schalter T2 leitet und der Kondensator C während der kurzen Verzögerungszeit aufgeladen wird. Diese Verzögerungsdauer bis der zweite Schalter T3 leitet ist jedoch so kurz, dass der Kondensator C während dieser Zeit nicht bis zum Erreichen der Ausschaltschwelle der Vergleicheranordnung ST aufgeladen werden kann, so dass das Ausgangssignal ES der Vergleicheranordnung ST stets auf einem High-Pegel bleibt.To illustrate the operation of the circuit according to 1 shows 3 the timing of some of the in 1 drawn signals of the circuit arrangement. 3 shows the waveform of the switching signal INS, 3b the course of the voltage signal KS, 3c the course of the output signal NDS of the inverting AND gate NAND, 3d the course of the capacitor voltage Uc and 3f the course of the drive signal AS. The control of the load Z in the error-free state, ie if there is no short circuit of the load Z, is at the beginning of the time representation in 3 shown. In this case, the capacitor C is not charged, the capacitor voltage Uc is thus below the switch-off threshold Soff of the comparator arrangement 5T , so that the output signal ES of the comparator arrangement ST is at a high level, whereby the drive signal AS due to the AND gate AND corresponds to the switching signal INS. When switching on the switch T1 by the drive signal AS, the load path voltage Ua drops below the value of the reference voltage Uref3, whereby the voltage signal KS drops when switching the switch T1 to a low level. In normal operation, either the switching signal INS or the voltage signal KS is thus at a low level, so that the output signal NDS of the inverting AND gate NAND is always at a high level, whereby the first switch T2 always blocks and the second switch T3 always conducts, so that the capacitor C is not charged. In the presentation according to 3 delays in lowering the level of the voltage signal KS after switching on the switch T1 are not taken into account. That is, after turning on the switch T1, the voltage signal KS may still be at a high level for a short time, so that the first switch T2 conducts and the capacitor C is charged during the short delay time. However, this delay period until the second switch T3 conducts is so short that the capacitor C can not be charged until reaching the turn-off threshold of the comparator ST during this time, so that the output signal ES of the comparator ST always remains at a high level.

Zwischen einem Zeitpunkt t2, bei welchem das Schaltsignal INS auf einen Low-Pegel absinkt, und einem Zeitpunkt t3, bei welchem das Schaltsignal INS wieder auf einen High-Pegel zur Ansteuerung des Schalters T1 ansteigt, tritt ein Kurzschluss in der Last Z auf, so dass die Versorgungsspannung Vbb permanent über der Laststrecke des Schalters T1 anliegt, wodurch die Laststreckenspannung Ua dauerhaft größer als die Referenzspannung Uref3 ist und das Spannungssignal KS dauerhaft auf einem High-Pegel bleibt. Zum Zeitpunkt t3, zu dem sowohl das Schaltsignal INS als auch das Spannungssignal KS auf einem High-Pegel sind, sinkt das Ausgangssignal NDS des invertierenden UND-Glieds NAND auf einen Low-Pegel ab, wodurch der zweite Schalter T3 sperrt und der erste Schalter T2 leitet. Der Kondensator C wird dadurch ab dem Zeitpunkt t3 durch den Strom der ersten Stromquelle I1 über den ersten Schalter T2 aufgeladen. Die Kondensatorspannung Uc steigt dadurch kontinuierlich. Zum Zeitpunkt t4 sinkt das Schaltsignal INS wieder auf einen Low-Pegel ab, wodurch das Ausgangssignal des invertierenden Und-Glieds NAND wieder auf einen High-Pegel ansteigt, so dass der erste Schalter T2 sperrt und der zweite Schalter T3 leitet. Dadurch wird der Kondensator C mit dem Strom der zweiten Stromquelle I2 wieder entladen und die Kondensatorspannung C sinkt linear über der Zeit ab. Der Strom der zweiten Stromquelle I2 ist dabei geringer als der Strom der ersten Stromquelle I1, so dass der Kondensator C schneller geladen als entladen wird.Between a time t2 at which the switching signal INS to a low level decreases, and a time t3 at which the switching signal INS again rises to a high level for driving the switch T1, occurs a short circuit in the load Z, so that the supply voltage Vbb permanently over the load path of the switch T1 is applied, whereby the load path voltage For example, permanently larger than the reference voltage Uref3 is and the voltage signal KS is permanent remains at a high level. At time t3, to which both the Switching signal INS and the voltage signal KS at a high level are, the output NDS of the inverting AND gate decreases NAND to a low level, whereby the second switch T3 blocks and the first switch T2 conducts. The capacitor C is thereby from the time t3 by the current of the first current source I1 via the first switch T2 charged. The capacitor voltage Uc increases thereby continuously. At time t4, the switching signal decreases INS back to a low level, causing the output of the inverting and gate NAND rises again to a high level, so that the first switch T2 locks and the second switch T3 passes. Thereby, the capacitor C becomes the current of the second Power source I2 discharged again and the capacitor voltage C decreases linear over the time off. The current of the second current source I2 is lower as the current of the first current source I1, so that the capacitor C charged faster than unloaded.

Ab dem Zeitpunkt t5 sinkt das Ausgangssignal NDS des invertierenden UND-Glieds NAND mit der steigenden Flanke des Schaltsignals INS wieder ab, so dass der zweite Schalter T3 sperrt und der Kondensator C über den ersten Schalter T2 mit dem Strom der ersten Stromquelle I1 weiter aufgeladen wird.From At time t5, the output signal NDS of the inverting decreases AND gate NAND with the rising edge of the switching signal INS again, so that the second switch T3 blocks and the capacitor C over the first switch T2 with the current of the first current source I1 on is charged.

Zu einem Zeitpunkt t6, der noch vor der fallenden Flanke des Schaltsignals INS liegt, erreicht die Kondensatorspannung Uc den Wert des Ausschaltpegels Soff der Ansteuereinheit ST, wodurch das Ausgangssignal ES der Ansteuereinheit ST und damit das Ansteuersignal AS einen Low-Pegel annimmt. Der Schalter T1 wird mit dem Erreichen des Ausschaltpegels Soff der Ansteuereinheit ST abgeschaltet. Die Kondensatorspannung Uc steigt noch bis zu einem Zeitpunkt t7, bei welchem das Schaltsignal INS wieder auf einen Low-Pegel absinkt, an, wobei der Kondensator C anschließend wieder über den zweiten Schalter T3 und die zweite Stromquelle I2 bis zum Zeitpunkt t8, bei welchem der Pegel des Schaltsignals INS erneut ansteigt, entladen wird. Ab dem Zeitpunkt t8 wird der Kondensator C erneut über den ersten Schalter T2 durch den Strom der ersten Stromquelle I1 aufgeladen, wodurch die Kondensatorspannung Uc erneut ansteigt. Der Anstieg der Kondensatorspannung Uc ist begrenzt durch den Wert des zweiten Versorgungspotentials V+, wobei die Kondensatorspannung Uc, wie aus 3d ersichtlich ist, ab dem Erreichen des Wertes des zweiten Versorgungspotentials V+ nicht mehr weiter ansteigt und bis zur fallenden Flanke des Schaltsignals INS zum Zeitpunkt t9 auf diesem Wert bleibt. Ab dem Zeitpunkt t9 wird der Kondensator C wieder über die zweite Stromquelle I2 und den zweiten Schalter T3 entladen, wodurch die Kondensatorspannung Uc wieder absinkt. Bei den Signalverläufen gemäß 3 ist nun angenommen, dass der Kurzschluss in der Last Z nach dem Zeitpunkt t9 beendet ist, dass das Kurzschlusssignal zu einem Zeitpunkt t10 auf einen Low-Pegel absinkt so dass das Ausgangssignal des invertierenden UND-Gliedes NAND unabhängig vom Schaltsignal INS auf einem High-Pegel bleibt. Der zweite Schalter T3 bleibt dadurch geschlossen, wodurch der Kondensator C mit dem Strom der zweiten Stromquelle I2 entladen wird. Zu einem Zeitpunkt t11 erreicht die Kondensatorspannung Uc den Wert der Einschaltschwelle Son des Schmitt-Triggers ST, wodurch zu diesem Zeitpunkt das Ausgangssignal ES auf einen High-Pegel ansteigt, so dass im folgenden das Ansteuersignal AS wieder dem Schaltsignal INS entspricht, bis erneut ein Kurzschluss auftritt.At a time t6, which is still before the falling edge of the switching signal INS, the capacitor voltage Uc reaches the value of the switch-off level Soff of the drive unit ST, whereby the output signal ES of the drive unit ST and thus the drive signal AS assumes a low level. The switch T1 is turned off upon reaching the turn-off level Soff of the drive unit ST. The capacitor voltage Uc increases until a time t7, in which the switching signal INS falls back to a low level, to, the capacitor C then again via the second switch T3 and the second current source I2 until the time t8, in which the Level of the switching signal INS rises again, is discharged. From the time t8, the capacitor C is charged again via the first switch T2 by the current of the first current source I1, whereby the capacitor voltage Uc increases again. The increase in the capacitor voltage Uc is limited by the value of the second supply potential V +, wherein the capacitor voltage Uc, as shown in FIG 3d can be seen, from the value of the second supply potential V + no longer increases and remains until the falling edge of the switching signal INS at time t9 at this value. From the time t9, the capacitor C is discharged again via the second current source I2 and the second switch T3, whereby the capacitor voltage Uc drops again. In the waveforms according to 3 It is now assumed that the short circuit in the load Z is terminated after the time t9, that the short-circuit signal at a time t10 to a low level decreases so that the output signal of the inverting AND gate NAND regardless of the switching signal INS at a high level remains. The second switch T3 thereby remains closed, whereby the capacitor C is discharged with the current of the second current source I2. At a time t11, the capacitor voltage Uc reaches the value of the switch-on threshold Son of the Schmitt trigger ST, whereby at this time the output signal ES rises to a high level, so that in the following the drive signal AS again corresponds to the switching signal INS, until again a short circuit occurs.

Bei der erfindungsgemäßen Schaltungsanordnung ist sichergestellt, dass im Falle eines Kurzschlusses der Schalter T1 nicht mehr angesteuert werden kann. Der Kapazitätswert des Kondensators C, der von der ersten Stromquelle I1 gelieferte Strom, der von der zweiten Stromquelle I2 gelieferte Strom, der Einschaltpegel und der Ausschaltpegel des Schmitt-Triggers ST sind dabei so aufeinander abgestimmt, dass während des Kurzschlusses, wenn der Kondensator C bei einem High-Pegel des Schaltsignals INS geladen und bei einem Low-Pegel des Schaltsignals INS entladen wird, die Kondensatorspannung Uc oberhalb des Einschaltpegels Son des Schmitt-Triggers ST erreicht, so dass der Schalter T1 über das Ausgangssignal ES des Schmitt-Triggers ST während des Kurzschlusses gesperrt bleibt.at the circuit arrangement according to the invention it is ensured that in case of a short circuit the switch T1 can no longer be controlled. The capacity value of the Capacitor C, the current supplied by the first current source I1, the current supplied by the second current source I2, the turn-on level and the turn-off level of the Schmitt trigger ST are so one upon another tuned that while of the short circuit when the capacitor C at a high level of Switching signal INS loaded and unloaded at a low level of the switching signal INS is, the capacitor voltage Uc above the turn-on Son the Schmitt trigger ST reaches, so that the switch T1 via the output signal of the ES Schmitt-Triggers ST during the short circuit remains blocked.

2 zeigt eine weitere Ausführungsform der erfindungsgemäßen Schaltungsanordnung, bei der ein dritter Schalter T4, der als p-leitender MOSFET ausgebildet ist, parallel zu der ersten Stromquelle I1 geschaltet und durch das Ausgangssignal ES der Vergleichereinheit ST angesteuert ist. Der dritte Schalter T4 wird leitend, wenn die Kondensatorspannung Uc den Ausschaltpegel Soff der Vergleichereinheit ST erreicht und das Ausgangssignal ES der Vergleichereinheit ST einen Low-Pegel annimmt. Der dritte Schalter T4 schließt dann die erste Stromquelle I1 kurz und lädt bei leitendem ersten Schalter T2 den Kondensator C sehr schnell auf das Versorgungspotential V+ auf, wie anhand des Signalverlaufes der Kondensatorspan nung Uc für diese Schaltung in 3e zum Zeitpunkt t6 ersichtlich ist. Bis zu diesem Zeitpunkt t6 entspricht der Signalverlauf der Kondensatorspannung Uc und der Verlauf der übrigen Signale denen für die zuvor erläuterte Schaltungsanordnung gemäß 1. Zum Zeitpunkt t6 übersteigt die Kondensatorspannung Uc den Wert der Ausschaltschwelle Soff des Schmitt-Triggers, wodurch das Ausgangssignal ES und dadurch das Ansteuersignal AS auf einen Low-Pegel absinkt, so dass der Signalverlauf gemäß 3f für das Ansteuersignal AS auch für die Schaltungsanordnung gemäß 2 gilt. Ab dem Zeitpunkt t6 wird der Kondensator C über den dritten Schalter T4 sehr schnell auf den Wert des zweiten Versorgungspotentials V+ aufgeladen und verbleibt auf dem Wert des zweiten Versorgungspotentials V+ bis zum Zeitpunkt t7, zu dem der erste Schalter T2 sperrt und der Kondensator C über den zweiten Schalter T3 und durch den Strom der zweiten Stromquelle I2 bis zum Zeitpunkt t8 entladen wird. Zum Zeitpunkt t8 sperrt der zweite Schalter T3 und der erste Schalter T2 leitet, wodurch der Kondensator C über den leitenden dritten Schalter T4 wieder sehr rasch auf den Wert des Versorgungspotentials V+ aufgeladen wird, bis der Kondensator C ab dem Zeitpunkt t9 wieder entladen wird. Endet der Kurzschluss nach dem Zeitpunkt t9, sinkt die Kondensatorspannung Uc bis zum Zeitpunkt t10 ab, zu dem die Kondensatorspannung Uc den Wert des Einschaltpegels Son des Schmitt-Triggers erreicht und der Schalter T1 über das Ausgangssignal ES des Schmitt-Triggers wieder freigegeben wird. 2 shows a further embodiment of the circuit arrangement according to the invention, in which a third switch T4, which is formed as a p-type MOSFET, connected in parallel to the first current source I1 and by the output signal ES the comparator unit ST is activated. The third switch T4 becomes conductive when the capacitor voltage Uc reaches the switch-off level Soff of the comparator unit ST and the output signal ES of the comparator unit ST assumes a low level. The third switch T4 then short-circuits the first current source I1 and charges the capacitor C very quickly to the supply potential V + when the first switch T2 is conductive, as is shown by the signal curve of the capacitor voltage Uc for this circuit 3e can be seen at the time t6. Up to this point in time t6, the signal curve of the capacitor voltage Uc and the course of the other signals correspond to those for the circuit arrangement explained above 1 , At the time t6, the capacitor voltage Uc exceeds the value of the switch-off threshold Soff of the Schmitt trigger, as a result of which the output signal ES and thereby the drive signal AS sinks to a low level, so that the signal curve according to FIG 3f for the drive signal AS and for the circuit arrangement according to 2 applies. From the time t6, the capacitor C is charged via the third switch T4 very quickly to the value of the second supply potential V + and remains at the value of the second supply potential V + until the time t7, to which the first switch T2 blocks and the capacitor C via the second switch T3 and is discharged by the current of the second current source I2 until time t8. At time t8, the second switch T3 blocks and the first switch T2 conducts, whereby the capacitor C is recharged very quickly to the value of the supply potential V + via the conducting third switch T4 until the capacitor C is discharged again from the time t9. If the short circuit ends after the time t9, the capacitor voltage Uc decreases until the time t10 at which the capacitor voltage Uc reaches the value of the switch-on level Son of the Schmitt trigger and the switch T1 is enabled again via the output signal ES of the Schmitt trigger.

Bei der in 2 dargestellten Schaltungsanordnung ist des weiteren eine Treiberschaltung DRI zwischen das Und-Glied AND und den Gate-Anschluss G des Schalters T1 geschaltet, wobei die Treiberschaltung nach Maßgabe des Ansteuersignals AS ausreichend hohe Schaltungspegel für den Leistungs-MOSFET T1 be reitstellt. So ist denkbar, dass die Ansteuerschaltung ANS als Logikschaltung mit einer Versorgungsspannung V+ von lediglich 3V oder 5V ausgeführt ist, während der Leistungs-MOSFET Ansteuerpegel von 10V und mehr erfordert. Die Treiberschaltung DRI stellt derartige Ansteuerpegel bereit.At the in 2 Furthermore, a driver circuit DRI is shown connected between the AND gate AND and the gate terminal G of the switch T1, wherein the driver circuit in accordance with the drive signal AS sufficiently high circuit level for the power MOSFET T1 BE REITES be. Thus, it is conceivable that the drive circuit ANS is designed as a logic circuit with a supply voltage V + of only 3V or 5V, while the power MOSFET requires drive level of 10V and more. The driver circuit DRI provides such drive levels.

4 zeigt eine weitere Ausführungsform einer erfindungsgemäßen Schaltungsanordnung, bei welcher ein fünfter Schalter T5 vorgesehen ist, der als n-Kanal-MOSFET ausgebildet ist und der abhängig von einem Ausgangssignal einer zweiten Vergleicheranordnung KO2 angesteuert ist, deren eine Eingangsklemme an die erste Klemme K1 des Kondensators C angeschlossen ist. Die zweite Vergleicheranordnung KO2 ist als Komparator ausgeführt, wobei dem negativen Eingang des Komparators die Kondensatorspannung Uc zugeführt ist und wobei dem positiven Eingang des Komparators eine zweite Referenzspannung Uref2 zugeführt ist. Die Schaltungsanordnung gemäß 4 weist weiterhin einen fünften Schalter T6 auf, der parallel zu der ersten Stromquelle I1 geschaltet und in dem Ausführungsbeispiel als p-leitender MOSFET ausgebildet ist. Der fünfte Schalter T6 wird durch das invertierte Ausgangssignal der zweiten Vergleichereinheit KO2 angesteuert, wozu ein Inverter IN1 zwischen den Ausgang der zweiten Vergleichereinheit KO2 und den Gate-Anschluss des MOSFET T6 geschaltet ist. 4 shows a further embodiment of a circuit arrangement according to the invention, in which a fifth switch T5 is provided, which is designed as an n-channel MOSFET and which is driven in response to an output signal of a second comparator KO2 whose one input terminal to the first terminal K1 of the capacitor C. connected. The second comparator KO2 is designed as a comparator, wherein the negative input of the comparator, the capacitor voltage Uc is supplied and wherein the positive input of the comparator, a second reference voltage Uref2 is supplied. The circuit arrangement according to 4 also has a fifth switch T6, which is connected in parallel to the first current source I1 and in the exemplary embodiment is designed as a p-type MOSFET. The fifth switch T6 is driven by the inverted output signal of the second comparator unit KO2, for which purpose an inverter IN1 is connected between the output of the second comparator unit KO2 and the gate terminal of the MOSFET T6.

Die Funktionsweise der Schaltungsanordnung gemäß 4 wird nachfolgend anhand der zeitlichen Verläufe ausgewählter Signale in 5 erläutert. Für die Darstellung in 5 ist angenommen, dass ein Kurzschluss der Last Z vorliegt, so dass das Spannungssignal KS unabhängig von dem Schaltsignal INS auf einem High-Pegel verbleibt. Der Kondensator C ist zunächst entladen, die Kondensatorspannung Uc damit Null. Bis zu einem Zeitpunkt t20, ab welchem das Schaltsignal INS einen High-Pegel annimmt, leitet der zweite Schalter T3. Auch der vierte Schalter T5 leitet, da die Kondensatorspannung Uc kleiner als die zweite Referenzspannung Uref2 ist, so dass am Ausgang des Komparators KO2 ein High-Pegel anliegt, der den vierten Schalter T5 ansteuert.The operation of the circuit according to 4 is described below with reference to the temporal course of selected signals in 5 explained. For the representation in 5 it is assumed that there is a short circuit of the load Z, so that the voltage signal KS remains at a high level independently of the switching signal INS. The capacitor C is initially discharged, the capacitor voltage Uc thus zero. Until a time t20, from which the switching signal INS assumes a high level, the second switch T3 conducts. Also, the fourth switch T5 conducts, since the capacitor voltage Uc is smaller than the second reference voltage Uref2, so that at the output of the comparator KO2 a high level is applied, which controls the fourth switch T5.

Zum Zeitpunkt t20 sinkt das Ausgangssignal NDS des invertierenden UND-Gliedes NAND auf einen Low-Pegel ab, wodurch der erste Transistor T2 leitet. Da die Kondensatorspannung Uc unterhalb der zweiten Referenzspannung Uref2 liegt, befindet sich das Ausgangssignal des Komparators KO2 auf einem High-Pegel und das Ansteuersignal des fünften Schalters T6 befindet sich auf einen Low-Pegel, so dass der fünfte Transistor T6 leitet und der Kondensator C über den fünften Transistor T6 und den leitenden ersten Transistor T2 sehr rasch aufgeladen wird, bis die Kondensatorspannung Uc den Wert der zweiten Referenzspannung Uref2 erreicht und der vierte Transistor T5 und der fünfte Transistor T6 gesperrt werden. Anschließend steigt die Kondensatorspannung Uc durch den Strom der ersten Stromquelle I1 bis zum Zeitpunkt t21 an, an dem das Schaltsignal INS einen Low-Pegel annimmt, wodurch das Steuersignal NDS des ersten und zweiten Transistors T2, T3 einen High-Pegel annimmt und der zweite Transistor T3 leitet. Dadurch wird der Kondensator C über den zweiten Transistor T3 durch den Strom des zweiten Stromquelle I2 bis zum Zeitpunkt t22 entladen, an dem der erste Transistor T2 bedingt durch das Schaltsignal INS eingeschaltet und der zweite Transistor T3 wieder gesperrt wird. Die Kondensatorspannung Uc erreicht im Zeitpunkt t23 den Ausschaltpegel des Schmitt-Triggers ST, wodurch das Ausgangssignal ES des Schmitt-Triggers ST auf einen Low-Pegel absinkt und durch das UND-Glied AND auch das Ansteuersignal AS auf einen Low-Pegel absinkt. Der dritte Transistor T4 leitet ab dem Zeitpunkt t23 und lädt den Kondensa tor C über den leitenden ersten Transistor T2 sehr schnell auf den Wert des Versorgungspotentials V+ auf. Die Kondensatorspannung Uc behält diesen Wert bis zum Zeitpunkt t24, an welchem das Schaltsignal INS wieder einen Low-Pegel annimmt und der zweite Transistor T3 dadurch wieder eingeschaltet wird.At time t20, the output signal NDS of the inverting AND gate NAND drops to a low level, whereby the first transistor T2 conducts. Since the capacitor voltage Uc is below the second reference voltage Uref2, the output signal of the comparator KO2 is at a high level and the drive signal of the fifth switch T6 is at a low level, so that the fifth transistor T6 conducts and the capacitor C via the fifth transistor T6 and the first conductive transistor T2 is charged very rapidly until the capacitor voltage Uc reaches the value of the second reference voltage Uref2 and the fourth transistor T5 and the fifth transistor T6 are turned off. Subsequently, the capacitor voltage Uc by the current of the first current source I1 until the time t21 at which the switching signal INS assumes a low level, whereby the control signal NDS of the first and second transistors T2, T3 assumes a high level and the second transistor T3 heads. Thereby, the capacitor C is discharged via the second transistor T3 by the current of the second current source I2 until the time t22, at which the first transistor T2 due to the Switching signal INS turned on and the second transistor T3 is disabled again. The capacitor voltage Uc reaches the switch-off level of the Schmitt trigger ST at time t23, as a result of which the output signal ES of the Schmitt trigger ST drops to a low level and the drive signal AS also drops to a low level due to the AND gate AND. The third transistor T4 conducts from the time t23 and charges the capaci tor C via the conducting first transistor T2 very quickly to the value of the supply potential V +. The capacitor voltage Uc retains this value until the time t24, at which the switching signal INS again assumes a low level and the second transistor T3 is thereby turned on again.

Für die Signalverläufe in 5 ist angenommen, dass der Kurzschluss nach dem Zeitpunkt t24 endet, wodurch die Kondensatorspannung Uc ab diesem Zeitpunkt kontinuierlich absinkt, da der Kondensator C über den leitenden zweiten Transistor T3 durch den Strom der zweiten Stromquelle I2 entladen wird. Erreicht die Kondensatorspannung Uc dabei den Wert der zweiten Referenzspannung Uref2, so wird der vierte Transistor T5 leitend und entlädt den Kondensator C ab dem Zeitpunkt t25 sehr rasch nach Bezugspotential. Die Einschaltschwelle des Schmitt-Triggers ST ist in 5 nicht dargestellt, sie liegt vorzugsweise unterhalb der zweiten Referenzspannung Uref2, so dass das Ausgangssignal ES des Schmitt-Triggers ST erst nach dem Zeitpunkt t25 wieder einen High-Pegel annimmt, um eine erneute Ansteuerung des Schalters T1 durch das Schaltsignal INS zu ermöglichen.For the signal curves in 5 It is assumed that the short circuit ends after time t24, as a result of which the capacitor voltage Uc continuously drops from this instant on, since the capacitor C is discharged via the conducting second transistor T3 by the current of the second current source I2. When the capacitor voltage Uc reaches the value of the second reference voltage Uref2, the fourth transistor T5 becomes conductive and discharges the capacitor C very quickly from reference point t25 to the reference potential. The switch-on threshold of the Schmitt trigger ST is in 5 not shown, it is preferably below the second reference voltage Uref2, so that the output signal ES of the Schmitt trigger ST again after the time t25 assumes a high level to allow re-actuation of the switch T1 by the switching signal INS.

ANDAND: UND-GliedAND gate
ANSANS: Ansteuerschaltungdrive circuit
ASAS: Ansteuersignalcontrol signal
CC: Kondensatorcapacitor
DD: Drain-AnschlussDrain
EK1EK1: erste Eingangsklemme der Ansteuerschaltungfirst Input terminal of the drive circuit
EK2EK2: zweite Eingangsklemme der Ansteuerschaltungsecond Input terminal of the drive circuit
ESIT: Ausgangssignal der ersten Vergleichereinheitoutput the first comparator unit
GG: Gate-AnschlussGate terminal
GNDGND: Bezugspotentialreference potential
I1I1: erste Stromquellefirst power source
I2I2: zweite Stromquellesecond power source
IDID: Laststromload current
INSINS: Schaltsignalswitching signal
IN1IN1: Invertiererinverter
KO2KO2: Komparatorcomparator
KSKS: Spannungssignalvoltage signal
K1K1: erste Klemme des Kondensatorsfirst Terminal of the capacitor
K3K3: Komparatorcomparator
NANDNAND: invertierendes UND-Gliedinverting AND gate
NDSNDS: Ausgangssignal des invertierenden UND-Gliedsoutput of the inverting AND gate
RZRZ: RückkopplungszweigFeedback path
SS: Source-AnschlussSource terminal
SonSon: Einschaltpegel der ersten Vergleichereinheitswitch-on the first comparator unit
SoffSoff: Ausschaltpegel der ersten Vergleichereinheitswitch-off the first comparator unit
STST: erste Vergleichereinheitfirst comparator unit
T1T1: Schalterswitch
T2T2: erster Schalterfirst switch
T3T3: zweiter Schaltersecond switch
T4T4: dritter Schalterthird switch
T5T5: vierter Schalterfourth switch
T6T6: fünfter Schalterfifth switch
UaUa: LaststreckenspannungLoad path voltage
UcUc: Kondensatorspannungcapacitor voltage
Uref2Uref2: zweite Referenzspannungsecond reference voltage
Uref3Uref3: Referenzspannungreference voltage
VbbVbb: erstes Versorgungspotentialfirst supply potential
V+V +: zweites Versorgungspotentialsecond supply potential
ZZ: Lastload

Claims

Circuit arrangement for controlling a switch (T1), which has the following features: A drive circuit (ANS) for providing a drive signal (AS) for the switch (T1) having a first input terminal (EK1) for applying a switching signal (INS) and a second input terminal (EK2); - one connected to the second input terminal (EK2) of the drive circuit Feedback path (RZ) for providing one of a voltage (Ua) across the Load path (D-S) of the switch (T1) dependent voltage signal (KS); - The drive circuit (ANS) has a capacitor (C) which, in accordance with the Switching signal (INS) and the voltage signal (KS) charged and discharged is, wherein the drive signal (AS) from one over the capacitor (C) accumulating Voltage (Uc) dependent is; - one Series connection with a first current source (I1) and a first Switch (T2) connected between a terminal for a supply potential (V +) and a first terminal (K1) of the capacitor (C) connected is, wherein the first switch in accordance with the switching signal (INS) and the voltage signal (KS) is driven.

Circuit arrangement according to claim 1, which is a second Power source (I2), the terminal between the first terminal (K1) of the capacitor (C) and a terminal for a reference potential (GND) interconnected is.

Circuit arrangement according to Claim 2, in which a second switch (T3) is connected in series with the second current source (I2), as specified the switching signal (INS) and the voltage signal (KS) is driven.

Circuit arrangement according to Claim 3, in which the first one and second switches (T2, T3) depending on the switching signal (INS) and the voltage signal (KS) complementary driven are.

Circuit arrangement according to one of the preceding Claims, which has an inverting AND gate (NAND), one output of the inverting AND gate to control terminals of the first and second Switch (T2, T3) is connected and at inputs of the inverting AND gate (NAND), the switching signal (INS) and the voltage signal (KS) are present.

Circuit arrangement according to one of the preceding Claims, in which a first comparator unit (ST) to the first terminal (K1) of the capacitor (C) is connected, wherein the drive signal (AS) from an output signal of the first comparator unit (ST) dependent is.

Circuit arrangement according to Claim 6, in which the Output signal of the first comparator unit (ST) and the switching signal (INS) an AND gate (AND) for the formation of the drive signal (AS) supplied are.

Circuit arrangement according to Claim 6 or 7, in which the first comparator unit (ST) is an inverting Schmitt trigger.

Circuit arrangement according to one of the preceding Claims, which has a third switch (T4) parallel to the first Current source (I1) connected and by the output signal of the first comparator unit (ST) is activated.

Circuit arrangement according to one of the preceding Claims, which has a fourth switch (T5) which is parallel to the second Current source (I2) is connected and in accordance with an output signal a second comparator unit (KO2) is addressed to the first terminal (K1) of the capacitor (C) is connected.

Circuit arrangement according to Claim 10, in which the second comparator unit (KO2) is a comparator.

Circuit arrangement according to claim 10 or 11, at a fifth Switch (T6) connected in parallel with the first current source (I1) is, according to specification the inverted output signal of the second comparator unit (KO2) is controlled.

Circuit arrangement according to one of the preceding Claims, in which the first current source (I1) has a larger current than the second one Power source (I2) supplies.

Circuit arrangement according to one of the preceding Claims, at the first, third and fifth Switches (T2, T4, T6) are p-type transistors and in which the second and fourth switches (T3, T5) are n-type transistors.