DE10009656A1 - Production of a semiconductor wafer sucking a test wafer with known topology with its reverse side against the film of the support and measuring a front side of the test wafer topologically - Google Patents

Production of a semiconductor wafer sucking a test wafer with known topology with its reverse side against the film of the support and measuring a front side of the test wafer topologically

Info

Publication number
DE10009656A1
DE10009656A1 DE2000109656 DE10009656A DE10009656A1 DE 10009656 A1 DE10009656 A1 DE 10009656A1 DE 2000109656 DE2000109656 DE 2000109656 DE 10009656 A DE10009656 A DE 10009656A DE 10009656 A1 DE10009656 A1 DE 10009656A1
Authority
DE
Germany
Prior art keywords
semiconductor wafer
polishing
semiconductor
wafer
elastic film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE2000109656
Other languages
German (de)
Other versions
DE10009656B4 (en
Inventor
Guido Wenski
Bruno Lichtenegger
Thomas Buschhardt
Heinrich Hennhoefer
Hans-Adolf Gerber
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siltronic AG
Original Assignee
Wacker Siltronic AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wacker Siltronic AG filed Critical Wacker Siltronic AG
Priority to DE2000109656 priority Critical patent/DE10009656B4/en
Publication of DE10009656A1 publication Critical patent/DE10009656A1/en
Application granted granted Critical
Publication of DE10009656B4 publication Critical patent/DE10009656B4/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00—Lapping machines or devices; Accessories
    • B24B37/27—Work carriers
    • B24B37/30—Work carriers for single side lapping of plane surfaces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67288—Monitoring of warpage, curvature, damage, defects or the like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6838—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping with gripping and holding devices using a vacuum; Bernoulli devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30625—With simultaneous mechanical treatment, e.g. mechanico-chemical polishing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)

Abstract

Production of a semiconductor wafer comprises fixing the wafer to a support and mechanically processing one side of the wafer. The support comprises a rigid plate (3) and an elastic film (1) connected to the plate so the wafer can be subjected to a vacuum to investigate the planarity of the film. A test wafer with known topology is sucked with its reverse side against the film of the support and measuring a front side of the test wafer topologically. The result is used as the criteria for judging the suitability of the support.

Description

Die Erfindung betrifft ein Verfahren zur Herstellung einer Halbleiterscheibe, bei dem die Halbleiterscheibe auf einer als geeignet beurteilten Trägervorrichtung fixiert und eine Seite der Halbleiterscheibe einer mechanischen Bearbeitung, ins­ besondere durch Polieren oder Schleifen einer Seite der Halb­ leiterscheibe, unterzogen wird. Die Trägervorrichtung umfasst eine starre Trägerplatte und einen mit der Trägerplatte fest verbundenen elastischen Film und Mittel zum Ansaugen der Halb­ leiterscheibe mit Vakuum an den elastischen Film. Vor der Bear­ beitung der Halbleiterscheibe wird die Ebenheit des elastischen Films untersucht. An Hand des Ergebnisses der Untersuchung wird entschieden, ob die Trägervorrichtung geeignet ist.The invention relates to a method for producing a Semiconductor wafer, in which the semiconductor wafer on as suitably assessed carrier device fixed and one side the semiconductor wafer of a mechanical processing, ins especially by polishing or grinding one side of the half conductor disc, is subjected. The carrier device comprises a rigid support plate and one fixed to the support plate connected elastic film and means for sucking the half conductor disc with vacuum on the elastic film. Before the bear Processing the semiconductor wafer is the flatness of the elastic Films examined. Based on the result of the investigation decided whether the carrier device is suitable.

Die Planarisierung einer Halbleiterscheibe als Ausgangsmaterial für die Herstellung von integrierten Halbleiter-Bauelementen mittels eines chemomechanischen Polierverfahrens (CMP) stellt einen wichtigen Bearbeitungsschritt im Prozessablauf zur Her­ stellung einer ebenen, defektfreien und glatten Oberfläche dar. Der Fachmann unterscheidet dabei zwischen Abtragspolierverfah­ ren und Oberflächen- beziehungsweise Schleierfrei-Polierverfah­ ren. Das Ziel der Abtragspolitur, die je nach Anforderungen an die Halbleiterscheibe als Einseiten- oder Doppelseitenpolitur ausgeführt werden kann, ist die Bereitstellung einer hohen Ebenheit und Planparallelität der beiden Scheibenseiten unter Abtrag von Oberflächenschichten mit durch die Vorprozesse ge­ störtem Kristallgefüge. Hierbei sind Materialabträge zwischen 5 µm und 50 µm pro Scheibenseite üblich. Ziel der Oberflächenpo­ litur, die meist als Einseitenpolitur nur auf der Vorderseite der Halbleiterscheibe ausgeführt wird und mit Materialabträgen zwischen 0,1 µm und 5 µm verbunden ist, ist die Reduktion der Anzahl von Lichtstreuzentren und die Reduktion der Oberflächen­ rauigkeit unter Erhalt der in den Vorprozessen eingestellten, für die erfolgreiche Anwendung beispielsweise lithographischer Verfahren in der Halbleiter-Bauelementeherstellung zwingend er­ forderlichen hohen Ebenheitswerte. The planarization of a semiconductor wafer as a starting material for the production of integrated semiconductor components using a chemomechanical polishing process (CMP) an important processing step in the process flow represents a flat, defect-free and smooth surface. The person skilled in the art distinguishes between the abrasion polishing process and surface or haze-free polishing processes ren. The aim of the removal polish, depending on the requirements the semiconductor wafer as a one-sided or double-sided polish can be accomplished is providing a high level Flatness and plane parallelism of the two disc sides below Removal of surface layers with ge through the preliminary processes disturbed crystal structure. Here, material is removed between 5 µm and 50 µm per side of the disc. Goal of surface po litur, mostly as a one-sided polish only on the front the semiconductor wafer is executed and with material removal is connected between 0.1 µm and 5 µm, is the reduction of Number of light scattering centers and the reduction of the surfaces roughness while maintaining the pre-process set for successful use, for example, lithographic Procedures in semiconductor device manufacturing are mandatory required high flatness values.  

CMP-Polierverfahren kommen neben ihrer Bedeutung für die Her­ stellung des Ausgangsmaterials Halbleiterscheibe auch für die Herstellung von Halbleiter-Bauelementen eine hohe Bedeutung zu. Bei Fabrikationsprozessen für integrierte Schaltungen werden in Wechselwirkung mit verschiedenen Maskierungs- und Ätztechniken Schichten von beispielsweise leitenden und dielektrischen Ma­ terialien auf der Halbleiterscheibe aufgebaut, auf welchen dann weitere derartige Schichten aufgebracht werden. Zum teilweisen Abtrag dieser Schichten und zur Wiedereinebnung der jetzt strukturierten Halbleiterscheiben ist es an mehreren Stellen in der Bauelementefertigung erforderlich, CMP-Polierverfahren anzuwenden. Während man bei der Fertigung der Ausgangsscheiben in der Regel von chemomechanischem Polieren spricht, kennt der Fachmann die CMP-Politur von Bauelemente-beaufschlagten Halbleiterscheiben auch unter dem Begriff chemomechanische Planarisierung.CMP polishing processes come alongside their importance for the manufacturer position of the starting material semiconductor wafer also for the Manufacture of semiconductor devices is of great importance. In manufacturing processes for integrated circuits, in Interaction with different masking and etching techniques Layers of, for example, conductive and dielectric materials materials built up on the semiconductor wafer, on which then further layers of this type are applied. For partial Removal of these layers and to level the now structured semiconductor wafers it is in several places component manufacturing required, CMP polishing process to apply. While you are manufacturing the output disks usually speaks of chemomechanical polishing, he knows Specialist who applied CMP polishing to components Semiconductor wafers also under the term chemomechanical Planarization.

Anlagen und Verfahren zur CMP-Politur von Halbleiterscheiben sind heute in einer Vielzahl von Ausführungsvariationen bekannt und am Markt käuflich erwerblich. In diesem Zusammenhang sei beispielhaft auf die Anmeldungen DE 197 19 503 A1, US 5,876,269, US 5,899,800, US 5,908,347 und US 5,934,981 verwiesen.Systems and processes for CMP polishing of semiconductor wafers are known today in a large number of design variations and commercially available. In this context by way of example to the applications DE 197 19 503 A1, US 5,876,269, US 5,899,800, US 5,908,347 and US 5,934,981.

Zum Halten der Halbleiterscheiben während der CMP-Politur sind Prozesse unter Einsatz eines Wachses bekannt, mit dem eine oder mehrere Halbleiterscheiben zur Politur auf eine Trägerplatte geklebt werden, und wachsfreie Prozesse, bei denen meist eine einzelne Halbleiterscheibe durch Anlegen von Vakuum oder durch Wasser-unterstützte Adhäsion von einer in der Regel mit einem elastischen, porösen Film bedeckten Trägerplatte gehalten wird. Auf Grund deutlicher Vorteile etwa im Hinblick auf die notwen­ dige hohe Ebenheit der Halbleiterscheiben beziehungsweise die hohe Gleichförmigkeit des Materialabtrages bei der Politur von Halbleiterscheiben mit Bauelementestrukturen kommt für die Fer­ tigung von Halbleiter-Bauelementen beispielsweise der Technolo­ giegenerationen 0,18 µm oder 0,13 µm nur noch die wachsfreie Scheibenhalterung in Betracht. Derartig aufgebaute Trägersyste­ me für die CMP-Politur von Halbleiterscheiben auf der Basis ei­ ner harten Trägerplatte sind beispielsweise in den Anmeldungen DE 197 55 975 A1, EP 847 835 A1, EP 857 541 A2, EP 916 450 A1, US 4,897,966, US 5,205,082, US 5,605,488, US 5,876,273, US 5,893,755 und US 5,948,204 in verschiedenen Ausführungsfor­ men beschrieben. Die elastischen, zum Kontakt mit der Schei­ benrückseite eingesetzten Filme sind dabei in der Regel aus Polymerschaum, meist aus Polyurethan, gefertigt. Zur Verbes­ serung der Haftung der zu polierenden Scheibe ist eine Textu­ rierung mit Kanälen möglich und beispielsweise in der US 5,788,560 beschrieben.To hold the wafers during CMP polishing Processes known using a wax with which one or several semiconductor wafers for polishing on a carrier plate be glued, and wax-free processes, in which mostly one single semiconductor wafer by applying vacuum or by Water-assisted adhesion from one usually to one elastic, porous film covered carrier plate is held. Because of clear advantages, for example with regard to the necessary ige high flatness of the semiconductor wafers or the high uniformity of material removal when polishing Semiconductor wafers with component structures come for the Fer manufacturing of semiconductor components, for example, technology generation 0.18 µm or 0.13 µm only the wax-free Disc holder into consideration. Carrier system constructed in this way me for CMP polishing of semiconductor wafers based on egg  ner hard carrier plate are for example in the applications DE 197 55 975 A1, EP 847 835 A1, EP 857 541 A2, EP 916 450 A1, US 4,897,966, US 5,205,082, US 5,605,488, US 5,876,273, US 5,893,755 and US 5,948,204 in various embodiments men described. The elastic, for contact with the shit films used on the back are usually off Polymer foam, mostly made of polyurethane. For verb To improve the adhesion of the wheel to be polished is a text possible with channels and for example in the US 5,788,560.

Ein Nachteil der Trägersysteme auf der Basis einer starren, mit einem elastischen Film beklebten Trägerplatte ist die schwan­ kende Qualität der Klebung zwischen Film und Trägerplatte, die von einer Fülle von Einflussfaktoren wie Homogenität der Druck­ aufbringung, Abwesenheit von mechanischen Defekten und Verun­ reinigungen, Temperatur, Qualität, Dicke und Homogenität des Klebefilms und vielem mehr abhängt. Unter Topologie soll an dieser Stelle und im Folgenden die Oberflächenform eines fla­ chen geometrischen Gebildes, sozusagen ihr Relief, verstanden werden. Die Topologie der Vorderseite einer Scheibe beispiels­ weise ist das Relief dieser Vorderseite der liegenden Scheibe, ohne dass die ursprüngliche Form der Scheibe etwa durch rück­ seitiges Anlegen von Vakuum oder das Aufbringen sonstiger Kräf­ te mit Ausnahme von Gravitationskräften verändert wurde. Jede topologische Abweichung der Oberfläche des elastischen Films zur Scheibenaufnahme von der idealen ebenen Oberfläche kann zur Erhöhung (an der Stelle von Erhebungen) oder Erniedrigung des Polierabtrags (am Ort von Dellen) auf diesen Bereichen der Halbleiterscheibe führen, die zum Verlust einzelner Halbleiter­ scheiben beziehungsweise Bauelemente oder im schlimmsten Fall zum Verlust eines ganzen Auftrages von Halbleiterscheiben oder einer oder mehrerer ganzer mit Bauelementen strukturierter Halbleiterscheiben führen.A disadvantage of the carrier systems based on a rigid, with The backing plate is covered with an elastic film and is the swan kende quality of the bond between film and carrier plate, the from an abundance of influencing factors such as homogeneity of pressure application, absence of mechanical defects and pollution cleaning, temperature, quality, thickness and homogeneity of the Adhesive film and much more depends. Under topology is supposed to at this point and below the surface shape of a fla geometrical structure, its relief, so to speak become. The topology of the front of a pane, for example wise is the relief of this front of the lying disc, without losing the original shape of the disc applying vacuum or applying other forces was changed with the exception of gravitational forces. Each topological deviation of the surface of the elastic film for picking up panes from the ideal flat surface Increase (in place of surveys) or decrease in Polishing removal (at the location of dents) on these areas of the Semiconductor wafer lead to the loss of individual semiconductors disks or components or in the worst case loss of an entire order of semiconductor wafers or one or more whole structures structured with components Lead semiconductor wafers.

Es ist bekannt, die Oberfläche von elastischen Filmen, bei­ spielsweise von auf starren Poliertellern aufgeklebten Polier­ tüchern, durch lineare Messungen ("linear scans") der Höhen­ schwankungen zu charakterisieren. In der US 5,787,595, der US 5,875,559 und der US 5,951,370 sind beispielsweise Verfahren beansprucht, derartige lineare Messungen mit Hilfe von mecha­ nischen oder nach dem Laserprinzip arbeitenden Sensoren auf geeigneten Führungsschlitten durchzuführen. Diese Verfahren wurden entwickelt, um eine Messgrundlage für radiale Polier­ tuchkorrekturen mittels Schleifvorgängen zu ermitteln. Der Stand der Technik beschreibt jedoch keine Methode, einen auf einer starren Trägerplatte beispielsweise durch eine Klebung befestigten elastischen Film hinsichtlich seiner Topologie flächendeckend zu charakterisieren, um auch kleiner dimensio­ nierte Abweichungen von der idealen ebenen Filmoberfläche, bei­ spielsweise Abweichungen wie Erhebungen und/oder Dellen mit ei­ nem Durchmesser zwischen einigen mm und einigen cm, zu erkennen und beispielsweise Trägervorrichtungen für Halbleiterscheiben, die über elastische Filme mit derartigen Defekten verfügen, von einem Produktionseinsatz auszuschließen.It is known to the surface of elastic films for example of polish stuck on rigid polishing plates cloths, by linear measurements ("linear scans") of the heights  to characterize fluctuations. In US 5,787,595, the US 5,875,559 and US 5,951,370 are examples of processes claims such linear measurements using mecha African or working on the laser principle suitable guide carriage. This procedure were developed to be a measurement basis for radial polishing to determine cloth corrections using grinding processes. The However, prior art does not describe a method based on a rigid carrier plate, for example by gluing attached elastic film in terms of its topology to characterize across the board, in order to be smaller deviations from the ideal flat film surface for example deviations such as surveys and / or dents with egg nem diameter between a few mm and a few cm and for example carrier devices for semiconductor wafers, which have elastic films with such defects, from exclude a production use.

Das Verfahren des Oberflächenschleifens von Halbleiterscheiben nach dem Rotationsprinzip ist bekannt und beispielsweise in der EP 272 531 A1 beschrieben. Hierbei rotieren sowohl die Träger­ vorrichtung mit der darauf fixierten Halbleiterscheibe als auch die axial zugestellte Schleifscheibe. Die Verwendung einer Trä­ gervorrichtung aus einem mit einer starren Trägerplatte fest verbundenen elastischen Film für das Schleifen einer Vordersei­ te und/oder einer Rückseite einer Halbleiterscheibe ist in der EP 881 038 A1 und der US 5,964,646 beschrieben. Die ganzflächi­ ge topologische Charakterisierung des elastischen Films einer derartigen Trägervorrichtung für das Oberflächenschleifen von Halbleiterscheiben ist ebenfalls nicht bekannt.The process of surface grinding of semiconductor wafers according to the rotation principle is known and for example in the EP 272 531 A1. Both the carriers rotate device with the semiconductor wafer fixed thereon as well the axially fed grinding wheel. The use of a Trä Device from a fixed with a rigid support plate bonded elastic film for sanding a front egg te and / or a back of a semiconductor wafer is in the EP 881 038 A1 and US 5,964,646. The whole area ge topological characterization of the elastic film such carrier device for the surface grinding of Semiconductor wafers are also not known.

Es war daher die Aufgabe gestellt, ein verbessertes Verfahren der eingangs genannten Art anzugeben.It was therefore the task of an improved method of the type mentioned at the beginning.

Gegenstand der Erfindung ist Verfahren zur Herstellung einer Halbleiterscheibe, bei dem die Halbleiterscheibe auf einer als geeignet beurteilten Trägervorrichtung fixiert und eine Seite der Halbleiterscheibe einer mechanischen Bearbeitung unterzogen wird, wobei die Trägervorrichtung eine starre Trägerplatte und einen mit der Trägerplatte fest verbundenen elastischen Film umfasst und über eine Möglichkeit zum Ansaugen der Halblei­ terscheibe mit Vakuum an den elastischen Film verfügt, und der elastische Film auf Ebenheit untersucht wird, das dadurch ge­ kennzeichnet ist, dass eine Testscheibe mit bekannter Topologie mit einer Rückseite gegen den. Film der Trägervorrichtung gesaugt und eine Vorderseite der Testscheibe topologisch ver­ messen wird, und das Ergebnis der Messung als Kriterium zur Beurteilung der Eignung der Trägervorrichtung herangezogen wird.The invention relates to a method for producing a Semiconductor wafer, in which the semiconductor wafer on as suitably assessed carrier device fixed and one side the semiconductor wafer is subjected to mechanical processing  is, wherein the carrier device is a rigid carrier plate and an elastic film firmly connected to the carrier plate includes and a way to suck in the half lead vacuum disc attached to the elastic film, and the elastic film is examined for flatness, the ge is a test disk with a known topology with a back against the. Film of the carrier sucked and topologically ver will measure, and the result of the measurement as a criterion for Assessment of the suitability of the carrier device used becomes.

Ein wesentliches Merkmal der Erfindung ist es, dass die topolo­ gische Oberfläche eines mit einer starren Trägerplatte fest verbundenen elastischen Films flächendeckend charakterisiert wird, indem eine Testscheibe mit bekannter Topologie durch An­ legen von Vakuum an eine aus im Wesentlichen aus Trägerplatte und elastischem Film bestehende Trägervorrichtung für Halblei­ terscheiben angesaugt wird, die über Mittel verfügt, die das Ansaugen von Scheiben mittels Vakuum ermöglicht, und die Ober­ fläche der Testscheibe mittels eines topologischen, beispiels­ weise nach dem Magic-Mirror-Verfahren oder dem Interferometer­ verfahren arbeitenden Messverfahren vermessen wird.An essential feature of the invention is that the topolo surface with a rigid support plate connected elastic film characterized area-wide is replaced by a test disk with a known topology by An place from vacuum to one made essentially of carrier plate and elastic film existing carrier device for half lead is sucked in, which has means that the Allows suction of windows by means of vacuum, and the upper surface of the test disk using a topological example wise according to the magic mirror method or the interferometer measuring method is used.

An Hand des Ergebnisses dieser Charakterisierung kann aus einer Vielzahl derartig aufgebauter, möglicherweise geeigneter Trä­ gervorrichtungen zur mechanischen Bearbeitung von Halbleiter­ scheiben eine solche Trägervorrichtung ausgewählt werden, die tatsächlich geeignet ist, weil sich nur damit beispielsweise ein Polierergebnis oder ein Schleifergebnis von vorher fest­ gelegter Qualität erzielen lässt.On the basis of the result of this characterization, a Plenty of such constructed, possibly suitable Trä Devices for the mechanical processing of semiconductors such a carrier device can be selected which is actually suitable because that is just for example a polishing result or a grinding result from before quality.

Die Tatsache, dass eine derartige flächendeckende indirekte Charakterisierung der topologischen Oberfläche des elastischen Films einer solchen Trägervorrichtung für Halbleiterscheiben unter Zuhilfenahme einer Testscheibe bekannter Topologie auf einfache Weise unter Anwendung eines an sich bekannten topolo­ gischen Messverfahrens möglich ist und dass die Auswahl einer Trägervorrichtung aus einer Vielzahl von Trägervorrichtungen aufgrund der topologischen Charakterisierung verbesserte CMP- Polier- und Schleifverfahren zulässt, war überraschend und nicht vorhersehbar.The fact that such a blanket indirect Characterization of the topological surface of the elastic Films of such a carrier device for semiconductor wafers with the help of a test slice of known topology simple way using a known topolo is possible and that the selection of a  Carrier from a variety of carriers improved CMP due to the topological characterization Allowing polishing and grinding was surprising and unpredictable.

Gemäß einer bevorzugten Ausführungsform wird zur Durchführung der Erfindung eine Halbleiterscheibe verwendet, die auf be­ kannte Weise von einem Kristall abgetrennt wurde, beispiels­ weise von einem abgelängten und rundgeschliffenen Einkristall aus Silicium, und die kantenverrundet wurde und deren Vorder- und/oder Rückseite gegebenenfalls mittels Schleif-, Läpp- und/oder Ätzverfahren sowie Einseiten- oder Doppelseiten- Polierverfahren planarisiert wurde.According to a preferred embodiment, is to be carried out the invention uses a semiconductor wafer, which is based on be was separated from a crystal in a known manner, for example of a cut and round cut single crystal made of silicon, and which has been rounded and the front and / or rear side, if necessary, by means of grinding, lapping and / or etching processes as well as single-sided or double-sided Polishing process was planarized.

Produkt des erfindungsgemäßen Verfahrens ist vorzugsweise eine Halbleiterscheibe mit schleierfrei oberflächenpolierter Vorderseite, die den Anforderungen als Ausgangsmaterial für Halbleiterbauelemente-Prozesse mit Linienbreiten gleich oder kleiner 0,13 µm genügt und die aufgrund einer hohen Ausbeute im CMP-Schritt bezüglich ihrer Herstellkosten solchen Halbleiterscheiben überlegen ist, die nach dem Stand der Technik hergestellt werden und eine schleierfrei polierte Vorderseite aufweisen.The product of the process according to the invention is preferably a Semiconductor wafer with haze-free surface polished Front side that meets the requirements as a raw material for Semiconductor device processes with line widths equal to or less than 0.13 µm is sufficient and due to a high yield in CMP step in terms of their manufacturing costs Semiconductor wafers is superior to the state of the art Technology are manufactured and a haze-free polished Show front.

Produkt des erfindungsgemäßen Verfahrens ist vorzugsweise auch eine Halbleiterscheibe, die auf der Vorderseite abtragspoliert ist und die den Anforderungen als Ausgangsmaterial für Halbleiterbauelemente-Prozesse mit Linienbreiten gleich oder kleiner 0,13 µm genügt oder die den Anforderungen als Zwischen­ produkt für die Weiterverarbeitung zu einem derartigen Ausgangsmaterial für Halbleiterbauelemente-Prozesse genügt und die aufgrund einer hohen Ausbeute im Abtragspolierschritt be­ züglich ihrer Herstellkosten solchen Halbleiterscheiben über­ legen ist, die nach dem Stand der Technik hergestellt werden und eine abtragspolierte Vorderseite aufweisen.The product of the method according to the invention is preferably also a semiconductor wafer that polishes away on the front is and which meets the requirements as a starting material for Semiconductor device processes with line widths equal to or less than 0.13 µm is sufficient or meets the requirements as an intermediate product for further processing into such Starting material for semiconductor component processes is sufficient and be due to a high yield in the removal polishing step regarding their manufacturing costs such semiconductor wafers is set, which are manufactured according to the prior art and have a polished front.

Gemäß einer weiteren bevorzugten Ausführungsform wird zur Durchführung der Erfindung eine Halbleiterscheibe verwendet, die auf bekannte Weise von einem Kristall abgetrennt und gegebenenfalls kantenverrundet wurde.According to a further preferred embodiment, the Implementation of the invention uses a semiconductor wafer  which are separated from a crystal in a known manner and was rounded if necessary.

Produkt des erfindungsgemäßen Verfahrens ist daher vorzugsweise auch eine Halbleiterscheibe mit einer gegebenenfalls ver­ rundeten Kante und mit geschliffener Vorderseite und gesägter oder geschliffener Rückseite.The product of the process according to the invention is therefore preferred also a semiconductor wafer with an optionally ver rounded edge and with sanded front and sawn or ground back.

Gemäß einer weiteren bevorzugten Ausführungsform wird zur Durchführung der Erfindung eine Halbleiterscheibe verwendet, die auf der Vorderseite mit aufgebrachten Bauelementestrukturen oder Teilstrukturen versehen ist.According to a further preferred embodiment, the Implementation of the invention uses a semiconductor wafer the one on the front with attached component structures or substructures is provided.

Produkt des erfindungsgemäßen Verfahrens ist daher vorzugsweise auch eine Halbleiterscheibe mit auf der Vorderseite aufge­ brachten Bauelementestrukturen oder -Teilstrukturen, wobei einzelne Schichten oder Teile einzelner Schichten in hohen Aus­ beuten durch CMP-Politur entfernt wurden, oder eine Halb­ leiterscheibe mit auf der Vorderseite aufgebrachten Bauelemen­ testrukturen, die zur Erreichung der für die integrierten Bau­ elemente vorgegebenen Zieldicke auf der Rückseite geschliffen wurde.The product of the process according to the invention is therefore preferred also a semiconductor wafer with on the front brought component structures or substructures, whereby single layers or parts of individual layers in high out booties were removed by CMP polish, or a half conductor disc with components attached to the front Test structures necessary to achieve integrated construction elements predetermined target thickness ground on the back has been.

Zur Beschreibung der Erfindung und den anschließend aufgeführ­ ten Beispielen und dem Vergleichsbeispiel gehören Figuren, wel­ che die Erfindung verdeutlichen, jedoch keinesfalls eingrenzen­ den Charakter besitzen. Gleichwirkende Merkmale tragen gleiche Bezugszahlen.To describe the invention and those listed below Examples and the comparative example include figures which che illustrate the invention, but in no way limit it possess the character. Identical features carry the same Reference numbers.

Fig. 1 zeigt in schematischer Darstellung eine bevorzugte Aus­ führungsform des Aufbaus zur erfindungsgemäßen topologischen Charakterisierung des elastischen Films einer Trägervorrichtung für Halbleiterscheiben nach dem Magic-Mirror-Prinzip unter Zu­ hilfenahme einer Testscheibe, wie sie in Beispiel 1 zum Einsatz kommt. Fig. 1 shows a schematic representation of a preferred embodiment of the structure for the inventive topological characterization of the elastic film of a carrier device for semiconductor wafers according to the magic mirror principle with the aid of a test wafer as used in Example 1.

Fig. 2 zeigt das Ergebnis der Magic-Mirror-Charakterisierung gemäß Beispiel 1 einer Trägervorrichtung, die im später be­ schriebenen Beispiel 2 zum Einsatz kommt und zu einem spezi­ fikationsgerechten Ergebnis der CMP-Politur führt (Typ A-Er­ gebnis). Fig. 2 shows the result of the magic mirror characterization according to Example 1 of a carrier device which is used in Example 2 to be described later and leads to a speci fication-compliant result of the CMP polish (type A result).

Fig. 3 zeigt das Ergebnis der Magic-Mirror-Charakterisierung gemäß Beispiel 1 einer Trägervorrichtung, die im später be­ schriebenen Vergleichsbeispiel 1 zum Einsatz kommt und zu einem nicht-spezifikationsgerechten Ergebnis der CMP-Politur führt (Typ B-Ergebnis). Fig. 3 shows the result of the magic mirror characterization according to Example 1 of a carrier device which is used in Comparative Example 1 to be described later and leads to a result of the CMP polishing which does not meet specifications (type B result).

Fig. 4 zeigt in schematischer Darstellung eine bevorzugte Aus­ führungsform der experimentellen Anordnung zur CMP-Politur der Vorderseite einer Halbleiterscheibe unter Verwendung einer ge­ mäß Beispiel 1 topologisch charakterisierten Trägervorrichtung, wie sie in Beispiel 2 und Vergleichsbeispiel 1 zum Einsatz kommt. Fig. 4 shows a schematic representation of a preferred embodiment of the experimental arrangement for CMP polishing the front of a semiconductor wafer using a ge according to Example 1 topologically characterized carrier device, as used in Example 2 and Comparative Example 1.

Fig. 5 zeigt in schematischer Darstellung eine bevorzugte Aus­ führungsform der experimentellen Anordnung zum Oberflächen­ schleifen einer Vorderseite oder einer Rückseite einer Halblei­ terscheibe unter Verwendung einer gemäß Beispiel 1 topologisch charakterisierten Trägervorrichtung. Fig. 5 shows a schematic representation of a preferred embodiment of the experimental arrangement for surface grinding a front or a back of a semiconductor disc using a topologically characterized carrier device according to Example 1.

Im Folgenden wird eine bevorzugten Ausführungsvariante der to­ pologischen Charakterisierung des elastischen Films einer Trä­ gervorrichtung für Halbleiterscheiben und je eine bevorzugte Ausführungsvariante der Verwendung derartig charakterisierter Trägervorrichtungen für die CMP-Politur einer Vorderseite und das Oberflächenschleifen einer Vorderseite oder einer Rückseite einer Halbleiterscheibe unter Bezugnahme auf die Figuren näher beschrieben.A preferred embodiment variant of the to biological characterization of the elastic film of a veil device for semiconductor wafers and each preferred Design variant of the use of such characterized Carrier devices for the CMP polishing of a front side and the surface grinding of a front or a back a semiconductor wafer with reference to the figures described.

Die in Fig. 1 dargestellte Trägervorrichtung für Halbleiter­ scheiben enthält als ein wesentliches Element eine starre Trä­ gerplatte 3 (in der englischen Fachsprache als "backing plate" bezeichnet), die im Prinzip aus jedem Material bestehen kann, das ausreichend formstabil und zur Einstellung der geforderten Ebenheit mit abtragenden Verfahren wie Läppen oder Schleifen bearbeitbar ist. Derartige Materialien sind beispielsweise Alu­ minium, Sinterkeramik oder Stahl. Aluminium und Sinterkeramik sind aufgrund ihrer geringen spezifischen Masse bevorzugt. Die Trägerplatte 3 besitzt eine Möglichkeit zum Ansaugen der Halb­ leiterscheibe mit Vakuum und/oder Abstoßen der Halbleiterschei­ be mit Überdruck. Diese Möglichkeit kann beispielsweise durch Verwendung einer gasdurchlässigen Sinterkeramik als Trägerplat­ tenmaterial realisiert werden. Sie kann jedoch auch gemäß der in Fig. 1 dargestellten, ebenfalls bevorzugten Ausführungsform durch eine oder mehrere vertikale Bohrungen oder Kanäle 4 in symmetrischer oder unregelmäßiger Anordnung realisiert werden, wobei in diesem Falle einer gleichmäßiger Verteilung von 3 bis 50 Bohrungen über die Fläche der Trägerplatte 3 der Vorzug zu geben ist.The carrier device for semiconductor wafers shown in Fig. 1 contains, as an essential element, a rigid carrier plate 3 (referred to in the English as "backing plate"), which in principle can consist of any material that is sufficiently dimensionally stable and for setting the required Flatness can be processed with abrasive processes such as lapping or grinding. Such materials are, for example, aluminum, sintered ceramic or steel. Aluminum and sintered ceramics are preferred due to their low specific mass. The carrier plate 3 has a possibility of sucking the semiconductor wafer with vacuum and / or repelling the semiconductor wafer with excess pressure. This possibility can be realized, for example, by using a gas-permeable sintered ceramic as a carrier material. However, according to the likewise preferred embodiment shown in FIG. 1, it can also be implemented by one or more vertical bores or channels 4 in a symmetrical or irregular arrangement, in which case a uniform distribution of 3 to 50 bores over the surface of the carrier plate 3 preference is given.

Mit der Trägerplatte 3 fest verbunden ist ein elastischer, vor­ zugsweise poröser Film 1, der bevorzugt mittels eines druckad­ häsiven Klebers mit der Trägerplatte 3 fest verbunden ist. Ein bevorzugtes Material für den elastischen Film 1 ist Polyure­ thanschaum. Die Klebung kann unter Anwendung einer Kraft zwi­ schen bevorzugt 1000 und 10 000 N, besonders bevorzugt zwischen 4000 und 7000 N, gerechnet für eine Trägervorrichtung für Halbleiterscheiben mit einem Durchmesser von 300 mm, erzeugt werden. Dieser Vorgang kann beispielsweise gemäß der in der US 5,769,696 beanspruchten Vorgehensweise bei Raumtemperatur er­ folgen. Es sind jedoch auch leicht erhöhte Temperaturen bei­ spielsweise von 25°C bis 150°C möglich; noch höhere Tempera­ turen sind nachteilig, da es unter derartigen Bedingungen zu einer lokalen Veränderung der Eigenschaften des elastischen Films beispielsweise hinsichtlich der Kompressibilität kommen kann. Im Falle der Verwendung einer gasdurchlässigen Sin­ terkeramik als Trägerplattenmaterial kann, falls dies auf Grund der Beschaffung des elastischen Films 1 erforderlich ist, der elastische Film mit einer oder bevorzugt mehrerer, besonders bevorzugt zwischen 10 und 200 Vakuum- beziehungsweise Über­ drucköffnungen versehen werden, die bevorzugt gleichmäßig ver­ teilt angeordnet sind. Im Falle der Verwendung einer mit Ka­ nälen 4 versehenen Trägerplatte 3 besitzt der elastische Film ebenfalls Bohrungen, die deckungsgleich mit den Kanälen 4 der Trägerplatte angebracht sind und beispielsweise durch Stanzen, Fräsen oder Laserschneiden sinnvoller Weise vor der Klebung eingebracht wurden.An elastic, preferably porous film 1 is firmly connected to the carrier plate 3 , which is preferably firmly connected to the carrier plate 3 by means of a pressure-adhesive adhesive. A preferred material for the elastic film 1 is polyurethane foam. The bond can be produced using a force between preferably 1000 and 10,000 N, particularly preferably between 4000 and 7000 N, calculated for a carrier device for semiconductor wafers with a diameter of 300 mm. This process can, for example, follow it according to the procedure at room temperature claimed in US Pat. No. 5,769,696. However, slightly elevated temperatures are possible, for example from 25 ° C to 150 ° C; even higher temperatures are disadvantageous since, under such conditions, there may be a local change in the properties of the elastic film, for example with regard to compressibility. If a gas-permeable sintered ceramic is used as the carrier plate material, if this is necessary due to the procurement of the elastic film 1 , the elastic film can be provided with one or preferably more, particularly preferably between 10 and 200, vacuum or pressure openings, which are preferred are evenly distributed. In the case of using a with Ka nälen 4 provided support plate 3, the elastic film also has holes of the carrier plate mounted congruently with the channels 4 and were placed, for example, by stamping, milling or laser cutting a meaningful manner before bonding.

Die in Fig. 1 dargestellte Trägervorrichtung verfügt ebenfalls über einen seitlichen Rückhaltering ("retainer ring") 2, der zur seitlichen Sicherung einer aufgebrachten Halbleiterscheibe beispielsweise während der CMP-Politur wertvolle Dienste leis­ ten kann, jedoch für die Ausführung der Erfindung nicht zwin­ gend vorgeschrieben ist. Auch Trägervorrichtungen ohne seitli­ chen Rückhaltering 2 ermöglichen die Ausführung der Erfindung, insbesondere beim Einsatz derartiger Trägervorrichtungen für das Schleifen von Halbleiterscheiben. Der seitliche Rückhalte­ ring 2 kann entweder auf dem elastischen Film beispielsweise durch Klebung oder an der Trägerplatte 3 unbeweglich ("fixed retainer ring") oder beweglich ("floating retainer ring") be­ festigt sein. Der seitliche Rückhaltering 2 besteht bevorzugt aus einem Material, das beispielsweise bei einer CMP-Politur einer Halbleiterscheibe genügend formstabil ist, ohne jedoch das für die Politur verwendete Poliertuch zu verändern oder gar zu beschädigen. Ein bevorzugtes Ringmaterial ist glasfaserver­ stärkter Duroplast. Bei Anwendung einer derartigen Trägervor­ richtung für die CMP-Politur von Halbleiterscheiben sollte die Dicke des seitlichen Rückhalteringes 2 so bemessen sein, dass die auf die Trägervorrichtung aufgebrachte Halbleiterscheibe geringfügig, beispielsweise 50 µm bis 300 µm, über den Ring hinausragt. Im Handel sind geeignete elastische Filme mit bereits aufgeklebtem Rückhaltering erhältlich.The carrier device shown in Fig. 1 also has a lateral retaining ring ("retainer ring") 2 , which can provide valuable services for lateral securing of an attached semiconductor wafer, for example during CMP polishing, but is not mandatory for the implementation of the invention is. Carrier devices without a retaining ring 2 on the side enable the implementation of the invention, in particular when using such carrier devices for grinding semiconductor wafers. The lateral retaining ring 2 can either be fixed on the elastic film, for example by gluing or on the carrier plate 3 immovably ("fixed retainer ring") or movable ("floating retainer ring"). The lateral retaining ring 2 is preferably made of a material which, for example in the case of a CMP polishing of a semiconductor wafer, is sufficiently dimensionally stable without, however, changing or even damaging the polishing cloth used for the polishing. A preferred ring material is glass fiber reinforced thermoset. When using such a carrier device for CMP polishing of semiconductor wafers, the thickness of the lateral retaining ring 2 should be such that the semiconductor wafer applied to the carrier device protrudes slightly, for example 50 μm to 300 μm, beyond the ring. Suitable elastic films with a retaining ring already glued on are commercially available.

Auf diese im Wesentlichen aus 1, 2 und 3 bestehende Trägervor­ richtung wird eine Testscheibe T aufgebracht und durch Anlegen von Vakuum fixiert. Diese Testscheibe T besitzt vorteilhafter Weise dieselben Abmessungen wie die zu polierende oder zu schleifende Halbleiterscheibe, insbesondere zwecks vollflächi­ ger topologischer Charakterisierung der Oberfläche des elasti­ schen Films 1 denselben Durchmesser wie der - gegebenenfalls durch einen Haltering 2 begrenzte - elastische Film. An die Testscheibe T sind die Forderungen (a) hohe Planparallelität und (b) topologisch sehr eben polierte Vorderseite gestellt, um die indirekte topologische Charakterisierung der Oberfläche des elastischen Films 1 nicht durch Unregelmäßigkeiten in der Topologie der Testscheibe T negativ zu beeinträchtigen. Im Rahmen der Erfindung geeignete Testscheiben T sind Scheiben beispielsweise aus halbleitendem Material wie Silicium oder aus nichtleitendem Material wie Quarzglas, die beispielsweise nach dem in der deutschen Patentanmeldung mit dem Aktenzeichen DE 199 05 737.0 beanspruchten Verfahren doppelseitig poliert wurden.On this carrier device consisting essentially of 1, 2 and 3, a test disk T is applied and fixed by applying a vacuum. This test disk T advantageously has the same dimensions as the semiconductor wafer to be polished or ground, in particular for the purpose of full-surface topological characterization of the surface of the elastic film 1, the same diameter as the elastic film, optionally limited by a retaining ring 2 . The requirements of (a) high plane parallelism and (b) topologically very evenly polished front face are placed on the test disk T in order not to negatively affect the indirect topological characterization of the surface of the elastic film 1 by irregularities in the topology of the test disk T. Test disks T which are suitable in the context of the invention are disks made, for example, of semiconducting material such as silicon or of non-conductive material such as quartz glass, which have been polished on both sides, for example, by the process claimed in German patent application with the file number DE 199 05 737.0.

Um die Möglichkeit des Anlegens von Vakuum an die aus 1, 2 und 3 bestehende Trägervorrichtung zwecks Fixierung der Testscheibe T zu schaffen, ist eine Hilfsplatte 6 vorgesehen, die über min­ destens einen Vakuumkanal 7 mit Anschluss 8 an ein Vakuumsys­ tem, beispielsweise eine Vakuumpumpe - die in Fig. 1 nicht dar­ gestellt ist - verfügt, wobei die Hilfsplatte in etwa denselben Durchmesser wie die Trägerplatte 3 besitzt und mit dieser über einen umlaufenden, durchgehenden Dichtring 5 verbunden werden kann. Die Hilfsplatte 6 kann aus jedem handelsüblichen Material bestehen, das einerseits hinreichend leicht bearbeitbar ist, sich andererseits durch das Anlegen von Vakuum jedoch nicht nennenswert verformt. Ein Beispiel für eine zur Herstellung der Hilfsplatte 6 geeignetes Material ist Polyvinylchlorid (PVC). Geeignete Dichtungsringe 5 sind O-Ringe und Flachdichtungen, die in verschiedenen, allesamt bevorzugten Materialien am Markt erhältlich sind. An das beschriebene System wird zur Durchführung der erfindungsgemäßen topologischen Charakterisierung der Oberfläche des elastischen Films 1 ein Vakuum von bevorzugt 0,05 bis 0,95 bar Unterdruck (0,95 bis 0,05 bar Absolutdruck) und von besonders bevorzugt 0,20 bis 0,90 bar Unterdruck (0,80 bis 0,10 bar Absolutdruck) angelegt. In diesem Druckbereich spiegelt die Topologie der Vorderseite der Testscheibe T die Topologie des elastischen Films 1 optimal wider. In order to create the possibility of applying vacuum to the support device consisting of 1, 2 and 3 for the purpose of fixing the test disk T, an auxiliary plate 6 is provided which has at least one vacuum channel 7 with connection 8 to a vacuum system, for example a vacuum pump. which is not shown in Fig. 1 - has, the auxiliary plate has approximately the same diameter as the carrier plate 3 and can be connected to this via a circumferential, continuous sealing ring 5 . The auxiliary plate 6 can be made of any commercially available material which, on the one hand, is sufficiently easy to machine but, on the other hand, is not significantly deformed by the application of a vacuum. An example of a material suitable for producing the auxiliary plate 6 is polyvinyl chloride (PVC). Suitable sealing rings 5 are O-rings and flat seals, which are available on the market in various, all preferred materials. To carry out the topological characterization of the surface of the elastic film 1 according to the invention, a vacuum of preferably 0.05 to 0.95 bar negative pressure (0.95 to 0.05 bar absolute pressure) and particularly preferably 0.20 to 0 is applied , 90 bar negative pressure (0.80 to 0.10 bar absolute pressure). In this pressure range, the topology of the front of the test disk T optimally reflects the topology of the elastic film 1 .

Die Topologie der Vorderseite der Testscheibe T kann nun durch verschiedene, dem Fachmann geläufige Verfahren charakterisiert werden, die auf der Reflexion eines parallelen Lichtbündels durch eine glatte Oberfläche basieren und allesamt bevorzugt sind. So kann die Topologie der Vorderseite der Testscheibe T mittels Laserstrahlen, beispielsweise nach dem Interferometer­ verfahren im Reflexionsmodus, charakterisiert werden. Es kann jedoch auch das in Fig. 1 dargestellte sogenannte Magic-Mirror- Prinzip angewandt werden, das zur topologischen Charakterisie­ rung fertig prozessierter Halbleiterscheiben in der betriebli­ chen Praxis vielfach im Einsatz ist. Dazu kommt eine Lichtquel­ le 9 zum Einsatz, die weißes Licht emittiert, welches durch einen Kollimator 10 in ein primäres paralleles Lichtbündel 11 überführt wird. Dieses primäre parallele Lichtbündel 11 trifft in einem apparativ bedingten schrägen Winkel auf die Vordersei­ te der Testscheibe T auf und wird reflektiert. Eine Kameraoptik 13 analysiert das reflektierte Lichtbündel 12, wobei Störungen der idealen Topologie zu einer Abweichung des reflektierten Lichtbündels 12 von der Parallelität führen und an der dieser Stelle eines Magic-Mirror-Abbildes eine Änderung der Lichtstär­ ke bewirken. Die Anwendung des Interferometerverfahrens und des Magic-Mirror-Verfahrens ist im Rahmen der Erfindung gleicherma­ ßen bevorzugt.The topology of the front of the test disk T can now be characterized by various methods which are known to the person skilled in the art, which are based on the reflection of a parallel light beam through a smooth surface and are all preferred. In this way, the topology of the front of the test disk T can be characterized by means of laser beams, for example using the interferometer method in reflection mode. However, it is also possible to use the so-called magic mirror principle shown in FIG. 1, which is widely used for topological characterization of finished semiconductor wafers in industrial practice. For this purpose, a light source 9 is used, which emits white light, which is converted by a collimator 10 into a primary parallel light beam 11 . This primary parallel light beam 11 strikes the front side of the test pane T at a device-related oblique angle and is reflected. A camera optics 13 analyzes the reflected light bundle 12 , with disturbances in the ideal topology leading to a deviation of the reflected light bundle 12 from parallelism and causing a change in the light intensity at this point in a magic mirror image. The use of the interferometer method and the magic mirror method is equally preferred within the scope of the invention.

Als Ergebnis dieses Charakterisierungsverfahrens wird eine to­ pologische Abbildung des Oberfläche der Testscheibe T entweder in elektronischer oder in gedruckter Form erhalten, wobei Ab­ weichungen von der idealen, störungsfreien Oberfläche in der Regel durch Grauschattierungen gekennzeichnet sind. Dieses Ab­ bild lässt Rückschlüsse auf die topologische Qualität des elas­ tischen Films 1 zu. In Fig. 2 und Fig. 3 sind zwei Beispiele für derartige Charakterisierungsergebnisse von Trägervorrich­ tungen abgebildet. Fig. 2 zeigt eine Magic-Mirror-Abbildung vom Ergebnis-Typ A der Vorderseite der Testscheibe T auf einer Trägervorrichtung, die keine Abweichung von der idealen Oberflächentopologie aufweist. Bei einem solchen Ergebnis ist die untersuchte Trägervorrichtung im Sinne der Erfindung als geeignet zu betrachten, da bei Durchführung des nachfolgend noch näher beschriebenen CMP-Polierverfahrens oder des nach­ folgend noch näher beschriebenen Schleifverfahrens ein sehr gleichmäßiger Polier- oder Schleifabtrag und damit ein Polier- oder Schleifergebnis von hoher Qualität zu erwarten ist. Fig. 3 zeigt eine Magic-Mirror-Abbildung vom Ergebnis-Typ B der Vorderseite der Testscheibe T auf einer Trägervorrichtung, die eine Abweichung von der idealen Oberflächentopologie in Form einer halbmondförmigen Zentrumsdelle aufweist; eine solche Trä­ gervorrichtung ist für die Durchführung des erfindungsgemäßen CMP-Polierverfahrens oder des erfindungsgemäßen Schleifverfah­ rens nicht geeignet, da durch eine Verformung der Halbleiterscheibe während der Politur oder während des Schleif­ prozesses ein zu niedriger Materialabtrag in diesem Bereich der zu bearbeitenden Halbleiterscheibe zu erwarten ist. Sinngemäß führt die Verwendung von Trägervorrichtungen mit durch das erfindungsmäße Charakterisierungsverfahren feststellbaren topologischen Erhebungen zu erhöhten, ebenfalls nicht gewünschten Polier- oder Schleifabträgen in den betroffenen Bereichen.As a result of this characterization process, a topological image of the surface of the test disk T is obtained either in electronic or in printed form, deviations from the ideal, trouble-free surface being generally characterized by shades of gray. This image allows conclusions to be drawn about the topological quality of the elastic film 1 . In Fig. 2 and Fig. 3 are shown two examples of such obligations characterization results of Trägervorrich. FIG. 2 shows a magic mirror image of the result type A on the front side of the test disk T on a carrier device which has no deviation from the ideal surface topology. With such a result, the examined carrier device is to be regarded as suitable within the meaning of the invention, since when the CMP polishing method described in more detail below or the grinding method described in more detail below is carried out, a very uniform polishing or grinding removal and thus a polishing or grinding result high quality is expected. Fig. 3 shows a Magic Mirror imaging of the result of type B the front of the test disk T on a carrier device which has a deviation from the ideal surface topology in the form of a crescent-shaped center dip; Such a carrier device is not suitable for carrying out the CMP polishing method according to the invention or the grinding method according to the invention, since a deformation of the semiconductor wafer during the polishing or during the grinding process means that too little material removal is to be expected in this area of the semiconductor wafer to be processed. Analogously, the use of carrier devices with topological elevations which can be determined by the characterization method according to the invention leads to increased, likewise undesired polishing or grinding abrasion in the areas concerned.

Fig. 4 zeigt eine schematische Darstellung des Einsatzes einer erfindungsgemäß topologisch charakterisierten und anhand des Ergebnisses der Charakterisierung als geeignet ausgewählten Trägervorrichtung für die CMP-Politur von Halbleiterscheiben. Dazu ist die aus Trägerplatte 3 und elastischem Film 1 - beide mit deckungsgleich angebrachten Bohrungen 4 versehen - sowie seitlichem Rückhaltering 2 aufgebaute Trägervorrichtung in Abstimmung mit der eingesetzten Polieranlage in vertikal umgekehrter Anordnung dargestellt. Die Testscheibe T wurde durch die zu polierende Halbleiterscheibe H ersetzt. An der Rückseite der Trägerplatte 3 ist nun eine Basisplatte ("base plate") 14 mit sehr ebener, vorzugsweise geschliffener oder geläppter Oberfläche befestigt, welche den Kontakt der Träger­ vorrichtung mit der Bewegungseinheit der Polieranlage über eine Halterung und Rotationsvorrichtung 16 herstellt. Die Basisplat­ te 14 wird mit der Trägerplatte 3 bevorzugt fest verschraubt, wobei das Einbringen einer dünnen Zwischenschicht zur Abdichtung und zum Ebenheitsausgleich, beispielsweise aus Polytetrafluorethylen (PTFE), sinnvoll sein kann. Die Basis­ platte 14 besteht aus Gewichtsgründen in der Regel aus einem keramischen Material, beispielsweise einer Sinterkeramik, und verfügt ebenfalls über ein Kanalsystem 4 zum Anschluss 15 an ein Vakuum- oder Überdrucksystem - das in Fig. 4 nicht darge­ stellt ist -, wobei Vakuum zur Aufnahme und Fixierung der Halbleiterscheibe und Überdruck, beispielsweise durch Beauf­ schlagung mit Reinstluft oder Reinststickstoff, zum Lösen der Halbleiterscheibe nach Beendigung der Politur eingesetzt werden kann. Die nach unten gerichtete Vorderseite der Halbleiter­ scheibe H wird durch Rotation der Trägervorrichtung, in der Regel um ihre Zentrumsachse, auf einem Poliertuch 17 poliert, das mit einem starren, massiven, beispielsweise durch Schleifen oder Läppen sehr eben gearbeiteten Polierteller 18 zum Beispiel durch eine druckadhäsive Klebung fest verbunden ist. FIG. 4 shows a schematic illustration of the use of a carrier device that is topologically characterized in accordance with the invention and selected as suitable on the basis of the result of the characterization for CMP polishing of semiconductor wafers. For this purpose, the carrier device constructed from carrier plate 3 and elastic film 1 - both provided with congruent holes 4 - and lateral retaining ring 2 is shown in coordination with the polishing system used in a vertically inverted arrangement. The test wafer T was replaced by the semiconductor wafer H to be polished. On the back of the carrier plate 3 , a base plate ("base plate") 14 with a very flat, preferably ground or lapped surface is now fastened, which produces the contact of the carrier device with the movement unit of the polishing system via a holder and rotation device 16 . The Basisplat te 14 is preferably firmly screwed to the support plate 3 , the introduction of a thin intermediate layer for sealing and for leveling, for example made of polytetrafluoroethylene (PTFE), may be useful. The base plate 14 consists of weight reasons usually made of a ceramic material, such as a sintered ceramic, and also has a channel system 4 for connection 15 to a vacuum or overpressure system - which is not shown in Fig. 4 -, with vacuum Recording and fixing the semiconductor wafer and excess pressure, for example by exposure to ultrapure air or ultrapure nitrogen, can be used to loosen the semiconductor wafer after the polishing has ended. The downward facing front of the semiconductor wafer H is polished by rotation of the carrier device, usually about its center axis, on a polishing cloth 17 , which is worked with a rigid, solid, for example by grinding or lapping very flat polishing plate 18, for example by a pressure-adhesive Adhesion is firmly connected.

Der mit dem Poliertuch 17 bedeckte Polierteller 18 besitzt einen größeren Durchmesser als die zu polierende Halbleiter­ scheibe H und kann sich während der Politur ebenfalls drehen, obwohl dies im Rahmen der Erfindung nicht zwingend erforderlich ist. Zum Einstellen der Abtragsraten während der Politur und zur Verbesserung der Abtragshomogenität kann es sinnvoll sein, das Poliertuch 17, beispielsweise durch das Einbringen von quadratisch oder kreisförmig regelmäßig angeordneten Kanälen, mit einer Texturierung zu versehen, wie es in den Anmeldungen US 5,842,910 und US 5,921,855 beschrieben ist.The polishing plate 18 covered with the polishing cloth 17 has a larger diameter than the semiconductor wafer H to be polished and can also rotate during the polishing, although this is not absolutely necessary within the scope of the invention. In order to adjust the removal rates during the polishing and to improve the removal homogeneity, it can be useful to provide the polishing cloth 17 with a texturing, for example by introducing square or circular channels, as described in the applications US Pat. No. 5,842,910 and US Pat. No. 5,921,855 is.

Bei der CMP-Politur einer Vorderseite einer Halbleiterscheibe zur Bereitstellung einer schleierfreien Vorderseite wird vorzugsweise mit einem weichen Poliertuch unter Zuhilfenahme eines alkalischen Poliermittels auf SiO2-Basis mit einem Fest­ stoffgehalt von 0,1 bis 5 Gew.-% und einem pH-Wert von 9 bis 12 poliert. Es besteht jedoch auch die Möglichkeit, nacheinander zwei verschiedene Poliermittel zuzuführen, wobei das erste Poliermittel in einer Konzentration zwischen bevorzugt 1 und 5 Gew.-% SiO2 eingesetzt wird und vorwiegend einen Abtrag an Halb­ leitermaterial erzeugt und das zweite Poliermittel in einer Konzentration zwischen bevorzugt 0,1 und 2 Gew.-% SiO2 eingesetzt wird und vorwiegend eine Glättung der Oberfläche bewirkt. Zum Erhalt der in den vorangegangenen Prozessschrit­ ten, beispielsweise einer Doppelseitenpolitur, erzielten sehr niedrigen lokalen Geometriewerte sollte der Materialabtrag von jeder Scheibe dabei relativ niedrig sein und insgesamt bei­ spielsweise zwischen 0,1 und 1 µm liegen. Hierdurch wird ge­ währleistet, dass Halbleiterscheiben, die vor der Durchführung einer derartigen Oberflächenpolitur den Anforderungen an Halb­ leiterscheiben für Bauelemente beispielsweise der 0,13-µm-Tech­ nologiegeneration (lokales Ebenheitsmaß SFQRmax gleich oder kleiner 0,13 µm) genügen, diese Anforderung auch nach der Ober­ flächenpolitur noch erfüllen. In bestimmten Fällen kann bei Durchführung der Oberflächenpolitur jedoch ein Materialabtrag von bis zu 5 µm gewünscht sein.In the CMP polishing of a front side of a semiconductor wafer in order to provide a fog-free front side, it is preferably with a soft polishing cloth with the aid of an alkaline polishing agent based on SiO 2 with a solids content of 0.1 to 5% by weight and a pH of 9 to 12 polished. However, there is also the possibility of supplying two different polishing agents in succession, the first polishing agent being used in a concentration of preferably 1 to 5% by weight of SiO 2 and predominantly producing a removal of semiconductor material and the second polishing agent being preferably in a concentration of between 0.1 and 2 wt .-% SiO 2 is used and mainly causes a smoothing of the surface. In order to maintain the very low local geometry values achieved in the previous process steps, for example a double-sided polishing, the material removal from each disk should be relatively low and be between 0.1 and 1 μm overall, for example. This ensures that semiconductor wafers which meet the requirements for semiconductor wafers for components of, for example, the 0.13-µm technology generation (local flatness dimension SFQR max equal to or less than 0.13 µm) meet these requirements before carrying out such a surface polishing after surface polishing. In certain cases, however, material removal of up to 5 µm may be required when performing surface polishing.

Zur Durchführung der CMP-Politur als einseitige Abtragspolitur beispielsweise von Halbleiterscheiben mit geätzter Oberfläche kommt bei ansonsten gleicher Vorgehensweise wie bei der Ober­ flächenpolitur ein härteres Poliertuch zum Einsatz, wobei in Analogie mit dem Stand der Technik Materialabträge zwischen 5 µm und 50 µm üblich sind. In der Regel schließt sich ein Ober­ flächen-Polierschritt gemäß der oben beschriebenen Vorgehens­ weise an. Nach allen Polierschritten werden die Halbleiter­ scheiben nach dem Stand der Technik gereinigt und getrocknet. Die Reinigung kann entweder als Batchverfahren unter gleichzei­ tiger Reinigung einer Vielzahl von Scheiben in Bädern oder mit Sprühverfahren oder auch als Einzelscheibenprozess ausgeführt werden. Zur fleckenfreien Trocknung sind am Markt Geräte er­ hältlich, die beispielsweise nach dem Schleudertrocknungs-, Heißwasser-, Marangoni- oder HF/Ozon-Prinzip arbeiten und alle gleichermaßen bevorzugt sind.To carry out the CMP polish as a one-sided removal polish for example of semiconductor wafers with an etched surface comes with otherwise the same procedure as for the waiter surface polish a harder polishing cloth is used, whereby in Analogy with the state of the art material removal between 5 µm and 50 µm are common. As a rule, a waiter closes surface polishing step according to the procedure described above instruct. After all polishing steps, the semiconductors are discs cleaned and dried according to the state of the art. The cleaning can either be carried out as a batch process at the same time cleaning a large number of panes in bathrooms or with Spraying process or as a single disc process become. Devices for spot-free drying are available on the market available, for example after spin drying, Hot water, marangoni or HF / ozone principle work and all are equally preferred.

Fig. 5 zeigt eine schematische Darstellung des Einsatzes einer erfindungsgemäß topologisch charakterisierten und anhand des Ergebnisses der Charakterisierung als geeignet ausgewählten Trägervorrichtung, bestehend aus einer Trägerplatte 3 mit einem elastischen Film 1, für das Oberflächenschleifen von Halblei­ terscheiben. In diesem Fall ist der Einsatz einer seitlichen Halterung für die Halbleiterscheibe H in der Regel verzichtbar. Bei dieser Anordnung weist die zu schleifende Vorderseite der durch Vakuum fixierten Halbleiterscheibe H nach oben. Wie bei der CMP-Politur kommt eine geeignet geformte Basisplatte 19 zum Einsatz, die ebenfalls über ein Kanalsystem 4 mit Vakuum­ anschluss 8 verfügt und mit der Trägerplatte 3 beispielsweise durch Schrauben fest verbunden ist. Bei diesem Verfahren kommt bevorzugt eine Schleifscheibe, die in der Fachwelt als Tellerschleifscheibe oder Topfscheibe bezeichnet wird, zum Einsatz, die aus einer Halterungsplatte 20 mit einem ringförmi­ gen Schleifkörper 22 und einer Drehachse 21 besteht und der Halbleiterscheibe H in Vorschubrichtung 23 horizontal oder gemäß der in der EP 580 162 A2 bevorzugten Vorgehensweise unter einem kleinen, aufbaubedingten Winkel zugestellt wird. Durch gleichzeitiges Drehen von Trägervorrichtung und Schleifscheibe jeweils um ihre Zentrumsachse unter Vorschub der Schleifscheibe in Richtung des Zentrums der Halbleiterscheibe wird die gesamte Vorderseite oder Rückseite der Halbleiterscheibe H derart ge­ schliffen, dass eine äußerst planare Oberfläche resultiert. Fig. 5 shows a schematic representation of the use of a topologically characterized according to the invention and selected as suitable on the basis of the result of the characterization of the carrier device, consisting of a carrier plate 3 with an elastic film 1 , for the surface grinding of semiconductors. In this case, the use of a lateral holder for the semiconductor wafer H is generally unnecessary. With this arrangement, the front side to be ground of the semiconductor wafer H fixed by vacuum points upward. As with the CMP polish, a suitably shaped base plate 19 is used, which also has a channel system 4 with a vacuum connection 8 and is firmly connected to the carrier plate 3, for example by screws. In this method, a grinding wheel, which is referred to in the technical field as a disk grinding wheel or cup wheel, is preferably used, which consists of a mounting plate 20 with a ring-shaped grinding body 22 and an axis of rotation 21 and the semiconductor wheel H in the feed direction 23 horizontally or in accordance with FIG EP 580 162 A2 preferred procedure is delivered at a small, construction-related angle. By simultaneously rotating the carrier device and grinding wheel about their center axis while advancing the grinding wheel in the direction of the center of the semiconductor wafer, the entire front or back of the semiconductor wafer H is ground in such a way that an extremely planar surface results.

Für den Schleifprozess werden in einer bevorzugten Aus­ führungsform Schleifscheiben eingesetzt, die aus Metall- oder Kunstharz-gebundenen Diamanten der Körnung 400 Mesh (Korngrös­ senbereich 30-50 µm) bis 1000 Mesh (Korngrößenbereich 8-15 µm) bestehen. In einer weiteren bevorzugten Ausführungsform wird zunächst eine Schleifscheibe der Körnung 400 Mesh bis 1000 Mesh und anschließend eine Schleifscheibe der Körnung 1500 Mesh (Korngrößenbereich 5-10 µm) bis 2500 Mesh (Korngrößenbereich 3-5 µm) eingesetzt. Eine besonders bevorzugte Ausführungsform der erfindungsgemäßen Schleifprozesses ist das sequenzielle Oberflächenschleifen der Vorder- und -rückseite der Halbleiterscheibe, wobei zunächst die Vorderseite geschliffen, die Halbleiterscheibe gewendet und anschließend die Rückseite geschliffen wird. Dabei ist es möglich, nacheinander beide Scheibenseiten unter Einsatz des in Fig. 5 gezeigten Aufbaus zu schleifen oder zunächst eine Seite der Halbleiterscheibe, bei­ spielsweise die Rückseite, nach diesem Verfahren zu schleifen und beim anschließenden Schleifen der anderen Scheibenseite, beispielsweise der Vorderseite, bei ansonsten gleicher Vorge­ hensweise auf die Verwendung des elastischen Films 1 zu ver­ zichten. Beide Ausführungsformen sind im Rahmen der Erfindung gleichermaßen bevorzugt. Vor, während und nach dem erfindungs­ gemäßen Schleifschritt kann die Durchführung von Reinigungs- und Trocknungsschritten nach dem Stand der Technik sinnvoll sein.In a preferred embodiment, grinding wheels are used for the grinding process, which consist of metal or synthetic resin-bonded diamonds with a grain size of 400 mesh (grain size range 30-50 µm) to 1000 mesh (grain size range 8-15 µm). In a further preferred embodiment, a grinding wheel with a grain size of 400 mesh to 1000 mesh and then a grinding wheel with a grain size of 1500 mesh (grain size range 5-10 μm) to 2500 mesh (grain size range 3-5 μm) are used. A particularly preferred embodiment of the grinding process according to the invention is the sequential surface grinding of the front and back of the semiconductor wafer, the front being ground first, the semiconductor wafer being turned and then the rear being ground. It is possible to grind both sides of the wheel in succession using the structure shown in FIG. 5 or first to grind one side of the semiconductor wafer, for example the back, using this method and then to grind the other side of the wheel, for example the front, otherwise the same approach to waive the use of the elastic film 1 . Both embodiments are equally preferred within the scope of the invention. Before, during and after the grinding step according to the invention, carrying out cleaning and drying steps according to the prior art can be useful.

Das erfindungsgemäße Verfahren eignet sich insbesondere zur Herstellung von scheibenförmigen Körpern, die aus einem Mate­ rial wie zum Beispiel Isolatormaterial wie Quarzglas, oder einem halbleitenden Material wie Silicium, Silicium/Germanium oder Galliumarsenid bestehen. Für eine Weiterverwendung derartiger Scheiben zur Herstellung von Halbleiter-Bauelementen oder bei einer Anwendung der erfindungsgemäßen Verfahren im Rahmen der Bauelementefertigung ist es sinnvoll, als Scheiben­ material ein halbleitendes Material zu wählen. Silicium ist als halbleitendes Material besonders bevorzugt. Das Verfahren eig­ net sich insbesondere als Teilschritt zur Herstellung ein­ kristalliner Siliciumscheiben mit Durchmessern von insbesondere 200 mm, 300 mm, 400 mm und 450 mm und Dicken von bevorzugt von 400 µm bis 1200 µm sowie als Teilschritt zur Herstellung von integrierten Bauelementen auf solchen Siliciumscheiben.The method according to the invention is particularly suitable for Production of disc-shaped bodies made from a mate rial such as insulator material such as quartz glass, or a semiconducting material such as silicon, silicon / germanium or gallium arsenide. For further use such disks for the production of semiconductor devices or when using the method according to the invention in As part of component manufacturing, it makes sense to use washers material to choose a semiconducting material. Silicon is as semiconducting material is particularly preferred. The procedure proper is particularly useful as a substep for manufacturing crystalline silicon wafers with diameters of in particular 200 mm, 300 mm, 400 mm and 450 mm and thicknesses of preferably from 400 µm to 1200 µm as well as a sub-step for the production of integrated components on such silicon wafers.

Die Prozessausbeuten liegen bei der Durchführung des erfin­ dungsgemäßen CMP-Polierverfahrens und des erfindungsgemäßen Oberflächen-Schleifverfahrens deutlich höher als vergleichbare Ausbeuten bei der Durchführung entsprechender Prozesse nach dem Stand der Technik. Der Grund liegt darin, dass durch die erfin­ dungsgemäße Charakterisierung der Topologie des elastischen Films der eingesetzten Trägervorrichtung für Halbleiterscheiben eine Vorauswahl an für die Prozesse geeigneten Trägervorrich­ tungen getroffen werden kann, die zu einem spezifikationsge­ rechten Polier- oder Schleifergebnis führt. Alle übrigen Trä­ gervorrichtungen werden verworfen oder überarbeitet und erneut erfindungsgemäß charakterisiert. Ausfälle einer Vielzahl von Halbleiterscheiben oder mehrerer strukturierter Halbleiter­ scheiben von teilweise an dieser Stelle der Prozesskette be­ reits sehr hohem Wert durch ungleichmäßigen Polier- oder Schleifabtrag können durch die Erfindung weitgehend vermieden werden. Die Erfindung hat sich als optimaler Beitrag zur Sen­ kung der Herstellkosten von integrierten Halbleiter-Bauelemen­ ten erwiesen.The process yields lie with the implementation of the inventions CMP polishing method and the inventive Surface grinding process significantly higher than comparable Yields in the implementation of corresponding processes after the State of the art. The reason is that through the inventions Characterization of the topology of the elastic according to the invention Films of the carrier device used for semiconductor wafers a pre-selection of a carrier device suitable for the processes can be made that lead to a specification right polishing or grinding result. All other tears Devices are discarded or revised and renewed characterized according to the invention. Failures of a variety of Semiconductor wafers or several structured semiconductors slices of parts of this part of the process chain  very high value due to uneven polishing or Abrasive removal can be largely avoided by the invention become. The invention has proven to be an optimal contribution to Sen Reduction of the manufacturing costs of integrated semiconductor components proven.

Nachfolgende Beispiele verdeutlichen neben einem Vergleichsbei­ spiel bevorzugte Ausführungsformen der Erfindung, ohne jedoch eine Einschränkung zu beinhalten.The following examples illustrate a comparison example game preferred embodiments of the invention, but without to include a limitation.

Beispiel 1example 1

Für dieses Beispiel standen mehrere Trägervorrichtungen zur chemomechanischen Oberflächenpolitur von 300-mm-Scheiben, passend zu einer Polieranlage des Typs FAM434 von Fa. SpeedFam, zur Verfügung. Jede der Trägervorrichtungen war identisch aufgebaut aus einer mit einem elastischen Film zu beklebenden Trägerplatte aus Aluminium und einer Basisplatte aus Sinter­ keramik, die vor dem Poliervorgang mit der Trägerplatte fest verschraubt wird, wobei eine dünne Zwischenschicht aus PTFE für die notwendige Dichtigkeit sorgt. Die Trägerplatten aus Alu­ minium verfügten über jeweils 13 unregelmäßig angeordnete Bohrungen. Außerdem standen Filme des Durchmessers 340 mm aus elastischem, porösem Polyurethan und einer auf der Rückseite aufgebrachten druckadhäsiven Klebeschicht (PSA-Kleber) zur Verfügung (Typ R300 von Fa. Rodel), die ein eingestanztes Lochmuster deckungsgleich zu dem der Trägerplatte aufwiesen und über einen 19,5 mm breiten, aufgeklebten seitlichen Hal­ terungsring aus glasfaserverstärktem Duroplast mit einer Dicke von 550 µm verfügten. Derartig vorgefertigte Filme werden vom Hersteller angeboten. In einer Pressvorrichtung wurden mehrere der elastischen Filme nach Entfernen der Schutzfolie für die Klebeschicht auf jeweils eine Trägerplatte, die von der Basis­ platte zuvor getrennt worden war, durch Anwendung einer gleichmäßig verteilten Kraft von 5900 N bei Raumtemperatur aufgepresst. Several carrier devices were available for this example chemomechanical surface polishing of 300 mm discs, suitable for a polishing system of the type FAM434 from SpeedFam, to disposal. Each of the carriers was identical made up of one to be covered with an elastic film Base plate made of aluminum and a base plate made of sinter ceramic, which is fixed with the carrier plate before the polishing process is screwed, with a thin intermediate layer made of PTFE for the necessary tightness ensures. The carrier plates made of aluminum minium each had 13 irregularly arranged ones Holes. Films with a diameter of 340 mm were also outstanding elastic, porous polyurethane and one on the back applied pressure-adhesive layer (PSA adhesive) for Available (type R300 from Rodel), which is a stamped Hole patterns were congruent to that of the carrier plate and over a 19.5 mm wide, glued on side neck ring made of glass fiber reinforced thermoset with a thickness of 550 µm. Such pre-made films are made by Manufacturer offered. Several were in one press the elastic films after removing the protective film for the Adhesive layer on one backing plate each, from the base plate had previously been separated by using a evenly distributed force of 5900 N at room temperature pressed on.  

Jede der Trägerplatten mit aufgeklebtem elastischem Film und seitlichem Rückhaltering wurde wie folgt charakterisiert: Zu­ nächst wurde eine Testscheibe mit hoher Planparallelität und einer hohen topologischen Ebenheit ausgewählt. Diese Testschei­ be war eine doppelseitenpolierte Siliciumscheibe mit einem Durchmesser von 300 mm und einer Dicke von 775 µm und wies keine in Magic-Mirror-Untersuchungen sichtbaren Abweichungen von der idealen Oberflächentopologie auf. Außerdem wurde eine Aufnahmevorrichtung für die nicht mit dem elastischen Film be­ klebte Rückseite der Trägerplatte konstruiert, die aus PVC be­ stand, über Bohrungen sowie einen Anschluss an eine Vakuumein­ richtung besaß und mit der Trägerplatte über einen Dichtungs­ ring luftdicht zu verbinden war. Es lag ein Aggregat mit (von oben nach unten) folgenden Schichten vor: Testscheibe - elasti­ scher Film mit seitlichem Rückhaltering - Trägerplatte - Dich­ tungsring - PVC-Platte mit Vakuumanschluss. Durch Anlegen eines Vakuums von 0,8 bar (Absolutdruck: 0,2 bar) wurde die Test­ scheibe auf dem elastischen Film fixiert und spiegelte gleich­ zeitig durch Verformung die topologische Oberfläche des Film wider. Das beschriebene Aggregat wurde auf einem handelsübliche Magic-Mirror-Messplatz befestigt und derart charakterisiert, dass die Vorderseite der Testscheibe mit parallel kollimiertem weißem Licht beleuchtet wurde, wobei eine entsprechend positio­ nierte Kameraoptik die reflektierte Strahlung registrierte. Auf diese Weise wurden topologische Abweichungen von der idealen Vorderseite der Testscheibe auf einem Ausdruck abgebildet. Bei derartiger Charakterisierung mehrerer Trägervorrichtungen wurde gefunden, dass einige der elastischen Filme frei von topolo­ gischen Abweichungen von der idealen Oberfläche waren und ein Charkterisierungsergebnis vom Typ A lieferten, während andere eine halbmondförmige Delle im Zentrum oder topologische Abweichungen in Gestalt von Dellen oder Erhebungen im Bereich der Fläche oder im Bereich des Randes aufwiesen (Typ B- Ergebnis). Each of the carrier plates with glued on elastic film and lateral retaining ring was characterized as follows: Zu next was a test disk with high plane parallelism and selected a high topological flatness. This test ticket be was a double-sided polished silicon wafer with one Diameter of 300 mm and a thickness of 775 microns and pointed no deviations visible in Magic Mirror examinations from the ideal surface topology. In addition, one Cradle for not be with the elastic film glued back of the carrier plate constructed, which be made of PVC stood, through holes and a connection to a vacuum direction and with the carrier plate over a seal ring was to be connected airtight. There was an aggregate with (from the following layers before: test disc - elasti Scher film with side retaining ring - carrier plate - you tungsring - PVC plate with vacuum connection. By creating one Vacuum of 0.8 bar (absolute pressure: 0.2 bar) was the test disc fixed on the elastic film and mirrored immediately the topological surface of the film due to deformation contrary. The unit described was on a commercial Magic Mirror measuring station attached and characterized in such a way that the front of the test disk with collimated in parallel white light was illuminated, with a corresponding positio camera optics that registered reflected radiation. On this way, topological deviations from the ideal Front of the test disk shown on a printout. At such characterization of multiple carriers found that some of the elastic films are free from topolo deviations from the ideal surface were and are Characterization results of type A gave while others a crescent-shaped dent in the center or topological Deviations in the form of dents or surveys in the area of the surface or in the area of the edge (type B- Result).  

Beispiel 2Example 2

Für die Durchführung des chemomechanischen Oberflächen-Polier­ schrittes auf einer Polieranlage FAM434 von Fa. SpeedFam stan­ den 300-mm-Siliciumscheiben mit doppelseitenpolierter Oberflä­ che und einer Dicke von 775 µm zur Verfügung. Es wurde eine ge­ mäß Beispiel 1 vorbereitete und durch ein Typ A-Ergebnis cha­ rakterisierte Trägervorrichtung ausgewählt, die keine topolo­ gischen Abweichungen von der idealen Oberfläche aufwies. Die Trägervorrichtung wurde nach Anschrauben der Basisplatte an der Polierspindel der Anlage befestigt. Es wurde ein Zweistufen- Polierprozess auf zwei Poliertellern gefahren, wobei im ersten, abtragenden Polierschritt auf einem Polytex-Poliertuch von Fa. Rodel unter Zugabe eines Poliermittels Levasil 300 von Fa. Bayer (3 Gew.-% SiO2 in Reinstwasser; pH-Wert durch K2CO3-Zugabe auf 10,5 eingestellt) für eine Zeitdauer von 3 min und im zweiten, glättenden Polierschritt auf eins Poliertuch Napcon 4500 N2 von Fa. Nagase unter Zugabe eines Poliermittels Glanzox 3900 von Fa. Fujimi (1 Gew.-% SiO2 in Reinstwasser; pH-Wert 10,0) für eine Zeitdauer von 2 min poliert wurde. Der Gesamt- Siliciumabtrag von der Vorderseite der Halbleiterscheibe betrug 0,5 µm. Anschließend wurde die Drehung von Polierteller und Spindel für weitere 30 sec unter Zugabe von Reinstwasser aufrechterhalten. Die Scheiben wurden nach dem Stand der Technik gereinigt und getrocknet und auf einem Oberflächen- Laserinspektionsgerät des Typs SP1 von Fa. KLA Tencor auf der polierten Vorderseite hinsichtlich ihrer Oberflächenrauigkeit (Haze) vermessen. Im DNN-Kanal ("dark field narrow") ergab sich ein sehr homogenes Hazebild bei einem mittleren Hazewert von 0,035 ppm und einem Maximalwert von 0,051 ppm. Die Scheiben waren damit für eine Weiterverarbeitung in der Halbleiter-Bau­ elementeherstellung geeignet.300 mm silicon wafers with a double-sided polished surface and a thickness of 775 µm were available for carrying out the chemomechanical surface polishing step on a FAM434 polishing system from SpeedFam. A carrier device prepared according to example 1 and characterized by a type A result was selected which had no topological deviations from the ideal surface. The support device was fastened to the polishing spindle of the system after the base plate had been screwed on. A two-stage polishing process was carried out on two polishing plates, the first, abrasive polishing step being carried out on a Rodel Polytex polishing cloth with the addition of a Levasil 300 polishing agent from Bayer (3% by weight SiO 2 in ultrapure water; pH value adjusted to 10.5 by K2CO3 addition) for a period of 3 min and in the second, smoothing polishing step on a Napcon 4500 N2 polishing cloth from Nagase with the addition of a polishing agent Glanzox 3900 from Fujimi (1% by weight SiO 2 in ultrapure water; pH 10.0) was polished for a period of 2 min. The total silicon removal from the front of the semiconductor wafer was 0.5 μm. Then the rotation of the polishing plate and spindle was maintained for a further 30 seconds with the addition of ultrapure water. The disks were cleaned and dried according to the prior art and measured on a surface laser inspection device of the type SP1 from KLA Tencor on the polished front side with regard to their surface roughness (haze). In the DNN channel ("dark field narrow") there was a very homogeneous haze image with an average haze value of 0.035 ppm and a maximum value of 0.051 ppm. The disks were therefore suitable for further processing in semiconductor component production.

Vergleichsbeispiel 1Comparative Example 1

Es wurde vorgegangen wie in Beispiel 2 beschrieben mit dem Un­ terschied, dass eine Trägervorrichtung zum Einsatz kam, deren topologische Untersuchung ein Typ B-Ergebnis in Form einer halbmondförmigen Delle im Zentrum nachgewiesen hat. Bei der Laser-Rauigkeitsmessung mit dem SP1-Gerät ergab im DNN-Kanal für die schleierfrei polierte Vorderseite der Siliciumscheiben ein inhomogenes Hazebild, wobei an der Stelle der festge­ stellten Delle im elastischen Film hohe Hazewerte auftraten, die auf eine nicht ausreichenden Polierabtrag schließen lassen. Es wurde ein mittlerer Hazewert von 0,046 ppm bei einem Maximalwert von 1,678 ppm festgestellt. Die Scheiben waren damit für eine Weiterverarbeitung in der Halbleiter-Bauele­ menteherstellung nicht geeignet.The procedure was as described in Example 2 with the Un decided that a carrier device was used, the a type B result in the form of a topological examination  crescent-shaped dent in the center. In the Laser roughness measurement with the SP1 device showed in the DNN channel for the fog-free polished front of the silicon wafers an inhomogeneous Haze picture, where at the place of the festge dents in the elastic film showed high haze values, which indicate insufficient polishing removal. It had an average haze of 0.046 ppm at one Maximum value of 1.678 ppm determined. The disks were thus for further processing in the semiconductor component not suitable.

Claims (18)

1. Verfahren zur Herstellung einer Halbleiterscheibe, bei dem die Halbleiterscheibe auf einer als geeignet beurteilten Trä­ gervorrichtung fixiert und eine Seite der Halbleiterscheibe einer mechanischen Bearbeitung unterzogen wird, wobei die Trä­ gervorrichtung eine starre Trägerplatte und einen mit der Trä­ gerplatte fest verbundenen elastischen Film umfasst und über eine Möglichkeit zum Ansaugen der Halbleiterscheibe mit Vakuum an den elastischen Film verfügt, und der elastische Film auf Ebenheit untersucht wird, dadurch gekennzeichnet, dass eine Testscheibe mit bekannter Topologie mit einer Rückseite gegen den Film der Trägervorrichtung gesaugt und eine Vorderseite der Testscheibe topologisch vermessen wird, und das Ergebnis der Messung als Kriterium zur Beurteilung der Eignung der Träger­ vorrichtung herangezogen wird.1. A method for producing a semiconductor wafer, in which the semiconductor wafer is fixed on a carrier device which is judged to be suitable and one side of the semiconductor wafer is subjected to a mechanical processing, the carrier apparatus comprising a rigid carrier plate and an elastic film which is firmly connected to the carrier plate, and has a possibility of sucking the semiconductor wafer under vacuum onto the elastic film, and the elastic film is examined for flatness, characterized in that a test wafer with a known topology is sucked against the film of the carrier device with a rear side and a front side of the test wafer is measured topologically , and the result of the measurement is used as a criterion for assessing the suitability of the carrier device. 2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass die Trägervorrichtung als geeignet beurteilt wird, wenn die Messung ergibt, dass die Vorderseite der Testscheibe im Wesentlichen frei von topologischen Unregelmäßigkeiten ist.2. The method according to claim 1, characterized in that the Carrier device is judged suitable when the measurement reveals that the front of the test disk is essentially is free of topological irregularities. 3. Verfahren nach Anspruch 1 oder Anspruch 2, dadurch gekenn­ zeichnet, dass der elastische Film durch Druckaufbringung bei einer Temperatur von 15 bis 150°C mit der Trägerplatte durch eine Klebung verbunden wird.3. The method according to claim 1 or claim 2, characterized indicates that the elastic film is applied by applying pressure a temperature of 15 to 150 ° C with the support plate an adhesive is connected. 4. Verfahren nach einem der Ansprüche 1 bis 3, dadurch gekenn­ zeichnet, dass die Testscheibe vor der Messung doppelseitig poliert wird und eine hohe topologische Ebenheit aufweist.4. The method according to any one of claims 1 to 3, characterized records that the test disk is double-sided before measurement is polished and has a high topological flatness. 5. Verfahren nach einem der Ansprüche 1 bis 4, dadurch gekenn­ zeichnet, dass die Messung nach einem Verfahren durchgeführt wird, das ausgewählt ist aus einer Gruppe, die das Magic- Mirror-Verfahren und das Interferometer-Verfahren umfasst.5. The method according to any one of claims 1 to 4, characterized records that the measurement is carried out according to a method that is selected from a group that Mirror method and the interferometer method includes. 6. Verfahren nach einem der Ansprüche 1 bis 5, dadurch gekenn­ zeichnet, dass die Testscheibe während der Messung mit einem Vakuum von 0105 bar bis 0,95 bar Unterdruck an den elastischen Film angesaugt wird.6. The method according to any one of claims 1 to 5, characterized records that the test disk with a  Vacuum from 0105 bar to 0.95 bar negative pressure on the elastic Film is sucked. 7. Verfahren nach einem der Ansprüche 1 bis 6, dadurch gekenn­ zeichnet, dass die mechanische Bearbeitung der Halbleiter­ scheibe in Form einer chemomechanischen Politur einer Vorder­ seite einer Halbleiterscheibe erfolgt.7. The method according to any one of claims 1 to 6, characterized records that mechanical processing of semiconductors disc in the form of a chemomechanical polish on a front side of a semiconductor wafer. 8. Verfahren nach 7, dadurch gekennzeichnet, dass die Halb­ leiterscheibe während der chemomechanischen Politur mittels Anlegen von Vakuum an der Trägervorrichtung haftet.8. The method according to 7, characterized in that the half conductor disc during the chemomechanical polishing by means of Applying vacuum adheres to the carrier device. 9. Verfahren nach Anspruch 7, dadurch gekennzeichnet, dass die Halbleiterscheibe während der chemomechanischen Politur mittels Adhäsionskräften an der Trägervorrichtung haftet.9. The method according to claim 7, characterized in that the Semiconductor wafer during chemomechanical polishing by means of Adhesive forces adhere to the carrier device. 10. Verfahren nach einem der Ansprüche 7 bis 9, dadurch gekenn­ zeichnet, dass die Halbleiterscheibe nach der chemomechanischen Politur mittels Überdruck von der Trägervorrichtung gelöst wird.10. The method according to any one of claims 7 to 9, characterized records that the semiconductor wafer after the chemomechanical Polish removed from the carrier device by means of overpressure becomes. 11. Verfahren nach einem der Ansprüche 7 bis 10, dadurch ge­ kennzeichnet, dass die Halbleiterscheibe während der chemo­ mechanischen Politur mit einem Rückhaltering seitlich fixiert wird, wobei der Rückhaltering an der Trägerplatte befestigt ist und den elastischen Film nach außen hin begrenzt.11. The method according to any one of claims 7 to 10, characterized ge indicates that the semiconductor wafer during the chemo mechanical polish fixed on the side with a retaining ring is, wherein the retaining ring is attached to the support plate and limits the elastic film to the outside. 12. Verfahren nach einem der Ansprüche 7 bis 11, dadurch ge­ kennzeichnet, dass die Halbleiterscheibe während der chemo­ mechanischen Politur mit einem kontinuierlich zugeführten Po­ liermittel in Kontakt gebracht wird, das einen SiO2-Fest­ stoffgehalt von 0,1 bis 5 Gew.-% und einen pH-Wert von 9 bis 12 besitzt.12. The method according to any one of claims 7 to 11, characterized in that the semiconductor wafer is brought into contact with a continuously supplied polishing agent during the chemo-mechanical polishing which has an SiO 2 solids content of 0.1 to 5% by weight. % and has a pH of 9 to 12. 13. Verfahren nach einem der Ansprüche 7 bis 12, dadurch ge­ kennzeichnet, dass die chemomechanische Politur als Oberflä­ chenpolitur der Vorderseite der Halbleiterscheibe durchgeführt wird, bei der Halbleitermaterial mit einer Dicke von 0,1 bis 5 µm von der Vorderseite abgetragen wird.13. The method according to any one of claims 7 to 12, characterized ge indicates that the chemomechanical polish as surface Chenpolitur performed the front of the semiconductor wafer  is, in the semiconductor material with a thickness of 0.1 to 5 microns is removed from the front. 14. Verfahren nach einem der Ansprüche 7 bis 12, dadurch ge­ kennzeichnet, dass die chemomechanische Politur als Abtragspo­ litur der Vorderseite der Halbleiterscheibe durchgeführt wird, bei der Halbleitermaterial mit einer Dicke von über 5 bis 50 µm abgetragen wird.14. The method according to any one of claims 7 to 12, characterized ge indicates that the chemomechanical polish as a removal litur the front of the semiconductor wafer is performed in the semiconductor material with a thickness of over 5 to 50 microns is removed. 15. Verfahren nach einem der Ansprüche 7 bis 22, dadurch ge­ kennzeichnet, dass die chemomechanische Politur als chemomecha­ nische Planarisierung von auf die Vorderseite der Halbleiter­ scheibe aufgebrachten mikroelektronischen Strukturen durchge­ führt wird.15. The method according to any one of claims 7 to 22, characterized ge indicates that the chemomechanical polish as a chemomecha African planarization from the front of the semiconductor microelectronic structures applied leads. 16. Verfahren nach einem der Ansprüche 1 bis 6, dadurch gekenn­ zeichnet, dass die mechanische Bearbeitung der Halbleiter­ scheibe in Form eines Oberflächenschleifens einer Seite der Halbleiterscheibe durch Bewegen eines mit Abrasivstoffen beauf­ schlagten Schleifkörpers über die Seite der Halbleiterscheibe erfolgt.16. The method according to any one of claims 1 to 6, characterized records that mechanical processing of semiconductors disc in the form of a surface grinding of one side of the Semiconductor wafer by moving an abrasive material struck the grinding wheel over the side of the semiconductor wafer he follows. 17. Verfahren nach Anspruch 16, dadurch gekennzeichnet, dass mit einer mit Diamanten einer Körnung von 3 bis 30 µm beauf­ schlagten Tellerschleifscheibe geschliffen und Halbleitermate­ rial mit einer Dicke von 10 bis 100 µm abgetragen wird.17. The method according to claim 16, characterized in that with a diamond with a grain size of 3 to 30 µm whipped disc grinding wheel and semiconductor mate rial is removed with a thickness of 10 to 100 microns. 18. Verfahren nach Anspruch 16 oder Anspruch 17, dadurch ge­ kennzeichnet, dass zunächst von einer Vorderseite der Halblei­ terscheibe Halbleitermaterial mit einer Dicke von 10 bis 100 µm und anschließend von einer Rückseite der Halbleiterscheibe Halbleitermaterial mit einer Dicke von 10 bis 100 µm abge­ schliffen wird.18. The method according to claim 16 or claim 17, characterized ge indicates that initially from a front of the half lead disc semiconductor material with a thickness of 10 to 100 microns and then from a back of the wafer Abge semiconductor material with a thickness of 10 to 100 microns is sanded.
DE2000109656 2000-02-24 2000-02-24 Method for producing a semiconductor wafer Expired - Fee Related DE10009656B4 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE2000109656 DE10009656B4 (en) 2000-02-24 2000-02-24 Method for producing a semiconductor wafer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE2000109656 DE10009656B4 (en) 2000-02-24 2000-02-24 Method for producing a semiconductor wafer

Publications (2)

Publication Number Publication Date
DE10009656A1 true DE10009656A1 (en) 2000-12-28
DE10009656B4 DE10009656B4 (en) 2005-12-08

Family

ID=7632910

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2000109656 Expired - Fee Related DE10009656B4 (en) 2000-02-24 2000-02-24 Method for producing a semiconductor wafer

Country Status (1)

Country Link
DE (1) DE10009656B4 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10217374A1 (en) * 2002-04-18 2003-06-18 Wacker Siltronic Halbleitermat Production of semiconductor wafers made from silicon comprises sawing a single crystal made from silicon into silicon wafers, forming a mechanical cut on both sides of the wafers, polishing using polishing plates, and surface polishing
DE102004061054A1 (en) * 2004-12-18 2006-07-06 Infineon Technologies Ag Method for fastening substrate at substrate holder involves laying of first side of substrate on substrate holder, setting of first fluid pressure at first sub range of first side of substrate and setting of second fluid pressure

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102010031364A1 (en) * 2010-07-15 2012-01-19 Gebr. Schmid Gmbh & Co. Support for a silicon block, carrier arrangement with such a carrier and method for producing such a carrier arrangement
US10556317B2 (en) 2016-03-03 2020-02-11 P.R. Hoffman Machine Products Inc. Polishing machine wafer holder

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR910009320B1 (en) * 1986-08-19 1991-11-09 미쓰비시 마테리알 가부시기가이샤 Polishing apparatus
DE3771857D1 (en) * 1986-12-08 1991-09-05 Sumitomo Electric Industries SURFACE GRINDING MACHINE.
JP2632738B2 (en) * 1990-04-27 1997-07-23 信越半導体 株式会社 Packing pad and method for polishing semiconductor wafer
JP2953060B2 (en) * 1990-12-28 1999-09-27 三菱化学ポリエステルフィルム株式会社 High density magnetic recording media
US5205082A (en) * 1991-12-20 1993-04-27 Cybeq Systems, Inc. Wafer polisher head having floating retainer ring
US5329732A (en) * 1992-06-15 1994-07-19 Speedfam Corporation Wafer polishing method and apparatus
DE4224395A1 (en) * 1992-07-23 1994-01-27 Wacker Chemitronic Semiconductor wafers with defined ground deformation and process for their production
JP3311116B2 (en) * 1993-10-28 2002-08-05 株式会社東芝 Semiconductor manufacturing equipment
US5643053A (en) * 1993-12-27 1997-07-01 Applied Materials, Inc. Chemical mechanical polishing apparatus with improved polishing control
US5769696A (en) * 1995-02-10 1998-06-23 Advanced Micro Devices, Inc. Chemical-mechanical polishing of thin materials using non-baked carrier film
US5875559A (en) * 1995-10-27 1999-03-02 Applied Materials, Inc. Apparatus for measuring the profile of a polishing pad in a chemical mechanical polishing system
JPH09201765A (en) * 1996-01-25 1997-08-05 Shin Etsu Handotai Co Ltd Packing pad, and method of plishing semiconductor wafer
US5876273A (en) * 1996-04-01 1999-03-02 Kabushiki Kaisha Toshiba Apparatus for polishing a wafer
JP3696690B2 (en) * 1996-04-23 2005-09-21 不二越機械工業株式会社 Wafer polisher system
JPH09321001A (en) * 1996-05-31 1997-12-12 Komatsu Electron Metals Co Ltd Method for polishing semiconductor wafer
US5787595A (en) * 1996-08-09 1998-08-04 Memc Electric Materials, Inc. Method and apparatus for controlling flatness of polished semiconductor wafer
JP2738392B1 (en) * 1996-11-05 1998-04-08 日本電気株式会社 Polishing apparatus and polishing method for semiconductor device
JPH10156710A (en) * 1996-11-27 1998-06-16 Shin Etsu Handotai Co Ltd Thin plate polishing method and polishing device
DE19651761A1 (en) * 1996-12-12 1998-06-18 Wacker Siltronic Halbleitermat Method and device for polishing semiconductor wafers
US5948204A (en) * 1996-12-30 1999-09-07 Intel Corporation Wafer carrier ring method and apparatus for chemical-mechanical planarization
JPH10217112A (en) * 1997-02-06 1998-08-18 Speedfam Co Ltd Cmp device
US5842910A (en) * 1997-03-10 1998-12-01 International Business Machines Corporation Off-center grooved polish pad for CMP
DE19719503C2 (en) * 1997-05-07 2002-05-02 Wolters Peter Werkzeugmasch Device for chemical mechanical polishing of surfaces of semiconductor wafers and method for operating the device
US5921855A (en) * 1997-05-15 1999-07-13 Applied Materials, Inc. Polishing pad having a grooved pattern for use in a chemical mechanical polishing system
DE19722679A1 (en) * 1997-05-30 1998-12-03 Wacker Siltronic Halbleitermat Wafer holder and method for manufacturing a semiconductor wafer
US5951370A (en) * 1997-10-02 1999-09-14 Speedfam-Ipec Corp. Method and apparatus for monitoring and controlling the flatness of a polishing pad
DE19748020A1 (en) * 1997-10-30 1999-05-06 Wacker Siltronic Halbleitermat Method and device for polishing semiconductor wafers
US5964646A (en) * 1997-11-17 1999-10-12 Strasbaugh Grinding process and apparatus for planarizing sawed wafers
DE19755975A1 (en) * 1997-12-16 1999-06-17 Wolters Peter Werkzeugmasch Semiconductor wafer holder suitable also for other flat workpieces
US5993293A (en) * 1998-06-17 1999-11-30 Speedram Corporation Method and apparatus for improved semiconductor wafer polishing

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10217374A1 (en) * 2002-04-18 2003-06-18 Wacker Siltronic Halbleitermat Production of semiconductor wafers made from silicon comprises sawing a single crystal made from silicon into silicon wafers, forming a mechanical cut on both sides of the wafers, polishing using polishing plates, and surface polishing
DE102004061054A1 (en) * 2004-12-18 2006-07-06 Infineon Technologies Ag Method for fastening substrate at substrate holder involves laying of first side of substrate on substrate holder, setting of first fluid pressure at first sub range of first side of substrate and setting of second fluid pressure

Also Published As

Publication number Publication date
DE10009656B4 (en) 2005-12-08

Similar Documents

Publication Publication Date Title
DE10142400B4 (en) Improved local flatness semiconductor wafer and method of making the same
DE112016005417B4 (en) Wafer polishing process
DE102013201663B4 (en) Process for polishing a semiconductor wafer
DE10004578C1 (en) Production of a semiconductor wafer comprises polishing the edges of the wafer with a cloth with the continuous introduction of an alkaline polishing agent using polishing plates, wetting with a film and cleaning and drying
DE10196115B4 (en) Method for polishing a semiconductor wafer
DE112014003787B4 (en) Method for producing a mirror-polished wafer
DE112012001943B4 (en) A method of adjusting the height position of a polishing head and a method of polishing a workpiece
DE102015003240A1 (en) CHEMICAL-MECHANICAL POLISHING CUSHION WITH POLISHING LAYER AND WINDOW
DE112011100598B4 (en) Polishing head and polishing device
DE112009001875B4 (en) Wafer polishing method and double side polishing device
DE10159833C1 (en) Process for the production of a large number of semiconductor wafers
DE112011103769B4 (en) Method for producing an epitaxial wafer and epitaxial wafer
DE69116720T2 (en) Support bracket and method for producing the support bracket by fine surface processing
DE102010005904B4 (en) Method for producing a semiconductor wafer
DE112015003214B4 (en) Final polishing process of a silicon wafer
DE19956250C1 (en) Production of a number of semiconductor wafers comprise simultaneously polishing a front side and a rear side of each wafer and evaluating each wafer for further processing according to quality criteria
DE19905737A1 (en) New double-sided polished semiconductor wafer has extremely low front face site front surface-referenced least squares ratio planarity values varying insignificantly between the wafer edge and central regions
DE102015004786A1 (en) Chemical-mechanical polishing pad
DE102015003200A1 (en) SOFT AND CONDENSABLE CHEMICAL MECHANICAL POLISHING CUSHION WITH WINDOW
DE112015003941T5 (en) Method for polishing a silicon wafer
DE102005034120A1 (en) Semiconductor wafer and method for producing a semiconductor wafer
DE102014012353A1 (en) CHEMICAL MECHANICAL POLISH PILLOW
EP1146551A1 (en) Process for reclaiming a semiconductor wafer
EP0961314A1 (en) Highly even silicon wafer and process for manufacturing semiconductor wafers
DE112014001031T5 (en) Mounting assembly and method of making the same

Legal Events

Date Code Title Description
OAV Publication of unexamined application with consent of applicant
OP8 Request for examination as to paragraph 44 patent law
8127 New person/name/address of the applicant

Owner name: WACKER SILTRONIC AG, 84489 BURGHAUSEN, DE

8127 New person/name/address of the applicant

Owner name: SILTRONIC AG, 81737 MUENCHEN, DE

8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee

Effective date: 20140902