DD289336A5

DD289336A5 - CIRCUIT FOR THE PRODUCTION OF A TEST SIGNAL AND FOR PREMIUM COMPENSATION

Info

Publication number: DD289336A5
Application number: DD33476389A
Authority: DD
Inventors: Hubertus Stephan
Original assignee: Veb Waegetechnik Rapido Radebeul,Betrieb Des Veb Kombinat Nagema,De
Priority date: 1989-11-22
Filing date: 1989-11-22
Publication date: 1991-04-25

Abstract

Die Erfindung betrifft eine Schaltung zur Erzeugung eines Pruefsignals und zur Vorlastkompensation in elektronischen Auswerteschaltungen fuer Widerstandsmeszbruecken in elektromechanischen Waagen. Das Anliegen der Erfindung besteht darin, mit einer geringen Zahl von Bauelementen, insbesondere Praezisionswiderstaenden, die durch die Vorlast der Waage erzeugte Meszspannung zu kompensieren und ein analoges Pruefsignal zu erzeugen. Dies wird dadurch erreicht, dasz der Fuszpunkt eines der im Differenzverstaerker enthaltenen Widerstandspaare mit dem Ausgang eines D/A-Wandlers verbunden ist, dessen Ausgangsspannung zur UEberpruefung der Genauigkeit durch ein externes Signal von einem ersten Wert waehrend des Normalbetriebes auf einen zweiten vorgegebenen Wert umschaltbar ist.{elektronische Auswerteschaltungen; Widerstandsmeszbruecken; elektromechanische Waagen; Differenzverstaerker; Operationsverstaerker; Pruefsignal; Vorlastkompensation; D/A-Wandler}The invention relates to a circuit for generating a Pruefsignals and preload compensation in electronic evaluation circuits for Widerstandsmeszbruecken in electromechanical scales. The object of the invention is to compensate with a small number of components, in particular Praezisionswiderstaenden, the measuring voltage generated by the preload of the scale and to generate an analogue Pruefsignal. This is achieved by the fact that the Fuszpunkt one of the resistor pairs contained in the Differenzverstaerker is connected to the output of a D / A converter whose output voltage for checking the accuracy of an external signal from a first value during normal operation to a second predetermined value is switchable {electronic evaluation circuits; Widerstandsmeszbruecken; electromechanical scales; differential amplifier; operational amplifier; test signal; initial load; D / A converter}

Description

Field of application of the invention

Die Erfindung betrifft eine Schaltung zur Erzeugung eines Prüfsignals und zur Vorlastkompensation in elektronischen Auswerteschaltungen für Widerstandsmeßbrücken in elektromechanischen Waagen.The invention relates to a circuit for generating a test signal and for preload compensation in electronic evaluation circuits for resistance bridges in electromechanical scales.

Characteristic of the known state of the art

Die internationalen Vorschriften für Waagen im eichpflichtigen Verkehr schreiben eine Überprüfung der Genauigkeit des Analogteils durch geeignete Maßnahmen zwingend vor. An die Genauigkeit dieser Prüfung werden sehr hohs Anforderungen, insbesondere hinsichtlich Temperatur- und Langzeitstabilität, gestellt. Zur Realisierung dieser Forderung sind verschiedene technische Mittel bekannt.The international regulations for scales in custody transfer require a check of the accuracy of the analog part by appropriate measures. Very high demands are placed on the accuracy of this test, in particular with regard to temperature and long-term stability. To realize this requirement, various technical means are known.

So ist es üblich, durch Parallelschalten eines Widerstandes zu einem Zweig der Meßbrücke eine gezielte Brückenverstimmung zu erreichen. Durch Parallelschalten einer zweiten Meßbrücke, beschrieben in der DE-OS 2841839, wird die gleiche Wirkung erzielt. Weiterhin ist es üblich, durch Parallelschalten eines weiteren Widerstands zum anderen Zweig der Meßbrücke eine Verstimmung in die entgegengesetzte Richtung zu erzielen und damit das durch die Vorlast der Waage bewirkte Ausgsngssignal zu kompensieren.Thus, it is customary to achieve a targeted bridge detuning by connecting a resistor in parallel to a branch of the measuring bridge. By parallel connection of a second measuring bridge, described in DE-OS 2841839, the same effect is achieved. Furthermore, it is customary to achieve a detuning in the opposite direction by connecting a further resistor in parallel to the other branch of the measuring bridge and thus to compensate for the output signal caused by the preload of the scale.

Beide Lösungen weisen den Nachteil auf, daß die mit der Parallelschaltung erzielte Brückenverstimmung vom Innenwiderstand der Meßbrücke abhängig ist. Da in einer Waage bis zu 8 Wägezellen parallelgeschaltet werden und außerdem die Brückenverstimmung einen solchen Wert besitzen soll, daß die bei Belastung der Waage mit Nennlast sich ergebende Ausgangsspannung der Waage erreicht wird, müssen die Widerstände zur Erzeugung des Prüfsignals in einem Bereich von 1 zu angepaßt werden. Um eine gute Einstellbarkeit der Widerstände zu erreichen, erfordert diese Lösung eine große Zahl fein abgestufter Widerstände bzw. Potentiometer hoher Genauigkeit. Der Fehler des Prüfsignals wird außerdem durch die temperaturabhängigen Zuleitungswiderstände zur Meßbrücke sowie die Innenwiderstände elektronischer Schalter beeinflußt.Both solutions have the disadvantage that the bridge detuning achieved with the parallel circuit is dependent on the internal resistance of the measuring bridge. Since in a balance up to 8 load cells are connected in parallel and also the bridge detuning should have such a value that the load of the balance with nominal load resulting output voltage of the balance is achieved, the resistors for generating the test signal in a range of 1 must be adjusted become. In order to achieve a good adjustability of the resistors, this solution requires a large number of finely graded resistors or potentiometers of high accuracy. The error of the test signal is also influenced by the temperature-dependent supply line resistance to the measuring bridge and the internal resistance of electronic switches.

Eine weitere Möglichkeit besteht darin, die Eingänge des Differenzverstärker über elektronische Schalter an einen Spannungsteiler zu schalten, welcher aus der Brückenspeisespannunf, eine definierte Prüfspannung erzeugt. Bei dieser Lösung muß aber die Prüfspannung ebenfalls durch einstellbare Widerstände erzeugt werden. Die unmittelbar am Verstärkereingang liegenden Schalter erhöhen zusätzlich den Aufwand und können durch ihre Sperrströme und Thermospannungen den Fehler vergrößern. Durch unterschiedliche Gleichtaktpotentiule können weitere Fehler entstehen.Another possibility is to switch the inputs of the differential amplifier via electronic switches to a voltage divider, which generates from the Brückenspeisespannunf, a defined test voltage. In this solution, but the test voltage must also be generated by adjustable resistors. The switches located directly on the amplifier input additionally increase the effort and can increase the error due to their reverse currents and thermal voltages. Different common mode potentiometers can cause further errors.

Die im DD-WP 272016 bekanntgemachte Lösung vermeidet diese Nachteile durch Einspeisung eines zusätzlichen Stroms in den die Verstärkung bestimmenden Widerstandsteiler des Meßverstärkers. Da dieser Strom aber durch die Schaltung nur in eine Richtung eingespeist werden kann, erlaubt die Schaltung keine Kompensation der Vorlast der Waage.The solution disclosed in DD-WP 272016 avoids these disadvantages by feeding an additional current into the gain-determining resistor divider of the sense amplifier. However, since this current can be fed through the circuit in one direction only, the circuit does not allow compensation of the preload of the balance.

Object of the invention

Das Ziel der Erfindung besteht darin, den bei den bekannten technischen Lösungen erforderlichen Aufwand an Bauelementen weiter zu senken und eine Lösung anzugeben, die ohne zusätzlichen Aufwand gleichzeitig eine Kompensation des durch die Vorlast der Waage erzeugten Meßsignals ermöglicht.The object of the invention is to further reduce the expenditure of components required in the known technical solutions and to provide a solution which, at the same time, allows compensation of the measuring signal generated by the preload of the balance without additional expenditure.

Explanation of the essence of the invention The invention has for its object to provide a circuit for generating a test signal in an electronic Evaluation circuit, consisting of a differential amplifier consisting of two non-inverting amplifiers, each with one

verstärkungsbestimmenden Widerstandspaar, wobei der Fußpunkt des Widerstandspaars des ersten Verstärkers auf dengain determining resistor pair, wherein the base point of the resistor pair of the first amplifier on the

Output of the second amplifier is to create, at the same time a Korr-oensation by the preload of the balance

erzeugten Meßsignale ermöglicht undeine hohe Stabilität besitzt.generates measured signals and has high stability.

According to the invention the object is achieved in that in the listed circuit, the base of the resistor pair

des zweiten Verstärkers mit dem Ausgang eines D-A-Wandlers verbunden ist, dessen Ausgangsspannung zur Überprüfung derthe second amplifier is connected to the output of a D-A converter whose output voltage for checking the

Accuracy via an external signal from a first value during normal operation to a second predetermined value

umschaltbar ist.is switchable.

The output voltage of the D-A converter is divided by the resistor pair of the second amplifier at the output of the

zweiten Verstärkers und damit am Fußpunkt des Widerstandspaares des ersten Verstärkers wirksam. Entsprechend der durchden Wert der Widerstände bestimmten Verstärkung entsteht so am Ausgang des ersten Verstärkers eine Spannungsänderung,welche am A-D-Umsetzer angezeigt wird. Auf diese Weise kann durch eine gezielte Änderung dor Ausgangsspannung dessecond amplifier and thus effective at the bottom of the resistor pair of the first amplifier. According to the gain determined by the value of the resistors, a voltage change is thus produced at the output of the first amplifier which is indicated at the A / D converter. In this way, by a targeted change dor output voltage of

D-A converter both a defined signal for testing the analog part as well as a constantly applied Output voltage a preload compensation can be achieved. A further embodiment of the solution according to the invention is characterized in that the output of the D-A converter

über zwei elektronische Schalter wechselseitig an zwei Referenzspannungen schaltbar ist, daß die Steuereingänge der Schaltermit den gegenphasigen Ausgängen eines D-Triggers verbunden sind, daß der Takteingang des D-Triggers an einen Ausgang desvia two electronic switches mutually switchable to two reference voltages, that the control inputs of the switches are connected to the antiphase outputs of a D-trigger that the clock input of the D-trigger to an output of the

Frequency divider whose divider ratio is an integer part of the divider ratio at the time base output

beträgt, und daß der Rücksetzeingang des D-Triggers an einen weiteren Ausgang des Frequenzteilers mit einem durch dasexterne Signal umschaltbaren Teilerverhältnis angeschaltet ist.is, and that the reset input of the D-trigger is connected to a further output of the frequency divider with a divisible by the external signal divider ratio.

Due to the adjustable duty cycle results as an average value at the output of the formed by the two switches D-A converter a voltage which, via the two amplifiers and the associated resistor pairs the Output voltage of the differential amplifier influenced. As the time base for the A-D umsotzer by using the same Frequency divider is a gr.nzzahliges multiple of the cycle time of the D-A converter, the ripple of the square wave voltage

vollständig unterdrückt.completely suppressed.

In a further advantageous embodiment, the reset input of the D trigger via a by the external signal

gesteuerten elektronischen Umschalter mit zwei gegen eine Betriebsspannung geschalteten Widerständen verbunden, welchejeweils über die Reihenschaltung von je einer Diode und einem Schalter mit den binär gestuften Ausgängen des Frequenzteilersverbunden sind.controlled electronic switch with two against an operating voltage connected resistors, which are connected in each case via the series connection of a respective diode and a switch with the binary stepped outputs of the frequency divider.

This solution allows a combination of several outputs of the frequency divider a sensitive adjustment of the Duty cycle at the output of the D-A converter with the resolution of one clock period of the clock generator. In a further inventive solution, the resistors connected to the operating voltage are adjustable

ausgeführt und ihre mit dem elektronischen Umschalter verbundenen Anschluss-, mit jeweils einem Kondensator an eineexecuted and connected to the electronic switch connection, each with a capacitor to a

Operating voltage switched. The adjustable resistors cause an additional, infinitely adjustable time delay of the reset of the

D-Triggers.D-trigger.

embodiment

Eine erfindungsgemäße Schaltung mit den Merkmalen der Ansprüche 1 bis 4 ist auf der Zeichnung dargestellt und wird nachfolgend näher erläutert.A circuit according to the invention with the features of claims 1 to 4 is shown in the drawing and will be explained in more detail below.

Die Widerstandsmeßbrücke 1 ist mit den nichtinvertierenden Eingängen der Verstärker 2 und 3 verbunden, deren Gesamtverstärkung durch die Widerstände R1 und R2 bestimmt wird. Die Verstärker 2 und 3 wirken in bekannter Weise als Differenzverstärker. Für eine hohe Gleichtaktunterdrückung sind R1 und R4 sowie R2 und R3 paarweise gleich groß. Liegt der Fußpunkt von R4 auf Bezugspotential, entsteht am Ausgang des Verstärkers 2 die um den Faktor R1/R 2 verstärkte Eingangsspannung. Eine Ausgangsspannung des D-A-Wandlers 5 gegenüber Bezugspotential wird mit R4 und R3 heruntergeteilt und um den obigen Wert verstärkt. Da diese Widerstände paarweise gleich sind, wird die Ausgangsspannung desThe resistance measuring bridge 1 is connected to the non-inverting inputs of the amplifiers 2 and 3 whose total amplification is determined by the resistors R1 and R2. The amplifiers 2 and 3 act in a known manner as a differential amplifier. For a high common-mode rejection, R1 and R4 as well as R2 and R3 are equal in pairs. If the base point of R4 is at reference potential, the input voltage of the amplifier 2 is increased by the factor R1 / R2. An output voltage of the D-A converter 5 to reference potential is divided down by R4 and R3 and amplified by the above value. Since these resistors are equal in pairs, the output voltage of the

Differenzverstärkers und damit did Anzeige am nachfolgenden A-D-Umsetzer 4 um den Wert der Ausgangsspannung des D-A-Wandlers verschoben. Somit kann das bei leerer Waage ständig anliegende Vorlastsignal in der Normalstollung auf Null abgeglichen werden. Zur Überprüfung des Analogteile wird die Ausgangsspannung das D-A-Wandlers 5 durch ein externes Signal S auf einen zweiten Wert umgeschaltet. Dieser Wert wird zweckmäßigerweise so eingestellt, daß am Ausgang des Verstärkers 2 die gleiche Spannung wie bei Belastung der Waage mit Höchstlast anliegt. Wenn ein Referenzeingang des D-A-Wandlers 5 aus der gleichen Spannung wie die Widerstandsmeßbrücke und der A-D-Umsetzer betrieben werden, ergibt sich eine Kompensation der Speisespannungsschwankungen.Differential amplifier and thus did display on the following A-D converter 4 shifted by the value of the output voltage of the D-A converter. Thus, the pre-load signal constantly applied when the scale is empty can be adjusted to zero in the normal mode. To check the analog parts, the output voltage of the D-A converter 5 is switched by an external signal S to a second value. This value is suitably adjusted so that at the output of the amplifier 2, the same voltage as when the balance is loaded with maximum load. When a reference input of the D-A converter 5 is operated from the same voltage as the resistance measuring bridge and the A / D converter, the supply voltage fluctuation is compensated.

Wenn für den im umrahmten Teil derZeichnung enthaltenen D-A-Wandler 5 ein integrierter Wandler benutzt wird, ist ersichtlich, daß außer diesem keine zusätzlichen Bauelemente zur Prüfsignalerzeugung und Vorlastkompensation benötigt werden, so daß das Ziel der Erfindung mit einem Minimum zusätzlicher Bauelemente erreicht wird.If an integrated transducer is used for the D-A converter 5 included in the framed portion of the drawing, it will be understood that there is no need for additional test signal generation and preload compensation components, so that the object of the invention is achieved with a minimum of additional components.

Ausgehend davon, daß an den D-A-Wandler hohe Anforderungen an die zeitliche und thermische Stabilität gestellt werden, wird im Ausführungsbeispiel innerhalb des eingerahmten Feldes eine Lösung angegeben, welche die erfindungsgemäßen Lösungen gemäß Anspruch 2 bis 4 realisiert. Durch Nutzung des für den A-D-Umsetzer in jedem Fall benötigten Frequenzteilers 6 als Zeitbasis kann durch Einsatz weniger Bauelemente ein D-A-Wandler mit minimalem Fehler realisiert werden. Dabei wird der Fußpunkt des zweiten Widerstandspaares über zwei elektronische Schalter 7 und 8 wechselseitig an zwei Referenzspannungen angeschaltet. Die Schalter werden durch die Ausgänge des D-Triggers 9 gegenphasig angesteuert. Der D-Trigger 9 wird durch den Frequenzteiler 6 zyklisch in einen ersten Zustand gesetzt. Nach einer durch das einstellbare Teilerverhältnis vorgegebenen Anzahl von Taktperioden wird der D-Trigger 9 wieder rückgesetzt. Die vom Ausgang des D-Triggers 9 angesteuerten Schalter 7 und 8 schalten den Widerstand R4 abwechselnd an die beiden Referenzspannungen, welche vorteilhafterweise aus den Speisespannungen der Widerstandsbrücke gebildet werden. Durch das einstellbare Tastverhältnis ergibt sich als Mittelwert am Ausgang des Verstärkers 2 die gewünschte Spannung. Ein Kondensator C1 über dem Widerstand R1 dient als Tiefpaß für das Meßsignal sowie zur Siebung der am Ausgang des D-A-Wandlers 5 liegenden Rechteckspannung. Deren vollständige Unterdrückung wird dadurch bewirkt, daß die Integrationszeit ein ganzzahliges Vielfaches der Periode am Ausgang der Schalter 7 und 8 beträgt.Based on the fact that the D-A converter high demands are made on the temporal and thermal stability, a solution is given in the embodiment within the framed box, which realizes the solutions according to the invention according to claim 2 to 4. By using the frequency divider 6 required as the time base for the A / D converter in each case, a D-A converter can be realized with minimal errors by using fewer components. In this case, the base point of the second pair of resistors is switched via two electronic switches 7 and 8 mutually to two reference voltages. The switches are controlled by the outputs of the D-trigger 9 in anti-phase. The D-trigger 9 is cyclically set by the frequency divider 6 in a first state. After a predetermined by the adjustable divider ratio number of clock periods of the D-trigger 9 is reset. The actuated by the output of the D-trigger 9 switches 7 and 8 switch the resistor R4 alternately to the two reference voltages, which are advantageously formed from the supply voltages of the resistance bridge. Due to the adjustable duty cycle results as the average value at the output of the amplifier 2, the desired voltage. A capacitor C1 across the resistor R1 serves as a low-pass filter for the measuring signal as well as for screening the rectangular voltage present at the output of the D-A converter 5. Their complete suppression is effected by the fact that the integration time is an integer multiple of the period at the output of the switches 7 and 8.

Der Taktgenerator 10 liefert den Takt für den A-D-Umsetzer 4 wie auch dessen Zeitbasis über den Frequenzteiler 6, so daß Änderungen der Taktfrequenz kompensiert werden.The clock generator 10 provides the clock for the A-D converter 4 as well as its time base via the frequency divider 6, so that changes in the clock frequency are compensated.

Selbstverständlich ergibt sich ein besonders einfacher Aufbau, wenn die Frequenzteiler Bestandteile von in Mikrorechnersystemen üblichen Zähler/Zeitgeber-Schaltkreisen sind. Eine Umschaltung von Normalbetrieb auf Prüfstellung ist dann einfach per Programm realisierbar.Of course, a particularly simple construction results if the frequency dividers are components of counter / timer circuits customary in microcomputer systems. Switching from normal operation to test position can then be easily implemented by program.

Gemäß Anspruch 3 ist der Rücksetzeingang des D-Triggers 9 über einen durch das externe Signal S gesteuerten elektronischen Umschalter 11 mit zwei gegen eine Betriebsspannung geschalteten Widerständen R 5 und R6 verbunden, welche jeweils über die Reihenschaltung von je einer Diode D1 η bzw. D2 η und einem Schalter S1 η bzw. S 2 η mit den binär gestuften Ausgängen des Frequenzteilers 6 verbunden sind. Mit den Schaltern S1 η und S2 η kann dann das gewünschte Teilerverhältnis und damit die Ausgangsspannung des Verstärkers 2 in beiden Betriebszuständon getrennt eingestellt werden.According to claim 3, the reset input of the D-trigger 9 is connected via a controlled by the external signal S electronic switch 11 with two resistors connected to an operating voltage R 5 and R6, which in each case via the series connection of one diode D1 η and D2 η and a switch S1 η and S 2 η are connected to the binary stepped outputs of the frequency divider 6. With the switches S1 η and S2 η then the desired divider ratio and thus the output voltage of the amplifier 2 can be set separately in both Betriebszuständon.

Da die feinfühlige Einstellung eine entsprechend hohe Zahl von Teilerstufen und damit Schaltern erfordert, sind die Widerstände R5 und R6 nach Anspruch 4 einstellbar ausgeführt und mit den Kondensatoren C2 und C3 beschaltet. Dadurch ergibt sich eine mit den Widerständen einstellbare Zeitverzögerung und damit verbundene stufenlose Einstellung der Ausgangsspannung des D-A-Wandlers für Vorlastkompensation und Prüfzahl. Auf diese Weise wird eine deutliche Reduzierung der Anzahl der Schalter erreicht. Außerdem kann die Frequenz der D-A-Umsetzung erhöht werden.Since the sensitive adjustment requires a correspondingly high number of divider stages and thus switches, the resistors R5 and R6 are designed adjustable according to claim 4 and connected to the capacitors C2 and C3. This results in a time delay which can be set using the resistors and, as a result, continuous adjustment of the output voltage of the D-A converter for preload compensation and check number. In this way, a significant reduction in the number of switches is achieved. In addition, the frequency of the D-A conversion can be increased.

Claims

1. A circuit for generating a test signal and for Vorlastkompensation in electronic evaluation circuits for resistance, in electro-mechanical scales, comprising a differential amplifier, an AD converter, a frequency divider whose output serves as a time base for the AD converter and a clock generator, which with the clock inputs AD converter and frequency divider is connected, wherein the differential amplifier consists of two non-inverting amplifiers, each having a gain-determining resistor pair at the non-inverting inputs, the output of the Widerstandsmeßbrücke, the output of the first amplifier is connected to the AD converter and the base of the associated Resistor pair is guided to the output of the second amplifier, characterized in that the base of the resistor pair of the second amplifier is connected to a DA converter whose output voltage for Verifying g the accuracy of an external signal from a first value during normal operation to a second predetermined value is switchable.

2. A circuit according to claim 1, characterized in that the output of the DA converter is mutually switchable via two electronic switches to two reference voltages, that the control inputs of the switch is connected to the antiphase outputs of a D-trigger, that the clock input of the D- Triggers is connected to an output of the frequency divider, the divider ratio is an integer part of the divider ratio at the time base output, and that the reset input of the D-trigger is connected to a further output of the frequency divider with a switchable by the external signal divider ratio.

3. A circuit according to claim 2, characterized in that the reset input of the D-trigger is connected via a controlled by the external signal electronic switch with two resistors connected to an operating voltage, which in each case via the series connection of a diode and a switch with the binary stepped outputs of the frequency divider are connected.

4. A circuit according to claim 4, characterized in that the resistors connected to the operating voltage are made adjustable and that their connected to the electronic switch connections are connected, each with a capacitor to an operating voltage.

For this 1 page drawing