DD288709A5

DD288709A5 - PROGRAMMABLE LOGIC ARRANGEMENT USING A GATE ARRAY IN MOS TECHNOLOGY

Info

Publication number: DD288709A5
Application number: DD33374589A
Authority: DD
Inventors: Peter Neumann; Torsten Philipp; Steffen Becker
Original assignee: Technische Hochschule Ilmenau,Sektion Intet,De
Priority date: 1989-10-20
Filing date: 1989-10-20
Publication date: 1991-04-04

Abstract

Die Erfindung betrifft eine programmierbare Logikanordnung unter Nutzung eines Gate-Arrays in MOS-Technologie fuer monolithisch integrierte Schaltkreise und kommt insbesondere im Entwurfsprozesz anwendungsspezifischer logischer Schaltkreise zum Einsatz. Es wird ein Gate-Array-Master verwendet, auf dem eine PLA erzeugt wird, deren Koppelpunkte elektrisch steuerbar sind. Die Realisierung der Koppelpunkte erfolgt erfindungsgemaesz durch die Verwendung einer Speicherzelle, deren Ausgang das Gate eines MOS-Transistors steuert, dessen Drain mit einer Ausgangsleitung der PLA und dessen Source mit dem Drain eines weiteren Transistors verbunden ist, der seinerseits mit Source auf Masse liegt und von einer Eingangsleitung der PLA gesteuert wird. Der Dateneingang der Speicherzelle ist mit den Eingaengen aller weiteren Koppelpunkte verbunden. Der Freigabeeingang ist an ein logisches UND-Gatter angeschlossen, das wiederum von je einer Zeilenadresz- und Spaltenadreszleitung gesteuert wird, um die Programmierung des Koppelpunktes zu ermoeglichen.{Layout; Speicher; Gate-Array; programmierbare Logikanordnung; PLA; anwendungsspezifisches Bauelement; Automatisierungstechnik; programmierbare Steuerungen}The invention relates to a programmable logic device using a gate array in MOS technology for monolithic integrated circuits and is used in particular in the design process of application-specific logic circuits. A gate array master is used on which a PLA is generated whose crosspoints are electrically controllable. The realization of the crosspoints is accomplished according to the invention by the use of a memory cell whose output controls the gate of a MOS transistor whose drain is connected to an output line of the PLA and whose source is connected to the drain of another transistor which in turn is grounded to source and of an input line of the PLA is controlled. The data input of the memory cell is connected to the inputs of all other crosspoints. The enable input is connected to a logical AND gate, which in turn is controlled by a row address and column address line, respectively, to allow programming of the crosspoint. {Layout; Storage; Gate array; programmable logic arrangement; PLA; application specific component; Automation; programmable controllers}

Description

Hierzu 1 Seite ZeichnungenFor this 1 page drawings

Field of application of the invention

Die Erfindung betrifft eine programmierbare Logikanordnung unter Nutzung eines Gate-Arrays in MOS-Technologie für monolithisch integrierte Schaltkreise und kommt vorzugsweise im Entwurfs- und Herstellungsprozeß anwendungsspezifischer logischor Schaltkreise zum Einsatz, deren Anwendungsgebiet sich in Automatisierungsanlagen und frei programmierbaren Steuerungen befindet.The invention relates to a programmable logic array using a gate array in MOS technology for monolithic integrated circuits and is preferably used in the design and manufacturing process of application-specific logic circuits, whose field of application is in automation systems and freely programmable controllers.

Characteristic of the known state of the art

Es sind programmierbare Logikanordnungen bekannt, die als Vollentwurf-Standardbauelemente gefertigt werden. Diese Bauele.-pnnt«? besitzen im wesentlichen eine PLA-Struktur, deren Koppelpunkte programmierbar sind.There are known programmable logic arrays that are manufactured as full-design standard components. This Bauele.-pnnt «? essentially have a PLA structure whose crosspoints are programmable.

In EPO 252654 ist die Programmierbarkeit durch elektrische Schaltelemente mit Speicherfähigkeit, wie RAM- oder EPROM-Zollon, beschrieben. Nachteilig Ist dabei, daß diese nur in einer speziellen Technologie gefertigt werden und insbesondere bei EPROM-Zellen die Zahl der möglichen Programmlerzyklen physisch durch Alterungserscheinungen begrenzt und eine Umprogranimierung nur durch eine Manipulation am Bauelement möglich ist.In EPO 252654 the programmability is described by electrical switching elements with storage capability, such as RAM or EPROM Zollon. The disadvantage is that they are manufactured only in a special technology and especially in EPROM cells, the number of possible programmer cycles physically limited by aging phenomena and a Umprogranimierung only by a manipulation of the device is possible.

In EP0245884 wird die Programmierbarkeit durch das Auftrennen von le'tenden Verbindungen mittels thermischer Wirkungen elektrischer Ströme beschrieben. Nachteilig ist bei diesen Bauelementen, daß nur eine einmalige Programmierung möglich ist.In EP0245884 the programmability is described by the separation of live connections by means of thermal effects of electrical currents. The disadvantage of these components that only a one-time programming is possible.

Ziel der ErfindungObject of the invention

Ziel der Erfindung ist eine programmierbare Logikanordnung unter Nutzung eines Gate-Arrays, die eine schnelle Änderung der logischen Funktion durch Umprograrnmlerung der Logikanordnung auf elektrischem Wege ermöglicht, wobei die Zahl der Programmierzyklen unbegrenzt ist.The aim of the invention is a programmable logic array using a gate array, which allows a rapid change of the logical function by Umprogrammernmlerung the logic array electrically, the number of programming cycles is unlimited.

Explanation of the essence of the invention

Der Erfindung liegt die Aufgabe zugrunde, eine programmierbare Logikanordnung unter Nutzung eines Gate-Arrays in MOS-Technologie zu entwerfen, die das Programmiermuster der PLA sichert und eine schnelle elektrische I Improgrammierung ermöglicht.The invention has for its object to design a programmable logic device using a gate array in MOS technology, which ensures the programming pattern of the PLA and allows rapid electrical I programming.

Erfindungsgemäß wird die programmierbare Logikanordnung unter Nutzung eines Gate-Arrays in MOS-Technologie für monolithisch integrierte Schaltkreise realisiert. Sie kommt insbesondere im Entwurfsprozeß anwendungsspezifischer logischer Schaltkreise zum Einsatz. Es wird ein Gate-Array-Master verwendet, auf dem eine PLA erzeugt wird, deren Koppelpunkte elektrisch steuerbar sind. Die Realisierung der Koppelpunkte erfolgt erfindungsgemäß durch die Verwendung einer Speicherzelle, deren Ausgang das Gate eines MOS-Transistors steuert. Das Drain dieses MOS-Transistors ist mit einer Ausgangsleitung der PLA und dessen Source mit dem Drain eines weiteren Transistors verbur» Jct. Dieser MOS-Transistor liegt seinerseits mit Source auf Masse und wird von einer Eingangsleitung der PLA gesteuert. Der Dateneingang der Speicherzelle ist mit den Eingängen aller weiteren Koppelpunkte verbunden. Der Freigabeeingang ist an ein logisches UND-Gatter angeschlossen, das wiederum von je einer Zeilenadreß- und Spaltenadroßleitung gesteuert wird, um die Programmierung des Koppelpunktes zu ermöglichen.According to the invention, the programmable logic device is realized using a gate array in MOS technology for monolithically integrated circuits. It is used in particular in the design process of application-specific logic circuits. A gate array master is used on which a PLA is generated whose crosspoints are electrically controllable. The implementation of the crosspoints is carried out according to the invention by the use of a memory cell whose output controls the gate of a MOS transistor. The drain of this MOS transistor is connected to one output line of the PLA and its source to the drain of another transistor. This MOS transistor in turn is grounded to source and is controlled by an input line of the PLA. The data input of the memory cell is connected to the inputs of all other crosspoints. The enable input is connected to a logical AND gate, which in turn is controlled by a row address and column address line to enable programming of the crosspoint.

embodiment The invention will be explained in more detail below using an exemplary embodiment. In the dazugohörlgon drawing zoigon Fig.1: Crosspoint Fig.2: Sonication of the crosspoint

Die progremmierbare Logikanordnung besteht aus einer matrlxförmlgen Anordnung von Koppelpunkten 10, die eine PLA-Matrix 11 bilden. Die Ausgänge der PLA-Matrlx 11 sind auf ein OR-Matrix 12 mit fester Eingangsbelegung geführt, so daß sich eine vollständige PLA ergibt.The programmable logic arrangement consists of a matrix-like arrangement of crosspoints 10, which form a PLA matrix 11. The outputs of the PLA matrix 11 are routed to an OR matrix 12 with a fixed input occupancy, resulting in a complete PLA.

Die Realisierung der Koppelpunkte 10 erfolgt durch die Verwendung einer Speicherzelle 1, deren Ausgang das Gate eines MOS-Transistors 3 stouert, dessen Drain mit einer Ausgangsleitung 6 der PLA-Matrlx 11 und dessen Source mit dem Drain eines weiteren MOS-Transistors 4 verbunden ist, der seinorseits mit Source auf Masse liegt und von einer Eingangsleitung 6 de^r PLA-Matrlx 11 gesteuert wird. Die Datenleitung 9 der Speicherzelle ist mit den Eingängen aller weiteren Koppelpunkte 10 verbunden. Der Freigabeeingang der Speicherzelle 11st an ein logisches UND-Gatter 2 angeschlossen, das wiederum von je einer Spaltenadreß- 7 und Zeilenadreßleitung 8 gesteuert wird, um die Programmierung des Koppelpunktes 10 zu erreichen. Am Ausgang der OR-Matrlx 12 Ist eine Flipflop-Spalte 13 angeschlossen, deren Ein- und Ausgänge wahlweise über Rückführungsleitungen 20,21 an die Eingänge eines Treiberblocks 18derPLA-Mv.ri" 11 oder an die Ein· und Ausgabeloltungen 22 geschaltet sind. Mittels einer Adreßloglk 14 werden über Zeilenadreß· 8 und Spaltenadreßleitungen 7 die einzelnen Koppelpunkte 10 der PLA-Matrlx 11 ausgewählt und über die gemeinsame Datenleitung 9 entsprechend einem Programmlermuster belegt. Die Bereitstellung des Programmlermusters kann in verschiedenen Betriebsarten erfolgen. Zur Steuerung der Betriebsarten dient ein Steuerautomat 15 nr It Programmlereingängen 19.The implementation of the crosspoints 10 is achieved by the use of a memory cell 1 whose output stoustes the gate of a MOS transistor 3 whose drain is connected to an output line 6 of the PLA Matrlx 11 and whose source is connected to the drain of another MOS transistor 4, the gesorseits with source is grounded and is controlled by an input line 6 de ^r PLA Matrlx 11. The data line 9 of the memory cell is connected to the inputs of all other crosspoints 10. The enable input of the memory cell 11st connected to a logical AND gate 2, which in turn is controlled by a respective column address 7 and Zeilenadreßleitung 8 to achieve the programming of the crosspoint 10. A flip-flop column 13 is connected to the output of the OR matrix 12, the inputs and outputs of which are optionally connected via feedback lines 20, 21 to the inputs of a driver block 18 of the PLA-Mv.ri "11 or to the input and output voltages 22. FIG The individual crosspoints 10 of the PLA matrices 11 are selected via row address 8 and column address lines 7 and assigned to a programmer pattern via the common data line 9. The programmer pattern can be provided in various operating modes A control computer 15 is used to control the operating modes nr It programmer inputs 19.

Die Programmierung der Koppelpunkte 10 der PLA-Matrlx 11 erfolgt durch selbständiges Laden aus einem intern angeordneten Speicher 16, oder über eine Schnittstelle 17, aus einem extern angeordneten Speicher, gesteuert durch den Steuerautomaten 15, oder durch ferngesteuertes Laden.The programming of the crosspoints 10 of the PLA Matrlx 11 is carried out by autonomous loading from an internally located memory 16, or via an interface 17, from an externally arranged memory, controlled by the automatic control unit 15, or by remote controlled charging.

Durch Programmierung der Koppelpunkte 10 aus einem Festwertspeicher kann ein nichtflüchtiger Zustand der programmierbaren Anordnung erreicht werden. Die Betriebsart des oxternen Ladens der Koppelpunkte 10 ist für den Entwurf von sequentiellen Schaltungen mit einem Entwicklungssystem geeignet. Durch die Fernsteuerung der Anordnung ist eine schnelle Anpassung an verschiedene Aufgaben ohne manuelle Veränderungen möglich. Auf diese Welse sind Elnchlplösungon für Steuerschaltungen verfügbar, die entweder in geringsten Stückzahlen oder zahlreichen Modifikationen benötigt werden.By programming the crosspoints 10 from a read-only memory, a non-volatile state of the programmable device can be achieved. The mode of externally charging the crosspoints 10 is suitable for designing sequential circuits with a development system. By remote control of the arrangement a quick adaptation to different tasks without manual changes is possible. Elnchl solutions are available on this catfish for control circuits that are required in either the least amount or numerous modifications.

Claims

A programmable logic array using a MOS array gate array consisting of a programmable PLA OR matrix with parallel input lines and orthogonal output lines, electrically programmable crosspoints at the crossings, NOR gates that logically combine multiple output lines and whose outputs are routed to D inputs of D flip-flops arranged in a row, characterized in that each crosspoint consists of a memory cell whose data inputs are interconnected to the data inputs of all other crosspoints, an enable input of the memory via an AND gate each one column and row address is connected, the output of the memory elements to the gate of a first of two in series between the output line and ground n-channel Translstoren and an input line to the gate of a second transistor is connected.

2. Programmable logic device according to claim 1, characterized in that input lines are multiplexed with Spaltenadreßslgnalen and input signals.

3. Programmable logic device according to claim 1, characterized in that the memory cells of the individual crosspoints are part of a shift chain.

4. Programmable logic device according to claim 1, characterized in that a non-erasable programming is present in a single technological level.