DD288272A5 - Verfahren zur justage und montage von halbleiterbauelementen auf traegern - Google Patents

Abstract

Die Erfindung betrifft ein Verfahren zur Montage bei gleichzeitiger selbsttaetiger Justage von Halbleiterbauelementen auf geeigneten Traegern, wobei erfindungsgemaesz Bauelementechip und Traeger nichtbenetzbare Bereiche erhalten, die unter Verwendung einer oder mehrerer Fluessigkeiten, wobei eine der Fluessigkeiten ein schmelzfluessiges Lot ist, zueinander in der Weise justiert werden, dasz sich eine maximale UEberdeckung der nichtbenetzenden Bereiche ergibt. Das erfindungsgemaesze Verfahren ist vorzugsweise bei der Herstellung optoelektronischer Bauelemente mit LWL-Anschlusz anwendbar. Es garantiert eine hohe Positioniergenauigkeit (10mm) bei gleichzeitiger Erzeugung eines Flaechenkontaktes mit ohmschem Charakter und zeichnet sich dabei durch Einsparung von Prozeszschritten (Montage und Justage in einem Schritt), und die Gewaehrleistung eines hybridgerechten Systemaufbaus aus.{Montage; Justage; Halbleiterbauelemente; Bauelementechip; Traeger; Fluessigkeit; Lot; nichtbenetzbare Bereiche; Positioniergenauigkeit; hybridgerechter Systemaufbau}

Description

Hierzu 1 Seite Zeichnungen

Anwendungsgebiet der Erfindung

Die Erfindung betrifft ein Verfahren zur Montage bei gleichzeitiger selbständiger Justage von Halbleiterbauelementen auf geeigneten Trägern zur Anwendung in der Optoelektronik.

Charakteristik des bekannten Standes der Technik

Optoelektronische Sende- und Empfangsbauelemente finden vor allem in Lichtleiternachrichtenübertragungssystemen Anwendung. Als Bauform derartiger Systemelemente wird überwiegend eine hybridgerechte Auslegung mit Lichtwellenleiteranschluß gefordert. Im Sinne des Einsatzes in Hybridmodulen und der Forderung nach geringen Koppelverlusten gelton eine effektive Ankopplung des Lichtwellenleiters (LWL) an die optisch aktive Fläche des Bauelements und ein einfacher mechanischer Auf bau als Hauptforderungen an die technologischen Prozeßschritte des Zyklus II, insbesondere für den Einsatz in der Weitverkehrstechnik. Niedrige Koppelverluste und damit große Repeaterabstände sind Voraussetzung für eine günstige Kostenbilanz und damit den weitreichenden Einsatz der LI.NÜ.

Die bekannten technologischen Verfahren beruhen darauf, daß in einem ersten Schritt die Montage des Bauelements auf einen Träger vorgenommen wird und in einem zweiten Schritt eine Justage des LWL gegenüber der optisch aktiven Fläche des Bauelements bzw. des auf einem Zwischenträger aufgebrachten Bauelements gegenüber dem LWL erfolgt, worauf noch eine Arretierung von LWL oder Zwischenträger notwendig ist.

Den bekannten Verfahren gemeinsam sind der komplizierte Aufbau der Gehäuse zur Ermöglichung einer gegenseitigen Positionierung von LWL und optoelektronischem Bauelement, die Notwendigkeit einer Vielzahl von Prozeßschritten sowie im allgemeinen die nicht hybridgerechte Bauform der hergestellten Systemelemente. So beruhen die in DD-WP 157382 und DE-OS 3003331 dargestellten Verfahren darauf, daß LWL und Bauelement in zwei separaten Gehäuseteilen montiert werden, die anschließend zueinander justiert werden. Der Nachteil dieses Verfahrens besteht darin, daß ein kompliziertet Verfahrensablauf unter Verwendung von präzise gefertigten Gehäuseteilen notwendig ist.

Die direkte Ankopplung des LWL an den Chip, die eine hybridgerechte Forrr mittels Zwischenträger (Keramik, Quarz) ermöglicht und z. B. in GB-PS 2052785 und GB-PS 2105487 beschrieben wurde, erfordert an den Brechungsindex angepaßte Kleber, die jedoch zu einer Grenzflächenreaktion Kleber- Halbleiter führen und damit die Zuverlässigkeitseigenschaften der Systemelemente negativ beeinflussen.

Für Bauelemente auf der Basis von Verbindungshalbleitern - insbesondere Fotodioden - wird die substratseitige Lichteinstrahlung angestrebt. Sie bietet die Vorteile, daß die p-n-Übergangsfläche und damit die Bauelementekapazität verringert werden kann. Zugleich steht die gesamte Anodenanschlußfläche als Kontaktfläche zur Verfugung. Die Systemeigenschaften lassen sich noch verbessern, wenn zur Verringerung der Substratdicke eine rückseitige Vertiefung eingebracht wird. Derartige Empfängerstrukturen sind bereits aus Electronics letters 17 (81) 22, S.832 und Siemens Forschungsund Entwicklungsbericht 11 (82) 4, S. 204 bekannt.

Ein bekanntes Verfahren (DE-OS 3244882) zur Ankopplung der LWL an eine optische Sende- oder Empfängervorrichtung beruht darauf, daß das Bauelement mittels eines leitenden Klebers über dem Durchbruch des Zwischenträgers (Keramik) zur Durchführung des LWLzentriert und montiert und anschließend derl.WLin die konisch gestaltete Ausnehmung eingeführt wird. Dabei wird der LWL nach seiner Justierung auf einer Fixiervorrichtung mittels einer flußmittelfreien Lötung befestigt.

Ähnlich gestaltete Sende- und Empfangsvorrichtungen sind aus den DE-OS 2942875 und 3311038 bekannt. Der Nachteil dieser Verfahren ist die Notwendigkeit zur Juetoge von Bauelement und LWL und zur Verwendung einer aufwendigen Gehäusekonfigurationen. Insbesondere ist es von Nachteil, daß In einem ersten Schritt die Montage des Halbleiterchips über der Ausnehmung des Zwischenträgers erfolgt und In einem nachfolgenden techologischen Schritt der LWL angekoppelt wird. Zudem ergeben sich im Hinblick auf die zu berücksichtigenden Toleranzen von Träger und Fügezone (Kleber), sowie durch unterschiedliche thermische Ausdehnungskoeffizienten Justagetoleranzen von 10-30μηι, was bei Durchmesser der lichtempfindlichen Fläche von 40-100Mm zu erheblichen Koppelverlusten führen kann.

Ziel der Erfindung

Ziel der Erfindung ist es, durch Anwendung eines Verfahrens zur Montage bei gleichzeitiger selbsttätiger Justage von Halbleiterbauelementen eine Vereinfachung des technologischen Verfahrensablaufes zu erreichen.

Darlegung des Wesen der Erfindung Der Erfindung lag die Aufgabe zugrunde, ein Verfahren zur Justage und Montage von Bauelementechips auf Trägern bzw. Zwischenträgern mit erhöhter Positionlergenauigkeit zu entwickeln. Die Aufgabe wird erfindungsgemäß dadurch gelöst, daß auf dem Bauelementechip und auf dem Träger örtlich und geometrisch

definierte einander zugeordnete und von einer Flüssigkeit nicht benetzbare Bereiche vorgesehen werden.

Danach wird auf dem Träger eine oder mehrere Flüssigkeiten, wobei eine ein schmelzflüssiges Lot ist, aufgebracht und das Bauelementechip so auf dem Träger aufgesetzt, daß sich die einander zugeordneten Bereiche annähernd genau

gegenüberliegen.

Das erfindungsgemäße Verfahren führt zu folgenden Ergebnissen:

1. Das Bauelementechip justiert sich auf dem Träger so, daß sich die einander zugeordneten und von einer Flüssigkeit nicht benetzbaren Bereiche genau überdecken.

2. Durch das Lot wird das Bauelement auf dem Träger kontaktiert.

Das dem erfindungsgemäßen Verfahren zugrundeliegende physikalische Wirkprinzip läßt sich anhand der Verhältnisse der Oberflächenspannungen des Systems fester Körper (Träger bzw. Chip) - Flüssigkeit (Lot) - umgebendes gasförmiges Medium

unter Zuhilfenahme der Fig. 1 erklären.

In Fig. 1 bedeuten.

a.) die Verhältnisse der Oberflächenspannungen bei benetzender Flüssigkeitb.) die Verhältnisse der Oberflächenspannungen bei nichtbenetzendor Flüssigkeitund die Bezugszeichen

Osv: Oberflächenspannung des festen Körpers Osf: Oberflächenspannung der Flüssigkeit

Op/·. Oberflächenspannung des umgebenden gasförmigen Mediums Aus Fig. 1 ergeben sich folgende Beziehungen

OfvCOS + CF_SF - O_SV = 0 (1)

und damit

_cos(p = FÜLLTE ₍2)

OfV

bei Benetzung des festen Körpers durch die Flüssigkeit - dies ist Voraussetzung für das erfindjngsgemäße Verfahren - ist der Benetzungswinkel φ < 90° und damit gilt:

osv > Osf (3)

Nach Gleichung (3) stellt sich dann eine mininale Oberflächenspannung des Systems ein, wenn eich die nichtbenetzenden Bereiche von Chip und Träger überdecken (siehe Fig.4b), da dann die Komponente o_sv in a_SF überführt wird bzw. entfällt. Bei Flußmitteleinsatz verbessert sich die Benetzung des Trägers durch das Lot, so daß coscp größer wird und so, daß sich im Bestreben nach minimaler Oberflächenspannung des Gesamtsystems der Justageeffekt noch verstärkt. Verwendet werden Bauelementechips, deren Metallisierung entsprechend strukturiert Ist, um somit den notwendigen

nichtbenetzbaren Bereich zu erzeugen. Erfindungsgemäß kann dieser Bereich auch durch eine nach bekannten selektivenchemischen Ätzverfahren hergestellte Vertiefung im Halbleitermaterial oder durch Auftragen einer nichtbenetzenden Schicht(vorzugsweise Isolatormaterial) auf die Metallisierung erzeugt werden.

Der Träger besteht aus metallisiertem Isolatormaterial, metallisiertem Halbleitermaterial oder Metall. Der Träger kann ein Zwischenträger für einen weiteren Träger sein. Als Flüssigkeit, die die notwendige Beweglichkeit des Chips gegenüber dem Träger garantiert, wird erfindungsgemäß ein Lot,

welches gleichzeitig eine Verbindung mit ohmschen Charakter realisiert, verwendet.

Als Lote werden erfindungsgemäß SnPbln-Legierungen, spezieil Sn37,5Pb37„ 5In25 und Sn53Pb29ln18, eingesetzt. Diese Materialien bauen auf Grund ihres ausgeprägten Spannungsrelaxationsverhaltens die durch die unterschiedlichen thermischen Ausdehnungskoeffizienten von Chip- und Trägermaterial erzeugten mechanischen Spannungen ab, ohne dabei zu einer äußeren

plastischen Verformung zu führen, die automatisch mit einer Dejustage verbunden wäre.

Gleichzeitig wird durch die geringe Löslichkeit dieser Lote für Gold als wesentlichen Metallisierungsbestandteil von Chip und Träger die Viskosität des flüssigen Lotos während des Bondprozesses nicht verändert und so die Beweglichkeit des Chips

garantiert. Im Anschluß an das in Folienform auf den auf Schmelztemperatur T₈ des Lotes +2OKerwörmtenTrägor aufgetragene

Lo; wird der Chip so auf den Träger abgesetzt, daß sich die nicht benetzbaren Bereiche etwa überdecken. Durch die im Wirkprinzip dargelegten Oberflächenspannungsverhältnisse erfolgt eine selbsttätige Justago der nichtbenetzenden Bereiche zueinander, die eine hohe Justagegenauigkeit garantiert (Dejustage £ μΙΟιτι). Nach dem Abkühlen des Gesamtsystems unter die Schmelztemperatur des Lotes entsteht somit gleichzeitig eine Bondverbindung mit ohmschen Charakter. Das erfindungsgemäße Verfahren eignet sich somit zur Montage von Bau'Jementechips auf Trägern bzw. Zwischenträgern bei

gleichzeitiger selbsttätiger Justage des Chips gegenüber einem geometrisch und örtlich definierten Bereich des Trägors,

Erfindungsgemäß wird das Verfahren vorzugsweise genutzt, um Träger und Chips so zueinander zu justieren, daß im Fall, daß

der nichtbenetzende Bereich des Trägers als Durchbruch ausgeführt ist, eine Ankopplung eines LWL erfolgt.

Ausführungsbeispiel

Die Erfindung soll an einem Ausführungsbeispiel anhand von Zeichnungen näher erläutert werden. In den Zeichnungen bedeuten:

Fig. 2: Photodiode mit rückseitiger Vertiefung r Fig. 3: Darstellung der selbsttätigen Justage

a) nichtmittiges Aufsetzen des Bauelements

b) Justage durch Wirkung der Oberflächenspannungen

Das erfindungsgemäße Verfahren zur Justage und Montage von Bauelementechips auf Trägern eignet sich besonders zur Positionierung optoelektronischer Halbleiterbauelemente (Sende- und Empfangsdioden). Das Ausführungsbeispiel betrifft die Justage einer Photodiode 3 auf einem Träger bzw. Zwischenträger 6. Der Träger 6 (Fig. 3) besteht aus Keramik (z. B. AI₂O₃), die mit einer 1 pm dicken Goldschicht 7 metallisiert ist. Der geometrisch und

örtlich definierte, nicht benetzbare Bereich wird dadurch geschaffen, daß in den Träger 6 mittels Laserstrahl ein Durchbruch 9eingebracht wird, welcher einen Durchmesser von 140Mm besitzt.

Als Bauelementechip 3 wird eine Photodiode mit Metallisierung 1 und p-n-Übergang 2 nach Fig. 2 verwendet, die eine durch

selektives Ätzen erzeugte Vertiefung 4 in Substrat und Rückseitenmetallisierung 5 besitzt. Diese Vertiefung 4 stellt dennichtbenetzbaren Bereich des Bauelementechips 3 dar. Sie hat einen Durchmesser von 140pm.

Auf den auf die Schmelztemperatur von 149⁰C + 2OK erwärmten Keramikträger 6 wird nunmehr eine Lötfolie 8, z. R. Sn53Pb29ln18 von 20μιτι Dicke, aufgelegt und aufgeschmolzen. Auf den erwärmten Träger wird außerdem mittels Sprühverfahren ein Flußmittel (org. Säure + Komplexbildner + Lösungsmittel) aufgebracht und sodann das Bauelementechip 3 mittels Vakuumpinzette über dem

nichtbenetzbaren Bereich des Trägers 9 aufgesetzt (siehe Fig. 3 a).

Die Bondzeit beträgt 1,5 s.

2s nach dem Abheben der Vakuumpipette wird der Träger 6 mit dem aufgebrachten Bauelementechip 3 unter die

Schmelztemperatur des Lotes abgekühlt. Durch das im Wesen der Erfindung beschriebene Wirkprinzip justieren sich die nicht benetzbaren Bereiche von Träger und Chip

9; 4 in der Zeit zwischen dem Abheben der Vakuumpipette und dem Abkühlen der Verbindung auf T s T₅ des Lotes sozueinander, daß die in Fig.3b dargestellte Konfiguration entsteht.

Die so hergestellte Verbindung eignet sich auf Grund der hohen Positioniergenauigkeit und der selbsttätig ausgeführten Justage

der nichtbenetzbaren Bereiche zueinander besonders zur Anbringung einer Lichtleitfaser (d = 125pm) über demlichtempfindlichen Bereich der Photodiode. Ein weiterer Vorteil ist die gleichzeitige Herstellung einer Chipbondverbindung mitohmschem Charakter, die allen Anforderungen an das Bauelement entspricht.

Die mittlere Scherfestigkeit der Verbindung τ beträgt 14,2 MPa und liegt damit über den in der Literatur geforderten Minimalwerten für τ von 10MPa. Die Positioniergenauigkeit der mit Hilfe des erfindungsgemäßen Verfahrens hergestellten Verbindungen beträgt ±10μηι und

liegt damit weit über den z. B. in DE-OS 3244882 angegebenen Grenzen von

Claims (6)

1. Verfahren zur Justage und Montage von Halbleiterbauelementen auf Trägern, gekennzeichnet dadurch, daß auf dem Bauelementechip und auf dem Träger örtlich und geometrisch definierte, einander zugeordnete und von einer Flüssigkeit nicht benetzbare Bereiche vorgesehen werden, daß auf dem Träger ein schmelzflüssiges Lot aufgebracht und daß danach das Bauelementechip so auf dem Träger aufgesetzt wird, daß sich die einander zugeordneten nicht benetzbaren Bereiche annähernd genau gegenüberliegen.

2. Verfahren nach Anspruch 1, gekennzeichnet dadurch, daß der Träger aus metallisiertem Isolatormaterial, metallisiertem Halbleitermaterial oder Metall besteht oder als Zwischenträger zu einem weiteren Träger wirkt.

3. Verfahren nach Anspruch 1 und 2, gekennzeichnet dadurch, daß als Träger ein Zwischenträger zu einem weiteren Träger eingesetzt wird.

4. Verfahren nach Anspruch 1 bis 3, gekennzeichnet dadurch, daß als Lot SnPbln-Legierungen, vorzugsweise SnPb29ln 18 und SnPb37,5In 25, eingesetzt werden.

5. Verfahren nach Anspruch 1 bis 4, gekennzeichnet dadurch, daß als nichtbenetzender Bereich des Trägers ein Durc" .oruch gewählt wird, rfer in Form und geometrischen Abmessungen so beschaffen ist, daß er zur Aufnahme eines Lichtweilenleiters dient.

6. Verfahren nach Anspruch 1 bis 5, gekennzeichnet dadurch, daß die nicht benetzenden Bereiche durch Beschichten von benetzenden Bereichen mit nicht benetzenden Substanzen oder durch Aufbringen von benetzenden Substanzen auf nicht benetzende Bereiche oder durch Einbringen einer Vertiefung oder eines Durchbruches erzeugt werden.