DD266867A1

DD266867A1 - INTERFACE CONNECTION CONTROL

Info

Publication number: DD266867A1
Application number: DD30793587A
Authority: DD
Inventors: Guenther Doering; Heinz Krueger
Original assignee: Adw Ddr Kybernetik Inf
Priority date: 1987-10-14
Filing date: 1987-10-14
Publication date: 1989-04-12

Abstract

Die Erfindung ist fuer Mikrorechnersysteme, Klein- und Grossrechnersysteme sowie Steuerungssysteme mit Datenbuscharakter geeignet, bei denen Daten an Peripherieeinheiten und zurueck im Hand-shake-Betrieb auf einer Datenbreite uebertragen werden, die groesser als die Datenbreite des Uebertragungsbusses ist. Neben den Hand-shake-Signalen werden keine weiteren Steuersignale benoetigt. Erfindungsgemaess wird das ankommende Hand-shake-Signal RUF an den Zaehleingang eines rueckflankengesteuerten Zaehlers, an einen das abgehende Hand-shake-Signal END fuehrenden Ausgang und an mit dynamischen Eingaengen der einzelnen Speichergruppen eines Speicherblockes verbundene Freigabegatter gefuehrt. Der Speicherblock speichert die mit der Datenbreite des Datenbusses seriell ankommenden Datenworte und gibt sie parallel aus. Der zweite Eingang jedes Freigabegatters ist jeweils an einen Ausgang eines mit dem Zaehler verbundenen 1 aus n-Dekoders angeschlossen. Fig. 1The invention is suitable for microcomputer systems, small and mainframe systems as well as control systems with data bus character in which data is transferred to peripheral units and back in the handshake operation on a data width that is greater than the data width of the transmission bus. In addition to the hand-shake signals no further control signals are required. According to the invention, the incoming handshake signal RUF is routed to the count input of a trailing edge counter, to an output carrying the outgoing handshake signal END, and to enable gates connected to dynamic inputs of the individual memory groups of a memory block. The memory block stores the data words which arrive serially with the data width of the data bus and outputs them in parallel. The second input of each enable gate is connected to an output of a n-decoder connected to the counter. Fig. 1

Description

Hierzu 2 Seiten ZeichnungenFor this 2 pages drawings

Anwendunga^eMet der ErfindungApplication of the invention

Die Erfindung ist für Mikrorechnersysteme, Klein· und Großrechnersysteme sowie für andere Steuerungssyp teme mit Datenbuscharakter geeignet, boi denen Daten an Peripherieeinheiten und zurück in Hand-shake-Betrlob übertragen worden.The invention is suitable for microcomputer systems, small and mainframe systems as well as for other types of control with data bus character boi which data has been transferred to peripheral units and back in hand-shake Betrlob.

Characteristics of the known state of the art

Im DD-WP 235125 wird eine Schaltungsanordnung zur Prozeßkopplung oinos Mikrorechners vorgeschlagen, die zur Erhöhung der E/A Kanäle Gruppen von 128 Kanälen bildet und jeder Gruppe eine 24 Bit breite Adresse zuordnet.DD-WP 235125 proposes a circuit arrangement for process coupling of oinos microcomputers, which forms groups of 128 channels for increasing the I / O channels and assigns each group a 24-bit-wide address.

Nachteilig an dieser Schaltungsanordnung ist, daß sie eine epeziollo Schnittstelle im Mikrorechner bonötigt, die die Kanalgruppen sowie die Kanalgruppenadresse »ufbaut und diese entsprechend zuordnet.A disadvantage of this circuit arrangement is that it requires an epeziollo interface in the microcomputer, which establishes the channel groups as well as the channel group address and assigns them accordingly.

Im DD-WP 223842 ist eine automatische Interfacebaugruppe für Mikrorechner bekannt, die durch Anschluß eines zusätzlichen Speichers an einen Mikrorechner und einer speziellen Steuerung dieses Speichers eine mehrkanalige schnelle Datenaufzeichnung gestattet, wobei gleichzeitig eine Überwachung der Daten möglich ist. Diese Interfacebaugruppe hat den Nachteil, daß sie nur Daten mehrkantig aufzeichnen und in den Mikrorechner eingeben kann. Eine mehrkanalige Ausgebe von Daten aus dem Mikrorechner ist mit dieser Interfacobaugruppe nicht möglich.In DD-WP 223842 an automatic interface assembly for microcomputer is known, which allows a multi-channel fast data recording by connecting an additional memory to a microcomputer and a special control of this memory, while monitoring the data is possible. This interface module has the disadvantage that it can only record multi-edged data and enter it into the microcomputer. Multi-channel output of data from the microcomputer is not possible with this interface module.

Eine weitere Interfaceanschlußsteuerung zeigt das Du WP 214953. Diese Erfindung ist für Gerätesteuereinheiten periphärer Gerate vorgesehen, die zur Steuerung der internen Gcrätoftinktionen Mikroprozessoranordnungen enthalten.Another interface connection control is shown in Du WP 214953. This invention is intended for device controllers of peripheral devices that include microprocessor assemblies for controlling internal memory functions.

Nachteilig ist der hohe Aufwand dieser Interfaceanschlußsteuerung, der sich hardwaremäßig durch den Einsatz von Mikroprozessoranordnungen in der Gerätesteuereinheit sowie durch die softwaremäßige Programmierung ergibt.A disadvantage is the high cost of this interface connection control, which results in hardware by the use of microprocessor arrangements in the device control unit and by the software programming.

Im DD-WP 216 884 wird ein Verfahren zur Datenausgabe bei Mikrorechnern vorgestellt, das zur Erhöhung der Datenausgabegeschwindigkeit bei Mikrorechnern zur Übertragung von Wortlängen, die die Verarbeitungsbreite von Mikrorechnern übersteigen, Daten zusätzlich zum Datenbus auf den bei der Adressierung von E/A Geräten nicht benötigten höherwertigen Adreßleitungen übertragen werden.In the DD-WP 216 884 a method for data output is presented in microcomputers, which is used to increase the data output speed of microcomputers for transmitting word lengths that exceed the processing width of microcomputers, data in addition to the data bus to that for addressing of I / O devices not needed higher value address lines are transmitted.

Dieses Verfahren hat den Nachteil, daß die zu übertragende Wortlänge auf die Summe du.· Leitungen des Datenbusses und der nicht benötigten Adrnßleitungen begrenzt ist.This method has the disadvantage that the word length to be transmitted is limited to the sum of the lines of the data bus and the unnecessary address lines.

Object of the invention

Die Erfindung verfolgt das Zic I, von einem Rechner bzw. Steuerungssystem Daten mit einer Datenbreite, die größer als die Datenbreite des Übertragunosbusses ist, an eine Peripherieeinheit und zurück schnell und mit geringem schaltungstechnischen Aufwand zu übertragen.The invention pursues the Zic I, data from a computer or control system with a data width which is greater than the data width of the Übertragungsunosbusses, to a peripheral unit and back to transfer quickly and with little circuit complexity.

-2- 266 Darlegung de· Wetena der Erfindung-2- 266 Presentation of the Wetena of the Invention

Der Erfindung liegt die Aufgabe zugrunde, eine Anordnung zu schaffen, mit deren Hilfe unter Verwendung eines Speicherblockes, der dio ankommenden Datenworte speichert und parallel ausgibt, Daten mit einer Datenbreite, die größer als die Datenbreite des Datenbusses ist, von einem Rechner über eine parallolo Schnittstelle Im Hand-shake-Betrieb an eine Poripherieeinhoit u./o. zurück zu übertragen, die außer den Hand-shakn-Slgnalen keine zusätzlichen Sto lersignale bonötigt. Ei llndungsgemäß wird die Aufgabe dadurch gelöst, daß ein das ankommende Hand-shake-Signal RUF führender Eingang an den Zähleingang eines rückflankengesteuerten Zählers, an einen das abgehende Hand-shake-Sigrml END führenden Ausgang und an mit dynamischen Eingängen der einzelnen Speichergruppen dos Speicherblockes verbundene Freigabegatter angeschlossen ist.The invention has for its object to provide an arrangement by means of which using a memory block that stores dio incoming data words and outputs in parallel, data with a data width that is greater than the data width of the data bus, from a computer via a parallolo interface In hand-shake operation to a peripheral unit u./o. to transfer back, which requires no additional Sto lersignale except the hand-shakn Slgnalen. In accordance with the invention, the object is achieved by an input leading the incoming hand-shake signal RUF to the counting input of a trailing-edge counter, to an output carrying the outgoing hand-shake signal END and to dynamic inputs of the individual memory groups of the memory block Release gate is connected.

Dor zweite Eingang jedes Freigabegatters ist jeweils an einen Ausgang eines mit dem Zähler verbundenen 1 aus n-Dokodors angeschlossen. Jeder Ausgang des 1 aus η-Dekoders kann zur Auswahl der Speichorfiruppon zusätzlich an einen statischen Eingang der jeweiligen Speichergruppen angeschlossen werden. Zur Blockierung dos Handshake-Signals RUF besteht die Möglichkeit, dieses über «in Tor zu führen.The second input of each enable gate is connected to an output of a n-docodor connected to the counter. Each output of the 1 out of η-decoder can be additionally connected to a static input of the respective memory groups to select the memory group. In order to block the handshake signal RUF, it is possible to carry it over in gate.

Wird sowohl ein Datentransfer vom Rechner tin eine Peripherieeinheit als auch ein Datentransfer von einer Peripherieeinheit zum Rechner gefordert, werden für jede Übertragungsstrecke je eine erfindungsgemäße Schaltungsanordnung mit zugehörigem Speicherblock benötigt. Dabei kann zur Einsparung einer zentralen Rücksetzung jeweils die das RUF-Signal führende Leitung der einen Schaltungsanordnung mit dem Rücksetzeingnag des Zählers der anderen Schaltungsanordnung verbunden werden.If both a data transfer from the computer in a peripheral unit and a data transfer from a peripheral unit to the computer are required, a circuit arrangement according to the invention with an associated memory block is required for each transmission path. In this case, to save a central reset in each case the RUF signal leading line of a circuit arrangement with the Rücksetzeingnag the counter of the other circuit arrangement can be connected.

Der Vorteil dieser Lösung besteht darin, daß die Steuersignale nur aus den Hand-shake-Signalen einer herkömmlichen Peripherieschnittetello gebildet worden. Zwischen dor Peripherieschnittstelle des Rechners und der Interfaceanschlußsteuerung müssen zum Aufbau dee Datenwortes, das größer als die Datenwortbreito des Übertragungsbusses ist, keine zusätzlichen Steuersignale übertragen worden.The advantage of this solution is that the control signals have been formed only from the handshake signals of a conventional peripheral section. Between the peripheral interface of the computer and the interface connection control, no additional control signals have been transmitted to build up the data word that is larger than the data word width of the transmission bus.

Ausfuhrungsbelsplel The invention will be explained in more detail below with reference to an embodiment. In dor associated drawing show Fig. 1: an interface connection control for generating control signals from the hand-shake signals a

Peripherieschnittstelle Fig. 2: die Zusammenschaltung zweier InterfaceanschlußsteuorungenPeripheral interface Fig. 2: the interconnection of two interface connection controls

Mit der Interfaceanschlußsteuerung in Fig. 1 können Steuersignale zur Erzeugung beliebig breiter Datenblöcke aus einem mit begrenzter Breite übertragenden Datenbus gebildet werden.With the interface connection control in FIG. 1, control signals for generating arbitrarily wide data blocks can be formed from a data bus having a limited width.

Der Speicherblock speichert die Daten des p-Bit breiten Datenbuseos der Peripherieschnittoteli.-v Zur Erzeugung ein« Datenblockes mit η · ρ Bit Breite werden η * ρ Speicher benötigt. Der Datonblock wird dann über die Ausgänge DA1 bis DAn α ρ des Speicherblockes ausgegeben. Die Steuersignale für den Speicherblock werden in der Interfaceanschlußsteuerung nach Flg. 1 gebildet.The memory block stores the data of the p-bit-wide Datenbuseos the Peripherieschnittoteli.-v To generate a «data block with η · ρ bit width η * ρ memory are needed. The data block is then output via the outputs DA1 to DAn α ρ of the memory block. The control signals for the memory block are stored in the interface connection control after Flg. 1 formed.

Das von der Peripherie ankommende Hnnd-shake-Slgnal RUF Ist mit einer Schaltung PE 1 zur Pegelanpassung des RUF-Slgnalpegels an den internen Signalpegel verbunden. Der Ausgang der Schaltung *ur Pogolanpassung PE 1 ist über ein NAND-Glied 2 mit einem Blockiorungsslgnal tür Unterbrechung des RUF-Signales verknüpft. Der Ausgang des NAND-Gliedes 2 ist sowohl auf dem Zähleingang eines flankengosteuerten Zählers 5 als auch auf den Eingang eines Negators NEG 3, der den logischen Pegel für die folgenden Gatter herstellt, geschaltet. Die Negation des RUF-Signals durch das NAND-Glied 2 wurde gewählt, um die Steuerung dos in diesem Fall vorderflankengesteuerten Zählers 5 durch die Rückflanke dos RUF-Signals zu gewährleisten.The incoming handshake signal RUF is connected to a circuit PE 1 for level adjustment of the RUF signal level to the internal signal level. The output of the circuit * Pogolanpassung PE 1 is linked via a NAND gate 2 with a Blockingungsslgnal door interruption of the RUF signal. The output of the NAND gate 2 is connected both to the count input of a edge-triggered counter 5 and to the input of an inverter NEG 3, which produces the logic level for the following gates. The negation of the RUF signal by the NAND gate 2 was chosen to ensure the control of the dos in this case, the leading edge-controlled counter 5 by the trailing edge of the RUF signal.

Der Ausgang des Negators NEG3 Itt sowohl mit einer Pegolanpaßschaltung PA4 zur Bildung dos an die Peripherioschnittstello abgehenden Endsignals als auch mit je einem Eingang von η Freigabegattern Ai (1 Sli n)7 verbundon. Die Ausgänge des Zählers 5 sind mit einem 1 aus n-Dekoder 6 verbunden, dor den Zählorkode in einen 1-aus-n-Kode umsetzt. Jeder der η Ausgänge der Dekodierers, von dem immer nur einer aktiv ist, bildet ein statisches Auswahlsignal Si (1 S i £ n) und ist mit je einem Eingang der η Freigabegatter Ai 7 verbunden. Die konjunktive Verknüpfung der statischen Auswahlsignalo Si mit dom Signal des Ausganges des Negators NEG 3 in den Freigabegattern 7 bilden dynamische Übet nahrnesteuersignale Di (1 s i s, n). Die statischen Auswahlsignalo Si und die dynamischen Übernahmesteuersignale Di sind mit dem Spoicherrblock verbundon und steuern den Datentransfer im Speichorblock. Das statische Steuersignal wählt im Speichorblock eine Speichergruppe entsprechend der Breite des Übertragungsbusses aus. Das dynamischo Übernahmosteuersignal bewirkt die Übernahme der auf dom Übertragungsbus anstehenden Daten in die vom statischen Steuersignal ausgewählte Speichergruppe.The output of the negator NEG3 Itt verbundon both with a Pegolanpaßschaltung PA4 for forming the outgoing to the Peripherioschnittstello end signal and with one input of η Freigegegattern Ai (1 Sli n) 7 verbundon. The outputs of the counter 5 are connected to a 1 of n decoder 6, which converts the counter code into a 1-out-of-n-code. Each of the η outputs of the decoder, of which only one is ever active, forms a static selection signal Si (1 S i £ n) and is connected to one input each of the η enable gate Ai 7. The conjunctive connection of the static selection signal Si with the dom signal of the output of the negator NEG 3 in the release gates 7 form dynamic exercise control signals Di (1 si s, n). The static selection signal Si and the dynamic transfer control signals Di are verbundon with the Spoicherrblock and control the data transfer in the storage block. The static control signal selects in the memory block a memory group corresponding to the width of the transmission bus. The dynamic takeover control signal causes the data pending on the transfer bus to be transferred to the storage group selected by the static control signal.

Das RUF-Signal wird von der Periphorio&chnittstello nach dem Bereitstelion der Daten DB1... DBp an die Interfaceanschlußsttuerung gesendet. In der Interfaceanschlußsteuerung werden die für de η Speicherblock notwendigen Steuersignale S1...Sn sowie D1...Dn gebildet. Das End-Signal quittiert den RUF an die Peripherieschnittstelle dos Rechners, wodurch dort die Daten abgeschaltet werden.The RUF signal is sent by the periphorio & chittstello after the provision of the data DB1 ... DBp to the interface connection controller. In the interface connection control necessary for de η memory block control signals S1 ... Sn and D1 ... Dn are formed. The end signal acknowledges the RUF to the peripheral interface of the computer, whereby the data is switched off there.

Im Speicherblock erfolgt mittels der Steuersignale eine Speicherung der der vom Rechner über die Peripherieschi Utstelle kommenden η Datenportionen mit je p-Bit Breite. Über die Ausgänge DA 1... DAn « ρ des Spoicherblockes werden JIe η * ρ Bit breiten Datenwörter ausgegeben.In the memory block, the control signals are used to store the η data portions, each of which is p-bit wide, coming from the computer via the peripheral device Utstelle. Via the outputs DA 1... DAn "ρ of the splitter block, JIe η * ρ bit-wide data words are output.

Besteht die Notwendigkeit Daten mit Wortbreiten größer ρ Bit sowohl zur Peripherieeinheit als auch zurück zu übe/ tragen, kann für jede Übertragunosstrecke eine Interfaceanschlußsteuerung eingesetzt werden. Zur Einsparung von zusätzlichenIf there is a need to carry data with word widths greater than ρ bit both to the peripheral unit and back, an interface connection control can be used for each transmission path. To save additional

Kommandokanälen zum Rücksetzen der Zähler 6 in den Interfaceanschlußsteuorungen werden diese nach Fig. 2 verschaltot. Solange die erste Steuerung 8 aktiv Ist, wird über deren Ausgang RZA der Zähler Binder zweiten Steuerung 9 über den Eingang RZE rückgesetztCommand channels for resetting the counter 6 in the Interfaceanschlußsteuorungen these are schaltot according to FIG. As long as the first controller 8 is active, the counter Binder second controller 9 is reset via the output RZA via the output RZA

Ebenso erfolgt die Rücksetzung der ersten Steuerung 8, wenn die zweite Steuerung 9 aktiv Ist. Likewise, the reset of the first controller 8 takes place when the second controller 9 is active.

Claims

1. Interfaceanschlusssteuerung for data transmission between the computer and peripheral unit of data word, which are larger than the word width of the transmission bus, using a memory block which stores the data width of the data bus serial incoming data words and outputs in parallel and necessary Pegelanpaßschaltungen, characterized in that a incoming hand-shake signal RUF leading input to the counting input of a trailing edge counter (5), to anon the outgoing handshake signal END leading output and connected to dynamic inputs of the individual memory groups of the memory block release gate Ai (7) is connected and in that the second input of each enable gate Ai (7) is connected in each case to an output of a n-decoder (6) connected to the counter (5).

2., terfaceanschlußsteuerung according to claim 1, characterized in that each output of the 1 from n-decoder (6) is additionally connected to the selection of the memory groups to a static input of the respective memory group.

3. Interfaceanschlußsteuerung according to claim 1, characterized in that for blocking the hand-shake signal RUF this is passed through a gate (2).

4. Interfaceanschlußsteuerung according to claim 1 and 2, characterized in that the line carrying the RUF signal is connected to the reset input of the counter (5) of another Inteffaceanschlußsteuerung.