Claims (2)
1. Schaltungsanordnung für einen CMOS-Schaltreglerzum Erzeugen einer einstellbaren, geregelten positiven oder negativen Ausgangsspannung, bestehend aus einem oder mehreren CMOS-Digitalschaltkreisen, dadurch gekennzeichnet, daß ein Eingang eines Gatters (D3) über einen Widerstand (R3) mit dem Abgriff eines auf der Ausgangsseite des Schaltreglers befindlichen Spannungsteilers (R7; R8; V3) verbunden ist, und daß dieses Gatter (D3) mit einem weiteren Gatter (D4) sowie zwei Widerständen (R3; R4) zu einem Schmitt-Trigger geschaltet ist, dessen Ausgang mit einem ersten Steuereingang weiterer Gatter (D5; D6) verbunden ist, deren zweite Steuereingänge mit einem astabilien Multivibrator (D 1; D2; R1; R2; C) zusammengeschaltet sind, und daß die Ausgänge dieser Gatter (D 5; D 6) direkt oder über bipolare oder MOS-Transistoren (V 1; V2) mit einem oder mehreren Energiespeichern zur Spannungswandlung verbunden sind.A circuit arrangement for a CMOS switching regulator for generating an adjustable, controlled positive or negative output voltage, consisting of one or more CMOS digital circuits, characterized in that an input of a gate (D3) via a resistor (R3) with the tap of a on the Connected to the output side of the switching regulator voltage divider (R7; R8; V3), and in that this gate (D3) with a further gate (D4) and two resistors (R3; R4) is connected to a Schmitt trigger whose output is connected to a first Control input of further gates (D5; D6) whose second control inputs are interconnected with an astable multivibrator (D 1; D2; R1; R2; C) and that the outputs of these gates (D5; D6) are direct or via bipolar or MOS transistors (V 1; V2) are connected to one or more energy stores for voltage conversion.
2. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß die Schaltschwelle eines CMOS-Gatters als Referenzspannung verwendet wird.2. A circuit arrangement according to claim 1, characterized in that the switching threshold of a CMOS gate is used as a reference voltage.
Hierzu 1 Seite ZeichnungenFor this 1 page drawings
Anwendungsgebiet der ErfindungField of application of the invention
Die Erfindung betrifft eine Schaltungsanordnung für einen Gleichspannungswandler nach dem Prinzip des Schaltreglers, der eine Eingangsgleichspannung in eine positive oder negative Ausgangsgleichspannung umsetzt. Diese Schaltung ist besonders für Verbraucher mit stark schwankender Stromaufnahme in Batteriegeräten geeignet.The invention relates to a circuit arrangement for a DC-DC converter according to the principle of the switching regulator, which converts a DC input voltage into a positive or negative DC output voltage. This circuit is particularly suitable for consumers with greatly fluctuating power consumption in battery devices.
Charakteristik des bekannten Standes der TechnikCharacteristic of the known state of the art
Bekannt ist das Prinzip des ungeregelten CMOS-Spannungswandlers, bei dem CMOS-Gatter als Oszillator und Treiberstufe für eine Spannungsvervielfacherschaltung, die eine ungeregelte Ausgangsspannung liefert, verwendet werden. Veröffentlicht wurde eine solche Schaltung in „Elektronik" München 1981, H. 14, S.76 und „radio, fernsehen, elektronik" Berlin 1983, H.9, S. 573. Nachteilig ist die Lastabhängigkeit der Ausgangsspannung, die der Eingangsspannung auch nicht exakt proportional ist. Bekannt ist ebenfalls das Prinzip, die Gate-Source-Spannung eines Feldeffekt-Transistors (FET) als Referenzspannung für eine Regelung zu verwenden (DD-PS 150134). Als nachteilig hat sich hierbei der Ruhestrom des FET sowie die geringe Regelsteilheit erwiesen. Eine Proportionalität zwischen Ein- und Ausgangsspannung ist nicht gegeben.Known is the principle of the unregulated CMOS voltage converter, are used in the CMOS gate as the oscillator and driver stage for a voltage multiplier circuit, which provides an unregulated output voltage. Such a circuit was published in "Electronics" Munich 1981, H. 14, p.76 and "radio, television, electronics" Berlin 1983, H.9, p. 573. A disadvantage is the load dependence of the output voltage, the input voltage also not is exactly proportional. Also known is the principle to use the gate-source voltage of a field effect transistor (FET) as a reference voltage for a control (DD-PS 150134). The disadvantage here is the quiescent current of the FET and the low control slope has proven. A proportionality between input and output voltage is not given.
Ziel der ErfindungObject of the invention
Die Erfindung hat das Ziel, einen solchen Schaltregler zu entwickeln, daß eine energiebedarfs-und bauelementemäßig kostengünstige CMOS-Struktur verwendet werden kann.The invention has the aim of developing such a switching regulator that an energy-demand and device moderate cost CMOS structure can be used.
Darlegung des Wesens der ErfindungExplanation of the essence of the invention
Der Erfindung liegt die Aufgabe zugrunde, eine Schaltungsanordnung zu entwickeln, in der ein CMOS-Spannungswandler als Schaltregler arbeitet, und in der der Sollwert-Istwert-Vergleich mit möglichst wenig zusätzlichem Leistungsverbrauch erfolgt. Darüber hinaus soll erreicht werden, daß die Ausgangsspannung lastunabhängig und proportional zu der oder in Grenzen auch unabhängig von der Eingangsspannung ist.The invention has for its object to develop a circuit in which a CMOS voltage converter operates as a switching regulator, and in which the setpoint-actual value comparison takes place with as little additional power consumption. In addition, it is to be achieved that the output voltage is load-independent and proportional to or within limits and independent of the input voltage.
Diese Aufgabe wird erfindungsgemäß dadurch gelöst, daß zwei invertierende Gatter eines CMOS-Schaltkreises unter Verwendung von zwei Widerständen zu einem Schmitt-Trigger mit geringer Hysterese rückgekoppelt werden. Der Eingang dieses Schmitt-Triggers ist über einen Spannungsteiler mit der Ausgangsspannung verbunden. Die hohe Konstanz des Umschaltpunktes gepufferter CMOS-Inverter ermöglicht einen sehr genauen Vergleich der herabgeteilten Schaltregler-Ausgangsspannung mit etwa dem halben Wert der Eingangsspannung, die als Betriebsspannung am CMOS-Schaltkreis anliegt.This object is achieved in that two inverting gates of a CMOS circuit using two resistors are fed back to a Schmitt trigger with low hysteresis. The input of this Schmitt trigger is connected to the output voltage via a voltage divider. The high constancy of the switching point of buffered CMOS inverters allows a very accurate comparison of the divided switching regulator output voltage with about half the value of the input voltage applied as the operating voltage on the CMOS circuit.
Zwei weitere Invertergatter sind als astabiler Multivibrator geschaltet, dessen Ausgang mit den Eingängen eines fünften und sechsten Invertergatters verbunden ist. Die Ausgänge dieser beiden Gatter sind über einen dritten Eingang steuerbar; vorzugsweise sind Tristate-Ausgänge zu verwenden. Dieser dritte Eingang ist mit einem geeigneten Ausgang des Schmitt-Triggers derartig verbunden, daß bei einer ausreichenden Höhe der Ausgangsspannung die Ausgänge des fünften und sechsten Gatters blockieren.Two further inverter gates are connected as an astable multivibrator whose output is connected to the inputs of a fifth and sixth inverter gate. The outputs of these two gates are controllable via a third input; preferably tristate outputs are to be used. This third input is connected to a suitable output of the Schmitt trigger such that if the output voltage is high enough, the outputs of the fifth and sixth gates will block.
Diese Ausgänge sind entweder parallelgeschaltet und treiben einen kapazitiven oder induktiven Spannungsvervielfacher, oder sie sind über je einen Widerstand an die Basen je eines pnp- und npn-Transistors angeschlossen, deren Emitter mit der Eingangsspannung bzw. Masse verbunden sind. Die Kollektoren dieser Transistoren sind zusammengeschaltet und treiben eine Drossel, einen Transformator oder eine Dioden-Kondensator-Kette als Energiespeicher und Spannungsvervielfacher bzw. -inverter.These outputs are either connected in parallel and drive a capacitive or inductive voltage multiplier, or they are each connected via a resistor to the bases of each of a pnp and npn transistor, whose emitters are connected to the input voltage or ground. The collectors of these transistors are connected together and drive a choke, a transformer or a diode capacitor chain as energy storage and voltage multiplier or inverter.