DD261672A1 - TEST STRUCTURE FOR INSULATION CONTROL IN INTEGRATED CIRCUITS - Google Patents

TEST STRUCTURE FOR INSULATION CONTROL IN INTEGRATED CIRCUITS Download PDF

Info

Publication number
DD261672A1
DD261672A1 DD30340987A DD30340987A DD261672A1 DD 261672 A1 DD261672 A1 DD 261672A1 DD 30340987 A DD30340987 A DD 30340987A DD 30340987 A DD30340987 A DD 30340987A DD 261672 A1 DD261672 A1 DD 261672A1
Authority
DD
German Democratic Republic
Prior art keywords
insulation
test structure
isolation
substrate
conductivity type
Prior art date
Application number
DD30340987A
Other languages
German (de)
Inventor
Stefan Lingel
Original Assignee
Halbleiterwerk Veb
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Halbleiterwerk Veb filed Critical Halbleiterwerk Veb
Priority to DD30340987A priority Critical patent/DD261672A1/en
Publication of DD261672A1 publication Critical patent/DD261672A1/en

Links

Landscapes

  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

Die Erfindung betrifft eine Teststruktur zur Kontrolle und Bewertung der Isolationsdiffusion in integrierten Schaltungsanordnungen. Aufgabe der Erfindung ist es, eine Teststruktur aufzuzeigen, mit welcher eine einfache und direkte elektrische Messung, insbesondere zur Kontrolle der Isolationstiefe waehrend der Scheibenbearbeitung und zur Ermittlung leitfaehiger Stoerschichten in der Epitaxieschicht, moeglich ist. In einer Epitaxieschicht vom ersten Leitungstyp (1) sind ein Isolationsrahmen (3) sowie mindestens zwei in diesem Rahmen untereinander nicht verbundene Isolationsinseln vom zweiten Leitungstyp (4, 5) angeordnet, wovon mindestens eine der Isolationsinseln (5) durch ein stark dotiertes begrabenes Gebiet vom ersten Leitungstyp (6) vollstaendig vom Substrat des zweiten Leitungstyps (2) isoliert ist. Fig. 1The invention relates to a test structure for controlling and evaluating insulation diffusion in integrated circuit devices. The object of the invention is to show a test structure, with which a simple and direct electrical measurement, in particular for controlling the depth of insulation during the disc processing and for determining leitfaehiger Stoerschichten in the epitaxial layer, is possible. In an epitaxial layer of the first conductivity type (1), an insulating frame (3) and at least two insulating islands of the second conductivity type (4, 5) not connected to each other are arranged, of which at least one of the isolation islands (5) is surrounded by a heavily doped buried area of first conductivity type (6) is completely isolated from the substrate of the second conductivity type (2). Fig. 1

Description

Unter dem Gebiet 5 befindet sich ein stark dotiertes begrabenes η-leitendes Gebiet 6, welches generell aufgrund der Dotierungsverhältnisse eine Isolation zwischen Gebiet 5 und dem Substrat 2 im Volumen bewirkt. Im Isolationsrahmen und in den separaten Isolationsinseln sind Kontaktfenster 7,8 und 9 vorhanden, die eine Strom-Spannungsmessung ermöglichenBelow the region 5 is a heavily doped buried η-type region 6, which generally causes an isolation between region 5 and the substrate 2 in volume due to the doping conditions. In the insulation frame and in the separate isolation islands contact windows 7,8 and 9 are available, which allow a current-voltage measurement

Diese Fenster können für die nachfolgende Basisdiffusion dienen, werden später mit Kontaktfenstern und einer Metallisierung versehen und nach Ende des Scheibenprozesses wiederholt oder abschließend ausgewertet. Bei einer intakten Teststruktur mit ausreichender Isolationstiefe wird zwischen Kontakten 7 und 9 stets ein niederohmiger Widerstand gemessen werden, dessen exakte Größe von den realisierten Abmessungen sowie den konkreten Dotierungen abhängt. Zwischen den Kontakten 8 und 9 wird unter diesen Bedingungen eine Sperrkennlinie gemessen. These windows can be used for the following basic diffusion, are later provided with contact windows and a metallization and repeated or evaluated after the end of the disc process. In an intact test structure with sufficient depth of insulation is always a low resistance between contacts 7 and 9 are measured, the exact size of which depends on the realized dimensions and the specific dopants. Between contacts 8 and 9, a blocking characteristic is measured under these conditions.

Reicht die Isdiationstiefe der Gebiete 3 und 4 jedoch nicht bis zum Substrat 2, sind zwischen allen Kontakten 7,8 und 9 lediglich Sperrkennlinien zu messen. Während der Scheibenbearbeitung kann hierbei eine Nachdiffusion veranlaßt werdenHowever, if the depth of isdiation of regions 3 and 4 does not reach substrate 2, only blocking characteristics are to be measured between all contacts 7, 8 and 9. During the disc processing, a subsequent diffusion can be initiated

Die Kontrolle auf leitfähige Störschichten erfolgt sowohl zwischen Kontakten 8 und 9 als auch 7 und 9, wobei'mit dieser Anordnung nur p-leitende Störschichten sicher erkannt werden können, was aber bei η-Epitaxieschichten ausreichend ist. The control of conductive interference layers takes place both between contacts 8 and 9 as well as 7 and 9, whereby only p-type interference layers can be reliably detected with this arrangement, which is however sufficient for η-epitaxial layers.

Claims (1)

Teststruktur zur Isolationskontrolle in integrierten Schaltungen, wobei elektrisch leitende Verbindungen zwischen Isolationsgebieten und Substratdotierung sowie die elektrische Isolation zwischen voneinander getrennten Isolationsgebieten während als auch nach Abschluß der Scheibenbearbeitung ermittelt werden, gekennzeichnet dadurch, daß in einer Epitaxieschicht vom ersten Leitungstyp (1) ein Isolationsrahmen (3) sowie mindestens zwei in diesem Rahmen realisierte untereinander nicht verbundene Isolationsinseln vom zweiten Leitungstyp (4,5) angeordnet sind, wovon mindestens eine der Isolationsinseln (5) durch ein stark dotiertes begrabenes Gebiet vom ersten Leitungstyp (6) vollständig vom Substrat des zweiten Leitungstyps (2) isoliert ist.Test structure for insulation control in integrated circuits, wherein electrically conductive connections between isolation areas and substrate doping and the electrical insulation between separate isolation areas are determined during and after completion of the disc processing, characterized in that in an epitaxial layer of the first conductivity type (1) an insulating frame (3 ), and at least two insulating islands of the second conductivity type (4, 5) realized in this frame are arranged, of which at least one of the isolation islands (5) is completely separated from the substrate of the second conductivity type (6) by a heavily doped buried region of the first conductivity type (6). 2) is isolated. Hierzu 1 Seite ZeichnungFor this 1 page drawing Anwendungsgebiet der ErfindungField of application of the invention Anwendungsgebiet der Erfindung ist die Halbleitertechnik, insbesondere die Bewertung der Isolationsdiffusion bei bipolaren Schaltkreisen.Field of application of the invention is the semiconductor technology, in particular the evaluation of the isolation diffusion in bipolar circuits. Charakteristik des bekannten Standes der TechnikCharacteristic of the known state of the art Bekanntermaßen werden in integrierten Schaltungen mit pn-Übergängen, die die elektrische Isolation der Schaltungselemente realisieren, zur Kontrolle der Isolation zwei Epitaxiewannen als Meßstruktur verwendet. Mittels dieser Epitaxiewannenanordnung und einer externen Meßtechnik wird die Sperrkennlinie gemessen. Nachteilig ist, daß hier ein erheblicher meßtechnischer Aufwand trotz einfacher Anordnung der Wannen zur sicheren Bewertung der Sperrströme im Bereich von 10~10A erforderlich ist. Der Versuch die Minimierung der Eindringtiefe bei gleichzeitiger Reduzierung der lateralen Ausdehnung sowie der Bearbeitungszeit der Isolationsdiffusion mittels dieser Epitaxiewannenanordnung ist noch kritischer. In der Praxis wird zur Kontrolle der Eindringtiefe der Schrägschliff herangezogen. Nachteilig dabei ist, besonders bei größeren Scheibendurchmessern, der erhöhte Material- und Zeitaufwand, der einer Routinekontrolle entgegensteht.As is known, in integrated circuits with pn junctions, which realize the electrical isolation of the circuit elements, two epitaxial troughs are used as the measuring structure to control the insulation. By means of this epitaxial trough arrangement and an external measuring technique, the blocking characteristic is measured. The disadvantage is that a considerable effort in terms of metrology is required despite the simple arrangement of the wells for reliable evaluation of the reverse currents in the range of 10 ~ 10 A. The attempt to minimize the penetration depth while reducing the lateral extent and the processing time of the insulation diffusion by means of this epitaxial trough arrangement is even more critical. In practice, the oblique cut is used to control the penetration depth. The disadvantage here is, especially with larger pulley diameters, the increased material and time required, which precludes a routine check. Ziel der ErfindungObject of the invention Es ist das Ziel der Erfindung, eine einfache Teststruktur zu schaffen, mit welcher mit geringem Aufwand eine sichere Bewertung der pn-lsolation sowohl während als auch nach Abschluß der Scheibenbearbeitung ermöglicht wird.It is the object of the invention to provide a simple test structure with which, with little effort, a reliable evaluation of the pn isolation is made possible both during and after completion of the disk processing. Darlegung des Wesens der ErfindungExplanation of the essence of the invention Erfindungsgemäß besteht die Aufgabe darin, eine Teststruktur zu schaffen, die es ermöglicht, eine leichte, sichere und direkte Bewertung der Verbindung der Isolationsdiffusion mit der Dotierungsgrenze eines Scheibensubstrates durchzuführen. Entgegen der üblichen praktischen Anwendung soll die Isolationswirkung elektrisch einfach meßbar sein, zum Beispiel durch eine Widerstandsmessung. Erfindungsgemäß ist die Teststruktur aus einem Isolierrahmen realisiert, der in seiner Epitaxiewanne zwei weitere separate Isolationsgebiete enthält. Das eine dieser separaten Isolationsgebiete besitzt an seinem Grund ein stark dotiertes begrabenes Gebiet, welches in jedem Fall eine elektrische Verbindung zum Substrat mit entgegengesetztem Leitungstyp verhindert. Das andere separate Gebiet geht bis ins Substrat. An dieser Teststruktur läßt sich nun sehr leicht ein ohmscher Widerstand messen, der im Falle ausreichender Isolationstiefe aus äußerem Isolationsrahmen—Scheibensubstratinnerer Isolationsinsel ohne begrabenem Gebiet gebildet wird. Weiterhin muß sich zwischen den beiden separaten Isolationsgebieten innerhalb der Teststruktur ein sehr hoher Widerstand im Gigaohm-Bereich einstellen, da beide voneinander elektrisch isoliert sind, solange keine leitfähigen Störschichten an der Oberfläche gebildet werden. Falls die Isolationstiefe nicljt ausreichend ist, bleibt die Verbindung durch die pn-Übergänge Epitaxie-Isolierrahmen unterbrochen, was einen drastischen WiderPtandsanstieg bis in den Gigaohm-Bereich entspricht, da sich eine Sperrkennlinie mit einer typischen Durchbruchspannung ausbildet. Hierbei sind lediglich das Sperrverhalten bei höheren Strömen um etwa 10 bis 100 μΑ von Bedeutung, was ebenfalls wie die Widerstandsmessung leicht beherrscht wird. Die Teststruktur weist auch bereits während des Scheibenprozesses nach der Isolationsdiffusion störende leitfähige Schichten aus, denn dabei entsteht eine deutliche Widerstandsreduzierung zwischen den inneren separaten Isolationsinseln, wobei die sonst typische Sperrkennlinie durch diese Störschicht überbrückt wird. Mit der erfindungsgemäßen Teststruktur wird somit eine einfache elektrische Kontrolle der pn-lsolation in vertikaler und lateraler Richtung bereits während der Scheibenbearbeitung und damit die Einsparung von Schrägschliffpräparationen ermöglicht.According to the invention, the object is to provide a test structure which makes it possible to carry out an easy, reliable and direct evaluation of the connection of the insulation diffusion with the doping boundary of a disk substrate. Contrary to the usual practical application, the insulation effect should be easy to measure electrically, for example by a resistance measurement. According to the invention, the test structure is realized from an insulating frame which contains two further separate isolation regions in its epitaxial trough. One of these separate isolation regions has at its bottom a heavily doped buried region, which in any case prevents electrical connection to the substrate of opposite conductivity type. The other separate area goes down to the substrate. It is now very easy to measure an ohmic resistance on this test structure, which in the case of sufficient insulation depth is formed from an outer insulation-frame disk substrate inside an insulation island without a buried area. Furthermore, a very high resistance in the gigaohm range must be established between the two separate isolation regions within the test structure, since both are electrically isolated from each other as long as no conductive interference layers are formed on the surface. If the depth of isolation is not sufficient, the connection through the pn-junctions epitaxial-insulated frame remains interrupted, which corresponds to a drastic increase in resistance up to the gigaohm range, since a blocking characteristic with a typical breakdown voltage is formed. Here, only the blocking behavior at higher currents by about 10 to 100 μΑ are important, which is also easily controlled as the resistance measurement. The test structure also exhibits interfering conductive layers even during the disk process after the insulation diffusion, because this results in a significant reduction in resistance between the inner separate insulation islands, the otherwise typical blocking characteristic being bridged by this interference layer. Thus, with the test structure according to the invention, a simple electrical control of the pn insulation in the vertical and lateral direction is already made possible during disk processing and thus the saving of angular cut preparations. Ausführungsbeispielembodiment Beschrieben wird die Teststrukturfüreinen Bipolarprozeß mit n-Typ-Epitaxeaufp-Substrat und η-leitendem begrabenen Gebiet, wie in Figur 1 dargestellt.The test structure is described as a bipolar process with n-type epitaxial growth substrate and η-type buried region as shown in FIG. In einem η-leitenden Epitaxiegebiet 1 auf einem p-Substrat 2 befindet sich ein umschließender Isolationsrahmen 3 und zwei separate Isolationsinseln 4 und 5 derart, daß die laterale Ausdehnung keine leitende Verbindung dieser Gebiete 3,4 und 5 zuläßt.In an η-type epitaxial region 1 on a p-substrate 2 is an enclosing insulating frame 3 and two separate isolation islands 4 and 5 such that the lateral extent does not allow conductive connection of these areas 3,4 and 5.
DD30340987A 1987-06-02 1987-06-02 TEST STRUCTURE FOR INSULATION CONTROL IN INTEGRATED CIRCUITS DD261672A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DD30340987A DD261672A1 (en) 1987-06-02 1987-06-02 TEST STRUCTURE FOR INSULATION CONTROL IN INTEGRATED CIRCUITS

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DD30340987A DD261672A1 (en) 1987-06-02 1987-06-02 TEST STRUCTURE FOR INSULATION CONTROL IN INTEGRATED CIRCUITS

Publications (1)

Publication Number Publication Date
DD261672A1 true DD261672A1 (en) 1988-11-02

Family

ID=5589506

Family Applications (1)

Application Number Title Priority Date Filing Date
DD30340987A DD261672A1 (en) 1987-06-02 1987-06-02 TEST STRUCTURE FOR INSULATION CONTROL IN INTEGRATED CIRCUITS

Country Status (1)

Country Link
DD (1) DD261672A1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10328007A1 (en) * 2003-06-21 2005-01-13 Infineon Technologies Ag Structured semiconductor element for reducing charging effects

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10328007A1 (en) * 2003-06-21 2005-01-13 Infineon Technologies Ag Structured semiconductor element for reducing charging effects
US7646104B2 (en) 2003-06-21 2010-01-12 Infineon Technologies A.G. Structured semiconductor element for reducing charging effects

Similar Documents

Publication Publication Date Title
DE1614373C2 (en)
DE1944793C3 (en) Method for manufacturing an integrated semiconductor device
DE2427307A1 (en) INTEGRATED CIRCUIT ARRANGEMENT
DE1789119C3 (en) Semiconductor component. Eliminated from: 1514855
DE1614300B2 (en) Field effect transistor with isolated control electrode
DE1230500B (en) Controllable semiconductor component with a semiconductor body with the zone sequence NN P or PP N
DE2131167B2 (en) Insulating layer field effect transistor with a PN junction acting as a protective diode
DE2730373A1 (en) INTEGRATED SEMI-CONDUCTOR LOGIC CIRCUIT
DE2628273A1 (en) SEMI-CONDUCTOR COMPONENT
DD261672A1 (en) TEST STRUCTURE FOR INSULATION CONTROL IN INTEGRATED CIRCUITS
DE1589891B (en) Integrated semiconductor circuit
DE1910447C3 (en) Semiconductor component
DE2361171A1 (en) SEMI-CONDUCTOR DEVICE
DE3408285A1 (en) PROTECTIVE ARRANGEMENT FOR A FIELD EFFECT TRANSISTOR
DE1813551C3 (en) High frequency planar transistor
DE10123818A1 (en) Arrangement with protection function for semiconducting component has device that implements protection function controlled by floating region of semiconducting component
DE69633004T2 (en) Vertical power bipolar transistor with integrated sensing resistor
DE1514082B2 (en) Field effect transistor and planar transistor
DE2706031C2 (en)
DE2321426B2 (en) Bipolar thin film transistor
CH683388A5 (en) Arrangement for property improvement of provided with P / N transitions semiconductor structures.
DE10111029C1 (en) Depassivation sensor as analysis protection for semiconductor components or integrated circuits
DE1639254C (en) Field effect semiconductor arrangement with insulated gate and a circuit element for preventing breakdown and method for their production
DE1931201C3 (en) Method of manufacturing a zener diode
DE1966847A1 (en) TRANSISTOR

Legal Events

Date Code Title Description
VZ Disclaimer of patent (art. 11 and 12 extension act)