DE10111029C1

DE10111029C1 - Depassivation sensor as analysis protection for semiconductor components or integrated circuits

Info

Publication number: DE10111029C1
Application number: DE2001111029
Authority: DE
Inventors: Bernhard Lippmann
Original assignee: Infineon Technologies AG
Current assignee: Infineon Technologies AG
Priority date: 2001-03-07
Filing date: 2001-03-07
Publication date: 2002-08-22
Anticipated expiration: 2021-03-08

Abstract

Zusätzlich zu einem in einem Halbleiterchip vorhandenen Kanalbereich (5) ist ein mit Ladungsträgern dotierter Bereich (17) auf der von diesem Kanalbereich abgewandten Seite einer Gate-Elektrode (6) vorhanden. Dieser dotierte Bereich ist vorzugsweise so in der Oberflächepassivierung (15, 16) ausgebildet, dass bei einer Entfernung der Oberflächepassivierung die vorhandene Dotierung in solchem Umfang reduziert wird, dass sich ein wesentlicher Effekt auf die Wirkungsweise des Feldeffekttransistors ergibt, der detektiert werden kann.In addition to a channel area (5) present in a semiconductor chip, an area (17) doped with charge carriers is provided on the side of a gate electrode (6) facing away from this channel area. This doped region is preferably formed in the surface passivation (15, 16) in such a way that when the surface passivation is removed, the existing doping is reduced to such an extent that there is a significant effect on the mode of operation of the field effect transistor that can be detected.

Description

Die vorliegende Erfindung betrifft einen Depassivierungssen sor, mit dem Halbleiterbauelemente oder integrierte Schaltun gen gegen ein Abtragen einer Oberflächenpassivierung zur Ana lyse der Bauelementstruktur geschützt werden können.The present invention relates to a depassivation sor, with the semiconductor devices or integrated circuit against removal of surface passivation to the ana lysis of the component structure can be protected.

Die oberseitige Passivierung von Halbleiterbauelementen und integrierten Schaltungen kann durch trockenchemische oder nasschemische Prozesse entfernt werden. Damit erhält man Zu gang zu dem Bauelement selbst, das dann näher analysiert wer den kann, z. B. um die Struktur herauszufinden (reverse engi neering). Für eine solche Schaltungsanalyse existieren eine Reihe bekannter Methoden, mit denen Signale auf den oberen Verdrahtungsebenen der Schaltungen abgegriffen oder manipu liert werden können. Es ist daher wünschenswert, über eine Möglichkeit zu verfügen, mit der das Freilegen dieser Ver drahtungsebenen verhindert werden kann.The top passivation of semiconductor components and integrated circuits can by dry chemical or wet chemical processes are removed. This gives you Zu to the component itself, which is then analyzed in more detail that can, e.g. B. to find out the structure (reverse engi neering). There is one for such a circuit analysis A number of known methods with which signals on the upper Wiring levels of the circuits tapped or manipu can be lated. It is therefore desirable to have a Possibility to dispose of this Ver wire levels can be prevented.

Zu dem Zweck dient ein Depassivierungssensor, der detektiert, ob die abdeckende Passivierungsschicht des Bauelementes ent fernt worden ist. Falls der Sensor feststellt, dass das ge schehen ist, kann z. B. über die integrierte Schaltung selbst ein Alarm ausgelöst werden oder die Schaltung soweit un brauchbar gemacht werden, dass eine sinnvolle Analyse nicht mehr möglich ist.A depassivation sensor, which detects whether the covering passivation layer of the component ent has been removed. If the sensor detects that the ge can happen, z. B. via the integrated circuit itself an alarm is triggered or the circuit so far un that a meaningful analysis is not useful is more possible.

Ein entsprechender technischer Sachverhalt ist z. B. in der DE 199 38 890 C2 beschrieben.A corresponding technical issue is z. B. described in DE 199 38 890 C2.

Aufgabe der vorliegenden Erfindung ist es, einen einfach her stellbaren Depassivierungssensor für Halbleiterbauelemente und integrierte Schaltungen anzugeben.The object of the present invention is to make it simple adjustable depassivation sensor for semiconductor components and specify integrated circuits.

Diese Aufgabe wird mit dem Depassivierungssensor mit den Merkmalen des Anspruches 1 gelöst. Ausgestaltungen ergeben sich aus den abhängigen Ansprüchen. This task is accomplished with the depassivation sensor Features of claim 1 solved. Refinements result themselves from the dependent claims.

Der erfindungsgemäße Depassivierungssensor umfasst eine Struktur eines Feldeffekttransistors, der in einer an sich bekannten Weise als Halbleiterbauelement oder als Komponente einer integrierten Schaltung realisiert ist. Zusätzlich zu einem in einem Halbleiterkörper oder einer epitaktisch aufge brachten Halbleiterschicht vorhandenen Kanalbereich ist ein mit Ladungsträgern dotierter Bereich auf der von diesem Ka nalbereich abgewandten Seite einer Gate-Elektrode vorhanden. Der dotierte Bereich ist vorzugsweise in einer oberflächenna hen, elektrisch isolierenden Schicht, zum Beispiel in einer oberseitigen Passivierung aus einem Oxid, ausgebildet. Unter einer Dotierung ist hier das Einbringen von Verunreinigungen der isolierenden Schicht durch Ladungsträger, vorzugsweise Ionen, zu verstehen. Die Dotierstoffe verursachen im Unter schied zu der Dotierung von Halbleitermaterialien keine elek trische Leitfähigkeit und werden daher nicht durch freie La dungsträger in dem dotierten Bereich neutralisiert oder abge schirmt.The depassivation sensor according to the invention comprises a Structure of a field effect transistor, which is in an itself known way as a semiconductor device or as a component an integrated circuit is realized. In addition to one in a semiconductor body or an epitaxially brought existing semiconductor area is a channel layer area doped with charge carriers on the area of this Ka Side facing away from a gate electrode. The doped region is preferably in a surface area hen, electrically insulating layer, for example in a top passivation made of an oxide. Under A doping is the introduction of impurities the insulating layer by charge carriers, preferably Ions to understand. The dopants cause in the sub did not differ from the doping of semiconductor materials trical conductivity and are therefore not caused by free La neutralized or deducted manure carriers in the endowed area shields.

Der Feldeffekttransistor kann so angesteuert werden, dass die Auswirkung des dem Kanalbereich gegenüberliegenden dotierten Bereiches auf die Funktionsweise des Feldeffekttransistors erfasst werden kann. Der dotierte Bereich ist vorzugsweise so in der Oberflächenpassivierung ausgebildet, dass bei einer zumindest teilweisen Entfernung der Oberflächenpassivierung zumindest ein so wesentlicher Anteil dieses Bereichs entfernt wird, dass damit unweigerlich die vorhandene Dotierung in solchem Umfang reduziert wird, dass sich ein nachweisbarer Effekt auf die Wirkungsweise des Feldeffekttransistors er gibt. Damit ist ein einfach herstellbarer und wirkungsvoller Depassivierungssensor angegeben.The field effect transistor can be controlled so that the Effect of the doped opposite the channel region Range on the operation of the field effect transistor can be recorded. The doped region is preferably this trained in the surface passivation that at a at least partial removal of the surface passivation removed at least such a significant portion of this area is that inevitably the existing doping in is reduced to such an extent that there is a demonstrable Effect on the operation of the field effect transistor he gives. This is an easy to manufacture and effective Depassivation sensor specified.

Zur Erhöhung der Empfindlichkeit des Depassivierungssensors kann die oberseitige Passivierung eine Oberfläche aufweisen, die dem Feldeffekttransistor gegenüberliegend für einen ver minderten Abstand des dotierten Bereiches zu dem Kanalbereich strukturiert ist. Bei weitergehenden Ausgestaltungen des erfindungsgemäßen Depassivierungssensors können mindestens zwei dotierte Bereiche in der Oberflächenpassivierung ausgebildet sein, die insbesondere mit Dotierstoffen zueinander entgegen gesetzter Vorzeichen der Ladung versehen sind. Das erhöht die Sicherheit der Funktionsweise des Depassivierungssensors, da insbesondere zufällige elektrostatische Aufladungen der Ober flächenpassivierung, die die Funktion des Depassivierungssen sors stören könnten, durch die Verwendung einander entgegen gesetzt gepolter Depassivierungssensoren in der Auswertung der betreffenden Signale eliminiert werden können.To increase the sensitivity of the depassivation sensor the top passivation can have a surface, the opposite of the field effect transistor for a ver reduced distance of the doped region from the channel region is structured. In further developments of the invention Depassivation sensors can have at least two doped areas formed in the surface passivation be opposed to each other, especially with dopants sign of the cargo. That increases the Reliability of the functioning of the depassivation sensor, because in particular random electrostatic charges on the upper area passivation, which is the function of depassivation sors could interfere with each other by using them set of polarized depassivation sensors in the evaluation of the signals in question can be eliminated.

Es folgt eine genauere Beschreibung von Beispielen des erfin dungsgemäßen Depassivierungssensors anhand der Fig. 1 und 2.The following is a more detailed description of examples of the depassivation sensor according to the invention with reference to FIGS . 1 and 2.

Die Fig. 1 zeigt ein Ausführungsbeispiel eines erfindungsge mäßen Depassivierungssensors im Querschnitt. Fig. 1 shows an embodiment of a erfindungsge MAESSEN Depassivierungssensors in cross section.

Die Fig. 2 zeigt ein Schema der zugehörigen Schaltungsanord nung. Fig. 2 shows a diagram of the associated circuit arrangement.

In der Fig. 1 ist ein Beispiel für eine bevorzugte Ausge staltung des erfindungsgemäßen Depassivierungssensors in ei nem Ausschnitt im Querschnitt dargestellt. In einem Halblei terkörper oder Substrat 1 sind, vorzugsweise in einer entge gengesetzt elektrisch leitend dotierten Wanne, dotierte Be reiche als Source-Bereich 2 und Drain-Bereich 3 im Abstand zueinander ausgebildet. Seitlich können diese Bereiche durch Isolationsbereiche 4 begrenzt sein, die z. B. durch thermi sche Oxidation des Halbleitermateriales in an sich bekannter Weise hergestellt werden können.In Fig. 1 an example of a preferred Substituted is staltung Depassivierungssensors the invention in egg nem segment shown in cross section. In a semiconductor body or substrate 1 , doped regions are preferably formed as a source region 2 and a drain region 3 at a distance from one another, preferably in an oppositely electrically doped trough. Laterally, these areas can be delimited by insulation areas 4 which, for. B. can be produced by thermal oxidation of the semiconductor material in a conventional manner.

Zwischen dem Source-Bereich 2 und dem Drain-Bereich 3 befin det sich der Kanalbereich 5. Über dem Kanalbereich 5 und von diesem durch ein Gate-Dielektrikum getrennt ist eine Gate- Elektrode 6, z. B. ein Polysilizium-Gate, angeordnet. Diese Gate-Elektrode kann mit einer Metallisierung 7 versehen sein, die als Leiterbahn ausgebildet ist und zur Verringerung des ohmschen Widerstandes vorgesehen ist. An die Gate-Elektrode grenzen in diesem Beispiel in der Längsrichtung des Kanalbe reiches 5 Spacer 8 aus dielektrischem Material an.The channel region 5 is located between the source region 2 and the drain region 3 . Above the channel region 5 and separated from it by a gate dielectric is a gate electrode 6 , e.g. B. a polysilicon gate arranged. This gate electrode can be provided with a metallization 7 , which is designed as a conductor track and is provided to reduce the ohmic resistance. In this example, 5 spacers 8 made of dielectric material adjoin the gate electrode in the longitudinal direction of the channel region.

Die Oberfläche der Transistorstruktur ist planarisierend mit einem ersten Zwischenmetalldielektrikum 9 bedeckt. Dieses Dielektrikum ist vorzugsweise ein Oxid. Zwischen dem Oxid und dem Halbleitermaterial kann in an sich bekannter Weise als Passivierung des Halbleitermateriales eine dünne Schicht aus Borphosphorsilikatglas aufgebracht sein. Das Zwischenmetall dielektrikum 9 besitzt Durchkontaktierungen, die als Kontakt lochfüllungen mit elektrisch leitendem Material, vorzugsweise Wolfram oder einem für Leiterbahnen verwendeten Metall, aus gebildet sein können.The surface of the transistor structure is covered in a planarizing manner with a first intermediate metal dielectric 9 . This dielectric is preferably an oxide. A thin layer of borophosphosilicate glass can be applied between the oxide and the semiconductor material in a manner known per se as passivation of the semiconductor material. The intermediate metal dielectric 9 has plated-through holes which can be formed as contact fillings with electrically conductive material, preferably tungsten or a metal used for conductor tracks.

Auf den damit gebildeten elektrisch leitenden vertikalen Ver bindungen 10, 11 für den Source-Bereich bzw. Drain-Bereich sind in an sich bekannter Weise Leiterbahnen 12 einer ersten zu Leiterbahnen und Verdrahtungen strukturierten Metallisie rungsschicht angeordnet. Die Metallisierungsschichten sind in der Fig. 1 nicht im Maßstab, sondern im Verhältnis zu den Dicken der Schichten der Zwischenmetalldielektrika zu dick eingezeichnet. Auf die erste Metallisierungsschicht ist ein weiteres Zwischenmetalldielektrikum 13 aufgebracht. Darauf folgt eine zweite Metallisierung, die zu weiteren Leiterbah nen 14 strukturiert ist. Für den elektrischen Anschluss kön nen auch in dem zweiten Zwischenmetalldielektrikum 13 verti kal leitende Verbindungen als Durchkontaktierungen vorgesehen sein. Die Anzahl der Metallisierungsebenen ist im Prinzip be liebig. In der Fig. 1 sind nur zur Veranschaulichung als Beispiel zwei Metallisierungsebenen eingezeichnet.On the electrically conductive vertical connections 10 , 11 thus formed for the source region or drain region, conductor tracks 12 of a first metallization layer structured to form conductor tracks and wirings are arranged in a manner known per se. The metallization layers are not drawn in scale in FIG. 1, but rather too thick in relation to the thicknesses of the layers of the intermediate metal dielectrics. A further intermetallic dielectric 13 is applied to the first metallization layer. This is followed by a second metallization, which is structured into further conductor tracks 14 . For the electrical connection, vertically conductive connections can also be provided as vias in the second intermediate metal dielectric 13 . In principle, the number of metallization levels is arbitrary. In Fig. 1 two metallization are shown only for illustration as an example.

Die zweite Metallisierungsebene ist mit einem dritten Zwi schenmetalldielektrikum 15 bedeckt. Das kann hier bereits ei nen Anteil der oberseitigen Passivierung bilden und zum Bei spiel Siliziumdioxid sein. Die Passivierung kann durch mindestens eine eigentliche Passivierungsschicht 16 gebildet oder vervollständigt werden. Jede solche eigentliche Passivie rungsschicht kann elektrisch isolierendes Material, zum Bei spiel Siliziumnitrid oder Siliziumdioxid sein.The second metallization level is covered with a third intermediate metal dielectric 15 . This can already form part of the passivation on the top and can be silicon dioxide, for example. The passivation can be formed or completed by at least one actual passivation layer 16 . Each such actual passivation layer can be electrically insulating material, for example silicon nitride or silicon dioxide.

In der hier aus dem dritten Zwischendielektrikum 15 und der Passivierungsschicht 16 gebildeten oberseitigen Passivierung ist erfindungsgemäß ein dotierter Bereich 17 ausgebildet, der eine gewisse Ladungsträgerdichte aufweist. Der Dotierstoff ist in diesem Beispiel so gewählt, dass ein p-dotierter Be reich ausgebildet ist. Durch elektrische Influenz sammeln sich Ladungsträger entgegengesetzten Vorzeichens, hier Elek tronen, im Kanalbereich 5 an, die die Wirkungsweise, insbe sondere das Schaltverhalten, des Feldeffekttransistors in der gewünschten Weise beeinflussen. Das Vorzeichen der Ladungs träger des dotierten Bereiches 17 kann auch entgegengesetzt sein. Es können auch mehrere derartige Strukturen eines Feld effekttransistors vorhanden sein, insbesondere mit zugehöri gen dotierten Bereichen unterschiedlicher Vorzeichen der La dungsträger.In the top-side passivation formed here from the third intermediate dielectric 15 and the passivation layer 16 , according to the invention a doped region 17 is formed which has a certain charge carrier density. In this example, the dopant is selected such that a p-doped region is formed. Due to electrical influence, charge carriers of opposite signs, here electrons, accumulate in the channel region 5 , which influence the mode of operation, in particular the switching behavior, of the field effect transistor in the desired manner. The sign of the charge carrier of the doped region 17 can also be opposite. There may also be several such structures of a field effect transistor, in particular with associated doped regions of different signs of the charge carriers.

In der Fig. 2 ist ein Schema einer Schaltungsanordnung dar gestellt, die die Funktionsweise des Depassivierungssensors erläutert. Es sind in der Fig. 2 zwei Depassivierungssenso ren dargestellt, von denen der erste Depassivierungssensor A einen p-dotierten Bereich 17 aufweist, während der zweite De passivierungssensor B einen n-dotierten Bereich 18 aufweist. Der Source-Bereich ist hier auf einen Anschluss Vcc der Ver sorgungsspannung gelegt.In FIG. 2 is a diagram of a circuit arrangement is provided is that explains the operation of the Depassivierungssensors. Two depassivation sensors are shown in FIG. 2, of which the first depassivation sensor A has a p-doped region 17 , while the second de-passivation sensor B has an n-doped region 18 . The source area is here connected to a connection Vcc of the supply voltage.

Je nach der Gate-Steuerung kann am Drain-Bereich ein unter schiedliches Signal abgegriffen werden. Eine von dem Kanalbe reich 5 durch ein mit der gestrichelten Linie angedeutetes Gate-Dielektrikum getrennte Gate-Elektrode 6 befindet sich zwischen dem Kanalbereich und dem im Abstand dazu angeordne ten dotierten Bereich 17. Die Dotierungskonzentration in dem dotierten Bereich ist ausreichend hoch gewählt, so dass der Abstand des dotierten Bereiches 17 von dem Kanalbereich in ausreichendem Umfang kompensiert wird.Depending on the gate control, a different signal can be tapped at the drain area. A gate region 6 separated from the channel region 5 by a gate dielectric indicated by the dashed line is located between the channel region and the doped region 17 arranged at a distance therefrom. The doping concentration in the doped region is selected to be sufficiently high that the distance of the doped region 17 from the channel region is compensated for to a sufficient extent.

Es ist vorteilhaft, den Abstand zwischen dem Kanalbereich und dem dotierten Bereich nach Möglichkeit zu reduzieren. Bei ei ner möglichen Ausgestaltung weist die oberseitige Passivie rung eine Oberfläche auf, die dem Feldeffekttransistor gegen überliegend für einen verminderten Abstand des dotierten Be reiches zu dem Kanalbereich strukturiert ist. Dazu wird vor zugsweise die oberseitige Passivierung im Bereich des Feld effekttransistors in einem Verfahrensschritt bei der Herstel lung rückgeätzt, was am einfachsten zusammen mit der Öffnung der Anschlusskontaktflächen (pads) der Verdrahtung geschieht. Dadurch wird erreicht, dass der dotierte Bereich in etwas ge ringerem Abstand zu dem Kanalbereich des Feldeffekttransis tors ausgebildet wird, was die Empfindlichkeit des Depassi vierungssensors erhöht.It is advantageous to set the distance between the channel area and reduce the doped area if possible. With egg ner possible configuration, the top-side passive tion on a surface that opposes the field effect transistor overlying for a reduced distance of the doped Be is structured to the channel area. This will be done before preferably the top passivation in the field Effect transistor in one step in the manufacture etched back what is easiest along with the opening the connection pads (pads) of the wiring happens. It is thereby achieved that the doped region is somewhat ge closer distance to the channel area of the field effect transis tors is formed, which affects the sensitivity of the depassi vation sensor increased.

Durch Anlegen eines geeigneten Testsignales (Depassivation Check Signal) an die Gate-Elektrode 6 kann das Vorhandensein des dotierten Bereiches 17 überprüft werden. Wenn das aus gangsseitige Signal 19 von einem zu erwartenden Signal ab weicht, kann angenommen werden, dass der dotierte Bereich 17 zusammen mit der oberseitigen Passivierung entfernt wurde.The presence of the doped region 17 can be checked by applying a suitable test signal (depassivation check signal) to the gate electrode 6 . If the signal 19 on the output side deviates from an expected signal, it can be assumed that the doped region 17 was removed together with the passivation on the top.

Ein entsprechender Test wird auch mit dem zweiten Depassivie rungssensor B durchgeführt, so dass überprüft werden kann, ob sowohl der p-dotierte Bereich 17 als auch der n-dotierte Be reich 18 keine Auswirkung auf die Schaltfunktion des Transi stors besitzt, so dass anzunehmen ist, dass die oberseitige Passivierung tatsächlich entfernt wurde.A corresponding test is also carried out with the second depassivation sensor B, so that it can be checked whether both the p-doped region 17 and the n-doped region 18 have no effect on the switching function of the transistor, so that it can be assumed that the top passivation has actually been removed.

Claims

1. Depassivation sensor on a semiconductor component or an integrated circuit, characterized in that a structure of a field effect transistor with a channel region ( 5 ) controlled by a gate electrode ( 6 ) is present in a semiconductor body or an epitaxially applied semiconductor layer and wherein on the a doped region ( 17 ) is formed from the side of the gate electrode ( 6 ) facing away from the channel region ( 5 ).

2. Depassivation sensor according to claim 1, characterized in that the doped region ( 17 ) is formed in an electrically insulating layer.

3. Depassivation sensor according to claim 2, characterized in that the doped region ( 17 ) is formed in silicon dioxide and / or silicon nitride.

4. Depassivation sensor according to one of claims 1 to 3, characterized in that the doped region ( 17 ) is formed in an upper-side passivation.

5. Depassivation sensor according to claim 4, characterized in that the doped region ( 17 ) is arranged such that at least a partial removal of the top passivation is removed at least such a substantial proportion of the doped region that there is a detectable effect on the mode of action of the Field effect transistor results.

6. Depassivation sensor according to claim 4 or 5, characterized in that the top passivation has a surface which is structured opposite the field effect transistor for a reduced distance of the doped region ( 17 ) to the channel region ( 5 ).