DD259773A3

DD259773A3 - CIRCUIT ARRANGEMENT FOR GENERATING PROGRAMMABLE IMPULSE IMPULSE

Info

Publication number: DD259773A3
Application number: DD24996883A
Authority: DD
Inventors: Frank Ziegler; Wolfgang Lippold; Hans-Georg Hering
Original assignee: Ruhla Uhren Veb K
Priority date: 1983-04-19
Filing date: 1983-04-19
Publication date: 1988-09-07

Abstract

Die Erfindung betrifft eine Schaltungsanordnung zur Erzeugung programmierbarer Impulsfolgen, die insbesondere in einem System zum automatischen Stellen und Testen von LCD-Uhrenmodulen ihre Anwendung findet. Ziel ist es, in der Digitaltechnik oft geforderte programmierbare Impulsfolgen zu erzeugen. Aufgabe ist es, eine Schaltungsanordnung zur Erzeugung programmierbarer Impulsfolgen zu schaffen, mit denen bei geringem Aufwand ein automatisches Stellen und gleichzeitiges Kontrollieren von LCD-Uhrenmodulen erreicht wird. Im dargestellten Blockschaltbild ist der Ausgang eines Taktgenerators 1 mit einer definierten Anzahl mit mehreren Ein- und Ausgaengen versehenen Impulsgebern I1...In verbunden. Beide Ausgaenge der Impulsgeber I1...In sind mit einer Auswertematrix 2 verbunden, wobei ein Ausgang gleichzeitig mit einem Eingang des naechsten Impulsgebers in Verbindung ist. Ein Ausgang des letzten Impulsgebers In ist mit einer Steuerbaugruppe 3, die mit den Eingaengen der Impulsgeber I1...In in Verbindung ist, verbunden. Auswertematrix 2 und Steuerbaugruppe 3 sind ueber mehrere Leitungen 4 miteinander gekoppelt.The invention relates to a circuit arrangement for generating programmable pulse sequences, which finds particular application in a system for automatic placement and testing of LCD clock modules. The aim is to generate often required programmable pulse sequences in digital technology. The object is to provide a circuit arrangement for generating programmable pulse sequences with which an automatic setting and simultaneous control of LCD clock modules is achieved with little effort. In the block diagram shown, the output of a clock generator 1 is connected to a defined number of pulse generators I1... In which are provided with a plurality of inputs and outputs. Both outputs of the pulse generators I1 ... In are connected to an evaluation matrix 2, wherein one output is simultaneously connected to an input of the next pulse generator. An output of the last pulse generator In is connected to a control module 3 which is connected to the inputs of the pulse generators I1 ... In. Evaluation matrix 2 and control module 3 are coupled to one another via a plurality of lines 4.

Description

über mehrere Leitungen gekoppelten Steuerbaugruppe in Verbindung. Innerhalb der Impulsgeber ist jeweils ein RS-Flipflop, dessen Setzeingang beim ersten Impulsgeber mit dem taktsynchronisierten Flipflop der Steuerbaugruppe und bei allen anderen Impulsgebern mit dem Ausgang des RS-Flipflop des in der Reihe vorher geschalteten Impulsgebers verbunden ist, angeordnet. Weiter sind innerhalb der Impulsgeber ein mit dem Ausgang des RS-Flipflop und dem Ausgang des Taktgenerators verbundenes Torglied, dessen Ausgang auf die Auswertematrix führt und ein mit dem Ausgang des Torgliedes über seinen Rückwärtszählgang gekoppelten Rückwärtsbinärzähler, dessen Ladeeingänge mit der Steuerbaugruppe und dessen Übertrag-Rückwärts-Ausgang mit dem R-Eingang des RS-Flipflop verbunden ist, angeordnet.Control module coupled via several lines. Within the pulse generator is in each case an RS flip-flop, whose set input is connected to the clock synchronized flip-flop of the control module and all other pulse generators with the output of the RS flip-flop of the previously connected in the series pulse generator at the first pulse. Next within the pulse generator connected to the output of the RS flip-flop and the output of the clock gate gate whose output leads to the Auswertematrix and coupled to the output of the gate via its Rückwärtszählgang Rückwärtsbinärzähler whose Ladeeingänge with the control assembly and its carry-backward Output is connected to the R input of the RS flip-flop.

Ausführungsbeispielembodiment

Die Erfindung soll nachstehend an einem Ausführungsbeispiel näher erläutert werden. In den zugehörigen Figuren ist folgendes dargestellt:The invention will be explained in more detail below using an exemplary embodiment. The accompanying figures show the following:

Fig. 1: Blockschaltbild der Schaltungsanordnung ν » * < Fig. 1: Block diagram of the circuit arrangement ν »* <

Fig.2: ImpulsschemaFig.2: Impulse scheme

Fig.3: Detallierte Schaltungsanordnung3: detailed circuit arrangement

Im Blockschaltbild, daß in Fig. 1 dargestellt ist, ist-der Ausgang eines Taktgenerators 1 mit einer definierten Anzahl mit mehreren Ein- und Ausgängen versehenen Impulsgebern I₁... I_n verbunden. Beide Ausgänge der Impulsgeber I₁... I_n sind mit einer Auswertematrix 2 verbunden, wobei ein Ausgang gleichzeitig mit einem Eingang des nächsten Impulsgebers in Verbindung ist. Ein Ausgang des letzten Impulsgebers I_n ist mit einer Steuerbaugruppe 3, die mit den Eingängen der Impulsgeber I₁... I_n in Verbindung ist, verbunden. Auswertematrix 2 und Steuerbaugruppe 3 sind über mehrere Leitungen 4 miteinander gekoppelt. Der in seiner Frequenz einstellbare Taktgenerator 1 liefert eines Rechteckimpulsfolge T (Fig. 2) im Tastverhältnis 1:1. Diese Rechteckimpulsfolge dient als Grundtakt der dargestellten Schaltungsanordnung. Dieser Grundtakt führt auf die Impulsgeber I₁... I_n (Fig. 1) und auf die Auswertematrix 2. Die Impulsgeber I₁... I_n sind programmierbare Zählerbausteine, die mit einer speziellen Start-Stoppschaltung versehen sind. Sie liefern Ausgangssignale TP₁... TP_n bzw. P₁... P_n entsprechend dem Impulsschema in Fig.2. Ein externes Startsignal, dasz. B. von einem Mikrorechner kommt, startet den Impulsgeber I₂. Dieser liefert die Taktzeitlage P₁, die wiederum den Impulsgeber I₂ startet, P₂ von I₂ startet dann I₃ usw. bis I_n. Das Stopsignal des Vorgangs wird der Steuerbaugmppe 3 (Fig. 1) von I_n mit dem Signal P_n geliefert. Die Steuerbaugruppe 3 muß nun ihrerseits die einzelnen Impulsgeber I₁... I_n neu laden und den Vorgang Wiederstarten. Neben den Zeitlagensignalen P₁... P_n liefern die Impulsgeber I₁... I_n auch die Signale TP₁ ...TP_n, welche die Konjunktion von'P₁... P_n mit dem Grundtakt darstellen. Die Ausgangssignale P₁... P_n und TP₁... TP_n führen auf die Auswertematrix 2, die ihrerseits die Signale A₁ ...A_n liefert. Die Auswertematrix 2 ist eine je nach Anwenderfall aufgebaute Verknüpfungslogik, die gewünschte Bitmuster aus den Zeitsignalen TP₁ ...TP_n und P₁... P_n der Impulsgeber I₁... I_n erzeugt.In the block diagram that is shown in FIG. 1, the output of a clock generator 1 is connected to a defined number of pulse generators I ₁ ... I _n provided with a plurality of inputs and outputs. Both outputs of the pulse generator I ₁ ... I _n are connected to an evaluation matrix 2, wherein an output is simultaneously in communication with an input of the next pulse generator. An output of the last pulse generator I _n is connected to a control module 3, which is connected to the inputs of the pulse generator I ₁ ... I _n . Evaluation matrix 2 and control module 3 are coupled together via a plurality of lines 4. The adjustable in its frequency clock generator 1 delivers a rectangular pulse train T (Fig. 2) in the duty cycle 1: 1. This rectangular pulse sequence serves as the basic clock of the illustrated circuit arrangement. This basic clock leads to the pulse generator I ₁ ... I _n (FIG. 1) and to the evaluation matrix 2. The pulse generator I ₁ ... I _n are programmable counter modules, which are provided with a special start-stop circuit. They provide output signals TP ₁ ... TP _n or P ₁ ... P _n according to the pulse scheme in FIG. An external start signal, z. B. comes from a microcomputer, starts the pulse generator I ₂ . This provides the cycle time P ₁ , which in turn starts the pulse generator I ₂ , P ₂ of I ₂ then starts I ₃ , etc., to I _n . The stop signal of the operation is supplied to the control pump 3 (FIG. 1) of I _n with the signal P _n . The control module 3 must now in turn reload the individual pulse generator I ₁ ... I _n and restart the process. In addition to the timing signals P ₁ ... P _n , the pulse generators I ₁ ... I _n also provide the signals TP ₁ ... TP _n , which represent the conjunction of 'P ₁ ... P _n with the basic clock. The output signals P ₁ ... P _n and TP ₁ ... TP _n lead to the evaluation matrix 2, which in turn supplies the signals A ₁ ... A _n . The evaluation matrix 2 is built up depending on the user case, combinatorial logic, the desired bit pattern of the timing signals TP TP ₁ ... _n and P ₁ ... P, the pulse I ₁ ... I _n _n generated.

Am detaillierten Schaltbild der erfindungsgemäßen Schaltungsanordnung, das in Fig.3 dargestellt ist, soll die Erfindung an einem Anwendungsfall näher erläutert werden.On the detailed circuit diagram of the circuit arrangement according to the invention, which is shown in Figure 3, the invention will be explained in more detail in an application.

Dabei ist innerhalb der Impulsgeber I₁... I_n ein RS-Flipflop FF₁ dessen Setzeingang beim ersten Impulsgeber I₁ in Reihe mit dem taktsynchronisierten Flipflop FF₀ der Steuergruppe liegt bei allen anderen Impulsgebern I₁... I_n mit dem Ausgang des RS-Flipflops des in der Reihe vorher geschalteten Impulsgebers verbunden ist, angeordnet. Weiter ist ein mit dem Ausgang des Taktgenerator? 1 und dem Ausgang des Flipflop FF₁ verbundenes Torglied G₁ vorhanden. Der Ausgang des Torgliedes G₁ führt auf die Auswertematrix 2 und gleichzeitig innerhalb des Impulsgebers I₁ auf einen ebenfalls vorhandenen, mit dem Ausgang des Torgliedes G₁ über seinen Rückwärtszähleingang (TR) gekoppelten Rückwärtsbinärzähler ZR₁. Die Ladeeingänge des Rückwärtsbinärzählers ZR₁ sind mit der Steuerbaugruppe 3 und sein Übertrag-Rückwärts-Ausgang CR ist mit dem R-Eingang des RS-Flipflops FF₁ verbunden.In this case, within the pulse generator I ₁ ... I _n an RS flip-flop FF ₁ whose set input at the first pulse generator I ₁ in series with the clock-synchronized flip-flop FF _{0 of} the control group is at all other pulse generators I ₁ ... I _n to the output the RS flip-flop of the previously connected in the series pulse generator is connected, arranged. Next is one with the output of the clock generator? 1 and the output of the flip-flop FF ₁ connected gate G ₁ present. The output of the gate G ₁ leads to the evaluation matrix 2 and at the same time within the pulse generator I ₁ to a likewise present, with the output of the gate G ₁ via its Rückwärtszähleingang (TR) coupled Rückwärtsbinärzähler ZR. ₁ The load inputs of the backward binary counter ZR ₁ are connected to the control module 3 and its carry-forward output CR is connected to the R input of the RS flip-flop FF ₁ .

Die Wirkungsweise ist folgende:The mode of action is the following:

Der Taktgenerator 1 sei hierbei als bekannt vorausgesetzt und deshalb nicht näher erläutert.The clock generator 1 is assumed to be known and therefore not explained in detail.

Zunächst werden die Zeitkonstanten Z₁... Z_n den Impulsgebern I₁... I_n vom Steuerrechner, z.B. Mikrorechner mitgeteilt, d.h. sie werden geladen. Anschließend wird vom Rechner das Startsignal in Form eines Einzelimpulses, der mindestens eine Taktperiode des Grundtaktes oder der Rechteckimpulsfolge T breit sein muß, ausgesendet. Dieses Startsignal setzt taktsynchron zu T das RS-Flipflop FFo- Das gesetzte Flipflop FF₀ schaltet das RS-Flipflop FF₁ ein und öffnet das Torglied G₁, so daß der Grundtakt Tauf den Ausgang durchgeschaltet wird. Es entsteht das Signal TP₁. Das Signal TPi führt auf den Rückwärtszähleingang TR des Rückwärtsbinärzählers ZR₁ und dekrementiert mit jedem Impuls den Rückwärtsbinärzähler ZR₁ bis ein Übertragsrückwärts CR entsteht, der das RS-Flipflop FF₁ zurücksetzt und das Torglied G₁ sperrt. Das Signal P₁ entspricht in seiner Impulsbreite einer Anzahl Grundtaktimpulse, die gleich der geladenen Zeitkonstante Zi des Rückwärtsbinärzählers ZR₁ ist. Der Impulsgeber I₁ startet somit mit der Rückflanke von P₁ den Impulsgeber I₂ usw., bis ein Stop-Signal im letzten Impulsgeber I_n entsteht, das dem Rechner die Bereitschaft zum Neustart mitteilt.First, the time constants Z ₁ ... Z _{n are} communicated to the pulse generators I ₁ ... I _n by the control computer, for example microcomputers, ie they are loaded. Subsequently, the computer sends the start signal in the form of a single pulse, which must be wide at least one clock period of the basic clock or the rectangular pulse train T wide. This start signal sets isochronous to T the RS flip-flop FFo- The set flip-flop FF ₀ turns on the RS flip-flop FF ₁ and opens the gate G ₁ , so that the basic clock Tauf the output is turned on. The result is the signal TP ₁ . The signal TPi leads to the backward counting input TR of the backward binary counter ZR ₁ and decrements with each pulse the backward binary counter ZR ₁ until a carry back CR is produced, which resets the RS flip-flop FF ₁ and blocks the gate G ₁ . The signal P ₁ corresponds in its pulse width to a number of basic clock pulses which is equal to the charged time constant Zi of the backward binary counter ZR ₁ . The pulse generator I ₁ thus starts with the trailing edge of P _1, the pulse generator I ₂ , etc., until a stop signal in the last pulse generator I _n arises, which tells the computer readiness to restart.

Die Auswertematrix 2 hat die Aufgabe, je nach Anwendungsfall zeitlagenunabhängige Ausgangssignale zu erzeugen. Im vorliegenden Beispiel existiert für jede Zeitlage P₁... P_n ein Steuerbit D₁... D_n, das der Rechner liefert. Das Ausgangssignal A₁ stellt die ODER-Verknüpfung der Konjunktion von Zeitlagensignalen und Steuerbits dar. Das Ausgangssignal A₂ entsteht analog ZuA₁ mit den Signalen TP₁ ...TP_n. Mit dieser Anordnung ist es möglich, ein serielles Bitmuster zu erzeugen, wie es z.B. beim automatischen Stellen von LCD-Uhren benötigt wird. Mit diesem seriellen Bitmuster sind programmierbare Impulsfolgen erzeugt worden, die durch definiertes Einspeisen auf die zu den entsprechenden LCD-Modulen gehörenden Test- und Stelleingänge ein Durchzählen aller Zähler mit entsprechender Übertragsweitergabe bewirken. Dadurch wird ein vor dem erzeugter definierter Ausgangszustand wieder hergestellt, der als Ausgangspunkt für die Eingabe der aktuellen Zeitinformationen dient. ·The evaluation matrix 2 has the task of generating time-independent output signals depending on the application. In the present example, there exists for each time slot P ₁ ... P _n a control bit D ₁ ... D _n , which the computer supplies. The output signal A ₁ represents the OR operation of the conjunction of timing signals and control bits. The output signal A ₂ is analogous to ZuA ₁ with the signals TP ₁ ... TP _n . With this arrangement, it is possible to generate a serial bit pattern as required, for example, in the automatic placement of LCD watches. With this serial bit pattern, programmable pulse sequences have been generated which, by means of defined feeding to the test and setting inputs belonging to the corresponding LCD modules, cause counting of all counters with corresponding carry propagation. As a result, a defined before the generated output state is restored, which serves as a starting point for the input of the current time information. ·

Die programmierbaren Impulsfolgen werden durch dieerfindungsgemäJSe Schaltungsanordnung nur mittels Digitaltechnik, einschließlich Mikrorechentechnik erzeugt. Dadurch wird mit geringem Aufwand durch den Einsatz dieser Schaltungsanordnung das automatische Stellen und gleichzeitige Testen von LCD-Uhrenmodulen ermöglicht. Durch das automatische Stellen und Testen der LCD-Uhrenmodule werden geringe Programmierzeiten erreicht, die eine hohe Effektivität beim Programmieren und Kontrollieren der LCD-Uhrenmodule ermöglichen.The programmable pulse trains are generated by the inventive circuit arrangement only by digital technology, including microcomputer technology. This makes it possible with little effort by the use of this circuit, the automatic placement and simultaneous testing of LCD clock modules. By automatically setting up and testing the LCD clock modules, low programming times are achieved which allow high efficiency in programming and controlling the LCD clock modules.

Claims

Programmable pulse train generation arrangement comprising a clock generator, a plurality of pulse generators and an evaluation matrix used in a system for automatically setting and testing LCD clock modules, characterized in that the output of the clock generator (1) is connected to the inputs of a defined number identical Impulsgeberein'heiten (IH _n ) is connected and within the pulse generator units (I ₁ -I _n ) respectively to the input of a gate member (Gi-G _n ), the output of the evaluation matrix (2) and the Rückwärtszählingang (TR) of a freely programmable Rückwärtsbinärzählers (ZR), the load inputs with a control module (3) and its carry-reverse output (CR) with the R input of the RS flip-flop (FF ₁ ) is in communication, wherein the set input of the RS flip-flop ! op (FF ₁ ) at the first pulse generator unit (I ₁ ) with the output of a clock-synchronized flip-flop (FF ₀ ) of the control module (3) and for all other pulse generators <I ₂ - - - I _n ) is connected to the output of the RS flip-flop of the preceding in the series pulser and the output of the RS flip-flop of the last pulser (I _n ) connected to the control module (3) is.

For this

2 pages drawings

Field of application of the invention

The invention relates to a circuit arrangement for generating programmable pulse sequences, which finds particular application in a system for automatic placement of LCD clock modules.

Characteristic of the known technical solutions

DE-OS 2726711 relates to a device for inputting data in a preferably provided with a digital display electronic module, eg. For adjusting a clock with at least one counter and at least one input element connected to the counter. The device has a variable frequency oscillator which is connected on the input side to the input element and on the output side to the counter. It has an up-counter and a down-counter, both powered by the same oscillator. The inputting of the data or the changing of data can be carried out in the form of a count-on very quickly and very sensitively, so that the counting speed can be changed, which means that you can first select the counting speed very high, while in or near the desired value reduces the counting speed to a value at which the eye of the observer and his responsiveness are not overwhelmed.

An automatic setting while controlling all functions of LCD watches is not possible by the device described. Furthermore, the technical complexity is high.

In DE-OS 3004607 a method and a circuit arrangement for the placement of electronic digital clocks, which may be mains or battery operated, shown. By the time signal, the respective counts of the digital clock are cleared and during an interruption of the output from the clock generator pulses counter readings are set in response to a plurality of setting signals of the time signal. The time signal has a start signal and a final signal, which clears the counter readings, interrupts the pulses emitted by the clock signal generator and triggers the setting of the counter readings in dependence on the setting signals. In the circuit arrangement, each counter is assigned a setting counter, which in each case stores a setting signal and transmits it via a circuit which can be triggered at predetermined times to the associated counter.

This solution relates to a device for transmitting a time signal over a network, ζ. B. a slave clock system. It is only a time signal transmission and its preparation for display. Simultaneous testing next to the clock does not take place either.

Object of the invention

The aim of the invention is to generate in digital technology, including microcomputer technology often required programmable pulse trains'.

Explanation of the essence of the invention

The invention has for its object to provide a circuit arrangement for generating programmable pulse trains, with which an automatic setting and simultaneous control of LCD clock modules is achieved with little effort.

According to the invention, this is not achieved in that the output of a clock generator is connected to a defined number of pulse generators provided with a plurality of inputs and outputs and to an evaluation matrix connected to the outputs of the pulse generators. An output of the pulse generator is simultaneously connected to an input of the next pulse generator and an output of the last pulse generator is connected to a with the inputs of the pulse generator and with the evaluation matrix