DD250801B1 - ARRANGEMENT FOR COUPLING CONTROL COMPUTERS TO TEST BOXES - Google Patents
ARRANGEMENT FOR COUPLING CONTROL COMPUTERS TO TEST BOXESInfo
- Publication number
- DD250801B1 DD250801B1 DD29197386A DD29197386A DD250801B1 DD 250801 B1 DD250801 B1 DD 250801B1 DD 29197386 A DD29197386 A DD 29197386A DD 29197386 A DD29197386 A DD 29197386A DD 250801 B1 DD250801 B1 DD 250801B1
- Authority
- DD
- German Democratic Republic
- Prior art keywords
- bus
- control
- control computer
- arrangement
- data
- Prior art date
Links
Landscapes
- Test And Diagnosis Of Digital Computers (AREA)
- Tests Of Electronic Circuits (AREA)
Description
Anwendungsgebiet der ErfindungField of application of the invention
Die Erfindung betrifft eine Anordnung zur Ankopplung von Steuerrechnern an Prüfgerätebusse, mit der die Möglichkeit geschaffen wird, Prüfgeräte, die über einen Prüfgerätebus verfügen, an Steuerrechner anzukoppeln. Damit kann jeder (bereits vorhandene) Steuerrechner, der über einen parallelen Steuerrechnerbus verfügt, an ein beliebiges Prüfgerät mit einem Prüfgerätebus angekoppelt werden.The invention relates to an arrangement for the coupling of control computers to tester buses, with which the possibility is created to couple test devices that have a Prüfgerätebus to control computer. Thus, any (existing) control computer, which has a parallel control computer bus, be coupled to any tester with a Prüfgerätebus.
Eine weitere Möglichkeit der Anwendung dieser Erfindung besteht in der Erweiterung einer Konfiguration Steuerrechner-Prüfgerät zu einem Expertensystem, da mit dem Einsatz des Zweitorspeichers und der damit verbundenen flexiblen Gestaltung der Prüfsoftware eine Änderung bzw. Aktualisierung der Prüfsoftware unterstützt wird.A further possibility of the application of this invention is the extension of a configuration control computer test device to an expert system, since with the use of the two-port memory and the associated flexible design of the test software, a change or update of the test software is supported.
Die Erfindung unterstützt die Kopplung Steuerrechner-Prüfgerät sowohl für den Test von Bauelementen als auch für den Test von Systembaugruppen und kompletten Mikrorechner-Konfigurationen.The invention supports the coupling control computer tester both for the testing of components as well as for the testing of system assemblies and complete microcomputer configurations.
Charakteristik der bekannten technischen LösungCharacteristic of the known technical solution
Der Echtzeit-Test von Mikroprozessorsystemen bzw. einzelnen Systembaugruppen erfolgt in der Mehrzahl der Fälle durch eine externe Prüfeinrichtung, die wesentlich schneller als das zu testende System bzw. die Systembaugruppe arbeitet. Das hat zur "" Folge, daß auch die Geschwindigkeit moderner Testeinrichtungen über die Geschwindigkeit moderner Mikroprozessorsysteme wesentlich hinausgeht. Deshalb erfolgt zunächst ein Abspeichern der Testergebnisse, die danach zur Auswertung einem weiteren Mikroprozessorsystem zugeführt werden. Dieses Mikroprozessorsystem wird als Steuerrechner bezeichnet. Der Nachteil.dieser Lösung besteht darin, daß für bestimmte Prüfgeräte auch nur bestimmte Steuerrechner verwendet werden können und daß die möglichen standardisierten Schnittstellen nicht bei allen Steuerrechnern realisiert sind, woraus sich ergibt, daß mit der Anschaffung eines Prüfgerätes die Anschaffung eines dafür vorgesehenen Steuerrechners verbunden ist. Nach DE 3239221A1 wird eine integrierte Vorrichtung zum Prüfen eines Mikroprozessors beschrieben, die eine serielle Schnittstelle nach außen hat und nach innen an den Bus des Prozessors INTEL 8085 gebunden ist. Außerdem befindet sich die-Prüfprogrammfolge auf einem Nur-Lese-Speicher. Der Nachteil dieser Lösung besteht darin, daß durch die serielle Schnittstelle nur Steuerrechner mit ebenfalls serieller Schnittstelle eingesetzt werden können und daß die Datentransferrate geringer als bei einer parallelen Schnittstelle ist und daß die Prüfprogrammfolge nicht aktuell geändert werden kann, da sie auf einem Nur-Lese-Speicher abgelegt ist.The real-time test of microprocessor systems or individual system modules is performed in the majority of cases by an external test device, which operates much faster than the system under test or the system board. This has the consequence that also the speed of modern test equipment goes far beyond the speed of modern microprocessor systems. Therefore, first the test results are stored, which are then fed to another microprocessor system for evaluation. This microprocessor system is referred to as a control computer. The drawback of this solution is that only certain control computers can be used for certain test equipment and that the possible standardized interfaces are not implemented in all control computers, with the result that the acquisition of a control computer provided for this purpose is associated with the purchase of a test equipment , According to DE 3239221A1 an integrated device for testing a microprocessor is described, which has a serial interface to the outside and is bound to the inside of the bus of the processor INTEL 8085. In addition, the test suite is on a read-only memory. The disadvantage of this solution is that through the serial interface only control computer can also be used with serial interface and that the data transfer rate is lower than in a parallel interface and that the Prüfprogrammfolge can not be changed currently because they are on a read-only Memory is stored.
Die Anzeige der Daten erfolgt über mindestens eine LED. Der Nachteil dieser Lösung besteht darin, daß nur eine genaue Kenntnis der Bit-Belegung eine Fehlererkennung ermöglicht und keine weitere automatische Auswertung der Daten gegeben ist, so daß eine schnelle und konkrete Fehleraussage erschwert wird.The data is displayed via at least one LED. The disadvantage of this solution is that only an accurate knowledge of the bit allocation allows error detection and no further automatic evaluation of the data is given, so that a fast and concrete error statement is difficult.
Nach DD 142613 wird eine Anordnung zur Testung mikroelektronischer Funktionseinheiten beschrieben, deren Prüfprogrammfolge fest vorgegeben ist und nur in bestimmten, durch einen Taktgenerator vorgegebenen Zeitabständen abgearbeitet wird. Der Nachteil dieser Lösung besteht darin, daß durch die fest vorgegebene Prüfprogrammfolge nur bestimmte Fehler erkannt werden können und keine nähere Fehlerlokalisation vorgenommen werden kann.According to DD 142613 an arrangement for testing microelectronic functional units is described, the test program sequence is fixed and is executed only in certain predetermined by a clock generator time intervals. The disadvantage of this solution is that only certain errors can be detected by the fixed test program sequence and no closer error localization can be made.
Nach DE 3225712 A1 werden ein Verfahren und eine Vorrichtung zum Prüfen von Rechnern beschrieben, daß auf der Basis eines Hardware-Vergleichers arbeitet, der bei Nichtübereinstimmung ein Alarmsignal auslöst. Der Nachteil dieser Lösung besteht darin, daß nur die Existenz eines Fehlers, jedoch nicht der Fehler selbst angezeigt werden kann. Außerdem wird in diesem Patent ein Datenbus beschrieben, dessen Verarbeitungsbreite im Bereich der Verarbeitungsbreite des Rechners liegen muß. Der Nachteil dieser Lösung besteht darin, daß keine Ankopplung eines Steuerrechners bzw. eines Prüfgerätes mit beliebiger Datenbusbreite vorgenommen werden kann.According to DE 3225712 A1 a method and a device for testing computers are described, which operates on the basis of a hardware comparator, which triggers an alarm signal in the event of disagreement. The disadvantage of this solution is that only the existence of an error but not the error itself can be displayed. In addition, a data bus is described in this patent, the processing width must be within the range of the processing width of the computer. The disadvantage of this solution is that no coupling of a control computer or a tester with any data bus width can be made.
Ziel der ErfindungObject of the invention
Das Ziel der Erfindung besteht darin, durch universelle Kopplung von Steuerrechnern und Prüfgeräten zu erreichen, daß hohe Datentransferraten zwischen Steuerrechner und Prüfgerät gewährleistet werden, daß durch diese universelle Kopplung eine hohe Flexibilität des Prüfprogramms unterstützt wird und somit eine hohe Prüfschärfe erreicht wird, und daß damit die Voraussetzungen für den Einsatz flexibler Prüfsysteme und deren Ausbau zu Expertensystemen geschaffen werden, daß eine für den Anwender kostengünstige Lösung geschaffen wird, indem ein schon vorhandener, beliebiger Mikrorechner oder Kleinrechner als Steuerrechner eingesetzt werden kann und damit nur die Neuanschaffung eines Prüfgerätes und nicht der Kombination Prüfgerät-Steuerrechner erforderlich ist.The aim of the invention is to achieve by universal coupling of control computers and test equipment that high data transfer rates between the control computer and tester are ensured that high flexibility of the test program is supported by this universal coupling and thus a high test accuracy is achieved, and thus the conditions are created for the use of flexible test systems and their expansion to expert systems that a cost-effective solution for the user is created by an already existing, any microcomputer or small computer can be used as a control computer and thus only the acquisition of a tester and not the combination Tester control computer is required.
Der Erfindung liegt die Aufgbe zugrunde, eine Anordnung zur Ankopplung von Steuerrechnern an Prüfgerätebusse zu schaffen, durch die eine Kopplung zwischen Steuerrechner- und Prüfgerätebus erreicht wird und ein Datenaustausch zwischen Steuerrechnerbus und Prüfgerätebus gewährleistet wird.The invention is based on the Aufgbe to provide an arrangement for coupling control computers to tester buses, through which a coupling between the control computer and Prüfgerätebus is achieved and a data exchange between control computer bus and Prüfgerätebus is guaranteed.
Erfindungsgemäß wird dies dadurch gelöst, daß Steuersignale zwischen der Anordnung und einem Steuerrechnerbus so ausgetauscht werden, daß wiederum durch andere Steuersignale zwischen der Anordnung und einem Prüfgerätebus ein Prüfgerät gesteuert werden kann und Zeitverhältnisse zwischen dem Steuerrechnerbus und dem Prüfgerätebus synchronisiert werden, daß zum Datenaustausch zwischen dem Steuerrechnerbus und dem Prüfgerätebus ein Zweitorspeicher zwischengeschaltet ist, daß zur Erzeugung und zum Empfang der Bussignale des Prüfgerätebusses ein Steuerport-Eingabe, ein Steuerport-Ausgabe, ein Adreßport und ein Datenport mit dem Prüfgerätebus und dem Controllerbus verbunden sind. Zur Adressierung des Zweitorspeichers sind die Adressen des Steuerrechnerbusses und die Adressen des Controllerbusses mit den Adreßleitungen des Zweitorspeichers verbunden. Zum Austausch von Steuersignalen zwischen der Anordnung und dem Steuerrechnerbus ist eine Parallelschnittstelle der Anordnung mit dem Steuerrechnerbus verbunden.This is achieved in that control signals between the arrangement and a control computer bus are exchanged so that in turn by other control signals between the device and a Prüfgerätebus a tester can be controlled and time relationships between the control computer bus and the Prüfgerätebus be synchronized that for data exchange between the Control computer bus and the Prüfgerätebus a two-port memory is interposed, that for generating and receiving the bus signals of the Prüfgerätbusses a control port input, a control port output, an address port and a data port with the Prüfgerätebus and the controller bus are connected. For addressing the two-port memory, the addresses of the control computer bus and the addresses of the controller bus are connected to the address lines of the two-port memory. For exchanging control signals between the arrangement and the control computer bus, a parallel interface of the arrangement is connected to the control computer bus.
Die Programmfolge zur Erzeugung des Steuerspiels zwischen dem Steuerrechnerbus und dem Prüfgerätebus befindet sich auf einem ROM der Anordnung. Die Daten-, Adreß und Steuerleitungen des ROM sind mit den entsprechenden Leitungen des Controllerbusses verbunden. Es besteht alternativ die Möglichkeit, daß sich die Programmfolge zur Erzeugung des Steuerspiels zwischen Steuerrechnerbus und Prüfgerätebus auf dem Zweitorspeicher befindet, so daß vom Steuerrechner beliebige Programmfolgen zur Anpassung eines Prüfgerätebusses geladen werden können. Merkzellen und der Stack der CPU der Anordnung befinden sich auf einem RAM, dessen Daten-, Adreß-und Steuersignale mit den entsprechenden Signalen des Controllerbusses verbunden sind.The program sequence for generating the control game between the control computer bus and the Prüfgerätebus is located on a ROM of the arrangement. The data, address and control lines of the ROM are connected to the corresponding lines of the controller bus. Alternatively, there is the possibility that the program sequence for generating the control game between control computer bus and Prüfgerätebus is located on the Zweitorspeicher, so that any program sequences for adapting a Prüfgerätbusses can be loaded from the control computer. Memory cells and the stack of the CPU of the device are located on a RAM whose data, address and control signals are connected to the corresponding signals of the controller bus.
Zusätzlich ist die Möglichkeit gegeben, daß bei Übereinstimmung der Datenbusbreite des Prüfgerätes, der Anordnung und des Steuerrechners die Ankopplung des Datenbusses direkt ausgeführt werden kann.In addition, there is the possibility that when the data bus width of the test device, the arrangement and the control computer, the coupling of the data bus can be performed directly.
In jedem Fall werden dabei die Zeitverhältnisse zwischen dem Steuerrechnerbus und dem Prüfgerätebus durch das Steuerspiel der Anordnung mit dem Prüfgerätebus und dem Steuerrechnerbus synchronisiert.In any case, the time relationships between the control computer bus and the tester bus are synchronized by the control game of the arrangement with the Prüfgerätebus and the control computer bus.
Nachdem die Anordnung vom Steuerrechner aus adressiert wurde, kann ein wechselseitiger Austausch von Steuersignalen und Daten zwischen der Anordnung und dem Steuerrechnerbus stattfinden. Dieser Austausch wird durch eine Programmfolge organisiert, die entweder in dem ROM oder in dem Zweitorspeicher der Anordnung abgelegt ist. Für diesen Zweck wird die Parallelschnittstelle, deren EinVAusgabekanäle richtungsabhängig programmiert und entsprechenden Steuersignalen zugeordnet sind, genutzt.After the arrangement has been addressed by the control computer, a mutual exchange of control signals and data between the arrangement and the control computer bus can take place. This exchange is organized by a program sequence stored either in the ROM or in the two-port memory of the device. For this purpose, the parallel interface whose output channels are programmed in a direction-dependent manner and assigned to corresponding control signals is used.
Damit wird in jedem Falle eine hardwaremäßige Anpassung der Anordnung an den jeweiligen Steuerrechner erreicht.Thus, in each case a hardware adaptation of the arrangement is achieved to the respective control computer.
Auf den Zweitorspeicher kann nun sowohl die Anordnung als auch der Steuerrechner über seinen Steuerrechnerbus zugreifen.Both the arrangement and the control computer can now access the two-port memory via its control computer bus.
Aus dem Prüfprogramm, das als Bitmuster im Zweitorspeicher durch Zugriff des Steuerrechners abgelegt wurde, wird durch die Anordnung im Zusammenspiel mit der CPU das eigentliche Prüfprogramm mit den zugehörigen Steuer- und Adreßsignalen erzeugt. Die Daten-, Adreß- und Steuersignale werden über den Controllerbus an die jeweiligen Schnittstellen zum Prüfgerätebus übertragen bzw. von dort empfangen.From the test program, which was stored as a bit pattern in the two-port memory by access of the control computer, the actual test program with the associated control and address signals is generated by the arrangement in interaction with the CPU. The data, address and control signals are transmitted via the controller bus to the respective interfaces to the Prüfgerätebus or received from there.
Zu diesem Zweck müssen diese Schnittstellen initialisiert werden. Das gilt für den Steuerport (Eingabe), den Steuerport (Ausgabe), den Adreßport und den Datenport. Um die Ergebnisse des Prüfvorgangs zur Auswertung durch den Steuerrechner zu übertragen, wird der Ablauf in umgekehrter Reihenfolge vollzogen, d. h„ die vom Prüfgerätebus anstehenden Daten werden durch den bidirektionalen Datenport übernommen, durch entsprechende Steuersignale quittiert und durch die CPU der Anordnung über den Controllerbus in den Zweitorspeicher geschrieben. Somit ist eine universelle und vollständige Kopplung zwischen einem Steuerrechnerbus und einem Prüfgerätebus erreicht.For this purpose, these interfaces must be initialized. This applies to the control port (input), the control port (output), the address port and the data port. In order to transmit the results of the test procedure for evaluation by the control computer, the procedure is performed in reverse order, d. h "the pending from the Prüfgerätebus data are taken over by the bidirectional data port, acknowledged by appropriate control signals and written by the CPU of the device via the controller bus in the two-port memory. Thus, a universal and complete coupling between a control computer bus and a Prüfgerätebus is achieved.
Die Erfindung soll anhand eines Ausführungsbeispiels näher erläutert werden. In der dazugehörigen Zeichnung zeigt: Fig. 1: Blockstruktur der AnordnungThe invention will be explained in more detail with reference to an embodiment. In the accompanying drawing: FIG. 1: block structure of the arrangement
Die Anordnung 16 ist zwischen einen Steuerrechnerbus 1 und einen Prüfgerätebus 2 geschaltet. Die Programmfolge zur Erzeugung des Steuerspiels zwischen dem Steuerrechnerbus 1 und dem Prüfgerätebus 2 sowie die Initialisierungsprogramme für die Anordnung selbst befinden sich auf einem ROM 5. Durch eine CPU 8 der Anordnung 16 wird ein Controllerbus 3 erzeugt. An diesem Controllerbus 3 ist der ROM 5 mit seinen Daten, Adressen und Steuersignalen geschaltet, so daß die auf dem ROM 5 abgelegte Programmfolge abgearbeitet werden kann. Dabei dient ein ebenfalls mit seinen Daten, Adressen und Steuersignalen an den Controllerbus 3 geschalteter RAM 6 als Speicher für Merkzellen und zur Organisation des Stacks der CPU 8 der Anordnung 16. Zum Zweck des Datenaustausches zwischen der Anordnung 16 und dem Steuerrechnerbus 1 befindet sich auf der Anordnung 16 ein Zweitorspeicher 7. Der Austausch von Steuersignalen 13 zwischen der Anordnung 16 und dem Steuerrechnerbus 1 wird über eine Parallelschnittstelle 4 vollzogen. Der Austausch von Steuersignalen zwischen der Anordnung 16 und dem Prüfgerätebus 2 wird über einen Steuerport (Eingabe) 9 und einen Steuerport (Ausgabe) 10 vollzogen. Der Austausch von Daten und die Generierung von Adressen zwischen der Anordnung 16 und dem Prüfgerätebus 2 erfolgt mittels eines Adreßports 11 und eines bidirektionalen Datenports 12.The arrangement 16 is connected between a control computer bus 1 and a tester bus 2. The program sequence for generating the control game between the control computer bus 1 and the Prüfgerätebus 2 and the initialization programs for the device itself are located on a ROM 5. By a CPU 8 of the assembly 16, a controller bus 3 is generated. At this controller bus 3, the ROM 5 is connected with its data, addresses and control signals, so that the stored on the ROM 5 program sequence can be processed. In this case, a likewise connected with its data, addresses and control signals to the controller bus 3 RAM 6 serves as memory for memory cells and for organizing the stack of the CPU 8 of the assembly 16. For the purpose of data exchange between the assembly 16 and the control computer bus 1 is located on the Arrangement 16 a two-port memory 7. The exchange of control signals 13 between the arrangement 16 and the control computer bus 1 is completed via a parallel interface 4. The exchange of control signals between the device 16 and the tester bus 2 is accomplished via a control port (input) 9 and a control port (output) 10. The exchange of data and the generation of addresses between the device 16 and the Prüfgerätbus 2 by means of an address port 11 and a bidirectional data port 12th
Nachdem alle Baugruppen der Anordnung 16 initialisiert sind und die Anordnung 16 adressiert wurde, können weitere Steuersignale 13 zwischen der Anordnung 16 und dem Steuerrechnerbus 1 ausgetauscht werden. Außerdem greift derAfter all assemblies of the assembly 16 have been initialized and the assembly 16 has been addressed, further control signals 13 between the assembly 16 and the control computer bus 1 can be exchanged. In addition, the attacks
Steuerrechnerbus 1 über seine Adressen 14 und seine Daten 15 auf den Zweitorspeicher 7 zu, um dort sein Prüfprogramm abzulegen. Die CPU 8 der Anordnung 16 greift über den Controllerbus 3 ebenfalls auf den Zweitorspeicher 7 zu und generiert entsprechend der auf dem ROM 5 abgelegten Programmfolge ein Steuerspiel zum Prüfgerätebus 2. Dabei werden der Steuerport (Ausgabe) lOundder Adreßport 11 aktiviert. Die Daten werden über den bidirektionalen Datenport 12 ausgegeben. Eventuelle Quittungssignale werden vom Steuerport (Eingabe) 9 gelesen. Entsprechend erfolgt auch ein umgekehrter Datentransport vom Prüfgerätebus 2 zur Anordnung 16. Die Datenübergabe von der Anordnung 16zum Steuerrechnerbus 1 erfolgt, indem der Steuerrechnerbus 1 mit seinen Adressen 14 auf den Zweitorspeicher 7 zugreift und die Daten 15 über seinen Datenbus liest. Somit können die Prüfergebnisse durch den Steuerrechner ausgewertet werden.Control computer bus 1 via its addresses 14 and its data 15 to the Zweitorspeicher 7 to store there his test program. The CPU 8 of the arrangement 16 likewise accesses the two-port memory 7 via the controller bus 3 and generates a control game for the tester bus 2 in accordance with the program sequence stored on the ROM 5. The control port (output) 10 and the address port 11 are activated. The data is output via the bidirectional data port 12. Any acknowledgment signals are read from the control port (input) 9. The data transfer from the arrangement 16 to the control computer bus 1 is effected by the control computer bus 1 accessing the second-port memory 7 with its addresses 14 and reading the data 15 via its data bus. Thus, the test results can be evaluated by the control computer.
Claims (1)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DD29197386A DD250801B1 (en) | 1986-07-01 | 1986-07-01 | ARRANGEMENT FOR COUPLING CONTROL COMPUTERS TO TEST BOXES |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DD29197386A DD250801B1 (en) | 1986-07-01 | 1986-07-01 | ARRANGEMENT FOR COUPLING CONTROL COMPUTERS TO TEST BOXES |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| DD250801A1 DD250801A1 (en) | 1987-10-21 |
| DD250801B1 true DD250801B1 (en) | 1990-08-15 |
Family
ID=5580491
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DD29197386A DD250801B1 (en) | 1986-07-01 | 1986-07-01 | ARRANGEMENT FOR COUPLING CONTROL COMPUTERS TO TEST BOXES |
Country Status (1)
| Country | Link |
|---|---|
| DD (1) | DD250801B1 (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE4401465A1 (en) * | 1994-01-19 | 1995-08-10 | Siemens Ag | Communication module |
| GB2299076A (en) * | 1995-03-09 | 1996-09-25 | Mass Transfer International Lt | Packing elements |
-
1986
- 1986-07-01 DD DD29197386A patent/DD250801B1/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| DD250801A1 (en) | 1987-10-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE3146356C2 (en) | Device for controlling the transmission of device control information in a data terminal | |
| DE3727551C2 (en) | ||
| DE1524175C3 (en) | Testing device in electronic data processing systems | |
| DE3116079A1 (en) | TEST SYSTEM | |
| EP0500973B1 (en) | EEPROM and method for altering a bootstrap routine in the EEPROM | |
| EP1113362A2 (en) | Integrated semiconductor memory with a memory unit for storing addresses of faulty memory cells | |
| DE2952631C2 (en) | Circuit arrangement for diagnosing a data processing system | |
| DE3520649A1 (en) | NUCLEAR SYSTEM TEST SIMULATOR | |
| DE3911721A1 (en) | CIRCUIT FOR THE DELAYED RELEASE OF A WRITING PROCESS INTO A STORAGE MEMORY FOR A DOUBLEBUS MICROCOMPUTER SYSTEM | |
| DD250801B1 (en) | ARRANGEMENT FOR COUPLING CONTROL COMPUTERS TO TEST BOXES | |
| DE2242279C3 (en) | Circuit arrangement for determining errors in a memory unit of a program-controlled data exchange system | |
| DE2749226C3 (en) | Data exchange control for two microcomputers | |
| EP0645710A2 (en) | Method of testing for functionality of a technically signal-unsecure memory for at least in two channels stored information data and arrangement for implementing the method | |
| DE3732830C2 (en) | ||
| DE4107007A1 (en) | Watchdog system for data and address buses of data processing system - has module with memories and registers for test data and reference values for comparison | |
| DE10226876B4 (en) | Device and method for checking a bus system | |
| DE3544207C2 (en) | ||
| EP0377886B1 (en) | Arrangement for the transfer of data words subdivided into several parts | |
| EP1594063B1 (en) | Method for monitoring control programs | |
| DE10101999B4 (en) | Electronic test circuit and method for testing a memory device | |
| DE3632997C2 (en) | Circuit arrangement for controlling the data transfer between interconnected control devices | |
| DE3338600A1 (en) | ELECTRONIC REMOTE CONTROL DEVICE | |
| DE1932614C3 (en) | Test device for determining a multiple selection of processing units in a data processing system | |
| EP1249759A1 (en) | Program controlled unit | |
| DE3132929A1 (en) | Bus connection for single-chip microcomputers |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| ENJ | Ceased due to non-payment of renewal fee |