DD250616A1 - CIRCUIT ARRANGEMENT FOR MONITORING IMPULSE CONSEQUENCES - Google Patents

CIRCUIT ARRANGEMENT FOR MONITORING IMPULSE CONSEQUENCES Download PDF

Info

Publication number
DD250616A1
DD250616A1 DD29184986A DD29184986A DD250616A1 DD 250616 A1 DD250616 A1 DD 250616A1 DD 29184986 A DD29184986 A DD 29184986A DD 29184986 A DD29184986 A DD 29184986A DD 250616 A1 DD250616 A1 DD 250616A1
Authority
DD
German Democratic Republic
Prior art keywords
circuit
comparator
input
output signal
circuit arrangement
Prior art date
Application number
DD29184986A
Other languages
German (de)
Inventor
Udo Baumgaertel
Original Assignee
Werkzeugmasch Okt Veb
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Werkzeugmasch Okt Veb filed Critical Werkzeugmasch Okt Veb
Priority to DD29184986A priority Critical patent/DD250616A1/en
Publication of DD250616A1 publication Critical patent/DD250616A1/en

Links

Landscapes

  • Manipulation Of Pulses (AREA)

Abstract

Die Schaltungsanordnung dient zur Ueberwachung der Impulsfolge zweier um 90 gegeneinander phasenverschobener, symmetrischer, rechteckfoermiger Signale gleicher Frequenz. Bekannte Schaltungsanordnungen dieser Art arbeiten mit der Auswertung der Eingangssignale und ihrer Komplementsignale. Dazu ist ein relativ hoher schaltungstechnischer Aufwand erforderlich. Dieser Nachteil wird dadurch beseitigt, dass die um 90 phasenverschobenen Eingangssignale mit den Eingaengen einer ersten Vergleicherschaltung verbunden sind, und dass das Ausgangssignal dieser Vergleicherschaltung dem Eingang einer zweiten Vergleicherschaltung, die aus CMOS-Schaltungsstrukturen aufgebaut ist, direkt und dem zugehoerigen Vergleichseingang zeitlich verzoegert ueber ein Integrierglied zugefuehrt wird, wobei das Ausgangssignal der zweiten Vergleicherschaltung das Eingangssignal einer Impulsverlaengerungsstufe bildet, dessen Ausgangssignal das Ausgangssignal der erfindungsgemaessen Schaltungsanordnung darstellt. Zur Realisierung der Vergleicherschaltungen kommen Antivalenz- bzw. Aequivalenz-Schaltungen zur Anwendung. Fig. 1The circuit arrangement serves to monitor the pulse train of two symmetrical, square-wave signals of the same frequency which are phase-shifted by 90. Known circuit arrangements of this type work with the evaluation of the input signals and their complement signals. For this purpose, a relatively high circuit complexity is required. This drawback is overcome by connecting the quadrature input signals to the inputs of a first comparator circuit, and the output of this comparator circuit to the input of a second comparator circuit constructed of CMOS circuit structures, directly timed to the associated comparator input Integrator is supplied, wherein the output signal of the second comparator circuit forms the input signal of a Impulsverlaengerungsstufe whose output signal represents the output signal of the inventive circuit arrangement. For the realization of the comparator circuits, antivalence or equivalent circuits are used. Fig. 1

Description

Hierzu 2 Seiten ZeichnungenFor this 2 pages drawings

Anwendungsgebiet der ErfindungField of application of the invention

Die Erfindung beschreibt eine Schaltungsanordnung, die die Umladung eines Kondensators in Verbindung mit Vergleicherschaltungen und einer Impulsverlängerungsstufe zur Überwachung der Impulsfolge zweier um 90° gegeneinander phasenverschobener, symmetrischer, rechteckförmiger Signale gleicher Frequenz nutzt.The invention describes a circuit arrangement which uses the transhipment of a capacitor in conjunction with comparator circuits and a pulse extension stage for monitoring the pulse train of two mutually phase-shifted by 90 °, symmetrical, rectangular signals of the same frequency.

Charakteristik der bekannten technischen LösungenCharacteristic of the known technical solutions

In der internationalen Fachliteratur wie z.B.In international specialist literature such as

— Zeitschrift„ElectronicDesign"29(1981)H.17,Seiten 158und 160;- Journal "Electronic Design" 29 (1981) H.17, pages 158 and 160;

— Zeitschrift „Radio" 56 (1980) H.3, Seite 35;- Journal "Radio" 56 (1980) H.3, page 35;

sind Schaltungsanordnungen beschrieben, denen der Nachteil anhaftet, beim Einsatz zweier derartiger Schaltungsanordnungen zur Überwachung zweier um 90° gegeneinander phasenverschobener, symmetrischer, rechteckförmiger Signale gleicher Frequenz, die erste Impulsflanke beim Übergang vom statischen zum dynamischen Zustand der Eingangssignale nicht zu erfassen.circuit arrangements are described, which adheres to the disadvantage, when using two such circuits for monitoring two mutually phase-shifted by 90 °, symmetrical, rectangular signals of the same frequency, the first pulse edge during the transition from static to dynamic state of the input signals not to capture.

In der DD-PS 95875 wird ein Verfahren zur digitalen Frequenzvervielfachung beschrieben, welches sich beim Einsatz zweier derartiger Schaltungsanordnungen und entsprechender Dimensionierung der monostabilen Multivibratoren zur Überwachung der Impulsfolge zweier um 90° gegeneinander phasenverschobener, symmetrischer, rechteckförmiger Signale gleicher Frequenz, eignet. Diesem Verfahren haftet jedoch der Nachteil eines hohen schaltungstechnischen Aufwandes, bedingt durch die Auswertung der Eingangssignale und ihrer Komplementsignale an.In DD-PS 95875 a method for digital frequency multiplication is described, which is when using two such circuits and appropriate dimensioning of monostable multivibrators for monitoring the pulse train of two mutually phase-shifted by 90 °, symmetrical, rectangular signals of the same frequency, is suitable. However, this method has the disadvantage of a high circuit complexity, due to the evaluation of the input signals and their complement signals.

Ziel der ErfindungObject of the invention

Es soll der schaltungstechnische Aufwand reduziert und die angeführten Nachteile beseitigt werden, um dadurch Schaltungsanordnungen dieser Art ökonomischer zu gestalten.It should reduce the circuit complexity and eliminate the mentioned disadvantages, thereby making circuit arrangements of this kind more economical.

Darlegung des Wesens der ErfindungExplanation of the essence of the invention

Aufgabe der Erfindung ist es, eine Schaltungsanordnung zur Überwachung von Impulsfolgen zu schaffen, die bei Reduzierung des Aufwandes, insbesondere an passiven, toleranzbehafteten elektronischen Bauelementen, in der Lage ist bei einer Impulsfolge zweier um 90° gegeneinander phasenverschobener, symmetrischer, rechteckförmiger Signale gleicher Frequenz auf jede Impulsflanke innerhalb der Impulsfolge zu reagieren und unabhängig von der Richtung der Phasenverschiebung der beiden Eingangssignale zu arbeiten.The object of the invention is to provide a circuit arrangement for monitoring pulse sequences, which is capable of reducing the effort, in particular passive, tolerance-sensitive electronic components in a pulse sequence of two mutually phase-shifted by 90 °, symmetrical, rectangular signals of the same frequency to respond each pulse edge within the pulse train and to operate independently of the direction of the phase shift of the two input signals.

Der Erfindung liegt der Gedanke zugrunde, daß eine Vergleicherschaltung deren Eingangssignale zwei gegeneinander phasenverschobene, symmetrische, rechteckförmige Signale gleicher Frequenz darstellen, ein Ausgangssignal mit doppelter Frequenz gegenüber den Eingangssignalen bildet, wobei das Tastverhältnis des Ausgangssignales von der Phasenverschiebung der Eingangssignale abhängig ist.The invention is based on the idea that a comparator whose input signals represent two mutually phase-shifted, symmetrical, rectangular signals of the same frequency, an output signal with twice the frequency compared to the input signals, the duty cycle of the output signal of the phase shift of the input signals is dependent.

Die Aufgabe der Erfindung wird dadurch gelöst, daß die beiden um 90° phasenverschöbenen Eingangssignale den Eingängen einer ersten Vergleicherschaltung zugeführt werden, dessen Ausgang ein Signal mit doppelter Frequenz gegenüber den Eingangssignalen, bei einem Tastverhältnis 1:1 liefert.The object of the invention is achieved in that the two phase-shifted by 90 ° input signals to the inputs of a first comparator circuit are supplied, the output of a signal with twice the frequency compared to the input signals, at a duty ratio of 1: 1 delivers.

Dieses Signal wird dem Eingang einer zweiten Vergleicherschaltung direkt und dem zugehörigen Vergleichseingang über ein Integrierglied zeitlich verzögert zugeführt. Der Ausgang der zweiten Vergleicherschaltung liefert damit Impulse mit einer, von der Zeitkonstante des Integriergliedes abhängiger lmpulsdauertA, bei vierfacher Frequenz gegenüber den beiden um 90° phasenverschobenen Eingangssignalen der erfindungsgemäßen Schaltungsanordnung. Das Ausgangssignal der zweiten Vergleicherschaltung bildet das Eingangssignal einer Impulsverlängerungsstufe deren Ausgang den Ausgang derThis signal is fed to the input of a second comparator circuit directly and the associated comparison input via an integrator delayed in time. The output of the second comparator circuit thus provides pulses with a, depending on the time constant of the integrator pulse duration A , at four times the frequency compared to the two phase-shifted by 90 ° input signals of the circuit arrangement according to the invention. The output signal of the second comparator circuit forms the input signal of a pulse extension stage whose output is the output of

erfindungsgemäßen Schaltungsanordnung darstellt. GiltTAmax < tA2, so wird die Zeit TAmax durch die Ausgangsimpulsdauer tA2 der Impulsverlängerungsstufe überdeckt und damit der dynamische Zustand der beiden um 90° phasenverschobenen Eingangssignale der erfindungsgemäßen Schaltungsanordnung erkannt.inventive circuit arrangement represents. If A m ax <t A2 , then the time T Amax is covered by the output pulse duration t A2 of the pulse extension stage and thus the dynamic state of the two input signals of the inventive circuit arrangement phase-shifted by 90 ° is detected.

Zur Realisierung der Vergleicherschaltungen kommen CMOS-Schaltungsstrukturen zur Anwendung, die es auf Grund ihrer hochohmigen Eingänge gestatten das Integrierglied hochohmig auszulegen, um die Belastung der ersten Vergleicherschaltung zu verringern und gegebenenfalls auf eine Entkopplungsstufe zu verzichten. Wird tA1 < TArn|n gewählt, dann werden beim Einsatz von CMOS-Schaltungsstrukturen, bei denen Us = UB/2 gilt, gleiche Bedingungen für die Erkennung der L-H- und der H-L-Flanke des Ausgangssignales der ersten Vergleicherschaltung geschaffen. Für Us = UB/2, U5 = UEh, UEl = OV, bei tAi < -TAmin und unter Vernachlässigung aller Schaltzeiten der zweiten Vergleicherschaltung gilt:To implement the comparator circuits CMOS circuit structures are used, which allow it due to their high-impedance inputs allow the integrator high impedance to reduce the burden of the first comparator circuit and optionally dispense with a decoupling stage. Will t A1 < T Arn | n is selected, then the same conditions for the detection of the LH and the HL edge of the output signal of the first comparator circuit are created when using CMOS circuit structures in which U s = U B / 2 applies. For Us = U B / 2, U 5 = U E h, U E l = OV, at t A i < -T Amin and neglecting all the switching times of the second comparator circuit:

tA1 = C χ R χ In 2 tA1 = 0,7 x C x Rt A1 = C χ R χ In 2 t A1 = 0.7 x C x R

Ausführungsbeispielembodiment

Anhand eines Ausführungsbeispieles sei die Erfindung näher erläutert.Reference to an embodiment of the invention will be explained in more detail.

Fig. 1: Schaltplan der erfindungsgemäßen Schaltungsanordnung, Fig.2: Wirkungsplan der Schaltungsanordnung nach Fig. 11 shows a circuit diagram of the circuit arrangement according to the invention, FIG. 2 shows the action plan of the circuit arrangement according to FIG. 1

Nach Fig. 1 sind die um 90° phasenverschobenen Eingangssignale Ei und E2 mit den Eingängen der Äquivalenzschaltung 4 verbunden. Der Ausgang derAquivalenzschaltung 5 direkt und mit dem zugehörigen Vergleichseingang 2 über ein Integrierglied R1; Ci verbunden. Der Ausgang derAquivalenzschaltung 5 bildet das Eingangssignal 3 der Impulsverlängerungsstufe 6 deren Ausgang den Ausgang A der erfindungsgemäßen Schaltungsanordnung darstellt. Fig. 2 verdeutlicht, daß unabhängig von der Richtung der Phasenverschiebung zwischen den Eingangssignalen.E! und E2 jede Impulsflanke der Eingangssignale E1 und E2 am Eingang 3 der Impulsverlängerungsstufe 6 einen Impuls bewirkt, dessen Impulslänge tA1 von der Zeitkonstante des Integriergliedes R1; C1 abhängig ist. Das Ausgangssignal der Impulsverlängerungsstufe 6, gibt unter Beachtung der Bedingungen TAma!( <tA2 Auskunft über den statischen bzw. dynamischen Zustand der Eingangssignale E1 und E2.According to FIG. 1, the input signals Ei and E2, which are phase-shifted by 90 °, are connected to the inputs of the equivalent circuit 4. The output of the equivalent circuit 5 directly and with the associated comparison input 2 via an integrator R 1 ; Ci connected. The output of the equivalent circuit 5 forms the input signal 3 of the pulse extension stage 6 whose output represents the output A of the circuit arrangement according to the invention. Fig. 2 illustrates that, regardless of the direction of the phase shift between the Eingangsignale.E! and E 2 each pulse edge of the input signals E 1 and E 2 at the input 3 of the pulse extension stage 6 causes a pulse whose pulse length t A1 of the time constant of the integrator R 1 ; C 1 is dependent. The output signal of the pulse extension stage 6, in compliance with the conditions T Ama! ( <T A2 gives information about the static or dynamic state of the input signals E 1 and E 2 .

Claims (2)

1. Schaltungsanordnung zur Überwachung der Impulsfolge zweier um 90° gegeneinander phasenverschobener, symmetrischer rechteckförmiger Eingangssignale gleicher Frequenz, die unabhängig von der Richtung der Phasenverschiebung zwischen den Eingangssignalen arbeitet, dadurch gekennzeichnet, daß die um 90° phasenverschobenen Eingangssignale (Ei; E2) mit den Eingängen einer Vergleicherschaltung (4) verbunden sind, und daß das Ausgangssignal der Vergleicherschaltung (4) dem Eingang (1) einer Vergleicherschaltung (5), die aus CMOS-Schaltungsstrukturen aufgebaut ist, direkt und dem zugehörigen Vergleichseingang (2) über ein Integrierglied (R1; Ci) zugeführt wird, wobei das Ausgangssignal (3) der Vergleicherschaltung (5) das Eingangssignal einer Impulsverlängerungsstufe (6) bildet, dessen Ausgangssignal das Ausgangssignal der erfindungsgemäßen Schaltungsanordnung darstellt.1. Circuit arrangement for monitoring the pulse train of two mutually phase-shifted by 90 °, symmetrical rectangular input signals of the same frequency, which operates independently of the direction of the phase shift between the input signals, characterized in that the phase-shifted by 90 ° input signals (Ei, E 2 ) with the Inputs of a comparator circuit (4) are connected, and that the output signal of the comparator circuit (4) the input (1) of a comparator circuit (5), which is composed of CMOS circuit structures, directly and the associated comparison input (2) via an integrator (R 1 , Ci), wherein the output signal (3) of the comparator circuit (5) forms the input signal of a pulse extension stage (6) whose output signal represents the output signal of the circuit arrangement according to the invention. 2. Schaltungsanordnung nach Punkt 1, dadurch gekennzeichnet, daß zur Realisierung der Vergleicherschaltungen Antivalenz- bzw. Äquivalenz-Schaltungen zur Anwendung kommen.2. Circuit arrangement according to item 1, characterized in that for the realization of the comparator circuits antivalence or equivalent circuits are used.
DD29184986A 1986-06-30 1986-06-30 CIRCUIT ARRANGEMENT FOR MONITORING IMPULSE CONSEQUENCES DD250616A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DD29184986A DD250616A1 (en) 1986-06-30 1986-06-30 CIRCUIT ARRANGEMENT FOR MONITORING IMPULSE CONSEQUENCES

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DD29184986A DD250616A1 (en) 1986-06-30 1986-06-30 CIRCUIT ARRANGEMENT FOR MONITORING IMPULSE CONSEQUENCES

Publications (1)

Publication Number Publication Date
DD250616A1 true DD250616A1 (en) 1987-10-14

Family

ID=5580381

Family Applications (1)

Application Number Title Priority Date Filing Date
DD29184986A DD250616A1 (en) 1986-06-30 1986-06-30 CIRCUIT ARRANGEMENT FOR MONITORING IMPULSE CONSEQUENCES

Country Status (1)

Country Link
DD (1) DD250616A1 (en)

Similar Documents

Publication Publication Date Title
EP0066229B1 (en) Method of and apparatus for demodulating fsk signals
DE3708499A1 (en) DIGITAL PRACTICAL DRIVER CIRCUIT
DE2813628C2 (en) Sampling filter detector stage
DE3007502A1 (en) CIRCUIT FOR PROCESSING A DIGITAL SIGNAL
EP0013686B1 (en) Latch circuit
EP0977406B1 (en) Circuit for transmission of galvanically isolated digital signals
DE2822359A1 (en) ELECTRIC FILTER
DD250616A1 (en) CIRCUIT ARRANGEMENT FOR MONITORING IMPULSE CONSEQUENCES
DE2805217C3 (en) Monolithically integrated I2 L circuit for a two-phase shift register
DE3914387C2 (en)
DE2427603A1 (en) CIRCUIT ARRANGEMENT FOR REPLICATING THE WAVE SHAPE OF TELEGRAPHIC STEP PULSES WITH DIGITAL MEANS
DE1537326A1 (en) Non-linear frequency discriminator
DD250621A1 (en) CIRCUIT ARRANGEMENT FOR FREQUENCY REVERSING
DE3917740C2 (en)
EP0762650B1 (en) Circuit arrangement for generating a binary output signal
DE2640242C2 (en) Circuit arrangement for detecting the zero crossings of signals
EP0100887B1 (en) Low noise radar device
DE2153228A1 (en) DIGITAL CIRCUIT ARRANGEMENT
DD250617A1 (en) CIRCUIT ARRANGEMENT FOR FREQUENCY RECYCLING
DE3004054C2 (en) Circuit arrangement for filtering out high-frequency interference
DE1762869C3 (en) Method and circuit arrangements for digital half-wave demodulation of frequency-keyed signals
DE2708671A1 (en) Two wire pulse transmission system - has resistors and capacitors with values chosen to allow high pulse repetition rates
DE2548157C2 (en) Arrangement for pulse regeneration
DE2029622C3 (en) Pulse shaping circuit
DE1952549C3 (en) Circuit arrangement for the transmission of pulses