DD250247A3 - Method for improving the ohmic contact behavior of chip-bonded semiconductor bodies - Google Patents

Method for improving the ohmic contact behavior of chip-bonded semiconductor bodies Download PDF

Info

Publication number
DD250247A3
DD250247A3 DD26237384A DD26237384A DD250247A3 DD 250247 A3 DD250247 A3 DD 250247A3 DD 26237384 A DD26237384 A DD 26237384A DD 26237384 A DD26237384 A DD 26237384A DD 250247 A3 DD250247 A3 DD 250247A3
Authority
DD
German Democratic Republic
Prior art keywords
chip
bonded
semiconductor
ohmic contact
behavior
Prior art date
Application number
DD26237384A
Other languages
German (de)
Inventor
Karl Dipl Ing Goernemann
Othild Dipl Ing Bohn
Werner Dipl Ing Schreiber
Günter Dr Dipl Ing Heymann
Peter-Johannes Dr Dipl Janietz
Jörg Dipl Ing Denecke
Original Assignee
Fernsehelektronik
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fernsehelektronik filed Critical Fernsehelektronik
Priority to DD26237384A priority Critical patent/DD250247A3/en
Publication of DD250247A3 publication Critical patent/DD250247A3/en

Links

Landscapes

  • Die Bonding (AREA)

Abstract

Ziel und Aufgabe der Erfindung ist es, ein Verfahren anzugeben, die Ausbeute bei chipgeklebten Halbleiterkoerpern durch Verbesserung des ohmschen Kontaktverhaltens zu erhoehen. Dies wird erfindungsgemaess erreicht durch eine gezielte wahlweise ein- oder mehrmalige elektrische Impulsbeanspruchung, wobei die Beanspruchung durch Impulshoehe, Tastverhaeltnis und Impulsdauer dem einzelnen Bauelementetyp angepasst wird. Nach Anwendung des Verfahrens haben die behandelten Halbleiterbauelemente stabile Kennlinienverlaeufe ICf(UCE).The aim and object of the invention is to provide a method to increase the yield of chip-bonded semiconductor bodies by improving the ohmic contact behavior. This is achieved according to the invention by means of a targeted selective single or multiple electrical impulse stress, wherein the stress is adjusted to the individual component type by pulse height, pulse duty factor and pulse duration. After applying the method, the treated semiconductor devices have stable characteristic curves ICf (UCE).

Description

Vor der Endmessung erfolgte eine Vorbehandlung der Fototransitoren durch eine ImpulsbeanspruchungBefore the final measurement, the phototransitors were pretreated by impulse stress

!Kollektor-Emitter = 500 ITiA, Tastverhältnis = 1:1 000,! Collector emitter = 500 ITiA, duty cycle = 1: 1 000,

Impulsdauer =10~3s, bzw.Pulse duration = 10 ~ 3 s, resp.

iKoiiektor-emitter = 700 ITiA, Impulsdauer = 10-4 s, Einzel impulsiCoector emitter = 700 ITiA, pulse duration = 10 -4 s, single pulse

Zur Erzielung möglichst hoher Stromimpulse, ohne die Grenzbelastbarkeit der Bauelemente zu überschreiten, war die elektrische Impulsfolge bzw. der elektrische Impuls so gerichtet, daß der Emitter der Transistoren positiv gepolt wurde.To achieve the highest possible current pulses, without exceeding the limit load capacity of the components, the electrical pulse train or the electrical pulse was directed so that the emitter of the transistors was positively poled.

Eigenschaften der Fototransistoren ohne erfindungsgemäße Behandlung:Properties of the phototransistors without treatment according to the invention:

Hohe Sättigungsspannung und teilweise starke Instabilität der Sättigungsspannung UcEsat· Bei einem Hellstrom von Ic = 200 μΑ (E = 1000Ix) wurden Sättigungsspannungen von UCEsat = 0,1 ...2,5V gemessen.High saturation voltage and sometimes strong instability of the saturation voltage UcEsat · At a light current of Ic = 200 μΑ (E = 1000Ix), saturation voltages of U C Esat = 0.1 ... 2.5V were measured.

Eigenschaften der Fototransistoren mit erfindungsgemäßer Behandlung:Properties of the phototransistors with treatment according to the invention:

Stabiler Kennlinienverlauf lc = f(UCE)/ wobei die Sättigungsspannungen im Bereich von UCEsat = 0,1 ...0,2V lagen.Stable characteristic curve l c = f (U C E) / where the saturation voltages were in the range of U C Esat = 0.1 ... 0.2V.

Charakteristische Kennlinienverläufe mit und ohne Anwendung des erfindungsgemäßen Verfahrens sind in beiliegender Figur dargestellt.Characteristic characteristic curves with and without application of the method according to the invention are shown in the attached figure.

Claims (4)

-1- 250 24 Patentanspruch:-1- 250 24 claim: 1. Verfahren zur Verbesserung des ohmschen Kontaktverhaltens chipgeklebter Halbleiterkörper, insbesondere Strahlungsempfänger, gekennzeichnet dadurch, daß das geklebte Kontaktsystem durch einen gerichteten elektrischen Impuls im Bereich seiner Grenzbeanspruchung belastet wird1. A method for improving the ohmic contact behavior of chip-bonded semiconductor body, in particular radiation receiver, characterized in that the bonded contact system is loaded by a directed electrical pulse in the region of its limit stress 2. Verfahren nach Punkt 1, gekennzeichnet dadurch, daß ein Einzelimpuls angewendet wird.2. The method according to item 1, characterized in that a single pulse is applied. 3. Verfahren nach Punkt 1, gekennzeichnet dadurch, daß eine elektrische Impulsfolge angewendet wird.3. The method according to item 1, characterized in that an electrical pulse train is applied. 4. Verfahren gemäß Punkt 1 bis 3, dadurch gekennzeichnet, daß der elektrische Impuls so gerichtet is1 daß bei Transistoren am Emitter ein positives Potential anliegt.4. The method according to item 1 to 3, characterized in that the electrical pulse is so directed is1 that a positive potential is applied to transistors at the emitter. Hierzu 1 Seite ZeichnungFor this 1 page drawing Anwendungsgebiet der ErfindungField of application of the invention Die Erfindung betrifft ein Verfahren zur Verbesserung des ohmschen Kontaktverhaltens chipgeklebter Halbleiterkörper, bei denen die Standard-Chipklebetechnologie mit Leitkleber Verwendung findet. Das erfindungsgemäße Verfahren kann als ständiger Bestandteil des Produktionsprozesses oder als nachträglicher Teilschritt zur Ausbeuteerhöhung angewendet werdeThe invention relates to a method for improving the ohmic contact behavior of chip-bonded semiconductor bodies, in which the standard chip bonding technology with conductive adhesive is used. The process according to the invention can be used as a permanent component of the production process or as a subsequent substep to increase the yield Charakteristik der bekannten technischen LösungenCharacteristic of the known technical solutions Für die Fertigung von Halbleiterbauelementen ist es notwendig, die ungekapselten Halbleiterchips auf geeigneten Trägermaterialien so zu befestigen, daß die Verbindung den Chips eine hinreichende Festigkeit auch unter extremen Bedingungen gibt, sowie eine genügende Wärmeableitung und einen geringen Übergangswiderstand garantiert. Im Fall optoelektronischer Bauelemente dürfen zusätzlich die elektrooptischen Eigenschaften wie beispielsweise die Strahlstärke bei Senderbauelementen oder die Fotoempfindlichkeit bei Empfängerbauelementen, aber auch das Degradationsverhalten nicht negativ beeinflußt werden.For the manufacture of semiconductor devices, it is necessary to secure the bare semiconductor chips on suitable carrier materials so that the compound gives the chips a sufficient strength even under extreme conditions, and guarantees sufficient heat dissipation and a low contact resistance. In the case of optoelectronic components, in addition, the electro-optical properties such as, for example, the beam strength in transmitter components or the photosensitivity in receiver components, but also the degradation behavior must not be adversely affected. Während früher Halbleiterchips gewöhnlich mit der metallisierten p- oder η-Seite auf metallischen oder metallisierten nichtmetallischen Substratträgern leitend befestigt wurden, ist gegenwärtig besonders bei mikrooptoelektronischen Bauelementen Stand der Technik, daß rückseitengegetterte nichtmetallisierte Halbleiterchips auf leitende Trägermaterialien vermittels Leitklebern aufgebracht werden, wobei diese Verbindung ohmsches Leitfähigkeitsverhalten zeigt. Als nachteilig erweist sich bei dieser Verfahrensweise, daß vor allem bei Temperaturbelastungen der Halbleiterbauelemente besonders durch Diffusionsprozesse an der geklebten nichtmetallisierten Halbleiterrückseite deutliche Verschlechterungen d( elektrischen Eigenschaften, besonders des ohmschen Verhaltens auftreten, die zu einem erheblichen Anteil an Ausfallbauelementen führen.While semiconductor chips have traditionally been conductively attached to the metalized or metallized non-metallic substrate carriers, it is currently known, particularly in micro-optoelectronic devices, that backside ungrounded non-metallized semiconductor chips be deposited on conductive substrates by conductive adhesives, this compound having resistive conductivity shows. A disadvantage of this procedure proves that especially at temperature loads of the semiconductor devices, especially by diffusion processes on the bonded non-metallized semiconductor backside significant deterioration d (electrical properties, especially the ohmic behavior occur that lead to a significant proportion of failure devices. Gegenwärtig ist kein Verfahren bekannt, das für chipgeklebte, drahtgebondete und umhüllte Halbleiterkörper, vorzugsweise Si-Strahiungsempfängerohne Rückseitenmetallisierung, in diesem Fertigungsstadium noch eine Ausbeuteerhöhung bewirkt. Die bekannte Technologie bei z. B. Ge-Spitzendioden zur Herstellung einer charakteristischen Halbleiterstruktur, bewirkt keine Verbesserung des ohmschen Kontaktverhaltens und steht somit in keiner Beziehung zur Problematik der Technologie zur Herstellung chipgeklebter Halbleiterbauelemente.At present, there is no known method for increasing the yield of chip-bonded, wirebound and enveloped semiconductor bodies, preferably Si radiation receivers without backside metallization, at this stage of manufacture. The known technology at z. B. Ge-tip diodes for producing a characteristic semiconductor structure, does not improve the ohmic contact behavior and thus has no relation to the problem of technology for the production of chip-bonded semiconductor devices. Ziel der ErfindungObject of the invention Ziel der Erfindung ist es, ein Verfahren zur Erhöhung der Ausbeute chipgeklebter Halbleiterbauelemente mit niederohmigem Kontaktverhalten anzugeben.The aim of the invention is to provide a method for increasing the yield of chip-bonded semiconductor devices with low-resistance contact behavior. Darlegung des Wesens der ErfindungExplanation of the essence of the invention Der Erfindung liegt die Aufgabe zugrunde, ein Verfahren zur Verbesserung des ohmschen Kontaktverhaltens chipgeklebter Halbleiterkörper anzugeben. Erfindungsgemäß wird diese Aufgabe dadurch gelöst, daß chipgeklebte, drahtgebondete und umhüllte Halbleiterkörper, vorzugsweise Si-Strahlungsempfänger ohne Rückseitenmetallisierung, einer gezielten wahlweise ein- oder mehrmaligen elektrischen Impulsbeanspruchung unterzogen werden, wobei die Beanspruchung durch Impulshöhe Tastverhältnis und Impulsbreite angepaßt ist.The invention has for its object to provide a method for improving the ohmic contact behavior of chip-bonded semiconductor body. According to the invention, this object is achieved in that chip-bonded, wire-bonded and enveloped semiconductor body, preferably Si radiation receiver without backside metallization, a targeted optionally one or more times electrical pulse stress are subjected, the stress is adjusted by pulse height duty cycle and pulse width. Bei der Behandlung von Transistoren mit dem erfindungsgemäßen Verfahren ist der elektrische Impuls so gerichtet, daß am Emitter ein positives Potential anliegt.In the treatment of transistors with the method according to the invention, the electrical pulse is directed so that a positive potential is applied to the emitter. Ausführungsbeispielembodiment Die Erfindung soll nachstehend an einem Ausführungsbeispiel näher erläutert werden. Für die erfindungsgemäße Behandlung wurden Si-Fototransistoren in plastumhüllter Trägerstreifenbauform verwendet. Die Montage erfolgte durch Chipkleben der nichtmetallisierten Rückseite mit silberhaltigem Epoxidharzkleber und einer Golddrahtbondung und Klarplastumhüllung.The invention will be explained in more detail below using an exemplary embodiment. For the treatment according to the invention Si phototransistors were used in plastumhüllter carrier strip type. The assembly was carried out by chip bonding the non-metallized backside with silver-containing epoxy resin adhesive and a Golddrahtbondung and Klarplastumhüllung.
DD26237384A 1984-04-26 1984-04-26 Method for improving the ohmic contact behavior of chip-bonded semiconductor bodies DD250247A3 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DD26237384A DD250247A3 (en) 1984-04-26 1984-04-26 Method for improving the ohmic contact behavior of chip-bonded semiconductor bodies

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DD26237384A DD250247A3 (en) 1984-04-26 1984-04-26 Method for improving the ohmic contact behavior of chip-bonded semiconductor bodies

Publications (1)

Publication Number Publication Date
DD250247A3 true DD250247A3 (en) 1987-10-08

Family

ID=60099704

Family Applications (1)

Application Number Title Priority Date Filing Date
DD26237384A DD250247A3 (en) 1984-04-26 1984-04-26 Method for improving the ohmic contact behavior of chip-bonded semiconductor bodies

Country Status (1)

Country Link
DD (1) DD250247A3 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102016009560A1 (en) 2016-08-02 2018-02-08 Aic Hörmann Gmbh & Co. Kg Method for improving the ohmic contact behavior between a contact grid and an emitter layer of a silicon solar cell
DE102018001057A1 (en) 2018-02-07 2019-08-08 Aic Hörmann Gmbh & Co. Kg Method for improving the ohmic contact behavior between a contact grid and an emitter layer of a silicon solar cell

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102016009560A1 (en) 2016-08-02 2018-02-08 Aic Hörmann Gmbh & Co. Kg Method for improving the ohmic contact behavior between a contact grid and an emitter layer of a silicon solar cell
WO2018024274A1 (en) 2016-08-02 2018-02-08 Aic Hörmann Gmbh & Co. Kg Method for improving ohmic contact behaviour between a contact grid and an emitter layer of a silicon solar cell
DE102016009560B4 (en) 2016-08-02 2022-09-29 Ce Cell Engineering Gmbh Process to improve the ohmic contact behavior between a contact grid and an emitter layer of a silicon solar cell
DE102018001057A1 (en) 2018-02-07 2019-08-08 Aic Hörmann Gmbh & Co. Kg Method for improving the ohmic contact behavior between a contact grid and an emitter layer of a silicon solar cell
WO2019154450A1 (en) 2018-02-07 2019-08-15 Aic Hörmann Gmbh & Co. Kg Method for improving the ohmic contact behavior between a contact grid and an emitter layer of a silicon solar cell
US11784263B2 (en) 2018-02-07 2023-10-10 Ce Cell Engineering Gmbh Method for improving ohmic-contact behaviour between a contact grid and a emitter layer of a silicon solar cell

Similar Documents

Publication Publication Date Title
DE2703465A1 (en) OPTICALLY COUPLED INSULATION ARRANGEMENT
DE102014108368A1 (en) Surface mount semiconductor device and method of making the same
DE2556669A1 (en) CAPACITY VARIATION DIODE DEVICE
DE102013103351B4 (en) ELECTRONIC MODULE
DE102015204878A1 (en) Power semiconductor device
DE102015212980B4 (en) Method of manufacturing a semiconductor device
DD250247A3 (en) Method for improving the ohmic contact behavior of chip-bonded semiconductor bodies
DE102012105599B4 (en) Method for attaching a metal surface to a carrier, method for attaching a chip to a chip carrier, chip housing module and housing module
DE2236897B2 (en)
DE102019111963A1 (en) Semiconductor module with a semiconductor and with a metal molding, which is electrically contacted by the semiconductor
DE10002362A1 (en) Semiconducting component enables heat to be easily conducted away - has diode with two connections connected to two carrier arrangement connecting parts via current and heat conducting connecting parts
DE2917895C2 (en) Hybrid building block
DE1123406B (en) Process for the production of alloyed semiconductor devices
DE102021121625B3 (en) Method for producing an electronic assembly having at least one active electronic component and at least one passive component
DE2354256A1 (en) Contact interface for semiconductor chips - has long fine wire reinforced at one end with metal blob
DE102020202490A1 (en) Semiconductor device and its manufacturing method
AT231007B (en) Method for manufacturing a semiconductor component
DE102008042035A1 (en) Semiconductor arrangement and method for producing a semiconductor device
DE19704351B4 (en) Lead frame and assembly preparation method for a lead frame
DE19533495A1 (en) Acoustic surface wave component esp. for transversal filter for information- and communications-electronics
WO2012032012A1 (en) Optoelectronic semiconductor component and method for producing it
DE102015110655A1 (en) Electronic device and method of manufacturing the same
DE112022003837T5 (en) SEMICONDUCTOR DEVICE AND MANUFACTURING METHOD
DE2041819A1 (en) Manufacturing process for integrated circuits
DE102022121193A1 (en) ELECTRONIC STRUCTURE AND METHOD FOR PRODUCING THE SAME